CN104952802B - 闪存存储单元的形成方法 - Google Patents
闪存存储单元的形成方法 Download PDFInfo
- Publication number
- CN104952802B CN104952802B CN201410114599.1A CN201410114599A CN104952802B CN 104952802 B CN104952802 B CN 104952802B CN 201410114599 A CN201410114599 A CN 201410114599A CN 104952802 B CN104952802 B CN 104952802B
- Authority
- CN
- China
- Prior art keywords
- nanometer
- floating boom
- gas
- flash memory
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 154
- 230000015654 memory Effects 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000009826 distribution Methods 0.000 claims abstract description 40
- 230000006911 nucleation Effects 0.000 claims abstract description 40
- 238000010899 nucleation Methods 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims description 84
- 238000002425 crystallisation Methods 0.000 claims description 55
- 230000008025 crystallization Effects 0.000 claims description 55
- 239000007789 gas Substances 0.000 claims description 49
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 229910052710 silicon Inorganic materials 0.000 claims description 37
- 239000010703 silicon Substances 0.000 claims description 37
- 238000000137 annealing Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 30
- 239000012159 carrier gas Substances 0.000 claims description 27
- 239000012495 reaction gas Substances 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052757 nitrogen Inorganic materials 0.000 claims description 20
- 239000011261 inert gas Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 6
- 229910000077 silane Inorganic materials 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 241000208340 Araliaceae Species 0.000 claims 3
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims 3
- 235000003140 Panax quinquefolius Nutrition 0.000 claims 3
- 235000008434 ginseng Nutrition 0.000 claims 3
- 238000005549 size reduction Methods 0.000 abstract description 5
- 210000004027 cell Anatomy 0.000 description 26
- 238000003860 storage Methods 0.000 description 16
- 239000002159 nanocrystal Substances 0.000 description 11
- 241000209094 Oryza Species 0.000 description 10
- 235000007164 Oryza sativa Nutrition 0.000 description 10
- 235000009566 rice Nutrition 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 208000012868 Overgrowth Diseases 0.000 description 2
- 229910003910 SiCl4 Inorganic materials 0.000 description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 2
- 229910003828 SiH3 Inorganic materials 0.000 description 2
- 229910003822 SiHCl3 Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000005055 memory storage Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 210000000170 cell membrane Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种闪存存储单元的形成方法，包括：提供表面具有第一介质膜的衬底；以第一成核工艺在第一介质膜表面形成分立的第一纳米浮栅，若干第一纳米浮栅具有第一分布密度；以第二成核工艺在若干第一纳米浮栅之间的第一介质膜表面形成若干分立的第二纳米浮栅，第一纳米浮栅和第二纳米浮栅具有第二分布密度，第二分布密度大于第一分布密度，且第一纳米浮栅和第二纳米浮栅之间相互分立；在第一介质膜、第一纳米浮栅和第二纳米浮栅表面形成第二介质膜和控制栅膜；去除部分控制栅膜、第二介质膜、第一纳米浮栅、第二纳米浮栅和第一介质膜以第一介质层、第二介质层和控制栅层；在控制栅层两侧的衬底内形成源区和漏区。所形成的闪存存储单元尺寸缩小、性能提高。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种闪存存储单元的形成方法。
背景技术
在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。近年来，在存储器件中，闪存（flash memory）的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息，因此被广泛应用于各种急需要存储的数据不会因电源中断而消失，有需要重复读写数据的存储器。而且，闪存具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。因此，如何提升闪存的性能、并降低成本成为一个重要课题。
其次，发展高密度闪存技术，有利于各类随身电子设备的性能提高，例如以闪存作为数码相机、笔记本电脑或平板电脑等电子设备中的存储器件。因此，降低闪存单元的尺寸，并以此降低闪存单元的成本是技术发展的方向之一。
图1是现有的一种闪存存储器件的剖面结构示意图，包括：衬底100，所述衬底100表面具有若干相邻的存储单元101，所述存储单元101包括：位于衬底100表面的隧穿氧化层110、位于隧穿氧化层110表面的浮栅层111、位于浮栅层111表面的绝缘层112、以及位于绝缘层112表面的控制栅层113；所述存储单元101的侧壁表面具有侧墙103；所述存储单元101和侧墙103两侧的衬底100内具有源区102a和漏区102b。
然而，随着闪存存储器件的尺寸缩小，所述闪存存储器的性能变差。
发明内容
本发明解决的问题是提供一种闪存存储单元的形成方法，使所形成的闪存存储器件的尺寸缩小、性能提高。
为解决上述问题，本发明提供一种闪存存储单元的形成方法，包括：提供衬底，所述衬底表面具有第一介质膜；采用第一成核工艺在所述第一介质膜表面形成若干分立的第一纳米浮栅，所述若干第一纳米浮栅具有第一分布密度；采用第二成核工艺在若干第一纳米浮栅之间的第一介质膜表面形成若干分立的第二纳米浮栅，所述第一纳米浮栅和第二纳米浮栅具有第二分布密度，所述第二分布密度大于第一分布密度，且所述第一纳米浮栅和第二纳米浮栅之间相互分立；在所述第一介质膜、第一纳米浮栅和第二纳米浮栅表面形成第二介质膜；在所述第二介质膜表面形成控制栅膜；去除部分所述控制栅膜、第二介质膜、第一纳米浮栅、第二纳米浮栅和第一介质膜，在衬底表面形成第一介质层、位于第一介质层表面的第二介质层、以及位于第二介质层表面的控制栅层，所述第一介质层和第二介质层之间具有若干第一纳米浮栅和若干第二纳米浮栅；在所述第一介质层、第二介质层和控制栅层两侧的衬底内形成源区和漏区。
可选的，所述第一成核工艺包括：进行预沉积工艺，使反应气体吸附在第一介质层表面，形成以非晶膜，所述非晶膜具有吸附性；在所述预沉积工艺之后，提高温度，进行第一结晶工艺，使所述非晶膜发生结晶成核，形成若干第一浮栅结晶；在第一结晶工艺之后，进行第一退火工艺，使第一浮栅结晶长大，形成第一纳米浮栅。
可选的，所述预沉积工艺的参数包括：气体为反应气体和载气，所述载气为氮气或惰性气体，所述反应气体的流量为200sccm～1000sccm，所述载气的流量为100sccm～2000sccm，气压为200mTorr～1000mTorr，时间为10秒～300秒，温度为460摄氏度～530摄氏度。
可选的，所述第一结晶工艺的参数包括：气体为反应气体和载气，所述载气为氮气或惰性气体，所述反应气体的流量为5sccm～200sccm，所述载气的流量为100sccm～2000sccm，气压为200mTorr～1000mTorr，时间为1min～30min，温度为530摄氏度～630摄氏度。
可选的，所述第一纳米浮栅的材料为硅，所述反应气体包括含硅气体，所述含硅气体包括硅烷。
可选的，所述第一退火工艺的参数包括：气体包括氮气或惰性气体，所述氮气或惰性气体的流量为100sccm～2000sccm，气压为200mTorr～1000mTorr，温度为530摄氏度～630摄氏度。
可选的，所述第二成核工艺包括：进行至少一次第二结晶工艺，在第一介质膜表面形成若干第二浮栅结晶；在每次第二结晶工艺之后，进行一次第二退火工艺，使第二浮栅结晶长大，形成第二纳米浮栅。
可选的，所述第二结晶工艺的次数为1次～4次，所述第二退火工艺的次数为1次～4次。
可选的，所述第二结晶工艺的参数包括：气体为反应气体和载气，所述载气为氮气或惰性气体，所述反应气体的流量为200sccm～1000sccm，所述载气的流量为100sccm～2000sccm，气压为200mTorr～1000mTorr，时间为10秒～300秒，温度为460摄氏度～530摄氏度。
可选的，所述第二纳米浮栅的材料为硅，所述反应气体包括含硅气体，所述含硅气体包括硅烷或二氯硅烷。
可选的，所述第二退火工艺的参数包括：气体包括氮气或惰性气体，所述100sccm～2000sccm，气压为200mTorr～1000mTorr，温度为530摄氏度～630摄氏度。
可选的，所述第一纳米浮栅的尺寸为5纳米～20纳米，所述第二纳米浮栅的尺寸为5纳米～20纳米。
可选的，所述第二分布密度为第一分布密度的1.5倍～1.6倍。
可选的，所述第一介质膜的材料为氧化硅、氮化硅或氮氧化硅；所述第二介质膜的材料为氧化硅、氮化硅、氮氧化硅、高K介质材料中的一种或多种组合；所述控制栅膜的材料为多晶硅。
可选的，形成所述第一介质层、第二介质层和控制栅层的工艺包括：在所述控制栅膜表面形成掩膜层，所述掩膜层覆盖部分控制栅膜表面；以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述控制栅膜、第二介质膜、第一介质膜、第一纳米浮栅和第二纳米浮栅，直至暴露出衬底表面为止。
可选的，还包括：在形成所述源区和漏区之前，在所述第一介质层、第二介质层和控制栅层的侧壁表面形成侧墙，所述侧墙的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。
可选的，在形成所述侧墙之后，采用离子注入工艺在控制栅层和侧墙两侧的衬底内掺杂P型离子或N型离子，形成源区和漏区。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的形成方法中，在采用第一成核工艺形成具有第一分布密度的若干第一纳米浮栅之后，以第二成核工艺在第一纳米浮栅之间的第一介质膜表面形成若干第二纳米浮栅。当所述第一纳米浮栅和第二纳米浮栅共同作为浮栅时，由于所述第一纳米浮栅和第二纳米浮栅的第二分布密度大于第一分布密度，因此所述浮栅单位面积能够存储的电荷量增加，使所述浮栅处于编程状态和擦除状态时的阈值电压差距增大，所形成的闪存存储单元的编程和擦除操作容易控制。而且，所形成的若干第一纳米浮栅之间、若干第二纳米浮栅之间、以及第一纳米浮栅和第二纳米浮栅之间均相互分立，使得所述第一纳米浮栅和第二纳米浮栅内存储的电荷稳定，所存储的电荷不易发生逃逸。因此，所形成的闪存存储单元的数据存储能力稳定。
进一步，所述第一成核工艺包括预沉积工艺、第一结晶工艺和第一退火工艺，通过调节预沉积工艺、第一结晶工艺和第一退火工艺过程中的气体流量、气压、温度和时间等工艺参数，能够控制所形成的第一纳米浮栅之间不发生粘连。而且，由于第一成核工艺之后会进行第二成核工艺，因此所述第一成核工艺的时间无需过长，有利于保持所形成的第一纳米浮栅相互分立。
进一步，所述第二成核工艺包括至少一次第二结晶工艺，在每次第二结晶工艺之后进行一次第二退火工艺，由于所述第二结晶工艺和第二退火工艺能够为一次或多次，因此每次第二结晶工艺和第二退火工艺的时间无需过长，因此能够精确控制所形成的第二纳米浮栅的尺寸，避免第二纳米浮栅之间、以及第二纳米浮栅和第一纳米浮栅之间发生粘连，所形成的第二纳米浮栅和第一纳米浮栅之间相互分立。
进一步，通过第二结晶工艺和第二退火工艺过程中的气体流量、气压、温度和时间等工艺参数，能够控制所形成的第二纳米浮栅之间、以及第二纳米浮栅和第一纳米浮栅之间不发生粘连。
附图说明
图1是现有的一种闪存存储器件的剖面结构示意图；
图2是一种闪存存储器件实施例的剖面结构示意图；
图3至图11是本发明实施例的闪存存储单元的形成过程的结构示意图。
具体实施方式
如背景技术所述，随着闪存存储器件的尺寸缩小，所述闪存存储器的性能变差。
经过研究发现，请继续参考图1，随着闪存存储器件的尺寸缩小，使得隧穿氧化层110内的缺陷对闪存存储器的性能影响越大。具体的，采用现有工艺所形成的浮栅氧化层111难以避免地会具有缺陷，而所述缺陷容易捕获电荷。当浮栅层111内存储有电荷时，一旦隧穿氧化层110内的缺陷捕获了浮栅层111内电荷，并使得浮栅层111内的电荷隧穿所述隧穿氧化层110，会在所述浮栅层111和衬底100之间产生电流通路，继而致使浮栅层111内的所有电荷沿所述电流通路发生逃逸，造成浮栅层111内存储的数据遗失。
为了避免浮栅层内存储的数据遗失，提出了一种闪存存储器件的实施例，请参考图2，包括：衬底10；位于衬底10表面的介质层11；位于介质层11内的若干分立的纳米硅晶12，所述纳米硅晶12作为闪存存储器的浮栅，且若干纳米硅晶12之间、以及纳米硅晶12与衬底10之间具有介质层11相互隔离；位于介质层11表面的控制栅13；位于控制栅13和介质层11侧壁表面的侧墙14；位于控制栅13和侧墙14两侧衬底10内的源区15a和漏区15b。
其中，即使一个纳米硅晶12内的电荷隧穿了所述隧穿介质层11并形成电流通路，由于若干纳米硅晶12相互分立且由介质层11隔离，其他纳米硅晶12内的电荷也不会受到所述电流通路的影响而发生逃逸，因此能够保证若干纳米硅晶12沟槽的浮栅内所存储的数据稳定。
然而，由于所述纳米硅晶12的尺寸较小，使得单个纳米硅晶12能够存储的电荷数量有限，因此由若干纳米硅晶12构成的浮栅所能够存储的总电荷数量有限，容易使所述浮栅处于编程（Program）状态和擦除（Erase）状态时的阈值电压差距较小，导致所述闪存存储器件的编程和擦除操作难以精确控制。
为了解决上述问题，经过进一步研究，提出一种存储单元的形成方法。其中，在采用第一成核工艺形成具有第一分布密度的若干第一纳米浮栅之后，以第二成核工艺在第一纳米浮栅之间的第一介质膜表面形成若干第二纳米浮栅。由于所述第一纳米浮栅和第二纳米浮栅具有第二分布密度，且第二分布密度大于第一分布密度，因此，以所述第一纳米浮栅和第二纳米浮栅共同作为浮栅时，所述浮栅单位面积能够存储的电荷量增加，使所述浮栅处于编程状态和擦除状态时的阈值电压差距增大，所形成的闪存存储单元的编程和擦除操作容易控制。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图11是本发明实施例的闪存存储单元的形成过程的结构示意图。
请参考图3，提供衬底200，所述衬底200表面具有第一介质膜201。
所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅（SOI）衬底、绝缘体上锗（GOI）衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓或砷化镓等。本实施例中，所述衬底200为硅衬底。
所述第一介质膜201在所形成的闪存存储单元中，作为浮栅和衬底之间的隧穿氧化层，当所述闪存存储单元工作时，载流子能够隧穿所述第一介质质膜201以实现在浮栅和沟道区内的迁移，以此对闪存存储单元进行编程或擦除操作。
所述第一介质膜201的材料为氧化硅、氮化硅或氮氧化硅，所述第一介质膜201的形成工艺为化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、热氧化工艺或热氮化工艺。
本实施例中，所述第一介质膜201的厚度为1纳米～5纳米。由后续形成的第一纳米浮栅和第二纳米浮栅作为闪存存储单元的浮栅，由于所述第一纳米浮栅和第二纳米浮栅相互分立，即使所述第一介质膜201内具有缺陷，所述缺陷对也仅能引起部分第一纳米浮栅或第二纳米浮栅内的载流子发生逃逸，而剩余的第一纳米浮栅和第二纳米浮栅内存储的载流子能够保持稳定，因此所述第一介质膜201内的缺陷对所述第一纳米浮栅和第二纳米浮栅的影响较小，所述第一介质膜201的厚度能够减薄，而不会引起浮栅内的载流子隧穿至衬底200内。
请参考图4，采用第一成核工艺在所述第一介质膜201表面形成若干分立的第一纳米浮栅202，所述若干第一纳米浮栅202具有第一分布密度。
本实施例中，采用第一成核工艺所形成的第一纳米浮栅202呈球形结构；在其他实施例中，所述第一纳米浮栅202还能够呈其他形状，例如多面体结构或立方体结构等。
所述第一纳米浮栅202与后形成的第二纳米浮栅共同构成闪存存储单元的浮栅。本实施例中，所述第一纳米浮栅202的材料为硅；在其他实施例中，所述第一纳米浮栅202的材料能够为其他半导体材料，例如锗（Ge）、硅锗（SiGe）或碳化硅（SiC）等。
本实施例中，采用第一成核工艺所形成的第一纳米浮栅202尺寸为5纳米～20纳米，所述第一纳米浮栅202的尺寸较小，有利于缩小所形成的闪存存储单元的尺寸。
所述第一成核工艺包括：进行预沉积工艺，使反应气体吸附在第一介质膜201表面，形成以非晶膜，所述非晶膜具有吸附性；在所述预沉积工艺之后，提高温度，进行第一结晶工艺，使所述非晶膜发生结晶成核，形成若干第一浮栅结晶；在第一结晶工艺之后，进行第一退火工艺，使第一浮栅结晶长大，形成第一纳米浮栅202。
所述预沉积工艺用于在第一介质膜201表面形成能够粘附反应气体分子的离子键，使得反应气体能够在第一介质膜201表面结晶成核。所述预沉积工艺的参数包括：气体为反应气体和载气，所述载气为氮气或惰性气体，所述反应气体的流量为200sccm～1000sccm，所述载气的流量为100sccm～2000sccm，气压为200mTorr～1000mTorr，时间为10秒～300秒，温度为460摄氏度～530摄氏度。
所述第一结晶工艺用于使反应气体分子粘附于第一介质膜201表面并结晶成核，所形成的每一个第一浮栅结晶用于形成一个第一纳米浮栅202。所述第一结晶工艺的参数包括：气体为反应气体和载气，所述载气为氮气或惰性气体，所述反应气体的流量为5sccm～200sccm，所述载气的流量为100sccm～2000sccm，气压为200mTorr～1000mTorr，时间为1min～30min，温度为530摄氏度～630摄氏度。
在本实施例中，由于所述第一纳米浮栅202的材料为硅，因此在预沉积工艺和第一结晶工艺中的反应气体包括含硅气体；所述含硅气体能够为SiH4（硅烷）气体，还能够为SiCl4、SiHCl3、SiH2Cl2（二氯硅烷）或SiH3C气体。
所述第一退火工艺用于使所形成的第一浮栅结晶长大成为第一纳米浮栅202。所述第一退火工艺的参数包括：气体包括氮气或惰性气体，所述氮气或惰性气体的流量为100sccm～2000sccm，气压为200mTorr～1000mTorr，温度为530摄氏度～630摄氏度。
所述第一分布密度定义了单位面积上所具有的第一纳米浮栅202的数量。在所述第一成核工艺中，通过控制第一结晶工艺的时间、气体流量、气压或温度，或者控制所述第一退火工艺的时间、气体流量、气压或温度，能够对所形成的第一纳米浮栅202的尺寸，以及第一分布密度进行控制，能够避免所述第一纳米浮栅202生长过大而造成多个第一纳米浮栅202发生粘连的问题，从而实现所形成的若干第一纳米浮栅202相互分立，以此使所述第一纳米浮栅202存储载流子的能力稳定。
请参考图5，图5是经过上述第一成核工艺之后，所形成的第一纳米浮栅202的扫描电镜（SEM）图，所形成的第一纳米浮栅202的尺寸较小，且若干第一纳米浮栅202之间未发生粘连。
然而，为了保证所形成导电第一纳米浮栅202之间相互分立、不发生粘连，以所述第一成核工艺形成的第一纳米浮栅202的第一分布密度较低，若仅以所述第一纳米浮栅202作为闪存存储单元的浮栅，则所述浮栅单位面积能够存储的载流子数量有限，容易导致所形成的闪存存储单元处于编程（高电平“1”）状态或擦除（低电平“0”）状态时的阈值电压接近，则所形成的闪存存储单元的编程或擦除操作难易控制。因此，后续需要采用第二成核工艺在第一纳米浮栅202之间再形成第二纳米浮栅，以此增加第一纳米浮栅和第二纳米浮栅总的分布密度，以此增加所形成的浮栅单位面积存储载流子的数量。
请参考图6，采用第二成核工艺在若干第一纳米浮栅202之间的第一介质膜表201面形成若干分立的第二纳米浮栅203，所述第一纳米浮栅202和第二纳米浮栅203具有第二分布密度，所述第二分布密度大于第一分布密度，且所述第一纳米浮栅202和第二纳米浮栅203之间相互分立。
本实施例中，采用第二成核工艺所形成的第二纳米浮栅203呈球形结构；在其他实施例中，所述第二纳米浮栅203还能够呈其他形状，例如多面体结构或立方体结构等。
所述第二纳米浮栅203与第一纳米浮栅202共同构成闪存存储单元的浮栅。本实施例中，所述第二纳米浮栅203的材料为硅；在其他实施例中，所述第二纳米浮栅的材料能够为其他半导体材料，例如锗（Ge）、硅锗（SiGe）或碳化硅（SiC）等。
本实施例中，采用第二成核工艺所形成的第二纳米浮栅203尺寸为5纳米～20纳米，所述第二纳米浮栅203的尺寸较小，有利于缩小所形成的闪存存储单元的尺寸。
所述第二成核工艺包括：进行至少一次第二结晶工艺，在第一介质膜201表面形成若干第二浮栅结晶；在每次第二结晶工艺之后，进行一次第二退火工艺，使第二浮栅结晶长大，形成第二纳米浮栅203。
其中，所述第二结晶工艺的次数为1次～4次，所述第二退火工艺的次数为1次～4次。具体的，当所述第二结晶工艺的次数大于1次时，在完成第一成核工艺之后，进行一次第二结晶工艺；在所述第二结晶工艺之后，进行一次第二退火工艺；在所述第二退火工艺之后，进行第二次第二结晶工艺；在所述第二次第二结晶工艺之后，进行一次第二退火工艺；重复所述第二结晶工艺、以及第二结晶工艺之后的第二退火工艺，直至所形成的第二纳米浮栅203与第一纳米浮栅202的达到所需的第二分布密度。
本实施例中，所述第二结晶工艺和第二退火工艺的次数为1～2次，能够保证所形成的第二纳米浮栅203之间、以及第二纳米浮栅203和第一纳米浮栅202之间相互分立，避免第一纳米浮栅202和第二纳米浮栅203之间相互粘连。
所述第二结晶工艺用于使反应气体分子粘附于第一纳米浮栅202之间的第一介质膜201表面、并结晶成核，所形成的每一个第二浮栅结晶用于形成一个第二纳米浮栅203。所述第二结晶工艺的参数包括：气体为反应气体和载气，所述载气为氮气或惰性气体，所述反应气体的流量为200sccm～1000sccm，所述载气的流量为100sccm～2000sccm，气压为200mTorr～1000mTorr，时间为10秒～300秒，温度为460摄氏度～530摄氏度。
由于本实施例中的第二纳米浮栅203材料为硅，因此所述第二结晶工艺的反应气体包括含硅气体；所述含硅气体能够为SiH4（硅烷）气体，还能够为SiCl4、SiHCl3、SiH2Cl2或SiH3C气体。
所述第二退火工艺用于使所形成的第二浮栅结晶长大成为第二纳米浮栅203。所述第二退火工艺的参数包括：气体包括氮气或惰性气体，所述第二退火工艺的参数包括：气体包括氮气或惰性气体，所述100sccm～2000sccm，气压为200mTorr～1000mTorr，温度为530摄氏度～630摄氏度。
所述第二分布密度定义了单位面积上所具有的第一纳米浮栅202和第二纳米浮栅203的总数量。本实施例中，所述第二分布密度为第一分布密度的1.5倍～1.6倍。在所述第二成核工艺中，通过控制第二结晶工艺的时间、气体流量、气压或温度，或者控制所述第二退火工艺的时间、气体流量、气压或温度，能够对所形成的第二纳米浮栅203的尺寸，以及第二分布密度进行控制，能够避免所述第二纳米浮栅203生长过大而造成多个第二纳米浮栅203发生粘连、或者第二纳米浮栅203与第一纳米浮栅202发生粘连，从而实现所形成的第二纳米浮栅203之间、以及第二纳米浮栅203与第一纳米浮栅202之间相互分立，以此使所述第一纳米浮栅202和第二纳米浮栅203存储载流子的能力稳定。
请参考图7，图7是经过第二成核工艺之后，所形成的第一纳米浮栅202和第二纳米浮栅203的扫描电镜（SEM）图，所形成的第二纳米浮栅203的尺寸较小，第一纳米浮栅202和第二纳米浮栅203之间未发生粘连。而且，请参考图7和图5，在本实施例中，单位面积上第一纳米浮栅202和第二纳米浮栅203的总数量、比单位面积上第一纳米浮栅202数量增加了52%，即第二分部密度为第一分布密度的1.52倍。
请参考图8，在所述第一介质膜201、第一纳米浮栅202和第二纳米浮栅203表面形成第二介质膜204；在所述第二介质膜204表面形成控制栅膜205。
所述第二介质膜204用于隔离后续形成的控制栅膜205与所述第一纳米浮栅202和第二纳米浮栅203。而且，所述第二介质膜204包围所述第一纳米浮栅202和第二纳米浮栅203，能够使若干第一纳米浮栅202之间、若干第二纳米浮栅203之间、以及第一纳米浮栅202和第二纳米浮栅203之间电隔离。
所述第二介质膜204的材料为氧化硅、氮化硅、氮氧化硅、高K介质材料中的一种或多种组合。所述第二介质成膜204的形成工艺包括：采用沉积工艺在第一介质膜201表面形成介质材料层；采用化学机械抛光工艺使所述介质材料层表面平坦化。其中，所述沉积工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；本实施例中，所述第二介质膜204的形成工艺为等离子体增强化学气相沉积（PECVD）工艺。
所述控制栅膜205用于形成闪存存储单元的控制栅。本实施例中，所述控制栅膜205的材料为多晶硅，所述控制栅膜205的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
请参考图9，在所述控制栅膜205表面形成掩膜层206，所述掩膜层206覆盖部分控制栅膜205表面。
所述掩膜层206定义了所需形成的控制栅层、第一介质层和第二介质层的图形。本实施例中，所述掩膜层206的材料为光刻胶，所述掩膜层206的形成工艺包括：在控制栅膜205表面旋涂光刻胶膜；对所述光刻胶膜进行曝光以图形化。
在一实施例中，在旋涂光刻胶膜之前，能够在所述控制栅膜205表面形成底层抗反射层（BARC），光刻胶膜形成于所述底层抗反射层表面，以避免在曝光过程中，曝光光线在光刻胶膜底部发生漫反射。
在其他实施例中，在所述光刻胶膜或底层抗反射层底部形成硬掩膜材料膜，所述硬掩膜材料膜的材料为氧化硅、氮化硅、氮氧化硅、无定形碳中的一种或多种组合，形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。在形成所述掩膜层206之后，以所述掩膜层206刻蚀所述硬掩膜材料膜，并暴露出控制栅膜205表面，形成硬掩膜，所述硬掩膜和掩膜层206共同作为后续刻蚀控制栅膜205的掩膜。
请参考图10，以所述掩膜层206为掩膜，刻蚀所述控制栅膜205（如图10所示）、第二介质膜204（如图10所示）、第一介质膜201（如图10所示）、第一纳米浮栅202和第二纳米浮栅203，直至暴露出衬底200表面为止，在衬底200表面形成第一介质层201a、位于第一介质层201a表面的第二介质层204a、以及位于第二介质层204a表面的控制栅层205a，所述第一介质层201a和第二介质层204a之间具有若干第一纳米浮栅202和若干第二纳米浮栅203。
所述刻蚀工艺为各向异性的干法刻蚀工艺，由于刻蚀气体以垂直于衬底表面的方向进行刻蚀，因此能够使所形成的控制栅层205a、第二介质层204a和第一介质层201a的侧壁平坦、且垂直于衬底200表面。本实施例中，所述刻蚀气体为含氟气体，所述含氟气体为CF4、CHF3、C3H8中的一种或多种组合，所述各向异性的刻蚀工艺的偏置电压大于10伏，偏置功率大于100瓦。
请参考图11，在所述第一介质层201a、第二介质层204a和控制栅层205a的侧壁表面形成侧墙207；采用离子注入工艺在所述第一介质层201a、第二介质层204a、控制栅层205a和侧墙207两侧的衬底200内形成源区208a和漏区208b。
所述侧墙207用于定义所述源区208a和漏区208b，并且用于保护暴露出的控制栅层205a的侧壁。所述侧墙207的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合；所述侧墙207的形成工艺包括：在衬底200、第一介质层201a、第二介质层204a和控制栅层205a表面形成侧墙膜；回刻蚀所述侧墙膜直至暴露出控制栅层205a表面为止。
形成所述源区208a和漏区208b工艺为离子注入工艺，所掺杂的离子为P型离子或N型离子；本实施例中，所述源区208a和漏区208b内注入的是N型离子，能够使位于源区208a和漏区208b之间沟道区内的载流子为电子，而电子的迁移能力高于空穴，能够使所形成的闪存存储单元的性能提高。
本实施例中，在采用第一成核工艺形成具有第一分布密度的若干第一纳米浮栅之后，以第二成核工艺在第一纳米浮栅之间的第一介质膜表面形成若干第二纳米浮栅。当所述第一纳米浮栅和第二纳米浮栅共同作为浮栅时，由于所述第一纳米浮栅和第二纳米浮栅的第二分布密度大于第一分布密度，因此所述浮栅单位面积能够存储的电荷量增加，使所述浮栅处于编程状态和擦除状态时的阈值电压差距增大，所形成的闪存存储单元的编程和擦除操作容易控制。而且，所形成的若干第一纳米浮栅之间、若干第二纳米浮栅之间、以及第一纳米浮栅和第二纳米浮栅之间均相互分立，使得所述第一纳米浮栅和第二纳米浮栅内存储的电荷稳定，所存储的电荷不易发生逃逸。因此，所形成的闪存存储单元的数据存储能力稳定。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种闪存存储单元的形成方法，其特征在于，包括：
提供衬底，所述衬底表面具有第一介质膜；
采用第一成核工艺在所述第一介质膜表面形成若干分立的第一纳米浮栅，所述若干第一纳米浮栅具有第一分布密度；
采用第二成核工艺在若干第一纳米浮栅之间的第一介质膜表面形成若干分立的第二纳米浮栅，所述第一纳米浮栅和第二纳米浮栅具有第二分布密度，所述第二分布密度大于第一分布密度，且所述第一纳米浮栅和第二纳米浮栅之间相互分立；
在所述第一介质膜、第一纳米浮栅和第二纳米浮栅表面形成第二介质膜；
在所述第二介质膜表面形成控制栅膜；
去除部分所述控制栅膜、第二介质膜、第一纳米浮栅、第二纳米浮栅和第一介质膜，在衬底表面形成第一介质层、位于第一介质层表面的第二介质层、以及位于第二介质层表面的控制栅层，所述第一介质层和第二介质层之间具有若干第一纳米浮栅和若干第二纳米浮栅；
在所述第一介质层、第二介质层和控制栅层两侧的衬底内形成源区和漏区；
所述第一成核工艺包括：进行预沉积工艺，使反应气体吸附在第一介质层表面，形成以非晶膜，所述非晶膜具有吸附性；在所述预沉积工艺之后，提高温度，进行第一结晶工艺，使所述非晶膜发生结晶成核，形成若干第一浮栅结晶；
在第一结晶工艺之后，进行第一退火工艺，使第一浮栅结晶长大，形成第一纳米浮栅；所述预沉积工艺的参数包括：气体为反应气体和载气，所述载气为氮气或惰性气体，所述反应气体的流量为200sccm～1000sccm，所述载气的流量为100sccm～2000sccm，气压为200mTorr～1000mTorr，时间为10秒～300秒，温度为460摄氏度～530摄氏度；
所述第一结晶工艺的参数包括：气体为反应气体和载气，所述载气为氮气或惰性气体，所述反应气体的流量为5sccm～200sccm，所述载气的流量为100sccm～2000sccm，气压为200mTorr～1000mTorr，时间为1min～30min，温度为530摄氏度～630摄氏度。
2.如权利要求1所述的闪存存储单元的形成方法，其特征在于，所述第一纳米浮栅的材料为硅，所述反应气体包括含硅气体，所述含硅气体包括硅烷。
3.如权利要求1所述的闪存存储单元的形成方法，其特征在于，所述第一退火工艺的参数包括：气体包括氮气或惰性气体，所述氮气或惰性气体的流量为100sccm～2000sccm，气压为200mTorr～1000mTorr，温度为530摄氏度～630摄氏度。
4.如权利要求1所述的闪存存储单元的形成方法，其特征在于，所述第二成核工艺包括：进行至少一次第二结晶工艺，在第一介质膜表面形成若干第二浮栅结晶；在每次第二结晶工艺之后，进行一次第二退火工艺，使第二浮栅结晶长大，形成第二纳米浮栅。
5.如权利要求4所述的闪存存储单元的形成方法，其特征在于，所述第二结晶工艺的次数为1次～4次，所述第二退火工艺的次数为1次～4次。
6.如权利要求4所述的闪存存储单元的形成方法，其特征在于，所述第二结晶工艺的参数包括：气体为反应气体和载气，所述载气为氮气或惰性气体，所述反应气体的流量为200sccm～1000sccm，所述载气的流量为100sccm～2000sccm，气压为200mTorr～1000mTorr，时间为10秒～300秒，温度为460摄氏度～530摄氏度。
7.如权利要求6所述的闪存存储单元的形成方法，其特征在于，所述第二纳米浮栅的材料为硅，所述反应气体包括含硅气体，所述含硅气体包括硅烷或二氯硅烷。
8.如权利要求4所述的闪存存储单元的形成方法，其特征在于，所述第二退火工艺的参数包括：气体包括氮气或惰性气体，所述氮气或惰性气体的流量为100sccm～2000sccm，气压为200mTorr～1000mTorr，温度为530摄氏度～630摄氏度。
9.如权利要求1所述的闪存存储单元的形成方法，其特征在于，所述第一纳米浮栅的尺寸为5纳米～20纳米，所述第二纳米浮栅的尺寸为5纳米～20纳米。
10.如权利要求1所述的闪存存储单元的形成方法，其特征在于，所述第二分布密度为第一分布密度的1.5倍～1.6倍。
11.如权利要求1所述的闪存存储单元的形成方法，其特征在于，所述第一介质膜的材料为氧化硅、氮化硅或氮氧化硅；所述第二介质膜的材料为氧化硅、氮化硅、氮氧化硅、高K介质材料中的一种或多种组合；所述控制栅膜的材料为多晶硅。
12.如权利要求1所述的闪存存储单元的形成方法，其特征在于，形成所述第一介质层、第二介质层和控制栅层的工艺包括：在所述控制栅膜表面形成掩膜层，所述掩膜层覆盖部分控制栅膜表面；以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述控制栅膜、第二介质膜、第一介质膜、第一纳米浮栅和第二纳米浮栅，直至暴露出衬底表面为止。
13.如权利要求1所述的闪存存储单元的形成方法，其特征在于，还包括：在形成所述源区和漏区之前，在所述第一介质层、第二介质层和控制栅层的侧壁表面形成侧墙，所述侧墙的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。
14.如权利要求13所述的闪存存储单元的形成方法，其特征在于，在形成所述侧墙之后，采用离子注入工艺在控制栅层和侧墙两侧的衬底内掺杂P型离子或N型离子，形成源区和漏区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410114599.1A CN104952802B (zh) | 2014-03-25 | 2014-03-25 | 闪存存储单元的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410114599.1A CN104952802B (zh) | 2014-03-25 | 2014-03-25 | 闪存存储单元的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104952802A CN104952802A (zh) | 2015-09-30 |
| CN104952802B true CN104952802B (zh) | 2018-08-10 |
Family
ID=54167364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410114599.1A Active CN104952802B (zh) | 2014-03-25 | 2014-03-25 | 闪存存储单元的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104952802B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100336175C (zh) * | 2002-08-30 | 2007-09-05 | 自由度半导体公司 | 形成纳米晶的方法 |
| CN101399190A (zh) * | 2007-09-30 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 制作硅纳米点及非易失性存储器的方法 |
| CN101414552A (zh) * | 2008-10-23 | 2009-04-22 | 中国科学院微电子研究所 | 高密度硅纳米晶薄膜的制备方法 |
| CN101821849A (zh) * | 2007-10-12 | 2010-09-01 | 美光科技公司 | 存储器单元、电子系统、形成存储器单元的方法及对存储器单元进行编程的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060189079A1 (en) * | 2005-02-24 | 2006-08-24 | Merchant Tushar P | Method of forming nanoclusters |
-
2014
- 2014-03-25 CN CN201410114599.1A patent/CN104952802B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100336175C (zh) * | 2002-08-30 | 2007-09-05 | 自由度半导体公司 | 形成纳米晶的方法 |
| CN101399190A (zh) * | 2007-09-30 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 制作硅纳米点及非易失性存储器的方法 |
| CN101821849A (zh) * | 2007-10-12 | 2010-09-01 | 美光科技公司 | 存储器单元、电子系统、形成存储器单元的方法及对存储器单元进行编程的方法 |
| CN101414552A (zh) * | 2008-10-23 | 2009-04-22 | 中国科学院微电子研究所 | 高密度硅纳米晶薄膜的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104952802A (zh) | 2015-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI703641B (zh) | 電晶體及具有該電晶體的計算裝置 | |
| JP3854731B2 (ja) | 微細構造の製造方法 | |
| CN106449649B (zh) | 半导体装置及半导体装置的制造方法 | |
| CN104681493B (zh) | 半导体结构的形成方法 | |
| KR20050031455A (ko) | 나노결정 형성 방법 | |
| CN104752360B (zh) | 存储器件及其形成方法 | |
| CN104254921A (zh) | 具有分离氮化物存储层的sonos堆栈 | |
| CN105336622B (zh) | 半浮栅器件及其形成方法 | |
| CN106206596A (zh) | 分栅式闪存器件制造方法 | |
| TWI427705B (zh) | 移除半導體裝置中奈米叢集之方法 | |
| CN105762114B (zh) | 半导体结构的形成方法 | |
| US7579238B2 (en) | Method of forming a multi-bit nonvolatile memory device | |
| CN105990121B (zh) | 掺杂多晶硅层的形成方法以及半导体器件的形成方法 | |
| CN104952802B (zh) | 闪存存储单元的形成方法 | |
| CN103346126A (zh) | 闪存存储单元的形成方法 | |
| CN106206448A (zh) | 半导体结构的形成方法 | |
| CN102184887B (zh) | 用于闪速存储器浅沟槽隔离结构的形成方法 | |
| KR100905276B1 (ko) | 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법 | |
| CN104299904B (zh) | 闪存单元的形成方法 | |
| CN104681496B (zh) | 半导体结构的形成方法 | |
| TWI282149B (en) | Method of forming a floating gate in a flash memory device | |
| US9356106B2 (en) | Method to form self-aligned high density nanocrystals | |
| Ryu et al. | Nonvolatile memory characteristics of NMOSFET with Ag nanocrystals synthesized via a thermal decomposition process for uniform device distribution | |
| WO2022001029A1 (zh) | 电容压力传感器及其制造方法 | |
| CN101369607B (zh) | 闪存单元结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |