JPH0497533A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPH0497533A JPH0497533A JP21556290A JP21556290A JPH0497533A JP H0497533 A JPH0497533 A JP H0497533A JP 21556290 A JP21556290 A JP 21556290A JP 21556290 A JP21556290 A JP 21556290A JP H0497533 A JPH0497533 A JP H0497533A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- back surface
- layer
- semiconductor substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 239000002245 particle Substances 0.000 abstract description 14
- 238000011282 treatment Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 239000004576 sand Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 12
- 238000005247 gettering Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910001385 heavy metal Inorganic materials 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005488 sandblasting Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は本半導体装置製造の材料である半導体基板に関
し、特に重金属類のゲッタリング効果を有する半導体基
板に関する。
し、特に重金属類のゲッタリング効果を有する半導体基
板に関する。
従来のシリコンからなる半導体基板は、半導体装置の製
造プロセス中に受ける重金属汚染の影響を避けるために
、以下のようなものが使用されていた。
造プロセス中に受ける重金属汚染の影響を避けるために
、以下のようなものが使用されていた。
即ち第２図（ａ）に示すように、シリコン基板ＩＡの半
導体素子形成面と相反する面（以下裏面と記す）に、サ
ンドブラスト法あるいはレーザー照射等の方法により、
転移や積層欠陥などの結晶欠陥の形成核となる歪２を形
成する。このように歪２の入ったシリコン基板ＩＡは、
半導体装置の製造工程中に６００℃から１１００℃の熱
処理を受けると、第２図（ｂ）に示すように、シリコン
基板の裏面に結晶欠陥４が形成される。
導体素子形成面と相反する面（以下裏面と記す）に、サ
ンドブラスト法あるいはレーザー照射等の方法により、
転移や積層欠陥などの結晶欠陥の形成核となる歪２を形
成する。このように歪２の入ったシリコン基板ＩＡは、
半導体装置の製造工程中に６００℃から１１００℃の熱
処理を受けると、第２図（ｂ）に示すように、シリコン
基板の裏面に結晶欠陥４が形成される。
この裏面に形成された結晶欠陥４は、重金属類のゲッタ
リング作用を持つため、第２図（ｃ）に示すように、半
導体装置の製造工程中にシリコン基板ＩＡに付着したＦ
ｅやＣｕなどの重金属５を、次の熱処理時にシリコン基
板ＩＡの裏面にゲッタリングし、シリコン基板表面の素
子形成領域への重金属汚染を防止する。
リング作用を持つため、第２図（ｃ）に示すように、半
導体装置の製造工程中にシリコン基板ＩＡに付着したＦ
ｅやＣｕなどの重金属５を、次の熱処理時にシリコン基
板ＩＡの裏面にゲッタリングし、シリコン基板表面の素
子形成領域への重金属汚染を防止する。
しかしながら上述した従来の半導体基板は、ゲッタリン
グ効果を持たせるために基板の裏面に機械的歪を与えて
いるために、半導体装置製造工程中、特に弗酸によるシ
リコン酸化膜の除去等の半導体基板のウェット処理時に
、半導体基板の裏面より、パーティクルが発生するとい
う欠点がある。
グ効果を持たせるために基板の裏面に機械的歪を与えて
いるために、半導体装置製造工程中、特に弗酸によるシ
リコン酸化膜の除去等の半導体基板のウェット処理時に
、半導体基板の裏面より、パーティクルが発生するとい
う欠点がある。
このパーティクルは機械的歪を持った半導体基板裏面が
、半導体装置製造工程中に酸化等の高温熱処理、あるい
は半導体装置の製造装置との接触を受けることにより、
半導体基板裏面の凹凸が激しくなり、ウェット処理時に
この凹凸部が剥離されることにより発生する。このウェ
ット処理時に半導体基板の裏面から発生したパーティク
ルは、ウェット処理の薬液中を浮遊し、半導体基板の半
導体素子形成面に付着し、半導体装置の製造歩留を低下
させるという欠点がある。
、半導体装置製造工程中に酸化等の高温熱処理、あるい
は半導体装置の製造装置との接触を受けることにより、
半導体基板裏面の凹凸が激しくなり、ウェット処理時に
この凹凸部が剥離されることにより発生する。このウェ
ット処理時に半導体基板の裏面から発生したパーティク
ルは、ウェット処理の薬液中を浮遊し、半導体基板の半
導体素子形成面に付着し、半導体装置の製造歩留を低下
させるという欠点がある。
上述した従来の半導体基板は、半導体基板裏面に与えら
れた機械的歪層が露出しているのに対し、本発明の半導
体基板は、基板裏面の機械的な歪層を多結晶シリコン膜
で覆うと言う相違点を有する。
れた機械的歪層が露出しているのに対し、本発明の半導
体基板は、基板裏面の機械的な歪層を多結晶シリコン膜
で覆うと言う相違点を有する。
本発明の半導体基板は、シリコン基板と、このシリコン
基板の一方の面に設けられた機械的歪層と、この機械的
歪層上に設けられた多結晶シリコン層とを含むものであ
る。
基板の一方の面に設けられた機械的歪層と、この機械的
歪層上に設けられた多結晶シリコン層とを含むものであ
る。
次に本発明の実施例を図面を参照して説明する。
第１図は本発明の一実施例の断面図である。
シリコン基板１の裏面には、サンドブラスト法により、
粒径数μｍのシリコン酸化物がふきつけられて、１μｍ
から２０μｍの深さまで歪２が入った歪層が形成されて
いる。そしてこの歪層の上には、Ｓ ｉ Ｈ４ガスを用
いたＣＶＤ法により、多結晶シリコン層３が０．２μｍ
がら１．５μｍの厚さに堆積されている。
粒径数μｍのシリコン酸化物がふきつけられて、１μｍ
から２０μｍの深さまで歪２が入った歪層が形成されて
いる。そしてこの歪層の上には、Ｓ ｉ Ｈ４ガスを用
いたＣＶＤ法により、多結晶シリコン層３が０．２μｍ
がら１．５μｍの厚さに堆積されている。
このように構成された本実施例によれば、シリコン基板
１の裏面に設けられた機械的歪層を多結晶シリコン層３
で覆っているために、シリコン基板１が様々な処理を受
けても、歪層の剥離によるパーティクルは発生しない。
１の裏面に設けられた機械的歪層を多結晶シリコン層３
で覆っているために、シリコン基板１が様々な処理を受
けても、歪層の剥離によるパーティクルは発生しない。
例えば従来のサンドブラスト法による、歪の入った直径
６インチの半導体基板と、裏面に多結晶シリコンを０．
３μｍ成長させた本実施例の半導体基板を、１０００℃
のドライ０２雰囲気中で熱酸化により５０００Ａの酸化
膜を成長させた後、それぞれ５０％のＨＦ溶液中で３分
処理した後のＨＦ液中のパーティクル数は、０．３μｍ
以上の微粒子数で従来の半導体基板を処理した液では５
００００から１０００００個であるのに対し、本実施例
の半導体基板を処理した液では１０００から２０００個
と非常にパーティクル数が少なくなっている。
６インチの半導体基板と、裏面に多結晶シリコンを０．
３μｍ成長させた本実施例の半導体基板を、１０００℃
のドライ０２雰囲気中で熱酸化により５０００Ａの酸化
膜を成長させた後、それぞれ５０％のＨＦ溶液中で３分
処理した後のＨＦ液中のパーティクル数は、０．３μｍ
以上の微粒子数で従来の半導体基板を処理した液では５
００００から１０００００個であるのに対し、本実施例
の半導体基板を処理した液では１０００から２０００個
と非常にパーティクル数が少なくなっている。
また本実施例では半導体基板裏面の歪が多結晶シリコン
で覆われているため、半導体装置製造の様々な工程を経
ても、歪層は従来の半導体基板のものに比較して除去さ
れにくくなっており、ゲッタリング効果の持続性が増す
と言う効果も持っている。
で覆われているため、半導体装置製造の様々な工程を経
ても、歪層は従来の半導体基板のものに比較して除去さ
れにくくなっており、ゲッタリング効果の持続性が増す
と言う効果も持っている。
更に、よく知られているように、半導体基板裏面に多結
晶シリコンを成長するのみでもゲッタリング作用は発生
するが、機械的歪層によるゲッタリング効果と、多結晶
シリコンによるゲッタリング効果の両方を利用すること
ができ、より強いゲッタリング力を持つと言う効果もあ
る。
晶シリコンを成長するのみでもゲッタリング作用は発生
するが、機械的歪層によるゲッタリング効果と、多結晶
シリコンによるゲッタリング効果の両方を利用すること
ができ、より強いゲッタリング力を持つと言う効果もあ
る。
以上説明したように本発明は、シリコン基板の裏面に設
けられた歪層上に多結晶シリコン層を設けることにより
、半導体基板のウェット処理時に発生するパーティクル
を抑制できるなめ、半導体装置の歩留りを向上させるこ
とができるという効果がある。
けられた歪層上に多結晶シリコン層を設けることにより
、半導体基板のウェット処理時に発生するパーティクル
を抑制できるなめ、半導体装置の歩留りを向上させるこ
とができるという効果がある。
第１図は本発明の一実施例の断面図、第２図（ａン〜＜
ｃ＞は従来例を説明するためのシリコン基板の断面図で
ある。 １、ＩＡ・・・シリコン基板、２・・・歪、３・・・多
結晶シリコン層、４・・・結晶欠陥、５・・・重金属。
ｃ＞は従来例を説明するためのシリコン基板の断面図で
ある。 １、ＩＡ・・・シリコン基板、２・・・歪、３・・・多
結晶シリコン層、４・・・結晶欠陥、５・・・重金属。
Claims (1)
- シリコン基板と、このシリコン基板の一方の面に設け
られた機械的歪層と、この機械的歪層上に設けられた多
結晶シリコン層とを含むことを特徴とする半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21556290A JPH0497533A (ja) | 1990-08-15 | 1990-08-15 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21556290A JPH0497533A (ja) | 1990-08-15 | 1990-08-15 | 半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0497533A true JPH0497533A (ja) | 1992-03-30 |
Family
ID=16674486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21556290A Pending JPH0497533A (ja) | 1990-08-15 | 1990-08-15 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0497533A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134721A (ja) * | 2000-10-23 | 2002-05-10 | Nec Kyushu Ltd | Ｓｏｉウェーハおよびその製造方法 |
-
1990
- 1990-08-15 JP JP21556290A patent/JPH0497533A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134721A (ja) * | 2000-10-23 | 2002-05-10 | Nec Kyushu Ltd | Ｓｏｉウェーハおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05275429A (ja) | 接合された基板中に真性ゲッタリング・サイトを作る方法およびシリコン半導体基板中の可動性イオンを捕捉する方法 | |
| JP2008153545A (ja) | 歪Ｓｉ基板の製造方法 | |
| CN109103079B (zh) | 一种纳米级单晶薄膜及其制备方法 | |
| KR101901872B1 (ko) | Soi웨이퍼의 제조방법 | |
| JPH01315144A (ja) | ゲッタリング能力の優れたシリコンウェーハおよびその製造方法 | |
| JP2002184960A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JPH03295235A (ja) | エピタキシャルウェーハの製造方法 | |
| JP3085184B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP3285723B2 (ja) | 半導体熱処理用治具及びその表面処理方法 | |
| JP3921823B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JP2006294691A (ja) | 半導体基板及び半導体装置とその製造方法 | |
| JP4123861B2 (ja) | 半導体基板の製造方法 | |
| JPH10308355A (ja) | 半導体基板の製造方法 | |
| JPS59126639A (ja) | 半導体装置用基板の製造方法 | |
| KR100898649B1 (ko) | Ｓｏｉ기판 및 그 제조방법 | |
| JPH0497533A (ja) | 半導体基板 | |
| JP2907095B2 (ja) | 半導体装置の製造方法 | |
| JPS58134430A (ja) | 半導体装置の製造方法 | |
| JPH04324935A (ja) | 半導体基板 | |
| JPH05152304A (ja) | 半導体基板の製造方法 | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| JPS63310123A (ja) | シリコン半導体基板 | |
| JPH04171827A (ja) | 半導体装置の製造方法 | |
| JPS6169135A (ja) | 半導体装置の製造方法 | |
| JP2740675B2 (ja) | 半導体装置 |