JPS60157228A - 半導体ウエハ− - Google Patents
半導体ウエハ−Info
- Publication number
- JPS60157228A JPS60157228A JP1314884A JP1314884A JPS60157228A JP S60157228 A JPS60157228 A JP S60157228A JP 1314884 A JP1314884 A JP 1314884A JP 1314884 A JP1314884 A JP 1314884A JP S60157228 A JPS60157228 A JP S60157228A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- film
- semiconductor
- silicon
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 3
- 235000012431 wafers Nutrition 0.000 abstract description 25
- 238000000034 method Methods 0.000 abstract description 15
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical class C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 abstract description 9
- 238000005247 gettering Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 6
- 239000007789 gas Substances 0.000 abstract description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000011282 treatment Methods 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 230000002411 adverse Effects 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052786 argon Inorganic materials 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 238000005121 nitriding Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は半導体素子を形成する半導体ウェハーに関し、
特にｌη染不純物を少なくして電気的特性を向上するた
めの処置がなされた半導体ウェハーに関する。
特にｌη染不純物を少なくして電気的特性を向上するた
めの処置がなされた半導体ウェハーに関する。
ｆｂｌ 従来技術と問題点
近年、半導体集積回路（ＩＣ）などの半導体装置の高集
積化、高密度化に伴なって、半導体ウェハーへの重金属
汚染が益々問題となり、従来より半導体ウェハー表面の
汚染不純物をできる限り少なくする処置が製造初期段階
に行なわれている。
積化、高密度化に伴なって、半導体ウェハーへの重金属
汚染が益々問題となり、従来より半導体ウェハー表面の
汚染不純物をできる限り少なくする処置が製造初期段階
に行なわれている。
その最も汎用化されている方法はイントリンシックゲッ
タリング（Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ
）処理と云う高温処理で、高温および低温の熱処理を繰
り換えし行い、ウェハー表面を無欠陥状態にすると同時
に、内部に欠陥層を形成し、汚染不純物（例えばＦｅ、
Ｃｕ）を欠陥層にゲッタリングさせる方法である。
タリング（Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ
）処理と云う高温処理で、高温および低温の熱処理を繰
り換えし行い、ウェハー表面を無欠陥状態にすると同時
に、内部に欠陥層を形成し、汚染不純物（例えばＦｅ、
Ｃｕ）を欠陥層にゲッタリングさせる方法である。
また、半導体ウェハーの裏面に高濃度不純物層（例えば
燐拡散層）を形成して、欠陥層を裏面に作成し、故意に
半導体ウェハー表面の欠陥を裏面に吸収する所謂欠陥ゲ
ッタリング方法も知られている。
燐拡散層）を形成して、欠陥層を裏面に作成し、故意に
半導体ウェハー表面の欠陥を裏面に吸収する所謂欠陥ゲ
ッタリング方法も知られている。
更に又、最近ではレーザ光等のエネルギー線をウェハー
裏面に照射するエネルギー照射法が提案されており、こ
れはエネルギービームをスキャンニングして照射部分を
溶融し、例えば深さ２μｍ程度の６部を形成して、熱歪
欠陥層を形成させる方法であり、これをエクストリンシ
ックゲッタリング（Ｅｘｔｒｉｎｓｉｃ Ｇｅｔｔｅｒ
ｉｎｇ ）法と呼ぶ。
裏面に照射するエネルギー照射法が提案されており、こ
れはエネルギービームをスキャンニングして照射部分を
溶融し、例えば深さ２μｍ程度の６部を形成して、熱歪
欠陥層を形成させる方法であり、これをエクストリンシ
ックゲッタリング（Ｅｘｔｒｉｎｓｉｃ Ｇｅｔｔｅｒ
ｉｎｇ ）法と呼ぶ。
しかしながら、これらの処理法は処理工程が複雑であっ
たり、処理に長時間を要したり、更には高温処理による
半導体素子への悪影響が！！！！念されている方法であ
る。
たり、処理に長時間を要したり、更には高温処理による
半導体素子への悪影響が！！！！念されている方法であ
る。
（Ｃ）発明の目的
本発明はこのような問題点を解消させたゲラクリング作
用を有する半導体ウェハーを提案するものである。
用を有する半導体ウェハーを提案するものである。
ｆｄ） 発明の構成
その目的は、半導体基板の一主面にシリコンカーバイド
膜が被覆されている半導体ウェハーによって達成される
。
膜が被覆されている半導体ウェハーによって達成される
。
ｔｅ＋ 発明の実施例
以下１図面を参照して実施例によって詳細に説明する。
第１図はシリコンウェハー１の平面図、第２図は本発明
にかかるシリコンカーバイド（ＳｉＣ）膜２を裏面に被
覆したシリコンウェハー１の断面図を例示しており、第
２図は第１図のＡＡ断面図を示している。その厚みは、
例えば厚さ約５００μｍのシリコンウェハー１の裏面に
膜厚１０００人のＳｉＣ膜２を被覆する。
にかかるシリコンカーバイド（ＳｉＣ）膜２を裏面に被
覆したシリコンウェハー１の断面図を例示しており、第
２図は第１図のＡＡ断面図を示している。その厚みは、
例えば厚さ約５００μｍのシリコンウェハー１の裏面に
膜厚１０００人のＳｉＣ膜２を被覆する。
その形成方法は、予めシリコンウェハー１の表面を膜厚
約１０００人の二酸化シリコン（Ｓｉｇｈ）膜あるいは
窒化シリコン（ＳｉＮ４ ）膜によってマスクしておき
、ＣＨ４等のメタン系ガスを含むアルゴンあるいは窒素
ガスの雰囲気中で１１００〜１２００°Ｃ２３０分程度
熱処理する。そうすると、５％のメタン系ガスを含んだ
雰囲気中では、ウェハー裏面に膜厚１０００人位のＳｉ
Ｃ膜が生成される。メタン系ガスの含有量は１０％以下
とした雰囲気中で処理する方法が効果的である。
約１０００人の二酸化シリコン（Ｓｉｇｈ）膜あるいは
窒化シリコン（ＳｉＮ４ ）膜によってマスクしておき
、ＣＨ４等のメタン系ガスを含むアルゴンあるいは窒素
ガスの雰囲気中で１１００〜１２００°Ｃ２３０分程度
熱処理する。そうすると、５％のメタン系ガスを含んだ
雰囲気中では、ウェハー裏面に膜厚１０００人位のＳｉ
Ｃ膜が生成される。メタン系ガスの含有量は１０％以下
とした雰囲気中で処理する方法が効果的である。
かようにして形成したｓｔｃ模は、高温処理に対しても
極めて安定した膜であり、爾後のウェハー処理工程に悪
影響を与えることがない。且つ、富にゲッタリング効果
を発揮することができて、而も形成法は上記のように１
回のプロセスだけの簡便な短時間処理で形成することが
できる。
極めて安定した膜であり、爾後のウェハー処理工程に悪
影響を与えることがない。且つ、富にゲッタリング効果
を発揮することができて、而も形成法は上記のように１
回のプロセスだけの簡便な短時間処理で形成することが
できる。
（ｆｌ 発明の効果
以上の説明から明らかなように、本発明にかかる半導体
ウェハーは、ウェハー処理工程中において常時ウェハー
表面の汚染金属を吸収して、半導体装置の高品質化１歩
留の向上に顕著に貢献するものである。
ウェハーは、ウェハー処理工程中において常時ウェハー
表面の汚染金属を吸収して、半導体装置の高品質化１歩
留の向上に顕著に貢献するものである。
第１図は本発明にかかるシリコンウェハーの平面図、第
２図はそのＡＡ断面図である。図中、１はシリコンウェ
ハー、２はＳｉＣ膜を示している。 第１図
２図はそのＡＡ断面図である。図中、１はシリコンウェ
ハー、２はＳｉＣ膜を示している。 第１図
Claims (1)
- 半導体基板の一生面にシリコンカーバイド膜が被覆され
ていることを特徴とする半導体ウェハー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1314884A JPS60157228A (ja) | 1984-01-26 | 1984-01-26 | 半導体ウエハ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1314884A JPS60157228A (ja) | 1984-01-26 | 1984-01-26 | 半導体ウエハ− |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60157228A true JPS60157228A (ja) | 1985-08-17 |
Family
ID=11825073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1314884A Pending JPS60157228A (ja) | 1984-01-26 | 1984-01-26 | 半導体ウエハ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60157228A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03233935A (ja) * | 1990-02-08 | 1991-10-17 | Mitsubishi Electric Corp | 半導体基板 |
| US7453090B2 (en) | 2003-06-17 | 2008-11-18 | Kabushiki Kaisha Toshiba | Semiconductor device including a semiconductor substrate formed with a shallow impurity region |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523381A (en) * | 1975-06-24 | 1977-01-11 | Western Electric Co | Method of treating semiconductor element |
-
1984
- 1984-01-26 JP JP1314884A patent/JPS60157228A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523381A (en) * | 1975-06-24 | 1977-01-11 | Western Electric Co | Method of treating semiconductor element |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03233935A (ja) * | 1990-02-08 | 1991-10-17 | Mitsubishi Electric Corp | 半導体基板 |
| US7453090B2 (en) | 2003-06-17 | 2008-11-18 | Kabushiki Kaisha Toshiba | Semiconductor device including a semiconductor substrate formed with a shallow impurity region |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4314595A (en) | Method of forming nondefective zone in silicon single crystal wafer by two stage-heat treatment | |
| JPS59124136A (ja) | 半導体ウエハの処理方法 | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| JPH0518254B2 (ja) | ||
| JPS60157228A (ja) | 半導体ウエハ− | |
| JPS58134430A (ja) | 半導体装置の製造方法 | |
| JPS60136218A (ja) | 半導体装置およびその製造方法 | |
| JPH023539B2 (ja) | ||
| TWI423338B (zh) | 矽晶片及其製造方法 | |
| JPS6326541B2 (ja) | ||
| JPS6125214B2 (ja) | ||
| JPS58102528A (ja) | 半導体ウエ−ハの処理方法 | |
| JP3238957B2 (ja) | シリコンウェーハ | |
| JPH01298726A (ja) | 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置 | |
| JPS60198735A (ja) | 半導体装置の製造方法 | |
| JPH0661234A (ja) | 半導体装置の製造方法 | |
| JP2681112B2 (ja) | 半導体デバイス用シリコン基板の製造方法 | |
| JPS6258138B2 (ja) | ||
| JPS5925231A (ja) | シリコンウエ−ハ | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| KR0154191B1 (ko) | 반도체 소자의 무결점 영역 형성방법 | |
| JPH04196312A (ja) | 半導体薄膜の製造方法 | |
| JPH07335661A (ja) | シリコンウェハの製造方法およびそれを用いた半導体集積回路装置 | |
| JPH03165509A (ja) | シリコンウエハー | |
| JPH05259013A (ja) | 半導体シリコンウェーハ |