JPS58102528A - 半導体ウエ−ハの処理方法 - Google Patents

半導体ウエ−ハの処理方法

Info

Publication number
JPS58102528A
JPS58102528A JP20109781A JP20109781A JPS58102528A JP S58102528 A JPS58102528 A JP S58102528A JP 20109781 A JP20109781 A JP 20109781A JP 20109781 A JP20109781 A JP 20109781A JP S58102528 A JPS58102528 A JP S58102528A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
heat
processing
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20109781A
Other languages
English (en)
Inventor
Yoshiaki Matsushita
松下 嘉明
Shinichiro Takasu
高須 新一郎
Masanobu Ogino
荻野 正信
Masaharu Watanabe
正晴 渡辺
Hachiro Hiratsuka
平塚 八郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP20109781A priority Critical patent/JPS58102528A/ja
Publication of JPS58102528A publication Critical patent/JPS58102528A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ウェーハ内部にrツタリング能力をもち、か
つ表面汚染等が全くない完全な表面を有する半導体ウェ
ーハ、特にシリコン・ウェーハを作製するための処理方
法に関する。
近年、半導体素子、特に大規模集積回路の超微細化が進
むにつれて、よシ高精度の基板シリコン・ウェーハが強
く要求されてきている。ところが、半導体素子製造のた
めの各処理工程を行うと、基板・シリコン・ウェーハの
表面に酸化誘起積層欠陥や重金属の汚染等が発生する。
そして、これら積層欠陥や重金属汚染は、素子の耐圧不
良やリークの原因となり、素子性能や特性に著しく大き
な悪影響を与える◇ そζで、上記した酸化誘起積層欠陥の発生や重金属の汚
染等を防止する丸めに、従来次のような技術が開発され
ている。すなわち、酸化誘起積層欠陥は、ウェーハの表
面研磨の際に残存し九微細な傷や表面汚染物を核として
、酸化のIIIIK発生し九過剰な格子間シリコン原子
が集まることに起因していることが明らかになっている
・従って、積層欠陥の発生を抑制するには、表面を化学
機械研磨することにより、研磨価や汚染物のない完全な
鏡表面を得ることが可能である。実際、現在このような
鏡表面を有するシリコン・ウェーハは得られておシ、酸
化誘起積層欠陥密度を1(+s’)Mloケ以下におさ
えることが可能になっている。一方、重金属等の汚染に
対しては、素子製造工程中に、素子の活性領域の外側に
汚染元素なr、ターしてしまおうとするダッタリング法
が種々開発されている。
例えば、裏面から転位、積層欠陥或いは格子歪等を導入
し、裏面側に重金属をr、ターしてしまおうとする裏面
グツター法や、リンを拡散してそζにグツターしてしま
おうとするリン・r、ター法等がある。しかしながら、
裏面r、メタ−法裏面に格子欠陥や歪を導入するため、
素子製造工程の熱地理によシウェーハの反りを誘起する
。そして、このウェーハの反りは微細素子の露光技術に
大きな悪影響を及はし、結果的  1に素子の収率な低
下させる要因となる。ま′九、リン・rツタ−法は、り
ンを拡散するため熱処理を行う丸め、ドーノ臂ントが再
分布し、初期の素子特性が損なわれる虞れがある。さら
に、素子の高書度化が進むにつれて素子製造工程の低温
化が行なわれ、事実上リン・r、ターは行えなくなる可
能性がある。
以上のr、クリング法の欠点をおぎなうために、つ、−
ハ内部に予じめ微小欠陥を作成しておき、その欠陥に重
金属等の汚染元素をr、ターさせるイントリンシック・
r、クリング法が考案されている。イントリンジ、り・
グ、タリンダ法の一例を第1図(a)〜(d)を参照し
て説明する。JI11図(、)に示す如くチョクラルス
キー法 ゛(C2法)で生成したシリコン・ウェーハ1
中には、過飽和の酸素原子2が含まれている。これを高
温(例えば1150℃)、非酸化性雰囲気中で熱処理す
ることによシ、第1図(b)に示す如く#!面附近の酸
素を外拡散せしめる。次に、該クエーハ1を低温(例え
ば650℃)で熱処理することにより、第1図(、)に
示す如く内部に酸素の析出核1を形成せしめるとともに
、表面附近にデヌーデットゾーンと呼ばれる無欠陥層4
を形成せしめる。該ウェーハ1を素子製造工程に投入す
ると、素子製造工程中の酸化工程等の熱処理によシ、析
出核3に過飽和の酸素が析出し、第1図(d)に示す如
くウェーハの内部に微小欠陥5が発生し、これがダ、タ
リング能力を有する。
素子活性領域は表面附近の無欠陥層4中に作成されるの
で、微小欠陥5は素子特性に悪影響を与えず、内部にr
、タリング能力をもつウェーハが作成される。
しかしながら、このような処理方法にあっては次のよう
な問題があった。すなわち、前記酸素外拡散および欠陥
核作成のための熱処理には長時間(4時間以上)を必要
とするため、純水中のバクテリア等が原因となり、表面
に炭化物等の汚染物Gが残ってしまい、これら汚染物6
は、内部の微小欠陥5によりてはダ、タリングされない
。逆にこれら汚染物6は酸化誘起積層欠陥の核になると
ともに、重金属等の汚染元素を固着してしまう可能性が
ある。従って、表向に汚染物Cが残存している。と、素
子製造収率を着しく低下させる原因となる。
本発明は上記事情を考慮してなされ九もので、その目的
とするところは、内部に重金属等の汚染元素をr、タリ
ンダする能力を有するとともに、表面に汚染物等が残存
していない完全な鏡面を持つウェーハを作成することの
できる半導体ウェーハの処理方法を提供することにある
まず、本発明の詳細な説明する。本発明は半導体ウェー
ハを熱処理して該ウェーハ内部に高密度の微小欠陥を形
成せしめると共に、ウェーハ表面に無欠陥層を形成せし
めたのち、この無欠陥層の表面を僅かながら除去するよ
うにした方法である。
従りて本発明によれば、上記熱処理によシウェーハ内部
にグ、タリング能力を持九せることかでき、ウェーハの
表面近傍を欠陥のない状態にすることができる。そして
、上記表面除去により重金属等の汚染物を取シ去ること
ができ、ウェーハ表面を完全な鏡面に保持することがで
きる・従って前記した目的を達成することかできる。
以下、本発明の詳細を図示の実施例によって説明する。
第2図(−〜(・)は本発明の一実施例に係わるウェー
ハ処理工程を示す断面模式図である。第2図(、)に示
す如くう、ピング後エツチング或いは1 stf!リジ
ング処理したCzシリコン・ウェー八1ノには酸素12
が含まれている。このウェーハ11を非酸化性雰囲気、
例えば窒素やアルゴン中で1ioo(’c)以上の高温
で4時間@度熱処理し、第2図(b)に示す如く過飽和
に含まれて    参いる酸素12を外拡散する。次に
、550〜800〔℃〕の低温で16時間程度熱処理を
行い、第2図(、)に示す如く酸素12の析出核13を
作る。
この時、表面に汚染物14が発生するが、これら汚染物
14を次の工程で除去する。すなわち、ウェーハ11表
面に化学機械研磨を2−10Cμm〕出核)13をもっ
ておシ、表面は完全な鏡面をの熱処理により内部に微小
欠陥15が発生し、r、タリング効果を有するとともに
表面は完全な鏡面が保九れたウェーノことなる。
かくして作成したウェーハムと、従来の方法によ〉イン
トリンジ、り・グ、タリンダの効果をもたらし九つェー
へBとで2.OX2.0(m’)のチ、lを作シ、そζ
に400(1)厚の酸化膜をつけて、その耐圧を測定し
たところそれぞれ第3図および第4図に示す結果が得ら
れた。すなわち、従来の処理方法を施したウェー/% 
1%では、第3図に示す如くその耐圧がかなシパラつい
ておシ、平均で4.5[MV]であるのに対し、本実施
例方法を施し九つ、−ハムでは、第4図に示す如くかな
り均一に7.0 [MY151 ]以上の耐圧を示して
おり、耐圧特性が大きく改善されていることが明らかで
ある。
このように本実施例方法によれば、内部にrツタリング
機能を有し、表面に汚染物等のない優れた特性のシリコ
ンウェーハを作成することができる。そして、各種半導
体素子形成に絶大なる効果を発揮する。また、その工程
には特殊な装置や作業を要することもなく、極めて容易
に実現し得る。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記熱処理工程としては高温と低温の2段
熱処理に限るものではなく、前記欠陥核作成後、950
〜1100[tl:]の温度で熱処理を行うのみで微小
欠陥を作るようにしてもよい。そして、この後ウェーハ
表面を化学機械研磨を行っても、同様の効果が得られる
ことが確認されている。さらに、750〜1300 [
u]の温度のみで1段熱処理(酸素中2は非酸化性雰囲
気中)を行い、欠陥を作成及び酸素外拡散をした後、化
学機械研磨を行い鏡面を作成したウェーハに対しても同
様な効果が得られた。まえ、熱処理の時間や表面除去の
深さ等は仕様に応じて適宜定めればよいものである。そ
の他、本発明の要旨を逸脱しない範囲で、種々変形して
実施することができる。
【図面の簡単な説明】
第1図(1)〜(d)は従来のイントリンジ、り・ゲッ
タリング用の処理工程を示す断面模式図、第2図(、)
〜(・)は本発明の一実施例方法に係わるウェーハ処理
工程を示す断面模式図、第3図および第4図はそれぞれ
上記実施例の作用を説明するためのもので第5′図は上
記実施例方法により作成し九ウェーハの耐圧分布を示す
特性図、第ψ図は従来方法により作成したり3−・・の
耐圧分布を示す特性図である。 11・・・Czシリコンウェーハ、12・・・酸素、I
J・・・析出核(欠陥核)、14・・・汚染物、15・
・・微小欠陥。 出願人代理人 弁理士 鈴 江 武 彦才1図 才2図 第3図 耐圧  (MVlcm)  −

Claims (8)

    【特許請求の範囲】
  1. (1)  半導体ウェーハを熱処理したのち、この半導
    体ウェーハの表面層を除去することを特徴とする半導体
    クエーハの処理方法。
  2. (2)  前記半導体ウェーハを熱処理する工程として
    、750〜130G(C)の温度範囲で熱処理すること
    を特徴とする特許請求の範囲第1項記載の半導体クエー
    ハの処理方法。
  3. (3)  前記半導体ウェーハを熱処理する工程として
    、550〜900[C)の温度範囲で熱処理することを
    特徴とする特許請求の範囲#I1項記載の半導体ウェー
    ハの処理方法。
  4. (4)  前記半導体クエーハを熱処理する工程として
    、1100〜130G[’C]の高温で熱処理したのち
    550〜800[’C)の低温で熱処理することを特徴
    とする特許請求の範囲第1項記載の半導体ウェーハの処
    理方法。
  5. (5)前記半導体ウェーハを熱処理する工程として、1
    100〜1aoo〔℃)の^温で熱処理したのち、55
    0〜800〔℃〕の低温で熱処理し、次いで950〜1
    100[C]の中温で熱処理することを特徴とする特許
    請求の範囲第1項記載の半導体ウェーハの処理方法。
  6. (6)前記高温での熱処理を、非酸化性雰囲気中で行う
    ことを特徴とする特許請求の範囲第2項第4項又は第5
    項記載の半導体ウェーハの処理方法。
  7. (7)前記半導体ウェーハの表面層を除去する工程とし
    て、該表面を化学機械研磨することを特徴とする特許請
    求の範囲第1項記載の半導体ウェーへの処理方法。
  8. (8)  前記半導体ウェーハの表面層を除去する工程
    として、該表面層を10〔μm〕以下除去することを特
    徴とする特許請求の範囲第1項記載の半導体ウェーハの
    処理方法。
JP20109781A 1981-12-14 1981-12-14 半導体ウエ−ハの処理方法 Pending JPS58102528A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20109781A JPS58102528A (ja) 1981-12-14 1981-12-14 半導体ウエ−ハの処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20109781A JPS58102528A (ja) 1981-12-14 1981-12-14 半導体ウエ−ハの処理方法

Publications (1)

Publication Number Publication Date
JPS58102528A true JPS58102528A (ja) 1983-06-18

Family

ID=16435339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20109781A Pending JPS58102528A (ja) 1981-12-14 1981-12-14 半導体ウエ−ハの処理方法

Country Status (1)

Country Link
JP (1) JPS58102528A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066857A (ja) * 1983-09-22 1985-04-17 Matsushita Electronics Corp 固体撮像素子の製造方法
JPS6184075A (ja) * 1984-09-18 1986-04-28 イギリス国 光起電力太陽電池
US4885257A (en) * 1983-07-29 1989-12-05 Kabushiki Kaisha Toshiba Gettering process with multi-step annealing and inert ion implantation
JPH0290531A (ja) * 1988-09-28 1990-03-30 Hitachi Ltd 半導体装置の製造方法およびウエハ
WO2004012250A1 (ja) * 2002-07-30 2004-02-05 Komatsu Denshi Kinzoku Kabushiki Kaisha シリコンウェハの欠陥検出方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885257A (en) * 1983-07-29 1989-12-05 Kabushiki Kaisha Toshiba Gettering process with multi-step annealing and inert ion implantation
JPS6066857A (ja) * 1983-09-22 1985-04-17 Matsushita Electronics Corp 固体撮像素子の製造方法
JPS6184075A (ja) * 1984-09-18 1986-04-28 イギリス国 光起電力太陽電池
JPH0290531A (ja) * 1988-09-28 1990-03-30 Hitachi Ltd 半導体装置の製造方法およびウエハ
WO2004012250A1 (ja) * 2002-07-30 2004-02-05 Komatsu Denshi Kinzoku Kabushiki Kaisha シリコンウェハの欠陥検出方法

Similar Documents

Publication Publication Date Title
KR0139730B1 (ko) 반도체 기판 및 그 제조방법
JPS6255697B2 (ja)
JPH0684925A (ja) 半導体基板およびその処理方法
JPS583375B2 (ja) シリコン単結晶ウエハ−の製造方法
JPS6124240A (ja) 半導体基板
JPS6141133B2 (ja)
JP3381816B2 (ja) 半導体基板の製造方法
JP3063143B2 (ja) Si基板の製造方法
JPS583374B2 (ja) シリコン単結晶の処理方法
JPH0582525A (ja) Simox基板及びその製造方法
JPS59124136A (ja) 半導体ウエハの処理方法
JPS58102528A (ja) 半導体ウエ−ハの処理方法
JPS60247935A (ja) 半導体ウエハの製造方法
JP4035886B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JPS6120337A (ja) 半導体装置の製造方法
JPS60136218A (ja) 半導体装置およびその製造方法
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JPH06349839A (ja) 半導体基板の熱処理方法
JP2523380B2 (ja) シリコンウエハの清浄化方法
JPS5885534A (ja) 半導体シリコン基板の製造法
JPS60198735A (ja) 半導体装置の製造方法
JP2652344B2 (ja) シリコンウエーハ
JP2652346B2 (ja) シリコンウエーハの製造方法
JPS60176241A (ja) 半導体基板の製造方法
JPS59119842A (ja) 半導体装置の製造方法