JPS6141133B2 - - Google Patents

Info

Publication number
JPS6141133B2
JPS6141133B2 JP53117533A JP11753378A JPS6141133B2 JP S6141133 B2 JPS6141133 B2 JP S6141133B2 JP 53117533 A JP53117533 A JP 53117533A JP 11753378 A JP11753378 A JP 11753378A JP S6141133 B2 JPS6141133 B2 JP S6141133B2
Authority
JP
Japan
Prior art keywords
wafer
defects
polishing
mirror
polished
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53117533A
Other languages
English (en)
Other versions
JPS5468159A (en
Inventor
Donarudo Edomonzu Harorudo
Maakobitsutsu Geerii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5468159A publication Critical patent/JPS5468159A/ja
Publication of JPS6141133B2 publication Critical patent/JPS6141133B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/017—Clean surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/024—Defect control-gettering and annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/061—Gettering-armorphous layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/138—Roughened surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Description

【発明の詳細な説明】
本発明はゲツタリングされた半導体ウエハの形
成方法に係る。 従来に於て、シリコン・ウエハの如き半導体材
料を用いて形成された集積回路素子の歩留りが増
す様にそれらの半導体材料をゲツタリングするた
めに、多くの方法が開示されている。これらの方
法の１つに、半導体材料の裏面に欠陥を機械的に
導入する方法がある。それらの欠陥は素子を形成
する前又はその形成中のいずれかに於て導入され
ている。半導体材料の或る一定の領域上に形成さ
れる素子の密度が増すに従つて、より低い欠陥密
度を有する半導体材料を達成する必要も増加す
る。それと同時に、歪み及び平坦度の如き半導体
材料の物理的特性がより厳密な許容範囲に保たれ
ねばならない。従つて、ゲツタリング技術は、欠
陥密度を減少させることによつてより信頼性の高
い電気的特性を達成するだけでなく、同時に半導
体材料の寸法の完全性を維持せねばならない。こ
れは、例えば直径約7.6cm以上のシリコン・ウエ
ハが集積回路素子の製造に用いられる場合には、
より困難になる。シリコン・ウエハの電気的特性
を改良するため、例えば、裏面の粗研摩、表面の
鏡面研摩、及び酸素雰囲気中に於ける高温（1250
℃）によるアニーリング等の方法が用いられてい
るが、これらの方法は処理中にに著しい歪みを生
ぜしめることが解つた。又、ウエハの荒い裏面
は、素子の製造方法に於て用いられてウエハの汚
染を生じ得る種々の処理流体を捕捉する可能性を
有している。本発明による方法は、改良された電
気的特性を有しそして高密度の素子の製造に必要
とされる寸法条件を充たす半導体ウハの製造を可
能にする。 次に、本発明による方法において概略的に説明
する。本発明による方法に従つて、ゲツタリング
された半導体ウエハの形成方法が達成される。相
互に平行な平坦な２つの面が形成される様に半導
体ウエハが成形されそして上記成形の結果生じた
欠陥が除かれる。それから、回転研摩手段を用い
て一方の面即ち裏面に約８乃至35μｍの深さを有
する欠陥の層が研摩により形成される。研摩され
た後、上記ウエハは、不純物をゲツタリングし且
つ上記研摩の結果生じた応力を除去するに充分な
時間及び温度で不活性雰囲気中に於て加熱されそ
して冷却される。それから、欠陥の層が研摩によ
り形成されている裏面のくぼみが除去されそして
素子の製造中に於けるゲツタリングのために裏面
に近接して結晶欠陥の層が残されている平滑な裏
面が形成され、且つ実質的に欠陥のない鏡面研摩
された、半導体素子の成形されるべき他方の面即
ち前面が形成される様に、上記２つの面が鏡面研
摩される。 本発明による方法を用いることにより、実質的
に欠陥のない鏡面研摩された前面と、素子の製造
中に於けるゲツタリングのために裏面に近接して
機械的に形成された結晶欠陥の層が残されている
平滑な裏面とを有している、改良されたゲツタリ
ングされた半導体ウエハが達成される。 次に、本発明による方法について更に詳細に説
明する。本発明による方法に於て効果的であるこ
とが解つた欠陥の型は、回転研摩手段により形成
された欠陥である。適当な手段の一例は第１図に
概略的に示されているMueller式グラインダであ
る。グラインダ１１は従来、結晶をスライスした
結果生じた欠陥を除去するため及び相互に平行な
平坦な面を有している半導体ウエハを形成するた
めに用いられている。グライダ１１はウエハ１５
よりも相当に大きい直径の回転砥石車１３を有し
ている。ウエハ１５は、それらのウエハを砥石車
１３の下に担持する回転台１７上に固定して保持
される。好ましい１態様に於ては、砥石車１３
は、その前縁１９がウエハ１５に接触する様に水
平面から数度傾けられる。ウエハ１５上に形成さ
れる欠陥のパターン２１は各ウエハが回転台１７
のどの位置されているかに応じて或る程度変化す
るが、一般的には第２図に示されている如く一連
の僅かに弓形の線から成つている。ウエハ１５が
砥石車１３の下を通過する毎に除去される材料の
量を制御するために、回転台１７の表面からの砥
石車１３の高さが調節される。通常は、研摩処理
中に約45μｍの厚さが除去され、その研摩処理は
各段階に漸進的により少量の材料が除去される様
に数段階で行なわれ、即ち荒い研摩段階に於いて
通過１回毎に２乃至３μｍ、中間の研摩段階に於
ては通過１回毎に１μｍ、そして微細な研摩段階
に於ては通過１回毎に0.5μｍが除去される。荒
い研摩段階により合計約10乃至20μｍ、中間の研
摩段階により合計約15乃至20μｍ、そして微細な
研摩段階により残りの量が除去される。回転台の
速度は荒い研摩段階に於て約５乃至10rpm、そし
て微細な研摩段階にて約１乃至３μｍである。砥
石車の速度は1200rpmである。研摩処理中の潤滑
剤として水が用いられる。欠陥の深さは砥石車の
砥粒寸法の関数である。砥粒寸法100乃至1200を
有する例えばダイアモンドの如き研摩材が、砥粒
寸法100の場合に於於ける約30乃至35μｍの深さ
から砥粒寸法1200の場合に於ける約５乃至10μｍ
の深さ迄の欠陥を形成するために用いられ得る。
好ましい砥粒寸法は400であり、この砥粒寸法は
最終的に深さ10乃至12μｍの結晶欠陥の層が残さ
れている平滑な裏面が形成される様に容易に鏡面
研摩され得る、約19μｍの平均的深さを有する欠
陥を形成する。 本発明の方法によるゲツタリング効果を達成す
るためには、始めの酸化を行う前にウエハを不活
性雰囲気中に於て加熱することが必要である。約
800乃至1150℃の加熱温度が用いられ得る。適当
な時間は約１乃至４時間である。１時間以下の時
間では最大効果を達成し得ないことがあり、４時
間以上の時間は不必要である。好ましい加熱条件
は約1000℃に於て約３時間である。この様な加熱
は又、非対称的な欠陥のパターンにより生じた応
力を除き、従つて本発明による方法に従つて製造
されたウエハは始めの歪みの条件を充たすだけで
なく後の処理中にも歪みを生じることがない。不
必要に鏡面研摩されたウエハを取扱うことがない
様に、この加熱工程は鏡面研摩の前に行なわれる
ことが好ましい。又、例えば直径約7.6μｍ以上
のウエハの如きより大きいウエハに於ては、加熱
処理されない場合には、欠陥の層を形成するため
に小さい砥粒寸法1200が用いられたとしても、裏
面の欠陥によつて湾曲が生じ、その結果鏡面研摩
用のウエハ支持台から突出するウエハの面の端部
に於てより多量の材料が除去され得る。その結
果、ウエハの上面がウエハの端部から内側に傾斜
してしまうことになる。これは素子の処理中にウ
エハの端部の周囲の露光パターンを歪め、従つて
この様に傾斜したウエハは高密度の素子の形成に
必要とされる平坦度の許容範囲を達成しないので
好ましくない。これは、通常の場合よりも厚いウ
エハ支持台を用いることによつて除かれ得るが、
非対称的な欠陥のパターンによつて生じた湾曲を
除くために鏡面研摩の前に加熱処理を行なうこと
によつても除かれ得る。充分なゲツタリング効果
を達成するためには、素子の処理を行なう前にウ
エハが約600℃よりも低い温度に冷却されるべき
である。これは、、ウエハが約２乃至３分で迅速
に600℃以下に冷却される様にウエハを炉から約
400℃の温度である炉端部のキヤツプ中へ取出す
ことによつて達成され得る。 本発明による方法は、実質的に欠陥のない、素
子の形成されるべき前面を有しているウエハを形
成する。又、本発明による方法は、素子の製造中
に於けるゲツタリングのために結晶欠陥の層が残
されている平滑な裏面を形成する。これは、裏面
が荒くそしてピツトを有している場合に生じ得
る、取扱装置及び処理溶液等による汚染物質の捕
捉を防ぐ利点を有している。本明細書に於て用い
られている”平滑”なる用語は、何ら眼に見える
くぼみ又はピツトを実質的に有していない殆ど鏡
面研摩された外観を意味している。この結晶欠陥
の層即ちゲツタリング層は相互の上に終端する略
線状の転位の網目から成つている。欠陥密度は１
×108乃至１×1010／cm2のオーダである。この網
目はウエハの裏面に近接する該裏面に平行な平面
以内に限定されている。加熱処理されるとき、こ
の網目は裏面に近接する上記平面以内に限定され
ており、該平面から外へ拡がることはない。 本発明による方法は、例えばIBM Techni―cal
Discloure Bulletin、第15巻、第６号、1972年11
月、第1760頁乃至第1761頁に於けるF.Goetz及び
J.Hauseによる”Planetary’Free’Wafer
PoLisher”と題する論文又は米国特許第3691694
号明細書に記載されている所謂自由鏡面研摩方法
（free polishing process）及び装置を用い得
る。適当な鏡面研摩方法は、例えばシリカを用い
た鏡面研摩方法である。シリカを用いた鏡面研摩
方法は、コロイド状二酸化シリコンの研摩剤、酸
化剤としてジクロロイソシアヌル酸ナトリウム、
及び塩基として炭酸ナトリウムを含む含む鏡面研
摩スラリを用いている。鏡面研摩スラリのPHは10
以下である。自由鏡面研摩方法に於ては、ウエハ
の両面が同時に鏡面研摩されることが出来、又は
例えばIBM Technical Disclosure Bulletin、第
19巻、第12号、1977年５月、第4592頁に於ける
T.B.Freeによる”Single―Sided Free
Polishing”と題する論文及び同上の第4594頁乃
至第4595頁に於けるG.Markovits及びE.Velkyに
よる”Free Polishing Apparatus”と題する論
文に記載されている如く１度に片面のみを鏡面研
摩するウエハ支持台が用いられ得る。製造条件に
於て生じ得る材料除去速度に於ける変動によつて
裏面の欠陥が完全に除去されてしまわない様にす
るためには、前面が片面鏡面研摩により部分的に
鏡面研摩されてから両面が両面自由鏡面研摩によ
り同時に鏡面研摩される２段階の方法が有利であ
ることが解つた。又は、両面が各々別個に鏡面研
摩されてもよい。欠陥のない鏡面研摩された前面
及び素子の処理中にゲツタリングを達成するため
に充分な結晶欠陥の層が残されている平滑な裏面
を形成し得る他の鏡面研摩装置及び方法を用いら
れ得る。 本発明による方法は素子の処理を行なう前に用
いられる。シリコン半導体ウエハの製造に於て
は、本発明による方法は、始めに結晶をスライス
しそしてウエハを成形した後に簡便に用いられ
る。例えば、ウエハが結晶からスライスされ、そ
れから相互に平行な２つの面を有するウエハを形
成するためにウエハの両面がMueller式グライン
ダで研摩される。それから上記研摩の結果生じた
欠陥が所謂”化学的に薄くする（chemical
thinning）”工程に於て食刻によつて除去され
る。それから、ウエハが簡単に鏡面研摩される。
本発明による方法におけるゲツタリング工程は、
化学的に薄くする工程のすぐ後に開始されること
が出来、従つて従来のウエハ製造方法と適合し得
る。 次に、本発明による方法をその好実施例につい
て示すが、それらに限定されることはない。 実施例 １ ２Ω―cm及びＰ型の直径8.3cmを有するシリコ
ン半導体ウエハが結晶からスライスされて、始め
に0.660±0.0025mmの厚さを有するウエハが形成
された。それから、スライスされたウエハの両面
が研摩されて、相互に平行な２つの平坦な面を有
する厚さ約0.533mmのウエハが形成された。次
に、端部のもろさを減少させるためにウエハの端
部が面取りされ、研摩及び面取りの結果生じた欠
陥を除くために化学的に薄くされて、相互に平行
な２つの平坦な面を有する厚さ約0.457mmのウエ
ハが形成された。以上の従来の処理の後に、上記
の化学的に薄くされたウエハがMueller式グライ
ンダ中に配置されて、約0.419mmの厚さ及び約19
μｍの裏面の欠陥の深さを有するウエハが形成さ
れる様に裏面だけが砥粒寸法400のダイアモンド
を用いて研摩された。それから、ウエハが窒雰囲
気中に於て1000℃で３時間の間加熱され、そして
炉から炉端部のキヤツプ中に迅速に取出されて、
急速に600℃以下の温度に冷却された。これは、
非対称的な欠陥の構造による応力を除去しそして
不純物のゲツタリングを達成する。それから、ウ
エハの前面だけが鏡面研摩処理される様に自由鏡
面研摩装置内に配置され、そして欠陥のない鏡面
研摩された前面を有する厚さ約0.406±0.010mmの
ウエハが形成される様にシリカを用いて鏡面研摩
された。ウエハがその両面を自由鏡面研摩処理に
曝すウエハ支持台中に配置されて、両面が同時に
シリカを用いて鏡面研摩された。これは、更に素
子の処理中に於けるゲツタリングを達成するため
に充分な結晶欠陥が残されている様に、裏面から
荒さを除きそして汚染物質を捕捉する可能性のあ
る汚染物質を捕捉する可能性のあるくぼみを除去
する。この鏡面研摩処理は欠陥の層の約半分を除
去し、砥粒寸法400の砥石車が用いられた場合に
は約12乃至13μｍの深さの欠陥が残される。砥粒
寸法1200の砥石車が用いられた場合には、約２乃
至３μｍの深さの欠陥が残される。最終的なウエ
ハの厚さは0.394±0.013mmであつた。実施例１の
方法により形成されたウエハ試料に於ける歪み及
び平坦度が、干渉リングをカウントする光干渉技
術を用いて測定された。平坦度を測定するには、
ウエハの裏面が真空吸着装置上に吸着された状態
に置かれた、歪みを測定するには、その真空圧が
減少させた。ウエハの端部迄すべての干渉リング
がカウントされて、その平均の平坦度は7.6μｍ
でありその範囲は6.1乃至10.7μｍであつた。平
均の歪みは7.4μｍであり、その範囲は6.1乃至7.6
μｍであつた。加熱処理が除かれた以外は実施例
１の方法に従つて処理された２組の対照用ウエハ
は、平坦度に於ては加熱処理されたウエハと大体
同様であつたが、平均の歪みが大きく、各組に於
て各々45.7μｍ及び39.14μｍであつた。実施例
１の方法により形成された10個のウエハの電気的
特性及び欠陥密度が側定された。それらのウエハ
が酸化されそして各々直径1.5mmのアルミニウム
の点がそれらの表面上に付着された。各点が個々
に電気的にテストされ、その結果から欠陥密度が
算出された。欠陥密度は欠陥２乃至29個／cm2であ
り、その平均は欠陥約７個／cm2であつた。12個の
対照用ウエハが、化学的に薄くされた後に、両面
に於て通常の方法で鏡面で鏡面研摩された。その
中の３個のウエハは全部不良であつた（欠陥＞
500個／cm2）。残りの９個のウエハの欠陥密度は欠
陥的６乃至約190個／cm2であり、その平均は欠陥
70個以上／cm2であつた。 実施例 ２ 10乃至20Ω―cm及びＰ型の直径57mmの化学的に
薄くされたシリコン半導体ウエハ（Ａ型）及び２
乃至４Ω―cm及びＰ型の直径57mmの同様なウエハ
（Ｂ型）が、異なるウエハ試料に異なる深さの欠
陥が形成される様に各々砥粒寸法40、240、及び
100のダイアモンドを用いてMueller式グラインダ
で裏面だけ研摩された。次に、深さ約10μｍの欠
陥の層が裏面に残される様に、それらのウエハの
両面がシリカを用いて鏡面研摩された。その結果
形成された裏面の状態は、砥粒寸法400の砥石車
を用いた場合の略鏡面研摩された外観から砥粒寸
法100の砥石車を用いた場合の著しいピツトを有
する表面迄様々であつた。対照用ウエハは、欠陥
を形成されずに、両面が鏡面研摩された。欠陥の
形成されたウエハは炉中で窒素雰囲気に於て1000
℃で３時間の間処理されそして炉から取出されて
600℃以下に冷却された。それらのウエハは再び
対照用ウエハとともに炉に入れられて、厚さ約
5000Åの酸化物層を形成するために酸化された。
径３mm及び1.5mmのアルミニウムの点が付着され
てテストされた。その結果が次の表及びに示
されており、欠陥密度はその電気的テストから算
出された。
【表】
【表】 加熱処理が１時間の間行なわれた以外は同様に
して処理されたウエハは同様な結果を生じ、平均
約８個の欠陥密度を有した。 実施例 ３ 実施例２に於て記載された如くＡ型及びＢ型の
化学的に薄くされたシリコン半導体ウエハの裏面
にMueller式グラインダにより砥粒寸法400のダイ
アモンドを用いた砥石車で欠陥が形成されてか
ら、上記ウエハが鏡面研摩された。それらのウエ
ハの幾つかが窒素雰囲気中で３時間の間加熱され
そして炉から取出されて冷却された。他の幾つか
のウエハは炉から取出されずに1000℃の温度に維
持されて酸化された。他の幾つかのウエハは全く
加熱されなかつた。各々の場合に於て、裏面に欠
陥の層を有していない対照用ウエハがテストされ
た。その結果の欠陥密度が次の表に示されてい
る。
【表】 表から、欠陥を形成され、加熱され、冷却さ
れたウエハは種々の対照用ウエハと比較して改良
された結果を有していることが理解され得る。 以上に於て、標準的装置を用いる通常のウエハ
製造方法と適合し得る方法により形成され得る、
改良された電気的特性を有する半導体ウエハを製
造するための本発明による方法について述べた。
それらのウエハは厳密な寸法条件を充たしそして
素子の処理中に於けるゲツタリングのための欠陥
の層を残している。
【図面の簡単な説明】
第１図は本発明による方法に於て欠陥の層を形
成するために適している装置を示す概略図であ
り、第２図はウエハ上に形成された欠陥のパター
ンを示す平面図である。 １１……グラインダ、１３……回転砥石車、１
５……ウエハ、１７……回転台、１９……前縁、
２１……欠陥のパターン。

Claims (1)

    【特許請求の範囲】
  1. １ 相互に平行な２つの平坦な面が形成される様
    に半導体ウエハを成形した後に上記成形の結果生
    じた欠陥を除き、回転研摩手段を用いて一方の面
    に８乃至35μｍの深さを有する欠陥の層を研摩に
    より形成し、不純物をゲツタリングし且つ上記研
    摩の結果生じた応力を除去するに充分な時間及び
    温度で不活性雰囲気中に於て上記ウエハを加熱し
    た後に冷却し、一方の面に近接して結晶欠陥の層
    が残されている平滑な一方の面が形成される様に
    且つ実質的に欠陥のない鏡面研摩された他方の面
    が形成される様に上記２つの面を鏡面研摩するこ
    とを含む、ゲツタリングされた半導体ウエハの形
    成方法。
JP11753378A 1977-10-31 1978-09-26 Method of forming semiconductor wafer gettered Granted JPS5468159A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/847,383 US4144099A (en) 1977-10-31 1977-10-31 High performance silicon wafer and fabrication process

Publications (2)

Publication Number Publication Date
JPS5468159A JPS5468159A (en) 1979-06-01
JPS6141133B2 true JPS6141133B2 (ja) 1986-09-12

Family

ID=25300487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11753378A Granted JPS5468159A (en) 1977-10-31 1978-09-26 Method of forming semiconductor wafer gettered

Country Status (4)

Country Link
US (1) US4144099A (ja)
EP (1) EP0001794B1 (ja)
JP (1) JPS5468159A (ja)
DE (1) DE2860307D1 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
FR2435818A1 (fr) * 1978-09-08 1980-04-04 Ibm France Procede pour accroitre l'effet de piegeage interne des corps semi-conducteurs
DE2927220A1 (de) * 1979-07-05 1981-01-15 Wacker Chemitronic Verfahren zur stapelfehlerinduzierenden oberflaechenzerstoerung von halbleiterscheiben
US4257827A (en) * 1979-11-13 1981-03-24 International Business Machines Corporation High efficiency gettering in silicon through localized superheated melt formation
US4597804A (en) * 1981-03-11 1986-07-01 Fujitsu Limited Methods of forming denuded zone in wafer by intrinsic gettering and forming bipolar transistor therein
JPS58138033A (ja) * 1982-02-10 1983-08-16 Toshiba Corp 半導体基板及び半導体装置の製造方法
US4410395A (en) * 1982-05-10 1983-10-18 Fairchild Camera & Instrument Corporation Method of removing bulk impurities from semiconductor wafers
DE3339942C1 (de) * 1983-11-04 1985-01-31 GMN Georg Müller Nürnberg GmbH, 8500 Nürnberg Bearbeiten von scheibenfoermigen Werkstuecken aus sproedbruechigen Werkstoffen
DE3246480A1 (de) * 1982-12-15 1984-06-20 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur herstellung von halbleiterscheiben mit getternder scheibenrueckseite
US4631804A (en) * 1984-12-10 1986-12-30 At&T Bell Laboratories Technique for reducing substrate warpage springback using a polysilicon subsurface strained layer
US4659400A (en) * 1985-06-27 1987-04-21 General Instrument Corp. Method for forming high yield epitaxial wafers
DE3737815A1 (de) * 1987-11-06 1989-05-18 Wacker Chemitronic Siliciumscheiben zur erzeugung von oxidschichten hoher durchschlagsfestigkeit und verfahren zur ihrer herstellung
JPH06103678B2 (ja) * 1987-11-28 1994-12-14 株式会社東芝 半導体基板の加工方法
US4879258A (en) * 1988-08-31 1989-11-07 Texas Instruments Incorporated Integrated circuit planarization by mechanical polishing
JP2645478B2 (ja) * 1988-10-07 1997-08-25 富士通株式会社 半導体装置の製造方法
US4946376A (en) * 1989-04-06 1990-08-07 Motorola, Inc. Backside metallization scheme for semiconductor devices
JP2671494B2 (ja) * 1989-05-16 1997-10-29 富士通株式会社 ゲッタリング方法
JP2575545B2 (ja) * 1990-07-05 1997-01-29 株式会社東芝 半導体装置の製造方法
DE4108394C2 (de) * 1991-03-15 1994-09-08 Komatsu Denshi Kinzoku Kk Verfahren zum Herstellen eines Siliziumsubstrats für eine Halbleitereinrichtung
US5244819A (en) * 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
JP3024409B2 (ja) * 1992-12-25 2000-03-21 日本電気株式会社 半導体装置の製造方法
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
US5389579A (en) * 1993-04-05 1995-02-14 Motorola, Inc. Method for single sided polishing of a semiconductor wafer
US5733175A (en) * 1994-04-25 1998-03-31 Leach; Michael A. Polishing a workpiece using equal velocity at all points overlapping a polisher
JP2719113B2 (ja) * 1994-05-24 1998-02-25 信越半導体株式会社 単結晶シリコンウェーハの歪付け方法
US5607341A (en) * 1994-08-08 1997-03-04 Leach; Michael A. Method and structure for polishing a wafer during manufacture of integrated circuits
US5899743A (en) * 1995-03-13 1999-05-04 Komatsu Electronic Metals Co., Ltd. Method for fabricating semiconductor wafers
JP3828176B2 (ja) * 1995-02-28 2006-10-04 コマツ電子金属株式会社 半導体ウェハの製造方法
JP3534207B2 (ja) * 1995-05-16 2004-06-07 コマツ電子金属株式会社 半導体ウェーハの製造方法
DE19534080A1 (de) * 1995-09-14 1997-03-20 Wacker Siltronic Halbleitermat Verfahren zur Erzeugung einer stapelfehlerinduzierenden Beschädigung auf der Rückseite von Halbleiterscheiben
US6022807A (en) * 1996-04-24 2000-02-08 Micro Processing Technology, Inc. Method for fabricating an integrated circuit
DE19704546A1 (de) * 1997-02-06 1998-08-13 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe
DE19711550C2 (de) * 1997-03-20 2000-06-21 Bayer Ag Verfahren zur Herstellung von im wesentlichen Randzonen-freien Formteilen aus multikristallinem Silicium und die Verwendung dieser Formteile
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6100167A (en) * 1997-05-29 2000-08-08 Memc Electronic Materials, Inc. Process for the removal of copper from polished boron doped silicon wafers
CN1272222A (zh) * 1997-08-21 2000-11-01 Memc电子材料有限公司 处理半导体晶片的方法
US5929508A (en) * 1998-05-21 1999-07-27 Harris Corp Defect gettering by induced stress
JP3328193B2 (ja) 1998-07-08 2002-09-24 信越半導体株式会社 半導体ウエーハの製造方法
JP3329288B2 (ja) * 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法
US6214704B1 (en) 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
US6340326B1 (en) 2000-01-28 2002-01-22 Lam Research Corporation System and method for controlled polishing and planarization of semiconductor wafers
US6705930B2 (en) 2000-01-28 2004-03-16 Lam Research Corporation System and method for polishing and planarizing semiconductor wafers using reduced surface area polishing pads and variable partial pad-wafer overlapping techniques
US7481695B2 (en) 2000-08-22 2009-01-27 Lam Research Corporation Polishing apparatus and methods having high processing workload for controlling polishing pressure applied by polishing head
US6640155B2 (en) 2000-08-22 2003-10-28 Lam Research Corporation Chemical mechanical polishing apparatus and methods with central control of polishing pressure applied by polishing head
US6652357B1 (en) 2000-09-22 2003-11-25 Lam Research Corporation Methods for controlling retaining ring and wafer head tilt for chemical mechanical polishing
US6585572B1 (en) 2000-08-22 2003-07-01 Lam Research Corporation Subaperture chemical mechanical polishing system
US6471566B1 (en) 2000-09-18 2002-10-29 Lam Research Corporation Sacrificial retaining ring CMP system and methods for implementing the same
US6443815B1 (en) 2000-09-22 2002-09-03 Lam Research Corporation Apparatus and methods for controlling pad conditioning head tilt for chemical mechanical polishing
TWI280425B (en) * 2002-12-20 2007-05-01 Hon Hai Prec Ind Co Ltd Method of fabricating light guide plate having diffusion function
JP4345357B2 (ja) * 2003-05-27 2009-10-14 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
JP2005093869A (ja) * 2003-09-19 2005-04-07 Mimasu Semiconductor Industry Co Ltd シリコンウエーハの再生方法及び再生ウエーハ
JP4878738B2 (ja) * 2004-04-30 2012-02-15 株式会社ディスコ 半導体デバイスの加工方法
US20070105483A1 (en) * 2005-11-04 2007-05-10 Honeywell International Inc. Methods and apparatus for discrete mirror processing
JP2009238853A (ja) * 2008-03-26 2009-10-15 Tokyo Seimitsu Co Ltd ウェーハ処理方法およびウェーハ処理装置
JP2013229356A (ja) * 2012-04-24 2013-11-07 Mitsubishi Electric Corp Ｓｏｉウェハおよびその製造方法、並びにｍｅｍｓデバイス
CN104425274A (zh) * 2013-09-03 2015-03-18 北大方正集团有限公司 一种dmos晶体管的制备方法及dmos晶体管

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH494591A (de) * 1969-04-09 1970-08-15 Transistor Ag Verfahren zur Herstellung von Halbleiterelementen mit bestimmter Lebensdauer der Ladungsträger
US3579815A (en) * 1969-08-20 1971-05-25 Gen Electric Process for wafer fabrication of high blocking voltage silicon elements
US3701696A (en) * 1969-08-20 1972-10-31 Gen Electric Process for simultaneously gettering,passivating and locating a junction within a silicon crystal
US3627589A (en) * 1970-04-01 1971-12-14 Gen Electric Method of stabilizing semiconductor devices
US3723053A (en) * 1971-10-26 1973-03-27 Myers Platter S Heat treating process for semiconductor fabrication
CH539950A (de) * 1971-12-20 1973-07-31 Bbc Brown Boveri & Cie Verfahren und Einrichtung zum Gettern von Halbleitern
FR2191272A1 (ja) * 1972-06-27 1974-02-01 Ibm France
US3905162A (en) * 1974-07-23 1975-09-16 Silicon Material Inc Method of preparing high yield semiconductor wafer
US3923567A (en) * 1974-08-09 1975-12-02 Silicon Materials Inc Method of reclaiming a semiconductor wafer
US3929529A (en) * 1974-12-09 1975-12-30 Ibm Method for gettering contaminants in monocrystalline silicon
US3997368A (en) * 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
DE2537464A1 (de) * 1975-08-22 1977-03-03 Wacker Chemitronic Verfahren zur entfernung spezifischer kristallbaufehler aus halbleiterscheiben
US4018626A (en) * 1975-09-10 1977-04-19 International Business Machines Corporation Impact sound stressing for semiconductor devices
US4069068A (en) * 1976-07-02 1978-01-17 International Business Machines Corporation Semiconductor fabrication method for improved device yield by minimizing pipes between common conductivity type regions

Also Published As

Publication number Publication date
US4144099A (en) 1979-03-13
EP0001794A1 (de) 1979-05-16
DE2860307D1 (en) 1981-02-19
EP0001794B1 (de) 1980-12-10
JPS5468159A (en) 1979-06-01

Similar Documents

Publication Publication Date Title
JPS6141133B2 (ja)
US6376335B1 (en) Semiconductor wafer manufacturing process
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
WO2014091670A1 (ja) Ｓｏｉウェーハの製造方法
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
JPS583374B2 (ja) シリコン単結晶の処理方法
TWI680512B (zh) 矽晶圓之研磨方法、矽晶圓之製造方法及矽晶圓
JP2003163335A (ja) 貼り合わせウェーハの製造方法
WO2010016510A1 (ja) 半導体ウェーハの製造方法
JPH11126771A (ja) 半導体ウエーハのエッチング方法およびこの工程を有する半導体ウエーハの製造方法
JP3787485B2 (ja) 薄板の加工方法
JP4617751B2 (ja) シリコンウェーハおよびその製造方法
JP2000077372A (ja) 気相成長用半導体ウェーハの製造方法
JP5564785B2 (ja) 貼り合わせ基板の製造方法
JP4075426B2 (ja) シリコンウェーハの製造方法
JPS5885534A (ja) 半導体シリコン基板の製造法
JPS58102528A (ja) 半導体ウエ−ハの処理方法
JP3386083B2 (ja) シリコンウエーハの処理方法
JPS6381934A (ja) ウエハおよびその製造方法
JP4440810B2 (ja) 貼り合わせウエーハの製造方法
JP2004221435A (ja) 半導体ウエーハの製造方法及び半導体ウエーハ
JPH0897164A (ja) シリコン半導体ウエハの拡散方法及びディスクリート基板の製造方法
JP2002176155A (ja) 貼り合わせｓｏｉウエハの製造方法
JP2003203890A (ja) シリコンウェーハの製造方法
JPH11274162A (ja) 半導体基板とその製造方法