JP3024409B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3024409B2 JP3024409B2 JP4347134A JP34713492A JP3024409B2 JP 3024409 B2 JP3024409 B2 JP 3024409B2 JP 4347134 A JP4347134 A JP 4347134A JP 34713492 A JP34713492 A JP 34713492A JP 3024409 B2 JP3024409 B2 JP 3024409B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor device
- manufacturing
- polycrystalline silicon
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にシリコン半導体基板表面及びその近傍に存在
し、半導体回路素子特性を劣化させる原因となる重金属
等の汚染物質を低減する半導体装置の製造方法に関す
る。
関し、特にシリコン半導体基板表面及びその近傍に存在
し、半導体回路素子特性を劣化させる原因となる重金属
等の汚染物質を低減する半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】従来、シリコン半導体基板の表面及びそ
の近傍の重金属汚染物質を低減する方法は、次の通りで
あった。
の近傍の重金属汚染物質を低減する方法は、次の通りで
あった。
【０００３】まず、図１２（ａ）に示すように、シリコ
ン基板１を酸化する。次に、図１２（ｂ）に示すよう
に、シリコン基板１の表面に酸化膜３を形成する。この
場合の酸化条件は、例えば、９５０℃でウェット酸化を
行ない、４００オングストローム程度の酸化膜とする。
ン基板１を酸化する。次に、図１２（ｂ）に示すよう
に、シリコン基板１の表面に酸化膜３を形成する。この
場合の酸化条件は、例えば、９５０℃でウェット酸化を
行ない、４００オングストローム程度の酸化膜とする。
【０００４】この酸化膜３には、図１２（ｂ）に示すよ
うに、シリコン基板１の表面及びその近傍に存在してい
た重金属等の汚染物質２の一部が捕獲される。その後、
酸化膜３をフッ化水素酸水溶液でエッチングして除去す
る（図１２（ｃ）参照）。
うに、シリコン基板１の表面及びその近傍に存在してい
た重金属等の汚染物質２の一部が捕獲される。その後、
酸化膜３をフッ化水素酸水溶液でエッチングして除去す
る（図１２（ｃ）参照）。
【０００５】また、次の方法もある。まず、図１３
（ａ）に示すように、シリコン基板１を酸化する。次に
図１３（ｂ）に示すように、シリコン基板１の表裏両面
に酸化膜３，３を形成する。この場合、酸化条件は、例
えば、９５０℃でウェット酸化を行ない、４００オング
ストローム程度の酸化膜とする。
（ａ）に示すように、シリコン基板１を酸化する。次に
図１３（ｂ）に示すように、シリコン基板１の表裏両面
に酸化膜３，３を形成する。この場合、酸化条件は、例
えば、９５０℃でウェット酸化を行ない、４００オング
ストローム程度の酸化膜とする。
【０００６】この酸化膜３には、図１３（ｂ）に示すよ
うに、シリコン基板１の表裏両面及びその近傍に存在し
ていた重金属等の汚染物質２の一部が捕獲される。その
後、酸化膜３をフッ化水素酸水溶液でエッチングして除
去する（図１３（ｃ）参照）。
うに、シリコン基板１の表裏両面及びその近傍に存在し
ていた重金属等の汚染物質２の一部が捕獲される。その
後、酸化膜３をフッ化水素酸水溶液でエッチングして除
去する（図１３（ｃ）参照）。
【０００７】汚染を除去する方法としては、一般にイン
トリンシックゲッタリング（以下、ＩＧという）やエク
ストリンシックゲッタリング（以下、ＥＧという）とい
った方法がある。
トリンシックゲッタリング（以下、ＩＧという）やエク
ストリンシックゲッタリング（以下、ＥＧという）とい
った方法がある。
【０００８】ＩＧは、シリコン半導体基板内部の酸素析
出に汚染物質を捕獲させて、シリコン半導体基板表面及
びその近傍の汚染物質を低減するものである。ＥＧは、
シリコン半導体基板の回路素子形成面をシリコン半導体
基板の表側と考えると、これに対向する一主面、すなわ
ち、裏面に結晶欠落を導入し、これに汚染物質を捕獲す
るものである。
出に汚染物質を捕獲させて、シリコン半導体基板表面及
びその近傍の汚染物質を低減するものである。ＥＧは、
シリコン半導体基板の回路素子形成面をシリコン半導体
基板の表側と考えると、これに対向する一主面、すなわ
ち、裏面に結晶欠落を導入し、これに汚染物質を捕獲す
るものである。
【０００９】シリコン半導体基板の裏面に結晶欠陥を導
入するのは、半導体回路素子形成前または、形成途中に
おいて行われるが、いくつかの方法があげられる。例え
ば、シリコン半導体基板の裏面に、ＳｉＯなどの細粒を
吹き付けたり、レーザー照射を行い、表面を溶融凝固さ
せたりしてシリコン半導体基板裏面に物理的に損傷を与
えるバックサイドダメージ法、裏面にイオン注入を行
い、結晶格子を損傷させるイオン注入法、裏面に過剰の
ドーパントを拡散させて結晶格子を歪ませる方法などで
ある。
入するのは、半導体回路素子形成前または、形成途中に
おいて行われるが、いくつかの方法があげられる。例え
ば、シリコン半導体基板の裏面に、ＳｉＯなどの細粒を
吹き付けたり、レーザー照射を行い、表面を溶融凝固さ
せたりしてシリコン半導体基板裏面に物理的に損傷を与
えるバックサイドダメージ法、裏面にイオン注入を行
い、結晶格子を損傷させるイオン注入法、裏面に過剰の
ドーパントを拡散させて結晶格子を歪ませる方法などで
ある。
【００１０】熱処理を施すと、前記の方法によって結晶
格子に損傷を与えられたシリコン半導体基板裏面には、
結晶欠陥が多数誘発され、重金属などの汚染物質はこれ
らに捕獲される。
格子に損傷を与えられたシリコン半導体基板裏面には、
結晶欠陥が多数誘発され、重金属などの汚染物質はこれ
らに捕獲される。
【００１１】一方、シリコン半導体基板内部に酸素析出
を導入するためには、高音熱処理を行って、シリコン半
導体基板の表面近傍に酸素濃度の低い領域を形成した
後、核形成のための低温熱処理、欠陥の核を成長させて
酸素析出を導入するための高音熱処理を行う。なおＩＧ
処理を効果的に行うためには、１〜２×１０ａｔｏｍｓ
／ｃｍ-3の酸素濃度が必要である。
を導入するためには、高音熱処理を行って、シリコン半
導体基板の表面近傍に酸素濃度の低い領域を形成した
後、核形成のための低温熱処理、欠陥の核を成長させて
酸素析出を導入するための高音熱処理を行う。なおＩＧ
処理を効果的に行うためには、１〜２×１０ａｔｏｍｓ
／ｃｍ-3の酸素濃度が必要である。
【００１２】
【発明が解決しようとする課題】しかしながら、従来の
方法では、除去できる重金属等の汚染物質は、酸化膜に
とり込まれたもののみであり、十分とはいえない。特
に、予め厚い酸化膜に覆われた部分をもつ構造である場
合、厚い酸化膜部分に取り込まれた汚染物質の除去は困
難であるとの問題がある。
方法では、除去できる重金属等の汚染物質は、酸化膜に
とり込まれたもののみであり、十分とはいえない。特
に、予め厚い酸化膜に覆われた部分をもつ構造である場
合、厚い酸化膜部分に取り込まれた汚染物質の除去は困
難であるとの問題がある。
【００１３】また、従来の方法においても、酸化膜に取
り込まれる汚染物質は、表面近傍に存在するものが殆ど
であり、比較的深いところにある汚染物質は十分に除去
できないとの問題がある。
り込まれる汚染物質は、表面近傍に存在するものが殆ど
であり、比較的深いところにある汚染物質は十分に除去
できないとの問題がある。
【００１４】さらに、基板表面近傍に酸素析出物などが
ある場合、この析出などに重金属などの汚染物質が捕獲
される。このように、基板表面近傍に捕獲された汚染物
質は、酸化膜に取り込まれにくいため、酸化膜を除去し
ても素子形成領域に汚染物質が残留してしまうとの問題
もある。
ある場合、この析出などに重金属などの汚染物質が捕獲
される。このように、基板表面近傍に捕獲された汚染物
質は、酸化膜に取り込まれにくいため、酸化膜を除去し
ても素子形成領域に汚染物質が残留してしまうとの問題
もある。
【００１５】そこで、本発明の技術的課題は、上記欠点
に鑑み、汚染物質の除去を容易に行なうことのできる、
半導体装置の製造方法を提供することにある。
に鑑み、汚染物質の除去を容易に行なうことのできる、
半導体装置の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】本発明によれば、シリコ
ン単結晶半導体基板上に半導体回路素子を製造する方法
において、前記シリコン単結晶半導体基板の半導体回路
素子を製造する主たる面に素子分離用の選択酸化膜を形
成する選択酸化膜形成工程と、前記選択酸化膜を形成し
た後に酸化膜を形成する酸化膜形成工程と、前記酸化膜
上に多結晶シリコン膜を形成する多結晶シリコン膜形成
工程と、前記酸化膜及び多結晶シリコン膜を除去する除
去工程とを含むことを特徴とする半導体装置の製造方法
が得られる。
ン単結晶半導体基板上に半導体回路素子を製造する方法
において、前記シリコン単結晶半導体基板の半導体回路
素子を製造する主たる面に素子分離用の選択酸化膜を形
成する選択酸化膜形成工程と、前記選択酸化膜を形成し
た後に酸化膜を形成する酸化膜形成工程と、前記酸化膜
上に多結晶シリコン膜を形成する多結晶シリコン膜形成
工程と、前記酸化膜及び多結晶シリコン膜を除去する除
去工程とを含むことを特徴とする半導体装置の製造方法
が得られる。
【００１７】また、本発明によれば、前記半導体装置の
製造方法において、前記酸化膜形成工程の前処理とし
て、前記半導体回路素子形成面に、素子分離用の選択酸
化膜を形成する選択酸化膜形成工程を有することを特徴
とする半導体装置の製造方法が得られる。
製造方法において、前記酸化膜形成工程の前処理とし
て、前記半導体回路素子形成面に、素子分離用の選択酸
化膜を形成する選択酸化膜形成工程を有することを特徴
とする半導体装置の製造方法が得られる。
【００１８】また、本発明によれば、前記半導体装置の
製造方法において、前記除去工程の前処理として、前記
酸化膜及び多結晶シリコン膜に熱処理を施す熱処理工程
を有することを特徴とする半導体装置の製造方法が得ら
れる。
製造方法において、前記除去工程の前処理として、前記
酸化膜及び多結晶シリコン膜に熱処理を施す熱処理工程
を有することを特徴とする半導体装置の製造方法が得ら
れる。
【００１９】また、本発明によれば、前記半導体装置の
製造方法において、前記熱処理が、１１００℃以上の高
温熱処理と、８００℃以下の酸素析出核形成熱処理と、
１０００℃の酸素析出核成長熱処理とを有するイントリ
ンシックゲッタリングを施す熱処理であることを特徴と
する半導体装置の製造方法が得られる。
製造方法において、前記熱処理が、１１００℃以上の高
温熱処理と、８００℃以下の酸素析出核形成熱処理と、
１０００℃の酸素析出核成長熱処理とを有するイントリ
ンシックゲッタリングを施す熱処理であることを特徴と
する半導体装置の製造方法が得られる。
【００２０】また、本発明によれば、前記半導体装置の
製造方法において、前記多結晶シリコン膜形成工程の後
処理として、前記多結晶シリコン膜に不純物拡散を行な
う不純物拡散工程を有することを特徴とする半導体装置
の製造方法が得られる。
製造方法において、前記多結晶シリコン膜形成工程の後
処理として、前記多結晶シリコン膜に不純物拡散を行な
う不純物拡散工程を有することを特徴とする半導体装置
の製造方法が得られる。
【００２１】また、本発明によれば、前記半導体装置の
製造方法において、前記酸化膜形成工程の前処理とし
て、前記シリコン単結晶半導体基板の半導体回路素子形
成面に対向する面に、裏面歪みを施す裏面歪工程を有す
ることを特徴とする半導体装置の製造方法が得られる。
製造方法において、前記酸化膜形成工程の前処理とし
て、前記シリコン単結晶半導体基板の半導体回路素子形
成面に対向する面に、裏面歪みを施す裏面歪工程を有す
ることを特徴とする半導体装置の製造方法が得られる。
【００２２】また、本発明によれば、前記半導体装置の
製造方法において、前記除去工程は、前記シリコン単結
晶半導体基板の半導体回路素子形成面にのみ形成された
多結晶シリコン膜を、除去することを特徴とする半導体
装置の製造方法が得られる。
製造方法において、前記除去工程は、前記シリコン単結
晶半導体基板の半導体回路素子形成面にのみ形成された
多結晶シリコン膜を、除去することを特徴とする半導体
装置の製造方法が得られる。
【００２３】
【作用】酸化膜上に多結晶シリコン膜を形成することに
より、重金属汚染物質が、酸化膜と多結晶シリコン膜と
の界面に捕獲される。
より、重金属汚染物質が、酸化膜と多結晶シリコン膜と
の界面に捕獲される。
【００２４】
【実施例】次に、本発明の実施例を図面を参照して説明
する。 −実施例１− 図１は本発明の一実施例を説明した半導体装置製造工程
における半導体装置の断面図である。
する。 −実施例１− 図１は本発明の一実施例を説明した半導体装置製造工程
における半導体装置の断面図である。
【００２５】工程１．先ず、図１（ａ）に示したよう
に、シリコン基板１の表面及び表面近傍に、例えば、鉄
等の重金属汚染物質２が存在する。
に、シリコン基板１の表面及び表面近傍に、例えば、鉄
等の重金属汚染物質２が存在する。
【００２６】工程２．ここで、シリコン基板１の上に酸
化膜３を形成すると、重金属汚染物質２の一部は酸化膜
３の内部や、酸化膜３とシリコン膜１との界面に捕獲さ
れる（図１（ｂ））。
化膜３を形成すると、重金属汚染物質２の一部は酸化膜
３の内部や、酸化膜３とシリコン膜１との界面に捕獲さ
れる（図１（ｂ））。
【００２７】工程３．次に酸化膜３の上に多結晶シリコ
ン膜４を、例えば４０００オングストローム堆積させ
る。この堆積条件は、例えば、温度６５０℃、圧力１ｔ
ｏｒｒ、ガスはシランを用い、流量は５００ｓｃｃｍ程
度でよい。さらに、多結晶シリコン膜４にリン拡散を８
５０℃、６０分の条件で行なう。
ン膜４を、例えば４０００オングストローム堆積させ
る。この堆積条件は、例えば、温度６５０℃、圧力１ｔ
ｏｒｒ、ガスはシランを用い、流量は５００ｓｃｃｍ程
度でよい。さらに、多結晶シリコン膜４にリン拡散を８
５０℃、６０分の条件で行なう。
【００２８】この結果、図１（ｃ）に示すように、重金
属汚染物質２は、重に多結晶シリコン膜４と酸化膜３の
界面付近に集中する。
属汚染物質２は、重に多結晶シリコン膜４と酸化膜３の
界面付近に集中する。
【００２９】工程４．つづいて、多結晶シリコン膜４と
酸化膜３を所謂ウェットエッチにて除去する。これによ
り、シリコン基板１の表面及びその近傍での重金属汚染
を著しく低減することができる（図１（ｄ））。 −実施例２− 図２は本発明の実施例２を説明した半導体装置製造工程
における半導体装置の断面図である。
酸化膜３を所謂ウェットエッチにて除去する。これによ
り、シリコン基板１の表面及びその近傍での重金属汚染
を著しく低減することができる（図１（ｄ））。 −実施例２− 図２は本発明の実施例２を説明した半導体装置製造工程
における半導体装置の断面図である。
【００３０】本例では、図２（ａ）に示すように、シリ
コン基板１の表面の一部に、例えば６００ｍｍもの厚い
素子分離酸化膜６が形成されている点を除けば、前述の
実施例１と同様の工程をたどる。
コン基板１の表面の一部に、例えば６００ｍｍもの厚い
素子分離酸化膜６が形成されている点を除けば、前述の
実施例１と同様の工程をたどる。
【００３１】すなわち、シリコン基板１を酸化し、酸化
膜３を形成後（図２（ｂ））、多結晶シリコン膜４を堆
積し、多結晶シリコン膜にリン拡散を施す（図２
（ｃ））。
膜３を形成後（図２（ｂ））、多結晶シリコン膜４を堆
積し、多結晶シリコン膜にリン拡散を施す（図２
（ｃ））。
【００３２】次いで、捕獲した重金属汚染物質２ごと、
多結晶シリコン膜４及び酸化膜３を除去する（図２
（ｄ））。
多結晶シリコン膜４及び酸化膜３を除去する（図２
（ｄ））。
【００３３】本例では、素子分離酸化膜６が存在するこ
とにより、基板表面に段差が生じ、さらに応力の集中が
生じ、汚染物質を蓄積しやすくなっている。そして、酸
化膜６の端の部分に重金属汚染物質２′が集中しやす
い。しかも、Ｆｅ等は酸化膜上に集まる傾向がある。
とにより、基板表面に段差が生じ、さらに応力の集中が
生じ、汚染物質を蓄積しやすくなっている。そして、酸
化膜６の端の部分に重金属汚染物質２′が集中しやす
い。しかも、Ｆｅ等は酸化膜上に集まる傾向がある。
【００３４】このため、多結晶シリコン膜４を用いるこ
とによる汚染物質除去の効果は、前述の実施例１の場合
よりもさらに大きい。
とによる汚染物質除去の効果は、前述の実施例１の場合
よりもさらに大きい。
【００３５】以上説明したように、各実施例は、薄い酸
化膜上に形成した多結晶シリコン膜によって、半導体基
板中の重金属汚染を、酸化膜及び多結晶シリコン膜界面
に捕獲することができるので、酸化膜のみの場合に比較
し、より多くの重金属汚染物質を捕獲することができる
という結果を得る。
化膜上に形成した多結晶シリコン膜によって、半導体基
板中の重金属汚染を、酸化膜及び多結晶シリコン膜界面
に捕獲することができるので、酸化膜のみの場合に比較
し、より多くの重金属汚染物質を捕獲することができる
という結果を得る。
【００３６】特に、ＬＯＣＯＳ等の素子分離を形成後、
汚染物質の除去を行なうと、Ｆｅ等の重金属がＬＯＣＯ
Ｓ端の酸化膜上に集まりやすい性質があるため、効果が
一層大きくなる。 −実施例３− 図３は本発明の実施例３を説明した半導体装置製造工程
における半導体装置の断面図である。
汚染物質の除去を行なうと、Ｆｅ等の重金属がＬＯＣＯ
Ｓ端の酸化膜上に集まりやすい性質があるため、効果が
一層大きくなる。 −実施例３− 図３は本発明の実施例３を説明した半導体装置製造工程
における半導体装置の断面図である。
【００３７】工程１．図３（ａ）に示すように、シリコ
ン基板１の表面及び表面近傍に例えば鉄のような重金属
汚染物質２が存在する。
ン基板１の表面及び表面近傍に例えば鉄のような重金属
汚染物質２が存在する。
【００３８】工程２．図３（ｂ）に示すように、シリコ
ン基板１の上に熱酸化を行なうことによって、例えば約
４００オングストロームの酸化膜３を形成すると、重金
属汚染物質２の一部は、酸化膜３の内部や酸化膜３とシ
リコン基板１との界面に捕獲される。
ン基板１の上に熱酸化を行なうことによって、例えば約
４００オングストロームの酸化膜３を形成すると、重金
属汚染物質２の一部は、酸化膜３の内部や酸化膜３とシ
リコン基板１との界面に捕獲される。
【００３９】工程３．次に酸化膜３上に多結晶シリコン
膜４を例えば４０００オングストロームさせる。堆積条
件は、例えば、温度６５０℃、圧力１ｔｏｒｒ、ガスは
シランを用い、流量は５００ｓｃｃｍ程度でよい。さら
に、多結晶シリコン膜４にリン拡散を８２０℃で６０分
の条件で行なう。この結果、図３（ｃ）に示すように、
重金属汚染物質２は主に多結晶シリコン膜４と酸化膜３
の界面付近に集中する。
膜４を例えば４０００オングストロームさせる。堆積条
件は、例えば、温度６５０℃、圧力１ｔｏｒｒ、ガスは
シランを用い、流量は５００ｓｃｃｍ程度でよい。さら
に、多結晶シリコン膜４にリン拡散を８２０℃で６０分
の条件で行なう。この結果、図３（ｃ）に示すように、
重金属汚染物質２は主に多結晶シリコン膜４と酸化膜３
の界面付近に集中する。
【００４０】工程４．ところで、シリコン基板１の内部
には、酸素原子１２が存在している。ここで、例えば、
１２００℃で４時間の高温熱処理を行なうと、図３
（ｄ）に示すように、表面近傍から酸素１３が外方拡散
し、基板表面に酸素濃度の低い領域が形成される。
には、酸素原子１２が存在している。ここで、例えば、
１２００℃で４時間の高温熱処理を行なうと、図３
（ｄ）に示すように、表面近傍から酸素１３が外方拡散
し、基板表面に酸素濃度の低い領域が形成される。
【００４１】工程５．次いで、例えば、１０００℃で８
時間の熱処理を行なうと、シリコン基板１の内部に酸素
析出物２が形成され、シリコン基板１の内部に残留して
いた重金属汚染物質２は、酸素析出物２に捕獲される図
３（ｅ）。
時間の熱処理を行なうと、シリコン基板１の内部に酸素
析出物２が形成され、シリコン基板１の内部に残留して
いた重金属汚染物質２は、酸素析出物２に捕獲される図
３（ｅ）。
【００４２】酸素析出物１４は、図３（ｄ）で示す低酸
素領域、即ち表面近傍には形成されないので、表面近傍
に残量していた重金属汚染物質２は素子形成領域から除
去することができる。
素領域、即ち表面近傍には形成されないので、表面近傍
に残量していた重金属汚染物質２は素子形成領域から除
去することができる。
【００４３】工程６．さらに多結晶シリコン膜４と酸化
膜３をウェットエッチングで除去すれば、多結晶シリコ
ン膜４と酸化膜３とに捕獲されていた重金属汚染物質
は、シリコン基板１上から除去できる図３（ｆ）。
膜３をウェットエッチングで除去すれば、多結晶シリコ
ン膜４と酸化膜３とに捕獲されていた重金属汚染物質
は、シリコン基板１上から除去できる図３（ｆ）。
【００４４】以上、本例では、イントリンシックゲッタ
リングを施す処理が終了してから、多結晶シリコン膜及
び酸化膜の除去を行なったが、熱処理工程の前や、途中
に行なってもよい。 −実施例４− 図４は、本発明の実施例４を説明した半導体装置製造工
程における半導体装置の断面図である。
リングを施す処理が終了してから、多結晶シリコン膜及
び酸化膜の除去を行なったが、熱処理工程の前や、途中
に行なってもよい。 −実施例４− 図４は、本発明の実施例４を説明した半導体装置製造工
程における半導体装置の断面図である。
【００４５】図４（ａ）〜（ｃ）までは、前述の工程１
〜工程３までと同様である。
〜工程３までと同様である。
【００４６】ただし、図４（ｄ）に示す低酸素領域を形
成した後、６００℃から８００℃までの低温熱処理を施
し、析出核を形成するという工程図４（ｅ）を加える点
が異なる。
成した後、６００℃から８００℃までの低温熱処理を施
し、析出核を形成するという工程図４（ｅ）を加える点
が異なる。
【００４７】つまり、シリコン基板１を酸化し、酸化膜
３を形成（図４（ｂ））後、多結晶シリコン基板４を堆
積させ、多結晶シリコン基板４にリン拡散を施す（図４
（ｃ））。
３を形成（図４（ｂ））後、多結晶シリコン基板４を堆
積させ、多結晶シリコン基板４にリン拡散を施す（図４
（ｃ））。
【００４８】ここで例えば、１２００℃で４時間の高温
熱処理を行なうと、図４（ｄ）に示すように、基板の表
面近傍から酸素１３が外方拡散し、表面から図４（ｄ）
に示すように基板の表面から酸素１３が外方拡散し、表
面から約５０μｍの深さまで酸素濃度の低い領域が形成
される。
熱処理を行なうと、図４（ｄ）に示すように、基板の表
面近傍から酸素１３が外方拡散し、表面から図４（ｄ）
に示すように基板の表面から酸素１３が外方拡散し、表
面から約５０μｍの深さまで酸素濃度の低い領域が形成
される。
【００４９】次に、７００℃で１６時間の比較的低温の
熱処理を行なうと、図４（ｅ）に示すように析出核８が
形成され（この工程を酸素析出核形成熱処理という）、
さらに、１０００℃で８時間の熱処理を施すことにより
酸素析出物１４が析出する（この工程を酸素析出核成長
熱処理という）。
熱処理を行なうと、図４（ｅ）に示すように析出核８が
形成され（この工程を酸素析出核形成熱処理という）、
さらに、１０００℃で８時間の熱処理を施すことにより
酸素析出物１４が析出する（この工程を酸素析出核成長
熱処理という）。
【００５０】この酸素析出物１４は低酸素領域には形成
されないので、酸素析出物１４に捕獲されることになる
重金属汚染もまた、低酸素領域、すなわち、基板表面か
ら５０μｍ以内の領域から除去される（図４（ｆ））。
されないので、酸素析出物１４に捕獲されることになる
重金属汚染もまた、低酸素領域、すなわち、基板表面か
ら５０μｍ以内の領域から除去される（図４（ｆ））。
【００５１】さらに、多結晶シリコン膜４と酸化膜３を
ウェットエッチングにて除去すれば、多結晶シリコン膜
４と酸化膜３とに捕獲されていた重金属汚染物質はシリ
コン基板１から除去できる（図４（ｇ））。
ウェットエッチングにて除去すれば、多結晶シリコン膜
４と酸化膜３とに捕獲されていた重金属汚染物質はシリ
コン基板１から除去できる（図４（ｇ））。
【００５２】以上述べたように、本例では、前記実施例
３と同様に、多結晶シリコン膜及び酸化膜の除去はイン
トリンシックゲッタリングのための処理の前や途中に行
なってもよい。 −実施例５− 図５は、本発明の実施例５を説明した半導体装置製造工
程における半導体装置の断面図である。
３と同様に、多結晶シリコン膜及び酸化膜の除去はイン
トリンシックゲッタリングのための処理の前や途中に行
なってもよい。 −実施例５− 図５は、本発明の実施例５を説明した半導体装置製造工
程における半導体装置の断面図である。
【００５３】工程１．図５（ａ）において、シリコン基
板１の内部には、酸素原子１６が存在している。
板１の内部には、酸素原子１６が存在している。
【００５４】工程２．例えば、１２００℃で４時間の熱
処理を行うと、図５（ｂ）に示すように表面近傍から酸
素１３が外方拡散し、表面から約５０μｍの深さまで酸
素濃度の低い領域が形成される。
処理を行うと、図５（ｂ）に示すように表面近傍から酸
素１３が外方拡散し、表面から約５０μｍの深さまで酸
素濃度の低い領域が形成される。
【００５５】工程３．次に、１０００℃で８時間の熱処
理を行うと、シリコン基板１の内部に酸素析出物１４が
生成する（図５（ｃ））。この酸素析出物１４は低酸素
領域には形成されず、表面から十分離れたシリコン基板
１の内部にだけ形成される。
理を行うと、シリコン基板１の内部に酸素析出物１４が
生成する（図５（ｃ））。この酸素析出物１４は低酸素
領域には形成されず、表面から十分離れたシリコン基板
１の内部にだけ形成される。
【００５６】工程４．図５（ｄ）に重金属汚染物質２の
分布の一例を示す。ここで、重金属汚染不純物は、内部
の酸素析出物に捕獲されないで、デバイス活性層を形成
させるシリコン基板１の表面上に残存している。
分布の一例を示す。ここで、重金属汚染不純物は、内部
の酸素析出物に捕獲されないで、デバイス活性層を形成
させるシリコン基板１の表面上に残存している。
【００５７】工程５．ここで、熱酸化を行い、酸化膜６
を、例えば約４００オングストローム成長させると、図
５（ｅ）に示すように重金属汚染物質２の一部は酸化膜
３の内部や酸化膜３とシリコン基板１との界面または、
酸素析出物４に捕獲される。
を、例えば約４００オングストローム成長させると、図
５（ｅ）に示すように重金属汚染物質２の一部は酸化膜
３の内部や酸化膜３とシリコン基板１との界面または、
酸素析出物４に捕獲される。
【００５８】工程６．次に図５（ｆ）に示すように、酸
化膜３上に多結晶シリコン膜４を例えば、４０００オン
グストローム堆積する。堆積条件は、例えば、温度６５
０℃、圧力１ｔｏｒｒ、ガスはシランを用い、流量は５
００ｓｃｃｍ程度でよい。さらに、多結晶シリコン膜４
にリン拡散を８２０℃、６０分の条件で行う。この結
果、図５（ｆ）に示すように重金属汚染物質２は多結晶
シリコン膜４と酸化膜３の界面付近及びシリコン基板１
の内部の酸素析出物１４に集中する。
化膜３上に多結晶シリコン膜４を例えば、４０００オン
グストローム堆積する。堆積条件は、例えば、温度６５
０℃、圧力１ｔｏｒｒ、ガスはシランを用い、流量は５
００ｓｃｃｍ程度でよい。さらに、多結晶シリコン膜４
にリン拡散を８２０℃、６０分の条件で行う。この結
果、図５（ｆ）に示すように重金属汚染物質２は多結晶
シリコン膜４と酸化膜３の界面付近及びシリコン基板１
の内部の酸素析出物１４に集中する。
【００５９】工程７．続いて、多結晶シリコン膜４と酸
化膜３をウェットエッチングにて除去すれば、多結晶シ
リコン膜４と酸化膜３とに捕獲されていた重金属汚染物
質２はシリコン基板１から除去される（図５（ｇ））。
酸素析出物１４は、素子形成領域から十分離れた場所に
だけ存在するので、重金属汚染物質２及び酸素析出物１
４のような結晶欠陥を素子形成領域から除去することが
できる。 −実施例６− 図６は、本発明の実施例６を説明した半導体装置製造工
程における半導体装置の断面図である。
化膜３をウェットエッチングにて除去すれば、多結晶シ
リコン膜４と酸化膜３とに捕獲されていた重金属汚染物
質２はシリコン基板１から除去される（図５（ｇ））。
酸素析出物１４は、素子形成領域から十分離れた場所に
だけ存在するので、重金属汚染物質２及び酸素析出物１
４のような結晶欠陥を素子形成領域から除去することが
できる。 −実施例６− 図６は、本発明の実施例６を説明した半導体装置製造工
程における半導体装置の断面図である。
【００６０】図６（ｂ）に示したように低酸素領域を形
成した後６００℃〜８００℃の範囲内の低温熱処理を施
し、析出核を形成するという工程（図６（ｃ））を加え
る点を除けば、第３の実施例（図５参照）と同様の工程
をたどる。
成した後６００℃〜８００℃の範囲内の低温熱処理を施
し、析出核を形成するという工程（図６（ｃ））を加え
る点を除けば、第３の実施例（図５参照）と同様の工程
をたどる。
【００６１】工程１．図６（ａ）のようにシリコン基板
１中に存在する酸素原子２を例えば１２００℃で４時間
の高温熱処理を行うことにより外方拡散させる。
１中に存在する酸素原子２を例えば１２００℃で４時間
の高温熱処理を行うことにより外方拡散させる。
【００６２】工程２．図６（ｂ）のように表面近傍に酸
素濃度の低い領域が形成される。
素濃度の低い領域が形成される。
【００６３】工程３．次に７００℃で１６時間の熱処理
を行うと、図６（ｃ）のように析出核８が形成され、さ
らに１０００℃で８時間の熱処理を施すことにより、酸
素析出物１４が発生する。酸素析出物１４は、低酸素濃
度である表面近傍には形成されない（図６（ｄ））。図
６（ｅ）に重金属汚染物２の分布の一例を示す。
を行うと、図６（ｃ）のように析出核８が形成され、さ
らに１０００℃で８時間の熱処理を施すことにより、酸
素析出物１４が発生する。酸素析出物１４は、低酸素濃
度である表面近傍には形成されない（図６（ｄ））。図
６（ｅ）に重金属汚染物２の分布の一例を示す。
【００６４】工程４．シリコン基板１を熱酸化し、酸化
膜３を形成する（図６（ｆ））。
膜３を形成する（図６（ｆ））。
【００６５】工程５．その後、多結晶シリコン基板４を
堆積し、多結晶シリコン膜４にリン拡散を施す（図６
（ｇ））。
堆積し、多結晶シリコン膜４にリン拡散を施す（図６
（ｇ））。
【００６６】工程６．重金属汚染物質２は、多結晶シリ
コン膜４と酸化膜３の界面付近及びシリコン基板１の内
部の酸素析出物１４に集中する。そこで、多結晶シリコ
ン膜４と酸化膜３を除去すれば、多結晶シリコン膜４と
酸化膜３とに捕獲されていた重金属汚染物質５はシリコ
ン基板１から除去される（図６（ｈ））。 −実施例７− 上述の実施例６の例では、表面近傍に低酸素領域形成
後、６００℃〜８００℃という比較的低温な熱処理を加
えることにより、析出核を生成し、制御性よく酸素析出
物を形成できるので、素子形成領域での重金属汚染や酸
素析出のような結晶欠陥の低減に、より効果的である。
コン膜４と酸化膜３の界面付近及びシリコン基板１の内
部の酸素析出物１４に集中する。そこで、多結晶シリコ
ン膜４と酸化膜３を除去すれば、多結晶シリコン膜４と
酸化膜３とに捕獲されていた重金属汚染物質５はシリコ
ン基板１から除去される（図６（ｈ））。 −実施例７− 上述の実施例６の例では、表面近傍に低酸素領域形成
後、６００℃〜８００℃という比較的低温な熱処理を加
えることにより、析出核を生成し、制御性よく酸素析出
物を形成できるので、素子形成領域での重金属汚染や酸
素析出のような結晶欠陥の低減に、より効果的である。
【００６７】すなわち、上述の各実施例を通じ、薄い酸
化膜上に形成した多結晶シリコン膜によって、半導体基
板中の重金属汚染を酸化膜と多結晶シリコン膜界面に捕
獲することができるので、酸化膜のみの場合に比較し、
より多くの重金属汚染を捕獲することができる。
化膜上に形成した多結晶シリコン膜によって、半導体基
板中の重金属汚染を酸化膜と多結晶シリコン膜界面に捕
獲することができるので、酸化膜のみの場合に比較し、
より多くの重金属汚染を捕獲することができる。
【００６８】さらに、イントリンシックゲッタリングを
施すための熱処理を行なう、例えば酸化膜及び多結晶シ
リコン膜形成前に行っておくことにより、表面近傍の素
子形成領域での酸素析出物を除去することができるし、
あるいは、素子形成領域の比較的深い部分にある汚染物
質をも除去し、素子形成領域該に捕獲するため効果は一
層大きくなる。また、析出物に捕獲されることによって
残留する素子形成領域での汚染をも低減できる。 −実施例８− 図７は本発明の実施例８を説明した半導体装置製造工程
における半導体装置の断面図である。
施すための熱処理を行なう、例えば酸化膜及び多結晶シ
リコン膜形成前に行っておくことにより、表面近傍の素
子形成領域での酸素析出物を除去することができるし、
あるいは、素子形成領域の比較的深い部分にある汚染物
質をも除去し、素子形成領域該に捕獲するため効果は一
層大きくなる。また、析出物に捕獲されることによって
残留する素子形成領域での汚染をも低減できる。 −実施例８− 図７は本発明の実施例８を説明した半導体装置製造工程
における半導体装置の断面図である。
【００６９】工程１．図７（ａ）に示すように、シリコ
ン基板１の表面及び表面近傍に、例えば鉄などのような
重金属汚染物質２が存在する。
ン基板１の表面及び表面近傍に、例えば鉄などのような
重金属汚染物質２が存在する。
【００７０】工程２．図７（ｂ）に示すように、シリコ
ン基板１の上に酸化膜３を形成すると、重金属汚染物質
２の一部は、酸化膜３の内部や酸化膜３とシリコン基板
１との界面に捕獲される。
ン基板１の上に酸化膜３を形成すると、重金属汚染物質
２の一部は、酸化膜３の内部や酸化膜３とシリコン基板
１との界面に捕獲される。
【００７１】工程３．次に酸化膜３の上に、多結晶シリ
コン膜４を、例えば４０００オングストローム堆積させ
る。堆積条件は、例えば、温度６５０℃、圧力１ｔｏｒ
ｒ、ガスはシランを用い、流量は５００ｓｃｃｍ程度で
よい。さらに、多結晶シリコン膜４にリン拡散を８２０
℃で６０分の条件で行なう。この結果、図７（ｃ）に示
すように、重金属汚染物質２は、主に多結晶シリコン膜
４と酸化膜３との界面付近に集中する。
コン膜４を、例えば４０００オングストローム堆積させ
る。堆積条件は、例えば、温度６５０℃、圧力１ｔｏｒ
ｒ、ガスはシランを用い、流量は５００ｓｃｃｍ程度で
よい。さらに、多結晶シリコン膜４にリン拡散を８２０
℃で６０分の条件で行なう。この結果、図７（ｃ）に示
すように、重金属汚染物質２は、主に多結晶シリコン膜
４と酸化膜３との界面付近に集中する。
【００７２】工程４．つづいて多結晶シリコン膜４と酸
化膜３とをウェットエッチングにて除去すれば、シリコ
ン基板１の表面及びその近傍での重金属汚染を著しく低
減することができる（図７（ｄ））。 −実施例９− 図８は本発明の実施例９を説明した半導体装置製造工程
における半導体装置の断面図である。
化膜３とをウェットエッチングにて除去すれば、シリコ
ン基板１の表面及びその近傍での重金属汚染を著しく低
減することができる（図７（ｄ））。 −実施例９− 図８は本発明の実施例９を説明した半導体装置製造工程
における半導体装置の断面図である。
【００７３】工程１．図８（ａ）に示すように、シリコ
ン基板１の表面の一部に厚い素子分離酸化膜６（例えば
６０００オングストローム）が形成されている点を除け
ば、前記図７に基づく例と同様の工程である。
ン基板１の表面の一部に厚い素子分離酸化膜６（例えば
６０００オングストローム）が形成されている点を除け
ば、前記図７に基づく例と同様の工程である。
【００７４】工程２．図８（ｂ）に示すように、シリコ
ン基板１を酸化し、酸化膜３を形成する。
ン基板１を酸化し、酸化膜３を形成する。
【００７５】工程３．その後、図８（ｃ）に示すように
多結晶シリコン膜４を堆積し、多結晶シリコン膜４にリ
ン拡散を施す。
多結晶シリコン膜４を堆積し、多結晶シリコン膜４にリ
ン拡散を施す。
【００７６】工程４．次いで、図８（ｄ）に示すよう
に、捕獲した重金属汚染物質２ごと、多結晶シリコン膜
４及び酸化膜３を除去する。
に、捕獲した重金属汚染物質２ごと、多結晶シリコン膜
４及び酸化膜３を除去する。
【００７７】本実施例では、素子分離酸化膜６が存在す
ることにより基板に段差が生じ、さらに応力の集中が生
じるため、汚染物質を蓄積しやすくなっている。とく
に、素子分離酸化膜６の端の部分に重金属汚染物質２が
集中しやすい。しかも、鉄などは、酸化膜上に集まる傾
向がある。このため、多結晶シリコン膜を用いることに
よる汚染物質除去効果は、前記図７に基づく例の場合よ
りさらに大きい。 −実施例１０− 図９は本発明の実施例１０を説明した半導体装置製造工
程における半導体装置の断面図である。
ることにより基板に段差が生じ、さらに応力の集中が生
じるため、汚染物質を蓄積しやすくなっている。とく
に、素子分離酸化膜６の端の部分に重金属汚染物質２が
集中しやすい。しかも、鉄などは、酸化膜上に集まる傾
向がある。このため、多結晶シリコン膜を用いることに
よる汚染物質除去効果は、前記図７に基づく例の場合よ
りさらに大きい。 −実施例１０− 図９は本発明の実施例１０を説明した半導体装置製造工
程における半導体装置の断面図である。
【００７８】工程１．図９（ａ）に示すように、シリコ
ン基板１の内部には酸素原子１２が存在する。
ン基板１の内部には酸素原子１２が存在する。
【００７９】工程２．例えば、１２００℃で４時間の高
温熱処理を行なうと、図９（ｂ）に示すように、表面近
傍から酸素１３が外方拡散し、表面から約５０μｍの深
さまで酸素濃度の低い領域が形成される。
温熱処理を行なうと、図９（ｂ）に示すように、表面近
傍から酸素１３が外方拡散し、表面から約５０μｍの深
さまで酸素濃度の低い領域が形成される。
【００８０】工程３．次に、７００℃で１６時間の比較
的低温の熱処理を行なうと、図９（ｃ）に示すように析
出核１５が形成され、さらに、１０００℃で８時間の熱
処理を施すことにより、シリコン基板１の内部に酸素析
出物１４が析出する。この酸素析出物１４は低酸素領域
には形成されず、費用面の素子形成領域から十分離れた
シリコン基板の内部にだけ形成される（図（ｄ））。
的低温の熱処理を行なうと、図９（ｃ）に示すように析
出核１５が形成され、さらに、１０００℃で８時間の熱
処理を施すことにより、シリコン基板１の内部に酸素析
出物１４が析出する。この酸素析出物１４は低酸素領域
には形成されず、費用面の素子形成領域から十分離れた
シリコン基板の内部にだけ形成される（図（ｄ））。
【００８１】工程４．図９（ｅ）に重金属物質２の分布
の一例を示す。重金属汚染物質２の一部が、基板内部の
酸素析出物１４に捕獲されないで、デバイス活性層が形
成されるシリコン基板表面に残存している。
の一例を示す。重金属汚染物質２の一部が、基板内部の
酸素析出物１４に捕獲されないで、デバイス活性層が形
成されるシリコン基板表面に残存している。
【００８２】工程５．ここで熱酸化を行い、酸化膜３を
例えば４００オングストローム成長させると、図９
（ｆ）に示すように重金属汚染物質２の一部は、酸化膜
３の内部や酸化膜３とシリコン膜シリコン基板１との界
面または酸素析出物１４に捕獲される。
例えば４００オングストローム成長させると、図９
（ｆ）に示すように重金属汚染物質２の一部は、酸化膜
３の内部や酸化膜３とシリコン膜シリコン基板１との界
面または酸素析出物１４に捕獲される。
【００８３】工程６．次に図９（ｇ）に示すように、酸
化膜３上に多結晶シリコン膜４を堆積し、多結晶シリコ
ン膜４にリン拡散を施すと、重金属汚染物質２は、主に
多結晶シリコン膜４と酸化膜３の界面付近に集中する。
化膜３上に多結晶シリコン膜４を堆積し、多結晶シリコ
ン膜４にリン拡散を施すと、重金属汚染物質２は、主に
多結晶シリコン膜４と酸化膜３の界面付近に集中する。
【００８４】工程７．つづいて、多結晶シリコン膜４と
酸化膜３とをウェットエッチングにて除去すれば、多結
晶シリコン膜４と酸化膜３に捕獲されていた重金属汚染
物質２はシリコン基板１から除去される（図９
（ｈ））。
酸化膜３とをウェットエッチングにて除去すれば、多結
晶シリコン膜４と酸化膜３に捕獲されていた重金属汚染
物質２はシリコン基板１から除去される（図９
（ｈ））。
【００８５】本実施例では、重金属汚染物質を捕獲する
酸素析出物１４が、デバイス活性領域から十分離れた領
域にだけ存在するように処理するので、デバイス活性領
域での汚染の低減に、より効果的である。 −実施例１１− 図１０は本発明の実施例１１を説明した半導体装置製造
工程における半導体装置の断面図である。
酸素析出物１４が、デバイス活性領域から十分離れた領
域にだけ存在するように処理するので、デバイス活性領
域での汚染の低減に、より効果的である。 −実施例１１− 図１０は本発明の実施例１１を説明した半導体装置製造
工程における半導体装置の断面図である。
【００８６】工程１．図１０（ａ）に示すように、シリ
コン基板１はシリコン単結晶インゴットから切断、研
摩、エッチングの工程を経て得られる。
コン基板１はシリコン単結晶インゴットから切断、研
摩、エッチングの工程を経て得られる。
【００８７】工程２．このシリコン基板１に、サイドブ
ラスト法によって、図１０（ｂ）に示すようなサンドブ
ラスト損傷１７を与える。
ラスト法によって、図１０（ｂ）に示すようなサンドブ
ラスト損傷１７を与える。
【００８８】工程３．次に、シリコン基板１をＡｒ（ア
ルゴン）ガス中で６００℃で加熱保温した上で、ＸｅＣ
ｌ（塩化キセノン）をレーザー源とするエキシマレーザ
ーをレーザーエネルギー密度０．２Ｊ／ｃｍパルスでサ
ンドブラスト損傷１７上に照射する。損傷面は表面から
０．２μｍまで溶融して図１０（ｃ）にみられるように
レーザーアニール層１８を形成する。
ルゴン）ガス中で６００℃で加熱保温した上で、ＸｅＣ
ｌ（塩化キセノン）をレーザー源とするエキシマレーザ
ーをレーザーエネルギー密度０．２Ｊ／ｃｍパルスでサ
ンドブラスト損傷１７上に照射する。損傷面は表面から
０．２μｍまで溶融して図１０（ｃ）にみられるように
レーザーアニール層１８を形成する。
【００８９】工程４．その後、シリコン基板１を降温さ
せ、損傷面と相対する面を鏡面に仕上げて、シリコン基
板１を得る。図１０（ｄ）に重金属汚染物質２の分布の
一例を示す。この重金属汚染物質２はデバイス活性層が
形成されるシリコン基板１の表面に残存している。
せ、損傷面と相対する面を鏡面に仕上げて、シリコン基
板１を得る。図１０（ｄ）に重金属汚染物質２の分布の
一例を示す。この重金属汚染物質２はデバイス活性層が
形成されるシリコン基板１の表面に残存している。
【００９０】工程５．図１０（ｅ）に示すように、シリ
コン基板１を熱酸化して酸化膜３を形成する。
コン基板１を熱酸化して酸化膜３を形成する。
【００９１】工程６．その後、図１０（ｆ）に示すよう
に、多結晶シリコン膜４を堆積し、多結晶シリコン膜４
にリン拡散を施す。重金属汚染物質２は多結晶シリコン
膜４と酸化膜３の界面付近及びシリコン基板１の裏面の
レーザーアニール層１８やサイドブラスト損傷１７に集
中する。
に、多結晶シリコン膜４を堆積し、多結晶シリコン膜４
にリン拡散を施す。重金属汚染物質２は多結晶シリコン
膜４と酸化膜３の界面付近及びシリコン基板１の裏面の
レーザーアニール層１８やサイドブラスト損傷１７に集
中する。
【００９２】工程７．図１０（ｇ）に示すように、多結
晶シリコン膜４と酸化膜３を除去すれば、多結晶シリコ
ン膜４と酸化膜３とに捕獲されていた重金属汚染物質２
はシリコン基板１から除去される。
晶シリコン膜４と酸化膜３を除去すれば、多結晶シリコ
ン膜４と酸化膜３とに捕獲されていた重金属汚染物質２
はシリコン基板１から除去される。
【００９３】本実施例では、エクストリンシックゲッタ
リングの方法としてサンドブラスト法とレーザー堆積法
を挙げたが、その他のバックサイドダメージ法、裏面に
イオン注入を行い結晶格子を損傷させるイオン注入法や
裏面に過剰のドーバントを拡散させて結晶格子を歪ませ
る方法などを用いてもよい。
リングの方法としてサンドブラスト法とレーザー堆積法
を挙げたが、その他のバックサイドダメージ法、裏面に
イオン注入を行い結晶格子を損傷させるイオン注入法や
裏面に過剰のドーバントを拡散させて結晶格子を歪ませ
る方法などを用いてもよい。
【００９４】また、イントリンシックゲッタリングを施
す熱処理、例えば１１００℃以上高温熱処理と８００℃
以下の低温熱処理の組合せを行うことによって、デバイ
ス活性領域である表面近傍の酸素析出を除去する工程を
追加すれば、さらに有効である。 −実施例１２− 図１１は本発明の実施例１２を説明した半導体装置製造
工程における半導体装置の断面図である。
す熱処理、例えば１１００℃以上高温熱処理と８００℃
以下の低温熱処理の組合せを行うことによって、デバイ
ス活性領域である表面近傍の酸素析出を除去する工程を
追加すれば、さらに有効である。 −実施例１２− 図１１は本発明の実施例１２を説明した半導体装置製造
工程における半導体装置の断面図である。
【００９５】工程１．図１１（ａ）に示すように、シリ
コン基板１の表面及び表面近傍に、例えば鉄等の重金属
汚染物質２が存在する。
コン基板１の表面及び表面近傍に、例えば鉄等の重金属
汚染物質２が存在する。
【００９６】工程２．図１１（ｂ）に示すように、シリ
コン基板１を酸化し、酸化膜３を形成する。
コン基板１を酸化し、酸化膜３を形成する。
【００９７】工程３．図１１（ｃ）に示すように、多結
晶シリコン膜４を堆積し、リン拡散を施す。
晶シリコン膜４を堆積し、リン拡散を施す。
【００９８】工程４．裏面に保護膜を形成しておき、多
結晶シリコン膜４及び酸化膜３のウェットエッチングを
行えば、素子形成面に形成された多結晶シリコン膜４と
酸化膜３のみ除去され、デバイス活性領域であるシリコ
ン基板の表面及びその近傍における重金属汚染物質も同
時に除去される（図１１（ｄ））。一方、裏面の多結晶
シリコン膜４及び酸化膜３は残される。 −実施例１３− 裏面に多結晶シリコン膜を残し、デッターシンクとして
活用することによって、デバイス活性領域から重金属等
の汚染物質を除去する。この場合、素子形成面の多結晶
シリコン膜と酸化膜を除去した後の工程においても、汚
染除去の効果を持続することができる。
結晶シリコン膜４及び酸化膜３のウェットエッチングを
行えば、素子形成面に形成された多結晶シリコン膜４と
酸化膜３のみ除去され、デバイス活性領域であるシリコ
ン基板の表面及びその近傍における重金属汚染物質も同
時に除去される（図１１（ｄ））。一方、裏面の多結晶
シリコン膜４及び酸化膜３は残される。 −実施例１３− 裏面に多結晶シリコン膜を残し、デッターシンクとして
活用することによって、デバイス活性領域から重金属等
の汚染物質を除去する。この場合、素子形成面の多結晶
シリコン膜と酸化膜を除去した後の工程においても、汚
染除去の効果を持続することができる。
【００９９】すなわち、上述した実施例によれば、薄い
酸化膜上に形成した多結晶シリコン膜によって、半導体
基板中の重金属汚染物質を酸化膜と多結晶シリコン膜と
の界面に捕獲することができるので、酸化膜のみの場合
に比較して、より多くの重金属汚染物質を捕獲し、デバ
イス活性領域から除去できるという利益を得る。
酸化膜上に形成した多結晶シリコン膜によって、半導体
基板中の重金属汚染物質を酸化膜と多結晶シリコン膜と
の界面に捕獲することができるので、酸化膜のみの場合
に比較して、より多くの重金属汚染物質を捕獲し、デバ
イス活性領域から除去できるという利益を得る。
【０１００】特に、ＬＯＣＯＳ等の素子分離を形成後、
本例の汚染除去を行うと、鉄等の重金属がＬＯＣＯＳ端
の酸化膜上に集まりやすい性質があるため、効果は一層
大きくなる。
本例の汚染除去を行うと、鉄等の重金属がＬＯＣＯＳ端
の酸化膜上に集まりやすい性質があるため、効果は一層
大きくなる。
【０１０１】また、イントリンシックゲッタリングのた
めの熱処理やエクストリンシックゲッタリングのための
裏面歪の形成を行うことにより、半導体基板の表面近傍
のデバイス活性領域での汚染をより効果的に低減するこ
とができる。
めの熱処理やエクストリンシックゲッタリングのための
裏面歪の形成を行うことにより、半導体基板の表面近傍
のデバイス活性領域での汚染をより効果的に低減するこ
とができる。
【０１０２】
【発明の効果】以上説明した通り、本発明によれば、汚
染物質の除去を容易に行なうことのできる半導体装置の
製造方法を提供することができる。
染物質の除去を容易に行なうことのできる半導体装置の
製造方法を提供することができる。
【図１】本発明の実施例１を説明した半導体装置製造工
程図である。
程図である。
【図２】本発明の実施例２を説明した半導体装置製造工
程図である。
程図である。
【図３】本発明の実施例３を説明した半導体装置製造工
程図である。
程図である。
【図４】本発明の実施例４を説明した半導体装置製造工
程図である。
程図である。
【図５】本発明の実施例５を説明した半導体装置製造工
程図である。
程図である。
【図６】本発明の実施例６及び７を説明した半導体装置
製造工程図である。
製造工程図である。
【図７】本発明の実施例８を説明した半導体装置製造工
程図である。
程図である。
【図８】本発明の実施例９を説明した半導体装置製造工
程図である。
程図である。
【図９】本発明の実施例１０を説明した半導体装置製造
工程図である。
工程図である。
【図１０】本発明の実施例１１を説明した半導体装置製
造工程図である。
造工程図である。
【図１１】本発明の実施例１２を説明した半導体装置製
造工程図である。
造工程図である。
【図１２】従来技術の半導体装置製造工程を説明した図
である。
である。
【図１３】従来技術の半導体装置製造工程を説明した図
である。
である。
１ シリコン基板 ２ 重金属汚染物質 ３ 酸化膜 ４ 多結晶シリコン膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/322 Ｈ０１Ｌ 21/94 Ａ
Claims (6)
- 【請求項１】 シリコン単結晶半導体基板上に半導体回
路素子を製造する方法において、 前記シリコン単結晶半導体基板の半導体回路素子を製造
する主たる面に素子分離用の選択酸化膜を形成する選択
酸化膜形成工程と、 前記選択酸化膜を形成した後に 酸化膜を形成する酸化膜
形成工程と、 前記酸化膜上に多結晶シリコン膜を形成する多結晶シリ
コン膜形成工程と、 前記酸化膜及び多結晶シリコン膜を除去する除去工程と
を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記除去工程の前処理として、前記酸化膜及び多結晶シ
リコン膜に熱処理を施す熱処理工程を含むことを特徴と
する半導体装置の製造方法。 - 【請求項３】 請求項２記載の半導体装置の製造方法に
おいて、 前記熱処理が、１１００℃以上の高温熱処理と、８００
℃以下の酸素析出核形成熱処理と、１０００℃の酸素析
出核成長熱処理とを有するイントリンシックゲッタリン
グを施す熱処理であることを特徴とする半導体装置の製
造方法。 - 【請求項４】 請求項１〜３記載のいずれかの半導体装
置の製造方法において、 前記多結晶シリコン膜形成工程の後処理として、前記多
結晶シリコン膜に不純物拡散を行なう不純物拡散工程を
含むことを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項１〜４記載のいずれかの半導体装
置の製造方法において、 前記酸化膜形成工程の前処理として、前記主たる面に対
向する面に、裏面歪みを施す裏面歪工程を含むことを特
徴とする半導体装置の製造方法。 - 【請求項６】 請求項１〜５記載のいずれかの半導体装
置の製造方法において、 前記除去工程は、前記主たる面にのみ形成された多結晶
シリコン膜を、除去することを特徴とする半導体装置の
製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4347134A JP3024409B2 (ja) | 1992-12-25 | 1992-12-25 | 半導体装置の製造方法 |
| EP93310507A EP0604234B1 (en) | 1992-12-25 | 1993-12-23 | Semiconductor device manufacturing method |
| US08/172,248 US5444001A (en) | 1992-12-25 | 1993-12-23 | Method of manufacturing a semiconductor device readily capable of removing contaminants from a silicon substrate |
| DE69323979T DE69323979T2 (de) | 1992-12-25 | 1993-12-23 | Verfahren zur Herstellung einer Halbleitervorrichtung |
| KR1019930030165A KR0136742B1 (ko) | 1992-12-25 | 1993-12-24 | 실리콘 기판상의 오염물질을 쉽게 제거할 수 있는 반도체 디바이스 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4347134A JP3024409B2 (ja) | 1992-12-25 | 1992-12-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06196490A JPH06196490A (ja) | 1994-07-15 |
| JP3024409B2 true JP3024409B2 (ja) | 2000-03-21 |
Family
ID=18388144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4347134A Expired - Lifetime JP3024409B2 (ja) | 1992-12-25 | 1992-12-25 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5444001A (ja) |
| EP (1) | EP0604234B1 (ja) |
| JP (1) | JP3024409B2 (ja) |
| KR (1) | KR0136742B1 (ja) |
| DE (1) | DE69323979T2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104268A (ja) * | 1992-09-21 | 1994-04-15 | Mitsubishi Electric Corp | ゲッタリング効果を持たせた半導体基板およびその製造方法 |
| JPH0786289A (ja) * | 1993-07-22 | 1995-03-31 | Toshiba Corp | 半導体シリコンウェハおよびその製造方法 |
| USRE43450E1 (en) | 1994-09-29 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
| US5789284A (en) * | 1994-09-29 | 1998-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
| JP4559397B2 (ja) * | 1994-09-29 | 2010-10-06 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法、及び薄膜トランジスタの作製方法 |
| US5789308A (en) * | 1995-06-06 | 1998-08-04 | Advanced Micro Devices, Inc. | Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication |
| JPH09120965A (ja) * | 1995-10-25 | 1997-05-06 | Toshiba Corp | 半導体装置の製造方法 |
| US6331457B1 (en) | 1997-01-24 | 2001-12-18 | Semiconductor Energy Laboratory., Ltd. Co. | Method for manufacturing a semiconductor thin film |
| JPH1074770A (ja) * | 1996-08-01 | 1998-03-17 | Siemens Ag | ドープされたシリコン基板 |
| JPH10209168A (ja) | 1997-01-24 | 1998-08-07 | Nec Corp | 半導体装置の製造方法 |
| US6146980A (en) * | 1997-06-04 | 2000-11-14 | United Microelectronics Corp. | Method for manufacturing silicon substrate having gettering capability |
| JP3295346B2 (ja) | 1997-07-14 | 2002-06-24 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ |
| JP3830623B2 (ja) | 1997-07-14 | 2006-10-04 | 株式会社半導体エネルギー研究所 | 結晶性半導体膜の作製方法 |
| JP3211747B2 (ja) | 1997-09-30 | 2001-09-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| GB2368464B (en) * | 1999-02-02 | 2002-10-16 | Nec Corp | Semiconductor device and fabrication process therefor |
| JP2000294549A (ja) | 1999-02-02 | 2000-10-20 | Nec Corp | 半導体装置及びその製造方法 |
| US6277194B1 (en) * | 1999-10-21 | 2001-08-21 | Applied Materials, Inc. | Method for in-situ cleaning of surfaces in a substrate processing chamber |
| US6555487B1 (en) | 2000-08-31 | 2003-04-29 | Micron Technology, Inc. | Method of selective oxidation conditions for dielectric conditioning |
| JP2006190896A (ja) * | 2005-01-07 | 2006-07-20 | Renesas Technology Corp | エピタキシャルシリコンウエハとその製造方法および半導体装置とその製造方法 |
| JP5063867B2 (ja) * | 2005-04-21 | 2012-10-31 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
| JP2007220825A (ja) * | 2006-02-15 | 2007-08-30 | Sumco Corp | シリコンウェーハの製造方法 |
| US7737004B2 (en) * | 2006-07-03 | 2010-06-15 | Semiconductor Components Industries Llc | Multilayer gettering structure for semiconductor device and method |
| DE102009051009A1 (de) | 2009-10-28 | 2011-05-05 | Siltronic Ag | Verfahren zum Polieren einer Halbleiterscheibe aus einkristallinem Silizium |
| KR101512393B1 (ko) | 2010-12-27 | 2015-04-16 | 상하이 심구 테크놀로지 주식회사 | 게터링 프로세스를 적용한 절연 매입층을 가진 반도체 기판의 제조방법 |
| JP7047688B2 (ja) * | 2018-09-19 | 2022-04-05 | 三菱マテリアル株式会社 | 多結晶シリコンロッドの製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4053335A (en) * | 1976-04-02 | 1977-10-11 | International Business Machines Corporation | Method of gettering using backside polycrystalline silicon |
| US4144099A (en) * | 1977-10-31 | 1979-03-13 | International Business Machines Corporation | High performance silicon wafer and fabrication process |
| JPS5680139A (en) * | 1979-12-05 | 1981-07-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| JPS5848936A (ja) * | 1981-09-10 | 1983-03-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4608096A (en) * | 1983-04-04 | 1986-08-26 | Monsanto Company | Gettering |
| JPS61135128A (ja) * | 1984-12-06 | 1986-06-23 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61159741A (ja) * | 1984-12-31 | 1986-07-19 | Sony Corp | 半導体装置の製造方法 |
| JPS61214555A (ja) * | 1985-03-20 | 1986-09-24 | Hitachi Ltd | 半導体装置 |
| JPS6226826A (ja) * | 1985-07-26 | 1987-02-04 | Nec Corp | 半導体装置の製造方法 |
| JPS62208638A (ja) * | 1986-03-07 | 1987-09-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0648686B2 (ja) * | 1988-03-30 | 1994-06-22 | 新日本製鐵株式会社 | ゲッタリング能力の優れたシリコンウェーハおよびその製造方法 |
| DE3910185C2 (de) * | 1988-03-30 | 1998-09-24 | Nippon Steel Corp | Siliziumplättchen mit hervorragendem Gettervermögen und Verfahren zu dessen Herstellung |
| US5189508A (en) * | 1988-03-30 | 1993-02-23 | Nippon Steel Corporation | Silicon wafer excelling in gettering ability and method for production thereof |
| JPH01298726A (ja) * | 1988-05-27 | 1989-12-01 | Hitachi Ltd | 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置 |
| JPH03154346A (ja) * | 1989-11-13 | 1991-07-02 | Fujitsu Ltd | ゲッタリング方法 |
| JPH0472735A (ja) * | 1990-07-13 | 1992-03-06 | Mitsubishi Materials Corp | 半導体ウエーハのゲッタリング方法 |
-
1992
- 1992-12-25 JP JP4347134A patent/JP3024409B2/ja not_active Expired - Lifetime
-
1993
- 1993-12-23 DE DE69323979T patent/DE69323979T2/de not_active Expired - Fee Related
- 1993-12-23 US US08/172,248 patent/US5444001A/en not_active Expired - Fee Related
- 1993-12-23 EP EP93310507A patent/EP0604234B1/en not_active Expired - Lifetime
- 1993-12-24 KR KR1019930030165A patent/KR0136742B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69323979T2 (de) | 1999-07-29 |
| EP0604234B1 (en) | 1999-03-17 |
| JPH06196490A (ja) | 1994-07-15 |
| US5444001A (en) | 1995-08-22 |
| EP0604234A2 (en) | 1994-06-29 |
| EP0604234A3 (en) | 1995-01-11 |
| KR0136742B1 (ko) | 1998-04-29 |
| DE69323979D1 (de) | 1999-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3024409B2 (ja) | 半導体装置の製造方法 | |
| JP4405082B2 (ja) | 内部ゲッタリング性の改良された熱アニーリングされたウエハ | |
| JPH06504878A (ja) | 珪素ウェーハ中の析出状態を制御する方法 | |
| US20080044669A1 (en) | Method for Manufacturing Simox Substrate and Simox Substrate Obtained by the Method | |
| JP4419147B2 (ja) | 貼り合わせウェーハの製造方法 | |
| US4878988A (en) | Gettering process for semiconductor wafers | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JPS583374B2 (ja) | シリコン単結晶の処理方法 | |
| JPH07247197A (ja) | 半導体装置とその製造方法 | |
| JPH1032210A (ja) | 半導体装置の製造方法 | |
| JP2010251523A (ja) | 部分ｓｏｉウェーハの製造方法 | |
| JP5125194B2 (ja) | 貼り合わせウエーハの製造方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JP2943369B2 (ja) | 半導体基板の製造方法 | |
| JPH0555233A (ja) | 半導体基板の製造方法 | |
| JPS58102528A (ja) | 半導体ウエ−ハの処理方法 | |
| JP3173106B2 (ja) | エピタキシャルウエハの形成方法 | |
| JPH0479228A (ja) | 半導体層の形成方法 | |
| JP4826993B2 (ja) | ｐ型シリコン単結晶ウェーハの製造方法 | |
| JPH0247836A (ja) | 半導体装置の製造方法 | |
| JP2001044206A (ja) | シリコンウェーハの熱処理方法 | |
| JP3085228B2 (ja) | 半導体装置の製造方法 | |
| JPH0613390A (ja) | 半導体装置の製造方法 | |
| JP3024193B2 (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990519 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991221 |