JPH1074770A - ドープされたシリコン基板 - Google Patents
ドープされたシリコン基板Info
- Publication number
- JPH1074770A JPH1074770A JP9217048A JP21704897A JPH1074770A JP H1074770 A JPH1074770 A JP H1074770A JP 9217048 A JP9217048 A JP 9217048A JP 21704897 A JP21704897 A JP 21704897A JP H1074770 A JPH1074770 A JP H1074770A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- oxide layer
- silicon oxide
- silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 31
- 239000010703 silicon Substances 0.000 title claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 21
- 239000002019 doping agent Substances 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000002269 spontaneous effect Effects 0.000 abstract description 6
- 239000000356 contaminant Substances 0.000 abstract description 4
- 238000011282 treatment Methods 0.000 abstract description 4
- 230000004888 barrier function Effects 0.000 abstract description 2
- 238000005247 gettering Methods 0.000 abstract description 2
- 238000011109 contamination Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 ドープされたシリコン基板をドーパントの自
然発生的ドーピング作用を回避するための付加的措置を
必要とせずに処理できるようにする。 【解決手段】 ドーパントの拡散障壁の作用をする酸化
シリコン層３をシリコン基板１とポリシリコン層４との
間に配設し、シリコン基板１の裏側２にあるポリシリコ
ン層４のゲッタリング作用を保持する。
然発生的ドーピング作用を回避するための付加的措置を
必要とせずに処理できるようにする。 【解決手段】 ドーパントの拡散障壁の作用をする酸化
シリコン層３をシリコン基板１とポリシリコン層４との
間に配設し、シリコン基板１の裏側２にあるポリシリコ
ン層４のゲッタリング作用を保持する。
Description
【０００１】
【発明の属する技術分野】本発明はドープ、特に高ドー
プされたシリコン基板に関する。
プされたシリコン基板に関する。
【０００２】
【従来の技術】高ドープされたシリコン基板はその製造
処理前に、いわゆる自然発生的なドーピング作用を回避
するために特にエピタキシャル層、基板の裏側にはポリ
シリコンから成るゲッタ層及びその上に酸化シリコン層
が備えられている。この自然発生的ドーピング作用と
は、ドーパントが基板の裏側から拡散し、基板の表側に
組み込まれることを意味する。
処理前に、いわゆる自然発生的なドーピング作用を回避
するために特にエピタキシャル層、基板の裏側にはポリ
シリコンから成るゲッタ層及びその上に酸化シリコン層
が備えられている。この自然発生的ドーピング作用と
は、ドーパントが基板の裏側から拡散し、基板の表側に
組み込まれることを意味する。
【０００３】ポリシリコンから成るゲッタ層は、この層
がなければ例えば製造処理された構成部品中のゲート酸
化物の沈澱を生じるおそれのある金属汚染物質を捕獲す
る作用をする。しかし高温処理工程中にもドーパントは
シリコン基板からポリシリコン層中に拡散する。可溶性
によってはこのポリシリコン層は極めて異なる濃度でド
ーパントを添加されるので、ポリシリコン層の飽和が起
こり、この飽和ポリシリコン層は発生する金属汚染物質
層を不十分に捉えるに過ぎない。そのためとりわけゲー
ト酸化物の沈澱が起こる。
がなければ例えば製造処理された構成部品中のゲート酸
化物の沈澱を生じるおそれのある金属汚染物質を捕獲す
る作用をする。しかし高温処理工程中にもドーパントは
シリコン基板からポリシリコン層中に拡散する。可溶性
によってはこのポリシリコン層は極めて異なる濃度でド
ーパントを添加されるので、ポリシリコン層の飽和が起
こり、この飽和ポリシリコン層は発生する金属汚染物質
層を不十分に捉えるに過ぎない。そのためとりわけゲー
ト酸化物の沈澱が起こる。
【０００４】更にエピタキシャル成長させたシリコン基
板の処理工程中に酸化シリコン層がエッチング除去され
るので、それによっても濃縮されたポリシリコン層から
ドーパントが拡散し、自然発生的ドーピング並びに別の
処理すべきシリコン基板に対し横方向の汚染が生じる。
板の処理工程中に酸化シリコン層がエッチング除去され
るので、それによっても濃縮されたポリシリコン層から
ドーパントが拡散し、自然発生的ドーピング並びに別の
処理すべきシリコン基板に対し横方向の汚染が生じる。
【０００５】この問題に対しこれまで酸化シリコン層の
ない基板の裏側からの拡散のため高温処理時に別々に炉
を運行し、それにより別の処理すべき生成物に対する横
方向の汚染の危険を阻止するようにして対処してきた。
この措置は製造容量に不必要に高い負荷をかけることに
なる。
ない基板の裏側からの拡散のため高温処理時に別々に炉
を運行し、それにより別の処理すべき生成物に対する横
方向の汚染の危険を阻止するようにして対処してきた。
この措置は製造容量に不必要に高い負荷をかけることに
なる。
【０００６】またシリコン基板の裏側を付加的に窒化シ
リコンで密封するようにしてこの問題に対処することも
試みられている。この措置はもちろん一方ではゲート酸
化物の沈澱を来し、他方では付加的な作業工程を要する
ため付加的な出費を招く。
リコンで密封するようにしてこの問題に対処することも
試みられている。この措置はもちろん一方ではゲート酸
化物の沈澱を来し、他方では付加的な作業工程を要する
ため付加的な出費を招く。
【０００７】
【発明が解決しようとする課題】従って本発明の課題
は、ドープされたシリコン基板のため上記のような煩雑
な処理をせずに基板の裏側を処理することにある。
は、ドープされたシリコン基板のため上記のような煩雑
な処理をせずに基板の裏側を処理することにある。
【０００８】
【課題を解決するための手段】この課題は本発明によ
り、シリコン基板の裏側に酸化シリコン層を施し、この
酸化シリコン層にポリシリコン層を施すことにより解決
される。
り、シリコン基板の裏側に酸化シリコン層を施し、この
酸化シリコン層にポリシリコン層を施すことにより解決
される。
【０００９】このように処理されたシリコン基板の利点
は、ドーパントがもはや酸化シリコン層を通して、従っ
てポリシリコン層には拡散しないこと、即ちポリシリコ
ン層からのドーパントの蒸発が起こらないことにある。
それによりポリシリコン層は発生する金属汚染物質をゲ
ッタリングするため十分に“空格子点”を有することに
なる。
は、ドーパントがもはや酸化シリコン層を通して、従っ
てポリシリコン層には拡散しないこと、即ちポリシリコ
ン層からのドーパントの蒸発が起こらないことにある。
それによりポリシリコン層は発生する金属汚染物質をゲ
ッタリングするため十分に“空格子点”を有することに
なる。
【００１０】従って製造処理中に蒸発（自然発生的ドー
ピング作用、横方向の汚染）に対処するための冒頭に記
載した措置は省略することができる。
ピング作用、横方向の汚染）に対処するための冒頭に記
載した措置は省略することができる。
【００１１】実施に際して酸化シリコン層は約５０ｎｍ
の厚さが、またその上に施されるポリシリコン層は約
１．２μｍの厚さが有利である。
の厚さが、またその上に施されるポリシリコン層は約
１．２μｍの厚さが有利である。
【００１２】
【実施例】本発明を図面に基づき具体的に以下に詳述す
る。
る。
【００１３】図１から明らかなように本発明によれば、
シリコン基板１の裏側２に酸化シリコン層３が直接施さ
れており、この酸化シリコン層３にポリシリコン層４が
施されている。酸化シリコン層３はシリコン基板１の裏
側２とポリシリコン層４との間のドーパントの拡散障壁
の作用をする。そのため自然発生的ドーピング作用及び
別の処理すべきシリコン基板に対する横方向の汚染物質
を回避するための特別の措置をそれ以上必要とせず、シ
リコン基板１の裏側２にあるポリシリコン層４のゲッタ
リング作用は保持される。
シリコン基板１の裏側２に酸化シリコン層３が直接施さ
れており、この酸化シリコン層３にポリシリコン層４が
施されている。酸化シリコン層３はシリコン基板１の裏
側２とポリシリコン層４との間のドーパントの拡散障壁
の作用をする。そのため自然発生的ドーピング作用及び
別の処理すべきシリコン基板に対する横方向の汚染物質
を回避するための特別の措置をそれ以上必要とせず、シ
リコン基板１の裏側２にあるポリシリコン層４のゲッタ
リング作用は保持される。
【００１４】シリコン基板１はこの場合砒素ドーパント
を≧１０18／ｃｍ3の濃度で有している。酸化シリコン
層３は約５０ｎｍの厚さを有し、ポリシリコン層４は約
１．２μｍの厚さを有する。
を≧１０18／ｃｍ3の濃度で有している。酸化シリコン
層３は約５０ｎｍの厚さを有し、ポリシリコン層４は約
１．２μｍの厚さを有する。
【００１５】本発明による高ドープされたシリコン基板
１はパワー半導体製造用の基材として用いられる。
１はパワー半導体製造用の基材として用いられる。
【図１】本発明によるドープされた基板の断面図。
【符号の説明】 １ シリコン基板 ２ シリコン基板の裏側 ３ 酸化シリコン層 ４ ポリシリコン層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カール マイヤー オーストリア国 9500 フイラツハ ゲル バーガツセ 23
Claims (4)
- 【請求項１】 シリコン基板（１）の裏側（２）に酸化
シリコン層（３）が施され、この酸化シリコン層（３）
にポリシリコン層（４）が施されていることを特徴とす
るドープされたシリコン基板。 - 【請求項２】 酸化シリコン層（３）が約５０ｎｍの厚
さを有し及び／又はポリシリコン層（４）が約１．２μ
ｍの厚さを有することを特徴とする請求項１記載のシリ
コン基板。 - 【請求項３】 ≧１０18ドーピング原子／ｃｍ3のドー
パント濃度を有するシリコン基板（１）が備えられてい
ることを特徴とする請求項１又は２記載のシリコン基
板。 - 【請求項４】 パワー半導体の製造用基材として使用す
ることを特徴とするシリコン基板（１）の裏側（２）に
酸化シリコン層（３）を施し、この酸化シリコン層
（３）にポリシリコン層（４）を施した高ドープされた
シリコン基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19631115 | 1996-08-01 | ||
| DE19631115.2 | 1996-08-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1074770A true JPH1074770A (ja) | 1998-03-17 |
Family
ID=7801515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9217048A Pending JPH1074770A (ja) | 1996-08-01 | 1997-07-28 | ドープされたシリコン基板 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0822588A3 (ja) |
| JP (1) | JPH1074770A (ja) |
| KR (1) | KR19980018305A (ja) |
| TW (1) | TW414988B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014509087A (ja) * | 2011-03-22 | 2014-04-10 | ソイテック | 無線周波数応用分野向けの半導体オンインシュレータタイプの基板のための製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000298062A (ja) * | 1999-04-14 | 2000-10-24 | Nec Corp | 熱型機能デバイス、エネルギー検出装置および熱型機能デバイスの駆動方法 |
| JP2000353797A (ja) | 1999-06-11 | 2000-12-19 | Mitsubishi Electric Corp | 半導体ウエハおよびその製造方法 |
| SG114574A1 (en) | 2002-09-25 | 2005-09-28 | Siltronic Singapore Pte Ltd | Two layer lto backside seal for a wafer |
| CN113496871A (zh) * | 2020-04-03 | 2021-10-12 | 重庆超硅半导体有限公司 | 一种外延基底用硅晶片之背面膜层及制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4662956A (en) * | 1985-04-01 | 1987-05-05 | Motorola, Inc. | Method for prevention of autodoping of epitaxial layers |
| DE3910185C2 (de) * | 1988-03-30 | 1998-09-24 | Nippon Steel Corp | Siliziumplättchen mit hervorragendem Gettervermögen und Verfahren zu dessen Herstellung |
| DE4304849C2 (de) * | 1992-02-21 | 2000-01-27 | Mitsubishi Electric Corp | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung |
| JP3024409B2 (ja) * | 1992-12-25 | 2000-03-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0786289A (ja) * | 1993-07-22 | 1995-03-31 | Toshiba Corp | 半導体シリコンウェハおよびその製造方法 |
-
1997
- 1997-07-28 JP JP9217048A patent/JPH1074770A/ja active Pending
- 1997-07-29 TW TW086110795A patent/TW414988B/zh active
- 1997-07-31 EP EP97113232A patent/EP0822588A3/de not_active Withdrawn
- 1997-08-01 KR KR1019970036910A patent/KR19980018305A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014509087A (ja) * | 2011-03-22 | 2014-04-10 | ソイテック | 無線周波数応用分野向けの半導体オンインシュレータタイプの基板のための製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980018305A (ko) | 1998-06-05 |
| TW414988B (en) | 2000-12-11 |
| EP0822588A2 (de) | 1998-02-04 |
| EP0822588A3 (de) | 1998-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6260818B2 (ja) | ||
| US5789308A (en) | Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication | |
| JPH1074770A (ja) | ドープされたシリコン基板 | |
| JPS6236000B2 (ja) | ||
| JPS61159741A (ja) | 半導体装置の製造方法 | |
| JPH0766926B2 (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| US5188978A (en) | Controlled silicon doping of III-V compounds by thermal oxidation of silicon capping layer | |
| JPS63257231A (ja) | 半導体装置の製造方法 | |
| KR900005564A (ko) | 반도체장치 및 제조방법 | |
| JPH03209834A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0350730A (ja) | 半導体装置 | |
| JPH03224241A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| KR100358172B1 (ko) | 화합물반도체소자의오믹접촉및그형성방법 | |
| JP3175289B2 (ja) | 半導体装置の製造方法 | |
| KR100402105B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 | |
| JPH01233726A (ja) | 半導体装置の製造方法 | |
| JP3321339B2 (ja) | 半導体装置の製造方法 | |
| JPS63120430A (ja) | 結晶欠陥発生防止方法 | |
| JPH023916A (ja) | 半導体装置の製造方法 | |
| JP2567845B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3168310B2 (ja) | 半導体デバイスの製造方法 | |
| JPH0547693A (ja) | 半導体素子の製造方法 | |
| JPH0562922A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051124 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060222 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060524 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061130 |