JPH0562922A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPH0562922A
JPH0562922A JP22154391A JP22154391A JPH0562922A JP H0562922 A JPH0562922 A JP H0562922A JP 22154391 A JP22154391 A JP 22154391A JP 22154391 A JP22154391 A JP 22154391A JP H0562922 A JPH0562922 A JP H0562922A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor substrate
diffusion layer
impurities
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22154391A
Other languages
English (en)
Inventor
Hiroshi Matsuki
弘 松木
Kazue Sato
和重 佐藤
Keiichi Yoshizumi
圭一 吉住
Masato Takahashi
正人 高橋
Soichiro Hashiba
総一郎 橋場
Norio Suzuki
範夫 鈴木
Shuji Ikeda
修二 池田
Yutaka Hoshino
裕 星野
Takayuki Kanda
隆行 神田
Yasuko Yoshida
安子 吉田
Seiichi Ariga
成一 有賀
Eri Fujita
絵里 藤田
Ryuichi Izawa
龍一 井澤
Chiemi Mori
ちえみ 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP22154391A priority Critical patent/JPH0562922A/ja
Publication of JPH0562922A publication Critical patent/JPH0562922A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 半導体基板に形成される拡散層の接合耐圧を
向上させる。 【構成】 半導体基板1に不純物5をイオン注入した
後、この不純物5を熱拡散させて拡散層を形成する工程
に先立って、半導体基板1上の絶縁膜2およびフィール
ド絶縁膜4を除去することにより、フィールド絶縁膜4
中の不純物5を同時に除去する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造技術に関し、特に、半導体基板に形成される拡散層
の接合耐圧の向上に適用して有効な技術に関する。
【0002】
【従来の技術】半導体基板の所定の領域に拡散層を形成
する方法の一つに、厚い絶縁膜をイオン注入防止膜とし
て用いる方法がある。この方法は、半導体基板上にあら
かじめ絶縁膜を厚く形成しておき、まず、拡散層を形成
しようとする領域上の上記絶縁膜をエッチングにより除
去して半導体基板の一部を露出させる。
【0003】次に、露出した上記半導体基板の表面にイ
オン注入によるダメージを防止するための薄い絶縁膜を
形成した後、半導体基板の全面に所定の不純物をイオン
注入し、次いで半導体基板を熱処理して不純物の引き伸
ばし拡散を行うことにより拡散層を形成する。
【0004】上記方法では、絶縁膜の膜厚を約7000
Å以上と厚くすることによって、絶縁膜にイオン注入さ
れた不純物が拡散層形成領域以外の半導体基板中に外方
拡散するのを防止している。
【0005】
【発明が解決しようとする課題】しかしながら、前記従
来技術は、厚い絶縁膜にイオン注入された不純物がその
後の熱処理によって拡散層形成領域以外の半導体基板中
に外方拡散するのを充分に防止することができないの
で、拡散層の接合耐圧が低下し、半導体基板上に形成さ
れる素子の電気特性が劣化するという問題があった。
【0006】本発明は、上記した問題点に着目してなさ
れたものであり、その目的は、接合耐圧の高い拡散層を
形成することのできる技術を提供することにある。
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【0009】本願の一発明による半導体集積回路装置の
製造方法は、半導体基板上に厚い絶縁膜を形成する工
程、拡散層を形成する領域上の前記厚い絶縁膜をエッチ
ングにより除去して前記半導体基板の一部を露出させる
工程、露出した前記半導体基板の表面に薄い絶縁膜を形
成する工程、前記薄い絶縁膜を通じて前記半導体基板に
不純物をイオン注入する工程、前記厚い絶縁膜および薄
い絶縁膜をエッチングにより除去する工程、および前記
半導体基板にイオン注入された前記不純物を熱拡散させ
て拡散層を形成する工程を有する。
【0010】本願の他の発明による半導体集積回路装置
の製造方法は、前記厚い絶縁膜および薄い絶縁膜をエッ
チングにより除去した後、半導体基板上に絶縁膜を形成
し、次いで前記半導体基板にイオン注入された不純物を
熱拡散させて拡散層を形成する工程を有する。
【0011】
【作用】上記した手段によれば、薄い絶縁膜を通じて半
導体基板に不純物をイオン注入した後、拡散層を形成す
る工程に先立って半導体基板上の絶縁膜を除去すること
により、厚い絶縁膜にイオン注入された不純物が拡散層
を形成する工程で半導体基板中に外方拡散するのを確実
に防止することができる。
【0012】また、上記した手段によれば、半導体基板
上の絶縁膜を除去した後、拡散層を形成する工程に先立
って半導体基板上に新たな絶縁膜を形成することによ
り、拡散層を形成する工程で不純物の一部が半導体基板
の表面から気相中に外方拡散するのを防止することがで
きるので、気相中の不純物が拡散層形成領域以外の半導
体基板中に再拡散するオートドーピングを防止すること
ができる。
【0013】
【実施例】本実施例による拡散層形成方法を図1〜図6
を用いて説明する。まず、図1に示すように、例えばp
形シリコン単結晶からなる半導体基板1を900〜10
00℃程度で熱処理して、その表面に酸化珪素からなる
膜厚200Å程度の薄い絶縁膜2を形成する。
【0014】次に、図2に示すように、CVD法を用い
て上記絶縁膜2の上に膜厚500Å程度の窒化珪素膜3
を堆積した後、フォトレジスト(図示せず)をマスクに
してこの窒化珪素膜3をエッチングすることにより、後
にフィールド絶縁膜が形成される領域上の窒化珪素膜3
を除去する。
【0015】次に、図3に示すように、半導体基板1を
1050〜1100℃程度で熱処理することにより、半
導体基板1上の素子分離領域に酸化珪素からなる膜厚1
300Å程度の厚いフィールド絶縁膜4を形成する。
【0016】次に、図4(a) に示すように、半導体基板
1上の窒化珪素膜3をエッチングによって除去した後、
フィールド絶縁膜4によって囲まれた活性領域上の前記
絶縁膜2を通じて半導体基板1にn形不純物(例えばリ
ン、ヒ素など)5をイオン注入する。このとき、厚いフ
ィールド絶縁膜4は、イオン注入防止膜として作用する
ので、活性領域以外の半導体基板1中に上記n形不純物
5がイオン注入されることはない。
【0017】次に、図4(b) に示すように、半導体基板
1上の絶縁膜2およびフィールド絶縁膜4を、例えばフ
ッ酸水溶液を用いたウェットエッチングによって除去す
る。
【0018】このとき、フィールド絶縁膜4中に注入さ
れていた前記n形不純物5も同時に半導体基板1上から
除去される。
【0019】次に、半導体基板1を熱処理して活性領域
にイオン注入されたn形不純物5を拡散させてもよい
が、本実施例では、図5に示すように、半導体基板1を
900〜1000℃程度で熱処理して、その表面に酸化
珪素からなる膜厚400Å程度の薄い絶縁膜6を形成す
る。この熱処理は、n形不純物5の一部が半導体基板1
の表面から気相中に外方拡散しないよう、短時間で行う
必要がある。
【0020】次に、図6に示すように、半導体基板1を
熱処理してn形不純物5を半導体基板1中に拡散させる
ことにより、活性領域にn形半導体領域からなる拡散層
7を形成する。この熱処理は、例えば窒素などの不活性
雰囲気中、1200℃、180分程度の条件で行う。
【0021】このとき、半導体基板1の表面には絶縁膜
6が形成されているので、n形不純物の一部が半導体基
板1の表面から気相中に外方拡散するのを防止すること
ができ、これにより、気相中のn形不純物が拡散層7以
外の半導体基板1中に再拡散するオートドーピングを防
止することができる。
【0022】このように、本実施例では、半導体基板1
を熱処理して拡散層7を形成する工程に先立って、半導
体基板1上のフィールド絶縁膜4を除去する。これによ
り、半導体基板1を熱処理して拡散層7を形成する工程
でフィールド絶縁膜4中のn形不純物5が半導体基板1
中に外方拡散するのを確実に防止することができるの
で、拡散層7の接合耐圧を向上させることができる。
【0023】以上、本発明者によってなされた発明を前
記実施例に基づき具体的に説明したが、本発明は前記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることはいうまでもない。
【0024】前記実施例では、フィールド絶縁膜によっ
て囲まれた活性領域に拡散層を形成する場合について説
明したが、これに限定されるものではなく、一般に厚い
絶縁膜をイオン注入防止膜に用いて基板に拡散層を形成
する工程に広く適用することができる。
【0025】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【0026】基板に不純物をイオン注入した後、基板上
の厚い絶縁膜を除去することにより、基板を熱処理して
拡散層を形成する際に厚い絶縁膜中の不純物が基板中に
外方拡散するのを確実に防止することができるので、接
合耐圧の高い拡散層を形成することができる。
【図面の簡単な説明】
【図1】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
【図2】この半導体集積回路装置の製造方法を示す半導
体基板の要部断面図である。
【図3】この半導体集積回路装置の製造方法を示す半導
体基板の要部断面図である。
【図4】この半導体集積回路装置の製造方法を示す半導
体基板の要部断面図である。
【図5】この半導体集積回路装置の製造方法を示す半導
体基板の要部断面図である。
【図6】この半導体集積回路装置の製造方法を示す半導
体基板の要部断面図である。
【符号の説明】
1 半導体基板 2 絶縁膜 3 窒化珪素膜 4 フィールド絶縁膜 5 n形不純物 6 絶縁膜 7 拡散層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松木 弘 茨城県日立市弁天町3丁目10番2号 日立 原町電子工業株式会社内 (72)発明者 佐藤 和重 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 吉住 圭一 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所武蔵工場内 (72)発明者 高橋 正人 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所武蔵工場内 (72)発明者 橋場 総一郎 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所武蔵工場内 (72)発明者 鈴木 範夫 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所武蔵工場内 (72)発明者 池田 修二 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所武蔵工場内 (72)発明者 星野 裕 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所武蔵工場内 (72)発明者 神田 隆行 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所武蔵工場内 (72)発明者 吉田 安子 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所武蔵工場内 (72)発明者 有賀 成一 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 藤田 絵里 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 井澤 龍一 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所武蔵工場内 (72)発明者 森 ちえみ 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に厚い絶縁膜を形成する工
    程、拡散層を形成する領域上の前記厚い絶縁膜をエッチ
    ングにより除去して前記半導体基板の一部を露出させる
    工程、露出した前記半導体基板の表面に薄い絶縁膜を形
    成する工程、前記薄い絶縁膜を通じて前記半導体基板に
    不純物をイオン注入する工程、前記厚い絶縁膜および薄
    い絶縁膜をエッチングにより除去する工程、前記半導体
    基板にイオン注入された前記不純物を熱拡散させて前記
    半導体基板に拡散層を形成する工程を有することを特徴
    とする半導体集積回路装置の製造方法。
  2. 【請求項2】 厚い絶縁膜および薄い絶縁膜をエッチン
    グにより除去した後、半導体基板上に絶縁膜を形成し、
    次いで前記半導体基板にイオン注入された不純物を熱拡
    散させて拡散層を形成することを特徴とする請求項1記
    載の半導体集積回路装置の製造方法。
  3. 【請求項3】 前記厚い絶縁膜は、選択酸化法によって
    形成された素子分離用のフィールド絶縁膜であることを
    特徴とする請求項1または2記載の半導体集積回路装置
    の製造方法。
JP22154391A 1991-09-02 1991-09-02 半導体集積回路装置の製造方法 Pending JPH0562922A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22154391A JPH0562922A (ja) 1991-09-02 1991-09-02 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22154391A JPH0562922A (ja) 1991-09-02 1991-09-02 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0562922A true JPH0562922A (ja) 1993-03-12

Family

ID=16768373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22154391A Pending JPH0562922A (ja) 1991-09-02 1991-09-02 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0562922A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130252A (ja) * 1994-11-02 1996-05-21 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130252A (ja) * 1994-11-02 1996-05-21 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPH0352224B2 (ja)
US5256593A (en) Method of making isolation structure in semiconductor integrated circuit device
EP0076106A2 (en) Method for producing a bipolar transistor
KR0157875B1 (ko) 반도체 장치의 제조방법
KR0152909B1 (ko) 반도체장치의 격리구조의 제조방법
JP2001023996A (ja) 半導体製造方法
US5612247A (en) Method for fabricating isolation region for a semiconductor device
JPH0562922A (ja) 半導体集積回路装置の製造方法
JP3061025B2 (ja) 半導体装置の製造方法
KR100336567B1 (ko) 반도체장치의소자분리방법
JPH03229427A (ja) Mos型半導体装置の製造方法
JP3311082B2 (ja) 半導体装置の製造方法
KR100402105B1 (ko) 반도체 소자의 제조 방법
KR0167231B1 (ko) 반도체장치의 격리방법
JPS60236247A (ja) 半導体装置の製造方法
KR920009894B1 (ko) 고압 반도체 소자의 제조방법
KR940007663B1 (ko) 모스 트랜지스터의 제조방법
JPH10321544A (ja) 半導体装置の製造方法
JPH036844A (ja) 半導体収積回路の製造方法
JPH06188259A (ja) 半導体装置の製造方法
JPS61156820A (ja) 半導体装置の製造方法
JPS63144567A (ja) 半導体装置の製造方法
JPH0334332A (ja) 半導体装置の製造方法
JPH01245560A (ja) 半導体装置の製造方法
JPH02249239A (ja) 半導体装置の製造方法