JP2681112B2 - 半導体デバイス用シリコン基板の製造方法 - Google Patents
半導体デバイス用シリコン基板の製造方法Info
- Publication number
- JP2681112B2 JP2681112B2 JP63019941A JP1994188A JP2681112B2 JP 2681112 B2 JP2681112 B2 JP 2681112B2 JP 63019941 A JP63019941 A JP 63019941A JP 1994188 A JP1994188 A JP 1994188A JP 2681112 B2 JP2681112 B2 JP 2681112B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- semiconductor device
- back surface
- strain
- gettering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】 産業の利用分野 この発明は、半導体デバイス用シリコン基板に裏面歪
を導入することを特徴とする半導体デバイス用シリコン
基板の製造方法に関する。
を導入することを特徴とする半導体デバイス用シリコン
基板の製造方法に関する。
従来の技術 近年、半導体デバイスの微細化、高集積化、かつ高性
能化に伴いテバイス製作工程で導入されるCu,Fe,Ni等の
重金属不純物をデバイス活性領域から除去、捕獲するた
めに種々のゲッタリング法が開発されている。
能化に伴いテバイス製作工程で導入されるCu,Fe,Ni等の
重金属不純物をデバイス活性領域から除去、捕獲するた
めに種々のゲッタリング法が開発されている。
ゲッタリングの方法は、半導体デバイス用シリコン基
板（以下シリコン基板という）に外部から歪場や化学的
作用を与えてゲッタリング効果を持たせるエクストリン
ジックゲッタリングと、シリコン基板に酸素の関与した
微小欠陥を作り利用するイントリンシックゲッリングに
大別される。
板（以下シリコン基板という）に外部から歪場や化学的
作用を与えてゲッタリング効果を持たせるエクストリン
ジックゲッタリングと、シリコン基板に酸素の関与した
微小欠陥を作り利用するイントリンシックゲッリングに
大別される。
前記エクストリンジックゲッタリングには種々の方法
があるが、一般的にはシリコン基板の裏面にSiO2等を照
射し歪を付与する方法が行われている。この方法によれ
ば加工歪の程度に応じて、デバイス製作工程中に積層欠
陥や転位が発生する。その加工歪が小さすぎるとデバイ
ス製作工程中の熱処理で消滅しやすく、ゲッタリング効
果は低下する。逆に加工歪が大きすぎるとデバイス製作
工程中にシリコン基板から剥離したシリコン粒子が表面
に付着してデバイス特性を悪化させる。これらの欠点に
より加工歪の制御は困難であり、実用上好ましい方法と
はいえない。
があるが、一般的にはシリコン基板の裏面にSiO2等を照
射し歪を付与する方法が行われている。この方法によれ
ば加工歪の程度に応じて、デバイス製作工程中に積層欠
陥や転位が発生する。その加工歪が小さすぎるとデバイ
ス製作工程中の熱処理で消滅しやすく、ゲッタリング効
果は低下する。逆に加工歪が大きすぎるとデバイス製作
工程中にシリコン基板から剥離したシリコン粒子が表面
に付着してデバイス特性を悪化させる。これらの欠点に
より加工歪の制御は困難であり、実用上好ましい方法と
はいえない。
又、イントリンシックゲッタリングは一般にシリコン
基板内に過飽和に存在する酸素がデバイス製作工程中に
シリコン基板内部に高密度の微小欠陥を形成し、汚染不
純物をゲッタリングするものである。この方法によれ
ば、表面近傍に欠陥が発生した場合、デバイス特性を悪
化させたり、内部の微小欠陥密度の制御が困難なためゲ
ッタリング効果が一定しない。
基板内に過飽和に存在する酸素がデバイス製作工程中に
シリコン基板内部に高密度の微小欠陥を形成し、汚染不
純物をゲッタリングするものである。この方法によれ
ば、表面近傍に欠陥が発生した場合、デバイス特性を悪
化させたり、内部の微小欠陥密度の制御が困難なためゲ
ッタリング効果が一定しない。
発明が解決しようとする課題 従来のゲッタリングの各方法には前記のごとく種々の
欠点がある現状にかんがみ、この発明はかかる欠点を排
除した方法を提供するものであり、シリコン基板の裏面
に短時間に清浄な歪を高密度で導入することにより、安
定したゲッタリング能力を有するシリコン基板を得るこ
とを目的とする。
欠点がある現状にかんがみ、この発明はかかる欠点を排
除した方法を提供するものであり、シリコン基板の裏面
に短時間に清浄な歪を高密度で導入することにより、安
定したゲッタリング能力を有するシリコン基板を得るこ
とを目的とする。
課題を解決するための手段 この発明は、半導体デバイス用シリコン基板の素子作
成面とは反対の裏面の全面に赤外線吸収材料を塗布又は
密着させた後、赤外線ランプの光を照射して該シリコン
基板の裏面を1300℃以上に加熱し格子歪を導入すること
にある。
成面とは反対の裏面の全面に赤外線吸収材料を塗布又は
密着させた後、赤外線ランプの光を照射して該シリコン
基板の裏面を1300℃以上に加熱し格子歪を導入すること
にある。
この発明における赤外線ランプとしてはハロゲンラン
プ等が使用されるが、この方法によれば、赤外線吸収材
料を塗布又は密着したシリコン基板裏面の全面を短時間
に1300℃以上に加熱することができる。
プ等が使用されるが、この方法によれば、赤外線吸収材
料を塗布又は密着したシリコン基板裏面の全面を短時間
に1300℃以上に加熱することができる。
又、赤外線吸収材料としてはパラフィン、ろう等の炭
素を主成分とする物質が使用されるが、赤外線吸収中心
として働くものであればよく、重金属不純物の少ないも
のを使用することが望ましい。
素を主成分とする物質が使用されるが、赤外線吸収中心
として働くものであればよく、重金属不純物の少ないも
のを使用することが望ましい。
この発明の実施により導入される歪の導入量及び導入
深さはシリコン基板の裏面温度及び加熱時間により制御
することができる。
深さはシリコン基板の裏面温度及び加熱時間により制御
することができる。
作用 この発明は、シリコン基板の裏面の全面に赤外線吸収
材料を付着して赤外線にて加熱するため、裏面側の極く
浅い層は、他の部分に比べ急激に加熱される。そのた
め、前記裏面側の浅い層は短時間に1300℃以上まで加熱
され、その結果単結晶構造が破壊し格子歪が導入され
る。
材料を付着して赤外線にて加熱するため、裏面側の極く
浅い層は、他の部分に比べ急激に加熱される。そのた
め、前記裏面側の浅い層は短時間に1300℃以上まで加熱
され、その結果単結晶構造が破壊し格子歪が導入され
る。
発明の効果 この発明は、シリコン基板の裏面の全面に赤外線吸収
材料を付着して赤外線にて加熱するため、前記裏面を13
00℃以上まで短時間に加熱することができ、その結果従
来の方法に比べ清浄な結晶歪が高密度で導入され安定し
たゲッタリング能力を有するシリコン基板を得ることが
できる。
材料を付着して赤外線にて加熱するため、前記裏面を13
00℃以上まで短時間に加熱することができ、その結果従
来の方法に比べ清浄な結晶歪が高密度で導入され安定し
たゲッタリング能力を有するシリコン基板を得ることが
できる。
実 施 例 実施例１ 第１図に示すように、N2ガスを雰囲気ガスとする石英
容器（１）に設けた支持具（２）にシリコン基板（３）
を載せ、容器上方には集光用のミラー（４）を有するハ
ロゲンランプ（５）を設けてなる光ランプ加熱装置を使
って、次の条件でこの発明を実施した。
容器（１）に設けた支持具（２）にシリコン基板（３）
を載せ、容器上方には集光用のミラー（４）を有するハ
ロゲンランプ（５）を設けてなる光ランプ加熱装置を使
って、次の条件でこの発明を実施した。
シリコン基板 Ｐドープにより比抵抗20Ωcmとなるように調整した5i
nchのシリコン単結晶棒を通常の方法でウエハ加工し
たもの。
nchのシリコン単結晶棒を通常の方法でウエハ加工し
たもの。
赤外線吸収材料 シリコン基板の裏面の全面にパラフィンを塗布 加熱条件 1400℃×1min 冷却方法 大気中冷却 前記実施例による試料と共に比較のため、前記シリコ
ン基板のままの試料を採り1150℃で２時間の熱酸化を施
したのち、選択エッチング液（ライト液）で２分間処理
して表面結晶欠陥を調べた。その結果、この発明の実施
により処理したシリコン基板は表面全体に欠陥は皆無で
あった。一方、従来の無処理のシリコン基板は第２図に
示すように、外周縁部を残して全体的に欠陥のあること
がわかる。
ン基板のままの試料を採り1150℃で２時間の熱酸化を施
したのち、選択エッチング液（ライト液）で２分間処理
して表面結晶欠陥を調べた。その結果、この発明の実施
により処理したシリコン基板は表面全体に欠陥は皆無で
あった。一方、従来の無処理のシリコン基板は第２図に
示すように、外周縁部を残して全体的に欠陥のあること
がわかる。
実施例２ 実施例１におけるシリコン基板と同じものを使って、
第３図に示すように、Ｃ−MOSメモリー素子製作を模し
た熱処理を施した。そして、ｃ−ｔ法によるライフタイ
ムを測定した。その結果を第４図に示す。この結果よ
り、この発明の実施により処理されたシリコン基板は無
処理のものに比べてライフタイムが著しく長いことがわ
かる。
第３図に示すように、Ｃ−MOSメモリー素子製作を模し
た熱処理を施した。そして、ｃ−ｔ法によるライフタイ
ムを測定した。その結果を第４図に示す。この結果よ
り、この発明の実施により処理されたシリコン基板は無
処理のものに比べてライフタイムが著しく長いことがわ
かる。
第１図はこの発明を実施するためのシリコン基板加熱装
置の一例を示す説明図、第２図は従来法による非処理の
ままのシリコン基板の表面欠陥を示す図面、第３図はＣ
−MOSメモリー素子製作を模した熱処理を示すグラフ、
第４図は第３図に示す熱処理を施した後、ｃ−ｔ法によ
りライフタイムを測定した結果を示す図表で、Ａはこの
発明の実施によるもの、Ｂは比較例である。 １……石英容器、２……支持具 ３……シリコン基板、４……ミラー ５……ハロゲンランプ
置の一例を示す説明図、第２図は従来法による非処理の
ままのシリコン基板の表面欠陥を示す図面、第３図はＣ
−MOSメモリー素子製作を模した熱処理を示すグラフ、
第４図は第３図に示す熱処理を施した後、ｃ−ｔ法によ
りライフタイムを測定した結果を示す図表で、Ａはこの
発明の実施によるもの、Ｂは比較例である。 １……石英容器、２……支持具 ３……シリコン基板、４……ミラー ５……ハロゲンランプ
Claims (1)
- 【請求項１】半導体デバイス用シリコン基板の素子作成
面とは反対の裏面の全面に赤外線吸収材料を塗布又は密
着させた後、赤外線ランプの光を照射して該シリコン基
板の裏面を1300℃以上に加熱し格子歪を導入することを
特徴とする半導体デバイス用シリコン基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63019941A JP2681112B2 (ja) | 1988-01-29 | 1988-01-29 | 半導体デバイス用シリコン基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63019941A JP2681112B2 (ja) | 1988-01-29 | 1988-01-29 | 半導体デバイス用シリコン基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01194425A JPH01194425A (ja) | 1989-08-04 |
| JP2681112B2 true JP2681112B2 (ja) | 1997-11-26 |
Family
ID=12013234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63019941A Expired - Lifetime JP2681112B2 (ja) | 1988-01-29 | 1988-01-29 | 半導体デバイス用シリコン基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2681112B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188926A (ja) * | 1983-04-11 | 1984-10-26 | Nec Corp | 半導体装置の製造方法 |
-
1988
- 1988-01-29 JP JP63019941A patent/JP2681112B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01194425A (ja) | 1989-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940006183A (ko) | 반도체기판 및 그 처리방법 | |
| JPH0750691B2 (ja) | 半導体デバイスの製造方法 | |
| JPH0228322A (ja) | 半導体基板の前処理方法 | |
| JPH0878372A (ja) | 有機物除去方法及びその装置 | |
| JPH0232535A (ja) | 半導体デバイス用シリコン基板の製造方法 | |
| JPH08172068A (ja) | 半導体基板の洗浄方法及び半導体装置の製造方法 | |
| JP2652110B2 (ja) | 中性子照射ｆｚシリコン単結晶の照射欠陥除去方法 | |
| JP3410828B2 (ja) | シリコンウェーハの製造方法 | |
| JP2681112B2 (ja) | 半導体デバイス用シリコン基板の製造方法 | |
| JP2560251B2 (ja) | シリコン単結晶自己支持薄膜の製造法 | |
| JPH03116727A (ja) | 半導体装置の製造方法 | |
| JPS58134430A (ja) | 半導体装置の製造方法 | |
| JPS61160939A (ja) | ドライエツチング後Ｓｉ表面損傷の乾式による除去方法 | |
| Servidori et al. | Residual lattice disorder in self‐implanted silicon after pulsed laser irradiation | |
| JPS6125214B2 (ja) | ||
| JP3238957B2 (ja) | シリコンウェーハ | |
| JPH023539B2 (ja) | ||
| DE10239775B3 (de) | Verfahren zur Herstellung eines Siliciumwafers mit einer mit polykristallinem Silicium beschichteten Rückseite und Siliciumwafer hergestellt nach diesem Verfahren | |
| JP2612024B2 (ja) | シリコンウェハ汚染試料の作成方法 | |
| JPS6154632A (ja) | 絶縁膜形成方法 | |
| JPS60157228A (ja) | 半導体ウエハ− | |
| JPH06508957A (ja) | 固体ドーパントソースと急速熱処理を使用してシリコンウェーハをドープする方法と装置 | |
| JPS61145818A (ja) | 半導体薄膜の熱処理方法 | |
| JPH11224872A (ja) | シリコンの表面処理方法 | |
| JPH0666695A (ja) | 試料の作製方法 |