JPH0750691B2 - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法Info
- Publication number
- JPH0750691B2 JPH0750691B2 JP2111889A JP11188990A JPH0750691B2 JP H0750691 B2 JPH0750691 B2 JP H0750691B2 JP 2111889 A JP2111889 A JP 2111889A JP 11188990 A JP11188990 A JP 11188990A JP H0750691 B2 JPH0750691 B2 JP H0750691B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- annealing step
- rta
- annealing
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000137 annealing Methods 0.000 claims description 84
- 239000000463 material Substances 0.000 claims description 22
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 20
- 238000001816 cooling Methods 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 11
- 239000011521 glass Substances 0.000 claims description 10
- 239000005360 phosphosilicate glass Substances 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000035939 shock Effects 0.000 claims description 3
- 239000005388 borosilicate glass Substances 0.000 claims description 2
- 239000008393 encapsulating agent Substances 0.000 claims description 2
- 239000000470 constituent Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 96
- 238000004151 rapid thermal annealing Methods 0.000 description 36
- 230000037230 mobility Effects 0.000 description 17
- 230000000694 effects Effects 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 8
- 229910002804 graphite Inorganic materials 0.000 description 8
- 239000010439 graphite Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 239000000523 sample Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000035882 stress Effects 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000010893 electron trap Methods 0.000 description 3
- 239000005350 fused silica glass Substances 0.000 description 3
- 230000000877 morphologic effect Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000002484 cyclic voltammetry Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229920001169 thermoplastic Polymers 0.000 description 2
- 239000004416 thermosoftening plastic Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000809 Alumel Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000000110 cooling liquid Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000001773 deep-level transient spectroscopy Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000399 optical microscopy Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000010583 slow cooling Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/003—Anneal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/071—Heating, selective
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- High Energy & Nuclear Physics (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Dicing (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、適当なドーパントが注入された半導体ウエハ
の短時間熱処理アニール（Rapid Thermal Anneal（RT
A））を含む、半導体デバイス、特に、III−Ｖ族および
II−VI族化合物半導体材料からなる半導体の製造に関す
る。更に、本発明は、前記のようなウエハに対して効果
的なVRTAを実施することのできる装置に関する。
の短時間熱処理アニール（Rapid Thermal Anneal（RT
A））を含む、半導体デバイス、特に、III−Ｖ族および
II−VI族化合物半導体材料からなる半導体の製造に関す
る。更に、本発明は、前記のようなウエハに対して効果
的なVRTAを実施することのできる装置に関する。
［従来の技術］ 半導体デバイスの製造において、半導体材料のウエハは
イオン注入により、少なくとも１種類のドーパントでド
ープされる。この方法は注入表面を必ず損傷する。メタ
ライゼーション（金属配線の形成）のような後の加工工
程用に高品質な表面を提供するために、この損傷を取り
除くことが望ましい。一般的に、このような損傷除去
は、注入ウエハをアニールし、同時に注入イオンを活性
化することにより行われる。
イオン注入により、少なくとも１種類のドーパントでド
ープされる。この方法は注入表面を必ず損傷する。メタ
ライゼーション（金属配線の形成）のような後の加工工
程用に高品質な表面を提供するために、この損傷を取り
除くことが望ましい。一般的に、このような損傷除去
は、注入ウエハをアニールし、同時に注入イオンを活性
化することにより行われる。
常用の加熱炉内における長時間のアニールは高品質な表
面をもたらす。あいにく、加熱炉アニーリングは時間と
エネルギーを消費し、ドーパントプロファイルの拡大を
起こすと共に、揮発性成分の消失（例えば、GaAsウエハ
からAsまたはInPウエハからＰ）を起こす。このため、
サンプルをアニールしている間、特定の雰囲気を維持
し、揮発性成分の消失を補償しなければならない。
面をもたらす。あいにく、加熱炉アニーリングは時間と
エネルギーを消費し、ドーパントプロファイルの拡大を
起こすと共に、揮発性成分の消失（例えば、GaAsウエハ
からAsまたはInPウエハからＰ）を起こす。このため、
サンプルをアニールしている間、特定の雰囲気を維持
し、揮発性成分の消失を補償しなければならない。
最近、短時間熱処理アニーリング（RTA）法が、注入半
導体、特に、III−Ｖ族およびII−VI族化合物半導体
（例えば、GaAsおよびInP）およびGaAsおよびInPに格子
が調和する化合物半導体（例えば、InGaAs、InGaAsP、A
lInAs、AlInAsPなど）からなる半導体の加工において、
著しく有用になってきた。このRTA法では、アニールさ
れる物体は１〜30秒間のような短時間の間、1100℃以下
の高温度で熱エネルギーに晒される。例えば、InPウエ
ハは700〜800℃の範囲内の温度で処理され、一方、GaAs
ウエハは800〜1050℃の範囲内の温度でアニールされ
る。
導体、特に、III−Ｖ族およびII−VI族化合物半導体
（例えば、GaAsおよびInP）およびGaAsおよびInPに格子
が調和する化合物半導体（例えば、InGaAs、InGaAsP、A
lInAs、AlInAsPなど）からなる半導体の加工において、
著しく有用になってきた。このRTA法では、アニールさ
れる物体は１〜30秒間のような短時間の間、1100℃以下
の高温度で熱エネルギーに晒される。例えば、InPウエ
ハは700〜800℃の範囲内の温度で処理され、一方、GaAs
ウエハは800〜1050℃の範囲内の温度でアニールされ
る。
RTA法は従来の炉アニーリングに比べてドーパントプロ
ファイルの拡大を抑えながら、注入損傷を除去する利点
がある。しかし、RTA法はスリップライン形成およびRTA
中のEN1トラップを助長する。
ファイルの拡大を抑えながら、注入損傷を除去する利点
がある。しかし、RTA法はスリップライン形成およびRTA
中のEN1トラップを助長する。
スリップラインはRTA中の高温下放置により発生する熱
弾性応力の導入により生じるウエハの領域であり、ディ
スロケーショングライドのような熱可塑性現象を起こ
す。RTA法では、サンプルの冷却は主に輻射により起こ
るので、サンプルの異なる部分からの輻射強度の差によ
り熱勾配が生じる。例えば、ウエハの端部は比較的輻射
しやすいので、ウエハの中心部よりも速く冷却する。そ
の結果、スリップラインをもたらす熱応力がウエハ中の
熱勾配により形成される。ジー・ベンチーニ（G.Bentin
i），エル・コレラ（L.Correra）およびシー・ドノラー
ト（C.Donolato）らは、ジャーナル オブ アップライ
ド フィジックス（J.APP.Phys.）56（10）（1984年11
月15日）2922〜2929頁の、“短時間等温アニーリング中
にシリコンウエハに導入された欠陥：熱弾性および熱可
塑性効果”と題する論文中に、シリコン中のスリップラ
イン形成を開示している。大抵の場合、このスリップラ
インは、直径が約５または7.6cm（それぞれ、2.0または
3.0インチ）のウエハの端部から1.3cm（0.5インチ）以
上のように、半導体ウエハの中心部に向かってかなりの
距離で延びる。このため、それ以後の加工に不適当な領
域が形成され、デバイスの歩留りが低下する。
弾性応力の導入により生じるウエハの領域であり、ディ
スロケーショングライドのような熱可塑性現象を起こ
す。RTA法では、サンプルの冷却は主に輻射により起こ
るので、サンプルの異なる部分からの輻射強度の差によ
り熱勾配が生じる。例えば、ウエハの端部は比較的輻射
しやすいので、ウエハの中心部よりも速く冷却する。そ
の結果、スリップラインをもたらす熱応力がウエハ中の
熱勾配により形成される。ジー・ベンチーニ（G.Bentin
i），エル・コレラ（L.Correra）およびシー・ドノラー
ト（C.Donolato）らは、ジャーナル オブ アップライ
ド フィジックス（J.APP.Phys.）56（10）（1984年11
月15日）2922〜2929頁の、“短時間等温アニーリング中
にシリコンウエハに導入された欠陥：熱弾性および熱可
塑性効果”と題する論文中に、シリコン中のスリップラ
イン形成を開示している。大抵の場合、このスリップラ
インは、直径が約５または7.6cm（それぞれ、2.0または
3.0インチ）のウエハの端部から1.3cm（0.5インチ）以
上のように、半導体ウエハの中心部に向かってかなりの
距離で延びる。このため、それ以後の加工に不適当な領
域が形成され、デバイスの歩留りが低下する。
更に、一層高いRTA温度では、EN1トラップが導入され
る。ｎ−GaAsのような化合物半導体の場合、EN1トラッ
プは一般的に、800℃以上のRTAにより導入される。EN1
トラップは伝導帯からの特定の活性エネルギーを伴う電
子トラップであり、RTA中の赤外線加熱により発生す
る。このトラップ形成はRTA法における短時間熱処理段
階と密接な関係を有し、従来の炉アニーリングの後では
絶対に観察されない。EN1トラップの一層詳細な説明
は、ジャーナル オブ アップライド フィジックス
（J.APP.Phys.）59（９）（1986年５月１日）,3131〜31
36頁における、エム・カズハラおよびティー・ノザキの
“赤外線短時間熱処理アニーリングにより発生するｎ−
GaAsにおける電子トラップの研究”という論文になされ
ている。RTAによるｎ−GaAsにおける電子トラップの形
成は深準位過渡分光分析法を用いて研究されている。エ
ム・カズハラおよびティー・ノザキにより、成長中のバ
ルクGaAs中に通常存在するトラップ準位の数の他に、伝
導帯からの0.20eVの活性エネルギーおよび5.4×10-16cm
2の電子捕獲断面を有する新規なトラップEN1がRTAで950
℃でアニールされた被封GaAs中に形成される。
る。ｎ−GaAsのような化合物半導体の場合、EN1トラッ
プは一般的に、800℃以上のRTAにより導入される。EN1
トラップは伝導帯からの特定の活性エネルギーを伴う電
子トラップであり、RTA中の赤外線加熱により発生す
る。このトラップ形成はRTA法における短時間熱処理段
階と密接な関係を有し、従来の炉アニーリングの後では
絶対に観察されない。EN1トラップの一層詳細な説明
は、ジャーナル オブ アップライド フィジックス
（J.APP.Phys.）59（９）（1986年５月１日）,3131〜31
36頁における、エム・カズハラおよびティー・ノザキの
“赤外線短時間熱処理アニーリングにより発生するｎ−
GaAsにおける電子トラップの研究”という論文になされ
ている。RTAによるｎ−GaAsにおける電子トラップの形
成は深準位過渡分光分析法を用いて研究されている。エ
ム・カズハラおよびティー・ノザキにより、成長中のバ
ルクGaAs中に通常存在するトラップ準位の数の他に、伝
導帯からの0.20eVの活性エネルギーおよび5.4×10-16cm
2の電子捕獲断面を有する新規なトラップEN1がRTAで950
℃でアニールされた被封GaAs中に形成される。
［発明が解決しようとする課題］ RTAでアニールされたウエハは再現性のある高移動度と
均一な活性度を保有しなければならないばかりか、少な
くとも従来の炉アニーリングの形態学的品位に匹敵する
品位を有するものでなければならない。従って、注入半
導体ウエハをRTAで処理でき、しかも、同時に、スリッ
プラインを全く有しない高品位な表面が得られることが
望ましい。更に、RTA処理ウエハ中にEN1トラップ欠陥が
殆ど存在しないことが望ましい。
均一な活性度を保有しなければならないばかりか、少な
くとも従来の炉アニーリングの形態学的品位に匹敵する
品位を有するものでなければならない。従って、注入半
導体ウエハをRTAで処理でき、しかも、同時に、スリッ
プラインを全く有しない高品位な表面が得られることが
望ましい。更に、RTA処理ウエハ中にEN1トラップ欠陥が
殆ど存在しないことが望ましい。
［課題を解決するための手段］ 本発明は、適当なドーパントが注入された半導体ウエハ
の短時間熱処理アニール（RTA）を含む、III−Ｖ族およ
びII−VI族化合物半導体からなる半導体デバイスの製造
に関する。
の短時間熱処理アニール（RTA）を含む、III−Ｖ族およ
びII−VI族化合物半導体からなる半導体デバイスの製造
に関する。
アニールすべきウエハは、ベース、ガードリングおよび
リッドからなる“ブラックボックス”器具内に配置さ
れ、この器具はその後アニーリングチャンバ内に配置さ
れる。この“ブラックボックス”器具は入射輻射エネル
ギーを殆ど吸収し、そして、主に輻射によりエネルギー
を放散する材料からなる。“ブラックボックス”内でア
ニールされるウエハのRTAはスリップラインが殆んどな
いウエハをもたらす。３段階アニールとして実施される
RTAは再現性のある高移動度と均一な活性度をもたら
す。３段階RTAは、一層高いアニーリング温度であれば
発生するであろうウエハに対する熱衝撃を軽減するのに
十分な温度と時間で行われる前アニール工程、イオン注
入により半導体表面に引き起こされた損傷を取り除き、
そして、ドーパントイオンを活性化するのに十分な温度
と時間で行われる主アニール工程と、主アニール工程で
発生した応力を緩和する後アニール工程を含む。“ブラ
ックボックス”と共に３段階RTAを使用すると、スリッ
プラインが殆どなく、再現性のある高移動度と均一な活
性度を有するウエハがもたらされる。
リッドからなる“ブラックボックス”器具内に配置さ
れ、この器具はその後アニーリングチャンバ内に配置さ
れる。この“ブラックボックス”器具は入射輻射エネル
ギーを殆ど吸収し、そして、主に輻射によりエネルギー
を放散する材料からなる。“ブラックボックス”内でア
ニールされるウエハのRTAはスリップラインが殆んどな
いウエハをもたらす。３段階アニールとして実施される
RTAは再現性のある高移動度と均一な活性度をもたら
す。３段階RTAは、一層高いアニーリング温度であれば
発生するであろうウエハに対する熱衝撃を軽減するのに
十分な温度と時間で行われる前アニール工程、イオン注
入により半導体表面に引き起こされた損傷を取り除き、
そして、ドーパントイオンを活性化するのに十分な温度
と時間で行われる主アニール工程と、主アニール工程で
発生した応力を緩和する後アニール工程を含む。“ブラ
ックボックス”と共に３段階RTAを使用すると、スリッ
プラインが殆どなく、再現性のある高移動度と均一な活
性度を有するウエハがもたらされる。
［実施例］ 以下、実施例により本発明を更に詳細に説明する。
本発明は、適当なドーパントが注入された半導体ウエハ
の短時間熱処理アニール（RTA）を含む、III−Ｖ族およ
びII−VI族化合物半導体材料からなる半導体デバイスの
製造に関する。スリップラインのない、再現性のある高
移動度および均一な活性度を有するウエハを得るため
の、RTAによるウエハのアニーリング方法および装置を
以下詳細に説明する。本発明を例証するために、具体的
な半導体ウエハとしてSi注入GaAsウエハを使用した。そ
の他の半導体材料およびその他のドーパントも、下記の
教示に従い、適当な変更を加えることにより処理でき
る。
の短時間熱処理アニール（RTA）を含む、III−Ｖ族およ
びII−VI族化合物半導体材料からなる半導体デバイスの
製造に関する。スリップラインのない、再現性のある高
移動度および均一な活性度を有するウエハを得るため
の、RTAによるウエハのアニーリング方法および装置を
以下詳細に説明する。本発明を例証するために、具体的
な半導体ウエハとしてSi注入GaAsウエハを使用した。そ
の他の半導体材料およびその他のドーパントも、下記の
教示に従い、適当な変更を加えることにより処理でき
る。
この実施例で使用されたウエハは、直径が約5cm（２イ
ンチ）で厚さが約500μｍ（20ミル）の、元々ドープさ
れていない、（100）配向の化学的および機械的に研磨
された、半絶縁GaAsウエハであった。イオン注入の直前
に調製された5H2SO4:H2O2:H2O溶液中でエッチングする
ことにより、各ウエハの表面を厚さ約５μｍだけ除去し
た。29Siを非チャネリング方向に室温で注入した。ドー
ズ量および注入エネルギーはそれぞれ、３×1012cm-2お
よび60KeVであった。３×1012〜５×1012cm-2の範囲内
のその他のドーズ量および30〜800KeVの範囲内のその他
のエネルギーを使用し、これらのイオンを室温で注入す
ることもできる。RTAの前に、注入ウエハを、１〜500nm
の範囲内の厚さのｅ−ビーム堆積ガラスの薄膜で被封
（包封）した。１〜15モル％、好ましくは、２〜10モル
％のP2O5を含有するホスホシリケートガラス（PSG）は
保護特性が優れているので、RTAで使用するのに最も好
適である。アニーリング目的にとっては、30〜150nmの
範囲内、典型的には約100nm厚のPSG膜が好適である。
ンチ）で厚さが約500μｍ（20ミル）の、元々ドープさ
れていない、（100）配向の化学的および機械的に研磨
された、半絶縁GaAsウエハであった。イオン注入の直前
に調製された5H2SO4:H2O2:H2O溶液中でエッチングする
ことにより、各ウエハの表面を厚さ約５μｍだけ除去し
た。29Siを非チャネリング方向に室温で注入した。ドー
ズ量および注入エネルギーはそれぞれ、３×1012cm-2お
よび60KeVであった。３×1012〜５×1012cm-2の範囲内
のその他のドーズ量および30〜800KeVの範囲内のその他
のエネルギーを使用し、これらのイオンを室温で注入す
ることもできる。RTAの前に、注入ウエハを、１〜500nm
の範囲内の厚さのｅ−ビーム堆積ガラスの薄膜で被封
（包封）した。１〜15モル％、好ましくは、２〜10モル
％のP2O5を含有するホスホシリケートガラス（PSG）は
保護特性が優れているので、RTAで使用するのに最も好
適である。アニーリング目的にとっては、30〜150nmの
範囲内、典型的には約100nm厚のPSG膜が好適である。
SiO2ガラス中にP2O5が存在すると、ガラスの軟化温度を
低下させ、かつ、ガラスの熱膨張率を増大させる。その
結果、特にRTAによる熱処理アニーリング中の応力を低
下させる。また、リンの存在は例えば、アニーリング時
のイオン注入ドーパントの更なる拡散を阻止する。アニ
ーリング処理中のバリア層として使用されるPSGのP2O5
含量は、軟化温度がアニール温度以下であるが、同等な
結晶材料の融点がアニール温度以上であるように選択さ
れる。これらの条件下では、ガラス層は半導体表面に応
力を発生することなく、優れたバリアを形成する。15モ
ル％以上のP2O5含量は応力は低下させるが、膜が化学的
に不活性ではなくなる。１モル％以下の量も応力を著し
く低下させるが、ガラス軟化温度を殆ど低下させない。
多くの用途について、アニーリングは1200℃以下（例え
ば、GaAsの場合、800〜1050℃）が望ましいので、PSG中
のP2O5含量の一般的に有用な範囲は２〜10モル％であ
る。PSG中のP2O5含量の選択に関する一層詳細な説明は
米国特許第4731293号明細書に開示されている。
低下させ、かつ、ガラスの熱膨張率を増大させる。その
結果、特にRTAによる熱処理アニーリング中の応力を低
下させる。また、リンの存在は例えば、アニーリング時
のイオン注入ドーパントの更なる拡散を阻止する。アニ
ーリング処理中のバリア層として使用されるPSGのP2O5
含量は、軟化温度がアニール温度以下であるが、同等な
結晶材料の融点がアニール温度以上であるように選択さ
れる。これらの条件下では、ガラス層は半導体表面に応
力を発生することなく、優れたバリアを形成する。15モ
ル％以上のP2O5含量は応力は低下させるが、膜が化学的
に不活性ではなくなる。１モル％以下の量も応力を著し
く低下させるが、ガラス軟化温度を殆ど低下させない。
多くの用途について、アニーリングは1200℃以下（例え
ば、GaAsの場合、800〜1050℃）が望ましいので、PSG中
のP2O5含量の一般的に有用な範囲は２〜10モル％であ
る。PSG中のP2O5含量の選択に関する一層詳細な説明は
米国特許第4731293号明細書に開示されている。
ホスホシリケートガラスは、デイー・エー・フレミング
（D.A.Fleming）らの名前で1989年５月１日に出願され
た継続米国特許出願第345924号明細書に開示されてい
る、ゾル−ゲル技術によりｅ−ビーム堆積で使用するの
に、極めて効果的に、かつ、安価に製造できる。その他
の幾つかの材料、例えば、ボロシリケートまたは市販の
バイコール（Vycor）（登録商標）（B2O33wt％,Al2O31w
t％およびSiO296wt％）なども被封に使用できる。アバ
ランシホトダイオードのようなデバイスの製造における
ボロシリケートガラスの使用は米国特許第4819039号明
細書に開示されている。アバランシホトダイオードも含
め、様々な半導体デバイスの製造におけるPSGガラスの
使用は米国特許第4731293号明細書に開示されている。
（D.A.Fleming）らの名前で1989年５月１日に出願され
た継続米国特許出願第345924号明細書に開示されてい
る、ゾル−ゲル技術によりｅ−ビーム堆積で使用するの
に、極めて効果的に、かつ、安価に製造できる。その他
の幾つかの材料、例えば、ボロシリケートまたは市販の
バイコール（Vycor）（登録商標）（B2O33wt％,Al2O31w
t％およびSiO296wt％）なども被封に使用できる。アバ
ランシホトダイオードのようなデバイスの製造における
ボロシリケートガラスの使用は米国特許第4819039号明
細書に開示されている。アバランシホトダイオードも含
め、様々な半導体デバイスの製造におけるPSGガラスの
使用は米国特許第4731293号明細書に開示されている。
注入表面上に被封膜２を有するウエハ１を、窒素
（N2）、アルゴン、二次成形ガスどのような流動乾燥不
活性ガスの下で、アニーリング装置内でアニールした。
RTAに使用される装置は、開始温度（例えば、室温）と
最高アニーリング温度との中間の温度にまで半導体サン
プルを予備加熱するのに十分な熱エネルギーを提供する
ことができ、しかも、１〜30秒間の範囲内の時間にわた
って前記最高アニーリングに適当な、例えば、1100〜12
00℃以下の高熱エネルギーを提供できるものでなければ
ならない。米国のカリフォルニア州、サニベール（Sunn
yvale），ボレガス（Borregas）通り1325に所在のAGプ
ロセッシング テクノロジー社から市販されている、マ
イクロプロセッサー制御式のHEATPULSE（登録商標）410
ハロゲンランプアニーリングシステムが前記のような処
理目的に好適である。
（N2）、アルゴン、二次成形ガスどのような流動乾燥不
活性ガスの下で、アニーリング装置内でアニールした。
RTAに使用される装置は、開始温度（例えば、室温）と
最高アニーリング温度との中間の温度にまで半導体サン
プルを予備加熱するのに十分な熱エネルギーを提供する
ことができ、しかも、１〜30秒間の範囲内の時間にわた
って前記最高アニーリングに適当な、例えば、1100〜12
00℃以下の高熱エネルギーを提供できるものでなければ
ならない。米国のカリフォルニア州、サニベール（Sunn
yvale），ボレガス（Borregas）通り1325に所在のAGプ
ロセッシング テクノロジー社から市販されている、マ
イクロプロセッサー制御式のHEATPULSE（登録商標）410
ハロゲンランプアニーリングシステムが前記のような処
理目的に好適である。
代表的なアニーリング装置は第１図に示されるような加
熱チャンバ３を有する。加熱チャンバは、石英絶縁管
４、高輝度タングステン−ハロゲンランプの下部および
上部バンクおよび、水のような適当な冷却液体を通すた
めの導管７を有する。ランプ６はパルス化された輻射エ
ネルギーを放射し、絶縁管内のトレーまたはサセプタ８
上に載置されたウエハ１を加熱する。低温では、ウエハ
は可視光を吸収し、高温では、ウエハは赤外線を吸収す
る。熱エネルギーを絶縁管に向かって反射し、熱エネル
ギー分布を均一化させるために、反射面９が設けられて
いる。熱加工はランプ６の上部および下部バンクの間の
絶縁管４内で起こる。石英のような適当な材料のトレー
８は絶縁管４内に除去可能に配置され、そして、加工さ
れる注入被封ウエハ１を絶縁管内に支持するために使用
される。アニーリングをモニターするために、装置には
高温計（図示されていない）および熱電対（図示されて
いない）を取り付けることもできる。アニーリング温度
は一般的に、高温計センサで制御され、一方、625〜675
℃の範囲内以下のウエハ温度はクロメル−アルメル熱電
対のような熱電対でモニターされる。熱電対は、ウエハ
の下面と接触するようにウエハの隣のトレー８またはウ
エハ中に埋設するような適当な方法で配設できる。
熱チャンバ３を有する。加熱チャンバは、石英絶縁管
４、高輝度タングステン−ハロゲンランプの下部および
上部バンクおよび、水のような適当な冷却液体を通すた
めの導管７を有する。ランプ６はパルス化された輻射エ
ネルギーを放射し、絶縁管内のトレーまたはサセプタ８
上に載置されたウエハ１を加熱する。低温では、ウエハ
は可視光を吸収し、高温では、ウエハは赤外線を吸収す
る。熱エネルギーを絶縁管に向かって反射し、熱エネル
ギー分布を均一化させるために、反射面９が設けられて
いる。熱加工はランプ６の上部および下部バンクの間の
絶縁管４内で起こる。石英のような適当な材料のトレー
８は絶縁管４内に除去可能に配置され、そして、加工さ
れる注入被封ウエハ１を絶縁管内に支持するために使用
される。アニーリングをモニターするために、装置には
高温計（図示されていない）および熱電対（図示されて
いない）を取り付けることもできる。アニーリング温度
は一般的に、高温計センサで制御され、一方、625〜675
℃の範囲内以下のウエハ温度はクロメル−アルメル熱電
対のような熱電対でモニターされる。熱電対は、ウエハ
の下面と接触するようにウエハの隣のトレー８またはウ
エハ中に埋設するような適当な方法で配設できる。
本発明によれば、注入被封ウエハ１を、トレー８上に載
置する前に、“ブラックボックス”と命名された器具内
に封入する。この器具は３種類の構成部材、ウエハ１を
支持するためのベースまたはプレート10、ウエハを包囲
するためのガードリング11およびベースとガードリング
で形成されたキャビティを密封するためのリッドまたは
カバー12からなる。“ブラックボックス”構成部材は概
ね全ての入射輻射エネルギー（すなわち、ランプ６の発
光）を吸収し、そして、吸収エネルギーを主に輻射によ
り放散する“黒体”材料からなる。“ブラックボック
ス”構成部材はまた、操作条件下で安定であり、しか
も、気体状雰囲気（例えば、N2）に対して不活性な材料
でなければならない。この実施例では、“ブラックボッ
クス”構成部材はグラファイトまたはシリコンから選択
される材料から形成されている。“ブラックボックス”
構成部材の材料により、特に、一層高いRTA温度で、ウ
エハの材料が汚染される可能性を低減することが常に望
ましいので、これらの構成部材の少なくとも内部露出面
を被封ガラス薄膜で被覆することもできる。この被覆は
100〜500nm厚のような適当な厚さで塗布することができ
る。この被覆は、ウエハの被封に使用された材料と同一
のガラス材料からなることが好ましい。しかし、バイコ
ールまたはSiO2のようなその他の被封材料も同様に使用
できる。
置する前に、“ブラックボックス”と命名された器具内
に封入する。この器具は３種類の構成部材、ウエハ１を
支持するためのベースまたはプレート10、ウエハを包囲
するためのガードリング11およびベースとガードリング
で形成されたキャビティを密封するためのリッドまたは
カバー12からなる。“ブラックボックス”構成部材は概
ね全ての入射輻射エネルギー（すなわち、ランプ６の発
光）を吸収し、そして、吸収エネルギーを主に輻射によ
り放散する“黒体”材料からなる。“ブラックボック
ス”構成部材はまた、操作条件下で安定であり、しか
も、気体状雰囲気（例えば、N2）に対して不活性な材料
でなければならない。この実施例では、“ブラックボッ
クス”構成部材はグラファイトまたはシリコンから選択
される材料から形成されている。“ブラックボックス”
構成部材の材料により、特に、一層高いRTA温度で、ウ
エハの材料が汚染される可能性を低減することが常に望
ましいので、これらの構成部材の少なくとも内部露出面
を被封ガラス薄膜で被覆することもできる。この被覆は
100〜500nm厚のような適当な厚さで塗布することができ
る。この被覆は、ウエハの被封に使用された材料と同一
のガラス材料からなることが好ましい。しかし、バイコ
ールまたはSiO2のようなその他の被封材料も同様に使用
できる。
ガードリング11の内径寸法は、注入ウエハとガードリン
グとの間に小さな隙間を形成するために、アニールされ
るウエハ１の寸法よりも若干大きい。この隙間の存在に
より、キャビティ内でウエハが膨張することができ、し
かも、“ブラックボックス”のガードリングとウエハと
の間で熱が効率的に、しかも、均等に分布伝達される。
同様な理由により、ガードリングの高さは注入ウエハの
厚さよりも若干高い。これにより、リッド12は注入ウエ
ハ１から離されている。一般的に厚さが約500μｍのウ
エハの場合、ガードリングの高さは600〜900nmである。
これにより、ウエハとリッドとの間に少なくとも100μ
ｍの隙間が形成される。同様な隙間はガードリングの内
壁とウエハの間にも形成される。従って、ガードリン
グ、ベースおよびリッドの外寸は特定の間隔開孔14（第
２図参照）内でトレー上に配置可能な保持装置13の境界
内に嵌着するように選択できる。一般的にベース、リッ
ドおよびガードリングの壁は各々、厚さが600〜1000μ
ｍである。従って、直径が約5cm（２インチ）の注入ウ
エハの場合、ガードリングの内寸は直径が約5.7cm（2.2
5インチ）であり、ベース、ガードリングおよびリッド
の外寸は、直径が約7.6cm（３インチ）である。直径が
約7.6cm（３インチ）の注入ウエハの場合、ガードリン
グの内寸は直径が約8.3cm（3.25インチ）であり、“ブ
ラックボックス”構成部材の外寸はそれぞれ直径が約10
cm（４インチ）である。使用されるトレーの締結装置に
嵌着させるために、それぞれ異なる外寸も同様に選択す
ることができる。
グとの間に小さな隙間を形成するために、アニールされ
るウエハ１の寸法よりも若干大きい。この隙間の存在に
より、キャビティ内でウエハが膨張することができ、し
かも、“ブラックボックス”のガードリングとウエハと
の間で熱が効率的に、しかも、均等に分布伝達される。
同様な理由により、ガードリングの高さは注入ウエハの
厚さよりも若干高い。これにより、リッド12は注入ウエ
ハ１から離されている。一般的に厚さが約500μｍのウ
エハの場合、ガードリングの高さは600〜900nmである。
これにより、ウエハとリッドとの間に少なくとも100μ
ｍの隙間が形成される。同様な隙間はガードリングの内
壁とウエハの間にも形成される。従って、ガードリン
グ、ベースおよびリッドの外寸は特定の間隔開孔14（第
２図参照）内でトレー上に配置可能な保持装置13の境界
内に嵌着するように選択できる。一般的にベース、リッ
ドおよびガードリングの壁は各々、厚さが600〜1000μ
ｍである。従って、直径が約5cm（２インチ）の注入ウ
エハの場合、ガードリングの内寸は直径が約5.7cm（2.2
5インチ）であり、ベース、ガードリングおよびリッド
の外寸は、直径が約7.6cm（３インチ）である。直径が
約7.6cm（３インチ）の注入ウエハの場合、ガードリン
グの内寸は直径が約8.3cm（3.25インチ）であり、“ブ
ラックボックス”構成部材の外寸はそれぞれ直径が約10
cm（４インチ）である。使用されるトレーの締結装置に
嵌着させるために、それぞれ異なる外寸も同様に選択す
ることができる。
アニーリング前に、ベース10をトレー８上に配置し、ガ
ードリング11をベース10上に配置し、被封ウエハ１を注
入面を上にして、ガードリング11により形成されたキャ
ビティ内のベース10上に配置し、その後、リッド12をガ
ードリング11上に配置し、前記のようにして形成された
“ブラックボックス”内にウエハ11を閉じ込める。別法
として、ガードリングをベース上に配置する前に、ウエ
ハ１をベース10上に配置することもできるし、または、
“ブラックボックス”をトレー上に配置する前に、ウエ
ハを有する“ブラックボックス”を組み立てることもで
きる。
ードリング11をベース10上に配置し、被封ウエハ１を注
入面を上にして、ガードリング11により形成されたキャ
ビティ内のベース10上に配置し、その後、リッド12をガ
ードリング11上に配置し、前記のようにして形成された
“ブラックボックス”内にウエハ11を閉じ込める。別法
として、ガードリングをベース上に配置する前に、ウエ
ハ１をベース10上に配置することもできるし、または、
“ブラックボックス”をトレー上に配置する前に、ウエ
ハを有する“ブラックボックス”を組み立てることもで
きる。
絶縁管４を通して、すなわち、“ブラックボックス”上
にN2のような乾燥不活性ガスを流入させた後、ウエハ１
をRTAにかける。特別な実施例では、アニーリングサイ
クルは、第３図に示されるように、前アニール工程、主
アニーリングパルス化工程および後アニール工程からな
る３段階アニールサイクルと、これに続く冷却工程から
なる。
にN2のような乾燥不活性ガスを流入させた後、ウエハ１
をRTAにかける。特別な実施例では、アニーリングサイ
クルは、第３図に示されるように、前アニール工程、主
アニーリングパルス化工程および後アニール工程からな
る３段階アニールサイクルと、これに続く冷却工程から
なる。
前アニール工程は、温度を625〜675℃の範囲内にまで上
昇させ、この温度を、“ブラックボックス”ばかりでな
くボックス内のウエハを予備加熱するのに十分な時間に
わたって維持することにより行われる。これにより、ウ
エハが一層高いアニーリング温度に直接曝されるときに
受ける熱衝撃の作用が軽減される。前アニール工程は約
650℃で約30秒間にわたって行われることが好ましい。
主アニーリングパルス化工程は900〜1000℃の範囲内の
温度で、イオン注入により引き起こされたウエハ１の表
面中の損傷を回復させるのに十分な時間にわたって行わ
れる。50秒間以下の時間が有用である。５〜20秒間の範
囲内の時間が最も好適である。主アニーリングパルス化
工程は950℃最高温度で、約10秒間にわたって行うこと
が好ましい。後アニール工程は825〜875℃の範囲内の温
度で、高温アニールにより引き起こされた応力を緩和す
るのに十分な時間にわたって行われる。後アニールは、
パルスアニールで処理されたウエハを約850℃で約30秒
間維持することにより行うことが好ましい。後アニール
工程の後、ウエハを５〜50℃／秒の速度で、少なくとも
550℃まで冷却させる。一般的に、冷却は約30℃／秒以
下の冷却速度で行われる。アニール処理されたウエハの
温度が200℃以下にまで低下したら、加熱チャンバー３
からウエハ１を取り出す。アニーリング後、アニール処
理済みウエハ１上の被封膜２はそのまま残置させること
もできるし、あるいは、後のデバイス加工のために非被
封表面が所望であれば、HF:H2Oエッチング溶液を用い
て、被封膜を除去することもできる。
昇させ、この温度を、“ブラックボックス”ばかりでな
くボックス内のウエハを予備加熱するのに十分な時間に
わたって維持することにより行われる。これにより、ウ
エハが一層高いアニーリング温度に直接曝されるときに
受ける熱衝撃の作用が軽減される。前アニール工程は約
650℃で約30秒間にわたって行われることが好ましい。
主アニーリングパルス化工程は900〜1000℃の範囲内の
温度で、イオン注入により引き起こされたウエハ１の表
面中の損傷を回復させるのに十分な時間にわたって行わ
れる。50秒間以下の時間が有用である。５〜20秒間の範
囲内の時間が最も好適である。主アニーリングパルス化
工程は950℃最高温度で、約10秒間にわたって行うこと
が好ましい。後アニール工程は825〜875℃の範囲内の温
度で、高温アニールにより引き起こされた応力を緩和す
るのに十分な時間にわたって行われる。後アニールは、
パルスアニールで処理されたウエハを約850℃で約30秒
間維持することにより行うことが好ましい。後アニール
工程の後、ウエハを５〜50℃／秒の速度で、少なくとも
550℃まで冷却させる。一般的に、冷却は約30℃／秒以
下の冷却速度で行われる。アニール処理されたウエハの
温度が200℃以下にまで低下したら、加熱チャンバー３
からウエハ１を取り出す。アニーリング後、アニール処
理済みウエハ１上の被封膜２はそのまま残置させること
もできるし、あるいは、後のデバイス加工のために非被
封表面が所望であれば、HF:H2Oエッチング溶液を用い
て、被封膜を除去することもできる。
スリップラインに対する主アニーリング温度と時間の有
効性を測定するために、多数のウエハを925〜1000℃の
最高温度で、５〜20秒間の範囲内の時間にわたってアニ
ールした。このようにしてアニールされた全てのウエハ
は、光学顕微鏡で検査したところ、熱損傷を全く受けて
いなかった。ウエハのスリップラインを試験するため
に、このウエハを溶融（300℃）KOH中で20秒間エッチン
グした。
効性を測定するために、多数のウエハを925〜1000℃の
最高温度で、５〜20秒間の範囲内の時間にわたってアニ
ールした。このようにしてアニールされた全てのウエハ
は、光学顕微鏡で検査したところ、熱損傷を全く受けて
いなかった。ウエハのスリップラインを試験するため
に、このウエハを溶融（300℃）KOH中で20秒間エッチン
グした。
グラファイトまたはシリコンからなるガードリングおよ
びリッドを有する“ブラックボックス”の使用によるス
リップラインの除去有効性は第４図、第５図、第６図お
よび第７図に示されている。この試験では、同じGaAsブ
ールから得た４種類の注入被封ウエハ（それぞれ、第５
図、第６図および第７図に示されている）を、650℃で3
0秒間の前アニール工程と、950℃の最高温度で約10秒間
の主アニーリングパルス工程と、850℃で約30秒間の後
アニール工程を含む３段階サイクルを用いてアニールし
た。第４図、第６図および第７図にそれぞれ示されたウ
エハは850℃の後アニール温度から約30℃／秒の普通の
冷却速度で冷却させ、第５図に示されたウエハは約10℃
／秒の冷却速度で冷却した。
びリッドを有する“ブラックボックス”の使用によるス
リップラインの除去有効性は第４図、第５図、第６図お
よび第７図に示されている。この試験では、同じGaAsブ
ールから得た４種類の注入被封ウエハ（それぞれ、第５
図、第６図および第７図に示されている）を、650℃で3
0秒間の前アニール工程と、950℃の最高温度で約10秒間
の主アニーリングパルス工程と、850℃で約30秒間の後
アニール工程を含む３段階サイクルを用いてアニールし
た。第４図、第６図および第７図にそれぞれ示されたウ
エハは850℃の後アニール温度から約30℃／秒の普通の
冷却速度で冷却させ、第５図に示されたウエハは約10℃
／秒の冷却速度で冷却した。
第４図に示されたウエハはシリコン製のベースとグラフ
ァイト製のガードリングおよびリッドにより形成された
“ブラックボックス”の内部でアニールした。このウエ
ハにおけるスリップラインによる損傷の形態学的分布は
表面の10％未満からなる小さな境界領域に限定されてい
た。ウエハＢを同じタイプの“ブラックボックス”を用
いてアニールし、最初のウエハよりも遅い冷却速度（10
℃／秒未満）で、850℃から600℃にまで冷却した。この
ウエハを分析したところ、これらの条件下では、ウエハ
には全くスリップラインが存在しなかった。この方法の
再現性は、925〜1000℃の範囲内の最高温度でアニール
された20枚以上のウエハについて確認された。グラファ
イト製のガードリングおよびリッドを使用することな
く、緩慢な冷却速度だけを使用してもスリップラインを
除去することはできない。シリコン製のガードリングお
よびリッドにより得られた結果も、グラファイト製のガ
ードリングおよびリッドの使用により得られた結果に匹
敵するほど十分に満足のいくものであった。
ァイト製のガードリングおよびリッドにより形成された
“ブラックボックス”の内部でアニールした。このウエ
ハにおけるスリップラインによる損傷の形態学的分布は
表面の10％未満からなる小さな境界領域に限定されてい
た。ウエハＢを同じタイプの“ブラックボックス”を用
いてアニールし、最初のウエハよりも遅い冷却速度（10
℃／秒未満）で、850℃から600℃にまで冷却した。この
ウエハを分析したところ、これらの条件下では、ウエハ
には全くスリップラインが存在しなかった。この方法の
再現性は、925〜1000℃の範囲内の最高温度でアニール
された20枚以上のウエハについて確認された。グラファ
イト製のガードリングおよびリッドを使用することな
く、緩慢な冷却速度だけを使用してもスリップラインを
除去することはできない。シリコン製のガードリングお
よびリッドにより得られた結果も、グラファイト製のガ
ードリングおよびリッドの使用により得られた結果に匹
敵するほど十分に満足のいくものであった。
比較の為に、ガードリングまたはリッドなしに、シリコ
ンベース上でウエハＣをアニールした。このウエハのス
リップライン密度は、このウエハをデバイス製造で使用
不能にするほど高かった。ウエハＤを、溶融SiO2製ガー
ドリングおよびシリコン製リッドにより形成されたボッ
クスのキャビティ内でアニールした。この場合、（ガー
ドリングおよびリッドのない場合の密度に対して）スリ
ップラインの密度は若干低下したが、ウエハの75％以上
がデバイス用途に適合しなかった。アルミナ製ガードリ
ングおよびシリコンまたはグラファイト製リッドにより
得られた結果も、溶融シリカ製のガードリングにより得
られた結果に比べて、不満足なものであった。
ンベース上でウエハＣをアニールした。このウエハのス
リップライン密度は、このウエハをデバイス製造で使用
不能にするほど高かった。ウエハＤを、溶融SiO2製ガー
ドリングおよびシリコン製リッドにより形成されたボッ
クスのキャビティ内でアニールした。この場合、（ガー
ドリングおよびリッドのない場合の密度に対して）スリ
ップラインの密度は若干低下したが、ウエハの75％以上
がデバイス用途に適合しなかった。アルミナ製ガードリ
ングおよびシリコンまたはグラファイト製リッドにより
得られた結果も、溶融シリカ製のガードリングにより得
られた結果に比べて、不満足なものであった。
これらの実験例は、グラファイトまたはシリコンのよう
な黒体材料からなるガードリングおよびリッドを有する
“ブラックボックス”器具を使用するとスリップ損傷が
効果的に除去されることを示している。溶融シリカまた
はアルミナ製のガードリングはスリップラインの防止に
は効果がないことが発見された。同様に、溶融シリカま
たはアルミナ製のガードリングおよびリッドを使用する
場合も不満足な結果が得られた。
な黒体材料からなるガードリングおよびリッドを有する
“ブラックボックス”器具を使用するとスリップ損傷が
効果的に除去されることを示している。溶融シリカまた
はアルミナ製のガードリングはスリップラインの防止に
は効果がないことが発見された。同様に、溶融シリカま
たはアルミナ製のガードリングおよびリッドを使用する
場合も不満足な結果が得られた。
前アニールと主アニーリング工程を含む２段階アニール
を超える、本発明の３段階アニールの利点を次のように
して調べた。多数の直径5cm（２インチ）ウエハを２等
分した。各ウエハからの１片を、650℃で約30秒間、前
アニールし、続いて、950℃で約10秒間、主アニーリン
グすることからなる２段階アニールを用いて活性化させ
た。同じウエハの残りの片を第３図に示されるような３
段階サイクルを用いてアニールした。両方のアニール処
理は、シリコン製ベースとグラファイト製のガードリン
グおよびリッドを有する“ブラックボックス”を用いて
行った。スリップラインについて調べたところ、両方の
片ともスリップラインは存在しないことが確認された。
このことは、“ブラックボックス”が２段階または３段
階RTAの何れの方法についても、スリップラインの発生
防止に有効であることを示している。
を超える、本発明の３段階アニールの利点を次のように
して調べた。多数の直径5cm（２インチ）ウエハを２等
分した。各ウエハからの１片を、650℃で約30秒間、前
アニールし、続いて、950℃で約10秒間、主アニーリン
グすることからなる２段階アニールを用いて活性化させ
た。同じウエハの残りの片を第３図に示されるような３
段階サイクルを用いてアニールした。両方のアニール処
理は、シリコン製ベースとグラファイト製のガードリン
グおよびリッドを有する“ブラックボックス”を用いて
行った。スリップラインについて調べたところ、両方の
片ともスリップラインは存在しないことが確認された。
このことは、“ブラックボックス”が２段階または３段
階RTAの何れの方法についても、スリップラインの発生
防止に有効であることを示している。
しかし、２段階アニールから得られる移動度および活性
度特性は３段階アニールから得られる移動度および活性
度特性ほど有効ではない。２段階または３段階アニール
の何れの方法から得られる活性も同等であり、ほぼ100
％であった。しかし、２段階アニールにより得られる平
均移動度は３段階アニールにより得られる平均移動度よ
りも著しく低かった。
度特性は３段階アニールから得られる移動度および活性
度特性ほど有効ではない。２段階または３段階アニール
の何れの方法から得られる活性も同等であり、ほぼ100
％であった。しかし、２段階アニールにより得られる平
均移動度は３段階アニールにより得られる平均移動度よ
りも著しく低かった。
キャリア濃度対深さプロファイルを水銀プローブによる
Ｃ−Ｖ測定から得た。水銀プローブはTi−Auショットキ
ーバリアダイオードを用いてバルクｎ−GaAs標準に対し
て較正した。Ｃ−Ｖ測定の結果、キャリア濃度対深さプ
ロファイルが得られた。このプロファイルは、ほぼ100
％活性を示す両方の片に関する理論的なLSSプロファイ
ル曲線と非常によく一致した。直径7.6cm（３インチ）
のGaAsウエハの３段階アニーリングから得られた代表的
な深さプロファイルを第８図に示す。LSSプロファイル
は実線で示されている。実線の曲線は理論的またはLSS
曲線を示し、リンドハード（Lindhard），シャルフト
（Scharft）およびシュロット（Schlott）理論から誘導
された投影範囲および投影標準を用いることにより得
た。これについては、ニューヨークのジョンウイリーア
ンドサンズ社から出版された、ジェームス エフ・ギボ
ン（James F.Gibbon）、ウイリアム エス・ジョンソン
（William S.Johnson）およびステイーブン ダブリュ
・ミルロイー（Steven W.Mylroie）による“投影範囲統
計，半導体および関連材料（Projected Range Statisti
cs,Semiconductors and Related Materials）”第２版
に詳細に説明されている。
Ｃ−Ｖ測定から得た。水銀プローブはTi−Auショットキ
ーバリアダイオードを用いてバルクｎ−GaAs標準に対し
て較正した。Ｃ−Ｖ測定の結果、キャリア濃度対深さプ
ロファイルが得られた。このプロファイルは、ほぼ100
％活性を示す両方の片に関する理論的なLSSプロファイ
ル曲線と非常によく一致した。直径7.6cm（３インチ）
のGaAsウエハの３段階アニーリングから得られた代表的
な深さプロファイルを第８図に示す。LSSプロファイル
は実線で示されている。実線の曲線は理論的またはLSS
曲線を示し、リンドハード（Lindhard），シャルフト
（Scharft）およびシュロット（Schlott）理論から誘導
された投影範囲および投影標準を用いることにより得
た。これについては、ニューヨークのジョンウイリーア
ンドサンズ社から出版された、ジェームス エフ・ギボ
ン（James F.Gibbon）、ウイリアム エス・ジョンソン
（William S.Johnson）およびステイーブン ダブリュ
・ミルロイー（Steven W.Mylroie）による“投影範囲統
計，半導体および関連材料（Projected Range Statisti
cs,Semiconductors and Related Materials）”第２版
に詳細に説明されている。
ファンデルパウ（Van der Pauw）の法則を用いてホール
効果およびシート抵抗率測定を行い、注入活性層のシー
トキャリア濃度（Ng）および平均シート移動度（μｍ）
を調べた。２段階アニール処理片に関するホール測定で
は、平均移動度は1500〜2000cm2/V.S.の範囲内であった
が、３段階アニール処理片の移動度は2500〜3000cm2/V.
S.であった。GaAsの所定のウエハにおける移動度の局所
変動は普通に認められ、サンプル中のディスロケーショ
ン（転位）の変動に比例する。短時間熱処理および冷却
工程がRTA法中に含まれるという事実からすれば、アニ
ール中にトラップ格子欠陥が形成される可能性がある。
このようなトラップ欠陥の存在は注入層内の多数のキャ
リアの低移動度を形成することもある。従って、２段階
アニールサイクル（650℃で約30秒間の前アニール工程
と、続いて、950℃で約10秒間の主アニーリングパルス
化工程）により得られたほぼ100％活性化された層にお
ける低移動度測定値は、EN1トラップの存在に起因す
る。
効果およびシート抵抗率測定を行い、注入活性層のシー
トキャリア濃度（Ng）および平均シート移動度（μｍ）
を調べた。２段階アニール処理片に関するホール測定で
は、平均移動度は1500〜2000cm2/V.S.の範囲内であった
が、３段階アニール処理片の移動度は2500〜3000cm2/V.
S.であった。GaAsの所定のウエハにおける移動度の局所
変動は普通に認められ、サンプル中のディスロケーショ
ン（転位）の変動に比例する。短時間熱処理および冷却
工程がRTA法中に含まれるという事実からすれば、アニ
ール中にトラップ格子欠陥が形成される可能性がある。
このようなトラップ欠陥の存在は注入層内の多数のキャ
リアの低移動度を形成することもある。従って、２段階
アニールサイクル（650℃で約30秒間の前アニール工程
と、続いて、950℃で約10秒間の主アニーリングパルス
化工程）により得られたほぼ100％活性化された層にお
ける低移動度測定値は、EN1トラップの存在に起因す
る。
再現性のある高移動度を有する活性化層は、最後の工程
が30秒間の850℃アニールからなる３段階アニールサイ
クルを使用することにより得られた。一層高い移動度は
３段階アニールサイクルを用いて活性化されたウエハで
観察されたので、この方法ではEN1トラップは形成され
ないものと思われる。さもなければ、EN1トラップが存
在すれば、キャリアのスキャッタリングにより低移動度
が得られるはずである。それにも拘らず、EN1トラップ
欠陥が主アニーリングパルス化工程により発生されるな
らば、このような欠陥は後アニール工程で除去されたも
のと思われる。実際、この想像は、EN1トラップは長時
間（25秒間超）アニーリングにより消滅されたとする、
前記のカズハラおよびノザキの観察により実証されてい
る。
が30秒間の850℃アニールからなる３段階アニールサイ
クルを使用することにより得られた。一層高い移動度は
３段階アニールサイクルを用いて活性化されたウエハで
観察されたので、この方法ではEN1トラップは形成され
ないものと思われる。さもなければ、EN1トラップが存
在すれば、キャリアのスキャッタリングにより低移動度
が得られるはずである。それにも拘らず、EN1トラップ
欠陥が主アニーリングパルス化工程により発生されるな
らば、このような欠陥は後アニール工程で除去されたも
のと思われる。実際、この想像は、EN1トラップは長時
間（25秒間超）アニーリングにより消滅されたとする、
前記のカズハラおよびノザキの観察により実証されてい
る。
［発明の効果］ 以上説明したように、本発明によれば、再現性のある高
移動度と均一な活性度を有し、スリップラインを殆ど有
しないイオン注入半導体ウエハを得ることができる。
移動度と均一な活性度を有し、スリップラインを殆ど有
しないイオン注入半導体ウエハを得ることができる。
第１図は本発明によるRTAを実施するのに使用される部
材の幾つかを含む、代表的なアニーリング装置の加熱チ
ャンバーの断面図である。 第２図は本発明により半導体ウエハをアニーリングする
のに使用される“ブラックボックス”アニーリング器具
の構成部材の分解組立図である。 第３図はSi注入GaAsウエハをアニーリングするための３
段階アニーリングサイクルのグラフ図である。 第４図，第５図，第６図および第７図はRTA処理GaAsウ
エハの形態学的品質に対するRTAの効果の４種類の可変
要因を比較するウエハ平面図である。 第８図は60KeVのエネルギーで、29Siが３×1012cm-2の
ドーズ量で注入され、650℃で30秒間、950℃で10秒間お
よび850℃で30秒間の３段階サイクルを用いてアニール
されたGaAsの、深さに対するキャリア濃度プロファイル
を示すグラフ図である。
材の幾つかを含む、代表的なアニーリング装置の加熱チ
ャンバーの断面図である。 第２図は本発明により半導体ウエハをアニーリングする
のに使用される“ブラックボックス”アニーリング器具
の構成部材の分解組立図である。 第３図はSi注入GaAsウエハをアニーリングするための３
段階アニーリングサイクルのグラフ図である。 第４図，第５図，第６図および第７図はRTA処理GaAsウ
エハの形態学的品質に対するRTAの効果の４種類の可変
要因を比較するウエハ平面図である。 第８図は60KeVのエネルギーで、29Siが３×1012cm-2の
ドーズ量で注入され、650℃で30秒間、950℃で10秒間お
よび850℃で30秒間の３段階サイクルを用いてアニール
されたGaAsの、深さに対するキャリア濃度プロファイル
を示すグラフ図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ショバ シン アメリカ合衆国，07901 ニュージャージ ィ サミット，カヌー ブルック パーク ウェイ 55 (72)発明者 ルグラン ジィ．ヴァン ウィテール アメリカ合衆国，07960 ニュージャージ ィ モリスタウン，テリー ドライブ ２ (72)発明者 ジョージ ジェイ．ザイジック アメリカ合衆国，07832 ニュージャージ ィ コロンビア，ルーラル ライト １, ピィ．オー．ボックス 1762 (56)参考文献 特開 昭64−8616（ＪＰ，Ａ)
Claims (8)
- 【請求項１】ウエハの少なくとも一方の表面の少なくと
も１箇所の選択領域にドーパントイオンが注入されてお
り、そして、前記表面上に被封材料の層を有する半導体
のウエハを短時間熱処理アニール（RTA）し、前記RTA
は、該ウエハに、イオン注入により前記表面に生じた損
傷を除去し、ウエハの前表面の前記少なくとも１箇所の
選択領域中のドーパントイオンを活性化するのに十分な
時間にわたって所定の温度を加える、少なくとも主アニ
ーリング工程を含み、 前記RTAの前に、ウエハの下面をカバーするベース、ウ
エハのリング状側面をカバーする環状ガードリング、お
よびウエハの上面をカバーするリッドからなる容器（以
下、“ブラックボックス”と呼ぶ）のキャビティー内に
ウエハを閉じ込め、この状態でブラックボックスを治具
で支持して前記RTAを行い、前記ブラックボックス構成
材料の、ベース、ガードリングおよびリッドはアニーリ
ング条件下で安定である、 ことを特徴とする半導体デバイスの製造方法。 - 【請求項２】前記RTAは前記主アニーリング工程の前
に、前アニール工程を有し、該前アニール工程は主アニ
ーリング工程により生じる、半導体材料に対する熱衝撃
を軽減するのに十分な温度と時間で行われ、そして、主
アニーリング工程の後に後アニール工程が続き、該後ア
ニール工程は主アニーリング工程により生じた応力を緩
和するのに十分な温度と時間で行われる請求項１の半導
体デバイスの製造方法。 - 【請求項３】前記化合物半導体材料はGaAsからなり、前
記RTAは、内部にウエハを有するブラックボックスを、6
25〜675℃の範囲内の温度で20〜40秒間にわたる前アニ
ール工程、900〜1000℃の範囲内の最高温度で５〜20秒
間にわたる主アニーリング工程および825〜875℃の範囲
内の温度で25〜35秒間にわたる後アニール工程に連続的
に晒し、続いて、５〜50℃／秒の速度で冷却することを
含む請求項１の半導体デバイスの製造方法。 - 【請求項４】前記化合物半導体はGaAsであり、前記RTA
は、内部にウエハを有するブラックボックスを、約650
℃の温度で約30秒間にわたる前アニール工程、約950℃
の最高温度で約10秒間にわたる主アニーリング工程およ
び約850℃の温度で約30秒間にわたる後アニール工程に
連続的に晒し、続いて、５〜50℃／秒の速度で冷却する
ことを含む請求項１の半導体デバイスの製造方法。 - 【請求項５】前記冷却は30℃／秒以下の速度で行われる
請求項３の半導体デバイスの製造方法。 - 【請求項６】前記冷却は10℃／秒以下の速度で行われる
請求項３の半導体デバイスの製造方法。 - 【請求項７】前記被封材料はホスホシリケートガラス、
ボロシリケートガラスおよびバイコール（登録商標）か
らなる群から選択されるガラスからなる請求項１の半導
体デバイスの製造方法。 - 【請求項８】前記被封材料はP2O5を２〜10モル％含有す
るホスホシリケートガラスからなる請求項１の半導体デ
バイスの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US345923 | 1989-05-01 | ||
| US07/345,923 US5011794A (en) | 1989-05-01 | 1989-05-01 | Procedure for rapid thermal annealing of implanted semiconductors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02303121A JPH02303121A (ja) | 1990-12-17 |
| JPH0750691B2 true JPH0750691B2 (ja) | 1995-05-31 |
Family
ID=23357116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2111889A Expired - Lifetime JPH0750691B2 (ja) | 1989-05-01 | 1990-05-01 | 半導体デバイスの製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5011794A (ja) |
| EP (1) | EP0399662B1 (ja) |
| JP (1) | JPH0750691B2 (ja) |
| KR (1) | KR950014610B1 (ja) |
| CA (1) | CA2015411C (ja) |
| DE (1) | DE69020802T2 (ja) |
| ES (1) | ES2074536T3 (ja) |
| HK (1) | HK100596A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006505959A (ja) * | 2002-11-05 | 2006-02-16 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 縁部を有する多層ウェハの急速熱アニール方法 |
Families Citing this family (70)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645131B2 (ja) * | 1990-03-28 | 1994-06-15 | 日本碍子株式会社 | セラミック長尺成形体乾燥用治具 |
| JPH04198095A (ja) * | 1990-11-28 | 1992-07-17 | Fujitsu Ltd | 化合物半導体薄膜成長方法 |
| DE4140387C2 (de) * | 1991-12-07 | 1998-10-15 | Inst Halbleiterphysik Gmbh | Vorrichtung und Verfahren zur verformungsfreien Bearbeitung von Halbleitermaterialscheiben in schnellen thermischen Prozessen |
| US5444217A (en) * | 1993-01-21 | 1995-08-22 | Moore Epitaxial Inc. | Rapid thermal processing apparatus for processing semiconductor wafers |
| US5820686A (en) * | 1993-01-21 | 1998-10-13 | Moore Epitaxial, Inc. | Multi-layer susceptor for rapid thermal process reactors |
| US5580388A (en) * | 1993-01-21 | 1996-12-03 | Moore Epitaxial, Inc. | Multi-layer susceptor for rapid thermal process reactors |
| US5680502A (en) * | 1995-04-03 | 1997-10-21 | Varian Associates, Inc. | Thin film heat treatment apparatus with conductively heated table and surrounding radiation shield |
| US5830277A (en) * | 1995-05-26 | 1998-11-03 | Mattson Technology, Inc. | Thermal processing system with supplemental resistive heater and shielded optical pyrometry |
| US6002109A (en) * | 1995-07-10 | 1999-12-14 | Mattson Technology, Inc. | System and method for thermal processing of a semiconductor substrate |
| US5861609A (en) * | 1995-10-02 | 1999-01-19 | Kaltenbrunner; Guenter | Method and apparatus for rapid thermal processing |
| US6133550A (en) | 1996-03-22 | 2000-10-17 | Sandia Corporation | Method and apparatus for thermal processing of semiconductor substrates |
| JP3563224B2 (ja) | 1996-03-25 | 2004-09-08 | 住友電気工業株式会社 | 半導体ウエハの評価方法、熱処理方法、および熱処理装置 |
| US5837555A (en) * | 1996-04-12 | 1998-11-17 | Ast Electronik | Apparatus and method for rapid thermal processing |
| US6046439A (en) * | 1996-06-17 | 2000-04-04 | Mattson Technology, Inc. | System and method for thermal processing of a semiconductor substrate |
| US6198074B1 (en) | 1996-09-06 | 2001-03-06 | Mattson Technology, Inc. | System and method for rapid thermal processing with transitional heater |
| US7470142B2 (en) * | 2004-06-21 | 2008-12-30 | Sang-Yun Lee | Wafer bonding method |
| JPH10154713A (ja) * | 1996-11-22 | 1998-06-09 | Shin Etsu Handotai Co Ltd | シリコンウエーハの熱処理方法およびシリコンウエーハ |
| US5960158A (en) | 1997-07-11 | 1999-09-28 | Ag Associates | Apparatus and method for filtering light in a thermal processing chamber |
| US6207591B1 (en) * | 1997-11-14 | 2001-03-27 | Kabushiki Kaisha Toshiba | Method and equipment for manufacturing semiconductor device |
| DE19808246B4 (de) * | 1998-02-27 | 2004-05-13 | Daimlerchrysler Ag | Verfahren zur Herstellung eines mikroelektronischen Halbleiterbauelements mittels Ionenimplatation |
| US5970214A (en) * | 1998-05-14 | 1999-10-19 | Ag Associates | Heating device for semiconductor wafers |
| US5930456A (en) * | 1998-05-14 | 1999-07-27 | Ag Associates | Heating device for semiconductor wafers |
| US6210484B1 (en) | 1998-09-09 | 2001-04-03 | Steag Rtp Systems, Inc. | Heating device containing a multi-lamp cone for heating semiconductor wafers |
| US6771895B2 (en) | 1999-01-06 | 2004-08-03 | Mattson Technology, Inc. | Heating device for heating semiconductor wafers in thermal processing chambers |
| US6303411B1 (en) | 1999-05-03 | 2001-10-16 | Vortek Industries Ltd. | Spatially resolved temperature measurement and irradiance control |
| DE19920871B4 (de) * | 1999-05-06 | 2004-07-01 | Steag Rtp Systems Gmbh | Verfahren zum Aktivieren von Ladungsträgern durch strahlungsunterstützte Wärmebehandlung |
| US6416318B1 (en) * | 1999-06-16 | 2002-07-09 | Silicon Valley Group, Inc. | Process chamber assembly with reflective hot plate and pivoting lid |
| JP2001007039A (ja) | 1999-06-18 | 2001-01-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| DE19936081A1 (de) * | 1999-07-30 | 2001-02-08 | Siemens Ag | Vorrichtung und Verfahren zum Temperieren eines Mehrschichtkörpers, sowie ein unter Anwendung des Verfahrens hergestellter Mehrschichtkörper |
| CN1187842C (zh) * | 1999-10-20 | 2005-02-02 | 壳牌阳光有限公司 | 恒温处理至少一种处理物体的装置和方法 |
| AU780287B2 (en) * | 1999-10-20 | 2005-03-10 | Shell Erneuerbare Energien Gmbh | Device and method for tempering several process goods |
| JP4577462B2 (ja) * | 1999-11-05 | 2010-11-10 | 住友電気工業株式会社 | 半導体の熱処理方法 |
| US6342691B1 (en) | 1999-11-12 | 2002-01-29 | Mattson Technology, Inc. | Apparatus and method for thermal processing of semiconductor substrates |
| US6797533B2 (en) * | 2000-05-19 | 2004-09-28 | Mcmaster University | Quantum well intermixing in InGaAsP structures induced by low temperature grown InP |
| WO2001088993A2 (en) * | 2000-05-19 | 2001-11-22 | Mcmaster University | A METHOD FOR LOCALLY MODIFYING THE EFFECTIVE BANDGAP ENERGY IN INDIUM GALLIUM ARSENIDE PHOSPHIDE (InGaAsP) QUANTUM WELL STRUCTURES |
| US6599815B1 (en) * | 2000-06-30 | 2003-07-29 | Memc Electronic Materials, Inc. | Method and apparatus for forming a silicon wafer with a denuded zone |
| DE10197002B3 (de) * | 2000-12-04 | 2017-11-23 | Mattson Technology Inc. | Verfahren und System zur Wärmebehandlung |
| US6594446B2 (en) * | 2000-12-04 | 2003-07-15 | Vortek Industries Ltd. | Heat-treating methods and systems |
| TW480677B (en) * | 2001-04-04 | 2002-03-21 | Macronix Int Co Ltd | Method of fabricating a nitride read only memory cell |
| US7231141B2 (en) * | 2001-04-23 | 2007-06-12 | Asm America, Inc. | High temperature drop-off of a substrate |
| US6521503B2 (en) | 2001-04-23 | 2003-02-18 | Asm America, Inc. | High temperature drop-off of a substrate |
| KR100431657B1 (ko) * | 2001-09-25 | 2004-05-17 | 삼성전자주식회사 | 웨이퍼의 처리 방법 및 처리 장치, 그리고 웨이퍼의 식각방법 및 식각 장치 |
| US7026229B2 (en) * | 2001-11-28 | 2006-04-11 | Vartan Semiconductor Equipment Associates, Inc. | Athermal annealing with rapid thermal annealing system and method |
| US7445382B2 (en) * | 2001-12-26 | 2008-11-04 | Mattson Technology Canada, Inc. | Temperature measurement and heat-treating methods and system |
| US7013091B2 (en) * | 2002-01-16 | 2006-03-14 | Pts Corporation | Synchronization of pulse and data sources |
| US20030170583A1 (en) * | 2002-03-01 | 2003-09-11 | Hitachi Kokusai Electric Inc. | Heat treatment apparatus and a method for fabricating substrates |
| US6776849B2 (en) * | 2002-03-15 | 2004-08-17 | Asm America, Inc. | Wafer holder with peripheral lift ring |
| US6861321B2 (en) | 2002-04-05 | 2005-03-01 | Asm America, Inc. | Method of loading a wafer onto a wafer holder to reduce thermal shock |
| DE10234694A1 (de) * | 2002-07-30 | 2004-02-12 | Infineon Technologies Ag | Verfahren zum Oxidieren einer Schicht und zugehörige Aufnamevorrichtung für ein Substrat |
| US6933158B1 (en) * | 2002-10-31 | 2005-08-23 | Advanced Micro Devices, Inc. | Method of monitoring anneal processes using scatterometry, and system for performing same |
| KR101163682B1 (ko) | 2002-12-20 | 2012-07-09 | 맷슨 테크날러지 캐나다 인코퍼레이티드 | 피가공물 지지 장치 |
| WO2004072323A2 (en) * | 2003-02-07 | 2004-08-26 | Solaicx | High reflectivity atmospheric pressure furnace for preventing contamination of a work piece |
| JP3929939B2 (ja) * | 2003-06-25 | 2007-06-13 | 株式会社東芝 | 処理装置、製造装置、処理方法及び電子装置の製造方法 |
| JP5630935B2 (ja) * | 2003-12-19 | 2014-11-26 | マトソン テクノロジー、インコーポレイテッド | 工作物の熱誘起運動を抑制する機器及び装置 |
| DE102005030851A1 (de) * | 2005-07-01 | 2007-01-04 | Freiberger Compound Materials Gmbh | Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer |
| EP1739213B1 (de) * | 2005-07-01 | 2011-04-13 | Freiberger Compound Materials GmbH | Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer |
| EP1772901B1 (en) * | 2005-10-07 | 2012-07-25 | Rohm and Haas Electronic Materials, L.L.C. | Wafer holding article and method for semiconductor processing |
| JP4907222B2 (ja) * | 2006-05-01 | 2012-03-28 | 三菱電機株式会社 | 半導体ウエハの加熱装置 |
| JP2008053521A (ja) * | 2006-08-25 | 2008-03-06 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | シリコンウェーハの熱処理方法 |
| US8454356B2 (en) * | 2006-11-15 | 2013-06-04 | Mattson Technology, Inc. | Systems and methods for supporting a workpiece during heat-treating |
| US20080160731A1 (en) * | 2006-12-27 | 2008-07-03 | Dongbu Hitek Co., Ltd. | Method for fabricating cmos image sensor |
| CN102089873A (zh) | 2008-05-16 | 2011-06-08 | 加拿大马特森技术有限公司 | 工件破损防止方法及设备 |
| US7943527B2 (en) * | 2008-05-30 | 2011-05-17 | The Board Of Trustees Of The University Of Illinois | Surface preparation for thin film growth by enhanced nucleation |
| US8912083B2 (en) * | 2011-01-31 | 2014-12-16 | Nanogram Corporation | Silicon substrates with doped surface contacts formed from doped silicon inks and corresponding processes |
| JP6482180B2 (ja) * | 2014-03-25 | 2019-03-13 | 住友重機械工業株式会社 | 半導体装置の製造方法 |
| EP3690962A1 (de) * | 2019-01-31 | 2020-08-05 | (CNBM) Bengbu Design & Research Institute for Glass Industry Co., Ltd. | Anordnung, vorrichtung und verfahren zum wärmebehandeln eines mehrschichtkörpers |
| US11340400B2 (en) | 2019-03-06 | 2022-05-24 | Massachusetts Institute Of Technology | Hybrid integration for photonic integrated circuits |
| US11710656B2 (en) | 2019-09-30 | 2023-07-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor-on-insulator (SOI) substrate |
| CN115516615A (zh) * | 2020-08-03 | 2022-12-23 | 应用材料公司 | 热批处理腔室 |
| DE102022130610A1 (de) * | 2022-11-18 | 2024-05-23 | Ams-Osram International Gmbh | Herstellung eines substrats |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58143520A (ja) * | 1982-02-22 | 1983-08-26 | Toshiba Corp | 半導体結晶の熱処理方法 |
| JPS59136925A (ja) * | 1983-01-25 | 1984-08-06 | Sumitomo Electric Ind Ltd | 化合物半導体の熱処理方法 |
| US4698486A (en) * | 1984-02-28 | 1987-10-06 | Tamarack Scientific Co., Inc. | Method of heating semiconductor wafers in order to achieve annealing, silicide formation, reflow of glass passivation layers, etc. |
| JPS60239400A (ja) * | 1984-05-11 | 1985-11-28 | Sumitomo Electric Ind Ltd | 化合物半導体のアニ−ル法 |
| US4794217A (en) * | 1985-04-01 | 1988-12-27 | Qing Hua University | Induction system for rapid heat treatment of semiconductor wafers |
| US4731293A (en) * | 1986-06-20 | 1988-03-15 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabrication of devices using phosphorus glasses |
| US4725565A (en) * | 1986-06-26 | 1988-02-16 | Gte Laboratories Incorporated | Method of diffusing conductivity type imparting material into III-V compound semiconductor material |
| JPS648616A (en) * | 1987-06-30 | 1989-01-12 | Sharp Kk | Lamp annealing apparatus |
-
1989
- 1989-05-01 US US07/345,923 patent/US5011794A/en not_active Expired - Lifetime
-
1990
- 1990-04-25 EP EP90304436A patent/EP0399662B1/en not_active Expired - Lifetime
- 1990-04-25 DE DE69020802T patent/DE69020802T2/de not_active Expired - Fee Related
- 1990-04-25 ES ES90304436T patent/ES2074536T3/es not_active Expired - Lifetime
- 1990-04-25 CA CA002015411A patent/CA2015411C/en not_active Expired - Fee Related
- 1990-05-01 JP JP2111889A patent/JPH0750691B2/ja not_active Expired - Lifetime
- 1990-05-01 KR KR1019900006294A patent/KR950014610B1/ko not_active IP Right Cessation
-
1996
- 1996-06-06 HK HK100596A patent/HK100596A/xx not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006505959A (ja) * | 2002-11-05 | 2006-02-16 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 縁部を有する多層ウェハの急速熱アニール方法 |
| JP4772501B2 (ja) * | 2002-11-05 | 2011-09-14 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 縁部を有する多層ウェハの急速熱アニール方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0399662A3 (en) | 1992-03-04 |
| EP0399662B1 (en) | 1995-07-12 |
| EP0399662A2 (en) | 1990-11-28 |
| JPH02303121A (ja) | 1990-12-17 |
| DE69020802T2 (de) | 1995-12-07 |
| CA2015411C (en) | 1994-03-15 |
| DE69020802D1 (de) | 1995-08-17 |
| KR950014610B1 (ko) | 1995-12-11 |
| HK100596A (en) | 1996-06-14 |
| US5011794A (en) | 1991-04-30 |
| CA2015411A1 (en) | 1990-11-01 |
| ES2074536T3 (es) | 1995-09-16 |
| KR900019149A (ko) | 1990-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0750691B2 (ja) | 半導体デバイスの製造方法 | |
| US4617066A (en) | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing | |
| US5688715A (en) | Excimer laser dopant activation of backside illuminated CCD's | |
| EP0193021A1 (en) | A method of forming an ion implanted gallium arsenide device | |
| Lasky | Rapid isothermal annealing of boron ion implanted junctions | |
| US6383902B1 (en) | Method for producing a microelectronic semiconductor component | |
| Davies | Transient thermal annealing in GaAs | |
| US4584028A (en) | Neutralization of acceptor levels in silicon by atomic hydrogen | |
| Conway et al. | Thermal pulse annealing of boron‐implanted HgCdTe | |
| US4820651A (en) | Method of treating bodies of III-V compound semiconductor material | |
| JPS6139731B2 (ja) | ||
| Rys et al. | Pulsed laser annealing of GaAs implanted with Se and Si | |
| US3669731A (en) | Silicon device having a lead-silicate thereon and method of forming the same | |
| US2870050A (en) | Semiconductor devices and methods of making same | |
| Pearton et al. | High temperature rapid thermal annealing of InP and related materials | |
| JP2758770B2 (ja) | 半導体基板熱処理用治具 | |
| US20170234960A1 (en) | Surface photovoltage calibration standard | |
| Legge et al. | The Effects Of Rapid Thermal Annealing On Si-Implanted GaAs | |
| Simingalam et al. | Thermal cycle annealing and its application to arsenic-ion implanted HgCdTe | |
| Biedenbender et al. | Chemical Nature of Silicon Nitride‐Indium Phosphide Interface and Rapid Thermal Annealing for InP MISFETs | |
| Rosenblatt et al. | Rapid thermal annealing of Si-implanted GaAs | |
| JPH02185037A (ja) | 短時間熱処理装置 | |
| Yagita et al. | Cr gettering by Ne ion implantation and the correlation with the electrical activation of implanted Si in semi‐insulating GaAs | |
| JPH09148335A (ja) | シリコン半導体基板及びその製造方法 | |
| JPS62271420A (ja) | 半導体基体の処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |