JP4772501B2 - 縁部を有する多層ウェハの急速熱アニール方法 - Google Patents

縁部を有する多層ウェハの急速熱アニール方法 Download PDF

Info

Publication number
JP4772501B2
JP4772501B2 JP2005502143A JP2005502143A JP4772501B2 JP 4772501 B2 JP4772501 B2 JP 4772501B2 JP 2005502143 A JP2005502143 A JP 2005502143A JP 2005502143 A JP2005502143 A JP 2005502143A JP 4772501 B2 JP4772501 B2 JP 4772501B2
Authority
JP
Japan
Prior art keywords
wafer
heat
peripheral region
heating
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005502143A
Other languages
English (en)
Other versions
JP2006505959A (ja
Inventor
エリック、ネイレ
クリストフ、マルビーユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2006505959A publication Critical patent/JP2006505959A/ja
Application granted granted Critical
Publication of JP4772501B2 publication Critical patent/JP4772501B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、半導体材料から選択された材料より成る、縁部を有する多層ウェハに熱処理を施す方法に関する。
本明細書で用いる用語「縁部を有する多層ウェハ」は、以下の２つの特徴を有する半導体材料のウェハを意味する。
・ウェハは「多層」ウェハであり、すなわち、少なくとも２つの層のアセンブリから構成される。
・多層ウェハは「縁部」を有し、すなわち、厚みに段差がある周縁部（本発明が関するウェハの種類は、ほぼ円形であることを理解されたい）を有する。というのは、典型的には、ウェハの少なくとも１つの上部層が周縁部に存在せず、そこには１つ（または複数）の下部層のみが存在するからである。
また、本発明の好ましい（しかし限定的ではない）応用例は、以下の層のアセンブリを含む、シリコン・オン・インシュレータ（ＳＯＩ）型のウェハに関する。
・シリコンの頂部作用層
・酸化物で構成される絶縁中間層
・底部支持層
この種のウェハを得るのによく適した方法は、弱部域が形成される転写法である。このような状況下では、シリコンの作用層は、弱部域が形成されたシリコン基板から得られる。
この種の方法の一例は、Ｓｍａｒｔｃｕｔ（登録商標）型の方法である。
ＳＯＩウェハがその基板から弱部域で切り離されるとき、シリコン層の中央部分（上から見てほとんどの部分を占める）だけが実際に基板から切り離される。
ウェハの周辺領域は、実際には切り離されることはなく、したがって、その結果得られるＳＯＩウェハは下向きの段差の形の「縁部」を有することになる。
この様子をごく概略的に図１に示す。ここでは、切り離し後のＳＯＩウェハ１０が示されており、このウェハは、支持層１００、絶縁層１０１、およびシリコン作用層１０２を含み、層１０１と１０２が、幅が数ミリメートルの周縁部１０００を画定している。
ＳＯＩは、本発明の応用例のうちの一例にすぎず、本明細書では単に説明のためだけに用いることを強調しておく。本発明は、半導体材料から選択される材料より成る、縁部を有するどんなタイプの多層ウェハにも適用可能である。
この種のウェハには、例えば、ウェハの１つまたは複数の層の組成を改変する、２つの層の間の接合面を安定させる、構造欠陥を修復する、および／またはウェハの表面状態を改善する等の目的で、一般に熱処理が施される。
このような熱処理（またはアニール操作）は、多種多様な方式で実施することができる。
したがって、本発明の応用例では、いくつかのアニール操作が、「低い」温度と呼ばれる温度範囲で実施される。
本発明の例では、「低い」温度は慣例により約５００℃から６００℃よりも低いと定義される。
この定義は、専ら本発明の説明のためだけのものであり、必ずしも本発明の技術分野において普遍的に受け入れられている定義に相当するわけではないことを理解されたい。
アニールはまた、「高い」温度で、すなわち約５００℃から６００℃よりも高い温度でも行うことができる。
高温アニールの１つの具体的な方式は、急速熱処理（ＲＴＰ）として知られているものである。
ＲＴＰ方式では、処理温度は一般に非常に高く（典型的には約９５０℃以上）、アニールの継続時間は数分程度に抑えられる。
したがって、温度が約１１００℃から１２５０℃に達する急速熱アニール（ＲＴＡ）をＳＯＩタイプのウェハに施す場合、アニールの合計継続時間は、ほんの数十秒程度であることが周知である。
この種のアニールの効果は、ウェハの表面を滑らかにすることである。
この種のウェハの粗さ仕様は、実効値（ｒｍｓ）で５オングストローム（Å）を超えてはならないのが普通である。
ウェハ（特にＳＯＩウェハ）はまた、他のタイプのＲＴＰアニール、例えば、急速熱酸化（ＲＴＯ）タイプのアニールを施すこともできる。酸化雰囲気下で実施されるこの種のアニールは、ウェハの表面を酸化させる働きをする。
したがって、本発明が適用されるウェハは、様々なタイプのアニールを施すことができる。
本出願人は、この種のウェハに実施されるアニール操作が欠点を伴うことに注目してきた。
より正確にいうと、本出願人は、（ＲＴＡ、ＲＴＯ等を含む）ＲＴＰタイプのアニール操作によって、ウェハに「スリップ・ライン」として知られる欠陥が生じることに注目してきた。
このようなスリップ・ラインは、特に、アニール炉内の三次元における温度のばらつき（すなわち、すべての点において温度が厳密に同一ではない）によって生じ、また、これらのスリップ・ラインは、上述の極めて高レベルの熱応力の作用の下で発達することになる。
また、これらのスリップ・ラインは、一般にウェハの周辺領域から出現し始めることが認められている。
縁部を有する多層ウェハでは、ウェハの周辺部のこのスリップ・ライン現象は特に深刻である。
したがって、ＲＴＰタイプのアニールではスリップ・ラインが生じる傾向があり、この欠点は、特に本発明が対象とするウェハ（半導体材料から選択された材料より成る、縁部を有する多層ウェハ）ではより一層深刻になる。
この種の熱処理は、極めて急速な温度上昇を伴うので、ウェハが極めて高レベルの熱応力にさらされることになる。
この重大な欠点は、１つまたは複数の熱源から熱を輻射させて実施されるアニールでは、より深刻であることが観察されるはずである。典型的な具体例は、熱輻射を発する赤外線ランプを用いるＲＴＰアニールであり、この処理ではウェハがランプに面して配置される。
この欠点は、アニールが熱伝導によって実施されるときは、（ウェハを取り囲む熱伝導ガスで充填されたアニール炉内で行われるので）それほど深刻でない。
ＲＴＰ方式を用いないアニール（すなわち低温で実施されるアニール）では、この欠点は、それほど深刻でない。
しかし、別の欠点が残る。すなわち、低温のアニールを用いても、ウェハの変形が依然として観察されることがある。
このような変形は、通常は、ある程度はウェハの曲がりまたはねじれに関連し、例えば、ウェハの反りのばらつきとして観察される。
反りは、完全に平坦であるべき「理想的」なウェハに比べて、ウェハの最大の変形を表す。
このような反りは、ＲＴＰ方式で実施されるアニールでも観察されることがある。
したがって、半導体材料から選択された材料より成る、縁部を有する多層ウェハに対して実施されるアニールが欠点を伴うことが明らかである。
本発明の目的は、これらの欠点を解消することである。
この目的を達成するために、第１の態様では、本発明は、半導体材料から選択された材料より成る、縁部を有する多層ウェハを熱処理する方法を提供する。この方法は、アニール中、リングによる熱吸収の局所差を考慮に入れるように、縁部で加熱を局所的かつ選択的に適合させることを特徴とする。
このような方法は、特に、縁部を有する多層ウェハの問題に関係する。本出願人が提起するこの問題は、そのような多層ウェハの縁部における熱吸収率の差に関連する。
この点に関して、いくつかの文献では、ウェハを局所的に加熱する解決策、例えば、ウェハの様々な領域に面して配置された複数の赤外線ランプに選択的に電力供給することが提案されていることに触れておく。
しかし、それらの文献はいずれも、上述の特定の問題を解決することを全く追求してはいない。それらの文献の教示は、概して、縁部のない簡単な単一層ウェハの処理に限られており、このウェハ処理では、本発明が基づく特定の問題は生じない。
また、他の文献では、熱伝導リングを用いて、ウェハの周辺部で加熱を適合させる解決策が提案されていることも明記しておく。
しかし、それらの文献の教示は、縁部作用を回避するために、熱的連続性を確立することに限られており、その縁部作用は上述の特定の問題には該当しない。
上述の従来技術に関する文献の例には、特に以下のものが含まれる。
・ＷＯ０１／６９６５６号（熱を吸収するとともにその熱をそれが取り囲むウェハに戻す、従来の方式で動作するリングを開示するが、具体的には、本発明が基づく特定の問題に対処するためにリングまたはその配置を適合させることは全く行ってはいない）。
・ＵＳ２００１／０３６２１９号およびＵＳ５９３７１４２号では、多層ウェハではないウェハで、局所的に加熱を適合させることが提案されている。
・ＵＳ６２３５５４３およびＵＳ６１８４４９８号では、欠陥が生じる条件に応じて後で加熱を適合させる目的で、ウェハに欠陥が生じる条件を特許付けすることのできるシステムが提案されているが、このウェハもやはり多層ウェハではない。
・ＥＰ３９９６６２号、ＥＰ１１９７９８９号、ＵＳ４９５８０６１号、およびＵＳ６０５１５１２号では、熱伝導リングおよびその実施方法がいくつか提案されている。
それらの文献はいずれも、本発明が基礎とする課題（多層ウェハの縁部における熱吸収率の差によって生じるスリップ・ライン等の欠陥の発生を防止すること）に取り組んではいない。
さらに、それらの文献はいずれも、特に多層ウェハに伴う問題については言及もしていない。
本発明の方法に戻ると、この方法の好ましいが非限定的な特徴は、以下の通りである。
・熱処理は、急速熱処理である。
・熱処理は、平滑化アニールである。
・熱処理は、酸化アニールである。
・加熱を適合させるために、ウェハの中央領域と縁部のそれぞれの熱吸収率が考慮に入れられる。
・前記熱吸収率は、ウェハの層を構成する材料の性質、および前記層のそれぞれの厚みに基づいて決定される。
・ウェハはＳＯＩウェハであり、縁部のないウェハの所与の加熱基準に比べて、縁部で加熱が選択的に低減される。
・加熱を適合させるために、縁部に面して位置する赤外線ランプへの電力供給が選択的に制御される。
・アニール中、ウェハが熱伝導構造の中に配置される。
・加熱を適合させるために、熱伝導構造の寸法が選択的に適合される。
・ウェハはＳＯＩウェハであり、縁部のないウェハのアニールに比べて、熱伝導構造の厚みが低減される。
・加熱を適合させるために、ウェハと熱伝導構造の間隔が選択的に適合される。
・ウェハはＳＯＩウェハであり、縁部のないウェハのアニールに比べて、ウェハと熱伝導構造の間隔が増大される。
・加熱を適合させるために、熱伝導構造の形状が選択的に適合される。
・ウェハはＳＯＩウェハであり、縁部のないウェハのアニールに比べて、ウェハに面する縁部が下方に傾斜している熱伝導構造が用いられる。
・ウェハは、熱吸収率がその中央領域とその縁部でほぼ等しくなるように選択される。
・ウェハの中央領域と縁部での熱吸収率をほぼ等しくするのに、ウェハ層の中央領域とその縁部を構成する材料の性質、および前記層のそれぞれの厚みが考慮に入れられる。
第２の態様では、本発明はまた、ＳＯＩウェハを熱処理する際の、上述の特徴のいずれか１つによる方法の使用を提案する。
最後に、第３の態様では、本発明は以下のものを提供する。
・上述の特徴のいずれか１つによる方法に用いる熱伝導構造であって、縁部による熱吸収の差にもかかわらず、ウェハの縁部でウェハ表面の残りの部分の温度とほぼ等しい温度が確立される助けとなるように、熱伝導構造の寸法が適合されることを特徴とする熱伝導構造。
・上述の特徴のいずれか１つによる方法で用いる熱伝導構造であって、縁部による熱吸収の差にもかかわらず、ウェハの縁部でウェハ表面の残りの部分の温度とほぼ等しい温度が確立される助けとなるように、熱伝導構造の形状が適合されることを特徴とする熱伝導構造。この構造の断面は、具体的には、内側に向かって下方に傾斜する縁部を有してもよい。
本発明の他の態様、目的および利点は、上述の図１に加えて、添付の図面を参照して行う、本発明の好ましい実施形態についての以下の説明を読めばより明確になるであろう。
まず図２を参照すると、縁部を有するウェハ１０にアニールを実施するアニール装置２０が示されている。
この装置は、ＲＴＰタイプのアニール、例えば平滑化を目的とするアニールを実施するのに適している。
このタイプの装置は、この種のアニールによって生じる欠点（スリップ・ラインや他の欠点）が特に深刻であるので、本発明を説明するのに選択したものである。
したがって、本発明の特に有利な応用例は、ＲＴＯアニール等のＲＴＰタイプのアニール、またはウェハ表面を滑らかにするＲＴＡタイプの仕上げアニールを用いるものである。
とはいえ、本発明はこの種のアニールに限られず、本明細書の冒頭で述べたアニールのすべての方式に適用できることを明記しておく。
したがって、装置２０を用いて、ＲＴＰ方式でない高温アニール、さらには低温アニールさえも実施することができる。
さらに、ＲＴＰタイプのアニール（この装置はその実施にも適している）では、本明細書の冒頭で述べたいくつかの欠点（特に反り）が、高温での保圧の前に実施される温度上昇中に生じることがある。
この図では、図３ａから３ｃと同様に、ウェハ１０は、２つの層だけが見えるように示されている。とはいえ、上述のように、ウェハはどんなタイプのウェハでもよい。
本発明の好ましい応用例では、ウェハ１０はＳＯＩウェハである。
このウェハは、半導体材料から選択された材料より成る、縁部を有するどんな多層ウェハでもよい。
具体的には、ウェハは、シリコン・ゲルマニウム・オン・インシュレータ（ＳＧＯＩ）ウェハ、または（任意の種類からなる、例えばＳｉ製の）支持基板上にＳｉＧｅ製の薄膜層を有するウェハとすることができ、この部類のウェハは、一般に、その縁部で、ＳＯＩウェハと同じく熱応力に伴う問題を有し、ＳＯＩウェハを以下で本明細書の例として用いる。
この点に関して、ＳＯＩウェハに関して述べる以下の説明は、具体的には、上述の部類のウェハにそのままあてはまることも明記しておく。
ウェハはまた、ＳＯＱタイプ（シリコン・オン・クオーツ）の多層ウェハとすることもできる。
いずれにしても、本発明が適用されるウェハは、縁部を有する多層ウェハであり、そうしたウェハに対して、本発明は、縁部による熱吸収のどんな差にも対処する有利な解決策を提供する。
ウェハ１０は、ウェハに面して配設された赤外線ランプＬによって加熱される。
ユニット２００は、ランプへの電力供給を制御する働きをする。
以下で説明するように、ユニット２００は、それぞれのランプから個別に発せられるパワーを制御するように、様々なランプへの電力供給を選択的かつ個別に制御するのに適している。
その結果、各ランプによって発せられるパワーを個別に制御することが可能になる。
この技術に関するさらなる説明については、例えば文献、ＷＯ０１／６９６５６号を参照することができ、ここでは、様々なランプを個別に制御する（急速熱アニール用の）アニール装置が示されている。
（装置の断面を示す）図２には、ウェハ１０を取り囲むとともに、ウェハから間隔を置いて配置された熱伝導構造２１も示されていることが分かる。
したがって、この構造２１は、ウェハ１０の周りで同心円状に配置された閉リングの形である。
「エッジ・リング」と一般に呼ばれるこの構造は、ウェハ１０の縁部を越えて、一定量の熱吸収伝導を確立する働きをする。
このような構造がなければ、ウェハの周辺で、縁部干渉現象（ｉｎｔｅｒｆｅｒｉｎｇ ｅｄｇｅ ｅｆｆｅｃｔ）が生じることになる。
このようなエッジ・リングの一例が、ＷＯ０１／６９６５６号の文献（エッジ・リング１７）で見られる。
本発明が解決しようとするいくつかの欠点は、ウェハの周縁部領域から出現し始める（スリップ・ラインの発生では特にそうである）。
しかし、ウェハの周りに熱伝導構造を配置するだけでは、これらの欠点の解決にはならないことを強調しておく。
従来技術では、エッジ・リングの機能は、ウェハの縁部を越えて熱吸収のある程度の連続性を確立することに限られている。
このため、エッジ・リングは通常、「基本」断面が矩形である。
以下で説明するように、本発明の一実施形態では、エッジ・リングの中央に配置したウェハの周縁部に、局所的かつ選択的な加熱を適合させる特定の機能を実施するように、このようなエッジ・リングを改良することが提案される。
さらに、周知のエッジ・リングでは、エッジ・リングと、そのエッジ・リングが取り囲むウェハの間隔とは、通常、ウェハを熱処理中に膨張可能にする目的だけで寸法設定される。
本発明では、ウェハにより多くのまたはより少ない熱量を戻すために、この間隔をウェハの縁部での熱吸収率に応じて選択的に適合させることができる（エッジ・リングとウェハの間隔がより狭いとき、より多くの熱が戻ることになる）。
この局所的吸収率を用いてウェハの縁部での加熱を増大させたいときは、その間隔を狭くする。一方、ウェハの縁部での吸収係数のために、その縁部での加熱を減少させる必要がある場合は、その間隔を広くする。
ウェハの周縁部を考慮に入れるために、前記リングに面するランプＬに選択的に電力供給し、それによってそれらランプは前記縁部の固有の熱吸収特性に適合した熱力を輻射するようにする。
したがって、ＳＯＩウェハでは、
・ＳＯＩの多層構造を有する中央領域では、熱吸収率は、ＳＯＩの厚みに応じて、０．４から０．８の範囲にある。
・一方、周縁部は異なる熱吸収率を有する。例えば、支持体がシリコンより成る場合、この率は約０．７でよい。
したがって、中央領域と縁部領域とでは、同じようには赤外線熱輻射を吸収も反射もしないことが理解されるであろう。
これらの差は、これらの２つの領域の表面上で局所的な温度差を引き起こし、したがって、スリップ・ラインの発生を助長することになる。
縁部による熱吸収のこの差が考慮に入れられるように選択的かつ局所的に縁部で加熱を適合させることにより、ウェハのこれら両方の領域の表面にわたってほぼ等しい温度が確立されるようになり、それによってスリップ・ラインの発生が防止される。
装置２０には、混合ガス、例えば水素とアルゴンの混合気体が充填されるが、純粋なアルゴンを充填することもできる。
ウェハは、大部分がランプＬから直接届く赤外線輻射によって加熱されるが、その加熱の一部分は、混合ガスを介した熱伝導による。
このため、前記ウェハに面する様々なランプを選択的に制御することにより、ウェハ温度の局所的な制御が容易になる。
様々なランプに与えられる選択コマンドを規定するために、ウェハの中央領域と縁部のそれぞれの熱吸収率が主に考慮される。
これらの熱吸収率は、実質的に、ウェハのこれらの２つの領域の層を構成する材料の性質および前記層のそれぞれの厚みに基づいて決定される。
したがって、図４は、シリコン基板上の酸化物層上にシリコン層を備えたウェハの簡単な例を示す。
この図では、これらの２つの層の相対的な厚みに応じて熱吸収率が変動することが分かる。
当然ながら、どんなタイプの多層ウェハでも、その様々な層の性質に応じて、同等のグラフを作成することが可能である。
複合構造である（すなわち、様々な層を積み重ねて構築される）ＳＯＩウェハでは、ＳＯＩ自体に相当する中央領域では、シリコンの周縁部よりも吸収される熱が少ないことが一般に判明している。
このような場合、非複合構造を加熱する場合に比べて、ウェハの中央領域を縁部よりも多く加熱するのが適当である。
半導体材料から選択された材料より成る、縁部を有する多層ウェハでは、装置のランプへの電力供給は、２つの領域の熱吸収率に応じて、中央領域を選択的に周辺領域よりも多くまたは少なく加熱するように適合される。すなわち、
・縁部がウェハの中央領域よりも低い熱吸収率を有する場合、中央領域よりも縁部で加熱がより強化される。
・逆の状況があてはまる場合、中央領域で加熱がより強化される。
したがって、多層ウェハの各層の熱吸収率を決定することにより、多層ウェハの様々な領域に加えられる加熱を適合させることが可能になる。
この加熱の適合化は、上述したように、様々な赤外線ランプに供給する電力を選択的に適合させることによって実施できることを理解されたい。
しかし、ヒータ手段へのそのような選択的な電力供給の代替手段として、またはそれと組み合わせて他の手段によって加熱を適合させることもできる。
いずれにせよ、熱吸収率は、具体的には図４に示すタイプのグラフを用いて決定することができる。このグラフは、多層ウェハの、ウェハ材料の性質およびウェハの厚みの関数として熱吸収率を示している。
したがって、赤外線ランプへの選択的な電力供給を用いる場合、ウェハの様々な領域で実際に吸収される熱量をより均一にするための第１の手段が利用可能になる。
これらの第１の手段は、熱伝導構造を利用しない本発明の第１の実装形態に対応する。
この実装形態では、構造の使用は任意選択であり、省略することもできる。
しかし、以下で説明するように、ウェハの様々な領域で実際に吸収される熱量をより均一にするための第２の手段が構成されるように、このような熱伝導構造を適合させうまく実装することができる。
熱伝導構造のこのような適合化／実装が、本発明の第２の実装形態を構成する。
この第２の実装形態は、任意選択で第１の実装形態と組み合わせることができる。
図２に示す熱伝導構造２１に戻ると、この構造は、図２に示すように、ウェハの周りに、ウェハと同じ高さに配置することができる。
使用するアニール炉に伴う制約に応じて、この熱伝導構造は、別法として、ウェハの周りではあるが、ウェハよりも下に配置することもでき、それによって、ウェハを、水平経路をたどってそのアニール位置に移動させることが可能になる。
図３ａから３ｃは、３種類の熱伝導構造を示す。
図３ａは、一定の厚みの矩形断面を有する、この種の構造の従来の構成を示す。
本発明の第２の実施形態では、この種の熱伝導構造を、前記縁部による熱吸収の局所差を考慮に入れて、ウェハの縁部で局所的に温度が適合されるようにその寸法を選択的に適合させて使用することが可能である。
構造２１（すなわち図３ａから３ｃに示す断面の幅が広い方）がより厚くなると、ウェハの縁部の温度を増大させる傾向がある。
したがって、ウェハの中央領域と縁部のそれぞれの熱吸収率の関数として、熱伝導構造の厚みを変えることが可能である。
縁部が中央領域よりも熱吸収率が高いＳＯＩの例に戻ると、熱伝導構造の厚みは、縁部のないウェハをアニールする場合よりも薄い。
また、ウェハと熱伝導構造２１の間隔ｅを選択的に適合させることも可能である。
この間隔を広くすると、ウェハの縁部での温度を下げる一助となる。
上述のＳＯＩの例では、間隔ｅは、縁部のないウェハのアニールに比べて広くすべきである。
縁部の加熱を局所的かつ選択的に適合させるために、熱伝導構造の形状を選択的に適合させることも可能である。
したがって、図３ｂおよび３ｃは、構造２１の特定の形状の断面を示す。すなわち、
・図３ｂに示すように、この断面は、内側に向かって下方に傾斜した形状とすることができる。
・図３ｃに示すように、この断面は、同じく内側に向かって下方に傾斜した表面を有する、丸みのある頂部を有することもできる。
具体的には、断面がウェハに面して下方に傾斜した熱伝導構造２１を用いると、前記ウェハの縁部の温度を下げる一助となる。
したがって、この解決策は、上述のＳＯＩウェハの例によく適合する。
構造２１の寸法、間隔ｅの大きさ、および構造２１の形状に関する上述の処置は、互いに組み合わせて用いることができることを強調しておく。
これらの処置はまた、ランプＬへの選択的な電力供給と組み合わせて用いることもできる（上述の本発明の２つの実装形態を共に組み合わせる）。
本発明の第３の実装形態では、図４に示す種類のグラフを用いて、縁部を有するが、その中央領域とその縁部で熱吸収率がほぼ等しい多層ウェハを選択することも可能である。
これは、ウェハ層のこれらの２つの領域を構成する材料の性質、およびこれらの層のそれぞれの厚みを考慮に入れることによって実現することができる。
具体的には、所与の材料の層を有するウェハを加工する場合、ウェハの中央領域と縁部で熱吸収率がほぼ等しくなるように、各層の厚みを適合させることが可能である。
この第３の実装形態では、ウェハの熱吸収率が（ウェハ全体で、または局所的に）改変されるように、複数の層または層部分を選択的に加えることも可能である。
こうすると、熱特性が改変されたウェハが得られる。
具体的には、これによって、ウェハに所望の熱吸収率を与えるために、ウェハの様々な層で可能な厚みの範囲を広げることが可能になる。
選択された熱特性を有する層を加えると、やはりウェハに所望の熱吸収率を与える目的で、ウェハの他の層で選択できる層の厚みの許容範囲を広げることができる。
可能な厚みの範囲のこのような広がりは、当該ウェハに関して、（ＳＯＩウェハに対応する）図４と同様のグラフを作成することによって特徴付けることができる。
本発明のこの第３の実装形態もまた、上述の最初の２つの実装形態の一方または両方と組み合わせることができる。
ウェハ層の厚みの選択、および／または特別な層の挿入は、上述の処置（ランプＬに選択的に電力供給すること、熱伝導構造２１の特性を適合させること）のすべてと組み合わせて実施することができ、それによってウェハの中央領域と縁部のそれぞれの熱吸収率の差を最小限に抑えることが可能になる。
剥ぎ取り後のＳＯＩウェハを示す概略図である。 本発明によるアニールを実施可能とする装置の概略図である。 従来の熱アニールで実装される熱伝導構造を示す概略図である。 本発明のアニール操作で実装される熱伝導構造を示す概略図である。 本発明のアニール操作で実装される熱伝導構造を示す概略図である。 多層ウェハの熱吸収率の値をウェハの各層のそれぞれの厚みの関数として示すグラフである（Ｔｉｍａｎｓ他著、「半導体製造技術ハンドブック、２２４ページ、２０００年」から引用）。

Claims (19)

  1. 半導体材料から選択された材料より成り、中央領域及び周辺領域を有し、それぞれの領域は表面を有し、前記周辺領域の厚さが前記中央領域の厚さよりも薄いことで、前記周辺領域の熱吸収率が前記中央領域の熱吸収率と異なる、多層ウェハを熱処理する方法であって、
    アニール中、前記中央領域の前記表面と前記周辺領域の前記表面の両方にわたって等しい温度が確立されるように、赤外線ランプに供給する電力を選択的に制御し、
    前記周辺領域が、前記ウェハの前記中央領域の熱吸収率よりも低い場合は、前記周辺領域の加熱が前記中央領域の加熱よりも強く、
    前記周辺領域が、前記ウェハの前記中央領域の熱吸収率よりも高い場合は、前記中央領域の加熱が前記周辺領域の加熱よりも強いことを特徴とする方法。
  2. 前記熱処理が急速熱処理であることを特徴とする請求項１に記載の方法。
  3. 前記熱処理が平滑化アニールであることを特徴とする前記請求項２に記載の方法。
  4. 前記熱処理が酸化アニールであることを特徴とする請求項２に記載の方法。
  5. 前記熱吸収率が、前記ウェハの層を構成する前記材料の性質、および前記層のそれぞれの厚みに基づいて決定されることを特徴とする請求項１に記載の方法。
  6. 前記ウェハがＳＯＩウェハであり、前記中央領域の厚さよりも薄い厚さを有する周辺領域が存在しないウェハに対する所与の加熱基準に比べて、前記周辺領域で加熱が選択的に低減されることを特徴とする請求項１乃至５のいずれか一に記載の方法。
  7. 加熱を適合させるために、前記周辺領域に面した位置にある赤外線ランプへの電力供給が選択的に制御されることを特徴とする請求項１乃至６のいずれか一に記載の方法。
  8. アニール中、熱伝導構造が、前記ウェハと同一の高さ又は前記ウェハより低い位置に、前記ウェハの周囲に配置されることを特徴とする請求項１乃至７のいずれか一に記載の方法。
  9. 前記加熱を適合させるために、前記熱伝導構造の寸法が選択的に適合されることを特徴とする請求項８に記載の方法。
  10. 前記ウェハがＳＯＩウェハであり、前記中央領域の厚さよりも薄い厚さを有する周辺領域が存在しないウェハのアニールに比べて、前記熱伝導構造の厚みが低減されることを特徴とする請求項９に記載の方法。
  11. 前記加熱を適合させるために、前記ウェハと前記熱伝導構造の間隔が選択的に適合されることを特徴とする請求項８乃至１０のいずれか一に記載の方法。
  12. 前記ウェハがＳＯＩウェハであり、前記中央領域の厚さよりも薄い厚さを有する周辺領域が存在しないウェハのアニールに比べて、前記ウェハと前記熱伝導構造の前記間隔が増大されることを特徴とする請求項１１に記載の方法。
  13. 前記加熱を適合させるために、前記熱伝導構造の形状が選択的に適合されることを特徴とする請求項８乃至１２のいずれか一に記載の方法。
  14. 前記ウェハがＳＯＩウェハであり、前記中央領域の厚さよりも薄い厚さを有する周辺領域が存在しないウェハのアニールに比べて、前記ウェハに面する縁部が下方に傾斜している熱伝導構造が使用されることを特徴とする請求項１３に記載の方法。
  15. ＳＯＩウェハを熱処理する際に請求項１乃至１４のいずれか一に記載の方法が用いられることを特徴とする方法。
  16. 請求項９に記載の方法に用いる熱伝導構造であって、前記周辺領域による熱吸収の差にもかかわらず、前記ウェハの前記周辺領域で前記ウェハ表面の残りの部分の温度と等しい前記温度が確立される助けとなるように、前記熱伝導構造の前記寸法が適合されることを特徴とする熱伝導構造。
  17. 請求項１３に記載の方法に用いる熱伝導構造であって、前記周辺領域による熱吸収の差にもかかわらず、前記ウェハの前記周辺領域で前記ウェハ表面の残りの部分の温度と等しい前記温度が確立される助けとなるように、前記熱伝導構造の前記形状が適合されることを特徴とする熱伝導構造。
  18. 前記構造の断面が、内側に向かって下方に傾斜する表面を有することを特徴とする請求項１７に記載の熱伝導構造。
  19. 前記構造の断面が、丸みのある頂部を有することを特徴とする請求項１８に記載の熱伝導構造。
JP2005502143A 2002-11-05 2003-11-03 縁部を有する多層ウェハの急速熱アニール方法 Expired - Lifetime JP4772501B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR0213810A FR2846786B1 (fr) 2002-11-05 2002-11-05 Procede de recuit thermique rapide de tranches a couronne
FRFR02/13810 2002-11-05
FR0300286A FR2846787B1 (fr) 2002-11-05 2003-01-13 Procede de recuit thermique rapide de tranches a couronne
FRFR03/00286 2003-01-13
PCT/IB2003/005295 WO2004042802A2 (en) 2002-11-05 2003-11-03 A method of rapidly thermally annealing multilayer wafers with an edge

Publications (2)

Publication Number Publication Date
JP2006505959A JP2006505959A (ja) 2006-02-16
JP4772501B2 true JP4772501B2 (ja) 2011-09-14

Family

ID=32109208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005502143A Expired - Lifetime JP4772501B2 (ja) 2002-11-05 2003-11-03 縁部を有する多層ウェハの急速熱アニール方法

Country Status (10)

Country Link
US (2) US6853802B2 (ja)
EP (2) EP2330616A3 (ja)
JP (1) JP4772501B2 (ja)
KR (1) KR100814998B1 (ja)
CN (1) CN100541739C (ja)
AT (1) ATE528790T1 (ja)
AU (1) AU2003280109A1 (ja)
FR (2) FR2846786B1 (ja)
TW (1) TWI278937B (ja)
WO (1) WO2004042802A2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2846786B1 (fr) * 2002-11-05 2005-06-17 Procede de recuit thermique rapide de tranches a couronne
US8536492B2 (en) * 2003-10-27 2013-09-17 Applied Materials, Inc. Processing multilayer semiconductors with multiple heat sources
US20080090309A1 (en) * 2003-10-27 2008-04-17 Ranish Joseph M Controlled annealing method
US7127367B2 (en) * 2003-10-27 2006-10-24 Applied Materials, Inc. Tailored temperature uniformity
JP4826994B2 (ja) * 2004-09-13 2011-11-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US7788589B2 (en) * 2004-09-30 2010-08-31 Microsoft Corporation Method and system for improved electronic task flagging and management
EP1831922B9 (en) * 2004-12-28 2010-02-24 S.O.I.Tec Silicon on Insulator Technologies Method for obtaining a thin layer having a low density of holes
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
JP4786925B2 (ja) 2005-04-04 2011-10-05 東京エレクトロン株式会社 基板処理方法および基板処理装置
US7700376B2 (en) * 2005-04-06 2010-04-20 Applied Materials, Inc. Edge temperature compensation in thermal processing particularly useful for SOI wafers
DE602005009159D1 (de) * 2005-06-10 2008-10-02 Soitec Silicon On Insulator Kalibrierverfahren für Apparaturen zur thermischen Behandlung
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
JP5168788B2 (ja) * 2006-01-23 2013-03-27 信越半導体株式会社 Ｓｏｉウエーハの製造方法
FR2899382B1 (fr) * 2006-03-29 2008-08-22 Soitec Silicon On Insulator Procede de fabrication de structures soi avec limitation des lignes de glissement
EP1918349A1 (en) * 2006-10-12 2008-05-07 SOLVAY (Société Anonyme) Light-emitting material
US8222574B2 (en) * 2007-01-15 2012-07-17 Applied Materials, Inc. Temperature measurement and control of wafer support in thermal processing chamber
US7860379B2 (en) 2007-01-15 2010-12-28 Applied Materials, Inc. Temperature measurement and control of wafer support in thermal processing chamber
US8111978B2 (en) * 2008-07-11 2012-02-07 Applied Materials, Inc. Rapid thermal processing chamber with shower head
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
CN102479690B (zh) * 2010-11-23 2013-12-11 中芯国际集成电路制造(上海)有限公司 提高晶圆上源漏极退火时工作电流均匀性的方法
US9814099B2 (en) * 2013-08-02 2017-11-07 Applied Materials, Inc. Substrate support with surface feature for reduced reflection and manufacturing techniques for producing same
WO2017059114A1 (en) * 2015-10-01 2017-04-06 Sunedison Semiconductor Limited Cvd apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277119A (ja) * 1988-06-27 1990-03-16 Tokyo Electron Ltd 熱処理方法
JPH0750691B2 (ja) * 1989-05-01 1995-05-31 アメリカン テレフォン アンド テレグラフ カムパニー 半導体デバイスの製造方法
JPH09321105A (ja) * 1996-03-25 1997-12-12 Sumitomo Electric Ind Ltd 半導体ウエハの評価方法、熱処理方法、および熱処理装置
WO2001069656A2 (en) * 2000-03-17 2001-09-20 Mattson Thermal Products Inc. Localized heating and cooling of substrates
JP2002118071A (ja) * 2000-10-10 2002-04-19 Ushio Inc 光照射式加熱処理装置及び方法
JP2002184961A (ja) * 2000-09-29 2002-06-28 Canon Inc Ｓｏｉ基板の熱処理方法およびｓｏｉ基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128525A (ja) * 1985-11-29 1987-06-10 Matsushita Electric Ind Co Ltd 化合物半導体基板のアニ−ル方法
WO1991010873A1 (en) * 1990-01-19 1991-07-25 G-Squared Semiconductor Corporation Heating apparatus for semiconductor wafers or substrates
US5937142A (en) * 1996-07-11 1999-08-10 Cvc Products, Inc. Multi-zone illuminator for rapid thermal processing
US6051512A (en) * 1997-04-11 2000-04-18 Steag Rtp Systems Apparatus and method for rapid thermal processing (RTP) of a plurality of semiconductor wafers
US6303411B1 (en) * 1999-05-03 2001-10-16 Vortek Industries Ltd. Spatially resolved temperature measurement and irradiance control
DE19936081A1 (de) * 1999-07-30 2001-02-08 Siemens Ag Vorrichtung und Verfahren zum Temperieren eines Mehrschichtkörpers, sowie ein unter Anwendung des Verfahrens hergestellter Mehrschichtkörper
WO2001073831A1 (fr) * 2000-03-29 2001-10-04 Shin-Etsu Handotai Co., Ltd. Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
TW540121B (en) * 2000-10-10 2003-07-01 Ushio Electric Inc Heat treatment device and process with light irradiation
FR2846786B1 (fr) * 2002-11-05 2005-06-17 Procede de recuit thermique rapide de tranches a couronne

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277119A (ja) * 1988-06-27 1990-03-16 Tokyo Electron Ltd 熱処理方法
JPH0750691B2 (ja) * 1989-05-01 1995-05-31 アメリカン テレフォン アンド テレグラフ カムパニー 半導体デバイスの製造方法
JPH09321105A (ja) * 1996-03-25 1997-12-12 Sumitomo Electric Ind Ltd 半導体ウエハの評価方法、熱処理方法、および熱処理装置
WO2001069656A2 (en) * 2000-03-17 2001-09-20 Mattson Thermal Products Inc. Localized heating and cooling of substrates
JP2002184961A (ja) * 2000-09-29 2002-06-28 Canon Inc Ｓｏｉ基板の熱処理方法およびｓｏｉ基板
JP2002118071A (ja) * 2000-10-10 2002-04-19 Ushio Inc 光照射式加熱処理装置及び方法

Also Published As

Publication number Publication date
FR2846786B1 (fr) 2005-06-17
KR100814998B1 (ko) 2008-03-18
US20040151483A1 (en) 2004-08-05
CN1711629A (zh) 2005-12-21
CN100541739C (zh) 2009-09-16
AU2003280109A8 (en) 2004-06-07
FR2846787B1 (fr) 2005-12-30
TW200416895A (en) 2004-09-01
EP2330616A3 (en) 2011-12-07
JP2006505959A (ja) 2006-02-16
FR2846786A1 (fr) 2004-05-07
TWI278937B (en) 2007-04-11
ATE528790T1 (de) 2011-10-15
AU2003280109A1 (en) 2004-06-07
EP2330616A2 (en) 2011-06-08
US6853802B2 (en) 2005-02-08
FR2846787A1 (fr) 2004-05-07
EP1559136B1 (en) 2011-10-12
WO2004042802A2 (en) 2004-05-21
US7049250B2 (en) 2006-05-23
WO2004042802A3 (en) 2004-08-12
EP1559136A2 (en) 2005-08-03
KR20050062653A (ko) 2005-06-23
US20050094990A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
JP4772501B2 (ja) 縁部を有する多層ウェハの急速熱アニール方法
TWI374202B (en) Monokristalline halbleiterscheibe mit defektreduzierten bereichen und verfahren zu ihrer herstellung
JP4599363B2 (ja) 基板加熱処理装置及び基板加熱処理に用いられる基板搬送用トレイ
TW201216369A (en) Method for thermal processing structures formed on a substrate
JP2005142344A (ja) 半導体装置の製造方法および半導体製造装置
JPS6142145A (ja) ウエハ処理法
JP2001007039A (ja) 半導体集積回路装置の製造方法
JP2010141103A (ja) 半導体装置の製造方法および熱処理装置
JP2005167005A (ja) 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置
JP2010287773A (ja) 半導体装置の製造方法
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
JPS61116820A (ja) 半導体のアニ−ル方法
JPH06132306A (ja) 半導体装置の製造方法
JP4581240B2 (ja) 炭化珪素半導体装置の製造方法
TWI241657B (en) Manufacturing method for semiconductor device
WO2015174252A1 (ja) 半導体基板の製造方法
JP2675011B2 (ja) 熱処理装置及び熱処理方法
JP6206159B2 (ja) 半導体装置の製造方法
JPS63221647A (ja) 半導体装置の製造方法
JPH0547978B2 (ja)
JP2005183604A (ja) 半導体装置の熱処理方法
JPH11214323A (ja) 半導体装置の製造方法及び半導体製造装置
JPH0424917A (ja) 半導体ウエハのアニール方法及びそれに用いられるアニール用治具
KR19980037183A (ko) 반도체 소자의 콘택 홀 형성방법
JPH07335884A (ja) サイドウォールスペーサの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091030

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4772501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term