JP2002184961A

JP2002184961A - Ｓｏｉ基板の熱処理方法およびｓｏｉ基板

Info

Publication number: JP2002184961A
Application number: JP2001301559A
Authority: JP
Inventors: Hiroshi Miyabayashi; 寛宮林; Masataka Ito; 正孝伊藤; Nobuhiko Sato; 信彦佐藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-09-29
Filing date: 2001-09-28
Publication date: 2002-06-28

Abstract

(57)【要約】【課題】ＳＯＩ基板においてＳＯＩ層の欠陥（ＨＦ欠
陥）を低減させる。【解決手段】ＳＯＩ基板を還元性雰囲気中で熱処理す
る熱処理方法において、ＳＯＩ基板のＳＯＩ層の厚さが
１００ｎｍ未満であって、ＳＯＩ基板の端部近傍に設け
られたガス導入口から、ＳＯＩ基板の表面近傍に表面に
平行な還元性雰囲気ガスの流れを生じさせた状態で熱処
理を行う。ＳＯＩ基板表面近傍の還元性雰囲気ガスの流
速を反応室内の還元性雰囲気ガスの平均流速と同等以上
とした状態で熱処理を行う。上記ＳＯＩ基板の熱処理方
法によって熱処理されたＳＯＩ基板。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁体上にシリコ
ン等の半導体層を形成したＳＯＩ基板においてＳＯＩ層
（絶縁体上の半導体層）の欠陥（ＨＦ欠陥）、とりわけ
ＳＯＩ層の薄膜化によって増加するＨＦ欠陥を還元性ガ
ス雰囲気中で熱処理することにより低減させる熱処理方
法及びそれを用いたＳＯＩ基板に関する。

【０００２】

【従来の技術】ＳＯＩ（Semiconductor On Insulator）
ウエハを還元性雰囲気中で熱処理する技術として、例え
ば１０００℃の水素中の熱処理によってＳＯＩ層の表面
荒れが２ｎｍ以下の高い平坦性が得られることが佐藤ら
によって報告されている（特開平０５−２１７８２１号
公報，米国特許第５３７１０３７号）。

【０００３】上記技術について図６及び図７を用いて説
明する。熱処理炉として縦型熱処理炉を用いた例を図６
に示している。

【０００４】図６において、１０１は反応室を形成する
炉心管であり、上部に設けられた導入管１０２から雰囲
気ガスを導入し、下部の排気管１０３から排気する。１
０４はヒーターである。１０５は炉蓋１０６上に配置さ
れたヒートバリア１０７上に搭載された炭化珪素製のボ
ートであり、複数のＳＯＩ基板１０８を保持している。
ボート１０５には焼結法によって製造された炭化珪素が
用いられるが、焼結法によって製造された炭化珪素の表
面に化学気相堆積法によって合成された化学合成炭化珪
素のコーティング膜が施される場合もある。

【０００５】熱処理は次の手順でおこなわれる。炉蓋１
０６をあらかじめ下方に移動した状態でボート１０５に
ＳＯＩウエハ１０８を搭載し、次いで炉蓋１０６を図示
の状態に移動し、ＳＯＩウエハ１０８を処理室内に配置
するとともに炉心管１０１の開口部を封止する。炉蓋１
０６の動作は図示しない上下動機構でおこなわれる。引
き続き、導入管１０２から炉心管１０１内に水素ガスを
導入し、処理室内を水素ガス雰囲気に置換する。

【０００６】熱処理炉中の雰囲気ガスの流れについて図
７を用いて説明する。図７において、図６と同様に、
１０１は炉心管、１０５は炭化珪素製のボート、１０８
はＳＯＩ基板である。雰囲気ガスの流れをそれぞれ１１
４，１１５で示す。

【０００７】熱処理中におけるＳＯＩ基板表面近傍にお
ける雰囲気ガスの流れ１１５の流速は、ボート１０５と
炉心管１０１との幅１１６，１１７を同じにすることに
より実質的に０、つまり流れが生じないようにすること
ができる。

【０００８】なお、ここで述べている流れ１１４の流速
は、炉心管１０１の断面積より、ＳＯＩ基板１０８の断
面積を除いた領域を通過するガスの速度のことをいう。

【０００９】次いでヒーター１０４により処理室内を所
定の処理温度に加熱し、熱処理する。所定の時間が経過
後、ヒーター１０４の温度を下げてから処理室内に窒素
ガスを導入し、雰囲気を置換し、後に炉蓋１０６を下方
に移動してからＳＯＩ基板１０８を取り出す。処理温
度、時間等は所望のアニール効果に応じて決定されるも
のである。

【００１０】また他の技術として、ＣＺ法（チョクラル
スキー法）により製造されたウエハを貼り合わせること
によって作製したＳＯＩ基板を急速加熱・急速冷却装置
（Rapid Thermal Annealer、以下、ＲＴＡ装置という）
を用いて還元性雰囲気中で熱処理することにより、ＳＯ
Ｉ層表面のＣＯＰ（Crystal Originated Particle；Ｃ
Ｚ法により作製したシリコンウエハにみられる欠陥）を
低減させる方法（特開平１１−１４５０２０号公報）が
提案されている。

【００１１】また、水素イオン注入剥離法と呼ばれる、
水素イオンを注入したウエハを別のシリコンウエハに貼
り合わせた後に剥離してＳＯＩ基板を作製する方法によ
り作製したＳＯＩ基板をＲＴＡ装置により還元性雰囲気
中で熱処理することにより、ＳＯＩ層の層厚均一性を維
持しつつＳＯＩ層のダメージ層や表面粗さを除去させる
ことが提案されている（特開平１１−３０７４７２号公
報および特開平１２−１２４０９２号公報）。

【００１２】

【発明が解決しようとする課題】ＳＯＩウエハを用いて
デバイスを作製する際、デバイスの歩留まりを落とす要
因の一つとして単結晶Ｓｉ層（ＳＯＩ層）の欠陥があげ
られる。

【００１３】ＳＯＩ層の欠陥の一つとして、ＳＯＩウエ
ハを室温の濃ＨＦ溶液（４９ｗｔ％）に浸漬することに
より顕在化させて欠陥を検出することから、ＨＦ欠陥
（HF defect）とよばれるものがあり、デバイスの電気
的特性に著しい影響を与える。

【００１４】ＨＦ欠陥の原因としては様々な原因が考え
られる。Sadanaらは、ＳＩＭＯＸ(Separation by IMpla
nted Oxygen)とよばれる酸素イオンを注入することによ
りＳＯＩウエハを作製する方法により作製したＳＯＩウ
エハのＨＦ欠陥の発生原因を調べた。そして、Sadanaら
は、イオン注入時もしくは熱処理時における金属汚染に
より、ＳＯＩ層にメタルシリサイドが形成され、ＨＦ浸
漬時にそれが溶解してＨＦ欠陥が発生すると報告してい
る(D.K.Sadana, J. Lasky, H.J. Hovel, K.Petrillo, a
nd P.Roitian, Proc. Of IEEE SOI Conf., (1994) p.11
1)。

【００１５】阿賀らは、ＣＺウエハを貼り合わせること
によって作製したＳＯＩ基板のＨＦ欠陥は、ＣＯＰによ
るものであると報告している (H.Aga, M. Nakano, K.Mi
tani, Jpn. J. Appl. Phys., (1999) p.2694)。

【００１６】また、阿賀らは、同報告の中で、これらの
ＨＦ欠陥密度はＳＯＩ層厚が２００ｎｍ以下になると急
激に増加することを報告している。これはＳＯＩ層厚の
減少により、ＳＯＩ／ＢＯＸ界面にある小さいサイズの
ＣＯＰもＨＦ欠陥となるためであるとしている。

【００１７】一方、「ＥＬＴＲＡＮ（登録商標）」と呼
称される、シリコン基板表面に形成した多孔質層上に単
結晶層を形成し、該単結晶層を別に基板上に移設する作
製法（エピタキシャル層移設法）が提案されている（特
許番号第２６０８３５１号）。

【００１８】上記作製法により作製したＳＯＩ基板は、
単結晶シリコン層をＣＶＤ（化学気相堆積法）によるエ
ピタキシャル成長によって作製するために、ＳＯＩ層上
にＣＯＰが形成されないという利点がある。

【００１９】しかしながら、図９に示すように上記作製
法により作製したＳＯＩウエハにおいてもＨＦ欠陥は観
察されることがあった。

【００２０】ＳＯＩ層の薄膜化は、ＳＯＩウエハの優位
点であるデバイスの更なる高速化と低消費電力化を促進
する点で重要な技術課題である。

【００２１】例えばＩＴＲＳ（SIA, The International
Technology Roadmap for Semiconductors (1999) p.11
0）では、ＳＯＩ層の層厚が２００３年までは３０〜２
００ｎｍ、２００４年以降では２０〜１００ｎｍと一層
の薄膜化が要求されている。

【００２２】このような観点から、ＨＦ欠陥を低減させ
ることは、デバイスの歩留まり向上のみならず、ＳＯＩ
層の薄膜化を促進させるという面においても極めて重要
な課題である。

【００２３】

【課題を解決するための手段】以下、本発明に至る経緯
について説明する。

【００２４】本発明者らは、エピタキシャル成長によっ
て形成されたシリコン層を有するＳＯＩ基板におけるＨ
Ｆ欠陥について鋭意研究を進めた。そして、図９に示す
ようにＳＯＩ層の層厚が１００ｎｍ未満になるとＨＦ欠
陥が急激に増大する傾向がみられ、更には７０ｎｍ以下
になると顕著になることを見出した。このＳＯＩ層の層
厚減少に伴いＨＦ欠陥密度が急激に増大する傾向は、前
述した阿賀らの報告と一致する。まず、既述のエピタキ
シャル層移設法について説明する。

【００２５】以下、エピタキシャル層移設法を利用した
ＳＯＩ基板の作製法について図８を用いてより詳しく述
べる。

【００２６】図８に示すように、まず工程Ｓ３１では、
第１の基材としてシリコン単結晶からなる基板１３１を
用意して、少なくとも主表面側に多孔質構造の層１３３
を形成する。多孔質シリコンは、シリコン基板をＨＦ溶
液中で陽極化成（Anodization）することにより形成で
きる。多孔質層は１０^-1ｎｍ〜１０ｎｍ程度の直径の孔
が１０^-1ｎｍ〜１０ｎｍ程度の間隔で並んだスポンジの
ような構造をしている。その密度は、単結晶シリコンの
密度２．３３ｇ／ｃｍ^-3に比べて、ＨＦ溶液濃度を５０
〜２０％に変化させたり、アルコール添加比率を可変し
たり、電流密度を変化させることで２．１〜０．６ｇ／
ｃｍ^-3の範囲で変化させることができる。また、多孔質
化される部分の比抵抗と電気伝導型を予め変調しておけ
ば、これに基づいて多孔度を調整することが可能であ
る。ｐ型においては、同じ陽極化成条件において、Ｐ⁺
シリコン基板に比べ、Ｐ^-シリコン基板は孔径が細くな
るものの孔密度が１桁程度増加し、多孔度が高い。すな
わち、多孔度はこれらの諸条件を変更することによって
制御することが可能であり、いずれかの方法に限定され
るものではない。多孔質層１３３は単層、多孔度の異な
る層が複数積層された構造のいずれでも構わない。陽極
化成により形成された多孔質層中に投影飛程が含まれる
ようにイオン注入を行えば、投影飛程近傍では多孔質の
孔壁中に気泡が形成され、多孔度を高めることもでき
る。イオン注入は陽極化成による多孔質層形成の前であ
っても、後であっても構わない。さらには多孔質層１３
３上に単結晶半導体層構造を形成した後であっても構わ
ない。

【００２７】次に、工程Ｓ３２では多孔質層１３３上に
少なくとも１層の、単結晶シリコン層等の非多孔質単結
晶半導体の層１２３を形成する。非多孔質単結晶半導体
の層１２３は、エピタキシャル成長により形成した単結
晶シリコン層、多孔質層１３３の表面層を非多孔質化し
た層などの中から任意に選ばれる。さらに、非多孔質単
結晶半導体の層１２３上に酸化シリコン層１２２を熱酸
化法により形成すると、単結晶シリコン層等の非多孔質
単結晶半導体層と埋め込み酸化膜の界面を界面準位の少
ない熱酸化により形成された界面とすることができ、好
適である。工程Ｓ３３では前記非多孔質単結晶シリコン
の層１２３を形成した半導体基板の主面（貼り合わせ
面）を第２の基板１２１の表面（貼り合わせ面）と室温
で密着させる。密着させる前には表面の付着物、異物を
除去するために洗浄することが望ましい。第２の基板
は、シリコン、シリコン基板上に酸化シリコン膜を形成
したもの、石英等の光透過性基板、サファイアなどから
選択することができるが、これに限定されるものではな
く、貼り合わせに供される面が十分に平坦、平滑であれ
ば構わない。図６では、第２の基板１２１と第１の基板
とを絶縁層１２２を介して貼り合わせた様子を示してあ
るが、絶縁層１２２はなくてもよい。

【００２８】貼り合わせに際しては絶縁性の薄板を第１
及び第２の基板の間にはさみ３枚重ねで貼り合わせるこ
とも可能である。

【００２９】続いて、第１の基板１３１における裏面側
の不要部分と多孔質層１３３を除去して非多孔質単結晶
シリコン層１２３を表出させる。これには、以下の２つ
の方法が挙げられるが、これに限定されるものではな
い。

【００３０】第１の方法では、第１の基板１２１を裏面
側より除去して多孔質層１３３を表出させる（工程Ｓ３
４）。

【００３１】続いて、多孔質層１３３を除去して非多孔
質単結晶シリコン層１２３を表出させる（工程Ｓ３
５）。

【００３２】多孔質層の除去は選択エッチングによるこ
とが望ましい。少なくとも弗化水素酸と過酸化水素水を
含む混合液を用いると多孔質シリコンは非多孔質単結晶
シリコンに対して、１０⁵倍の選択比で選択的にエッチ
ングできる。上記したエッチング液には、気泡の付着を
防止するための界面活性剤を添加してもよい。特にエチ
ルアルコールのようなアルコールが好適に用いられる。
多孔質層が薄ければ、この選択エッチングを省略しても
よい。

【００３３】第２の方法では、分離層となる多孔質層１
３３中で基板を分離して、図８の工程Ｓ３４のような状
態を得る。分離する方法としては、加圧、引っ張り、せ
ん断、楔、等の外力をかける方法；超音波を印加する方
法；熱をかける方法；酸化により多孔質シリコンを周辺
から膨張させ多孔質シリコン内に内圧をかける方法；パ
ルス状に温度を制御しながら加熱し、熱応力をかける
か、あるいは軟化させる方法；ウォータージェット、ガ
スジェット等の流体を噴出する方法等があるが、これら
の方法に限定されるものではない。

【００３４】続いて、工程Ｓ３５では第２の基板１２１
の表面側に残留する多孔質層１３３をエッチングにより
除去する。多孔質のエッチング方法は前記多孔質層１３
３をエッチングにより表出させる方法と同様である。第
２の基板１２１側に残留した多孔質シリコン層１３３が
極めて薄く、均一な厚みであるならば、フッ化水素酸と
過酸化水素水とによる多孔質層のウエットエッチングは
実施しなくてもよい。

【００３５】続いて、工程Ｓ３６では水素を含む還元性
雰囲気中で第２の基板１２１に熱処理を施し、単結晶シ
リコン層１２３の凹凸を有する上層部１２５をエッチン
グ除去する。この時、単結晶シリコン層中のボロン濃度
の低減及び、表面平滑化、も同時に達成できる。

【００３６】エピタキシャル層移設法で得られる半導体
基板では、第２の基板１２１上に単結晶シリコン膜１２
３が絶縁層１２２を介して平坦に、しかも均一に薄層化
されて、基板全域に大面積に形成されている。こうして
得られた半導体基板は、絶縁分離された電子素子作製と
いう点から見ても好適に使用することができる。

【００３７】分離された第１のシリコン単結晶基板１３
１はその分離面に残留する多孔質層を除去して、更に表
面平滑性が許容できないほど荒れている場合には表面平
滑化を行う、こうすれば再度第１のシリコン単結晶基板
１３１、あるいは次の第２の基板１２１として使用でき
る。

【００３８】本発明者らは、上記作製法により作製した
ＳＯＩ基板の図８に示す工程Ｓ３５後のＨＦ欠陥を走査
型電子顕微鏡によって観察した。ＨＦ欠陥の走査型電子
顕微鏡像の一例を図１０に示す。その結果、ＨＦ欠陥
（図中囲み）の形状は孔径が６０ｎｍ以下の小さなピン
ホールであり、その形状が四面体状でなく円形であるこ
とからＣＯＰではないことが示された。そして、ＳＯＩ
層の層厚が１００ｎｍ未満になるとＨＦ欠陥が急激に増
大する傾向がみられることが分かる。

【００３９】本発明者らは、さらに、エピタキシャル成
長によって形成されたシリコン層を有するＳＯＩ基板に
おいて、ＳＯＩ層（絶縁体上の半導体層）の層厚が１０
０ｎｍ未満、更には７０ｎｍ以下のＳＯＩ基板で急激に
増加するＨＦ欠陥について鋭意研究を進めた。

【００４０】その結果、特開平０５−２１７８２１号公
報に記された熱処理を施すことにより、ＨＦ欠陥を低減
させうることを確認した。

【００４１】これは、水素雰囲気中で熱処理することに
より、熱エネルギーにより励起された表面のシリコン原
子が表面エネルギーを低減するために移動することによ
り欠陥を穴埋めする作用によるものと考えられる。

【００４２】ただし、ＨＦ欠陥深さがＢＯＸ層を露出さ
せるまでに達している場合、高温の水素雰囲気中で生じ
るＳｉＯ₂とＨ₂との化学反応（下記反応式（１））ＳｉＯ₂＋Ｈ₂→ＳｉＯ（↑）＋Ｈ₂Ｏ・・・・・（１）によって生じたＨ₂Ｏが下記反応式（２）のようにシリ
コンと反応することにより、結果として欠陥がさらに顕
在化してしまうことが考えられる。

【００４３】Ｓｉ＋Ｈ₂Ｏ→ＳｉＯ（↑）＋Ｈ₂・・・・・（２）このことから、水素雰囲気中での熱処理によって生じた
Ｈ₂ＯをＳＯＩ基板表面より除去する、もしくはＨ₂Ｏの
発生を抑制することにより、欠陥の顕在化を低減するこ
とができ、それによりＨＦ欠陥をより低減できると考え
られる。

【００４４】以上の観点から、本発明はＳＯＩ基板を還
元性雰囲気中で熱処理する方法において、Ｈ₂Ｏによる
シリコンエッチングによりＨＦ欠陥が顕在化することを
抑制することができる熱処理方法を提案するものであ
る。

【００４５】すなわち、本発明はＳＯＩ基板を還元性雰
囲気中で熱処理する熱処理方法において、前記ＳＯＩ基
板のＳＯＩ層の厚さが１００ｎｍ未満であって、前記Ｓ
ＯＩ基板の端部近傍に設けられたガス導入口から、前記
ＳＯＩ基板の表面近傍に該表面に平行な還元性雰囲気ガ
スの流れを生じさせた状態で熱処理を行うことを特徴と
するＳＯＩ基板の熱処理方法である。

【００４６】ＳＯＩ基板表面に平行なＳＯＩ基板表面近
傍の雰囲気ガスの流速を０より大きくすることにより、
前述したＳｉＯ₂とＨ₂との反応によって生じたＨ₂Ｏを
基板表面からすみやかに除去することができる。

【００４７】また、雰囲気ガスの流速を反応室内の雰囲
気ガスの流速と同等以上とすることにより、反応生成物
であるＨ₂Ｏの除去効果を高めることができる。

【００４８】ここで述べている「反応室内の雰囲気ガス
の平均流速」とは、雰囲気ガスの導入口から、排気口ま
で反応室内を流れるガス流において、処理チャンバーの
ガスの流れる方向の断面積からＳＯＩ基板の断面積を除
いた領域を通過するガスの平均速度をいう。

【００４９】ここで、平均流速を所定条件の下、算出す
る場合について説明する。

【００５０】熱処理時のＨ₂ガス流量＝２２ｓｌｍ（sta
ndard liter/min）（１ａｔｍ，０℃における１分あた
りの流量）、熱処理時の処理チャンバー内の圧力＝８０
Ｔｏｒｒ（０．１０５３ａｔｍ）・・・・・とす
る。

【００５１】ここでチャンバー中央部においてウエハ上
部の容積を見積もると、高さ；２〜３ｃｍ幅；２４〜２５ｃｍなので、断面積＝４８〜７５ｃｍ²・・・・・とな
る。

【００５２】上記，より、熱処理時のチャンバー内
における水素流量は、ボイルの法則から、２２／０．１０５３＝２０９ l／ｍｉｎ・・・・・流速は、，より、２０９×１０００／４８〜７５＝
２．７９〜４．３５(ｍ／ｍｉｎ)（４６〜７２．５（ｃ
ｍ／ｓ））となる。

【００５３】また、本発明は、雰囲気ガスの流れが基板
表面において層流であることを特徴とするＳＯＩ基板の
熱処理方法である。

【００５４】このように、雰囲気ガスの流れが基板表面
において層流とすることにより、ＳＯＩ基板全面におい
て均一で安定したＨＦ欠陥低減効果が得られる。

【００５５】また、本発明は、熱処理中のＳＯＩ基板を
回転させることにより、ＳＯＩ基板全面において均一で
安定したＨＦ欠陥低減効果が得られる。

【００５６】本発明は、反応室部材の温度が熱処理時の
基板温度よりも低いことを特徴とするＳＯＩ基板の熱処
理方法である。

【００５７】一般に半導体プロセスで用いる高温熱処理
炉においては、反応室を形成する部材には石英（ＳｉＯ
₂）が用いられている。

【００５８】然るに、上記の熱処理炉を用いて水素ガス
雰囲気中で高温熱処理を行った場合、部材と雰囲気ガス
との間で前記反応式（１）のような化学反応が起き、反
応によって生じたＨ₂Ｏによりシリコンエッチングが生
じるものと考えられる。

【００５９】そこで、本発明のように、反応室部材を熱
処理時の基板温度よりも低い温度にすることにより、雰
囲気ガスと部材との化学反応を抑制することができる。

【００６０】たとえば、加熱源にハロゲンランプや誘導
加熱方式のものを用いる。もしくは、処理チャンバーに
エアーを吹きつけて空冷することにより、上記化学反応
の抑制が可能である。

【００６１】また、本発明は、熱処理時における反応室
の圧力が大気圧以下であることを特徴とするＳＯＩ基板
の熱処理方法である。

【００６２】このように前記熱処理工程の圧力を大気圧
以下にすることにより、反応室中における分子の平均自
由工程が長くなることから、Ｈ₂Ｏをすみやかに除去す
ることができる。

【００６３】また、前記処理工程における還元性雰囲気
ガスは、水素もしくは水素と不活性ガスから実質的に成
る混合ガスであることが望ましい。

【００６４】水素を含む雰囲気中では、窒素雰囲気中や
希ガス雰囲気中では表面が平坦化しないようなシリコン
の融点以下の温度でも、十分に熱エネルギーにより励起
されたシリコン原子が移動することによる欠陥の穴埋め
効果が成される。

【００６５】また、本発明にかかる熱処理方法は、ＳＯ
Ｉ基板の熱処理方法において、前記ＳＯＩ基板のＳＯＩ
層の厚さが１００ｎｍ未満であって、前記ＳＯＩ基板を
回転させながら熱処理することにより、該ＳＯＩ基板の
表面近傍に、該表面に平行な還元性雰囲気ガスの流れを
生じさせた状態で熱処理を行うことを特徴とするもので
ある。

【００６６】以上、本発明による熱処理は、ＳＯＩ層が
エピタキシャル成長によって形成されたシリコン層を有
し、かつＳＯＩ層にＣＯＰのないＳＯＩ層厚が１００ｎ
ｍ未満，更には７０ｎｍ以下のＳＯＩ基板において急激
に増加するＨＦ欠陥を低減させることができ、高品質の
ＳＯＩ基板を作製することが可能である。

【００６７】

【発明の実施の形態】本発明の実施の形態について図を
参照しながら説明する。

【００６８】本発明の実施に適した熱処理装置を図１に
示す。

【００６９】図１に示す熱処理装置１０はＳＯＩウエハ
（図示せず）を一枚ずつ処理する枚葉式であり、石英ガ
ラスで構成された処理チャンバー１２と、この処理チャ
ンバー１２内に配置されたウエハ支持用のサセプタ１４
とを備えている。処理チャンバー１２の側部には水素ガ
ス等の還元性ガスの導入部１６が形成され、これに対向
する位置には排気部１８が形成されている。なお、ガス
導入部１６及びガス排気部１８には、それぞれガス導入
口５０、ガス排気口５１が設けられている。

【００７０】また、処理チャンバー１２の上側領域及び
下側領域には、それぞれ、複数本のハロゲンランプ２０
が放射状に配置されている。上記構成のハロゲンランプ
２０を用いた熱処理装置１０において、サセプタ１４上
にＳＯＩ基板を載置した後、ハロゲンランプ２０を点灯
してＳＯＩ基板を加熱すると共に、排気口１８から排気
を行いながら水素ガス等を雰囲気ガスとして導入口５０
から導入すると、所定温度に加熱されたＳＯＩ基板の表
面に沿って雰囲気ガスが層流状態で流れ、熱処理がおこ
なわれる。

【００７１】この時、サセプタ１４が回転することによ
り、ＳＯＩ基板を回転させた状態で熱処理することがで
きる。

【００７２】そして、熱処理終了後、所定の搬出温度ま
で冷却された後にＳＯＩ基板はサセプタ１４上から取り
除かれ、熱処理は終了する。

【００７３】本発明における熱処理温度はシリコンの融
点以下の温度で行われる。なお、熱処理温度の下限つい
ては特に規定されるものではないが、特開平０５−２１
７８２１号公報で提案された水素雰囲気中でのＳＯＩ基
板の熱処理において、熱処理温度と表面シリコン原子の
移動による表面の平滑化の進行を評価した結果から、８
００℃以上１２００℃以下で熱処理することが望まし
い。

【００７４】また、本発明において熱処理時間について
は被処理物の状態や所望の効果の程度によって決定され
るものであり、特別に規定されるものではない。

【００７５】上記の構成において、石英ガラスで構成さ
れた処理チャンバー１２はハロゲンランプ２０の発する
光をほとんど吸収しないため、その温度は概ね６００℃
以下に抑制される。従って、処理チャンバー１２の石英
とＨ₂の反応によるＨ₂Ｏの発生が防止される。

【００７６】また、処理チャンバー１２にエアーを吹き
付けることにより空冷することも可能である。

【００７７】仮に処理チャンバー１２からＨ₂Ｏが発生
した場合であっても導入口１６から導入された雰囲気ガ
スがＳＯＩウエハの表面に沿って層流状態で流れるた
め、処理チャンバー１２から発生したＨ₂ＯはＳＯＩウ
エハの表面には達しない。すなわち、ウエハ表面のガス
流が、チャンバー表面で発生したＨ₂Ｏの該ウエハ表面
への付着をさえぎるのである。

【００７８】なお、上記熱処理に用いる装置は前述のラ
ンプ加熱方式に限定されるものではなく、例えば誘導加
熱方式の装置を用いることで同様な効果が得られる。こ
の場合には、シリコン基板は半導体であるためにうず電
流が流れて加熱されるが、反応室部材の石英は絶縁体で
あるために加熱されない。

【００７９】ガス導入口５０から導入されるガスの平均
流速は、０．０１ｃｍ／ｓ以上５００ｃｍ／ｓ以下、よ
り好ましくは０．１ｃｍ／ｓ以上１００ｃｍ／ｓ以下で
あるのがよい。

【００８０】また、ガス導入口５０とそれに対向するＳ
ＯＩウエハの端部の距離は、５ｃｍ以内、好ましくは１
ｃｍ以内であるのがよい。勿論、ガス導入口５０と該端
部とは実質的に接していることがより好ましい。

【００８１】また、ガス導入口５０とＳＯＩウエハの端
部の位置関係は、以下のようであるのが良い。即ち、ガ
ス導入口５０を構成するガス管の最下面から中央部まで
の高さの範囲内にＳＯＩウエハ表面の高さが位置してい
る、あるいはガス管の最下面とＳＯＩウエハ表面の高さ
が一致しているのがよい。ＳＯＩウエハの側面に多量に
ガスがぶつかると、層状の流れを乱すからである。ガス
導入口の直径は、ＳＯＩウエハの厚さ２倍以上、好まし
くは５倍以上である。

【００８２】ＳＯＩウエハの回転動作を含み熱処理を行
う場合には、連続的にＳＯＩウエハを回転させたり、断
続的に回転させることができる。ＳＯＩウエハを断続的
に回転させる場合には、所定時間経過後に所定角度ＳＯ
Ｉウエハを回転させることができる。例えば、所定時間
熱処理後、ウエハを右回りに９０度回転させる。そし
て、所定時間経た後、今度は左に１８０度回転させ、そ
して熱処理を所定時間行うのである。勿論、同じ方向
に、断続的に回転させても良い。

【００８３】また、図１に示すように、ＳＯＩウエハの
裏面（ＳＯＩ層が位置する面と反対の面）には、ガスが
流れない、即ち当該裏面は雰囲気ガスに接しないように
することもできる。

【００８４】熱処理の対象物であるＳＯＩ層としては、
単結晶シリコン層に限らず、Ｇｅ，ＳｉＧｅ，ＳｉＣ，
Ｃ，ＧａＡｓ，ＧａＮ，ＡｌＧａＡｓ，ＩｎＧａＡｓ，
ＩｎＰ，ＩｎＡｓ等で構成される半導体層、あるいはこ
れら複数種類の層で構成された半導体層であっても良
い。例えば、ＳｉＧｅ層上にＳｉ層、あるいはＳｉ層上
にＳｉＧｅ層を有するものなどである。もちろん、上記
結晶半導体層は、組成は同じであるが不純物濃度や比抵
抗値の異なる複数の半導体層で構成しても良い（例え
ば、第１の比抵抗値のシリコン層上に、該第１とは異な
る、第２の比抵抗値のシリコン層の２層からなる半導体
層である）。

【００８５】なお、本発明における熱処理において使用
されるガス種として、水素ガス、水素と不活性ガス（例
えばアルゴン）の混合ガス等を用いることができる。勿
論、ＳＯＩ層の平坦化等ができるのであれば上記ガス種
に限られるものではない。

【００８６】また、シリコンウエハには面方位等を示す
目印としてノッチと呼ばれる部位が形成されている場合
がある。シリコンウエハを原料に作製されたＳＯＩ基板
にノッチ等が存在している場合には、当該部分をガス導
入口５０に向けないようにして熱処理することも好まし
いものである。

【００８７】また、他の実施形態として、三谷が報告し
た（三谷慎一東芝技術技報No.20 p-28 (1998)）エ
ピタキシャル成長装置を用いて実施することができる。

【００８８】以下、上記報告の装置を用いた本発明の熱
処理方法について説明する。なお、上記報告の装置はエ
ピタキシャル成長装置であるが、本発明ではこれを還元
雰囲気下での熱処理装置として用いる。

【００８９】図２に示す熱処理装置４０はＳＯＩ基板
（図示せず）を一枚ずつ処理する枚葉式であり、基板の
処理を行うプロセスモジュールは円筒形の水冷ジャケッ
トを持ったステンレス製チャンバー４１でシールされて
おり、内部は全て高純度石英のライナー４２でカバーさ
れている。

【００９０】基板を保持するホルダ４３と加熱源である
ヒータ４４がチャンバー内に設置されている。

【００９１】また、チャンバー下部には基板及びホルダ
の回転駆動機構４５とヒーターの給電ポートが設けられ
ている。

【００９２】水素ガスはチャンバー上部から整流板４６
を通して導入され、下部の排気口４７から排気される構
造となっている。

【００９３】本装置では基板を毎分千数百回転以上の高
速で回転させるため、高速で回転する基板およびホルダ
の持つ回転円板のポンプ効果により、チャンバー上部よ
り供給された水素ガスは強制的にウエハ表面に引き寄せ
られる。

【００９４】この時、プロセスモジュールへの供給ガス
流量と圧力に応じた最適な回転数を選択することによ
り、ＳＯＩ基板の基板表面近傍における水素ガスの流れ
が、ＳＯＩ基板表面に沿って層流状態で流れる。

【００９５】また、プロセスモジュールへの供給ガス流
量と圧力に応じた最適な回転数を選択することにより、
ＳＯＩ基板の基板表面近傍における水素ガスの流速を、
チャンバー上部から整流板４６を通して導入された時の
平均流速よりも速くすることができる。

【００９６】以上、本発明の実施形態例を示したが、本
発明は上記装置に限定されるものではなく、本発明の思
想を実現し得る熱処理装置であればよい。

【００９７】例えば、多数枚同時処理型の縦型熱処理炉
においても、図４に示すような処理炉であれば、本発明
と同様の効果を得ることができる。

【００９８】図４において、８０は炉心管、８１はＳＯ
Ｉ基板、８２は雰囲気ガスの導入口、８３はＳＯＩ基板
表面近傍の雰囲気ガスの流れを示す。

【００９９】図４に示すように、ＳＯＩ基板８１の側面
に雰囲気ガスの導入口８２を設置することにより、ＳＯ
Ｉ基板表面に平行なＳＯＩ基板表面近傍の雰囲気ガス８
３の流れを生じさせることができる。

【０１００】また、図６に示すような多数枚同時処理型
の縦型熱処理炉においてもボート１０５と炉心管との幅
１１６，１１７を揃えないようにするなどして、熱処理
中におけるＳＯＩ基板表面近傍における雰囲気ガスの流
速１１５を実質的に０としなければ本発明の効果が得ら
れる。

【０１０１】また、図３に示すような構造を持つ多数枚
同時処理型の装置においても本発明の効果が得られる。
図３において、７０は炉心管、７１はＳＯＩ基板、７２
および７３は雰囲気ガスの流れを示す。

【０１０２】図３のように、反応室内の雰囲気ガスの流
れ７２に対し、ＳＯＩ基板７１を斜めに配置した場合、
ＳＯＩ基板表面近傍に平行な雰囲気ガスの流れ７３が生
ずれば本発明の効果が得られる。

【０１０３】

【実施例】以下、本発明の具体的な実施例について説明
する。

【０１０４】（ＳＯＩ基板の作製方法）１）ｐ型不純物としてボロンを添加し、比抵抗０．０
１５Ω・ｃｍ＋／−０．０１Ω・ｃｍにしたＣＺ６イン
チ（１００）ｐ⁺シリコンウエハを用意した。

【０１０５】２）４９％ＨＦ水溶液とエチルアルコー
ルを２：１の比で混合した溶液中で、前記シリコンウエ
ハを陽極とし、６インチ径の白金板を陰極として、該白
金板を該シリコンウエハと向かい合うように設置した。
前記シリコンウエハの裏面側は同じ溶液を介して、別の
ｐ⁺シリコンウエハの表面側と対向させ、もっとも端の
ウエハは６インチ径の白金板を対向させた。ウエハとウ
エハの間の溶液はウエハで隔てられ、導通しないように
配置した。前記シリコンウエハと前記白金板の間に電流
密度１０ｍＡ／ｃｍ²で１２分間電流を流して前記シリ
コンウエハを陽極化成し（Anodize）、表面に１２μｍ
厚の多孔質シリコンを複数枚形成した。

【０１０６】３）つづいて、多孔質シリコン層を形成
したウエハに、４００度の酸素雰囲気中で１時間酸化処
理を施した。この酸化処理では概ね５０Å以下の酸化膜
しか形成しないので、酸化シリコン膜は多孔質シリコン
の表面と孔の側壁にしか形成されておらず、内部には単
結晶シリコンの領域が残されている。

【０１０７】４）１．２５％に希釈したＨＦ水溶液
に、前記ウエハを３０秒程度曝し、続いて１０分間純水
に漬けて、オーバーフローリンスして、多孔質層の表面
に形成された極薄酸化シリコン膜を除去した。

【０１０８】５）ウエハをウエハキャリアに入れてセ
ットするロードロック室とウエハ移載用ロボットのセッ
トされた移載チャンバーと図１に示すようなプロセスチ
ャンバーが接続されたエピタキシャルＣＶＤ成長装置の
ロードロック室に前記ウエハをウエハキャリアに入れて
設置した。ロードロック室は、大気圧からドライポンプ
で１３３Ｐａ（１Ｔｏｒｒ）以下に減圧したのち、Ｎ₂
を流して、１．０６７×１０⁴Ｐａ（８０Ｔｏｒｒ）に
した。移載チャンバーは予めＮ₂を流して１．０６７×
１０⁴Ｐａ（８０Ｔｏｒｒ）に保持されている。プロセ
スチャンバーには、ウエハを保持するためにカーボンに
ＣＶＤ−ＳｉＣを被覆したサセプタが設置されている。
サセプタは、ＩＲランプによって予め摂氏７５０℃程度
に昇温してある。プロセスチャンバー内には加熱したパ
ラジウム合金を用いた水素精製機により、精製された水
素ガスが精製機からおよそ１０ｍの内面研磨したステン
レス配管によりプロセスチャンバーに供給されている。

【０１０９】ウエハはロードロック室から移載チャンバ
ーを経由してプロセスチャンバーへ移載ロボットにより
搬送され、サセプタ上に設置された。

【０１１０】６）サセプタ上に移載されたウエハをＩ
Ｒランプで加熱して毎分１００℃の速度で昇温し、プリ
ベーク処理として９５０℃で２秒保持した。

【０１１１】つぎに、濃度２８ｐｐｍになるように水素
のキャリアガスにＳｉＨ₄を添加して、２００秒処理を
し、ＳｉＨ₄の添加を終了し、その後、温度を９００℃
に下げて、今度はＳｉＨ₂Ｃｌ₂を濃度０．５ｍｏｌ％に
なるように添加して、非多孔質単結晶シリコン膜を形成
した後、水素雰囲気下で温度を７５０℃まで降温し、ウ
エハを再び移載ロボットにて移載チャンバーを経由しロ
ードロック室に取り出した。

【０１１２】７）非多孔質単結晶シリコンをエピタキ
シャル成長したウエハを縦形炉に設置して、酸素と水素
を燃焼して形成された水蒸気と残留酸素の混合気中、１
０００℃で熱処理により前記非多孔質単結晶シリコンの
表面を酸化して６０ｎｍの酸化シリコン膜を形成した。

【０１１３】８）上記ウエハと第２のシリコンウエハ
をシリコン半導体プロセスの洗浄ラインで清浄に洗浄し
たのち、両ウエハの第１の主面同士を静かに重ね合わ
せ、中央を押圧したところ、両ウエハは一体化した。

【０１１４】９）続いて、一体化したウエハ組を縦形
炉に設置して、酸素雰囲気中１１００℃で１時間熱処理
した。

【０１１５】１０）多孔質シリコンを形成したウエハ
の裏面側をグラインダーにより研削し、多孔質シリコン
をウエハ全面に渡って露出させた。

【０１１６】１１）露出した多孔質シリコン層をＨＦ
と過酸化水素水の混合溶液に漬けたところ、およそ２時
間で多孔質シリコンはすべて除去され、ウエハ全面で、
非多孔質単結晶シリコン層と熱酸化シリコン膜による干
渉色が観察された。（比較例１還元性ガス雰囲気で熱処理を行わなかった
もの；ＳＯＩ層層厚平均＝８０．３ｎｍ）前述のエピ
タキシャル層移設法により作製したＳＯＩ層の層厚平均
が８０．３ｎｍのＳＯＩ基板３枚を還元性ガス雰囲気で
熱処理せず、４９％のフッ化水素酸に１５分間浸漬し
た。

【０１１７】次に、これらのＳＯＩ基板のＨＦ欠陥を光
学顕微鏡を用いて観察した。本実施例では基板中心から
半径５５ｍｍの範囲を観察した。

【０１１８】そして観察されたＨＦ欠陥数から観察面積
を除してＨＦ欠陥密度を求めた。

【０１１９】その結果、ＨＦ欠陥密度はそれぞれ０．０
７４，０．１０５，０．２９５個／ｃｍ²で、平均は
０．１５８個／ｃｍ²であった。（比較例２還元性ガス雰囲気で熱処理を行わなかった
もの；ＳＯＩ層層厚平均＝１２０．６ｎｍ）前述のエ
ピタキシャル層移設法により作製したＳＯＩ層の層厚平
均が１２０．６ｎｍのＳＯＩ基板３枚を還元性ガス雰囲
気で熱処理せず、４９％のフッ化水素酸に１５分間浸漬
した。

【０１２０】次に、これらのＳＯＩ基板のＨＦ欠陥を光
学顕微鏡を用いて観察した。本実施例では基板中心から
半径５５ｍｍの範囲を観察した。

【０１２１】そして観察されたＨＦ欠陥数から観察面積
を除してＨＦ欠陥密度を求めた。

【０１２２】その結果、ＨＦ欠陥密度はそれぞれ０．０
３１，０．０４２，０．０４２個／ｃｍ²で、平均は
０．０３９個／ｃｍ²であった。（比較例３縦型炉による水素アニール処理、１０５０
℃、１８０ｍｉｎ；ＳＯＩ層層厚平均＝７３．６ｎ
ｍ）前述のエピタキシャル層移設法により、比較例１と
同一バッチで作製したＳＯＩ層の層厚平均が７８．５ｎ
ｍのＳＯＩ基板２枚をシリコン半導体デバイスプロセス
で一般的に用いる洗浄ラインで洗浄した後、図６に示す
縦型熱処理炉に設置して特開平０５−２１７８２１号公
報にて示されている熱処理を行った。

【０１２３】なお、熱処理前におけるＳＯＩ基板のＳＯ
Ｉ層の層厚平均値は、洗浄によるエッチングにより７
３．６ｎｍとなった。

【０１２４】熱処理は次の手順で行った。炉蓋１０６を
あらかじめ下方に移動した状態でボート１０５にＳＯＩ
基板１０８を搭載し、次いで炉蓋１０６を図示の状態に
移動し、ＳＯＩ基板１０８を処理室内に配置するととも
に炉心管の開口部を封止した。炉蓋１０６の動作は図示
しない上下動機構でおこなわれる。

【０１２５】通常、この際の処理室内の温度は６００℃
程度に予熱されている。また、ＳＯＩ基板表面の酸化を
防止するため、処理室内は窒素雰囲気となっている。

【０１２６】引き続き、導入管１０２より１００％水素
ガスを導入し、処理室内を常圧の水素雰囲気に置換し
た。水素ガスは装置とおよそ７ｍの内面研磨ステンレス
配管で接続されたパラジウム合金を用いた市販の水素精
製装置で純化されている。

【０１２７】次いでヒーター１０４により処理室内を１
０５０℃に加熱し、３時間熱処理した。

【０１２８】なお、６００℃から１０５０℃に加熱する
際の昇温レートは０．１７℃／ｓｅｃとした。

【０１２９】そして、３時間経過後、ヒーター１０４の
温度を下げてから処理室内に窒素ガスを導入し、雰囲気
を置換し、後に炉蓋１０６を下方に移動してからＳＯＩ
基板１０８を取り出した。

【０１３０】次に、これらのＳＯＩ基板を４９％のフッ
化水素酸に１５分間浸漬した後、基板中心から半径５５
ｍｍの範囲のＨＦ欠陥を光学顕微鏡を用いて観察した。

【０１３１】そして観察されたＨＦ欠陥数から観察面積
を除してＨＦ欠陥密度を求めた。その結果、ＨＦ欠陥密
度はそれぞれ０．０４２，０．０１１個／ｃｍ²で平均
値は０．０２６個／ｃｍ²であった。

【０１３２】上記ＨＦ欠陥密度の平均値と、比較例１の
ＨＦ欠陥密度の平均値を比較した結果、上記の熱処理を
行ったＳＯＩ基板のＨＦ欠陥密度は、比較例１のＨＦ欠
陥密度の１６．４％であった。（比較例４縦型炉による水素アニール処理、１０５０
℃、１８０ｍｉｎ；ＳＯＩ層層厚平均＝１１４．９ｎ
ｍ）前述のエピタキシャル層移設法により比較例２と同
一バッチで作製したＳＯＩ層の層厚平均が１２０．６ｎ
ｍのＳＯＩ基板３枚をシリコン半導体デバイスプロセス
で一般的に用いる洗浄ラインで洗浄した後、比較例３で
述べたものと同様の熱処理を行った。

【０１３３】なお、熱処理前におけるＳＯＩ基板のＳＯ
Ｉ層の層厚平均値は、洗浄によるエッチングにより１１
４．９ｎｍとなった。

【０１３４】次に、これらのＳＯＩ基板を４９％のフッ
酸に１５分間浸漬した後、基板中心から半径５５ｍｍの
範囲のＨＦ欠陥を光学顕微鏡を用いて観察した。

【０１３５】そして観察されたＨＦ欠陥数から観察面積
を除してＨＦ欠陥密度を求めた。その結果、ＨＦ欠陥密
度はそれぞれ０，０．０２１，０個／ｃｍ²で平均値は
０．００７個／ｃｍ²であった。

【０１３６】上記ＨＦ欠陥密度の平均値と、比較例２の
ＨＦ欠陥密度の平均値を比較した結果、上記の熱処理を
行ったＳＯＩ基板のＨＦ欠陥密度は、比較例２のＨＦ欠
陥密度の１８．４％であった。（比較例５縦型炉による水素アニール処理、１０５０
℃、３ｍｉｎ；ＳＯＩ層層厚平均＝７４．９ｎｍ）前
述のエピタキシャル層移設法により比較例１と同一バッ
チで作製したＳＯＩ層の層厚平均が８１．２ｎｍのＳＯ
Ｉ基板２枚をシリコン半導体デバイスプロセスで一般的
に用いる洗浄ラインで洗浄した後、図６に示す縦型水素
アニール炉に設置して特開平０５−２１７８２１号公報
にて示されている熱処理を行った。

【０１３７】なお、熱処理前におけるＳＯＩ基板のＳＯ
Ｉ層の層厚平均値は、洗浄によるエッチングにより７
４．９ｎｍとなった。

【０１３８】熱処理は次の手順で行った。炉蓋１０６を
あらかじめ下方に移動した状態でボート１０５にＳＯＩ
ウエハ１０８を搭載し、次いで炉蓋１０６を図示の状態
に移動し、ＳＯＩウエハ１０８を処理室内に配置すると
ともに炉心管の開口部を封止した。炉蓋１０６の動作は
図示しない上下動機構でおこなわれる。

【０１３９】通常、この際の処理室内の温度は６００℃
程度に予熱されている。

【０１４０】また、ＳＯＩ基板表面の酸化を防止するた
め、処理室内は窒素雰囲気となっている。

【０１４１】引き続き、導入管１０２より１００％水素
ガスを導入し、処理室内を常圧の水素雰囲気に置換し
た。水素ガスは装置とおよそ７ｍの内面研磨ステンレス
配管で接続されたパラジウム合金を用いた市販の水素精
製装置で純化されている。

【０１４２】次いでヒーター１０４により処理室内を１
０５０℃に加熱し、３分間熱処理した。

【０１４３】なお、６００℃から１０５０℃に加熱する
際の昇温レートは０．１７℃／ｓｅｃとした。

【０１４４】そして、３分経過後、ヒーター１０４の温
度を下げてから処理室内に窒素ガスを導入し、雰囲気を
置換し、後に炉蓋１０６を下方に移動してからＳＯＩウ
エハ１０８を取り出した。

【０１４５】次に、これらのＳＯＩ基板を４９％のフッ
酸に１５分間浸漬した後、基板中心から半径５５ｍｍの
範囲のＨＦ欠陥を光学顕微鏡を用いて観察した。

【０１４６】そして観察されたＨＦ欠陥数から観察面積
を除してＨＦ欠陥密度を求めた。

【０１４７】その結果、ＨＦ欠陥密度はそれぞれ０．０
３２，０．０８４個／ｃｍ²で平均値は０．０５８個／
ｃｍ²であった。（実施例１枚葉式エピタキシャル成長装置による処
理；ＳＯＩ層層厚平均＝７４．９ｎｍ）前述のエピタ
キシャル層移設法により比較例１と同一バッチで作製し
たＳＯＩ層の層厚平均が７９．１ｎｍのＳＯＩ基板１５
枚をシリコン半導体デバイスプロセスで一般的に用いる
洗浄ラインで洗浄した後、枚葉式エピタキシャル成長装
置で熱処理した。

【０１４８】なお、熱処理前におけるＳＯＩ基板のＳＯ
Ｉ層の層厚平均値は、洗浄によるエッチングにより７
４．９ｎｍとなった。

【０１４９】本実施例で用いた枚葉式エピタキシャル成
長装置は、ウエハキャリアに入れてセットするロードロ
ック室とウエハ移載用ロボットのセットされた移載チャ
ンバー（図示せず）とに示すプロセスチャンバーが接続
されたエピタキシャルＣＶＤ成長装置のロードロック室
（図１）から成る。

【０１５０】熱処理は次の手順で行った。まず、ロード
ロック室に前記ＳＯＩ基板をウエハキャリアに入れて設
置した。

【０１５１】ロードロック室には、大気圧からドライポ
ンプで１３３Ｐａ（１Ｔｏｒｒ）以下に減圧した後、Ｎ
₂ガスを流して１．０６７×１０⁴Ｐａ（８０Ｔｏｒｒ）
にした。移設チャンバーは、予めＮ₂を流して１．０６
７×１０⁴Ｐａ（８０Ｔｏｒｒ）に保持されている。プ
ロセスチャンバーには、ウエハを保持するためカーボン
にＳｉＣを被覆したサセプタ１４が設置されている。サ
セプタ１４はハロゲンランプによって予め摂氏７５０℃
に昇温してある。プロセスチャンバー内には加熱したパ
ラジウム合金を用いた水素精製機により精製された１０
０％水素ガスが精製機からおよそ１０ｍの内面研磨した
ステンレス配管によりプロセスチャンバーに供給されて
いる。

【０１５２】ＳＯＩ基板はロードロック室から移設チャ
ンバーを経由してプロセスチャンバーへ移載ロボットに
より搬送され、サセプタ上に設置された。

【０１５３】プロセスチャンバー内の圧力を８×１０⁴
Ｐａ（６００Ｔｏｒｒ）に設定した後、サセプタ上に移
載されたＳＯＩ基板をハロゲンランプで加熱して１０５
０℃まで加熱した後３分間熱処理を行った。

【０１５４】また、この時の反応室内の平均流速はおよ
そ４６．７ｃｍ／ｓであった。

【０１５５】なお、７５０℃から１０５０℃（熱処理温
度）に加熱するまでの昇温レートは３枚ずつ５水準に割
り振った（表１）。

【０１５６】

【表１】熱処理後、温度を７５０℃まで降温し、ＳＯＩ基板を再
び移載ロボットにて移載チャンバーを経由しロードロッ
ク室に取り出した。

【０１５７】次に、これらのＳＯＩ基板を４９％のフッ
酸に１５分間浸漬した後、基板中心から半径５５ｍｍの
範囲のＨＦ欠陥を光学顕微鏡を用いて観察した。

【０１５８】そして観察されたＨＦ欠陥数から観察面積
を除してＨＦ欠陥密度を求めた結果、熱処理した１５枚
のＨＦ欠陥密度の平均値は０．００８個／ｃｍ²であっ
た。

【０１５９】上記ＨＦ欠陥密度の平均値と、比較例１の
ＨＦ欠陥密度の平均値を比較した結果、上記の熱処理を
行ったＳＯＩ基板のＨＦ欠陥密度は、比較例１のＨＦ欠
陥密度の５．１％であった。

【０１６０】この結果より、本実施例による熱処理によ
り、ＨＦ欠陥が低減することが確認できた。

【０１６１】また、上記ＨＦ欠陥密度の平均値と、比較
例３のＨＦ欠陥密度の平均値を比較した結果、上記の熱
処理を行ったＳＯＩ基板のＨＦ欠陥密度は、比較例３の
ＨＦ欠陥密度の３０．８％であった。

【０１６２】この結果より、本発明の熱処理によるＨＦ
欠陥低減効果は特開平０５−２１７８２１号公報に示さ
れている縦型熱処理炉を用いた還元性雰囲気での熱処理
によるものより高いといえる。

【０１６３】また、本実施例における、７５０℃から１
０５０℃（熱処理温度）に加熱するまでの昇温レートと
ＨＦ欠陥密度との関連を表２に示す。

【０１６４】

【表２】表２に示すように、ＨＦ欠陥密度と熱処理温度に達する
までの昇温レートとの間には相関が見られなかった。

【０１６５】また、熱処理時間とＨＦ欠陥密度との相関
に関する知見を得るため、本実施例におけるＨＦ欠陥密
度の結果と、比較例５のＨＦ欠陥密度の平均値を比較し
た。

【０１６６】比較例５は、縦型熱処理炉を用いた還元性
雰囲気での熱処理で、熱処理時間を本実施例と同様３分
間としたものである。

【０１６７】また、熱処理温度に達するまでの昇温レー
トは０．１７℃／ｓｅｃである。

【０１６８】比較例５のＨＦ欠陥密度の平均値は０．０
５８個／ｃｍ²であり、本実施例における最も昇温レー
トが近い０．１℃／ｓｅｃのＨＦ欠陥密度平均値と比較
すると、昇温レートが０．１℃／ｓｅｃのそれに比べ１
４．５倍も大きい。

【０１６９】よって、熱処理時間とＨＦ欠陥密度の低減
効果には相関がないといえる。

【０１７０】以上の結果から、本実施例におけるＨＦ欠
陥低減効果は、熱処理時におけるＳＯＩ基板表面に平行
なＳＯＩ基板表面近傍の雰囲気ガスの流速によるもので
あるといえる。（比較例６枚葉式エピタキシャル成長装置による処
理；ＳＯＩ層層厚平均＝１１４．３ｎｍ）前述のエピ
タキシャル層移設法により比較例２と同一バッチで作製
したＳＯＩ層の層厚平均が１１９．１ｎｍのＳＯＩ基板
１５枚をシリコン半導体デバイスプロセスで一般的に用
いる洗浄ラインで洗浄した後、実施例1と同様の熱処理
を行った。

【０１７１】なお、熱処理前におけるＳＯＩ基板のＳＯ
Ｉ層の層厚平均値は、洗浄によるエッチングにより１１
４．３ｎｍとなった。

【０１７２】また、７５０℃から１０５０℃（熱処理温
度）に加熱するまでの昇温レートは３枚ずつ５水準に割
り振った（表１）。

【０１７３】熱処理終了後、これらのＳＯＩ基板を４９
％のフッ酸に１５分間浸漬した後、基板中心から半径５
５ｍｍの範囲のＨＦ欠陥を光学顕微鏡を用いて観察し
た。

【０１７４】そして観察されたＨＦ欠陥数から観察面積
を除してＨＦ欠陥密度を求めた結果、熱処理した１５枚
のＨＦ欠陥密度の平均値は０．００９個／ｃｍ²であっ
た。

【０１７５】上記ＨＦ欠陥密度の平均値と、比較例２の
ＨＦ欠陥密度の平均値を比較した結果、上記の熱処理を
行ったＳＯＩ基板のＨＦ欠陥密度は、比較例２のＨＦ欠
陥密度の２３．７％であった。すなわち、還元性雰囲気
での熱処理によるＨＦ欠陥が低減するという効果が確認
された。

【０１７６】また、上記ＨＦ欠陥密度の平均値０．００
９と、比較例４のＨＦ欠陥密度の平均値を比較した結
果、上記の熱処理を行ったＳＯＩ基板のＨＦ欠陥密度
は、比較例４のＨＦ欠陥密度の１．２９倍であり、縦型
熱処理炉を用いた還元性雰囲気での熱処理に比べあまり
差はなかった。また、比較例３と実施例１及び比較例４
と比較例６より、ＳＯＩ層の膜厚が薄い場合に、具体的
には、１００ｎｍ以下の時に、本発明による効果が顕著
であることが分かる。

【０１７７】また、本実施例における、７５０℃から１
０５０℃（熱処理温度）に加熱するまでの昇温レートと
ＨＦ欠陥密度との関連を表３に示す。

【０１７８】

【表３】表３に示すように、ＨＦ欠陥密度と熱処理温度に達する
までの昇温レートとの間には相関が見られなかった。

【０１７９】図５は、本発明の熱処理前（比較例１）、
および従来の還元性雰囲気での熱処理後（比較例３，
５）、および本発明の熱処理を行った後（実施例１）の
ＨＦ欠陥密度平均値の比較図である。本発明によればＳ
ＯＩ基板においてＳＯＩ層の欠陥（ＨＦ欠陥）、とりわ
けＳＯＩ層の薄膜化によって増加するＨＦ欠陥を還元性
ガス雰囲気中で熱処理することにより低減させることが
できることが分かる。

【０１８０】

【発明の効果】以上説明したように、本発明によればＳ
ＯＩ基板においてＳＯＩ層の欠陥（ＨＦ欠陥）、とりわ
けＳＯＩ層の薄膜化によって増加するＨＦ欠陥を還元性
ガス雰囲気中で熱処理することにより低減させることが
できる。

【０１８１】従って、ＨＦ欠陥の少ない高品質な薄膜Ｓ
ＯＩ基板を提供することができる。

【図面の簡単な説明】

【図１】本発明の熱処理に用いられる装置を示す断面図
である。

【図２】本発明の実施形態例で説明した装置の模式的断
面図である。

【図３】本発明の実施形態例で説明した装置の模式的断
面図である。

【図４】本発明の実施形態例で説明した装置の模式的断
面図である。

【図５】本発明の熱処理前（比較例１）、および従来の
還元性雰囲気での熱処理後（比較例３，５）、および本
発明の熱処理を行った後（実施例１）のＨＦ欠陥密度の
比較図である。

【図６】従来技術、および実施例の比較例３，４および
５に用いる装置の一例を示す模式図である。

【図７】図６で示した熱処理炉内部の雰囲気ガスの流れ
を示す模式図である。

【図８】エピタキシャル移設法を説明するための模式的
断面図である。

【図９】エピタキシャル層移設法によって作製したＳＯ
Ｉ基板における、ＳＯＩ層厚とＨＦ欠陥との関係図であ
る。

【図１０】ＨＦ欠陥中心の走査型電子顕微鏡像である。

【符号の説明】

１０熱処理装置１２処理チャンバー１４サセプタ１６導入口１８排気口２０ハロゲンランプ４０熱処理装置４１チャンバー４２ライナー４３ホルダ４４ヒーター４５回転駆動機構４６整流板４７排気口７０炉心管７１ＳＯＩ基板７２，７３雰囲気ガスの流れ８０炉心管８１ＳＯＩ基板８２雰囲気ガスの導入口８３雰囲気ガスの流れ

Claims

【特許請求の範囲】

【請求項１】ＳＯＩ基板を還元性雰囲気中で熱処理す
る熱処理方法において、前記ＳＯＩ基板のＳＯＩ層の厚さが１００ｎｍ未満であ
って、前記ＳＯＩ基板の端部近傍に設けられたガス導入口か
ら、前記ＳＯＩ基板の表面近傍に該表面に平行な還元性
雰囲気ガスの流れを生じさせた状態で熱処理を行うこと
を特徴とするＳＯＩ基板の熱処理方法。
【請求項２】請求項１に記載のＳＯＩ基板の熱処理方
法において、前記ＳＯＩ基板表面近傍の前記還元性雰囲
気ガスの流速を反応室内の前記還元性雰囲気ガスの平均
流速と同等以上とした状態で熱処理を行うことを特徴と
するＳＯＩ基板の熱処理方法。
【請求項３】請求項１に記載のＳＯＩ基板の熱処理方
法において、前記ＳＯＩ基板のＳＯＩ層にＣＯＰが含ま
れないことを特徴とするＳＯＩ基板の熱処理方法。
【請求項４】請求項１に記載のＳＯＩ基板の熱処理方
法において、前記ＳＯＩ基板はエピタキシャル成長によ
って形成された半導体層を有することを特徴とするＳＯ
Ｉ基板の熱処理方法。
【請求項５】請求項１に記載のＳＯＩ基板の熱処理方
法において、前記還元性雰囲気ガスの流れが前記ＳＯＩ
基板表面において層流であることを特徴とするＳＯＩ基
板の熱処理方法。
【請求項６】請求項１に記載のＳＯＩ基板の熱処理方
法において、熱処理中の前記ＳＯＩ基板を回転させるこ
とを特徴とするＳＯＩ基板の熱処理方法。
【請求項７】請求項１に記載のＳＯＩ基板の熱処理方
法において、反応室部材の温度が熱処理時の基板温度よ
りも低いことを特徴とするＳＯＩ基板の熱処理方法。
【請求項８】請求項１に記載のＳＯＩ基板の熱処理方
法において、熱処理時における反応室の圧力が大気圧以
下であることを特徴とするＳＯＩ基板の熱処理方法。
【請求項９】請求項１に記載のＳＯＩ基板の熱処理方
法において、前記還元性雰囲気ガスが、水素、もしくは
水素と不活性ガスとを含む混合ガスであることを特徴と
するＳＯＩ基板の熱処理方法。
【請求項１０】請求項１に記載のＳＯＩ基板の熱処理
方法において、前記ＳＯＩ基板を熱処理することにより
孔径が６０ｎｍ以下の孔を閉塞させることを特徴とする
ＳＯＩ基板の熱処理方法。
【請求項１１】請求項１に記載のＳＯＩ基板の熱処理
方法によって熱処理されたことを特徴とするＳＯＩ基
板。
【請求項１２】ＳＯＩ基板の熱処理方法において、前記ＳＯＩ基板のＳＯＩ層の厚さが１００ｎｍ未満であ
って、前記ＳＯＩ基板を回転させながら熱処理することによ
り、該ＳＯＩ基板の表面近傍に、該表面に平行な還元性
雰囲気ガスの流れを生じさせた状態で熱処理を行うこと
を特徴とするＳＯＩ基板の熱処理方法。
【請求項１３】請求項１に記載のＳＯＩ基板の熱処理
方法において、前記ガス導入口は、前記ＳＯＩ基板の端
部に実質的に接しているＳＯＩ基板の熱処理方法。