JPH11214323A

JPH11214323A - 半導体装置の製造方法及び半導体製造装置

Info

Publication number: JPH11214323A
Application number: JP31950198A
Authority: JP
Inventors: Nobutoshi Aoki; 伸俊青木; Ichiro Mizushima; 一郎水島
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-11-14
Filing date: 1998-11-10
Publication date: 1999-08-06
Anticipated expiration: 2018-11-10
Also published as: JP3517131B2

Abstract

(57)【要約】【課題】製造工程数を増大することなく、ダメージに
よる不純物増速拡散を抑制し不純物密度分布の制御性が
向上させることができる半導体装置の製造方法、及び半
導体製造装置を提供する。【解決手段】表面にその中心線に底部が接近するよう
に形成された複数の凹部１１を有する熱処理管１と、こ
の熱処理管１に巻回された抵抗加熱コイル３と、外部か
ら凹部１１に移動可能に挿入されたランプ熱源２とを備
えている。ランプ熱源２には、ランプ熱源を移動させる
ためのランプ移動装置６が接続されている。熱処理管１
の内部には、複数枚のウェハ４を搭載する搬送台９が出
し入れできる。複数枚のウェハ４に対して、ランプ熱源
２を用いて高速昇温による第１の熱処理工程とこれに続
く抵抗加熱源３による第２の熱処理工程とをウェハ４の
冷却工程なしに行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体製造工程の
熱処理工程に関し、特に、工程数を削減し、不純物密度
分布の制御性を高めると共に良好な電気特性を実現する
半導体装置の製造方法及びこの方法を実施するための半
導体製造装置に関するものである。

【０００２】

【従来の技術】ＬＳＩ等の半導体装置の製造プロセス
は、設計工程、マスク作成工程、ウェハ製造工程、ウェ
ハ処理工程、組立工程、検査工程等からなり、これら種
々の工程を経て製品が形成される。このうち、ウェハ処
理工程（以下、「ウェハプロセス」という）は、ＬＳＩ
等の半導体装置を開発・製造する場合の基幹技術であ
る。ウェハ処理工程には、（ａ）ＣＶＤ、エピタキシャル成長、熱酸化等の成膜工
程；（ｂ）フォトリソグラフィー工程；（ｃ）ウェットエッチング、ＲＩＥ等のドライエッチン
グ等のエッチング工程；（ｄ）熱拡散、イオン注入等の不純物導入工程；（ｅ）ＣＭＰ等の平坦化工程；あるいは（ｆ）ウェハ洗浄工程、等の種々の工程が、複雑に組み合わさって構成されてい
る。

【０００３】そして、半導体装置の設計通りの性能を実
現するためには各種の膜厚等の縦方向の寸法（厚み方向
の寸法）、ゲート長等の横方向の寸法（平面方向の寸
法）や不純物密度分布等を高精度に制御する必要があ
る。しかし、不純物導入工程に用いるイオン注入等によ
って生成される半導体基板のダメージ（以下、「一次欠
陥」という）により不純物拡散が増速・遅延する現象が
あることが知られている。また、このダメージによって
引き続く熱処理工程により転位などの欠陥（以下、「二
次欠陥」という）が生成し、これがリーク電流の増大等
の特性劣化の原因となっていることも知られている。イ
オン注入等の際に生成する一次欠陥を回復するために
は、ランプアニール等の高速昇温による高温のアニール
を行うことが有効な手段であるため、従来は、イオン注
入の後にランプアニールを行うという方法が用いられて
いた。したがって、実際のウェハプロセスでは、例え
ば、イオン注入の後には、注入イオンの活性化やダメー
ジ回復のために幾つかの熱処理工程が入り、その後にゲ
ート酸化膜を形成する熱酸化工程が行われる。

【０００４】従来の抵抗加熱炉による熱酸化工程を行っ
た場合のウェハの温度履歴の概念図を図１５に示す。こ
の図で、Ｔ₂、τ₂は抵抗加熱炉でのプロセス温度及び時
間である。熱酸化工程の場合にはＴ₂は、７００〜１０
００℃の範囲の温度領域に設定される場合が多く、τ₂
は数分から数時間に設定される。図１５に示した例では
抵抗加熱炉の昇降温速度を５０℃／分としている。しか
し、昇降温の温度領域によって段階的に昇温・降温速度
を変化させたりする場合もある。また、昇温乃至降温速
度としては、１℃／分から１００℃／分の範囲が一般的
であるがこれより更にゆっくり又は高速で昇温や降温を
行う場合もある。

【０００５】

【発明が解決しようとする課題】従来、イオン注入後に
注入イオンの活性化やダメージ回復のためにランプアニ
ール工程が付加された場合は、熱処理工程の増大に伴っ
て製品の製造効率の低下を招く問題があった。これは、
この熱処理工程の増大に伴なって、基板温度の上げ下げ
の回数が増大し、構造欠陥の生成等の半導体基板の熱に
よる疲労や酸素の析出物等の微小欠陥の生成等の問題が
生じるからである。その結果、これらの構造欠陥や微小
欠陥等が原因となって半導体装置の電気特性の悪化が問
題となっていた。

【０００６】他方、前述の熱処理工程数の増大を回避す
る方策として、赤外線ランプ加熱炉を用いて高速昇温に
よりアニールと熱酸化工程とを連続的に行う方法が考え
られる。しかし、赤外線ランプ加熱炉は、局所的な加熱
には有利であるが、均一な温度分布を達成するのは、そ
の性質上困難である。今や直径３００ｍｍのシリコンウ
ェハの使用が検討されており、係る大型ウェハを用いる
熱処理工程においては、枚様式の赤外線ランプ加熱炉で
も、温度分布の均一性を得るのは困難である。

【０００７】枚様式の赤外線ランプ加熱炉では生産性に
問題があるので、複数枚のシリコンウェハが同時に処理
可能なバッチ式の赤外線ランプ加熱炉が待望される。し
かし、バッチ式となれば、均一な温度分布を達成するの
は、極めて困難である。従って、赤外線ランプ加熱炉を
用いて、複数枚のシリコンウェハを同時に熱酸化した場
合には、ウェハ面内で均一な膜厚の酸化膜が形成されに
くいという問題がある。特に、高耐圧などの品質の良い
酸化膜を形成するためにはウェット雰囲気での酸化工程
が適していることが知られているが、反応管の内壁に水
滴が付着して、赤外線の透過に不均一性が発生する問題
もあるので、更に、ウェハ面内で均一な膜厚の酸化膜が
形成されにくくなる。

【０００８】このように、赤外線ランプ加熱炉だけでダ
メージ回復と良質な酸化膜形成を同時に行うことは困難
であった。特に、複数枚の大口径シリコンウェハをダメ
ージ回復と良質な酸化膜形成を同時に行うことは困難で
あったので、スループットが悪いという問題があった。

【０００９】本発明は、このような事情によりなされた
ものであり、製造工程数を増大することのなく、イオン
注入等によって生成するダメージの効果的な回復が可能
な半導体装置の製造方法を提供することを目的とする。

【００１０】本発明の他の目的は、不純物の増速拡散を
抑制し、所望の不純物密度分布プロファイルが制御性高
く得られる半導体装置の製造方法を提供することを目的
とする。

【００１１】本発明のさらに他の目的は、製造工程数を
増大することのなく、電気特性や結晶学的特性などの特
性の優れた半導体装置が容易に得られ、且つ生産性の高
い半導体装置の製造方法を提供することである。

【００１２】本発明のさらに他の目的は、複数枚のウェ
ハを一度にランプ熱源を用いて高速昇温による高温の熱
処理工程とこれに続く抵抗加熱源による熱処理工程とを
ウェハの冷却工程なしに行える半導体製造装置を提供す
ることである。

【００１３】

【課題を解決するための手段】以上の目的を鑑み、本発
明は、ランプの出力を調整して、半導体基板を初期設定
温度から、第１の昇温速度で、第１の熱処理温度まで昇
温し、この温度を所定時間維持して半導体基板に対して
第１の熱処理を行う工程と、ランプの出力を下げ、第１
の熱処理温度から、第１の降温速度で降温し、抵抗加熱
により、初期設定温度より高く第１の熱処理温度より低
い第２の熱処理温度に設定する工程と、抵抗加熱によ
り、第２の熱処理温度を所定時間保持して半導体基板に
対して第２の熱処理を行う工程と、熱処理された半導体
基板を第２の降温速度で降温する工程とを少なくとも含
む半導体装置の製造方法であることを第１の特徴とす
る。

【００１４】本発明の第１の特徴によれば、高温の第１
の熱処理温度における第１の熱処理工程と、これに続く
第２の熱処理温度における第２の熱処理工程とをウェハ
の冷却工程無しに、単一のプロセスとして実行すること
ができる。その結果、本発明の第１の特徴によれば、熱
処理工程数を増大することが無い。また熱処理工程の増
大による結晶欠陥生成の心配もない。高温の第１の熱処
理温度に高速昇温は、ランプ加熱により容易に実現で
き、第２の熱処理温度における第２の熱処理は、抵抗加
熱源を用いているので、温度分布の均一性を得るのが容
易である。本発明の第１の特徴によれば、第１の熱処理
工程と、これに続く第２の熱処理工程との間に、ウェハ
を５００℃以下まで戻す冷却工程を無くすことが出来る
ので、イオン注入等によって生成するダメージの効果的
な回復と、ダメージによる不純物の増速拡散を抑制し不
純物密度分布の制御性を向上することができる。この結
果、電気特性などの優れた高品質の半導体製品の製造
が、製造工程数を増大することなく可能となる。また、
本発明の半導体製造装置の熱処理装置により複数枚のウ
ェハを同時に処理可能であるので、スループットが高く
量産性に優れている。

【００１５】本発明の第２の特徴は、ランプの出力を調
整して、半導体基板を初期設定温度から第１の昇温速度
で第１の熱処理温度まで昇温し、この温度を所定時間維
持して半導体基板に対して第１の熱処理を行う工程と、
ランプの出力を下げ、第１の熱処理温度から第１の降温
速度で降温し、抵抗加熱により、初期設定温度より高く
第１の熱処理温度より低い第２の熱処理温度に設定する
工程と、抵抗加熱により、第２の熱処理温度を所定時間
保持して半導体基板に対して第２の熱処理を行う工程
と、熱処理された半導体基板を第２の昇温速度で第２の
熱処理温度より高い第３の熱処理温度まで昇温し、この
温度を所定時間維持して半導体基板に対して第３の熱処
理を行う工程と、第３の熱処理を行った半導体基板を第
２の降温速度で降温する工程とを少なくとも含む半導体
装置の製造方法であることである。

【００１６】本発明の第２の特徴によれば、高温の第１
の熱処理温度における第１の熱処理工程と、これに続く
第２の熱処理温度における第２の熱処理工程と、さらに
これに続く第３の熱処理温度における第３の熱処理工程
とをウェハの冷却工程無しに、単一のプロセスとして実
行することができる。特に、第２の熱処理工程が酸化工
程を含む場合にこの酸化工程で生成する酸化膜の膜質を
第３の熱処理工程により向上させることが出来る。最近
は、ＬＳＩに用いられるＭＯＳＦＥＴのゲート長は、サ
ブクォーター・ミクロンレベルにまで微細化されてきて
いる。このような微細構造のＭＯＳＦＥＴのゲート酸化
膜の膜厚は、ますます薄くなる傾向にあり、このような
薄い酸化膜形成のために酸化温度が低温化が要求され
る。しかるに、低温で酸化して作成される酸化膜中には
シリコン原子と酸素原子の結合ネットワークに歪みが残
ってしまうなどの構造的なストレスが残り、これが酸化
膜の耐圧や絶縁破壊などに対する酸化膜の信頼性を悪化
させる原因となる。この様な酸化膜中に生成するストレ
スは、第３の熱処理温度における第３の熱処理工程によ
って、効果的に緩和させることができる。

【００１７】高温の第３の熱処理温度に高速昇温するた
めには、第１の熱処理温度に高速昇温する場合と同様
に、ランプ加熱によることが好ましい。第１の特徴で述
べたように、第２の熱処理温度における第２の熱処理
は、抵抗加熱源を用いているので、温度分布の均一性を
得るのが容易である。本発明の第２の特徴によれば、第
１の熱処理工程、第２の熱処理工程及び第３の熱処理工
程とからなる一連の工程の間に、ウェハを５００℃以下
まで戻す冷却工程を無くすことが出来るので、熱処理工
程数を増大することが無く、イオン注入等によって生成
するダメージの効果的な回復と、ダメージによる不純物
の増速拡散を抑制し不純物密度分布の制御性を向上する
ことができる。この結果、電気特性などの優れた高品質
の半導体製品の製造が、製造工程数を増大することなく
可能となる。

【００１８】本発明の第３の特徴は、所定の波長の光を
透過する熱処理管と、この熱処理管に隣接して配置され
た抵抗加熱ヒータと、熱処理管に対して移動可能なラン
プ熱源と、ランプ熱源を移動させるためのランプ移動装
置とを少なくとも具備した半導体製造装置であることで
ある。

【００１９】本発明の第１及び第２の特徴で述べたよう
に、第１の熱処理温度に高速昇温するためには、ランプ
加熱により、第２の熱処理温度における均一性の良好な
温度分布での第２の熱処理をするためには、抵抗加熱源
を用いる。したがって、本発明の第３の特徴の半導体製
造装置によれば、このような加熱源の切り替えが簡単に
出来る。さらに、本発明の第３の特徴の半導体製造装置
によれば、同一の熱処理管を用いて、高温の第１の熱処
理温度における第１の熱処理工程と、これに続く第２の
熱処理温度における第２の熱処理工程とを、ウェハの冷
却工程無しに、単一のプロセスとして実行することがで
きる。

【００２０】本発明の第３の特徴の半導体製造装置で
は、ランプ移動装置を用いて、ランプ熱源を熱処理管に
対して移動可能なように構成しているので、抵抗加熱源
によって、ランプ熱源が焼損したり、寿命が短くなるこ
ともない。また、複数枚のウェハを同時に処理可能な構
成が容易に実現できるので、スループットが高く、量産
性に優れた半導体製造装置が提供できる。熱処理管は、
赤外線を透過する石英で構成するのが好ましい。そし
て、抵抗加熱ヒータは、たとえば、熱処理管に対して複
数回巻回したコイル状に構成し、コイルとコイルの間の
熱処理管の表面に複数の凹部を配置することが好まし
い。こうすれば、ランプ熱源を凹部に挿入し、移動可能
なように、構成できる。熱処理管の中心線近傍まで、底
部が接近するように凹部を形成すれば、ランプ熱源が半
導体基板に接近するので、より効率的に半導体基板を加
熱できる。

【００２１】なお、抵抗加熱源はコイル状以外の形状も
採用できる。例えば、棒状の抵抗加熱源として、この棒
の軸方向と熱処理管の軸方向を互いに平行にしても良
い。また、凹部の形状は、円柱状、矩形状、あるいは一
定方向に平行な溝形状等が採用可能である。

【００２２】

【発明の実施の形態】次に、図面を参照して、本発明の
第１乃至第３の実施の形態を説明する。以下の図面の記
載において、同一又は類似の部分には同一又は類似の符
号を付している。ただし、図面は模式的なものであり、
厚みと平面寸法との関係、各層の厚みの比率等は現実の
ものとは異なることに留意すべきである。したがって、
具体的な厚みや寸法は以下の説明を参酌して判断すべき
ものである。また図面相互間においても互いの寸法の関
係や比率が異なる部分が含まれていることはもちろんで
ある。

【００２３】（半導体製造装置：熱処理炉）図１は、本
発明の半導体製造装置としての加熱炉の断面図、図２は
図１に示した半導体製造装置に用いる熱処理管の斜視図
である。また，図３は、図１及び２Ｂに示した加熱炉を
用いて、本発明の熱処理工程を実行する際の加熱炉内温
度の時間的変化を説明する概念図である。図３において
は、ウェハ温度の時間的変化（ａ）と共に、抵抗熱源及
びランプのそれぞれの出力の時間的変化（ｂ）、および
雰囲気ガスの時間的変化（ｃ）を示している。

【００２４】本発明の半導体製造装置は、図１に示すよ
うに、赤外線を発光するランプ熱源２と抵抗加熱源３と
を備えた加熱炉を含むシステムで構成されている。ラン
プ熱源２は、タングステンランプ、ハロゲンランプ等で
あり、抵抗加熱源３は、ＭｏＳｉ₂等の金属シリサイド
を用いた電熱線である。電熱線３は、熱処理管である石
英管１を巻回している。図１に示すように加熱炉は、熱
処理管である石英管１を有し、その側面には複数の円柱
状凹部１１が形成されている。円柱状凹部１１は、ラン
プ２の外形よりも少し大きめの内径を有し、ランプ２の
発光部とほぼ同程度の深さを有している。ランプ２のソ
ケット８には、支持棒７が取り付けられている。この円
柱状凹部に対してランプ２を出し入れ出来るように、支
持棒７に取り付けられた移動装置６がランプの出し入れ
を駆動する。ランプ２の出し入れ、ランプ２の出力制
御、及び抵抗熱源３の出力制御は制御装置５によって行
われる。図１ではランプを合計１６個設置した加熱炉が
示されているが、ウェハ４の口径、ウェハ４の枚数、及
びランプの出力などに応じて任意の個数の設置ができ
る。また、この実施の形態ではランプ移動装置６はそれ
ぞれのランプの移動を個別的に制御できるようにしてあ
るが、例えば、複数のランプを一つの支持棒をまとめる
ことにより、一つの移動装置で複数のランプの出し入れ
を制御することもできる。

【００２５】熱処理管である石英管１には、ガス導入管
１０が取り付けられている。このガス導入管１０は、熱
処理管１の中に非酸化性ガスや酸化性ガスを導入するも
のである。図１では、導入管１０を１本として示した
が、ガスの種類やガスの用途などによって複数の導入管
を設置することができる。

【００２６】熱処理管である石英管１の内側には、ウェ
ハ４を搭載する搬送台９が出し入れ出来るように構成さ
れている。そして、ウェハ４は搬送台９により石英管１
内部に搬入される。また、図１ではウェハ４を平行に２
組づつ裏面を向き合わせて合計６枚のウェハ４を一度に
処理できるようにした場合を例示しているるが、ランプ
を片側だけに設定し片側だけのウェハ４を処理できるよ
うにするなどにより処理可能なウェハ枚数を減らすこと
も可能である。また、ランプの数や熱処理管１の長さ等
を変えることなどにより一度に処理可能なウェハ４の枚
数を増減することも可能である。

【００２７】次に、図１および２Ｂに示した加熱炉の動
作を図３を参照しながら説明する。図３の横軸は、本発
明の熱処理工程における熱処理時間を示し、所定の工程
時間の時刻ｔ₁〜ｔ₆が示されている。図３（ａ）は、熱
処理工程におけるウェハ温度の時間的な変化を示す概念
図で、その縦軸は、ウェハ温度（℃）を示し、原点は室
温になっている。図３（ｂ）は、この概念図に対応した
ランプと抵抗熱源の出力の時間的変化を示す概念図であ
る。図３（ｃ）は、この概念図に対応した雰囲気ガスの
切り替えを示す概念図である。図３（ａ）に表示されて
いる温度には、初期設定温度Ｔ₀、第１の熱処理温度
Ｔ₁、第２の熱処理温度Ｔ₂等がある。初期設定温度Ｔ₀
は、加熱炉の予熱温度であり、ウェハ４の出し入れの際
の温度を表わしている。ここでは、高速昇温で高温（１
０００℃：Ｔ₁）でアニールを行った後、ウェット雰囲
気で７００℃（Ｔ₂）、６０分の酸化工程を行い、ウェ
ハ４を取り出す温度Ｔ₀まで降温する工程を説明する。

【００２８】（ａ）まず、熱処理管である石英管１が初
期設定温度（予熱温度）Ｔ₀＝５００℃になるように抵
抗加熱源３の出力を調整しておく。この場合の予熱は、
任意の温度に設定することができる。この予熱温度Ｔ₀
は、ウェハ４を炉内部を搬入する際の不純物拡散を抑え
るなどのために６００℃以下が望ましいが、予熱温度Ｔ
₀が低すぎると加熱時間が増大するなど不具合が生じる
ので５００℃以上であることが必要である。つまり、一
定の場合には、予熱を行わずに室温の状態であっても構
わないが、上記のように、昇温の際の効率などを考慮す
ると、５００〜６００℃程度に石英管１が予熱されてい
ることが望ましい。ウェハ搬送台９にウェハ４を設置し
た後、搬送台９を石英管１内部に搬入する。ウェハ４に
は、例えば、シリコンウェハを用いる。この際、石英管
１の円柱状凹部の内部にランプが挿入されるようにウェ
ハ４の搬入を行いながらランプを円柱状凹部の内部に移
動する。この、ランプの円柱状凹部の内部への移動は、
ウェハ４が石英管１に搬入される以前に行われていても
構わないし、また、ウェハ４の石英管１への移動が完了
してから行っても構わない。

【００２９】（ｂ）ウェハ４を石英管１内部に搬入した
後、ランプ２の出力を上げ、昇温速度が１００℃／秒で
ウェハ温度が第１の熱処理温度Ｔ₁＝１０００℃になる
まで昇温を行う。この際に、ウェハ温度を熱電対やパイ
ロメーター（放射エネルギーセンサー）などで測定し、
その結果を制御装置５に入力し、ランプの電源入力電圧
に対してフードバックをかけながら、ランプの出力をＰ
ＩＤ制御等により調整すればよい。あるいは、予めラン
プの出力とウェハ温度の関係のデータを取得しておき、
このデータによりランプの出力をプログラム制御する方
法を採っても構わない。図３では昇温速度を１００℃／
秒としたが、昇温速度は任意に設定できる。また、昇温
を１０００℃まで行ったが、この温度も任意に設定でき
る。但し、イオン注入等のダメージの回復を効果的に行
うためには、最大昇温速度は１０℃／秒以上でＴ₁は９
５０℃以上であることが望ましい。

【００３０】（ｃ）第１の熱処理温度Ｔ₁（１０００
℃）まで温度が達してから、例えば、１０秒間この温度
を保持し、第１の熱処理工程を実行する。この温度Ｔ₁
における、時刻ｔ₂から時刻ｔ₃までの時間、即ち第１の
熱処理工程の保持時間は任意に設定できる。しかし、こ
の保持時間は、数秒から数分間程度の間で設定すること
が好ましい。一定の場合には、保持時間はゼロ、即ち、
第１の熱処理温度Ｔ₁に達した後直ぐに降温を行っても
構わない。

【００３１】（ｄ）第１の熱処理温度Ｔ₁における１０
秒間保持の後、ランプ出力を低下し、更に、徐々にラン
プ２を石英管１の円柱状凹部から引き抜きはじめる。同
時に、図３（ｂ）に示すように、抵抗加熱源３の出力を
上げて降温速度を５０℃／秒にし、第２の熱処理温度Ｔ
₂＝７００℃になるまで降温処理を行う。図３（ｂ）に
示すように、ランプの出力減に対応してウェハ温度が下
がっているが、ランプの予熱があるので、出力低減温度
よりウェハ４の降温速度の方が遅くなっている。第１の
熱処理温度Ｔ₁から第２の熱処理温度Ｔ₂への降温速度
は、ランプと抵抗加熱源の出力を制御することにより任
意に設定することができるが、不純物の拡散深さを浅く
抑えるためには、最大降温速度は１０℃／秒以上になる
ようにするのが良い。ランプ２の出力の低下とランプ２
の円柱状凹部からの抜き取りを同時に行っても良く、ラ
ンプ２を抜き取った後にランプ出力を低下させてもよ
い。また、ランプ出力を適宜低下した後に抜き取っても
構わない。但し、ウェハ４の温度を効率的に上昇するた
めに、円柱状凹部によりランプ２をウェハ４の近くまで
接近してある場合には、ランプ出力の低下に伴いウェハ
面内及びウェハ４間での温度の均一性が悪化することが
あり、このような場合には抵抗加熱装置による温度制御
に迅速に切り替えるほうが効果的である。そのためラン
プ出力の低下とランプ２の引き抜きを同時に行うことが
好ましい。また、ソケット８等のランプ２の周辺部が抵
抗加熱源３に近接しているような場合には、ランプの引
き出しを迅速に行うことにより、抵抗加熱源３の温度の
上昇に伴うソケット８等の温度の上昇による焼損等の不
具合を防ぐことができる。なお、前述の第２の熱処理温
度Ｔ₂は第１の熱処理温度Ｔ₁以下の任意に設定できる
し、また、降温速度も任意に設定できる。ここでは、第
１の熱処理温度Ｔ₁＝１０００℃からの降温の開始時刻
ｔ₃から抵抗加熱源３の出力を上昇したが、例えば、最
初の１０００℃までの昇温の時点から抵抗熱源３の出力
を増大しても構わないし、１０００℃からの降温の時刻
以降に抵抗熱源３の出力を増大をしても構わない。

【００３２】（ｅ）温度が第２の熱処理温度Ｔ₂＝７０
０℃に達した後（時刻ｔ₄）、温度Ｔ₂による第２の熱処
理工程が酸化工程の場合には、例えば、ウェット雰囲気
での酸化を行う。ウェット雰囲気の場合は、水素燃焼に
よる水蒸気や超高純度の脱イオン水をバブリングさせた
水蒸気をガス導入管から石英管１内部に導入する。な
お、ウェハ４の搬入から、時刻ｔ₄間での雰囲気はアル
ゴン（Ａｒ）雰囲気とした。但し、時刻ｔ₄までの雰囲
気は、用途に応じて任意の雰囲気であっても構わない。
特に、ウェハ４の搬入から、時刻ｔ₄間での雰囲気はＨ₂
雰囲気とすれば、表面清浄化及び表面平坦化が可能であ
るので好ましい。ウェハ４の搬入から、時刻ｔ₄間での
雰囲気は、この他にも雰囲気も任意に設定でき、窒素
（Ｎ₂）ガスや一酸化窒素（ＮＯ）、二酸化窒素（Ｎ
Ｏ₂）等の酸化窒化性雰囲気などであっても良い。さら
には、窒素（Ｎ₂）で希釈した酸素（Ｏ₂）やアルゴン
（Ａｒ）で希釈した水素（Ｈ₂）などを用いることも可
能である。また、窒素（Ｎ₂）やアルゴン（Ａｒ）で希
釈した塩酸（ＨＣｌ）を流して、基板の表面をクリーニ
ングすることも可能である。また、第２の熱処理温度Ｔ
₂における第２の熱処理工程は、窒素（Ｎ₂）、アルゴン
（Ａｒ）、ヘリウム（Ｈｅ）等で希釈した酸素（Ｏ₂）
などを用いるドライ雰囲気での酸化や、希釈した塩酸
（ＨＣｌ）を含む酸化雰囲気での酸化でもかまわない。
時刻ｔ₄から７００℃に温度を保ったまま、６０分間の
酸化を行う。（時刻ｔ₅）。但し、時刻ｔ₄から時刻ｔ₅
までの処理時間は、酸化工程の場合の酸化膜厚の条件な
どによって任意に設定できる。

【００３３】（ｆ）第２の熱処理温度Ｔ₂における第２
の熱処理工程としての６０分間の酸化工程が終了した
後、雰囲気をウェットからアルゴン（Ａｒ）ガス雰囲気
に切り替え、抵抗加熱源３の出力を低下することによ
り、降温速度５０℃／分で６００℃まで降温する。時刻
ｔ₅から時刻ｔ₆までの降温における雰囲気ガスは、任意
に設定でき、窒素（Ｎ₂）ガスや一酸化窒素（ＮＯ）、
二酸化窒素（ＮＯ₂）等の酸化窒化性雰囲気などであっ
ても良い。さらには、窒素（Ｎ₂）で希釈した酸素
（Ｏ₂）やアルゴン（Ａｒ）で希釈した水素（Ｈ₂）など
を用いることも可能である。６００℃まで降温したら、
ウェハ搬入台９を石英管１の外に搬出することにより、
ウェハ４の取り出しを行い処理を終了する。時刻ｔ₅か
ら時刻ｔ₆までの降温速度は、加熱熱源の出力を調整す
ることなどにより、任意に設定することができる。但
し、急速な冷却を行うとウェハ４にストレスの発生や、
ウェハ内部の欠陥の生成などの原因となるため、最大降
温速度は５００℃／分以下にすることが望ましい。ま
た、降温速度を遅くすると、不純物拡散が顕在化するの
で、最大降温速度は１０℃／分以上にすることが好まし
い。このように、第２の熱処理温度Ｔ₂から初期設定温
度Ｔ₀までの降温速度一定の範囲内で任意に設定でき
る。

【００３４】以上述べたように、本発明の熱処理装置で
は、同一の炉を用いて、一旦室温に戻すことなく、連続
的に、高速な昇温で高温の第１の熱処理温度Ｔ₁におけ
るランプアニール工程と、この温度より低温での第２の
熱処理温度Ｔ₂における酸化工程を抵抗加熱源を用いて
行うことが可能となる。また、本発明の熱処理装置によ
れば、一度に複数枚のウェハ４に対して、ランプアニー
ル工程と抵抗加熱源を用いた酸化工程からなる一連の熱
処理工程を行うことにより、ダメージの回復と均一な膜
厚の酸化膜の形成が可能となる。一度に複数枚のウェハ
４に対して、均一性の高い熱処理工程が実行できるの
で、量産性に優れている。

【００３５】本発明の半導体製造装置は、図１及び図２
に示した構造に限られるものではない。例えば、図４あ
るいは図５に示すような構造も採用できる。

【００３６】図４（ａ）は、本発明の半導体製造装置に
用いる他の熱処理管の斜視図である。また，図４（ｂ）
は、図４（ａ）に示した熱処理管の、IIIＢ−IIIＢ線に
沿った断面図である。図１に示すような円柱状凹部の代
わりに、図４（ａ）では、熱処理管１の長さ方向に垂直
な溝１２が複数個設けられている。この熱処理管１の長
さ方向に垂直な溝１２のそれぞれに対して、複数の赤外
線ランプ熱源をそれぞれ、移動装置を用いて出し入れし
ても良い。ランプ熱源は、図１と同様な、熱処理管の半
径方向を長軸とする棒状のランプでも良く、熱処理管１
の長さ方向に対し垂直な方向に長軸を有する形状のもの
でもかまわない。

【００３７】図４（ｃ）は、図４（ａ）に示した熱処理
管の変形例に係り、図４（ａ）のIIIＢ−IIIＢ線に対応
する面における断面図である。本発明の熱処理管の長さ
方向に垂直な溝１２は、図４（ｂ）に示すように平面で
も良く、図４（ｃ）に示すように曲面でも良い。

【００３８】図５は本発明の半導体製造装置に係る更に
他の熱処理管の斜視図（鳥瞰図）である。図５では、熱
処理管１の長さ方向に沿った長辺を有する矩形の溝１３
が設けられている。この矩形の溝１３に対して、赤外線
ランプ熱源を移動装置用いて出し入れしても良い。

【００３９】図６（ａ）は、図５に示した熱処理管１を
用いた本発明の半導体製造装置の斜視図（鳥瞰図）で、
金属シリサイド等の電熱線３が、熱処理管である石英管
１を巻回している。そして、この巻回している電熱線３
と電熱線３の隙間において、複数の棒状のランプ２が出
し入れ出来るように構成されている。

【００４０】図６（ａ）に示す本発明の半導体製造装置
においては、ウェハ搬送台に複数枚のウェハを設置し
て、この搬送台を石英管１内部に搬入した後、石英管１
の矩形の溝１３の内部に複数の棒状のランプ２を、それ
ぞれ挿入する。そして、挿入されたそれぞれのランプの
出力を増大して、第１の熱処理温度Ｔ₁まで昇温する。
その後、図３に示した時刻ｔ₂から時刻ｔ₃までの時間、
第１の熱処理工程がなされ、時刻ｔ₃経過後、各ランプ
の出力を低下させ、更に、徐々にランプ２を石英管１の
矩形の溝１３から引き抜きはじる。これと同時に、抵抗
加熱源３の出力を上げ、第２の熱処理温度Ｔ₂において
第２の熱処理工程を実行すればよい。

【００４１】図６（ｂ）は、図５に示した熱処理管１を
用いた場合における、本発明の他の半導体製造装置の斜
視図（鳥瞰図）である。図６（ｂ）においては、複数本
の棒状電熱線３が、熱処理管である石英管１の長手方向
に並列に配置されている。この複数本が長手方向に並列
に配置された電熱線３と電熱線３の隙間において、複数
の棒状のランプ２がその長軸を石英管１の長手方向に並
列にして配置されている。この複数の棒状のランプ２
は、矩形の溝１３に対して出し入れ出来るように構成さ
れている。さらに、図６（ｂ）においては、複数本の棒
状電熱線３が、石英管１に対して距離を変えられるよう
に構成されている。

【００４２】図６（ｂ）に示す本発明の半導体製造装置
においては、まず、複数本の棒状電熱線３を石英管１の
管壁から離しておく。そして、ウェハ搬送台に複数枚の
ウェハを設置して、この搬送台を石英管１内部に搬入し
た後、石英管１の矩形の溝１３の内部に複数の棒状のラ
ンプ２を、それぞれ挿入する。そして、挿入されたそれ
ぞれのランプの出力を増大して、第１の熱処理温度Ｔ₁
まで昇温する。その後、図３に示した時刻ｔ₂から時刻
ｔ₃までの時間、第１の熱処理工程がなされ、時刻ｔ₃経
過後、各ランプの出力を低下させ、更に、徐々にランプ
２を石英管１の矩形の溝１３から引き抜きはじる。これ
と同時に、複数本の棒状電熱線３を石英管１の管壁に近
づくように移動し、棒状電熱線３の出力を上げ、第２の
熱処理温度Ｔ₂において第２の熱処理工程を実行すれば
よい。

【００４３】図６（ｂ）ではランプは、図示の便宜上４
本設置されているが、実際には、ウェハの口径、ウェハ
の枚数、及びランプの出力などに応じて任意の個数の設
置ができる。

【００４４】さらに、図４及び図５に示すような構造以
外に、石英管１の長手方向に対し斜めの溝を構成しても
かまわない。

【００４５】（実施例1）次に、図３に示した一連の熱
処理工程を実際のＭＯＳＦＥＴの製造工程で用いる場合
を例にとって説明する。ＭＯＳＦＥＴの製造工程とし
て、ウェハ作成からゲート酸化膜作成工程までを説明す
る。

【００４６】ＭＯＳＦＥＴの製造工程においては、半導
体基板に反転層防止のためのチャネルストップ領域を形
成するためにホウ素（Ｂ）あるいはリン（Ｐ）、ヒ素
（Ａｓ）といったドーパントイオンをイオン注入する必
要がある。この際のドーズ量及び注入エネルギーは、所
望されるしきい値電圧などの電気特性等により定められ
る。ドーズ量は、１０¹¹〜１０¹⁴ｃｍ^-2、エネルギー
は、１０ｋｅＶから２００ＫｅＶの範囲で用いられるこ
とが多い。チャネルストップ領域形成のためのイオン注
入は、シリコンウェハ表面の汚染や表面荒れなどの防止
のために酸化膜を通じて行われる場合が多い（以下、こ
の目的で用いられる酸化膜を「ダミー酸化膜」とい
う）。この実施例１では、厚さ１５ｎｍのダミー酸化膜
を通して、イオン注入した後、厚さ１２ｎｍのゲート酸
化膜を形成する一連の工程について説明する。

【００４７】（イ）まず、厚さ１５ｎｍのダミー酸化膜
を通して、リン（Ｐ）を８０ｋｅＶ、５×１０¹³ｃｍ^-2
でイオン注入する。イオン注入後に、このダミー酸化膜
を弗化アンモニウム（ＮＨ₄Ｆ）溶液などで剥離する。

【００４８】（ロ）そして、ウェハ表面の汚染物質を除
去するための処理を行った後、加熱炉に投入する。この
時、加熱炉の予熱温度（初期設定温度）Ｔ₀を６００℃
とした、時刻ｔ₁（このときを０分とする）から時刻ｔ₂
の間のランプによる昇温では昇温速度を１００℃／秒と
し、アニール温度Ｔ₁を１０００℃とする（ｔ₂＝４
秒）。時刻ｔ₂と時刻ｔ₃の間隔を１０秒とする。

【００４９】（ハ）次に、温度Ｔ₁（＝１０００℃）か
ら温度Ｔ₂（＝７００℃）まで降温する。このときの降
温速度は５０℃／秒である（ｔ₄＝２０秒）。時刻ｔ₄ま
での雰囲気をアルゴン（Ａｒ）ガス雰囲気（不活性雰囲
気）とする。

【００５０】（ニ）時刻ｔ₄（＝２０秒）からウェット
雰囲気（水素燃焼）に切り替え、厚さ１２ｎｍの酸化膜
を形成する。時刻ｔ₄でアルゴン（Ａｒ）ガスに切り替
え温度Ｔ₂（＝７００℃）から温度Ｔ₀（＝６００℃）ま
で降温速度５０℃／分で降温する。

【００５１】この熱処理工程でゲート酸化膜を形成した
場合のシリコンウェハ中のチャネルストップ用リン
（Ｐ）濃度分布を図７に示した。

【００５２】図７から、アニール処理の前処理を含まな
い従来の場合にはイオン注入ダメージにより顕著な拡散
の増速が見られるが、本発明による方法では、高速昇温
（１００℃／秒）及び高温アニール（１０秒）によって
イオン注入ダメージが回復し、リン（Ｐ）の増速拡散が
抑えられ急峻な濃度分布が実現できることが分かる。こ
の実施例１では時刻ｔ₄までのアニール工程をアルゴン
（Ａｒ）ガス雰囲気で行ったが、本発明では窒素
（Ｎ₂）で希釈した酸素（Ｏ₂）やアルゴン（Ａｒ）で希
釈した水素（Ｈ₂）などを用いることも可能である。

【００５３】本発明では、高速昇温かつ高温アニールの
工程の後、温度を室温まで下げずに連続して酸化工程を
行うことができるため、従来の工程数を増大することな
く、また、熱疲労や微小欠陥などの少ない良好な半導体
装置の製造が可能となる。

【００５４】（実施例2）この実施例２では、ｎウェル
やｐウェルなどの深い拡散領域を形成するための高加速
エネルギーイオン注入とチャネル表面付近の不純物密度
制御のための比較的低エネルギーのイオン注入を行った
後にゲート酸化膜を形成する場合について説明する。従
来は、ウェル拡散領域の形成を高温長時間の不純物拡散
によって行っていたが、高加速エネルギーイオン注入に
より深い領域に不純物ドープが短時間で行える利点があ
り、近年、頻繁に用いられるようになっている。しかし
ながら、高加速エネルギーイオン注入を行うことによっ
て、基板中に多量のダメージ（点欠陥）を生成するた
め、イオン注入工程に続く熱処理工程（例えばゲート酸
化膜工程）で不純物拡散が増大し、不純物分布の制御性
が悪化する問題や転移等の構造欠陥が基板中に生成され
接合リーク等の電気的な特性に悪影響を及ぼすなどとい
った深刻な問題が発生していた。従って、高加速エネル
ギーイオン注入によって生成するダメージを回復するこ
とは重要な問題であり、このようなダメージの回復には
高温アニールが有効である。

【００５５】この実施の形態では、ｎ型シリコンウェハ
にＭＯＳＦＥＴのゲート酸化膜を、７００℃、３０分行
って、形成する場合の工程を説明する。

【００５６】（イ）まず、膜厚が２０ｎｍの酸化膜を通
して半導体基板にボロン（Ｂ）を加速エネルギー１００
ｋｅＶ、ドーズ量１×１０¹³ｃｍ^-2でイオン注入を行
う。次に、ｎ型ウェルを形成するための高加速エネルギ
ーイオン注入としてリン（Ｐ）を加速エネルギー７５０
ｋｅＶ、ドーズ量３×１０¹³ｃｍ^-2でイオン注入する。
これらのイオン注入の後、表面酸化膜を剥離する。

【００５７】（ロ）次に、予熱温度Ｔ₀を６００℃に設
定した熱処理用加熱炉にウェハを搬入し、時刻ｔ₁（０
秒とする）から昇温温度５０℃／秒で１０５０℃
（Ｔ₁）まで昇温する（ｔ₂＝９秒）。次に、１０５０℃
で１０秒間保持した（ｔ₃＝１９秒）後、降温速度５０
℃／秒で７００℃（Ｔ₂）まで降温する（ｔ₄＝２６
秒）。ここまで（ｔ₄）の工程での炉内はアルゴン（Ａ
ｒ）雰囲気にする。

【００５８】（ハ）温度Ｔ₄で７００℃に達したときに
雰囲気をウェット雰囲気に変え、抵抗加熱源によって温
度を７００℃に保ち、３０分間の酸化を行う。（ｔ₅＝
３０分２６秒）。

【００５９】（ニ）その後、雰囲気を窒素雰囲気に切り
替え、降温速度５０℃／分で６００℃まで降温（ｔ₆＝
３２分２６秒）してから、熱処理用加熱炉からウェハを
取り出す。

【００６０】このように作成した場合と、従来のアニー
ル処理の伴わない酸化方法、即ち、ゲート酸化膜工程を
抵抗加熱炉を用い、昇温速度を５０℃／分で７００℃ま
で昇温し、ウェット雰囲気中で３０分の酸化を行った
後、降温速度５０℃／分で６００℃まで降温する方法に
おけるシリコンウェハ中のボロン（Ｂ）及びリン（Ｐ）
の不純物密度分布の違いを図８（ａ）及び図８（ｂ）に
示す（図８（ａ）がＢ濃度、図８（ｂ）がＰ濃度）。こ
の図から分かるように、本発明の熱処理方法では、従来
の方法に比べて、１０５０℃、１０秒という高温工程が
余分に含まれているにもかかわらず、ボロン（Ｂ）及び
リン（Ｐ）の拡散深さが浅くなっていることが分かる。
これは、本発明による酸化工程前の高速昇温による高温
工程によってイオン注入によって生成した点欠陥が消滅
したことを示す。つまり、本発明が、イオン注入によっ
て生成したダメージの回復に効果的で有効であること分
かる。

【００６１】（実施例3）次に、図９を参照して実施例
３を説明する。この実施例３では、図３の第２の熱処理
温度Ｔ₂の保持工程（第２の熱処理工程）と時刻ｔ₅以降
の降温工程との間に第３の熱処理温度Ｔ₃における第３
の熱処理工程、すなわち、昇温工程を含む熱処理方法に
ついて説明する。

【００６２】この実施例３の熱処理方法は、特に、図３
の第２の熱処理温度Ｔ₂の保持工程（第２の熱処理工
程）が酸化工程を含む場合に、この酸化工程で生成する
酸化膜の膜質を向上させるのに有効である。特に、半導
体集積回路で用いられるＭＯＳＦＥＴなどの半導体素子
は、近年ゲート絶縁膜である酸化膜の膜厚が薄くなって
おり、このような薄い酸化膜形成のために酸化温度が低
温化する傾向がある。しかるに、低温で酸化して作成さ
れる酸化膜中にはシリコン原子と酸素原子の結合ネット
ワークに歪みが残ってしまうなどの構造的なストレスが
残り、これが酸化膜の耐圧や絶縁破壊などに対する酸化
膜の信頼性を悪化させる原因となる。この様な酸化膜中
に生成するストレスは、第３の熱処理温度Ｔ₃における
第３の熱処理工程によって効果的に緩和させることがで
きる。

【００６３】図９は、熱処理工程における加熱炉内温度
の時間的変化を説明する概念図である。ここで、時刻ｔ
₅までの工程は図３と同じであるが、時刻ｔ₅以降で昇温
工程を有する点が異なる。

【００６４】時刻ｔ₅から時刻ｔ₅′の間では昇温工程で
第３の熱処理温度Ｔ₃まで昇温する。この際、第３の熱
処理温度Ｔ₃は、第２の熱処理温度Ｔ₂以上の任意の温度
に設定することができるが、酸化膜質の改善を目的とす
る場合には９５０℃以上であることが望ましい。図９で
は、第３の熱処理温度Ｔ₃の方が第１の熱処理温度Ｔ₁よ
りも高温である場合について示してあるが、第１の熱処
理温度Ｔ₁及び第３の熱処理温度Ｔ₃は独立かつ任意に設
定しても良い。また、昇温速度も任意に設定することが
できるが、不純物拡散を抑制するためには、５０℃／分
以上の昇温速度が望ましい。時刻ｔ₅′から時刻ｔ₅″は
第３の熱処理温度Ｔ₃での保持時間であるが、この時間
はゼロであっても良く任意に設定して構わない。また、
雰囲気も任意に設定でき、窒素（Ｎ₂）ガス、水素
（Ｈ₂）ガス、アルゴン（Ａｒ）ガス等の非酸化性雰囲
気や一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ₂）等の酸
化窒化性雰囲気、或いは、酸素（Ｏ₂）、水蒸気（Ｈ
₂Ｏ）等の酸化性雰囲気などであっても良い。時刻ｔ₅″
から時刻ｔ₆までは降温工程であり、図３の場合の時刻
ｔ₅から時刻ｔ₆の間の降温工程と同様に行えば良い。

【００６５】（集積回路の製造工程）次に、図１０
（ａ）乃至図１４（ｎ）を参照してメモリやロジックに
用いられるＣＭＯＳ構造の半導体集積回路の製造工程を
説明し、この製造工程に本発明の熱処理工程をどの様に
適用したかを説明する。

【００６６】（ａ）まず、半導体基板２０として、２〜
３Ωｃｍ程度の（１００）面を主表面とするｎ型シリコ
ンウェハを用意する。この半導体基板２０の主表面に１
５０ｎｍ程度の熱酸化膜（ＳｉＯ₂）２１を形成後,図１
０（ａ）に示すようにフォトレジスト膜２２を塗布し、
これをフォトリソグラフィー技術によりパターニングし
てｐウェル形成領域を開口する。次に、ｐウェル形成領
域に熱酸化膜２１を通して１０¹²〜１０¹³ｃｍ^-2程度の
ドーズ量でボロン（Ｂ）をイオン注入する。次に、熱酸
化膜２１のウェル形成領域の部分をエッチング除去す
る。また、フォトレジスト膜２２も除去し、所定の清浄
化工程を終えてから、約１２００℃でイオン注入された
ボロンを熱拡散して図１０（ｂ）に示すようにｐウェル
２４を形成する。

【００６７】（ｂ）次に、半導体基板２０の主表面の熱
酸化膜２１をすべて除去して剥離してから、再び膜厚１
００ｎｍ程度の熱酸化膜（ＳｉＯ₂）２５を図１０
（ｃ）に示すように半導体基板２０の主表面に形成す
る。その後、ＣＶＤ法を用いて膜厚２００ｎｍ程度の窒
化膜（Ｓｉ₃Ｎ₄）２６を成長させる。この窒化膜２６の
上にフォトリソグラフィー技術によりパターニングされ
たフォトレジスト膜２７を形成し、これをマスクに反応
性イオンエッチング（ＲＩＥ）を行って、図１０
（ｃ）に示すように素子分離形成領域の窒化膜２６を除
去する。この工程により素子形成領域と素子分離領域が
区画される。この時点で素子形成領域は窒化膜２６によ
って被覆されている。その後、窒化膜２６のパターニン
グに用いた、フォトレジスト膜２７を除去する。

【００６８】（ｃ）次に、反転層防止不純物を半導体基
板２０にチャネルストップイオン注入する。素子分離領
域に反転防止不純物を注入するときには素子形成領域に
この不純物が入らないようにする必要がある。まず、図
１１（ｄ）に示すように、ｐウェル２４とその上の窒化
膜２６をフォトリソグラフィー技術によりフォトレジス
ト膜２８で被覆し、リン（Ｐ）をチャネルストップイオ
ン注入する。ついでフォトレジスト膜２８を除去してか
ら図１１（ｅ）に示すようにｐウェル２４以外に領域上
にフォトリソグラフィー技術により新たなフォトレジス
ト膜３０を形成し、ボロン（Ｂ）をチャネルストップイ
オン注入する。その後、フォトレジスト膜３０を除去す
る。

【００６９】（ｄ）次に、ＬＯＣＯＳ法を用いて素子分
離領域にフィールド酸化膜３２を形成する。フィールド
酸化膜３２は、ゲート酸化膜などの熱酸化膜に比較して
膜厚が約１μｍと１桁程度厚い。従って、通常は酸化速
度の速い水蒸気を含む雰囲気で形成される。素子形成領
域を覆う窒化膜２６は、シリコンに比較して酸化速度が
著しく遅いので酸化防止膜として用いられる。図１１
（ｆ）に示すようにフィールド酸化膜３２と半導体基板
２０との界面には、ｐウェル２４にｐ⁺反転防止層（チ
ャネルストップ領域）が形成され、基板領域にｎ⁺反転
防止層（チャネルストップ領域）が形成される。

【００７０】（ｅ）次に、図１２（ｇ）に示すように熱
酸化膜２５及びその上の窒化膜２６を除去してから素子
形成領域に膜厚が数１０ｎｍのダミー酸化膜５８を形成
する。次に、ゲートしきい値電圧制御（Ｖ_th制御）イオ
ン注入を行う。まずフォトリソグラフィー技術により、
図１２（ｈ）に示すようにｐウェル２４をフォトレジス
ト膜３４で被覆してからｐＭＯＳのゲートしきい値電圧
制御用の不純物をイオン注入する。次に、フォトレジス
ト膜３４を除去してから図１２（ｉ）に示すようにｐウ
ェル２４以外の領域上に、フォトリソグラフィー技術に
より、フォトレジスト膜３６を形成し、続いてｎＭＯＳ
のゲートしきい値電圧制御用用の不純物をイオン注入す
る。その後、フォトレジスト膜３６を除去する。さら
に、Ｖ_th制御イオン注入イオン注入時の保護膜として使
用されたダミー酸化膜５８を剥離する。

【００７１】（ｆ）次に図１３（ｊ）に示すように熱酸
化を行って新たにゲート酸化膜３３を形成する。この熱
酸化を行う工程において本発明の製造方法が適用され
る。つまり、前述したＶ_th制御イオン注入、熱酸化膜
（ダミー酸化膜）剥離及び酸化前処理を行ってから、こ
の半導体基板２０に対して、図３に示したようなタイム
フローの熱処理工程を実施してゲート酸化膜３３を形成
する。

【００７２】（ｇ）次に、ゲート酸化膜３３の上の全面
にＣＶＤ法によりポリシリコン膜を４００ｎｍ程度堆積
する。フォトリソグラフィー技術によりパターニングさ
れたフォトレジスト膜３９をポリシリコン膜上に形成す
る。そして、このフォトレジスト膜３９をマスクとし
て、図１３（ｊ）に示すように反応性イオンエッチング
（ＲＩＥ）などによりポリシリコン膜をエッチングし
て、ゲート電極３８及びポリシリコン配線（図示しな
い）を形成する。その後、フォトレジスト膜３９を除去
する。

【００７３】（ｈ）次に、半導体２０にソース／ドレイ
ン領域を形成する。まず、フォトリソグラフィー技術を
用いて、図１３（ｋ）に示すように、ｐウェル２４とそ
の上のゲート電極３８などの上を、新たなフォトレジス
ト膜４０で被覆する。そして、ポリシリコンゲート電極
３８をマスクとして、自己整合的に、ボロン（Ｂ）をド
ーズ量１０¹⁵ｃｍ^-2のオーダーでイオン注入する。この
時、ポリシリコンゲート電極３８にもボロン（Ｂ）がイ
オン注入される。ついでフォトレジスト膜４０を除去し
てから、フォトリソグラフィー技術を用いて、図１３
（ｌ）に示すようにｐウェル２４以外の領域上に他のフ
ォトレジスト膜４２を被覆する。そして、ポリシリコン
ゲート電極３８をマスクとして、自己整合的に、砒素
（Ａｓ）を１０¹⁵ｃｍ^-2のオーダーでイオン注入する。
この時、ポリシリコンゲート電極３８にも砒素（Ａｓ）
がイオン注入される。その後、フォトレジスト膜４２を
除去する。

【００７４】（ｉ）ついで、半導体基板２０は、加熱処
理されて不純物が拡散し、図１４（ｍ）に示すようにｐ
型ソース／ドレイン領域４４及びｐウェル２４にｎ型ソ
ース／ドレイン領域４５が形成される。この時、ポリシ
リコンゲート電極３８に注入されたボロン（Ｂ）及び砒
素（Ａｓ）も活性化されるので、ｐＭＯＳＦＥＴ側及び
ｎＭＯＳＦＥＴ側の両方のポリシリコンゲート電極３８
が低抵抗化する。次に、トランジスタ間を接続するアル
ミニウム配線層とゲート電極を形成するポリシリコン膜
間の絶縁のため、図１４（ｍ）に示すように、層間絶縁
膜４６を堆積させる。この層間絶縁膜４６は、ＣＶＤ法
により堆積された膜厚０．５μｍ程度の酸化膜（ＣＶＤ
−ＳｉＯ₂）と、この酸化膜（ＣＶＤ−ＳｉＯ₂）の上
に、ＣＶＤ法により堆積された膜厚０．５μｍ程度のＰ
ＳＧ膜又はＢＰＳＧ膜の２層構造から構成された複合膜
である。この複合膜の上層のＢＰＳＧ膜は、リフローさ
れて層間絶縁膜４６の表面が平坦化される。この表面
に、フォトリソグラフィー技術を用いてパターニングさ
れたフォトレジスト膜４７をマスクにして、ＲＩＥ若し
くはＥＣＲイオンエッチング等により層間絶縁膜４６を
エッチングし、図１４（ｍ）に示すようにアルミニウム
配線層とトランジスタを接続するコンタクト孔４８を形
成する。その後、このコンタクト孔４８を形成に用いた
フォトレジスト膜４７を除去する。

【００７５】（ｊ）次に、スパッタリング法又は電子ビ
ーム真空蒸着法等によりシリコンなどを含有するアルミ
ニウム合金膜（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）を形成
する。この上に、フォトリソグラフィー技術を用いて、
フォトレジスト膜のマスクを形成し、このマスクを用い
て、これをＲＩＥにより、アルミニウム合金膜（Ａｌ−
Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）をパターニングしてソース／
ドレイン領域４４，４５と電気的に接続された金属配線
４９を図１４（ｎ）に示すように形成する。その後、こ
の金属配線４９のパターニングに用いたフォトレジスト
膜を除去する。そして、機械的損傷防止と、水分や不純
物の浸入の防止を目的とした膜厚１μｍ程度のパッシベ
ーション膜５０が図１４（ｎ）に示すように金属配線４
９の上にＣＶＤ法により積層される。パッシベーション
膜５０にはＰＳＧ膜や窒化膜などが利用される。

【００７６】このように、Ｖ_th制御イオン注入→酸化膜
剥離→熱酸化（ゲート酸化）→ポリシリコンＣＶＤの工
程で本発明が適用される。以上、ＣＭＯＳ構造の半導体
集積回路の製造方法において、本発明の熱処理工程は、
ゲート酸化膜の形成工程に適用したが、この工程に限ら
ず、イオン注入工程などの半導体基板を損傷させるよう
な工程後の酸化膜の特性を安定化させるための種々の熱
処理工程に適用することができる。

【００７７】

【発明の効果】本発明によれば、製造工程数を増大する
ことのなく、イオン注入等によって生成するダメージの
効果的な回復が可能な半導体装置の製造方法を提供する
ことが出来る。

【００７８】また、本発明によれば、製造工程数を増大
することのなく、所望の不純物密度分布プロファイルが
容易に得られる半導体装置の製造方法を提供することが
出来る。

【００７９】さらに、本発明によれば、製造工程数を増
大することのなく電気特性や結晶学的特性などの特性の
優れた半導体装置が容易に製造可能で、且つ生産性の高
い半導体装置の製造方法を提供することが出来る。

【００８０】さらに、本発明によれば、複数枚のウェハ
を一度にランプ熱源を用いて高速昇温による高温の熱処
理工程とこれに続く抵抗加熱源による熱処理工程とをウ
ェハの冷却工程なしに行える半導体製造装置を提供する
ことが出来る。

【図面の簡単な説明】

【図１】本発明の半導体製造装置の断面図である。

【図２】本発明の半導体製造装置の熱処理管の斜視図
（鳥瞰図）である。

【図３】本発明の熱処理工程におけるウェハ温度,抵抗
熱源及びランプのそれぞれの出力、および雰囲気ガスの
時間的変化を示す概念図である。

【図４】図４（ａ）は本発明の半導体製造装置に係る他
の熱処理管の斜視図（鳥瞰図）、図４（ｂ）は、図４
（ａ）に示した熱処理管の、IIIＢ−IIIＢ線に沿った断
面図で、図４（ｃ）は、図４（ａ）に示した熱処理管の
変形例に係り、IIIＢ−IIIＢ線に対応する面における断
面図である。

【図５】本発明の半導体製造装置に係る更に他の熱処理
管の斜視図（鳥瞰図）である。

【図６】図６（ａ）は、図５に示した熱処理管を用いた
本発明の半導体製造装置の斜視図（鳥瞰図）で、図６
（ｂ）は、図５に示した熱処理管を用いた場合におけ
る、本発明の他の半導体製造装置の斜視図（鳥瞰図）で
ある。

【図７】本発明の実施例１に係る熱処理工程によりゲー
ト酸化膜を形成したときのウェハ中のリン（Ｐ）濃度分
布を示す特性図である。

【図８】図８（ａ）は本発明の実施例２に係る熱処理工
程によりゲート酸化膜を形成したときのウェハ中のボロ
ン（Ｂ）の濃度分布を示す特性図で、図８（ｂ）はリン
（Ｐ）濃度分布を示す特性図である。

【図９】本発明の実施例３に係る熱処理工程における加
熱炉内温度の時間的変化を説明する概念図である。

【図１０】本発明を適用したＣＭＯＳ集積回路の製造工
程断面図である（その１）。

【図１１】本発明を適用したＣＭＯＳ集積回路の製造工
程断面図である（その２）。

【図１２】本発明を適用したＣＭＯＳ集積回路の製造工
程断面図である（その３）。

【図１３】本発明を適用したＣＭＯＳ集積回路の製造工
程断面図である（その４）。

【図１４】本発明を適用したＣＭＯＳ集積回路の製造工
程断面図である（その５）。

【図１５】従来の熱処理工程における抵抗加熱炉内の温
度の時間的変化を示す概念図である。

【符号の説明】

１石英管（熱処理管）２ランプ熱源３抵抗加熱源４ウェハ５制御装置６ランプ移動装置７支持棒８ソケット９搬送台１０ガス導入管１１円柱状凹部１２，１３溝２０半導体基板２１，２５熱酸化膜（ＳｉＯ₂）２２，２７，２８，３０，３４，３６，３９、４０，４
２，４７フォトレジスト膜２３ゲート酸化膜２４ｐウェル２６窒化膜（Ｓｉ₃Ｎ₄）３２フィールド酸化膜３８ゲート電極４４ｐ型ソース／ドレイン領域４５ｎ型ソース／ドレイン領域４６層間絶縁膜４８コンタクト孔４９金属配線５０パッシベーション膜５８ダミー酸化膜

Claims

【特許請求の範囲】

【請求項１】ランプの出力を調整して、半導体基板を
初期設定温度から、第１の昇温速度で、第１の熱処理温
度まで昇温し、この温度を所定時間維持して前記半導体
基板に対して第１の熱処理を行う工程と、前記ランプの出力を下げ、前記第１の熱処理温度から、
第１の降温速度で降温し、抵抗加熱により、前記初期設
定温度より高く前記第１の熱処理温度より低い第２の熱
処理温度に設定する工程と、前記抵抗加熱により、前記第２の熱処理温度を所定時間
保持して前記半導体基板に対して第２の熱処理を行う工
程と、前記熱処理された半導体基板を第２の降温速度で降温す
る工程とを少なくとも備えていることを特徴とする半導
体装置の製造方法。
【請求項２】ランプの出力を調整して、半導体基板を
初期設定温度から第１の昇温速度で第１の熱処理温度ま
で昇温し、この温度を所定時間維持して前記半導体基板
に対して第１の熱処理を行う工程と、前記ランプの出力を下げ、前記第１の熱処理温度から第
１の降温速度で降温し、抵抗加熱により、前記初期設定
温度より高く前記第１の熱処理温度より低い第２の熱処
理温度に設定する工程と、前記抵抗加熱により、前記第２の熱処理温度を所定時間
保持して前記半導体基板に対して第２の熱処理を行う工
程と、前記熱処理された半導体基板を第２の昇温速度で前記第
２の熱処理温度より高い第３の熱処理温度まで昇温し、
この温度を所定時間維持して前記半導体基板に対して第
３の熱処理を行う工程と、前記第３の熱処理を行った半導体基板を前記第２の降温
速度で降温する工程とを少なくとも備えていることを特
徴とする半導体装置の製造方法。
【請求項３】前記初期設定温度は５００℃以上６００
℃以下であることを特徴とする請求項１又は２記載の半
導体装置の製造方法。
【請求項４】前記第１の昇温速度は１０℃／秒以上で
あることを特徴とする請求項１又は２記載の半導体装置
の製造方法。
【請求項５】前記第１の熱処理工程は、不活性ガスを
含む雰囲気、水素ガスを含む雰囲気、還元性ガスを含む
雰囲気の少なくとも１の雰囲気で行い、前記第２の熱処
理工程は、水蒸気を含む酸化性の雰囲気で行うことを特
徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項６】前記第３の熱処理を行う工程を、ランプ
で行うことを特徴とする請求項２記載の半導体装置の製
造方法。
【請求項７】前記第３の熱処理温度は、前記第２の熱
処理温度より高いことを特徴とする請求項２記載の半導
体装置の製造方法。
【請求項８】所定の波長の光を透過する熱処理管と、該熱処理管に隣接して配置された抵抗加熱ヒータと、前記熱処理管に対して移動可能なランプ熱源と、該ランプ熱源を移動させるためのランプ移動装置とを少
なくとも備えていることを特徴とする半導体製造装置。
【請求項９】前記熱処理管には複数の凹部が形成さ
れ、前記ランプ熱源は該凹部に挿入し、移動可能である
ことを特徴とする請求項８記載の半導体製造装置。
【請求項１０】前記抵抗加熱ヒータは、前記熱処理管
に対して複数回巻回したコイル状に構成され、前記凹部
は、コイルとコイルの間に配置されていることを特徴と
する請求項８記載の半導体製造装置。