JP2675011B2 - 熱処理装置及び熱処理方法 - Google Patents
熱処理装置及び熱処理方法Info
- Publication number
- JP2675011B2 JP2675011B2 JP62199694A JP19969487A JP2675011B2 JP 2675011 B2 JP2675011 B2 JP 2675011B2 JP 62199694 A JP62199694 A JP 62199694A JP 19969487 A JP19969487 A JP 19969487A JP 2675011 B2 JP2675011 B2 JP 2675011B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- temperature
- heat treatment
- heat
- cooling rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、冷却速度を制御することにより信頼性の高
い半導体装置を製造するのに好適な熱処理装置及び熱処
理方法に関する。 〔従来の技術〕 従来の熱処理方法は、通常電気炉を用いて、室温領域
から平衡温度領域まで数分けて被熱処理基板を挿入し、
所望条件の熱処理の後、数分かけて室温領域まで引き出
すことにより行なっていた。また、半導体基板に浅い接
合を形成するのに有効な短時間熱処理法は、ジャパニー
ズ ジャーナル オブ アプライド フィジィックス，
ボリュウム19,ナンバー10,（1980年）エル563頁からエ
ル566頁（Japanese Journal of Applied Physics,Vol.1
9,No.10,（1980）pp.L563−L566）において論じられて
いるように，急熱・急冷により行なっていた。また、上
記短時間熱処理法では、米国AG社製HEATPULSE用カタロ
グ,Introduction to HEATPULSE Processing Technolog
y,（1982年）第４頁から第５頁において論じられている
ように、加熱速度および冷却速度を制御することが可能
である。 〔発明が解決しようとする問題点〕 上記電気炉を用いた熱処理方法では、被熱処理基板の
実際の昇温速度および降温速度について配慮がされてお
らず、昇・降温時間の最適化が不十分であるという問題
があった。 また、上記短時間熱処理方法では、急熱・急冷プロセ
スであるため、被熱処理基板に熱的ストレスを与えると
いう問題があった。さらに、上記米国AG社製HEATPULSE
を用いて昇・降温の速度を制御する方法でも、昇・降温
時間の最適化が不十分であるという問題があった。 本発明の目的は、上記の熱処理方法の有する問題点を
解決し、被熱処理基板への熱的ストレスを低減でき、ま
た、昇・降温時間、特に、降温時間を最適化できる熱処
理装置及び熱処理方法を提供することにある。 〔問題点を解決するための手段〕 上記目的は、第１図（ａ）に示すように、昇温速度お
よび冷却速度を、被熱処理基板の実際の温度が高温側で
小さくし、また、低温側で大きくするように制御するこ
とにより、達成される。特に、被熱処理基板が半導体基
板である場合、上記冷却速度の制御が重要である。なぜ
ならば、昇温時に発生した熱的ストレスは、所望の熱処
理の温度に達して基板全体が均一な温度に要する時間
（10秒以下）以上の時間の熱処理を行なえば、開放され
てしまうため、半導体装置の特性に悪影響を与えること
はない。従って、冷却時の熱的ストレスが、上記特性に
影響を与える本質的なものである。第１図（ｂ）は、冷
却時の熱的ストレスの影響が無い冷却速を示したもので
あり、冷却時の基板温度により最適化される。 また、上記昇温速度および冷却速度は、被熱処理基板
の材質および構造により最適化される必要がある。 〔作用〕 昇温速度veおよび冷却速度vdの制御は、被熱処理基板
の熱的ストレスが低減されるように行なわれるので、被
熱処理基板の信頼性が向上する。また、昇温および冷却
の速度を最適化できるので、昇温および冷却に要する時
間を短縮できる。熱的ストレスと被熱処理基板の温度と
の関係に対する、昇温速度veおよび冷却速度vdの効果、
被熱処理基板の熱伝導率ksubの効果（被熱処理基板の材
質の影響の一例）、および、被熱処理基板の膨張率β
subと被熱処理基板上または基板内に形成された被熱処
理基板と材質の異なる層の膨張率βlayerとの比βlayer
/βsubの効果（被熱処理基板の構造の影響の一例）を、
第２図の（ａ），（ｂ）および（ｃ）に示す。第２図よ
り、被熱処理基板への熱的ストレスは、被熱処理基板の
温度が高い程大きくなることが分る。ただし、被熱処理
基板全体が均一な温度の場合、熱的ストレスは無視でき
る。しかし、実際の熱処理では、昇温度および冷却時に
必ず温度の不均一性が生じるためである。第２図（ａ）
において、高温側では、よりveおよびvdを小さくするこ
とによって熱的ストレスを低減でき、また、低温側で
は、熱的ストレスがveおよびvdに依存しなくなる傾向と
なる。次に第２図（ｂ）において、熱伝導率ksubの異な
る被熱処理基板の場合、高温側では、ksubの大きい材質
の方が熱的ストレスを低減できるようになる。従って、
ksubの小さい材質に対しては、veおよびvdより小さくす
る必要がある。さらに、第２図（ｃ）において、β
layer/βsubの大きい被熱処理基板の構造においても、
熱的ストレスを低減するためには、veおよびvdをより小
さくする必要がある。 以上のように、veおよびvdは、被熱処理基板の温度、
被熱処理基板の材質、および、被熱処理基板の構造によ
り最適化される必要がある。 さらに、veおよびvdを被熱処理基板の温度Ｔの関数と
して、ve（またはvd）＝a/Tとすることも可能である。
尚、ａは変数であり、上記ksubおよびβlayer/βsubに
より変わる。 〔実施例〕 以下、本発明の一実施例を第３図乃至第７図により説
明する。 被熱処理基板は、第３図に示すように、ｐ型シリコン
基板１の主表面に膜厚が600nmの選択酸化膜（シリコン
酸化膜）２および膜厚が10nmのシリコン酸化膜３が形成
されたものであり、さらに、ヒ素を30keVで５×1015/cm
2だけイオン打込みして形成されたヒ素打込み層４が存
在するものである。この被熱処理基板に対して、第４図
に示すような昇温および冷却特性を有する950℃、５分
の熱処理を行なった。本発明を実施した昇温・冷却特性
の曲線５は、高温側（900〜950℃）で昇温・冷却速度を
約２℃／秒にし、また、低温側（900℃以下）で昇温・
冷却速度を約10℃／秒以上にしたものである。また、通
常の電気炉熱処理、昇温・冷却速度を一定にした熱処
理、および、急熱・冷却を用いた熱処理での昇温・冷却
特性は、それぞれ、曲線６、曲線７、および、曲線８の
ようになる。尚、曲線５と曲線７では、室温時から室温
に戻るまでの時間を同じになるように、昇温・冷却速度
を選んだ。 以上のように、上記ヒ素打込み層４を熱処理して、ヒ
素を電気的に活性化させ、n+型/p型ダイオードを作製し
た。上記各熱処理で得られた200μｍ×200μｍのダイオ
ードの逆方向漏れ電流を第５図に示す。尚、ここでは、
上記漏れ電流を、ダイオードの周辺成分と面積成分に分
離した。上記各熱処理の昇温・冷却特性が与える効果
は、特に、周辺成分漏れ電流に対して大きい。本発明を
実施した熱処理では、逆方向電圧＝5Vのとき周辺成分漏
れ電流が約７×10-17A/μｍであり、通常の電気炉熱処
理のそれ（約１×10-16A/μｍ）比べ、約30％漏れ電流
を低減できた。また、急熱・急冷の熱処理では、周辺成
分漏れ電流が約３×10-16A/μｍであり最も大きいが、
昇温・冷却速度を制御（ここでは５℃／秒と一定）した
熱処理によりそれを行1.5×10-16A/μｍと約1/2に低減
できた。 以上のように本実施例によれば、昇温・冷却の最適化
ができたため、ダイオードの特性を改善しながら、昇温
・冷却に要する時間を通常の電気炉、熱処理に比べ約40
％短縮できた。 さらに、昇温速度および冷却速度と被熱処理基板の温
度との関係は、第６図に示すように、様々な関係9,10,1
1を選ぶことができる。例えば、上記ダイオード作製に
おいては、漏れ電流の増大を防止しながら、昇温速度を
さらに大きくすることができるため、昇温速度と冷却速
度を独立に選ぶことができる。例えば、上記ダイオード
作製で、冷却速度を第４図の曲線５とし、また、昇温速
度を15℃／秒としても、上記周辺成分漏れ電流の増大が
みられない。この場合、昇温・冷却に要する時間は、通
常の電気炉熱処理に比べ約60％短縮できた。 上記ダイオードの逆方向漏れ電流の周辺成分を低減す
ることは、微細化が進む半導体装置の接合形成に対して
非常に重要なことである。例えば、１メガビットのダイ
ナミックRAM素子の情報保持時間は、常温で200msec以上
必要であり、これを上記周辺成分漏れ電流に換算すると
適正限界を１×10-16A/μｍであるため、昇温速度およ
び降温速度と上記周辺漏れ電流との関係から、第７図
（ａ）に示すように、温度範囲が900〜1000℃の範囲に
おいて、昇温速度は５℃／秒以下（ただし、降温速度が
３℃／秒の場合）にし、また、降温速度は第７図（ｂ）
に示すように、５℃／秒程度以下にする必要がある。 〔発明の効果〕 本発明によれば、被熱処理基板の熱処理時の昇温およ
び降温の速度を最適化できるので、熱処理時の熱的スト
レスを低減し被熱処理基板の特性を良好にするのに効果
がある他、熱処理の昇温・降温に要する最適化も同時に
なされるので、熱処理工程に要する時間を短縮するのに
効果がある。
い半導体装置を製造するのに好適な熱処理装置及び熱処
理方法に関する。 〔従来の技術〕 従来の熱処理方法は、通常電気炉を用いて、室温領域
から平衡温度領域まで数分けて被熱処理基板を挿入し、
所望条件の熱処理の後、数分かけて室温領域まで引き出
すことにより行なっていた。また、半導体基板に浅い接
合を形成するのに有効な短時間熱処理法は、ジャパニー
ズ ジャーナル オブ アプライド フィジィックス，
ボリュウム19,ナンバー10,（1980年）エル563頁からエ
ル566頁（Japanese Journal of Applied Physics,Vol.1
9,No.10,（1980）pp.L563−L566）において論じられて
いるように，急熱・急冷により行なっていた。また、上
記短時間熱処理法では、米国AG社製HEATPULSE用カタロ
グ,Introduction to HEATPULSE Processing Technolog
y,（1982年）第４頁から第５頁において論じられている
ように、加熱速度および冷却速度を制御することが可能
である。 〔発明が解決しようとする問題点〕 上記電気炉を用いた熱処理方法では、被熱処理基板の
実際の昇温速度および降温速度について配慮がされてお
らず、昇・降温時間の最適化が不十分であるという問題
があった。 また、上記短時間熱処理方法では、急熱・急冷プロセ
スであるため、被熱処理基板に熱的ストレスを与えると
いう問題があった。さらに、上記米国AG社製HEATPULSE
を用いて昇・降温の速度を制御する方法でも、昇・降温
時間の最適化が不十分であるという問題があった。 本発明の目的は、上記の熱処理方法の有する問題点を
解決し、被熱処理基板への熱的ストレスを低減でき、ま
た、昇・降温時間、特に、降温時間を最適化できる熱処
理装置及び熱処理方法を提供することにある。 〔問題点を解決するための手段〕 上記目的は、第１図（ａ）に示すように、昇温速度お
よび冷却速度を、被熱処理基板の実際の温度が高温側で
小さくし、また、低温側で大きくするように制御するこ
とにより、達成される。特に、被熱処理基板が半導体基
板である場合、上記冷却速度の制御が重要である。なぜ
ならば、昇温時に発生した熱的ストレスは、所望の熱処
理の温度に達して基板全体が均一な温度に要する時間
（10秒以下）以上の時間の熱処理を行なえば、開放され
てしまうため、半導体装置の特性に悪影響を与えること
はない。従って、冷却時の熱的ストレスが、上記特性に
影響を与える本質的なものである。第１図（ｂ）は、冷
却時の熱的ストレスの影響が無い冷却速を示したもので
あり、冷却時の基板温度により最適化される。 また、上記昇温速度および冷却速度は、被熱処理基板
の材質および構造により最適化される必要がある。 〔作用〕 昇温速度veおよび冷却速度vdの制御は、被熱処理基板
の熱的ストレスが低減されるように行なわれるので、被
熱処理基板の信頼性が向上する。また、昇温および冷却
の速度を最適化できるので、昇温および冷却に要する時
間を短縮できる。熱的ストレスと被熱処理基板の温度と
の関係に対する、昇温速度veおよび冷却速度vdの効果、
被熱処理基板の熱伝導率ksubの効果（被熱処理基板の材
質の影響の一例）、および、被熱処理基板の膨張率β
subと被熱処理基板上または基板内に形成された被熱処
理基板と材質の異なる層の膨張率βlayerとの比βlayer
/βsubの効果（被熱処理基板の構造の影響の一例）を、
第２図の（ａ），（ｂ）および（ｃ）に示す。第２図よ
り、被熱処理基板への熱的ストレスは、被熱処理基板の
温度が高い程大きくなることが分る。ただし、被熱処理
基板全体が均一な温度の場合、熱的ストレスは無視でき
る。しかし、実際の熱処理では、昇温度および冷却時に
必ず温度の不均一性が生じるためである。第２図（ａ）
において、高温側では、よりveおよびvdを小さくするこ
とによって熱的ストレスを低減でき、また、低温側で
は、熱的ストレスがveおよびvdに依存しなくなる傾向と
なる。次に第２図（ｂ）において、熱伝導率ksubの異な
る被熱処理基板の場合、高温側では、ksubの大きい材質
の方が熱的ストレスを低減できるようになる。従って、
ksubの小さい材質に対しては、veおよびvdより小さくす
る必要がある。さらに、第２図（ｃ）において、β
layer/βsubの大きい被熱処理基板の構造においても、
熱的ストレスを低減するためには、veおよびvdをより小
さくする必要がある。 以上のように、veおよびvdは、被熱処理基板の温度、
被熱処理基板の材質、および、被熱処理基板の構造によ
り最適化される必要がある。 さらに、veおよびvdを被熱処理基板の温度Ｔの関数と
して、ve（またはvd）＝a/Tとすることも可能である。
尚、ａは変数であり、上記ksubおよびβlayer/βsubに
より変わる。 〔実施例〕 以下、本発明の一実施例を第３図乃至第７図により説
明する。 被熱処理基板は、第３図に示すように、ｐ型シリコン
基板１の主表面に膜厚が600nmの選択酸化膜（シリコン
酸化膜）２および膜厚が10nmのシリコン酸化膜３が形成
されたものであり、さらに、ヒ素を30keVで５×1015/cm
2だけイオン打込みして形成されたヒ素打込み層４が存
在するものである。この被熱処理基板に対して、第４図
に示すような昇温および冷却特性を有する950℃、５分
の熱処理を行なった。本発明を実施した昇温・冷却特性
の曲線５は、高温側（900〜950℃）で昇温・冷却速度を
約２℃／秒にし、また、低温側（900℃以下）で昇温・
冷却速度を約10℃／秒以上にしたものである。また、通
常の電気炉熱処理、昇温・冷却速度を一定にした熱処
理、および、急熱・冷却を用いた熱処理での昇温・冷却
特性は、それぞれ、曲線６、曲線７、および、曲線８の
ようになる。尚、曲線５と曲線７では、室温時から室温
に戻るまでの時間を同じになるように、昇温・冷却速度
を選んだ。 以上のように、上記ヒ素打込み層４を熱処理して、ヒ
素を電気的に活性化させ、n+型/p型ダイオードを作製し
た。上記各熱処理で得られた200μｍ×200μｍのダイオ
ードの逆方向漏れ電流を第５図に示す。尚、ここでは、
上記漏れ電流を、ダイオードの周辺成分と面積成分に分
離した。上記各熱処理の昇温・冷却特性が与える効果
は、特に、周辺成分漏れ電流に対して大きい。本発明を
実施した熱処理では、逆方向電圧＝5Vのとき周辺成分漏
れ電流が約７×10-17A/μｍであり、通常の電気炉熱処
理のそれ（約１×10-16A/μｍ）比べ、約30％漏れ電流
を低減できた。また、急熱・急冷の熱処理では、周辺成
分漏れ電流が約３×10-16A/μｍであり最も大きいが、
昇温・冷却速度を制御（ここでは５℃／秒と一定）した
熱処理によりそれを行1.5×10-16A/μｍと約1/2に低減
できた。 以上のように本実施例によれば、昇温・冷却の最適化
ができたため、ダイオードの特性を改善しながら、昇温
・冷却に要する時間を通常の電気炉、熱処理に比べ約40
％短縮できた。 さらに、昇温速度および冷却速度と被熱処理基板の温
度との関係は、第６図に示すように、様々な関係9,10,1
1を選ぶことができる。例えば、上記ダイオード作製に
おいては、漏れ電流の増大を防止しながら、昇温速度を
さらに大きくすることができるため、昇温速度と冷却速
度を独立に選ぶことができる。例えば、上記ダイオード
作製で、冷却速度を第４図の曲線５とし、また、昇温速
度を15℃／秒としても、上記周辺成分漏れ電流の増大が
みられない。この場合、昇温・冷却に要する時間は、通
常の電気炉熱処理に比べ約60％短縮できた。 上記ダイオードの逆方向漏れ電流の周辺成分を低減す
ることは、微細化が進む半導体装置の接合形成に対して
非常に重要なことである。例えば、１メガビットのダイ
ナミックRAM素子の情報保持時間は、常温で200msec以上
必要であり、これを上記周辺成分漏れ電流に換算すると
適正限界を１×10-16A/μｍであるため、昇温速度およ
び降温速度と上記周辺漏れ電流との関係から、第７図
（ａ）に示すように、温度範囲が900〜1000℃の範囲に
おいて、昇温速度は５℃／秒以下（ただし、降温速度が
３℃／秒の場合）にし、また、降温速度は第７図（ｂ）
に示すように、５℃／秒程度以下にする必要がある。 〔発明の効果〕 本発明によれば、被熱処理基板の熱処理時の昇温およ
び降温の速度を最適化できるので、熱処理時の熱的スト
レスを低減し被熱処理基板の特性を良好にするのに効果
がある他、熱処理の昇温・降温に要する最適化も同時に
なされるので、熱処理工程に要する時間を短縮するのに
効果がある。
【図面の簡単な説明】
第１図は本発明の概要を説明するための曲線図、第２図
は本発明の概要を説明する熱的ストレスと被熱処理基板
の昇温・冷却時の温度を示す曲線、第３図は本発明の一
実施例の半導体基板を用いたn+/pダイオードの断面図、
第４図は本発明の一実施例を説明する温度と時間と関係
を示す曲線図、第５図は本発明の一実施であるダイオー
ドの逆方向電流−電圧特性を示す曲線図、第６図は昇温
および冷却の速度と昇・降温時の被熱処理基板の温度と
の関係を示す曲線図、第７図は周辺成分漏れ電流と昇・
降温の速度との関係を示す曲線図である。 １……ｐ型シリコン基板、2,3……シリコン酸化膜、４
……ヒ素打込み層（ｎ型拡散層）、５……本発明の熱処
理、６……電気炉熱処理、昇温・冷却速度が一定の熱処
理、８……急熱・急冷の熱処理。
は本発明の概要を説明する熱的ストレスと被熱処理基板
の昇温・冷却時の温度を示す曲線、第３図は本発明の一
実施例の半導体基板を用いたn+/pダイオードの断面図、
第４図は本発明の一実施例を説明する温度と時間と関係
を示す曲線図、第５図は本発明の一実施であるダイオー
ドの逆方向電流−電圧特性を示す曲線図、第６図は昇温
および冷却の速度と昇・降温時の被熱処理基板の温度と
の関係を示す曲線図、第７図は周辺成分漏れ電流と昇・
降温の速度との関係を示す曲線図である。 １……ｐ型シリコン基板、2,3……シリコン酸化膜、４
……ヒ素打込み層（ｎ型拡散層）、５……本発明の熱処
理、６……電気炉熱処理、昇温・冷却速度が一定の熱処
理、８……急熱・急冷の熱処理。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭55−95330（ＪＰ，Ａ)
特開 昭57−167638（ＪＰ，Ａ)
特開 昭61−137332（ＪＰ，Ａ)
特開 昭49−67566（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．被熱処理基板の温度が1000℃以上のときは３℃／秒
以下の冷却速度領域で、前記基板の温度が900〜1000℃
の範囲では５℃／秒以下の冷却速度領域で、前記基板の
温度が800〜900℃の範囲では10℃／秒以下の冷却速度領
域で、前記基板の温度が600〜800℃の範囲では50℃／秒
以下の冷却速度領域であって、かつ前記基板の温度が高
温側で冷却速度を小さく、低温側で冷却速度を大きく制
御する制御手段を有することを特徴とする熱処理装置。 ２．被熱処理基板の温度が1000℃以上のときは３℃／秒
以下の冷却速度領域で、前記基板の温度が900〜1000℃
の範囲では５℃／秒以下の冷却速度領域で、前記基板の
温度が800〜900℃の範囲では10℃／秒以下の冷却速度領
域で、前記基板の温度が600〜800℃の範囲では50℃／秒
以下の冷却速度領域であって、かつ前記基板の温度が高
温側で冷却速度を小さく、低温側で冷却速度を大きくす
ることを特徴とする熱処理方法。 ３．上記基板は、ｎ型不純物がイオン打ち込みされたｐ
型半導体基板であることを特徴とする特許請求の範囲第
２項記載の熱処理方法。 ４．上記ｎ型不純物は砒素であることを特徴とする特許
請求の範囲第３項記載の熱処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62199694A JP2675011B2 (ja) | 1987-08-12 | 1987-08-12 | 熱処理装置及び熱処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62199694A JP2675011B2 (ja) | 1987-08-12 | 1987-08-12 | 熱処理装置及び熱処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6444023A JPS6444023A (en) | 1989-02-16 |
| JP2675011B2 true JP2675011B2 (ja) | 1997-11-12 |
Family
ID=16412059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62199694A Expired - Lifetime JP2675011B2 (ja) | 1987-08-12 | 1987-08-12 | 熱処理装置及び熱処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2675011B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1056082A (ja) * | 1996-08-07 | 1998-02-24 | Mitsubishi Electric Corp | 半導体集積回路装置及びその製造方法 |
| JPH10209168A (ja) | 1997-01-24 | 1998-08-07 | Nec Corp | 半導体装置の製造方法 |
| DE19938781B4 (de) * | 1999-08-16 | 2004-09-09 | Infineon Technologies Ag | Konditionierscheibe zum Konditionieren von CMP-Pads |
| KR20010066153A (ko) * | 1999-12-31 | 2001-07-11 | 황인길 | 급속 열처리 방법 |
| JP6270952B1 (ja) | 2016-09-28 | 2018-01-31 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法および記録媒体。 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4967566A (ja) * | 1972-11-02 | 1974-07-01 | ||
| JPS5595330A (en) * | 1979-01-12 | 1980-07-19 | Toshiba Corp | Preparation of semiconductor device |
| JPS57167638A (en) * | 1981-03-11 | 1982-10-15 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS61137332A (ja) * | 1984-12-08 | 1986-06-25 | Internatl Rectifier Corp Japan Ltd | 高速半導体装置の製造方法 |
-
1987
- 1987-08-12 JP JP62199694A patent/JP2675011B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6444023A (en) | 1989-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4522657A (en) | Low temperature process for annealing shallow implanted N+/P junctions | |
| US3943552A (en) | Semiconductor devices | |
| US5474940A (en) | Method of fabricating a semiconductor device having shallow junctions in source-drain regions and a gate electrode with a low resistance silicide layer | |
| US3789504A (en) | Method of manufacturing an n-channel mos field-effect transistor | |
| US4560419A (en) | Method of making polysilicon resistors with a low thermal activation energy | |
| US4679170A (en) | Resistor with low thermal activation energy | |
| JPH0473619B2 (ja) | ||
| JPH0511415B2 (ja) | ||
| US3607449A (en) | Method of forming a junction by ion implantation | |
| JPH03129832A (ja) | アニーリング | |
| US4045248A (en) | Making Schottky barrier devices | |
| US3969744A (en) | Semiconductor devices | |
| JPS59920A (ja) | 半導体装置の製造方法 | |
| JP2675011B2 (ja) | 熱処理装置及び熱処理方法 | |
| US3513035A (en) | Semiconductor device process for reducing surface recombination velocity | |
| US4135292A (en) | Integrated circuit contact and method for fabricating the same | |
| US5898007A (en) | Method for forming wells of a semiconductor device | |
| JP3001362B2 (ja) | 半導体装置の製造方法 | |
| US6444549B2 (en) | Thermal processing of semiconductor devices | |
| JPS6250971B2 (ja) | ||
| JPH10233457A (ja) | 半導体装置の製造方法 | |
| JP3207146B2 (ja) | 半導体装置の製法 | |
| JP2990806B2 (ja) | 半導体装置の製造方法 | |
| JPS6152976B2 (ja) | ||
| JPS60127755A (ja) | 半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070718 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |