JPH02303121A - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法Info
- Publication number
- JPH02303121A JPH02303121A JP2111889A JP11188990A JPH02303121A JP H02303121 A JPH02303121 A JP H02303121A JP 2111889 A JP2111889 A JP 2111889A JP 11188990 A JP11188990 A JP 11188990A JP H02303121 A JPH02303121 A JP H02303121A
- Authority
- JP
- Japan
- Prior art keywords
- annealing
- wafer
- black box
- guard ring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000137 annealing Methods 0.000 claims abstract description 118
- 239000000463 material Substances 0.000 claims abstract description 73
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910002804 graphite Inorganic materials 0.000 claims abstract description 15
- 239000010439 graphite Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 49
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 24
- 150000001875 compounds Chemical class 0.000 claims description 17
- 238000001816 cooling Methods 0.000 claims description 17
- 239000005360 phosphosilicate glass Substances 0.000 claims description 17
- 239000002019 doping agent Substances 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 12
- 230000006378 damage Effects 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 7
- 239000005388 borosilicate glass Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000007669 thermal treatment Methods 0.000 claims description 5
- 230000035939 shock Effects 0.000 claims description 4
- 239000008393 encapsulating agent Substances 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims 2
- 230000002045 lasting effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 12
- 238000010438 heat treatment Methods 0.000 abstract description 10
- 230000005855 radiation Effects 0.000 abstract description 6
- 239000000470 constituent Substances 0.000 abstract 3
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 94
- 230000037230 mobility Effects 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000012545 processing Methods 0.000 description 7
- 239000000523 sample Substances 0.000 description 7
- 230000035882 stress Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 229920001296 polysiloxane Polymers 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000005350 fused silica glass Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000000877 morphologic effect Effects 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229920001169 thermoplastic Polymers 0.000 description 2
- 239000004416 thermosoftening plastic Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910000809 Alumel Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- 241000282620 Hylobates sp. Species 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- CZDXOTYCLJAFBF-UHFFFAOYSA-N P(=O)(=O)[Si] Chemical compound P(=O)(=O)[Si] CZDXOTYCLJAFBF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000000110 cooling liquid Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000001773 deep-level transient spectroscopy Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000010583 slow cooling Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/003—Anneal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/071—Heating, selective
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野］
本発明は、適当なドーパントが注入された゛半導体ウェ
ハの短時間熱処理アニール（Ｒａｐｉｄ Ｔｈｅｒｍａ
ｌＡｎｎｅａｌ（ＲＴＡ））を含む、゛ｒ、導体デバイ
ス、特に、■−■族およびＩＩ−ＶＩ族化合物半導体材
料からなる半導体の製造に関する。更に、本発明は、前
記のようなウェハに対して効果的なＲＴＡを実施するこ
とのできる装置に関する。
ハの短時間熱処理アニール（Ｒａｐｉｄ Ｔｈｅｒｍａ
ｌＡｎｎｅａｌ（ＲＴＡ））を含む、゛ｒ、導体デバイ
ス、特に、■−■族およびＩＩ−ＶＩ族化合物半導体材
料からなる半導体の製造に関する。更に、本発明は、前
記のようなウェハに対して効果的なＲＴＡを実施するこ
とのできる装置に関する。
［従来の技術］
半導体デバイスの製造において、半導体材料のウェハは
イオン注入により、少なくとも１種類のドーパントでド
ープされる。この方法は注入表面を必ず損傷する。メタ
プイゼーシｄン（金属配線の形成）のような後の加工工
程用に高品質な表面を提供するために、この損傷を取り
除くことが望ましい。一般的に、このような損傷除去は
、注入ウェハをアニールし、同時に注入イオンを活性化
することにより行われる。
イオン注入により、少なくとも１種類のドーパントでド
ープされる。この方法は注入表面を必ず損傷する。メタ
プイゼーシｄン（金属配線の形成）のような後の加工工
程用に高品質な表面を提供するために、この損傷を取り
除くことが望ましい。一般的に、このような損傷除去は
、注入ウェハをアニールし、同時に注入イオンを活性化
することにより行われる。
常用の加熱炉内における長時間のアニールは高品質な表
面をもたらす。あいにく、加熱炉アニーリングは時間と
エネルギーを消費し、ドーパントプロファイルの拡大を
起こすと共に、揮発性成分の消失（例えば％ Ｇ ａ
Ａ ｓウェハからＡｓまたはＩｎＰウェハからＰ）を起
こす。このため、サンプルをアニールしている間、特定
の雰囲気を維持し、揮発性成分の消失を補償しなければ
ならない。
面をもたらす。あいにく、加熱炉アニーリングは時間と
エネルギーを消費し、ドーパントプロファイルの拡大を
起こすと共に、揮発性成分の消失（例えば％ Ｇ ａ
Ａ ｓウェハからＡｓまたはＩｎＰウェハからＰ）を起
こす。このため、サンプルをアニールしている間、特定
の雰囲気を維持し、揮発性成分の消失を補償しなければ
ならない。
最近、短時間熱処理アニーリング（ＲＴＡ）法が、注入
゛１１導体、特に、ｍ−ｖ族および■−■族化合物半導
体（例えば、ＧａＡｓおよびＩｎＰ）およびＧａＡｓお
よびＩｎＰに格子が調和する化合物半導体（例えば、Ｉ
ｎＧａＡｓ５ Ｉ ｎＧａＡｓＰｌＡＪ ＩｎＡｓ
５ ＡＪｌＩｒｉＡｓＰなど）からなる半導体の加工に
おいて、著しく有用になってきた。このＲＴＡ法では、
アニールされる物体は１〜３０秒間のような短時間の間
、１１００℃以下の高温度で熱エネルギーに暴露される
。例えば、ＩｎＰウェハは７００〜８００℃の範囲内の
温度で処理され、一方、ＧａＡｓウェハは８００〜１０
５０℃の範囲内の温度でアニールされる。
゛１１導体、特に、ｍ−ｖ族および■−■族化合物半導
体（例えば、ＧａＡｓおよびＩｎＰ）およびＧａＡｓお
よびＩｎＰに格子が調和する化合物半導体（例えば、Ｉ
ｎＧａＡｓ５ Ｉ ｎＧａＡｓＰｌＡＪ ＩｎＡｓ
５ ＡＪｌＩｒｉＡｓＰなど）からなる半導体の加工に
おいて、著しく有用になってきた。このＲＴＡ法では、
アニールされる物体は１〜３０秒間のような短時間の間
、１１００℃以下の高温度で熱エネルギーに暴露される
。例えば、ＩｎＰウェハは７００〜８００℃の範囲内の
温度で処理され、一方、ＧａＡｓウェハは８００〜１０
５０℃の範囲内の温度でアニールされる。
ＲＴＡ法は従来の炉アニーリングに比べてドーパントプ
ロファイルの拡大を抑えながら、注入ｔｎ傷を除去する
利点がある。しかし、ＲＴＡ法はスリップライン形成お
よびＲＴＡ中のＥＮＩ）ラップを助長する。
ロファイルの拡大を抑えながら、注入ｔｎ傷を除去する
利点がある。しかし、ＲＴＡ法はスリップライン形成お
よびＲＴＡ中のＥＮＩ）ラップを助長する。
スリップラインはＲＴＡ中の高ｉＨＱ露により発生する
熱弾性応力の導入により生じるウェハの領域であり、デ
ィスロ今一シｄングライドのような熱可塑性現象を起こ
す。ＲＴＡ法では、サンプルの冷却は主に輻射により起
こるので、サンプルの異なる部分からの輻射強度の差に
より熱勾配が生じる。例えば、ウェハの端部は比較的輻
射しやすいので、ウェハの中心部よりも速く冷却する。
熱弾性応力の導入により生じるウェハの領域であり、デ
ィスロ今一シｄングライドのような熱可塑性現象を起こ
す。ＲＴＡ法では、サンプルの冷却は主に輻射により起
こるので、サンプルの異なる部分からの輻射強度の差に
より熱勾配が生じる。例えば、ウェハの端部は比較的輻
射しやすいので、ウェハの中心部よりも速く冷却する。
その結果、スリップラインをもたらす熱応力がウェハ中
の熱勾配により形成される。ジー・ベンチｍ；（Ｇ、Ｂ
ｅｎｔｉｎｌ） 、 ｘル・コレラ（し、Ｃｏｒｒｅｒ
ａ）およびシー・ドノラー） （Ｃ，Ｄｏｎｏｌａｔｏ
）らは、ジャーナル オブ アップライド フィジック
ス（Ｊ、ＡＰＰ。
の熱勾配により形成される。ジー・ベンチｍ；（Ｇ、Ｂ
ｅｎｔｉｎｌ） 、 ｘル・コレラ（し、Ｃｏｒｒｅｒ
ａ）およびシー・ドノラー） （Ｃ，Ｄｏｎｏｌａｔｏ
）らは、ジャーナル オブ アップライド フィジック
ス（Ｊ、ＡＰＰ。
Ｐｈｙｓ、）５６ （１０）（１９８４年１１月１５日
）２９２２〜２９２９頁の、′短時間等温アニーリング
中にシリコンウェハに導入された欠陥：熱弾性および熱
可塑性現象”と題する論文中に、シリコン中のスリップ
ライン形成を開示している。大抵の場合、このスリップ
ラインは、直径が約５または７．６ｃｍ（それぞれ、２
．０または３．０インチ）のウェハの端部から１．３ｃ
ｍ（０，５インチ）以」ユのように、）１１導体ウェハ
の中心部に向かってかなりの距離で延びる。このため、
それ以後の加工に不適当な６ｆｌ域が形成され、デバイ
スの歩留りが低下する。
）２９２２〜２９２９頁の、′短時間等温アニーリング
中にシリコンウェハに導入された欠陥：熱弾性および熱
可塑性現象”と題する論文中に、シリコン中のスリップ
ライン形成を開示している。大抵の場合、このスリップ
ラインは、直径が約５または７．６ｃｍ（それぞれ、２
．０または３．０インチ）のウェハの端部から１．３ｃ
ｍ（０，５インチ）以」ユのように、）１１導体ウェハ
の中心部に向かってかなりの距離で延びる。このため、
それ以後の加工に不適当な６ｆｌ域が形成され、デバイ
スの歩留りが低下する。
更に、ＥＮ１トラップは一層高いＲＴＡ温度で導入され
る。ｎ−ＧａＡｓのような化合物半導体の場合、ＥＮ１
トラップは一般的に、８００℃以上のＲＴＡにより導入
される。ＥＮＩ）ランプは伝導帯からの特定の活性エネ
ルギーを伴う電子トラップであり、ＲＴＡ中の赤外線加
熱により発生する。このトラップ形成はＲＴＡ法におけ
る短時間熱処理段階と密接な関係を有し、従来の炉ア、
−一リングの後では絶対に観察されない。ＥＮＩ）ラッ
プの一層詳細な説明は、ジャーナル オブアップライド
フィジックス（Ｊ、ＡＰＰ、 Ｐｈｙｓ、）５９（９
）（１９８６年５月１日）、３１３１〜３１３６頁にお
ける、エム・カズハラおよびティー・ノザキの“赤外線
短時間熱処理アニーリングにより発生するｎ−ＧａＡｓ
における電子トラップの研究”という論文になされてい
る。ＲＴＡによるｎ−ＧａＡｓにおける電子トラップの
形成は深準位過渡分光分析法を用いて研究されている。
る。ｎ−ＧａＡｓのような化合物半導体の場合、ＥＮ１
トラップは一般的に、８００℃以上のＲＴＡにより導入
される。ＥＮＩ）ランプは伝導帯からの特定の活性エネ
ルギーを伴う電子トラップであり、ＲＴＡ中の赤外線加
熱により発生する。このトラップ形成はＲＴＡ法におけ
る短時間熱処理段階と密接な関係を有し、従来の炉ア、
−一リングの後では絶対に観察されない。ＥＮＩ）ラッ
プの一層詳細な説明は、ジャーナル オブアップライド
フィジックス（Ｊ、ＡＰＰ、 Ｐｈｙｓ、）５９（９
）（１９８６年５月１日）、３１３１〜３１３６頁にお
ける、エム・カズハラおよびティー・ノザキの“赤外線
短時間熱処理アニーリングにより発生するｎ−ＧａＡｓ
における電子トラップの研究”という論文になされてい
る。ＲＴＡによるｎ−ＧａＡｓにおける電子トラップの
形成は深準位過渡分光分析法を用いて研究されている。
エム・カズハラおよびティーφノザキにより、成長中の
バルクＧａＡｓ中に通常存在するトラップ準位の数の他
に、伝導帯からの０．２０ｅＶの活性エネルギーおよび
５．４ＸｌＯ−” ｃｍ２の電子捕獲断面を有する新規
なトラップＥＮＩがＲＴＡで９５０℃でアニールされた
被封ＧａＡｓ中に形成される。
バルクＧａＡｓ中に通常存在するトラップ準位の数の他
に、伝導帯からの０．２０ｅＶの活性エネルギーおよび
５．４ＸｌＯ−” ｃｍ２の電子捕獲断面を有する新規
なトラップＥＮＩがＲＴＡで９５０℃でアニールされた
被封ＧａＡｓ中に形成される。
［発明が解決しようとする課題］
ＲＴＡでアニールされたウェハは再現性のある高移動度
と均一な活性度を保有しなければならないばかりか、少
なくとも従来の炉アニーリングの形態学的品位に匹敵す
る品位を有するものでなければならない。従って、注入
半導体ウェハをＲＴＡで処理でき、しかも、同時に、ス
リップラインを全く有しない高品位な表面が得られるこ
とが望ましい。更に、ＲＴＡ処理ウェつ中にＥＮＩ）ラ
ップ欠陥が殆ど存在しないことが望ましい。
と均一な活性度を保有しなければならないばかりか、少
なくとも従来の炉アニーリングの形態学的品位に匹敵す
る品位を有するものでなければならない。従って、注入
半導体ウェハをＲＴＡで処理でき、しかも、同時に、ス
リップラインを全く有しない高品位な表面が得られるこ
とが望ましい。更に、ＲＴＡ処理ウェつ中にＥＮＩ）ラ
ップ欠陥が殆ど存在しないことが望ましい。
［課題を解決するための手段］
本発明は、適当なドーパントが注入された半導体１クエ
ハの短時間熱処理アニール（ＲＴＡ）を含む、ｍ−ｖ族
およびＩＩ−ＶＩ族化合物゛１１導体からなる半導体デ
バイスの製造に関する。
ハの短時間熱処理アニール（ＲＴＡ）を含む、ｍ−ｖ族
およびＩＩ−ＶＩ族化合物゛１１導体からなる半導体デ
バイスの製造に関する。
アニールすべきウェハは、ベース、ガードリングおよび
リッドからなる“ブラックボックス″器具内に配置され
、この器具はその後アニーリングチャンバ内に配置され
る。この“ブラックボックス”器具は入射輻射エネルギ
ーを殆ど吸収し、そして、主に輻射によりエネルギーを
放散する材料からなる。′ブラックボックス”内でアニ
ールされるウェハのＲＴＡはスリップラインが殆どない
ウェハをもたらす。３段階アニールとして実施されるＲ
ＴＡは再現性のある高移動度と均一な活性度をもたらす
。３段階ＲＴＡは、一層高いアニーリング温度であれば
発生するであろうウェハに対する熱衝撃を軽減するのに
１分な温度と時間で行われる前アニールｌ−程、イオン
Ｌｒ人により）１４導体表面に引き起こされた損傷を取
り除き、そして、ドーパントイオンを活性化するのに十
分な温度と時間で行われる主アニール工程と、主アニー
ル工程で発生した応力を緩和する後アニール工程を含む
。“ブラックボックス”と共に３段階ＲＴＡを使用する
と、スリップラインが殆どなく、再現性のある高移動度
と均一な活性度を有するウェハがもたらされる。
リッドからなる“ブラックボックス″器具内に配置され
、この器具はその後アニーリングチャンバ内に配置され
る。この“ブラックボックス”器具は入射輻射エネルギ
ーを殆ど吸収し、そして、主に輻射によりエネルギーを
放散する材料からなる。′ブラックボックス”内でアニ
ールされるウェハのＲＴＡはスリップラインが殆どない
ウェハをもたらす。３段階アニールとして実施されるＲ
ＴＡは再現性のある高移動度と均一な活性度をもたらす
。３段階ＲＴＡは、一層高いアニーリング温度であれば
発生するであろうウェハに対する熱衝撃を軽減するのに
１分な温度と時間で行われる前アニールｌ−程、イオン
Ｌｒ人により）１４導体表面に引き起こされた損傷を取
り除き、そして、ドーパントイオンを活性化するのに十
分な温度と時間で行われる主アニール工程と、主アニー
ル工程で発生した応力を緩和する後アニール工程を含む
。“ブラックボックス”と共に３段階ＲＴＡを使用する
と、スリップラインが殆どなく、再現性のある高移動度
と均一な活性度を有するウェハがもたらされる。
［実施例コ
以下、実施例により本発明を更に詳細に説明する。
本発明は、適当なドーパントが注入された半導体ウェハ
の短時間熱処理アニール（ＲＴＡ）を含む、■−■族お
よびＩＩ−ＶＩ族化合物半導体材料からなる半導体デバ
イスの製造に関する。スリップラインのない、再現性の
ある高移動度および均一な活性度を有するウェハを得る
ための、ＲＴＡによるウェハのアニーリング方法および
装置を以下詳細に説明する。本発明を例証するために、
具体的な半導体ウェハとしてＳｉ注入ＧａＡｓウェハを
使用した。その他の半導体材料およびその他のドーパン
トも、下記の教示に従い、適当な変更を加えることによ
り処理できる。
の短時間熱処理アニール（ＲＴＡ）を含む、■−■族お
よびＩＩ−ＶＩ族化合物半導体材料からなる半導体デバ
イスの製造に関する。スリップラインのない、再現性の
ある高移動度および均一な活性度を有するウェハを得る
ための、ＲＴＡによるウェハのアニーリング方法および
装置を以下詳細に説明する。本発明を例証するために、
具体的な半導体ウェハとしてＳｉ注入ＧａＡｓウェハを
使用した。その他の半導体材料およびその他のドーパン
トも、下記の教示に従い、適当な変更を加えることによ
り処理できる。
この実施例で使用されたウェハは、直径が約５ｃｍ（２
インチ）で厚さが約５００μｍ（２０ミル）の、元々ド
ープされていない、（１００）配向の化学的および機械
的に研磨された、半絶縁ＧａＡＳウェハであった。イオ
ン２１人の直前に調製された５Ｈ２ＳＯｑ ： Ｂ２０
２ ： Ｂ２０溶液中でエツチングすることにより、各
ウェハの表面を厚さ約５μｍだけ除去した。２？Ｓｉを
非チャネリング方向に室温で注入した。ドーズ量および
注入エネルギーはそれぞれ、３Ｘ１０１２ｃｍ＋−２お
よび６０ＫｅＶであった。３ＸＩＯ／ ２〜５Ｘ１０／
２Ｃ■−２の範囲内のその他のドーズ量および３０〜
８００ＫｅＶの範囲内のその他のエネルギーヲ使用し、
これらのイオンを室温で注入することもできる。Ｒ，Ｔ
Ａの前に、ｎ二人ウェハを、１〜５００ｎｍの範囲内の
厚さのｅ−ビーム堆積ガラスの薄膜で被封（包封）した
。１〜１５モル％、好ましくは、２〜１０モル％のＰ２
Ｏ５を含有するホスホシリケートガラス（ＰＳＧ）は保
護特性が優れているので、ＲＴＡで使用するのに最も好
適である。
インチ）で厚さが約５００μｍ（２０ミル）の、元々ド
ープされていない、（１００）配向の化学的および機械
的に研磨された、半絶縁ＧａＡＳウェハであった。イオ
ン２１人の直前に調製された５Ｈ２ＳＯｑ ： Ｂ２０
２ ： Ｂ２０溶液中でエツチングすることにより、各
ウェハの表面を厚さ約５μｍだけ除去した。２？Ｓｉを
非チャネリング方向に室温で注入した。ドーズ量および
注入エネルギーはそれぞれ、３Ｘ１０１２ｃｍ＋−２お
よび６０ＫｅＶであった。３ＸＩＯ／ ２〜５Ｘ１０／
２Ｃ■−２の範囲内のその他のドーズ量および３０〜
８００ＫｅＶの範囲内のその他のエネルギーヲ使用し、
これらのイオンを室温で注入することもできる。Ｒ，Ｔ
Ａの前に、ｎ二人ウェハを、１〜５００ｎｍの範囲内の
厚さのｅ−ビーム堆積ガラスの薄膜で被封（包封）した
。１〜１５モル％、好ましくは、２〜１０モル％のＰ２
Ｏ５を含有するホスホシリケートガラス（ＰＳＧ）は保
護特性が優れているので、ＲＴＡで使用するのに最も好
適である。
アニーリング目的にとっては、３０〜１５０ｎ園の範囲
内、典型的には約１１００ｎ厚のＰＳＧ膜が好適である
。
内、典型的には約１１００ｎ厚のＰＳＧ膜が好適である
。
８ｉ０２ガラス中にＰ２Ｏ５が存在すると、ガラスの軟
化温度を低ドさせ、かつ、ガラスの熱膨張率を増大させ
る。その結果、特にＲＴＡによる熱処理アニーリング中
の応力を低下させる。また、リンの存在は例えば、アニ
ーリング時のイオン注入ドーパントの更なる拡散を阻止
する。アニーリング処理中のバリア層として使用される
ＰＳＧのＰ２ｏｓ含量は、軟化温度がアニール温度以下
であるが、同等な結晶材料の融点がアニール温度以上で
あるように選択される。これらの条件下では、ガラス層
は半導体表面に応力を発生することなく、優れたバリア
を形成する。１５モル％以−１１のＰ２Ｏ５含ｌは応力
は低下させるが、膜が化学的に不活性ではなくなる。１
モル％以下の量も応力を著しく低下させるが、ガラス軟
化温度を殆ど低下させない。多くの用途について、アニ
ーリングは１２００℃以下（例えば、ＧａＡｓの場合、
８００〜１０５０℃）が望ましいので、ＰＳＧ中のＰ２
Ｏ５含喰の一般的に打用な範囲は２〜ｌＯモル％である
。ＰＳＧ中のｐ２ ｏｓ含量の選択に関する一層詳細な
説明は米国特許第４７３１２９３号明細書に開示されて
いる。
化温度を低ドさせ、かつ、ガラスの熱膨張率を増大させ
る。その結果、特にＲＴＡによる熱処理アニーリング中
の応力を低下させる。また、リンの存在は例えば、アニ
ーリング時のイオン注入ドーパントの更なる拡散を阻止
する。アニーリング処理中のバリア層として使用される
ＰＳＧのＰ２ｏｓ含量は、軟化温度がアニール温度以下
であるが、同等な結晶材料の融点がアニール温度以上で
あるように選択される。これらの条件下では、ガラス層
は半導体表面に応力を発生することなく、優れたバリア
を形成する。１５モル％以−１１のＰ２Ｏ５含ｌは応力
は低下させるが、膜が化学的に不活性ではなくなる。１
モル％以下の量も応力を著しく低下させるが、ガラス軟
化温度を殆ど低下させない。多くの用途について、アニ
ーリングは１２００℃以下（例えば、ＧａＡｓの場合、
８００〜１０５０℃）が望ましいので、ＰＳＧ中のＰ２
Ｏ５含喰の一般的に打用な範囲は２〜ｌＯモル％である
。ＰＳＧ中のｐ２ ｏｓ含量の選択に関する一層詳細な
説明は米国特許第４７３１２９３号明細書に開示されて
いる。
ホスホシリう一トガラスは、ディー・ニー・フレミング
ＣＤ、Ａ、Ｆｌｅｍｌｎｇ）らの名前で１９８９年５月
１日に出願された継続米国特許出願第３４５９・２４号
明細書に開示されている、ゾルーゲル技術ｉ；ｌ：ヨＩ
）６ ’ビーム堆積で使用するのに、極めて効果的に
、かつ、安価に製造できる。その他の幾つかの材料、例
えば、ボロシリケートまたは市販のバイコール（Ｖｙｃ
ｏｒ） （登録商標）（Ｂ２０．３３ｖｔ％、Ａλ２
０，３１ｗｔ％およびＳｉＯ２９６ｖｔ％）なども被封
に使用できる。アバランシホトダイオードのようなデバ
イスの製造におけるボロシリケートガラスの使用は米国
特許第４８１９０３９号明細書に開示されている。アバ
ランシホトダイオ−ドも含め、様々な半導体デバイスの
製造におけるＰＳＧガラスの使用は米国特許第４７３１
２９３号明細書に開示されている。
ＣＤ、Ａ、Ｆｌｅｍｌｎｇ）らの名前で１９８９年５月
１日に出願された継続米国特許出願第３４５９・２４号
明細書に開示されている、ゾルーゲル技術ｉ；ｌ：ヨＩ
）６ ’ビーム堆積で使用するのに、極めて効果的に
、かつ、安価に製造できる。その他の幾つかの材料、例
えば、ボロシリケートまたは市販のバイコール（Ｖｙｃ
ｏｒ） （登録商標）（Ｂ２０．３３ｖｔ％、Ａλ２
０，３１ｗｔ％およびＳｉＯ２９６ｖｔ％）なども被封
に使用できる。アバランシホトダイオードのようなデバ
イスの製造におけるボロシリケートガラスの使用は米国
特許第４８１９０３９号明細書に開示されている。アバ
ランシホトダイオ−ドも含め、様々な半導体デバイスの
製造におけるＰＳＧガラスの使用は米国特許第４７３１
２９３号明細書に開示されている。
注入表面上に被封膜２を有するウェハ１を、窒素（Ｎ２
）ｓアルゴン、二次成形ガスなどのような流動乾燥不
活性ガスの下で、アニーリング装置内でアニールした。
）ｓアルゴン、二次成形ガスなどのような流動乾燥不
活性ガスの下で、アニーリング装置内でアニールした。
ＲＴＡに使用される装置は、開始温度（例えば、室ｍ）
と最高アニーリング温度との中間の温度にまで半導体サ
ンプルを予備加熱するのに十分な熱エネルギーを提供す
ることができ、しかも、１〜３０秒間の範囲内の時間に
わたって前記最高アニーリングに適当な、例えば、１１
００〜１２００℃以下の高熱エネルギーを提供できるも
のでなければならない。米国のカリフォルニア州、サニ
ベール（Ｓｕｎｎｙｖａｌｅ） 、ボレガス（Ｂｏｒｒ
ｅｇａｓ）通り１３２５に所在のＡＧプロッセシング
テクノロジー社から市販されている、マイクロプロセッ
サ−制御式のＨＥＡＴＰＵＬＳＥ （登録商標）４１Ｏ
ハロゲンランプアニーリングシステムが前記のような処
理目的に好適である。
と最高アニーリング温度との中間の温度にまで半導体サ
ンプルを予備加熱するのに十分な熱エネルギーを提供す
ることができ、しかも、１〜３０秒間の範囲内の時間に
わたって前記最高アニーリングに適当な、例えば、１１
００〜１２００℃以下の高熱エネルギーを提供できるも
のでなければならない。米国のカリフォルニア州、サニ
ベール（Ｓｕｎｎｙｖａｌｅ） 、ボレガス（Ｂｏｒｒ
ｅｇａｓ）通り１３２５に所在のＡＧプロッセシング
テクノロジー社から市販されている、マイクロプロセッ
サ−制御式のＨＥＡＴＰＵＬＳＥ （登録商標）４１Ｏ
ハロゲンランプアニーリングシステムが前記のような処
理目的に好適である。
代表的なアニーリング装置は第１図に示されるような加
熱チャンバ３を佇する。加熱チャンバは、石英絶縁管４
、高輝度タングステン−ハロゲンランプの下部および上
部パンクロおよび、水のような適当な冷却液体を通すた
めの導管７を有する。
熱チャンバ３を佇する。加熱チャンバは、石英絶縁管４
、高輝度タングステン−ハロゲンランプの下部および上
部パンクロおよび、水のような適当な冷却液体を通すた
めの導管７を有する。
ランプ６はパルス化された輻射エネルギーを放射し、絶
縁管内のトレーまたはサセプタ８上に載置されたウェハ
１を加熱する。低温では、ウェハは可視光を吸収し、高
温では、ウェハは赤外線を吸収する。熱エネルギーを絶
縁管に向かって反射し、熱エネルギー分布を均一・化さ
せるために、反射面９が設けられている。熱加工はラン
プ６の上部および下部バンクの間の絶縁管４内で起こる
。石英のような適当な材料のトレー８は絶縁管４内に除
去可能に配置され、そして、加ｒされる注入被封ウェハ
ｌを絶縁管内に支持するために使用される。
縁管内のトレーまたはサセプタ８上に載置されたウェハ
１を加熱する。低温では、ウェハは可視光を吸収し、高
温では、ウェハは赤外線を吸収する。熱エネルギーを絶
縁管に向かって反射し、熱エネルギー分布を均一・化さ
せるために、反射面９が設けられている。熱加工はラン
プ６の上部および下部バンクの間の絶縁管４内で起こる
。石英のような適当な材料のトレー８は絶縁管４内に除
去可能に配置され、そして、加ｒされる注入被封ウェハ
ｌを絶縁管内に支持するために使用される。
アニーリングをモニターするために、装置には高温計（
図示されていない）および熱電対（図示されていない）
を取り付けることもできる。アニーリング温度は一般的
に、高温計センサで制御され、一方、６２５〜６７５℃
の範囲内以下のウェハ温度はクロメル−アルメル熱電対
のような熱電対でモニターされる。熱電対は、ウェハの
下面と接触するようにウェハの隣のトレー８またはウェ
ハ中に埋設するような適当な方法で配設できる。
図示されていない）および熱電対（図示されていない）
を取り付けることもできる。アニーリング温度は一般的
に、高温計センサで制御され、一方、６２５〜６７５℃
の範囲内以下のウェハ温度はクロメル−アルメル熱電対
のような熱電対でモニターされる。熱電対は、ウェハの
下面と接触するようにウェハの隣のトレー８またはウェ
ハ中に埋設するような適当な方法で配設できる。
本発明によれば、注入被封ウェハ１を、トレー８上に載
置する前に、′ブラックボックス”と命名された器具内
に封入する。この器具は３種類の構成部材、ウェハ１を
支持するためのベースまたはプレート１０、ウェハを包
囲するためのガードリング１１およびベースとガードリ
ングで形成されたキャビティを密封するためのり１ドま
たはカバー１２からなる。“ブラックボックス”構成部
材は概ね全ての入射輻射エネルギー（すなオ）ち、ラン
プ６の発光）を吸収し、そして、吸収エネルギーを主に
輻射により放散する“黒体”材料からなる。“ブラック
ボックス”構成部材（ｊまた、操作条件Ｆで安定であり
、しかも、気体状雰囲気（例えば、Ｎ２）に対して不活
性な材料でなければならない。この実施例では、“ブラ
ックボックス”構成部材はグラファイトまたはシリコン
から選択される材料から形成されている。′ブラックボ
ックス”構成部材の材料により、特に、一層高いＲＴＡ
ｉｉ’Ｈ度で、ウェハの材料が汚染される可能性を低減
することが常に望ましいので、これらの構成部材の少な
くとも内部露出面を被封ガラス薄膜で被覆することもで
きる。この被覆は１００〜５０Ｑｎｍ厚のような適当な
厚さで塗布することができる。この被覆は、ウェハの被
封に使用された材料と同一のガラス材料からなることが
好ましい。しかし、バイコールまたはＳｉＯ２のような
その他の被封材料も同様に使用できる。
置する前に、′ブラックボックス”と命名された器具内
に封入する。この器具は３種類の構成部材、ウェハ１を
支持するためのベースまたはプレート１０、ウェハを包
囲するためのガードリング１１およびベースとガードリ
ングで形成されたキャビティを密封するためのり１ドま
たはカバー１２からなる。“ブラックボックス”構成部
材は概ね全ての入射輻射エネルギー（すなオ）ち、ラン
プ６の発光）を吸収し、そして、吸収エネルギーを主に
輻射により放散する“黒体”材料からなる。“ブラック
ボックス”構成部材（ｊまた、操作条件Ｆで安定であり
、しかも、気体状雰囲気（例えば、Ｎ２）に対して不活
性な材料でなければならない。この実施例では、“ブラ
ックボックス”構成部材はグラファイトまたはシリコン
から選択される材料から形成されている。′ブラックボ
ックス”構成部材の材料により、特に、一層高いＲＴＡ
ｉｉ’Ｈ度で、ウェハの材料が汚染される可能性を低減
することが常に望ましいので、これらの構成部材の少な
くとも内部露出面を被封ガラス薄膜で被覆することもで
きる。この被覆は１００〜５０Ｑｎｍ厚のような適当な
厚さで塗布することができる。この被覆は、ウェハの被
封に使用された材料と同一のガラス材料からなることが
好ましい。しかし、バイコールまたはＳｉＯ２のような
その他の被封材料も同様に使用できる。
ガードリング１１の内径寸法は、注入ウェハとガードリ
ングとの間に小さな隙間を形成するために、アニールさ
れるウェハ１の寸法よりも若干大きい。この隙間の存在
により、キャビティ内でウェハが膨張することができ、
しかも、“ブラックボックス”のガードリングとウェハ
との間で熱が効率的に、しかも、均淳に分布伝達される
。同様な理由により、ガードリングの高さは注入ウェハ
の厚さよりも若干亮い。これにより、リッド１２は注入
ウェハ１から離されている。一般的に厚さが約５００μ
ｍのウェハの場合、ガードリングの高さは６００〜９０
０ｎｍである。これにより、ウェハとリッドとの間に少
なくとも１００μｍの隙間が形成される。同様な隙間は
ガードリングの内壁とウェハの間にも形成される。従っ
て、ガードリング、ベースおよびリッドの外寸は特定の
間隔開孔１４（第２図参照）内でトレー上に配置可能な
保持装置１３の境界内に嵌着するように選択できる。一
般的にベース、リッドおよびガードリングの壁は各々、
厚さが６００〜１０００μｍである。従って、直径が約
５ｃｎ＋（２インチ）の注入ウェハの場合、ガードリン
グの内・１は直径が約５゜７ｃｍ（２，２５インチ）で
あり、ベース、ガードリングおよびリッドの外τ１は、
直径が約７．６ｃｍ＋（３インチ）である。直径が約７
．６ｃｍ（３４ンチ）の注入ウェハの場合、ガードリン
グの内寸は直径が約８．３ｃａ（３，２５インチ）であ
り、′ブラックボックス”構成部材の外寸はそれぞれ直
径が約１０ｃｍ（４インチ）である。使用されるトレー
の締結装置に嵌着させるために、それぞれ異なる外寸も
同様に選択することができる。
ングとの間に小さな隙間を形成するために、アニールさ
れるウェハ１の寸法よりも若干大きい。この隙間の存在
により、キャビティ内でウェハが膨張することができ、
しかも、“ブラックボックス”のガードリングとウェハ
との間で熱が効率的に、しかも、均淳に分布伝達される
。同様な理由により、ガードリングの高さは注入ウェハ
の厚さよりも若干亮い。これにより、リッド１２は注入
ウェハ１から離されている。一般的に厚さが約５００μ
ｍのウェハの場合、ガードリングの高さは６００〜９０
０ｎｍである。これにより、ウェハとリッドとの間に少
なくとも１００μｍの隙間が形成される。同様な隙間は
ガードリングの内壁とウェハの間にも形成される。従っ
て、ガードリング、ベースおよびリッドの外寸は特定の
間隔開孔１４（第２図参照）内でトレー上に配置可能な
保持装置１３の境界内に嵌着するように選択できる。一
般的にベース、リッドおよびガードリングの壁は各々、
厚さが６００〜１０００μｍである。従って、直径が約
５ｃｎ＋（２インチ）の注入ウェハの場合、ガードリン
グの内・１は直径が約５゜７ｃｍ（２，２５インチ）で
あり、ベース、ガードリングおよびリッドの外τ１は、
直径が約７．６ｃｍ＋（３インチ）である。直径が約７
．６ｃｍ（３４ンチ）の注入ウェハの場合、ガードリン
グの内寸は直径が約８．３ｃａ（３，２５インチ）であ
り、′ブラックボックス”構成部材の外寸はそれぞれ直
径が約１０ｃｍ（４インチ）である。使用されるトレー
の締結装置に嵌着させるために、それぞれ異なる外寸も
同様に選択することができる。
アニーリング前に、ベース１０をトレー８上に配置し、
ガードリング１１をベース１０−Ｌに配置し、被封ウェ
ハｌを注入面を上にして、ガードリング１１により形成
されたキャビティ内のベース１０上に配置し、その後、
リッド１２をガードリング１１上に配置し、前記のよう
にして形成された“ブラックボックス”内にウェハ１１
を閉じ込める。別法として、ガードリングをベース上に
配置する前に、ウェハ１をベース１０上に配置すること
もできるし、または、′ブラックボックス”をトレー上
に配置する前に、ウェハを有する“ブラックボックス”
を組み立てることもできる。
ガードリング１１をベース１０−Ｌに配置し、被封ウェ
ハｌを注入面を上にして、ガードリング１１により形成
されたキャビティ内のベース１０上に配置し、その後、
リッド１２をガードリング１１上に配置し、前記のよう
にして形成された“ブラックボックス”内にウェハ１１
を閉じ込める。別法として、ガードリングをベース上に
配置する前に、ウェハ１をベース１０上に配置すること
もできるし、または、′ブラックボックス”をトレー上
に配置する前に、ウェハを有する“ブラックボックス”
を組み立てることもできる。
絶縁管４を通して、すなわち、′ブラックボックス”−
ヒにＮ２のような乾燥不活性ガスを流入させた後、ウェ
ハｌをＲＴＡにかける。特別な実施例では、アニーリン
グサイクルは、第３図に示されるように、前アニール工
程、主アニーリングパルス化工程および後アニール工程
からなる３段階アニールサイクルと、これに続く冷却工
程からなる。
ヒにＮ２のような乾燥不活性ガスを流入させた後、ウェ
ハｌをＲＴＡにかける。特別な実施例では、アニーリン
グサイクルは、第３図に示されるように、前アニール工
程、主アニーリングパルス化工程および後アニール工程
からなる３段階アニールサイクルと、これに続く冷却工
程からなる。
前アニール工程は、温度を６２５〜６７５℃の範囲内に
まで上昇させ、この温度を、“ブラックボックス”ばか
りでなくボックス内のウェハを予備加熱するのに十分な
時間にわたって維持することにより行われる。これによ
り、ウェハが−Ｆ？Ａａいアニーリング温度に直接曝さ
れるときに受ける熱衝撃の作用が軽減される。前アニー
ル工程は約６５０℃で約３０秒間にわたって行われるこ
とが好ましい。主アニーリングパルス化工程は９００〜
１０００℃の範囲内の温度で、イオン注入により引き起
こされたウェハｌの表面中の損傷を回復させるのに十分
な時間にわたって行われる。５０秒間以下の時間が有用
である。５〜２０秒間の範囲内の時間が最も好適である
。主アニーリングパルス化り程は９５０℃最高温度で、
約１０秒間にわたって行うことが好ましい。後アニール
」二程は８２５〜８７５ ’Ｃの範囲内の温度で、高温
アニールにより引き起こされた応力を緩和するのに上置
な時間にわたって行われる。後アニールは、パルスアニ
ール処理されたウェハを約８５０℃で約３０秒間維持す
ることにより行うことが好ましい。
まで上昇させ、この温度を、“ブラックボックス”ばか
りでなくボックス内のウェハを予備加熱するのに十分な
時間にわたって維持することにより行われる。これによ
り、ウェハが−Ｆ？Ａａいアニーリング温度に直接曝さ
れるときに受ける熱衝撃の作用が軽減される。前アニー
ル工程は約６５０℃で約３０秒間にわたって行われるこ
とが好ましい。主アニーリングパルス化工程は９００〜
１０００℃の範囲内の温度で、イオン注入により引き起
こされたウェハｌの表面中の損傷を回復させるのに十分
な時間にわたって行われる。５０秒間以下の時間が有用
である。５〜２０秒間の範囲内の時間が最も好適である
。主アニーリングパルス化り程は９５０℃最高温度で、
約１０秒間にわたって行うことが好ましい。後アニール
」二程は８２５〜８７５ ’Ｃの範囲内の温度で、高温
アニールにより引き起こされた応力を緩和するのに上置
な時間にわたって行われる。後アニールは、パルスアニ
ール処理されたウェハを約８５０℃で約３０秒間維持す
ることにより行うことが好ましい。
後アニール工程の後、ウェハを５〜ｂ
速度で、少なくとも５５０℃まで冷却させる。 ・般的
に、冷却は約り０℃／秒以下の冷却速度で行われる。ア
ニール処理されたウェハの温度が２００℃以下にまで低
下したら、加熱チャンバー３からウェハ１を取り出す。
に、冷却は約り０℃／秒以下の冷却速度で行われる。ア
ニール処理されたウェハの温度が２００℃以下にまで低
下したら、加熱チャンバー３からウェハ１を取り出す。
アニーリング後、アニール処理済みウェハ１上の被封膜
２はそのまま残置させることもできるし、あるいは、後
のデバイス加工のために非被封表面が所望であれば、Ｈ
Ｆ：Ｈ２０エツチング溶液を用いて、被封膜を除去する
こともできる。
２はそのまま残置させることもできるし、あるいは、後
のデバイス加工のために非被封表面が所望であれば、Ｈ
Ｆ：Ｈ２０エツチング溶液を用いて、被封膜を除去する
こともできる。
スリップラインに対する主アニーリング温度と時間の打
効性を測定するために、多数のウエノ１を９２５〜１０
００℃の最高温度で、５〜２０秒間の範囲内の時間にわ
たってアニールした。この上うにしてアニールされた全
てのウエノ１は、光学顕微鏡で検査したところ、熱損傷
を全く受けていなかった。ウニ１１のスリップラインを
試験するために、このウェハを溶融（３００℃）ＫＯＨ
中で２０秒間エツチングした。
効性を測定するために、多数のウエノ１を９２５〜１０
００℃の最高温度で、５〜２０秒間の範囲内の時間にわ
たってアニールした。この上うにしてアニールされた全
てのウエノ１は、光学顕微鏡で検査したところ、熱損傷
を全く受けていなかった。ウニ１１のスリップラインを
試験するために、このウェハを溶融（３００℃）ＫＯＨ
中で２０秒間エツチングした。
グラファイトまたはシリコンからなるガードリングおよ
びリッドを仔する“ブラックボックス”の使用によるス
リップラインの除去有効性は第４図、第５Ｆ、第６図お
よび第７図に示されている。
びリッドを仔する“ブラックボックス”の使用によるス
リップラインの除去有効性は第４図、第５Ｆ、第６図お
よび第７図に示されている。
この試験では、同じＧａＡｓブールから得た４種類の注
入被封ウェハ（それぞれ、第５図、第６図および第７図
に示されている）を、６５０℃で３０秒間の前アニール
工程と、９５０℃の最高温度で約１０秒間の主アニーリ
ングパルス工程と、８５０℃で約３０秒間の後アニール
工程を含む３段階サイクルを用いてアニールした。第４
図、第６図および第７図にそれぞれ示されたウエノ）は
８５０℃の後アニール温度から約３０で７秒の河通の冷
却速度で冷却させ、第５図に示されたウエノ１は約り０
℃／秒の冷却速度で冷却した。
入被封ウェハ（それぞれ、第５図、第６図および第７図
に示されている）を、６５０℃で３０秒間の前アニール
工程と、９５０℃の最高温度で約１０秒間の主アニーリ
ングパルス工程と、８５０℃で約３０秒間の後アニール
工程を含む３段階サイクルを用いてアニールした。第４
図、第６図および第７図にそれぞれ示されたウエノ）は
８５０℃の後アニール温度から約３０で７秒の河通の冷
却速度で冷却させ、第５図に示されたウエノ１は約り０
℃／秒の冷却速度で冷却した。
第４図に示されたウェハはシリコン製のベースとグラフ
ァイト製のガードリングおよびリッドにより形成された
“ブラックボックス”の内部でアニールした。このウェ
ハにおけるスリップラインによる損傷の形態学的分布は
表面の１０％未満からなる小さな境界領域に限定されて
いた。ウェハＢを同じタイプの１１ブラツクボツクス”
を用いてアニールし、最初のウェハよりも遅い冷却速度
（１０℃／秒未溝）で、８５０℃から約６００℃にまで
冷却した。このウェハを分析したところ、これらの条件
下では、ウェハには全くスリップラインが存在しなかっ
た。この方法の再現性は、９２５〜１０００℃の範囲内
の最高温度でアニールされた２０枚以−１−のウェハに
ついて確認された。グラファイト製のガードリングおよ
びリッドを使用することなく、緩慢な冷却速度だけを使
用してもスリップラインを除去することはできない。シ
リコン製のガードリングおよびリッドにより得られた結
果も、グラファイト製のガードリングおよびリッドの使
用により得られた結果に匹敵するほど十分に満足のいく
ものであった。
ァイト製のガードリングおよびリッドにより形成された
“ブラックボックス”の内部でアニールした。このウェ
ハにおけるスリップラインによる損傷の形態学的分布は
表面の１０％未満からなる小さな境界領域に限定されて
いた。ウェハＢを同じタイプの１１ブラツクボツクス”
を用いてアニールし、最初のウェハよりも遅い冷却速度
（１０℃／秒未溝）で、８５０℃から約６００℃にまで
冷却した。このウェハを分析したところ、これらの条件
下では、ウェハには全くスリップラインが存在しなかっ
た。この方法の再現性は、９２５〜１０００℃の範囲内
の最高温度でアニールされた２０枚以−１−のウェハに
ついて確認された。グラファイト製のガードリングおよ
びリッドを使用することなく、緩慢な冷却速度だけを使
用してもスリップラインを除去することはできない。シ
リコン製のガードリングおよびリッドにより得られた結
果も、グラファイト製のガードリングおよびリッドの使
用により得られた結果に匹敵するほど十分に満足のいく
ものであった。
比較の為に、ガードリングまたはリッドなしに、シリコ
ンベース上で°ンエハＣをアニールシタ。このウェハの
スリップライン密度は、このウェハをデバイス製造で使
用不能にするほど高かった。ウェハＤを、溶融ＳｉＯ２
製ガードリングおよびシリコン製リッドにより形成され
たボックスのキャビティ内でアニールした。この場合、
（ガードリングおよびリッドのない場合の密度に対して
）スリップラインの密度は若干低下したが、ウェハの７
５％以上がデバイス用途に適合しなかった。アルミナ製
ガードリングおよびシリコンまたはグラファイす製リッ
ドにより得られた結果も、溶融シリカ製のガードリング
により得られた結果に比べて、不満足なものであった。
ンベース上で°ンエハＣをアニールシタ。このウェハの
スリップライン密度は、このウェハをデバイス製造で使
用不能にするほど高かった。ウェハＤを、溶融ＳｉＯ２
製ガードリングおよびシリコン製リッドにより形成され
たボックスのキャビティ内でアニールした。この場合、
（ガードリングおよびリッドのない場合の密度に対して
）スリップラインの密度は若干低下したが、ウェハの７
５％以上がデバイス用途に適合しなかった。アルミナ製
ガードリングおよびシリコンまたはグラファイす製リッ
ドにより得られた結果も、溶融シリカ製のガードリング
により得られた結果に比べて、不満足なものであった。
これらの実験例は、グラファイトまたはシリコンのよう
な黒体材料からなるガードリングおよびリッドを有する
“ブラックボックス”器具を使用するとスリップ損傷が
効果的に除去されることを示している。溶融シリカまた
はアルミナ製のガードリングはスリップラインの防止に
は効果がないことが発見された。同様に、溶融シリカま
たはアルミナ製のガードリングおよびリッドを使用する
場合も不満足な結果が得られた。
な黒体材料からなるガードリングおよびリッドを有する
“ブラックボックス”器具を使用するとスリップ損傷が
効果的に除去されることを示している。溶融シリカまた
はアルミナ製のガードリングはスリップラインの防止に
は効果がないことが発見された。同様に、溶融シリカま
たはアルミナ製のガードリングおよびリッドを使用する
場合も不満足な結果が得られた。
前アニールと主アニーリング工程を含む２段階アニール
を超える、本発明の３段階アニールの利点を次のように
して調べた。多数の直径５ｃｍ（２インチ）ウェハを２
等分した。各ウェハからの１片を、６５０℃で約３０秒
間、前アニールし、続いて、９５０℃で約１０秒間、主
アニーリングすることからなる２段階アニールを用いて
活性化させた。同じウェハの残りの片を第３図に示され
るような３段階サイクルを用いてアニールした。両方の
アニール処理は、シリコン製ベースとグラファイト製の
ガードリングおよびリッドを有する“ブラックボックス
”を用いて行った。スリップラインについて調べたとこ
ろ、両方の片ともスリップラインは存在しないことが確
認された。このことは、“ブラックボックス”が２段階
または３段階ＲＴＡの何れの方法についても、スリップ
ラインの発生防止に有効であることを示している。
を超える、本発明の３段階アニールの利点を次のように
して調べた。多数の直径５ｃｍ（２インチ）ウェハを２
等分した。各ウェハからの１片を、６５０℃で約３０秒
間、前アニールし、続いて、９５０℃で約１０秒間、主
アニーリングすることからなる２段階アニールを用いて
活性化させた。同じウェハの残りの片を第３図に示され
るような３段階サイクルを用いてアニールした。両方の
アニール処理は、シリコン製ベースとグラファイト製の
ガードリングおよびリッドを有する“ブラックボックス
”を用いて行った。スリップラインについて調べたとこ
ろ、両方の片ともスリップラインは存在しないことが確
認された。このことは、“ブラックボックス”が２段階
または３段階ＲＴＡの何れの方法についても、スリップ
ラインの発生防止に有効であることを示している。
しかし、２段階アニールから得られる移動度および活性
度特性は３段階アニールから得られる移動度および活性
度特性はど有効ではない。２段階または３段階アニール
の何れの方法から得られる活性も同等であり、はぼ１０
０％であった。しかし、２段階アニールにより得られる
平均移動度は３段階アニールにより得られる平均移動度
よりも著しく低かった。
度特性は３段階アニールから得られる移動度および活性
度特性はど有効ではない。２段階または３段階アニール
の何れの方法から得られる活性も同等であり、はぼ１０
０％であった。しかし、２段階アニールにより得られる
平均移動度は３段階アニールにより得られる平均移動度
よりも著しく低かった。
キャリア濃度対深さプロファイルを水銀プローブによる
Ｃ−■測定から得た。水銀プローブはＴ １−Ａｕショ
ットキーバリアダイオードを用いてバルクｎ−ＧａＡｓ
標準に対して較正した。Ｃ−■測定の結果、キャリア濃
度対深さプロファイルが得られた。このプロファイルは
、はぼ１００％活性を示す両方の片に関する理論的なＬ
ＳＳＳＳプロフッル曲線と非常によく ・致した。直径
７゜６ｃｍ（３インチ）のＧａＡｓウェハの３段階アニ
ーリングから得られた代表的な深さプロファイルを第８
図に示す。ＬＳＳプロファイルは実線で示されている。
Ｃ−■測定から得た。水銀プローブはＴ １−Ａｕショ
ットキーバリアダイオードを用いてバルクｎ−ＧａＡｓ
標準に対して較正した。Ｃ−■測定の結果、キャリア濃
度対深さプロファイルが得られた。このプロファイルは
、はぼ１００％活性を示す両方の片に関する理論的なＬ
ＳＳＳＳプロフッル曲線と非常によく ・致した。直径
７゜６ｃｍ（３インチ）のＧａＡｓウェハの３段階アニ
ーリングから得られた代表的な深さプロファイルを第８
図に示す。ＬＳＳプロファイルは実線で示されている。
実線の曲線は理論的またはＬＳＳ曲線を示し、リントハ
ード（Ｌ １ｎｄｈａｒｄ ）、 シャルフト（Ｓｃ
ｈａｒ４ｔ）およびシ５ ”−／ト（Ｓｃｈ１０ｔｔ）
理論から誘導された投影範囲および投影標準を用いるこ
とにより得た。これについては、ニューヨークのジョン
ウイリーアンドサンズ社から出版された、ジ、−ムスエ
フ・ギボ７ （Ｊａｍｅｓ Ｆ、ＧＩｂｂｏｎ）、ウィ
リアム ニス・ジョンソン（Ｗｉｌｌｉａｍ Ｓ、Ｊｏ
ｈｎｓｏｎ）およびステイーブン ダブ、リュ・ミルロ
イ−（Ｓｔｅｙｅｎ ＬＭｙｌｒｏｌｅ）による“投影
範囲統計、半導体および関連材料（Ｐｒｏｊｅｃｔｅｄ
Ｒａｎｇｅ ５ｔａｔ１ｓｔｌｃｓ、 ５ｅ１１ｆｃ
ｏｎｄｕｃｔｏｒＳａｎｄ Ｒｅ１ａｔｅｄ Ｍａｔｅ
ｒｉａｌｓ）”第２版に詳細に説明されている。
ード（Ｌ １ｎｄｈａｒｄ ）、 シャルフト（Ｓｃ
ｈａｒ４ｔ）およびシ５ ”−／ト（Ｓｃｈ１０ｔｔ）
理論から誘導された投影範囲および投影標準を用いるこ
とにより得た。これについては、ニューヨークのジョン
ウイリーアンドサンズ社から出版された、ジ、−ムスエ
フ・ギボ７ （Ｊａｍｅｓ Ｆ、ＧＩｂｂｏｎ）、ウィ
リアム ニス・ジョンソン（Ｗｉｌｌｉａｍ Ｓ、Ｊｏ
ｈｎｓｏｎ）およびステイーブン ダブ、リュ・ミルロ
イ−（Ｓｔｅｙｅｎ ＬＭｙｌｒｏｌｅ）による“投影
範囲統計、半導体および関連材料（Ｐｒｏｊｅｃｔｅｄ
Ｒａｎｇｅ ５ｔａｔ１ｓｔｌｃｓ、 ５ｅ１１ｆｃ
ｏｎｄｕｃｔｏｒＳａｎｄ Ｒｅ１ａｔｅｄ Ｍａｔｅ
ｒｉａｌｓ）”第２版に詳細に説明されている。
ファンデルパラ（Ｖａｎ ｄｅｒ Ｐａｕｗ）の法則を
用いてホール効果およびシート抵抗率測定を行い、１１
−人活性層のシートキャリア１度（Ｎｇ ）および平均
シート移動度（μｍ）を調べた。２段階アニール処理片
に関するホール測定では、平均移動度は１５００〜２０
００ｃｍ２／Ｖ、 Ｓ、の範囲内であったが、３段階ア
ニール処理片の移動度は２５００〜３０００ｃｍ２／
Ｖ、 Ｓ 、であった。ＧａＡｓの所定のウェハにおけ
る移動度の局所変動は普通に認められ、サンプル中のデ
ィス口う−シ２ン（転位）の変動に比例する。短時間熱
処理および冷却工程がＲＴＡ法中に含まれるという事実
からすれば、アニール中にトラップ格子欠陥が形成され
る可能性がある。このようなトラップ欠陥の存在は注入
層内の多数のギヤリアの低移動度を形成することもある
。従って、２段階アニールサイクル（８５０″Ｃで約３
０秒間の前アニール工程と、続いて、９５０℃で約１０
秒間の主アニーリングパルス化工程）により得られたほ
ぼ１００％活性化された層における低移動度測定値は、
ＥＮｌ）ラップの存在に起因する。
用いてホール効果およびシート抵抗率測定を行い、１１
−人活性層のシートキャリア１度（Ｎｇ ）および平均
シート移動度（μｍ）を調べた。２段階アニール処理片
に関するホール測定では、平均移動度は１５００〜２０
００ｃｍ２／Ｖ、 Ｓ、の範囲内であったが、３段階ア
ニール処理片の移動度は２５００〜３０００ｃｍ２／
Ｖ、 Ｓ 、であった。ＧａＡｓの所定のウェハにおけ
る移動度の局所変動は普通に認められ、サンプル中のデ
ィス口う−シ２ン（転位）の変動に比例する。短時間熱
処理および冷却工程がＲＴＡ法中に含まれるという事実
からすれば、アニール中にトラップ格子欠陥が形成され
る可能性がある。このようなトラップ欠陥の存在は注入
層内の多数のギヤリアの低移動度を形成することもある
。従って、２段階アニールサイクル（８５０″Ｃで約３
０秒間の前アニール工程と、続いて、９５０℃で約１０
秒間の主アニーリングパルス化工程）により得られたほ
ぼ１００％活性化された層における低移動度測定値は、
ＥＮｌ）ラップの存在に起因する。
再現性のある高移動度をａする活性化層は、最後の工程
が３０秒間の８５０℃アニールからなる３段階アニール
サイクルを使用することにより得られた。一層高い移動
度は３段階アニールサイクルを用いて活性化されたウェ
ハで観察されたので、この方法ではＥＮＩ）ラップは形
成されないものと思われる。さもなければ、ＥＮＩ）ラ
ップが存在すれば、キャリアのスキャッタリングにより
低移動度が得られるはずである。それにも拘らず、ＥＮ
Ｉ）ラップ欠陥が主アニーリングパルス化工程により発
生されるならば、このような欠陥は後アニール工程で除
去されたものと思われる。実際、この想像は、ＥＮＩ）
ラップは長時間（２５秒間超）アニーリングにより消滅
されたとする、前記のカズハラおよびノザキの観察によ
り実証されている。
が３０秒間の８５０℃アニールからなる３段階アニール
サイクルを使用することにより得られた。一層高い移動
度は３段階アニールサイクルを用いて活性化されたウェ
ハで観察されたので、この方法ではＥＮＩ）ラップは形
成されないものと思われる。さもなければ、ＥＮＩ）ラ
ップが存在すれば、キャリアのスキャッタリングにより
低移動度が得られるはずである。それにも拘らず、ＥＮ
Ｉ）ラップ欠陥が主アニーリングパルス化工程により発
生されるならば、このような欠陥は後アニール工程で除
去されたものと思われる。実際、この想像は、ＥＮＩ）
ラップは長時間（２５秒間超）アニーリングにより消滅
されたとする、前記のカズハラおよびノザキの観察によ
り実証されている。
［発明の効果］
以上説明したように、本発明によれば、再現性のある高
移動度と均一な活性度を有し、スリップラインを殆ど有
しないイオン注入半導体ウェハを得ることができる。
移動度と均一な活性度を有し、スリップラインを殆ど有
しないイオン注入半導体ウェハを得ることができる。
第１図は本発明によるＲＴＡを実施するのに使用される
部材の幾つかを含む、代表的なアニーリング装置の加熱
チャンバーの断面図である。 第２図は本発明により゛１１導体ウェハをアニーリング
するのに使用される“ブラックボックス”アニーリング
器具の構成部材の分解組立図である。 第３図はＳｉ注入ＧａＡｓウェハをアニーリングするた
めの３段階アニーリングサイクルのグラフ図である。 第４図、第５図、第６図および第７図はＲＴＡ処理Ｇａ
Ａｓウェハの形態学的品質に対するＲＴＡの効果の４種
類の可変要因を比較するウェハ平面図である。 第８図は６０ＫｅＶのエネルギーで、２？Ｓｉが３Ｘ１
０’２ｃｍ−２のドーズ量で注入され、６５０℃で３０
秒間、９５０℃で１０秒問および８５０℃で３０秒間の
３段階サイクルを用いてアニールされたＧａＡｓの、深
さに対するキャリア濃度プロファイルを示すグラフ図で
ある。 出願人：アメリカン テレフォン アンドＦＩＧ、 １ 温度（’Ｃ） ＦＩＧ、 ４ ＦＩＧ、 ５グラ
フアイトリング グラファイトリングおよびリッドおよ
びリッド ゆっくりと冷却ＦＩＧ、 ６
ＦＩＧ、 ７リングなし
石英リング１”ｌＧ、 Ｆ３ Ｘ （μｍ）
部材の幾つかを含む、代表的なアニーリング装置の加熱
チャンバーの断面図である。 第２図は本発明により゛１１導体ウェハをアニーリング
するのに使用される“ブラックボックス”アニーリング
器具の構成部材の分解組立図である。 第３図はＳｉ注入ＧａＡｓウェハをアニーリングするた
めの３段階アニーリングサイクルのグラフ図である。 第４図、第５図、第６図および第７図はＲＴＡ処理Ｇａ
Ａｓウェハの形態学的品質に対するＲＴＡの効果の４種
類の可変要因を比較するウェハ平面図である。 第８図は６０ＫｅＶのエネルギーで、２？Ｓｉが３Ｘ１
０’２ｃｍ−２のドーズ量で注入され、６５０℃で３０
秒間、９５０℃で１０秒問および８５０℃で３０秒間の
３段階サイクルを用いてアニールされたＧａＡｓの、深
さに対するキャリア濃度プロファイルを示すグラフ図で
ある。 出願人：アメリカン テレフォン アンドＦＩＧ、 １ 温度（’Ｃ） ＦＩＧ、 ４ ＦＩＧ、 ５グラ
フアイトリング グラファイトリングおよびリッドおよ
びリッド ゆっくりと冷却ＦＩＧ、 ６
ＦＩＧ、 ７リングなし
石英リング１”ｌＧ、 Ｆ３ Ｘ （μｍ）
Claims (1)
- 【特許請求の範囲】 （１）ウェハの少なくとも一方の表面の少なくとも１箇
所の選択領域にドーパントイオンが注入されており、そ
して、前記表面上に被封材料の層を有する半導体のウェ
ハを短時間熱処理アニール（ＲＴＡ）し、前記ＲＴＡは
、該ウェハに、所定の温度を、イオン注入により前記表
面に生じた損傷を除去し、ウェハの前記表面の前記少な
くとも１箇所の選択領域中のドーパントイオンを活性化
するのに十分な時間にわたってかける少なくとも主アニ
ーリング工程を含み、 前記ＲＴＡの前に、ベース、環状ガードリングおよびリ
ッドからなる容器（以下、“ブラックボックス”と呼ぶ
）のキャビティー内にウェハを閉じ込め、前記ブラック
ボックス構成材料の、ベース、ガードリングおよびリッ
ドはアニーリング条件下で安定である、 ことを特徴とする半導体デバイスの製造方法。 （２）前記ＲＴＡは前記主アニーリング工程の前に、前
アニール工程を有し、該前アニール工程は主アニーリン
グ工程により生じる、半導体材料に対する熱衝撃を軽減
するのに十分な温度と時間で行われ、そして、主アニー
リング工程の後に後アニール工程が続き、該後アニール
工程は主アニーリング工程により生じた応力を緩和する
のに十分な温度と時間で行われる請求項１の半導体デバ
イスの製造方法。 （３）前記化合物半導体材料はＧａＡｓからなり、前記
ＲＴＡは、内部にウェハを有するブラックボックスを、
６２５〜６７５℃の範囲内の温度で２０〜４０秒間にわ
たる前アニール工程、９００〜１０００℃の範囲内の最
高温度で５〜２０秒間にわたる主アニーリング工程およ
び８２５〜８７５℃の範囲内の温度で２５〜３５秒間に
わたる後アニール工程に連続的に暴露し、続いて、５〜
５０℃／秒の速度で冷却することを含む請求項１の半導
体デバイスの製造方法。 （４）前記化合物半導体はＧａＡｓであり、前記ＲＴＡ
は、内部にウェハを有するブラックボックスを、約６５
０℃の温度で約３０秒間にわたる前アニール工程、約９
５０℃の最高温度で約１０秒間にわたる主アニーリング
工程および約８５０℃の温度で約３０秒間にわたる後ア
ニール工程に連続的に暴露し、続いて、５〜５０℃／秒
の速度で冷却することを含む請求項１の半導体デバイス
の製造方法。 （５）前記冷却は３０℃／秒の以下の速度で行われる請
求項３の半導体デバイスの製造方法。 （６）前記冷却は１０℃／秒の以下の速度で行われる請
求項３の半導体デバイスの製造方法。 （７）前記被封材料はホスホシリケートガラス、ボロシ
リケートガラスおよびバイコール（登録商標）からなる
群から選択されるガラスからなる請求項１の半導体デバ
イスの製造方法。 （８）前記被封材料はＰ＿２Ｏ＿５を２〜１０モル％含
有するホスホシリケートガラスからなる請求項１の半導
体デバイスの製造方法。 （９）ベース、ガードリングおよびリッドのブラックボ
ックス材料はグラファイトおよびシリコンから選択され
る材料からなる請求項１の半導体デバイスの製造方法。 （１０）前記ガードリングの材料はブラファイトからな
る請求項９の半導体デバイスの製造方法。 （１１）前記ガードリングおよびリッドの材料はグラフ
ァイトからなる請求項９の半導体デバイスの製造方法。 （１２）前記ガードリングの材料はシリコンからなる請
求項９の半導体デバイスの製造方法。 （１３）前記ガードリングおよびリッドの材料はシリコ
ンからなる請求項９の半導体デバイスの製造方法。 （１４）前記ベースの材料はシリコンからなる請求項９
の半導体デバイスの製造方法。 （１５）前記ブラックボックスの内表面はウェハの前記
少なくとも一方の表面上の被封材料と類似または非類似
の被封材料の層で被封されている請求項１の半導体デバ
イスの製造方法。 （１６）前記被封材料はホスホシリケートガラス、ボロ
シリケートガラス、バイコールおよびＳｉＯ＿２からな
る群から選択される請求項１５の半導体デバイスの製造
方法。 （１７）被封材料はＰ＿２Ｏ＿５を２〜１０モル％含有
するホスホシリケートガラスからなる請求項１５の半導
体デバイスの製造方法。 （１８）前記半導体材料はIII−Ｖ族およびII−VI族化
合物半導体材料から選択される化合物半導体材料からな
る請求項１の半導体デバイスの製造方法。 （１３）前記III−Ｖ族半導体材料はＧａＡｓ、ＩｎＰ
、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＩｎＡｓおよび
ＡｌＩｎＡｓＰからなる化合物半導体の群から選択され
る請求項１の半導体デバイスの製造方法。 （２０）前記III−Ｖ族半導体材料はＧａＡｓからなる
請求項１の半導体デバイスの製造方法。 （２１）前記半導体デバイスはアバランシホトダイオー
ドである請求項１の半導体デバイスの製造方法。 （２２）ベース、ガードリングおよびリッドからなる構
成部材を有し、前記ガードリングはベース上に載置され
、そして、前記リッドはガードリング上に載置される容
器（以下、“ブラックボックス”と呼ぶ）内に半導体材
料のウェハを閉じ込め、前記ブラックボックス構成部材
はアニーリング条件下で安定な黒体材料からなり、そし
て、 ブラックボックス内の半導体材料をアニーリング処理す
る、 ことからなる半導体材料のアニーリング方法。 （２３）ベース、ガードリングおよびリッドのブラック
ボックス材料はグラファイトおよびシリコンから選択さ
れる材料からなる請求項２２のアニーリング方法。 （２４）前記ガードリングの材料はブラファイトからな
る請求項２３のアニーリング方法。 （２５）前記ガードリングおよびリッドの材料はグラフ
ァイトからなる請求項２３のアニーリング方法。 （２６）前記ガードリングの材料はシリコンからなる請
求項２３のアニーリング方法。 （２７）前記ガードリングおよびリッドの材料はシリコ
ンからなる請求項２３のアニーリング方法。 （２８）前記ベースの材料はシリコンからなる請求項２
３のアニーリング方法。 （２９）前記ブラックボックスの内表面は被封材料の層
で被封されている請求項２３のアニーリング方法。 （３０）前記被封材料はホスホシリケートガラス、ボロ
シリケートガラス、バイコールおよびＳｉＯ＿２からな
る群から選択される請求項２９のアニーリング方法。 （３１）被封材料はＰ＿２Ｏ＿５を２〜１０モル％含有
するホスホシリケートガラスからなる請求項２９のアニ
ーリング方法。 （３２）前記半導体材料は、半導体の少なくとも一方の
表面の少なくとも１箇所の選択領域に注入されたイオン
を有する半導体材料のウェハであり、前記アニーリング
は、イオン注入により該表面に発生した損傷を除去し、
かつ、半導体の前記少なくとも一方の表面の前記少なく
とも１箇所の選択領域内のドーパントイオンを活性化す
るのに十分な温度と時間で行われる請求項２２のアニー
リング方法。 （３３）前記アニーリングは、前アニール工程、主アニ
ーリング工程および後アニール工程を連続的に含む、短
時間熱処理アニール（ＲＴＡ）であり、前記前アニール
工程は主アニーリング工程により生じる、半導体材料に
対する熱衝撃を軽減するのに十分な温度と時間で行われ
、前記主アニーリング工程はイオン注入により前記表面
に生じた損傷を除去し、ウェハの前記表面の前記少なく
とも１箇所の選択領域中のドーパントイオンを活性化す
るのに十分な温度と時間でウェハを暴露することにより
行い、前記後アニール工程は主アニーリング工程により
生じた応力を緩和するのに十分な温度と時間で行われる
、 ことからなる請求項２２のアニーリング方法。 （３４）前記化合物半導体材料はＧａＡｓからなり、前
記ＲＴＡは、内部にウェハを有するブラックボックスを
、６２５〜６７５℃の範囲内の温度で２０〜４０秒間に
わたる前アニール工程、９００〜１０００℃の範囲内の
最高温度で５〜２０秒間にわたる主アニーリング工程お
よび８２５〜８７５℃の範囲内の温度で２５〜３５秒間
にわたる後アニール工程に連続的に暴露し、続いて、５
〜５０℃／秒の速度で冷却することを含む請求項３３の
アニーリング方法。 （３５）前記化合物半導体はＧａＡｓであり、前記ＲＴ
Ａは、内部にウェハを有するブラックボックスを、約６
５０℃の温度で約３０秒間にわたる前アニール工程、約
９５０℃の最高温度で約１０秒間にわたる主アニーリン
グ工程および約８５０℃の温度で約３０秒間にわたる後
アニール工程に連続的に暴露し、続いて、５〜５０℃／
秒の速度で冷却することを含む請求項３４のアニーリン
グ方法。 （３６）前記冷却は３０℃／秒の以下の速度で行われる
請求項３５のアニーリング方法。 （３７）前記冷却は１０℃／秒の以下の速度で行われる
請求項３５のアニーリング方法。 （３８）半導体材料の少なくとも一方の表面は被封材料
の膜で被封されている請求項２２のアニーリング方法。 （３９）前記被封材料はホスホシリケートガラス、ボロ
シリケートガラスおよびバイコール（登録商標）からな
る群から選択されるガラスからなる請求項３８のアニー
リング方法。 （４０）前記被封材料はＰ＿２Ｏ＿５を２〜１０モル％
含有するホスホシリケートガラスからなる請求項３８の
アニーリング方法。 （４１）前記半導体材料はIII−Ｖ族およびII−VI族化
合物半導体材料から選択される化合物半導体材料からな
る請求項２２のアニーリング方法。 （４２）前記III−Ｖ族半導体材料はＧａＡｓ、ＩｎＰ
、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＩｎＡｓおよび
ＡｌＩｎＡｓＰからなる化合物半導体の群から選択され
る請求項２２のアニーリング方法。 （４３）前記III−Ｖ族半導体材料はＧａＡｓからなる
請求項２２のアニーリング方法。 （４４）アニーリング条件下で安定な黒体材料の構成部
材からなり、前記構成部材はベース、キャビティを形成
する、前記ベース上の環状ガードリングおよび、アニー
ルすべきウェハをキャビティ内に配置した時に、該ウェ
ハを該キャビティ内に完全に閉じ込めるための、前記キ
ャビティを密閉する、前記ガードリング上のリッドを含
むことを特徴とするアニーリング加工、特に、短時間熱
処理アニール（ＲＴＡ）に使用するためのブラックボッ
クス器具。 （４５）ガードリングの寸法は、ＲＴＡ中にウェハが膨
張するのに十分な隙間を、ウェハとガードリングおよび
リッドの内壁の間に形成する請求項４４のブラックボッ
クス器具。 （４６）ベース、ガードリングおよびリッドのブラック
ボックス材料はグラファイトおよびシリコンから選択さ
れる材料からなる請求項４４のブラックボックス。 （４７）前記ガードリングの材料はブラファイトからな
る請求項４４のブラックボックス。 （４８）前記ガードリングおよびリッドの材料はグラフ
ァイトからなる請求項４４のブラックボックス。 （４９）前記ガードリングの材料はシリコンからなる請
求項４４のブラックボックス。 （５０）前記ガードリングおよびリッドの材料はシリコ
ンからなる請求項４４のブラックボックス。 （５１）前記ベースの材料はシリコンからなる請求項４
４のブラックボックス。 （５２）前記ブラックボックスの内表面は被封材料の層
で被封されている請求項４４のブラックボックス。 （５３）前記被封材料はホスホシリケートガラス、ボロ
シリケートガラス、バイコールおよびＳｉＯ＿２からな
る群から選択される請求項５２のブラックボックス。 （５４）被封材料はＰ＿２Ｏ＿５を２〜１０モル％含有
するホスホシリケートガラスからなる請求項５２のブラ
ックボックス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/345,923 US5011794A (en) | 1989-05-01 | 1989-05-01 | Procedure for rapid thermal annealing of implanted semiconductors |
| US345923 | 1989-05-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02303121A true JPH02303121A (ja) | 1990-12-17 |
| JPH0750691B2 JPH0750691B2 (ja) | 1995-05-31 |
Family
ID=23357116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2111889A Expired - Lifetime JPH0750691B2 (ja) | 1989-05-01 | 1990-05-01 | 半導体デバイスの製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5011794A (ja) |
| EP (1) | EP0399662B1 (ja) |
| JP (1) | JPH0750691B2 (ja) |
| KR (1) | KR950014610B1 (ja) |
| CA (1) | CA2015411C (ja) |
| DE (1) | DE69020802T2 (ja) |
| ES (1) | ES2074536T3 (ja) |
| HK (1) | HK100596A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001135590A (ja) * | 1999-11-05 | 2001-05-18 | Sumitomo Electric Ind Ltd | 半導体の熱処理方法 |
| US6403475B1 (en) | 1999-06-18 | 2002-06-11 | Hitachi, Ltd. | Fabrication method for semiconductor integrated device |
| JP2007081372A (ja) * | 2005-07-01 | 2007-03-29 | Freiberger Compound Materials Gmbh | Ｉｉｉ−ｖ族ウェーハの加熱装置およびプロセス、ならびにアニールｉｉｉ−ｖ族半導体単結晶ウェーハ |
| JP2007299971A (ja) * | 2006-05-01 | 2007-11-15 | Mitsubishi Electric Corp | 半導体ウエハの加熱装置 |
| WO2008023701A1 (fr) * | 2006-08-25 | 2008-02-28 | Sumco Techxiv Corporation | Procédé de traitement thermique d'une plaquette de silicium |
| WO2015146757A1 (ja) * | 2014-03-25 | 2015-10-01 | 住友重機械工業株式会社 | 半導体装置の製造方法 |
Families Citing this family (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645131B2 (ja) * | 1990-03-28 | 1994-06-15 | 日本碍子株式会社 | セラミック長尺成形体乾燥用治具 |
| JPH04198095A (ja) * | 1990-11-28 | 1992-07-17 | Fujitsu Ltd | 化合物半導体薄膜成長方法 |
| DE4140387C2 (de) * | 1991-12-07 | 1998-10-15 | Inst Halbleiterphysik Gmbh | Vorrichtung und Verfahren zur verformungsfreien Bearbeitung von Halbleitermaterialscheiben in schnellen thermischen Prozessen |
| US5820686A (en) * | 1993-01-21 | 1998-10-13 | Moore Epitaxial, Inc. | Multi-layer susceptor for rapid thermal process reactors |
| US5444217A (en) * | 1993-01-21 | 1995-08-22 | Moore Epitaxial Inc. | Rapid thermal processing apparatus for processing semiconductor wafers |
| US5580388A (en) * | 1993-01-21 | 1996-12-03 | Moore Epitaxial, Inc. | Multi-layer susceptor for rapid thermal process reactors |
| US5680502A (en) * | 1995-04-03 | 1997-10-21 | Varian Associates, Inc. | Thin film heat treatment apparatus with conductively heated table and surrounding radiation shield |
| US5830277A (en) * | 1995-05-26 | 1998-11-03 | Mattson Technology, Inc. | Thermal processing system with supplemental resistive heater and shielded optical pyrometry |
| US6002109A (en) | 1995-07-10 | 1999-12-14 | Mattson Technology, Inc. | System and method for thermal processing of a semiconductor substrate |
| US5861609A (en) * | 1995-10-02 | 1999-01-19 | Kaltenbrunner; Guenter | Method and apparatus for rapid thermal processing |
| US6133550A (en) | 1996-03-22 | 2000-10-17 | Sandia Corporation | Method and apparatus for thermal processing of semiconductor substrates |
| JP3563224B2 (ja) * | 1996-03-25 | 2004-09-08 | 住友電気工業株式会社 | 半導体ウエハの評価方法、熱処理方法、および熱処理装置 |
| US5837555A (en) * | 1996-04-12 | 1998-11-17 | Ast Electronik | Apparatus and method for rapid thermal processing |
| US6046439A (en) | 1996-06-17 | 2000-04-04 | Mattson Technology, Inc. | System and method for thermal processing of a semiconductor substrate |
| US6198074B1 (en) | 1996-09-06 | 2001-03-06 | Mattson Technology, Inc. | System and method for rapid thermal processing with transitional heater |
| US7470142B2 (en) * | 2004-06-21 | 2008-12-30 | Sang-Yun Lee | Wafer bonding method |
| JPH10154713A (ja) * | 1996-11-22 | 1998-06-09 | Shin Etsu Handotai Co Ltd | シリコンウエーハの熱処理方法およびシリコンウエーハ |
| US5960158A (en) | 1997-07-11 | 1999-09-28 | Ag Associates | Apparatus and method for filtering light in a thermal processing chamber |
| US6207591B1 (en) * | 1997-11-14 | 2001-03-27 | Kabushiki Kaisha Toshiba | Method and equipment for manufacturing semiconductor device |
| DE19808246B4 (de) | 1998-02-27 | 2004-05-13 | Daimlerchrysler Ag | Verfahren zur Herstellung eines mikroelektronischen Halbleiterbauelements mittels Ionenimplatation |
| US5970214A (en) * | 1998-05-14 | 1999-10-19 | Ag Associates | Heating device for semiconductor wafers |
| US5930456A (en) * | 1998-05-14 | 1999-07-27 | Ag Associates | Heating device for semiconductor wafers |
| US6210484B1 (en) | 1998-09-09 | 2001-04-03 | Steag Rtp Systems, Inc. | Heating device containing a multi-lamp cone for heating semiconductor wafers |
| US6771895B2 (en) | 1999-01-06 | 2004-08-03 | Mattson Technology, Inc. | Heating device for heating semiconductor wafers in thermal processing chambers |
| US6303411B1 (en) | 1999-05-03 | 2001-10-16 | Vortek Industries Ltd. | Spatially resolved temperature measurement and irradiance control |
| DE19920871B4 (de) | 1999-05-06 | 2004-07-01 | Steag Rtp Systems Gmbh | Verfahren zum Aktivieren von Ladungsträgern durch strahlungsunterstützte Wärmebehandlung |
| US6416318B1 (en) * | 1999-06-16 | 2002-07-09 | Silicon Valley Group, Inc. | Process chamber assembly with reflective hot plate and pivoting lid |
| DE19936081A1 (de) * | 1999-07-30 | 2001-02-08 | Siemens Ag | Vorrichtung und Verfahren zum Temperieren eines Mehrschichtkörpers, sowie ein unter Anwendung des Verfahrens hergestellter Mehrschichtkörper |
| ES2352314T3 (es) | 1999-10-20 | 2011-02-17 | Saint-Gobain Glass France S.A. | Dispositivo y procedimiento para atemperar al menos un producto de procesamiento. |
| AU780287B2 (en) * | 1999-10-20 | 2005-03-10 | Shell Erneuerbare Energien Gmbh | Device and method for tempering several process goods |
| US6342691B1 (en) | 1999-11-12 | 2002-01-29 | Mattson Technology, Inc. | Apparatus and method for thermal processing of semiconductor substrates |
| WO2001088993A2 (en) * | 2000-05-19 | 2001-11-22 | Mcmaster University | A METHOD FOR LOCALLY MODIFYING THE EFFECTIVE BANDGAP ENERGY IN INDIUM GALLIUM ARSENIDE PHOSPHIDE (InGaAsP) QUANTUM WELL STRUCTURES |
| US6797533B2 (en) * | 2000-05-19 | 2004-09-28 | Mcmaster University | Quantum well intermixing in InGaAsP structures induced by low temperature grown InP |
| US6599815B1 (en) * | 2000-06-30 | 2003-07-29 | Memc Electronic Materials, Inc. | Method and apparatus for forming a silicon wafer with a denuded zone |
| AU2002221405A1 (en) * | 2000-12-04 | 2002-06-18 | Vortek Industries Ltd. | Heat-treating methods and systems |
| US6594446B2 (en) | 2000-12-04 | 2003-07-15 | Vortek Industries Ltd. | Heat-treating methods and systems |
| TW480677B (en) * | 2001-04-04 | 2002-03-21 | Macronix Int Co Ltd | Method of fabricating a nitride read only memory cell |
| US7231141B2 (en) * | 2001-04-23 | 2007-06-12 | Asm America, Inc. | High temperature drop-off of a substrate |
| US6521503B2 (en) | 2001-04-23 | 2003-02-18 | Asm America, Inc. | High temperature drop-off of a substrate |
| KR100431657B1 (ko) * | 2001-09-25 | 2004-05-17 | 삼성전자주식회사 | 웨이퍼의 처리 방법 및 처리 장치, 그리고 웨이퍼의 식각방법 및 식각 장치 |
| US7026229B2 (en) * | 2001-11-28 | 2006-04-11 | Vartan Semiconductor Equipment Associates, Inc. | Athermal annealing with rapid thermal annealing system and method |
| KR101067901B1 (ko) * | 2001-12-26 | 2011-09-28 | 맷슨 테크날러지 캐나다 인코퍼레이티드 | 온도 측정 및 열처리 방법과 시스템 |
| US7013091B2 (en) * | 2002-01-16 | 2006-03-14 | Pts Corporation | Synchronization of pulse and data sources |
| US20030170583A1 (en) * | 2002-03-01 | 2003-09-11 | Hitachi Kokusai Electric Inc. | Heat treatment apparatus and a method for fabricating substrates |
| US6776849B2 (en) * | 2002-03-15 | 2004-08-17 | Asm America, Inc. | Wafer holder with peripheral lift ring |
| US6861321B2 (en) | 2002-04-05 | 2005-03-01 | Asm America, Inc. | Method of loading a wafer onto a wafer holder to reduce thermal shock |
| DE10234694A1 (de) * | 2002-07-30 | 2004-02-12 | Infineon Technologies Ag | Verfahren zum Oxidieren einer Schicht und zugehörige Aufnamevorrichtung für ein Substrat |
| US6933158B1 (en) * | 2002-10-31 | 2005-08-23 | Advanced Micro Devices, Inc. | Method of monitoring anneal processes using scatterometry, and system for performing same |
| FR2846786B1 (fr) * | 2002-11-05 | 2005-06-17 | Procede de recuit thermique rapide de tranches a couronne | |
| JP4988202B2 (ja) | 2002-12-20 | 2012-08-01 | マトソン テクノロジー カナダ インコーポレイテッド | 工作物の支持及び熱処理の方法とシステム |
| WO2004072323A2 (en) * | 2003-02-07 | 2004-08-26 | Solaicx | High reflectivity atmospheric pressure furnace for preventing contamination of a work piece |
| JP3929939B2 (ja) * | 2003-06-25 | 2007-06-13 | 株式会社東芝 | 処理装置、製造装置、処理方法及び電子装置の製造方法 |
| JP5630935B2 (ja) * | 2003-12-19 | 2014-11-26 | マトソン テクノロジー、インコーポレイテッド | 工作物の熱誘起運動を抑制する機器及び装置 |
| DE102005030851A1 (de) * | 2005-07-01 | 2007-01-04 | Freiberger Compound Materials Gmbh | Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer |
| EP1772901B1 (en) * | 2005-10-07 | 2012-07-25 | Rohm and Haas Electronic Materials, L.L.C. | Wafer holding article and method for semiconductor processing |
| JP5967859B2 (ja) * | 2006-11-15 | 2016-08-10 | マトソン テクノロジー、インコーポレイテッド | 熱処理中の被加工物を支持するシステムおよび方法 |
| US20080160731A1 (en) * | 2006-12-27 | 2008-07-03 | Dongbu Hitek Co., Ltd. | Method for fabricating cmos image sensor |
| JP5718809B2 (ja) | 2008-05-16 | 2015-05-13 | マトソン テクノロジー、インコーポレイテッド | 加工品の破壊を防止する方法および装置 |
| US7943527B2 (en) * | 2008-05-30 | 2011-05-17 | The Board Of Trustees Of The University Of Illinois | Surface preparation for thin film growth by enhanced nucleation |
| US8912083B2 (en) * | 2011-01-31 | 2014-12-16 | Nanogram Corporation | Silicon substrates with doped surface contacts formed from doped silicon inks and corresponding processes |
| EP3690962A1 (de) * | 2019-01-31 | 2020-08-05 | (CNBM) Bengbu Design & Research Institute for Glass Industry Co., Ltd. | Anordnung, vorrichtung und verfahren zum wärmebehandeln eines mehrschichtkörpers |
| US11340400B2 (en) | 2019-03-06 | 2022-05-24 | Massachusetts Institute Of Technology | Hybrid integration for photonic integrated circuits |
| US11710656B2 (en) | 2019-09-30 | 2023-07-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor-on-insulator (SOI) substrate |
| DE102022130610A1 (de) * | 2022-11-18 | 2024-05-23 | Ams-Osram International Gmbh | Herstellung eines substrats |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60239400A (ja) * | 1984-05-11 | 1985-11-28 | Sumitomo Electric Ind Ltd | 化合物半導体のアニ−ル法 |
| JPS648616A (en) * | 1987-06-30 | 1989-01-12 | Sharp Kk | Lamp annealing apparatus |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58143520A (ja) * | 1982-02-22 | 1983-08-26 | Toshiba Corp | 半導体結晶の熱処理方法 |
| JPS59136925A (ja) * | 1983-01-25 | 1984-08-06 | Sumitomo Electric Ind Ltd | 化合物半導体の熱処理方法 |
| US4698486A (en) * | 1984-02-28 | 1987-10-06 | Tamarack Scientific Co., Inc. | Method of heating semiconductor wafers in order to achieve annealing, silicide formation, reflow of glass passivation layers, etc. |
| US4794217A (en) * | 1985-04-01 | 1988-12-27 | Qing Hua University | Induction system for rapid heat treatment of semiconductor wafers |
| US4731293A (en) * | 1986-06-20 | 1988-03-15 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabrication of devices using phosphorus glasses |
| US4725565A (en) * | 1986-06-26 | 1988-02-16 | Gte Laboratories Incorporated | Method of diffusing conductivity type imparting material into III-V compound semiconductor material |
-
1989
- 1989-05-01 US US07/345,923 patent/US5011794A/en not_active Expired - Lifetime
-
1990
- 1990-04-25 EP EP90304436A patent/EP0399662B1/en not_active Expired - Lifetime
- 1990-04-25 ES ES90304436T patent/ES2074536T3/es not_active Expired - Lifetime
- 1990-04-25 DE DE69020802T patent/DE69020802T2/de not_active Expired - Fee Related
- 1990-04-25 CA CA002015411A patent/CA2015411C/en not_active Expired - Fee Related
- 1990-05-01 JP JP2111889A patent/JPH0750691B2/ja not_active Expired - Lifetime
- 1990-05-01 KR KR1019900006294A patent/KR950014610B1/ko not_active IP Right Cessation
-
1996
- 1996-06-06 HK HK100596A patent/HK100596A/xx not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60239400A (ja) * | 1984-05-11 | 1985-11-28 | Sumitomo Electric Ind Ltd | 化合物半導体のアニ−ル法 |
| JPS648616A (en) * | 1987-06-30 | 1989-01-12 | Sharp Kk | Lamp annealing apparatus |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6403475B1 (en) | 1999-06-18 | 2002-06-11 | Hitachi, Ltd. | Fabrication method for semiconductor integrated device |
| JP2001135590A (ja) * | 1999-11-05 | 2001-05-18 | Sumitomo Electric Ind Ltd | 半導体の熱処理方法 |
| JP2007081372A (ja) * | 2005-07-01 | 2007-03-29 | Freiberger Compound Materials Gmbh | Ｉｉｉ−ｖ族ウェーハの加熱装置およびプロセス、ならびにアニールｉｉｉ−ｖ族半導体単結晶ウェーハ |
| JP2014212326A (ja) * | 2005-07-01 | 2014-11-13 | フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ | Ｉアニールｉｉｉ−ｖ族半導体単結晶ウェーハ |
| US9181633B2 (en) | 2005-07-01 | 2015-11-10 | Freiberger Compound Materials Gmbh | Device and process for heating III-V wafers, and annealed III-V semiconductor single crystal wafer |
| JP2007299971A (ja) * | 2006-05-01 | 2007-11-15 | Mitsubishi Electric Corp | 半導体ウエハの加熱装置 |
| WO2008023701A1 (fr) * | 2006-08-25 | 2008-02-28 | Sumco Techxiv Corporation | Procédé de traitement thermique d'une plaquette de silicium |
| WO2015146757A1 (ja) * | 2014-03-25 | 2015-10-01 | 住友重機械工業株式会社 | 半導体装置の製造方法 |
| JP2015185693A (ja) * | 2014-03-25 | 2015-10-22 | 住友重機械工業株式会社 | 半導体装置の製造方法 |
| US10115595B2 (en) | 2014-03-25 | 2018-10-30 | Sumitomo Heavy Industries, Ltd. | Method of manufacturing semiconductor device and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2015411C (en) | 1994-03-15 |
| KR950014610B1 (ko) | 1995-12-11 |
| EP0399662A2 (en) | 1990-11-28 |
| US5011794A (en) | 1991-04-30 |
| HK100596A (en) | 1996-06-14 |
| CA2015411A1 (en) | 1990-11-01 |
| EP0399662B1 (en) | 1995-07-12 |
| DE69020802T2 (de) | 1995-12-07 |
| ES2074536T3 (es) | 1995-09-16 |
| EP0399662A3 (en) | 1992-03-04 |
| DE69020802D1 (de) | 1995-08-17 |
| JPH0750691B2 (ja) | 1995-05-31 |
| KR900019149A (ko) | 1990-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02303121A (ja) | 半導体デバイスの製造方法 | |
| Singh | Rapid isothermal processing | |
| US8709904B2 (en) | Method for producing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus | |
| US4879259A (en) | Rapid thermal annealing of gallium arsenide with trimethyl arsenic overpressure | |
| US6383902B1 (en) | Method for producing a microelectronic semiconductor component | |
| Davies | Transient thermal annealing in GaAs | |
| JPS6139731B2 (ja) | ||
| US3669731A (en) | Silicon device having a lead-silicate thereon and method of forming the same | |
| JPS60239400A (ja) | 化合物半導体のアニ−ル法 | |
| JP2758770B2 (ja) | 半導体基板熱処理用治具 | |
| TWI331772B (en) | Wafer processing method, semiconductor device manufacturing method, and wafer processing apparatus | |
| JPH03131027A (ja) | 急速加熱処理方法及びその装置 | |
| Chan et al. | Rapid Thermal annealing of si implanted GaAs | |
| Pearton et al. | High temperature rapid thermal annealing of InP and related materials | |
| JPH0216726A (ja) | イオン注入量の測定のための方法及び装置 | |
| Celler et al. | Improved SOI films by high dose oxygen implantation and lamp annealing | |
| RU2069414C1 (ru) | Способ легирования кремния халькогенами | |
| JPS60240118A (ja) | Ｓｉ半導体の製造方法 | |
| JPH025295B2 (ja) | ||
| JPS603124A (ja) | 化合物半導体のアニ−ル法 | |
| JPH02185037A (ja) | 短時間熱処理装置 | |
| JPS62271420A (ja) | 半導体基体の処理装置 | |
| JPH0521367A (ja) | 熱処理装置 | |
| JPH0480878B2 (ja) | ||
| Fan et al. | Transient heating with graphite heaters for semiconductor processing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |