JP2007081372A - Iii−v族ウェーハの加熱装置およびプロセス、ならびにアニールiii−v族半導体単結晶ウェーハ - Google Patents

Iii−v族ウェーハの加熱装置およびプロセス、ならびにアニールiii−v族半導体単結晶ウェーハ Download PDF

Info

Publication number
JP2007081372A
JP2007081372A JP2006182318A JP2006182318A JP2007081372A JP 2007081372 A JP2007081372 A JP 2007081372A JP 2006182318 A JP2006182318 A JP 2006182318A JP 2006182318 A JP2006182318 A JP 2006182318A JP 2007081372 A JP2007081372 A JP 2007081372A
Authority
JP
Japan
Prior art keywords
wafer
heat treatment
annealing
support unit
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006182318A
Other languages
English (en)
Other versions
JP5690462B2 (ja
Inventor
Manfred Jurisch
ユーリッシュ・マンフレード
Stefan Eichler
アイヒラー・シュテファン
Thomas Bunger
ブンガー・トーマス
Berndt Weinert
ヴァイナート・ベルンツ
Frank Boerner
ボエルナー・フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Freiberger Compound Materials GmbH
Original Assignee
Freiberger Compound Materials GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE200510030851 external-priority patent/DE102005030851A1/de
Application filed by Freiberger Compound Materials GmbH filed Critical Freiberger Compound Materials GmbH
Publication of JP2007081372A publication Critical patent/JP2007081372A/ja
Application granted granted Critical
Publication of JP5690462B2 publication Critical patent/JP5690462B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42Gallium arsenide
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02395Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67346Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders characterized by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612Composite web or sheet
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31Surface property or characteristic of web, sheet or block

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【解決手段】温度を上昇させてIII−V族半導体材料から成るウェーハを熱処理(アニーリング)する装置に関し、少なくとも一つのウェーハサポートユニット10を備え、そのユニットは、ウェーハをそのサポート上に載置したとき、ウェーハの表面上に、離間することなくまたは最大2mm離間してカバーが設けられるような寸法で形成し、装置内に載置されたウェーハの正面がカバーの載置により大きさが決まる空間に面するよう配置する。
【効果】本装置においてアニールされたSI GaAsウェーハは、少なくとも25%増の破壊強度特性(ワイブル分布)と、改善されたマクロスコピックおよびメゾスコピックな半径方向の均質性と、機械化学的に研磨された表面の改善された品質を有する。破壊強度特性は1900MPaより高くできる。
【選択図】図1

Description

本発明は、III−V族ウェーハ(基板とも呼ばれる)の熱処理(アニーリングとも呼ばれる)用の装置およびプロセス、ならびにアニールウェーハまたは基板に関する。本発明は特に、GaAs半導体材料、とりわけ半単離(semi−isolating:SI)GaAsウェーハ、およびVGF法とVB法に従って生成されたGaAsウェーハに基づく上述の装置、プロセスおよびウェーハに関する。電気的、電子的および他の物理的特性を調整できる、そのようにアニールされるウェーハは、III−V族半導体に基づく有効な微小電子デバイスの製造に特に適している。
融液からの結晶成長プロセスにおいて、固化させた材料は、その位置とは無関係に、熱履歴を有する。すなわち、平衡または補正プロセス(たとえば、残留応力の緩和、均質化など)が可能な一定の温度範囲における有効な維持時間が、種々の結晶部分について変わる。したがって、成長装置内、または好ましくは別個の加熱炉内で、結晶成長プロセスの終了後に、単結晶に補正熱処理を行うことは、一般的な手法である。GaAs単結晶のアニーリングは、ドーピングされていない半絶縁性LEC−GaAs単結晶の歪緩和と電気的特性の均質化のために、RUMSBY et al.(D.Rumsby、R.M.Wafer、B.Smith、M.Tyjberg、M.R.Brozel、E.J.Foulkes:Tch.Dig.GaAs IC Symp.、New York、IEEE、1983、34)により先ず適用された。それ以来、結晶アニーリングプロセスは、特に適用とオペレータ面に関して体系的に最適化されてきた。均質化のほかに、そのプロセスは、欠陥部位の調整にも役立つ。GaAsの結晶アニーリングについての概要は、とりわけ、ODA et al.(O.Oda、H.Yamamoto、K.Kainosho、T.Imaizumi、H.Okazaki:Recent developments of bulk III−V materials:annealingand defect control、Inst.Phys.Conf.Ser.No 135、pp 285-293、1993)により示される。
それぞれの熱処理についての基本的な物理学的機構は、フェルミ準位および転位のような予想される要因を考慮した固有欠陥部位と不純物の拡散であり、それは拡散性(「パイプ拡散」)を増加し、またそれと、点欠陥が反応することがある(偏析)。たとえGaAsの融点に近くても、固有で多くの外因性拡散係数が小さいので、それにより影響される補正プロセスは、メゾスコピックで一次元的な寸法(O(100μm))へ限定される。特に、結晶成長中にドーパントと不純物の巨視的偏析により形成されている軸方向と半径方向の濃度不均質性の均質化は、結晶アニーリングによっては、実施不能である。
具体的には、GaAsは、少なくとも砒素分の多い側に難溶解性である理論組成物が含まれる均質性領域を有する(H. Wenzl, W.A. Oates, K. Mika: Defect thermodynamics and phase diagrams in compound crystal growth processes, in: D.T. J. Hurle(ed.): Handbook of Crystal Growth, vol 1A, North-Holland, Amsterdam, 1993)。難溶解性の影響は、冷却工程中に固相線を越えるときにAs沈着物が形成され、GaAsの固有欠陥平衡(「構造的点欠陥」)における変化に関連がある。それは、それぞれの均質および不均質な種形成により、異なったサイズ分布を有するマトリックス析出物とデコレーション析出物との間で区別される。デコレーション析出物(DP)のサイズ分布は、材料の転位密度にさらに左右される。転位密度が低いほど、析出物の平均サイズは大きくなる。すなわち、VGF/VB−GaAs、特にSI特性を有するものは、LEC−GaAsに比べて高いDPを有する。他方で、LEC−GaAsは、小さいDPを有するが、ほぼ1×10cm−2を超える相対的に高い転位密度を有する。均質領域において保持ステップにより沈着物を溶解し、規定された冷却プロセスの手段により過剰の砒素を再析出することは、沈着した砒素の分布と量を考慮しながら、結晶アニーリングの手法により、欠陥平衡だけではなく砒素沈着も制御できることを表している。しかしながら、一定の転位密度にするもしくは破壊を避けるために、熱歪を一定限度未満にするならば、大きい寸法の単結晶に対する熱処理は、GaAsの物理熱的特性に鑑みて、実現可能な加熱速度および冷却速度に厳しい制限が生ずることになる。
ウェーハの機械化学的研磨中、As沈着物により、表面にピット状欠陥がエッチングされる。その欠陥は、所謂COPs(Crystal Originated Particles)として光散乱法により検出可能であり、かつサイズに応じて分類され、またそれは、用途と使用者の仕様に合っていなければならない。COPsのサイズ分布は、とりわけ、それぞれの研磨工程に左右されるが、基本的には、As沈着物のサイズ分布に比例する。すなわち、平均的に、COPsは、VGF/VB−GaAsにおいて、LEC材料におけるよりも大きい。COPsは、エピタキシアル成長を阻害し、かつデバイス素子の製造において積層に許容できない「粗さ」を生じさせることがある。さらに、As沈着物が、イオン注入により生成されるFETsの回路挙動に影響することが知られている(US 5,219,632)。
結晶全体(インゴット)のアニーリングを実施する一般的手法に加えて、単一のウェーハの熱処理、所謂ウェーハアニーリングが知られている。それでは、GaAs(および他のIII−V族化合物)の場合、結晶アニーリングとは異なり、同じ蒸発温度以上では、砒素(すなわちV族化合物)が、ガリウム(すなわちIII化合物)よりも高い蒸発圧を有するという事実が利用されている。これにより、少なくとも原理的には、外部から加えることができるAs分圧の手段により(たとえば、固体砒素を蒸発させることにより、または他の手段により)、ウェーハの表面近くの領域においてGaAsの組成の調整を試みることができる(O. Oda, H. Yamamoto, K. Kainosho, T. Imaizumi, H. Okazaki: Recent developments of III−V materials: annealing and defect control, Inst. Phys. Conf. Ser. No 135, pp 285-293, 1993を参照)。
ウェーハアニーリングの他の既知の変形は、イオン注入後の熱処理である。それは、注入されたドーパントを活性化するのに役立ち、そこにおいて、選択的なAs蒸発が、活性化温度に対応するAs分圧により、もしくはSi、AlNの拡散遮断部または他の被覆層により、抑制される。
1ステップウェーハアニーリング工程(US5,219,632)から開始して、2ステップ工程(JP01−153481A、US5,047,370)および最後に3ステップ工程(JP04−215439A、US5,137,847)が、ウェーハアニーリングにおいて、メゾスコピック均質性をさらに改良するために案出された。
これらの案出は、石英アンプルにてT>1100℃かつt>30minとする第1の(US5,219,632においては唯一の)アニーリングステップにおいて、SI LEC GaAsにおける典型的な5×10cm−2の所謂微小欠陥の密度を、選択的As蒸発を避けるために、さらに規定されないAs分圧の下で1〜30 K/minにて室温まで引続き冷却して、5×10cm−3以下まで減少させる。微小欠陥の場合、既知のABエッチングにより検出できる不純物の沈着物またはAs沈着物は、ウェーハ表面上の楕円形のエッチピットを意味する。好ましくは、ラップ仕上げまたは純度エッチングされたウェーハは、任意選択的には成長するままの状態で、使用される。アニールされたウェーハの両面エッチング後に、750℃〜1100℃(好ましくは900℃〜1000℃)での第2のアニーリングが、少なくとも20分実施される。再び、それは石英アンプル内でアニールされるが、ここでは、特に規定されていない圧力、例えば、N、H、ArまたはAsHのような非酸化性雰囲気下において実施される。すなわち、Asポテンシャル無しでその結果から得られる最適条件の下での従来にない手法、または代わりに、表面の劣化を抑制するためにAs分圧を使用する従来の手法でアニーリングが実施される。したがって、プロセスガスに関する指標には相反するものがある。しかしながら、この操作方法では、ウェーハがエッチングされる限り、アニーリング後の予備的もしくは最終的な研磨が予定されているので、表面に近い領域において予想される組成変化は重要ではない。
JP08−255799A、JP08−259396AおよびJP09−194300Aでは、800℃〜1000℃のT範囲における第2のアニーリングが、As分圧の下で実施され、その分圧は、対応する温度において化学量論的GaAsを超える圧力の少なくとも1.4〜2倍である。それにより、化学量論的不平衡、およびそれに付随するEL2濃度は、表面に近い領域において増加する。それらの公報には、この熱処理中のAs沈着物の挙動については記載されていない。
US5,137,847またはJP04−215439Aに記載される3ステップウェーハアニーリングにおいて、別のアニーリングが、As分圧の下で520〜730℃で実施される。この文献において、3ステップアニーリングは、均質化および微小欠陥の減少に関して最適であるとして示されている。
第1のアニーリングステップ後に要求される高い冷却速度は、不利な点であるとともに許容されないものである。なぜなら、高い確率で、高すぎる熱歪が生じ、転位の増大をもたらす(スリップライン形成)からである。これは、加熱と冷却の速度を200K/h以下または100K/h以下に限定する特開2002−274999号に合致し、両方の加熱と冷却の温度が温度Tに応じて変化する一定の温度体系に関するJP2001−135590Aにも一致する。しかしながら、転位の増大を避けるための加熱と冷却の臨界速度が、LEC−GaAsとVGF−GaAsとでは、それぞれ異なることが記載されていない。さらに、材料と労働の量は、アニーリングステップ数と共に大幅に増加する。
JP09−199508Aにおいて、アニールされるGaAsウェーハを互いに重ねること、規定された圧力の下で弾性エレメントを経て互いにウェーハを押付けること、および800〜1000℃の温度範囲において、容器内で非酸化性雰囲気(N、Ar、H、AsH)の下、ウェーハをアニールすることが開示されている。
JP05−08257Aは、垂直配置のウェーハをアニールする装置を開示する。その装置は、対応するウェーハを受容するために規定された間隙で切欠きを有する3個の方位的に変位されるサポートロッドから構成される。サポートロッドは、円錐フランジへ固定される。それらのロッドは、中空状に形成され、1個以上の熱エレメントを受容でき、また冷却ガスの供給を受けることができる。この装置は、対応する円錐切欠きを有する垂直に配置された石英アンプル中に挿入される。そのアンプルは、金属砒素を受容するために、その下部末端において伸張部分を有する。その伸張部分は、別個の加熱器中に突出し、その温度は、アンプル内のAs分圧を制御し、それにより、ウェーハの劣化を避ける。ウェーハは、幾つかの別個の加熱器を有する炉により加熱され、その加熱器は、ウェーハの挿入長さ全体を通して一定の温度を維持できるように、内部熱エレメント手段により制御される。アンプルを減圧排気できる。中に挿入されたウェーハを有するアンプルは、円錐切欠きを通して閉止できるか、または同様に溶融体で封止できる。
それぞれの床面に1個のウェーハの代わりに、2枚の裏側が接触したGaAsウェーハも、JP2000−294561に従って挿入できる。
JP06−302532A、同様に、JP10−287500AおよびJP10−289883Aによれば、ウェーハは、pBN、黒鉛、シリコン、タングステン、モリブデンのような耐熱材料から成るサポート上に載置され、これらのサポートは垂直または水平に積重ねられて、アニーリングアンプル中に挿入される。サポート上のウェーハの水平保管において、ウェーハサポート間の穴あけは、プロセスガスとの好適な交換に役立つ(JP10−321540A参照)。
EP0 3 99 662 Aは、A(III−V族)型およびA(II−VI族)型の半導体をアニールするプロセスを記載し、そこにおいて、表面がガラス封入薄膜により封入されている半導体は、イオン注入により生じた欠陥をアニールするために、急速な熱アニーリング(RTA)を受ける。処理装置において、カバー12が、スペーサリング11を通して約500μmの厚さを有するウェーハ1上に設けられ、そのリングは、典型的に600〜900μmの高さを有するので、ウェーハが膨張でき、かつウェーハへの均質な熱伝達を可能とする、少なくとも100μmの自由空間が形成される。封入薄膜は、ウェーハの半導体材料と自由空間との間の接触が不可能なように、ウェーハ表面上に遮断部を意図的に形成する。
US 5,219,632 JP 01−153481 A (US 5,047,370) JP 04−215439 A (US 5,137,847) JP 08−255799 A JP 08−259396 A JP 09−194300 A 特開2002−274999号公報 JP 2001−135590 A JP 09−199508 A JP 05−082527 A JP 2000−294561 JP 06−302532 A JP 10−287500 A JP 10−289883 A JP 10−321540 A EP 0 399 662 A D. Rumsby, R.M. Wafer, B. Smith, M. Tyjberg, M.R. Brozel, E.J. Foulkes: Tech. Dig. GaAsIC Symp., New York, IEEE, 1983, 34 O. Oda, H. Yamamoto, K. Kainosho, T. Imaizumi, H. Okazaki: Recent developments of bulk III-V materials: annealing and defect control, Inst. Phys. Conf. Ser. No 135, pp 285-293, 1993 H. Wenzl, W.A. Oates, K. Mika: Defect thermodynamics and phase diagrams in compound crystal growth processes, in: D.T. J. Hurle (ed.): Handbook of Crystal Growth, vol 1A, North-Holland, Amsterdam, 1993 DIN 51110/part 3 EN843-5(draft) W. Timischl: Qualitatssicherung, Carl Hanser Verlag Munchen Wien, 1996, ISBN 3-446-18591-1 Th. Bunger, D. Behr, St. Eichler, T. Flade, W. Fliegel, M. Jurisch, A. Kleinwechter, U. Kretzer, Th. Steinegger, B. Weinert in Mat. Sci. Technol. B80 (2001), 5 M. Naumann, J. Donecker, M. Neubert: Laser scattering experiments in VCz GaAs, J. Cryst. Growth 210 (2000) 203 P. Silverberg, P. Omeling, L. Samuelson: Appl. Phys. Lett. 52(1988)1689 R. Stibal, J. Windscheif, W. Jantz: Contactless evaluation of semi-insulating GaAs wafer resistivity using the time dependent charge measurement, Semicond. Sci. Technol. 6 (1991)995-1001 M. Wickert: "Physikalische Mechanismen der Homogenisierung elektrischer Eigenschaften von GaAs-Substraten" ("Physical Mechanisms of the Homogenization of Electric Properties of GaAs Substrates"), Dissertation, Albert-Ludwigs-Universitat Freiburg im Breisgau, 1998) M. Schaper, M. Jurisch, H.-J. Klaus, H. Balke, F. Bergner, R. Hammer, M. Winkler: Fracture Strength of GaAsWafers, in B. Michel, T. Winkler, M. Werner, H. Fecht(Eds.): Proceedings 3rd Internat. Conf. MicroMat 2000, April 17-19, 2000, Berlin F. Duderstadt: "Anwendung der von Karman'schen Plattentheorie und der Hertz'schen Pressung fur die Spannungsanalysezur Biegung von GaAs-Wafern im modifizierten Doppelringtest" ("application of the Karman plate theory and the Hertz pressing for the tension analysis for the bending of GaAswafers in the modified double ring test"), PhD thesis, TU Berlin, 2003
本発明の課題は、III−V族ウェーハ、好ましくはGaAs単結晶、特にVGF/VB生成ウェーハを経済的に生産する装置とプロセスを提供し、ならびに電気的かつ物理的な特性の良好な均質性、および改良された表面品質を有するウェーハを提供することである。
この課題は、本発明において、請求項1に係る装置により、請求項13または14に係るプロセスにより、および請求項26または27に係るGaAs単結晶ウェーハにより、本発明に従って解決される。好ましい実施態様が、従属請求項に記載される。
(1)請求項1に係る装置は、少なくともアニールされる表面にIII−V族半導体材を含むウェーハを、温度を上昇させて熱処理する装置であって、ウェーハをサポート上に載置したとき、ウェーハの前記表面上に、離間することなくまたは最大で2mm離間してカバーが設けられるような寸法で形成されたウェーハサポートユニットを少なくとも1個有していることを特徴とする。
(2)請求項2に係る装置は、請求項1に記載の熱処理装置において、前記ウェーハサポートユニットは、ウェーハが平坦に載置されるとともに、離間することなくまたは指定されたように離間して設けられる前記カバーによって微小容積部を形成する連続的な底部を含むことを特徴とする。
(3)請求項3に係る装置は、請求項1に記載の熱処理装置において、前記ウェーハサポートユニットは、アニールされる前記ウェーハ表面とその上に載置されるカバーとの距離が0.05〜0.75mmとなるような寸法で、形成されていることを特徴とする。
(4)請求項4に係る装置は、請求項1に記載の熱処理装置において、前記ウェーハサポートユニットは、さらに、空間径がウェーハ径と同等またはアニールされるウェーハの径の最大110%となるような寸法で、形成されていることを特徴とする。
(5)請求項5に係る装置は、請求項1に記載の熱処理装置において、前記ウェーハサポートユニットは、前記ウェーハ表面に対して妨害されずに自由にガスが出入りすることは不可能であるが、ウェーハサポートユニット外部に対して限定されたガス交換が可能なウェーハ収容空間を、前記カバーとともに形成することを特徴とする。
(6)請求項6に係る装置は、請求項1に記載の熱処理装置において、ウェーハサポートユニットが、第1(n番目の)ウェーハ用の支持底部を含み、第2((n+1)番目の)ウェーハを置くためにその上に積み重ねられるウェーハサポートユニットが、第1(n番目の)ウェーハの空間のための高さを制限する完全なカバーを形成するように、カセット形態で積載可能な複数のウェーハサポートユニットを備えていることを特徴とする。
(7)請求項7に係る装置は、請求項1に記載の熱処理装置において、前記ウェーハサポートユニットは、少なくとも一部分または全体が、ガス透過性および/または多孔質材料で作られていることを特徴とする。
(8)請求項8に係る装置は、請求項1に記載の熱処理装置において、前記カバーが、ガス透過性および/または多孔質材料で作られていることを特徴とする。
(9)請求項9に係る装置は、請求項7または8に記載の熱処理装置において、前記材料が、黒鉛粒子を圧縮することにより得られるガス透過性または微多孔質材料から成ることを特徴とする。
(10)請求項10に係る装置は、請求項1に記載の熱処理装置において、前記ウェーハを支持するサポートおよび/または前記カバーの材料は、高熱伝導率および高平面度を有するものであることを特徴とする。
(11)請求項11に係る装置は、請求項1に記載の熱処理装置において、前記ウェーハサポートユニットが、閉空間を形成するとともに、前記閉空間により形成される微小容積部と外部とを閉止する拡散遮断部を備えることを特徴とする。
(12)請求項12に係る装置は、請求項1に記載の熱処理装置において、融解されたシリカまたは石英ガラスから成る構成物を含まないことを特徴とする。
(13)請求項13に係るプロセスは、直径100mm以上のas−grownのIII−V族単結晶から分離されて調製されるとともに、少なくとも表面にIII−V族半導体材料を含むウェーハを、温度を上昇させて熱処理するプロセスであって、ウェーハの前記表面が、ガス透過性および/または多孔質材料により直接覆われている状態、またはウェーハの前記表面の上方に0mmを超えて最大で2mmの距離にて、ガス透過性および/または多孔質あるいはそうでない材料により覆われている状態で、前記ウェーハが熱処理されることを特徴とする。
(14)請求項14に係るプロセスは、III−V族半導体材料を含むウェーハを、温度を上昇させて熱処理するプロセスであって、直径100mm以上のas−grownのIII−V族単結晶から分離されて調製されたウェーハが、精製およびエッチング工程以降かつ縁部研削工程前に、少なくとも1個のウェーハサポートを備える石英を含まない熱処理装置により熱処理されることを特徴とする。
(15)請求項15に係るプロセスは、請求項13又は14に記載の熱処理プロセスにおいて、カバーの載置により寸法が定まる空間にウェーハの正面側が面するように、前記ウェーハが請求項1に記載の装置内に配置されることを特徴とする。
(16)請求項16に係るプロセスは、請求項13又は14に記載の熱処理プロセスにおいて、GaAs単結晶を含むウェーハが使用されることを特徴とする。
(17)請求項15に係るプロセスは、請求項13又は14に記載の熱処理プロセスにおいて、VGF法またはVB法により成長させた単結晶によってウェーハが調製されていることを特徴とする。
(18)請求項18に係るプロセスは、請求項13又は14に記載の熱処理プロセスにおいて、1段階の工程のみにおいてウェーハがアニーリングされることを特徴とする。
(19)請求項19に係るプロセスは、請求項13又は14に記載の熱処理プロセスにおいて、水素含有量が少なくとも0.5体積%で全圧が10〜20barである不活性ガス雰囲気下、750℃〜1100℃の温度範囲にて、ウェーハの熱処理が実施されることを特徴とする。
(20)請求項20に係るプロセスは、請求項13又は14に記載の熱処理プロセスにおいて、固体砒素が蒸発することあるいは他のいかなる手段によっても、ウェーハサポートユニットの外側でAs分圧が生じないことを特徴とする。
(21)請求項21に係るプロセスは、請求項13又は14に記載の熱処理プロセスにおいて、熱処理装置が、温度一定空間を供する容器または加熱炉内に配置されることを特徴とする。
(22)請求項22に係るプロセスは、請求項13又は14に記載の熱処理プロセスにおいて、アニーリング温度の維持時間が、As抽出深さが少なくとも20μmとなるように定められていることを特徴とする。
(23)請求項23に係るプロセスは、請求項13又は14に記載の熱処理プロセスにおいて、平均As抽出深さLeffが(数3)式またはその計算結果により、もしくは近似的に(数4)式により定められるように、アニーリング温度の維持時間が決定されることを特徴とする。
(数3)式において、D(T)は砒素の移動係数であり、T(t)はアニーリングの温度/時間プロファイルであり、tは合計時間である。
(数4)式において、D(T)はアニーリング温度Tにおける温度係数であり、tはアニーリング温度Tにおける維持時間である。
(24)請求項24に係るプロセスは、請求項13又は14に記載の熱処理プロセスにおいて、400℃と公称温度との温度範囲において、加熱速度を30〜40K/minから0まで減少させ、冷却速度を0から30〜40K/minまで増加させることを特徴とする。
(25)請求項25に係るプロセスは、請求項13又は14に記載の熱処理プロセスにおいて、転位密度が1x10cm−2以下であるas−grownのVB/VGFウェーハのEL2濃度が、少なくとも30%増加されることを特徴とする。
(26)請求項26に係るGaAs半導体単結晶ウェーハは、直径100mm以上で転位密度が1x10cm−2以下のGaAs半導体単結晶ウェーハであって、
ウェーハの63.2%(ワイブル分布)が損傷する破壊強度特性が、結晶アニールされた材料から得られるSI GaAsウェーハと比較して、少なくとも25%高いことを特徴とする。
(27)請求項27に係るGaAs半導体単結晶ウェーハは、直径100mm以上で転位密度が1x10cm−2以下のGaAs半導体単結晶ウェーハであって、
ウェーハの63.2%(ワイブル分布)が損傷する破壊強度特性が、1900MPaよりも高いことを特徴とする。
(28)請求項28に係るGaAs半導体単結晶ウェーハは、請求項26又は27に記載のGaAs半導体単結晶ウェーハにおいて、炭素および硼素以外の全不純物の濃度が5x1014cm−3以下、|Δ[EL2]/[EL2]|が7.5%以下およびσmesosが6%以下、Ipd(0.3〜2.0μm)が0.3cm−2未満であるという特徴を少なくとも1つ有することを特徴とする。
(29)請求項29に係るGaAs半導体単結晶ウェーハは、請求項26又は27に記載のGaAs半導体単結晶ウェーハであって、請求項13又は14に記載するプロセスにより得られることを特徴とする。
本発明およびその利点と好ましい実施態様を、下記にさらに詳細に説明するが、本発明は、それに限定されない。
少なくともアニールされる表面にIII−V族半導体材料を含むウェーハを、温度を上昇させて熱処理(アニーリング)する装置では、1個のウェーハサポートユニットを備え、そのユニットは、アニールされるウェーハをそのサポート上に載置したとき、ウェーハ表面上に、離間することなくまたは最大2mm離間してカバーが設けられるような寸法で、形成されている。
アニールされるウェーハの全面に広がる被覆材によってカバーが形成される場合に、本発明により特に優れた効果が得られる。
ウェーハサポートユニットは、サポートユニット毎に単一ウェーハの圧力を受けないサポート、たとえば、その静荷重だけを受けるサポートにすることができる。
ウェーハサポートの底面および/またはカバー、好ましくは底面とカバーの両方が、たとえば、全体または部分的に、特にウェーハに面する表面部位においてだけ、多孔質、特に微多孔質構造によって、ガス透過性を有するのがよい。サポートの底面および/またはカバーのガス透過性材料は、高い熱伝導率および高い平面度を有することが好ましい。適切なガス透過性材料としては、たとえば、妥当な多孔度を有する黒鉛、Alのようなセラミック、あるいはサーメットである。多孔度は、使用される材料および所望の条件(ウェーハ材料、アニーリング温度、サポートの底面からカバーまでの距離など)に応じ、当業者に知られている方法で調整でき、その際、好ましくはウェーハサポートの底面および/またはカバーは、少なくともウェーハ表面に面する表面に開孔を有する必要がある。ウェーハサポートの底面および/またはカバーのための多孔質材料の多孔度は、20体積%以下、好ましくは15体積%以下、より好ましくは10体積%以下が適切である。ウェーハサポートの底面および/またはカバーの一部分だけを多孔質またはガス透過性にすることもでき、その部分は、挿入されたウェーハを取囲む一方、残りの部分は、サファイア(Al)、SiO結合ZrOまたはSiCのような高い熱伝導率を有する気密材料により被覆される。ウェーハサポートの下面とカバーを形成し、拡散遮断部の領域(以下で詳細に説明する)すなわち積重ねられたカセットが互いに接触する周囲を除いて気密になっているSiC被覆黒鉛カセットでも、良好な効果が得られる。ウェーハサポートの下面および/またはカバー用の材料は、黒鉛を圧縮して製造されたものが好ましく、高純度黒鉛粒子から構成されるのがより好ましい。なぜなら、高純度黒鉛粒子により特に高い熱伝導率と高い平面度を達成できるからである。しかしながら、多孔質が残るまで強く圧縮できる他の超純粋材料または材料の混合物も好ましい。カバーは、サポート下面と同一のガス透過性多孔質材料から製造されているのが好ましい。これは、たとえば、以下で詳細に説明するカセットの実施態様により実現できる。
また、限定した距離を設けること、および/または細穴構造を設けることにより、微小容積部が形成される。アニールされる表面を備えるIII−V族半導体は、他の材料により封止または被覆されない。むしろ、この表面は、カバーまでの限定距離および/またはカバー材料の多孔質性のために、上述の微小容積部に接触することになる。これにより、III−V族半導体材料とIII−V族半導体に含まれる表面上方に形成される微小容積部との間で、物質交換を生じさせることができる。特に、好都合には、たとえば、AsまたはPのようなV族化合物の移動および/または交換を生じさせることが可能である。その一方、Ga粒子の形成による表面劣化を確実に排除でき、また、改善された使用特性を有するウェーハを、それにより特に効率的な方法で調製できる。COPsを減少することにより、改善された表面品質を達成できると共に、アニールされたウェーハの特有の破壊強度を大幅に向上できる。アニールされたウェーハの表面領域における特に良好な均質化は、微小容積部により生じるものと考えられる。ウェーハサポートユニットが、支持されるウェーハ表面とその上端に載置されるカバーまたは被覆材との間の距離が約0.05〜0.75mm、さらに好ましくは約0.2〜0.5mm、特に約0.3〜0.4mmとなって微小容積部が形成されるような寸法で構成されるならば、その効果が顕著である。たとえば、本発明はそれに限定するものではないが、約0.5〜1mmの典型的なウェーハ厚さの場合、サポートの底面と対応するウェーハサポートユニットのカバーとの間の距離は、少なくとも約0.5mm(すなわち、0.5mm厚さのウェーハを使用したときにウェーハ上に隙間なくカバーが置かれる)であり、最大で約3mm(すなわち、1mm厚さのウェーハを使用したときにウェーハからカバーまでの最大距離2mmを加えた)まで変化する。ウェーハサポートユニットは、容積部の径が、たとえば、処理されるウェーハの径の最大110%、好ましくは最大105%、さらに好ましくは最大101%のように、処理されるウェーハの径よりも大きく、特に僅かだけ大きくなるような寸法で構成されるのがさらに好ましい。
本発明の特定の実施態様において、ウェーハサポートユニットに、ウェーハ表面に対する妨害されない自由なガスの出入りが減少し好ましくは不可能になる限定されたウェーハ受容空間を形成することができる。一方、サポートユニットによるウェーハの気密封止は、望ましくない。したがって、微小容積部内の大気とウェーハサポートユニット外の大気との間に、一定のガス交換速度があるのが好ましいが、そのガス交換速度は、制限のないガス交換と比較して、かなり低下する。その技術的実現について、適切な拡散遮断部を参照して以下に詳細に説明する。
ウェーハサポートユニットは好ましくは、ウェーハの下面全体の支持が、連続的かつ水平で平坦になされるように設計する。支持をできるだけ均一にするために、サポート底部には穴あけが設けられていない。ウェーハの支持が、水平でも連続して均一でもない場合、特に個別の箇所で支持されている場合、アニールされた材料内の重力荷重が降伏応力(温度に左右される)を超えて、転位および受入れできないスリットラインが形成されるため、アニーリング処理中にウェーハの静荷重の影響により歪みが生じると思われるが、本発明により、このような歪みを避けることができる。GaAsでは、比較的密度が高いため、この影響が特に著しい。
別の利点は、加熱中と冷却中、および温度保持中において、均質な(半径方向の)温度分布となることである。その結果、ウェーハにおいて熱による歪の発生を回避でき、さらには、ウェーハの形状の全体的な変化(アニーリング前の状態と比較して、たとえば、「そり」の劣化)、およびウェーハとプロセスガスとの間の相互作用の局所的変化を回避できる。加熱と冷却の速度は、有利な温度可変方法で制御すればよい。
本発明によれば、プロセスガスとウェーハ表面との間の相互作用を均一にでき、全体的な形状品質およびウェーハの物理化学的表面状態から無関係にさせることができる。
好ましくはウェーハサポートユニット毎に単一のウェーハだけを支持することにより、ウェーハ相互の共焼結を避けることができる。ここでは、ウェーハは他のウェーハにより覆われない。
本発明に係る装置は、複数のウェーハサポートユニットを備えることが特に好ましく、そこにおいては、ウェーハサポートユニットが、第1(n番目の)ウェーハ用の支持底部を含み、第2((n+1)番目の)ウェーハを置くためにその上に積み重ねられるウェーハサポートユニットが、第1(n番目の)ウェーハの空間のための高さを制限する完全なカバーを形成するように、それらのユニットをカセット形態で積重ねることができる。
ウェーハサポートユニットは、その単一の形態、またはその複数の積重ねられたカセット形態において、適切な外周部を含み、その外周部は、処理されるウェーハの円形縁部の周りに形成され、その外側で微小容積部を閉止する。外周部は好ましくは、外部と微小容積部との間における制御されたまたは限定されたガス交換を可能とするために、ガス拡散遮断部を含む。これは、適切な構造形態、および/または隣接するウェーハサポートユニットの接触領域、特にそれらの間の接触面における材料選択により、好適に具体化される。適切な手段は、たとえば、隣接するウェーハサポートユニット間において、上端に載置されるウェーハサポートユニットの底部の内周が、下方に載置されるウェーハサポートユニットの外周内で係合される場合、および/または表面粗さや他の拡散を抑制する形状構造が設けられる場合に、ガス交換を気密的に排除しないカバー/サポート構造体である。代替または追加の拡散遮断部は、隣接するウェーハサポートユニットの円形縁部の接触面においてSiやAlNなどの拡散遮断層材料を形成することにより実現可能である。特に単純で有効な拡散遮断部は、ウェーハサポートユニットの周囲に設けられた1個以上の三角形状の突起により形成され、それらの突起は、隣接するウェーハサポートユニットの対応する断面の溝に係合する。積重ねられた実施態様において、最下部のウェーハサポートユニットの底部サポートと上端のウェーハサポートユニットのカバーを含んだ、上述のサポート底部および/またはカバーにおける細穴構造は、ガス拡散遮断部として、外部との高度に限定されたガス交換にも寄与できる。
アニーリングプロセスのために、ウェーハは、後にウェーハの機能面となる正面が微小容積部に面するように、装置内に挿入される。改善された特性を有する大形ウェーハを得るためには、III−V族半導体材料から成るウェーハが、先ず、たとえばワイヤラッピングやインホールソーイングにより、円筒形研削された後、約100mm超、任意選択的には約150mm超または200mm超の径を有するAs−grownのIII−V族単結晶から分離され、引続いて精製とエッチングの工程を経て、ついで縁部研削の工程が実施される以前に、石英アンプルのような融解されたシリカまたは石英ガラスを全く使用せずに操作される熱処理装置にて熱処理されるのがよい。上述のウェーハサポートユニットは、このようなウェーハ処理プロセスに使用するのが特に好適である。なぜなら、そのユニットは、融解されたシリカまたは石英ガラスを用いない熱処理装置に使用されるからである。石英のない環境下でのアニーリングは、Cuなどによる汚染のリスクを減少するのに役立つ。その結果、たとえば、炭素と硼素以外のすべての不純物の濃度を、好ましくは多くて約5x1014cm−3、さらに好ましくは多くて約2x1014cm−3までに制御することができる。また、そのプロセスは、一層容易かつ低コストで実施できる。さらに、上述したプロセスステップの順序により、表面領域における均一な抽出とウェーハの均質化を、特に優れた方法で実現できる。アニーリング後に引き続いて行われるウェーハの処理は、結晶アニールされたウェーハの工程に類して実施される。縁部研削は、好都合には、単一ウェーハのアニーリング後に実施され、それにより、なお存在していることがある、ウェーハ周囲縁部における不均質部または欠陥をなくすことができる。
本発明の着想により、100mm径以上のas−grownのIII−V族単結晶から分離されて準備され、少なくとも表面にIII−V族半導体材料を含むウェーハに対する熱処理プロセスをさらに設けることができる。そのプロセスにおいて、上述のウェーハは、温度上昇中に下記のように熱処理される。すなわち、ウェーハの表面を、ガス透過性および/または多孔質材料により直接被覆する、あるいは0mm超最大で約2mmの距離を設けて、ウェーハ表面上にガス透過性および/または多孔質材料あるいはそうでない材料で被覆する。
これらの代替手段により、微小容積部が、処理されるIII−V半導体の表面上に形成され、その微小容積部により、微小ガス空間中への、または微小ガス空間からのAsまたはPのようなV族構成成分の移動および/または交換が実現される。
被覆材料、すなわち、ガス透過性形態や多孔質形態、およびバルク形態の材料は、固体であり、かつ耐熱性を有する。好ましい材料は、黒鉛、Alのようなセラミック、および上述のサーメットである。ガス透過性形態または多孔質形態が選択されるならば、たとえば、上述の対応する出発材料を特定の形態、たとえば、黒鉛粒子を圧縮することにより、適切な多孔度を調整して得ることができる。好ましくは、処理されるウェーハの縁部および底面は、上述の材料により、直接または上述の距離で取囲まれる。
上述の実施態様における本発明のプロセスにより、複数ステップのアニーリング方式の代わりに、単一ステップのアニーリングが可能になる。それにより、熱処理のコストが減少する。
アニーリングは、約750〜1150℃、さらには約800〜1050℃の温度範囲で実施されるのが好ましい。雰囲気は、たとえば、窒素またはアルゴンによる不活性ガス、特に少なくとも約0.5体積%および約10〜20bar(約1x10〜2x10Pa)の全圧を有する不活性ガスから形成されるのが好ましい。たとえば、GaAsウェーハを調製する場合、As分圧を規定することなくas−grownのウェーハに対するアニーリングを有効に実施することができる。本発明の装置を単独で使用することにより、制御されたウェーハ表面からのAs抽出、および/または微小容積部に面するウェーハの表面領域におけるAs分布の調整を効果的なものにするために好ましいAs雰囲気が、上述の微小容積部において発生すると考えられる。InPウェーハのようなウェーハを調製する場合、微小容積部に面するウェーハの表面領域中への拡散、および/または表面領域におけるP分布の調整を効果的なものにするために規定されたP分圧下で、as−growmのウェーハに対するアニーリングを実施することは、他の方法では好都合である。
特に操作が容易なために、上述の本発明のアニーリング処理装置は、温度一定空間に単に載置することができる。使用される炉としては、複数の加熱器組立体が好ましい。たとえば、その炉は、1個のジャケット加熱器および2個(床面上に1個および上端に1個)のカバー加熱器を備えているのが好ましい。アニーリング炉におけるAs分圧の調整は、不要であり、またアニーリングを容易かつ効果的なものにするために省略されることもある。
アニーリング温度を維持する期間を、意図される用途に応じて、レーザ散乱トモグラフィー(LST)等により求めることができるV族構成成分の抽出(たとえば、Asの)や内方拡散(たとえば、Pの)、および/または分布調整の所望の有効深さを得るまで、延長することができる。
As抽出またはPの内方拡散、および/またはV族構成成分の濃度調整の好ましい深さは、少なくとも40μmである。しかしながら、その深さに限界はないし、その深さをウェーハの全体厚さ範囲内で延ばすことさえもできる。
アニーリング温度の所望の維持時間と平均As抽出深さLeffとの関係は、下記の式により示される。
ここで、D(T)は、Asの移動係数(以下の図6も参照)であり、T(t)は、アニーリングの温度/時間プロファイル(たとえば、以下の図4を参照)を指し、合計期間は、tにより示される。概算の場合には、下記の式、すなわち
が適用される。ここで、D(T)は、アニーリング温度Tにおける移動係数であり、tは、この温度における維持時間である。これにより、アニーリングスキームの加熱期間および冷却期間を考慮しないで済む。
このプロセスのさらに特定の利点は、加熱と冷却の速度それぞれを、温度依存性により可変的に調整可能であることから生じる。これにより、400℃と公称アニーリング温度との温度範囲において、加熱速度と冷却速度を30〜40K/minから0まで増減することが効果的である。
別の利点は、必要に応じて、転位密度が約1x10cm−2未満であるas−grownのVB/VGFウェーハのEL2濃度を、少なくとも約30%だけ増加させることである。さらに、EL2濃度とメゾスコピック抵抗の両方について、|Δ[EL2]/[EL2]|を約7.5%以下かつσmesosを約6%以下、さらには|Δ[EL2]/[EL2]|を約5%以下かつσmesosを約5%以下にまで、有益に均質化することができる。表面品質も大幅に改善される。それは、特に、大きく減少したlpd(輝点欠陥)に現れている。たとえば、lpd(0.3〜2.0μm)が約0.3cm−2未満となる。
本発明のプロセスの上述した有利な実施態様により、アニーリング処理を、ウェーハ製造プロセスにおける技術的順序に、問題のなく組込むことが可能となる。
本発明の装置とプロセスにより得ることができるIII−V族半導体ウェーハ、特にSi GaAs 単結晶ウェーハは、半導体デバイス製造に有益な高められた破壊強度を有する。さらに、これらのウェーハでは、半径方向におけるミクロスコピック均質性とメゾスコピック均質性が改善され、また機械化学的に研磨された表面の品質も改善される。特性が改善された理由は、化学構成成分、特に化学量論的組成を超えるAs量(GaAsの場合)またはP量(InPの場合)のようなIII−V族半導体化合物中のV族構成成分の濃度調整、および/またはEL2濃度分布のような物理的パラメータの均質化が、本発明の装置またはプロセスにより達成できるからであると考えられる。微小容積部を形成すること、およびガス雰囲気の構成成分と圧力のようなプロセスパラメータを選択的に調整することにより、GaAsにおけるAsの場合のようなV族構成成分の制御された抽出、またはInPにおけるPの場合のようなV族構成成分の制御された内方拡散を、本発明のウェーハアニーリングユニットとアニーリングカセットによって探求することができる。本発明の装置とプロセスの両方は、液体封入チョクラルスキー法(LEC)と比べ三次元温度領域における非線形性がかなり小さい、垂直ブリッジマン法(VB)およびその変形法(たとえば、垂直勾配凍結法、VGF)により成長させた単結晶から生成したSi GaAsウェーハの熱処理に適用することが好ましい。VB/VGF法で成長させたIII−V族結晶、およびそれから生成されるウェーハ、特に、100mm以上さらには150mm以上のような大径のSi GaAsウェーハでは、1x10cm−2未満の転位密度を示し、また、ウェーハの63.2%(ワイブル分布)が損傷する強度である破壊強度により規定される破壊強度特性が、結晶アニールされた材料から得られるSi GaAsウェーハのものと比較して、少なくとも約25%だけ増加する。この破壊強度特性は、±200MPa未満の信頼間隙で、約1900好ましくは約2000MPaよりも高い。この破壊強度特性は、たとえば、DIN 51110/part 3またはEN843−5 (draft)に記載されている標準方法、もしくはW.Timischi:Qualitatssicherung,Carl Hanser Verlag Munchen Wien,1996,ISBN 3-446-18591-1により測定することができる。この特性値を求めるために、2パラメータワイブル分布を適用すればよい。
本発明のプロセスにより、特に、独自の特徴の組合せを有するIII−V族半導体単結晶を得ることができる。その特徴の組合せは、約100mm好ましくは約150mm以上のウェーハ径、約1x10cm−2未満の転位密度、約5x1014cm−3好ましくは約2x1014cm−3以下の炭素と硼素以外の全不純物の濃度、|Δ[EL2]/[EL2]|が約7.5%好ましくは約5%以下となるEL2濃度の均質化、かつσmesosが約6%好ましくは約5%以下となるメゾスコピック均質化、および約0.3cm−2未満のIpd(0.3〜2.0μm)のようなパラメータの1つ以上好ましくはすべてにより定められる。
本発明、およびその好ましい実施態様を、添付図面に従って詳細に説明する。
図1に、またさらに詳細について図2に、本発明の実施形態における複数の個別のウェーハサポートユニット10を備える積重ねられたアニーリングカセットが、概略示されている。それぞれのウェーハサポートユニット10は、対応するウェーハ(図示されない)を受容できる。ウェーハは裏側で、それぞれのカセットの床面または底面に載置される。そのカセットは、たとえば、高い温度伝導率を有し高密度ではあるがガス透過性のある黒鉛から製造され、可能なかぎり最高の平面度を有する。それぞれが同一である個別のカセットは、周縁部において直接接触して積重ねることができる。そして、重なるカセットユニットの底面が、下にあるカセットユニットのカバー閉止部材をなし、空間(ウェーハ厚さdに適合されて図示される合計高さHを有する)が、ウェーハを受容するように残される。好ましくは、別の空き容積部が確保される。微小容積部は、ウェーハサポート自体の開放細穴構造により形成される。そして、好ましい実施形態では、カバーとウェーハ表面との間に距離(H−d)が形成されると、微小容積部は、この選択された距離に従って付加的に形成される空き容積部により形成される。後者の場合、空き容積部は、最大で2mm、好ましくは0.5〜0.75mm、より好ましくは0.2〜0.5mm、特に0.3〜0.4mmの高さのウェーハ表面(図示されない)までの距離と、処理されるウェーハの径よりも大きいウェーハサポートの径2R、たとえば、処理されるウェーハの径の最大で110%、好ましくは最大で105%、より好ましくは最大で101%の径とにより与えられる。空き容積部は、周囲縁部においてカバー/底面係合構造15により外側に対して閉止される。別のガス拡散遮断部が、ウェーハサポートユニットの支持縁部上に付加的に設けられている。そのガス拡散遮断部は、好ましくは、下にあるウェーハサポートユニット上に円形縁部16により形成される。そして、円形縁部は、上に重なる被覆ウェーハサポートユニットの対応する溝または窪み17内に係合されている(図2参照)。アニーリングカセット全体の上端カバーとしては、ウェハで占有されていない又はダミーウェーハで占有されたウェーハサポートユニット、もしくは専有カバーを設けることができる(図示されない)。
このようにして、たとえば、JP09−199506Aに記載されるような、個別のウェーハの不都合な直接接触が避けられる。使用可能なカセット(ウェーハサポートユニット)数は、使用されるアニーリング炉の温度一定ゾーンの長さに左右され、ここで例示される実施形態においては、その数は90個であった。たとえば、2箇所の円弧三角状縁部と溝(図2参照)から形成される拡散遮断部は、主にアニーリング中に生じる微小容積部からのAs損失を、微小多孔質黒鉛を通した拡散移動の量までに減少する。したがって、微小容積部を有するカセットは、たとえば、ウェーハ表面への自由なガスの出入りを可能にするJP05−082527AおよびJP06−302532A等の従来技術に記載されるウェーハサポートユニットとは基本的に異なる。さらに、各箇所または特定の各領域におけるサポートに関する上述した問題(特に、JP05−082527A)は、本発明のウェーハサポートユニットのウェーハ主表面全体でのサポートにより、確実に避けられる。さらにまた、アニーリング温度までの加熱、およびその温度からの冷却の両方を促進でき、それにより、温度保持期間中におけるウェーハ上の温度不均質化が減少する。
使用されるウェーハの厚さは、従来の製造プロセスにおけるような切断された厚さに対応する。すなわち、本発明のウェーハアニーリングは、ウェーハ製造プロセスの寸法連鎖の修正が要求されない。
図3に概略示されるように、ウェーハをカセット内に載置した後、カセットの外径に適合する黒鉛チューブが、温度領域を均質化するために、カセット積重ね層を取囲むように配置される。次いで、黒鉛チューブは、黒鉛プレートにより両端部で閉じられる。このようにして形成されたアニーリング組立体(図3において、参照符号100により示される)が、垂直低温壁アニーリング炉の温度一定ゾーン中に挿入される。その炉は、複数の加熱器の組立体を備えるか、または図3に示されるように、1個のジャケット加熱器200と2個(床面と上端)の加熱器300を含み、水冷式で減圧排気圧力の容器(図3では図示されない)内に収容される。その結果、従来では、石英アンプル内に通常適用されたアニーリング炉内のAs分圧が不要となる。
上述した構成では、石英から成る構成部材を含まないので、石英から生じる汚染が排除される。
ウェーハの熱処理は、1体積%以下の水素を添加した液体ガスからそれぞれ放出される純窒素または純アルゴンの下で実施される。ガス圧を加える前、その圧力容器は交互に、10−3mbarまで減圧排気され、純窒素で洗浄される。かくして、工数を要しかつ煩雑なAs分圧下でのアニーリングを不要にできる。ウェーハの熱処理は、800〜1050℃の温度範囲でアニールされ、プロセスガスの全圧は、10〜15bar(1x10〜1.5x10Pa)である。アニーリング時間は、所望の抽出深さに左右され、一例を以下の実施例1においてさらに詳細に説明する。特有の温度/時間プロファイルを図4に示す。それにより、加熱速度と冷却速度は、温度依存の仕方で調整できることが分かる。
下記の実施例により、本発明の詳細についてさらに知ることができる。
(実施例1)
目標径100mmのSI VGF GaAs結晶を、VGF法により成長させた。そのプロセスは、Th. Bunger, D. Behr, St. Eichler, T. Flade, W. Fliegel, M. Jurisch, A. Kleinwechter, U. Kretzer, Th. Steinegger, B. Weinert in Mat. Sci. Technol. B80 (2001), 5に詳細に説明されている。その結晶は、初期状態の特徴化のために、熱処理、クロッピング、円筒形研削、平坦化および試料採取をした後に、標準厚さd(725±8)μmのウェーハを、インホールソーイングにより得るようにさらに加工した。そのウェーハは、標準技術により、縁部研削、清浄エッチング、洗浄、および乾燥を行い、非酸化性雰囲気(N)の下で使用するまで保管した。
本発明のカセット(約100mm径)中へのウェーハの組込みを、層流ボックス内で実施した。装置の全てのカセットには、ウェーハ(特にダミーウェーハ)が充填された。ウェーハ上方の空き空間は、0.3mmであった。
積重ねられたカセットを、上述の方法でアニーリング組立体になるように完成させ、ついで垂直方向に、3個の個別に制御できる加熱器を有するアニーリング炉中に載置した。その圧力容器は、3回交互に減圧排気(各々の最終真空度は10−3mbar以下)し、引続いて、13barの圧力(対応するアニーリング温度における)までの超純粋窒素を充填した。その最終充填は、超純粋窒素で実施され、その窒素へ1体積%のHが加えられた。アニーリングは、それぞれ5時間の維持時間で、950、1000、1050、および1140℃の公称温度で各々実施した。加熱速度は、400℃までは40K/minであり、それを超える温度での加熱速度は、公称温度に達するとき0K/minに近づく速度まで、その公称温度までの時間と共に線形に減少させた。室温までの冷却は、対応する反対の方法で実施した。
水素の添加により、酸化物層の形成、ひいては熱処理中に任意に起こりうるAs脱離の抑制が弱められる。水素により表面拡散が強まるため、過剰なガリウム粒子への凝集が無くされる。アニーリング後のウェーハ表面の粗度は、切断/エッチングされた表面のものと比較して大幅に小さくなる。
アニールされたウェーハは、引続いて、標準技術、すなわち縁部研削を行わずに、レーザラベリング、損傷エッチング、両面予備研磨および片面(正面側)最終研磨により加工した。これにより、それぞれ除去された表面平行層の厚さが決まる。
ウェーハアニーリング後のAs沈着物のサイズ分布は、既知の方法である、レーザ散乱トモグラフィー(LST、これに関しては、M. Naumann, J. Donecker, M. Neubert: Laser scattering experiments in VCz GaAs, J. Cryst. Growth 210 (2000) 203を参照)により、所謂縁部観察で調べた。すなわち、ウェーハ表面の縁部に近い領域を照射して、破損縁部から放出される散乱光を測定した。図5において、ウェーハ領域における例を、マトリックス析出物(左側)とデコレーション析出物(右側)とに関して図示する。ウェーハの正面側は、上端に面する。
ウェーハ表面は、破線により示される。表面に平行な領域Δにおいて、マトリックス析出物は見出されない。ほぼ同一厚さの領域Δに対応する領域において、デコレーション析出物の散乱強度が、同様に大幅に減少している。As沈着物が、熱処理によりAs抽出と共に溶解していること、またはそれらのサイズ分布が、より小さい寸法に移行していることがわかる。それらの相関において、ウェーハ表面上のCOPs数は、初期状態と比べて大幅に減少している。
As抽出を特徴づける移動係数は、Asの沈着のない領域の容易に測定可能な深さから予測した。図6において、移動係数が、相互のアニーリング温度に対してプロットされる。規定された温度における所望の抽出深さを得るために必要な維持時間を、それにより予測できる。それは、容易に適用できる計算式に関する上述の説明が参照される。たとえば、必要な維持時間は、980℃における70μmの平均抽出深さの場合に4時間である。As沈着物の平均サイズは、平均抽出深さよりも大きいウェーハ表面からの距離においてアニールされないウェーハに典型的なサイズまで急速に増加する。
アニールされたウェーハのウエッジエッチングされた試料により、アニールされたウェーハの表面に近く位置し、As沈着物の減少されたサイズを有する平均抽出深さに左右される層は、EL2濃度の減少によりp型導電性を有することが確定された。70μmの平均抽出深さでは、p型層の厚さは約20μmである。As抽出により依然影響される、アニールされたウェーハ中にさらに延びる厚さ領域は、半単離(SI)の状態のままである。p型層は、アニールされたウェーハの損傷エッチングおよび先行研磨により確実に除去される。
転位エッチピット密度、伸張光学的手法で求められる残留歪レベル、および二重結晶ロッキングカーブマッピングにより求められた半幅値によって、アニールされたウェーハの構造的完全性を評価したところ、結晶アニールされたウェーハの場合に対応する結果に対し相違がないことが明らかになった。
(実施例2)
アニールされていない円筒形に研磨されて切欠きされた152mm径のSI VGF GaAs単結晶を、ワイヤラッピングにより、(774±8)μmの平均厚さを有するウェーハに加工した。そのウェーハは、清浄エッチングおよび損傷エッチングがなされ、第1の実施例で述べたように、約153mmの内径を有している。そして、そのウェーハを、ウェーハの上方に0.4mmの空き空間高さを備えた本発明のカセット中に載置した。熱処理は、4時間の維持時間で、980℃において実施した。加熱と冷却の速度は、第1の実施例で述べた値と同一であった。公称温度におけるN/Hプロセスガスの作動圧力は、12barであり、その水素含有量は、1体積%であった。
同一の結晶から生じる比較対象のウェーハと同様にアニールされたウェーハに対して、縁部研削、レーザラベリング、損傷エッチング、および両面予備研磨と片面最終研磨を行い、最終浄化した。ウェーハの最終厚さは、(690±5)μmとなり、150mm径のウェーハの許容上限であった。引続いて、標準手順により、Surfscan6420(KLA−Tencor)を使用することによる所謂「輝点欠陥」(lpd)の判断を通して、(0.2〜2.0)μmと(0.3〜2.0)μmの分類されたサイズ範囲におけるCOPs数、およびSUPERSORTTMを使用することによるウェーハの形状パラメータを測定した。
表1において、ウェーハアニーリング後のCOPsの平均数が、従来の結晶アニーリングがなされた比較対象ウェーハのものと比較される。ウェーハアニーリングにより、COPs数は、対応するサイズ分布において1桁以上減少されたことが明らかである。比較対象材料と比較すると、頻度分布は、本発明のウェーハアニーリング後は狭く、As沈着物制御用の、本発明の抽出プロセスが非常に良好な再現性と信頼性を有していることが示される。
アニールされたウェーハは、2度目の両面予備研磨と片面最終研磨が行われ、再び測定された。ここで厚さは、(655±5)μmの許容下限の範囲内であった。ウェーハ表面上のCOPs数は、第1の研磨ステップ後よりも高かったが、仕様限界よりも依然低かった。抽出深さを選択することにより、それぞれの仕様限界より低いウェーハの許容厚さ範囲全体において、COPs数を減少させることが可能である。
ウェーハの形状パラメータの測定結果を表2に示すが、大幅な相違はない。かくして、本発明のカセットにおけるアニーリングは、従来の手順操作と比べてウェーハの形状パラメータの劣化をもたらさない。
デバイスエレメントに関連する特性の均質性を評価するために、アニールされたウェーハのEL2濃度を、<110>方向のウェーハ半径(0〜R)に沿う7.5mm幅のセクターにおいて、そのセクターに直交する約30μmかつそれに平行な270μmの横方向解像度で、表示させて測定した。その測定は、Silverberg et al.(P. Silverberg, P. Omeling, L. Samuelson: Appl. Phys. Lett. 52(1988)1689)による光イオン化断面を使用する、既知であるλ=1064nmの近赤外線吸収法により実施した。さらに、1.0nmの解像度での電気抵抗率の全体ウェーハマッピングを、R.Stibal et al.(R. Stibal, J. Windscheif, W. Jantz: Contactless evaluation of semi-insulating GaAs wafer resistivityusing the time dependent charge measurement, Semicond. Sci. Technol. 6 (1991)995-1001)のTDCM法により測定した。
本発明のウェーハアニーリングにより、ウェーハの平均EL2濃度が、標準的な結晶アニーリング後の結晶から生じるウェーハと比較して、1.4x1016cm−3まで約30%増加した。表3から明らかになるように、平均EL2濃度の相対的標準偏差が、ウェーハアニーリング後に12〜16%から4〜5%まで減少している。EL2分布のメゾスコピック均質性(M. Wickert: "Physikalische Mechanismen der Homogenisierung elektrischer Eigenschaften von GaAs-Substraten" ("Physical Mechanisms of the Homogenization of Electric Properties of GaAsSubstrates"), Dissertation, Albert-Ludwigs-Universitat Freiburg im Breisgau, 1998を参照)は、結晶アニーリング後に約9%であったが、ウェーハアニーリングの手段により約4%まで改善された。EL2濃度の増加に対応して、ウェーハの平均抵抗率が減少した。改善されたEL2均質性に類似して、アニールされたウェーハは、抵抗率のマクロスコピック均質性およびメゾスコピック均質性が改善された。
アニールされたウェーハの構造的に優れた特性を評価するために、転位エッチピット密度を、標準的なKOHエッチングを行って全体のウェーハマッピングを測定することにより求め、また、<110>ロッキング軸および1×2mm測定スポットサイズと同様の1×1mmステップ幅を使用して{004}−Cu−Kα二重結晶ロッキングカーブマッピングの平均半幅値を求めた。これらの評価結果を、表4に示す。
結晶アニールされたウェーハの対応する結果との著しい相違は見出されなかった。すなわち、アニールされたウェーハの構造的に優れた特性は、本発明のアニーリング装置における本発明の熱処理により影響を受けない。
(実施例3)
それぞれの目標径が150mmである3個のアニールされていないSI VGF GaAs単結晶と3個の結晶アニールされたSI VGF GaAs単結晶とを、クロッピングと円筒形研削後に、ワイヤラッピングの手段により平均厚さ(770±8)μmのウェーハに加工した。そのウェーハに対して、清浄エッチングと損傷エッチングとをなし、ついで第1の実施例で述べたように、約153mmの内径と0.4mmの空き空間高さを有する本発明のカセット中に載置した。熱処理は4時間の維持時間で、980℃において実施した。加熱と冷却の速度は、第1の実施例で述べた値と同一であった。公称温度におけるN/Hプロセスガスの作動圧力は、11〜13barであり、その水素含有量は、1体積%であった。
アニールされたウェーハに対し、標準手順に従って縁部研削、レーザラベリング、損傷エッチング、および両面予備研磨と片面最終研磨を行い、最終研磨した。ウェーハの一部分は、2度目の両面予備研磨と片面最終研磨を行った。
これらのウェーハを用いて、破壊強度を、COPs数を求めた後に測定した。その測定は、SCHAPER et al.により詳細に説明されている改訂二重リング検査(M. Schaper, M. Jurisch, H.-J. Klaus, H. Balke, F. Bergner, R. Hammer, M. Winkler: Fracture Strength of GaAs Wafers, in B. Michel, T. Winkler, M. Werner, H. Fecht (Eds.): Proceedings 3rd Internat. Conf. MicroMat2000, April 17-19, 2000, Berlin)を使用して実施した。内径142mmのサポートリングはPTFE製であり、荷重を1/8インチ径のステンレス鋼球によりウェーハの中心へ加えた。最終研磨されたウェーハ正面側それぞれは、張力を受けた。荷重/曲げカーブを、破壊まで記録した。試験結果は、破壊荷重/最大曲げ(Fmax、f)の対比から構成される。測定結果は、675μmの均一なウェーハ厚さまで標準化した。この標準化、および破壊荷重に基づく破壊強度の計算は、F.DUDERSTADTによる破壊検査(F. Duderstadt: "Anwendung der von Karman'schen Plattentheorie und der Hertz'schen Pressung fur die Spannungsanalyse zur Biegung von GaAs-Wafern im modifizierten Doppelringtest" ("application of the Karmanplate theory and the Hertz pressing for the tension analysis for the bending of GaAs wafers in the modified double ring test"), PhD thesis, TU Berlin, 2003)の理論分析に基づいて実施した。
結晶アニールされたSI VGF GaAs単結晶のウェーハでの結果と比較して、ウェーハアニーリング後のウェーハの特徴的な破壊強度を、表5に示す。
アニールされたウェーハの特徴的な破壊強度は、結晶アニールされたウェーハのものよりも、かなり高い。この相違の理由は、表面に近い領域においてウェーハアニーリングによってAs沈着物の平均サイズが減少したこと、および結晶アニールされた材料と比較してそこから生じるウェーハ表面上のCOPsの平均サイズが小さいことに基づくと考えられる。明らかに、COPsは、破壊プロセスを開始する種として作用する。
比較対象ウェーハ
比較対象のために取り上げたウェーハは、結晶アニーリング後のSI VGF GaAs単結晶から製造された。アニーリングは、10時間の維持時間で、800℃において1barのAs分圧の下で石英アンプル内で実施した。加熱と冷却の速度は、400℃を超える温度では0.5K/minであった。
本発明は、特定の実施例に限定されないし、これらの実施例は、本来もっぱら説明上のものであり、かつ説明用として役立つものである。種々の実施形態と実施例を、適宜、必要に応じて組合せることができる。さらに、当業者は、ここに説明される実施形態の種々の変更態様および変形態様を、付属クレームにより明示される本発明の要旨と範囲内で実施できることが分かるであろう。
本発明の複数の単一ウェーハサポートユニットを備える積重ねられたアニーリングカセットの実施形態の断面を概略的に示す図である。 図1における実施形態をさらに詳細に示す図であり、付加的な拡散遮断部の実施態様の概略を示す。 複数のウェーハサポートユニットの積重ねが載置されるアニーリング炉を断面で概略的に示す図である。 本発明の1ステップウェーハアニーリングの場合における温度/時間プロファイルの一例を示す図である。 マトリックス析出物(左図)とデコレーション析出物(右図)とに関して、断面縁部図で示されるアニールされたウェーハのLSTマッピングを示す図である。 抽出ウェーハアニーリングの場合における有効移動係数の温度依存性を示す図である。
符号の説明
10 ウェーハサポートユニット
15 カバー/底部係合構造部材
16 円形縁部
17 窪み
100 参照符号
200 ジャケット加熱器
300 加熱器

Claims (29)

  1. 少なくともアニールされる表面にIII−V族半導体材料を含むウェーハを、温度を上昇させて熱処理する装置であって、
    ウェーハをサポート上に載置したとき、ウェーハの前記表面上に、離間することなくまたは最大で2mm離間してカバーが設けられるような寸法で形成されたウェーハサポートユニットを少なくとも1個有していることを特徴とする熱処理装置。
  2. 前記ウェーハサポートユニットは、ウェーハが平坦に載置されるとともに、離間することなくまたは指定されたように離間して設けられる前記カバーによって微小容積部を形成する連続的な底部を含むことを特徴とする請求項1に記載の熱処理装置。
  3. 前記ウェーハサポートユニットは、アニールされる前記ウェーハ表面とその上に載置されるカバーとの距離が0.05〜0.75mmとなるような寸法で、形成されていることを特徴とする請求項1に記載の熱処理装置。
  4. 前記ウェーハサポートユニットは、さらに、空間径がウェーハ径と同等またはアニールされるウェーハの径の最大110%となるような寸法で、形成されていることを特徴とする請求項1に記載の熱処理装置。
  5. 前記ウェーハサポートユニットは、前記ウェーハ表面に対して妨害されずに自由にガスが出入りすることは不可能であるが、ウェーハサポートユニット外部に対して限定されたガス交換が可能なウェーハ収容空間を、前記カバーとともに形成することを特徴とする請求項1に記載の熱処理装置。
  6. ウェーハサポートユニットが、第1(n番目の)ウェーハ用の支持底部を含み、第2((n+1)番目の)ウェーハを置くためにその上に積み重ねられるウェーハサポートユニットが、第1(n番目の)ウェーハの空間のための高さを制限する完全なカバーを形成するように、カセット形態で積載可能な複数のウェーハサポートユニットを備えていることを特徴とする請求項1に記載の熱処理装置。
  7. 前記ウェーハサポートユニットは、少なくとも一部分または全体が、ガス透過性および/または多孔質材料で作られていることを特徴とする請求項1に記載の熱処理装置。
  8. 前記カバーが、ガス透過性および/または多孔質材料で作られていることを特徴とする請求項1に記載の熱処理装置。
  9. 前記材料が、黒鉛粒子を圧縮することにより得られるガス透過性または微多孔質材料から成ることを特徴とする請求項7または8に記載の熱処理装置。
  10. 前記ウェーハを支持するサポートおよび/または前記カバーの材料は、高熱伝導率および高平面度を有するものであることを特徴とする請求項1に記載の熱処理装置。
  11. 前記ウェーハサポートユニットが、閉空間を形成するとともに、前記閉空間により形成される微小容積部と外部とを閉止する拡散遮断部を備えることを特徴とする請求項1に記載の熱処理装置。
  12. 融解されたシリカまたは石英ガラスから成る構成物を含まないことを特徴とする請求項1に記載の熱処理装置。
  13. 直径100mm以上のas−grownのIII−V族単結晶から分離されて調製されるとともに、少なくとも表面にIII−V族半導体材料を含むウェーハを、温度を上昇させて熱処理するプロセスであって、
    ウェーハの前記表面が、ガス透過性および/または多孔質材料により直接覆われている状態、またはウェーハの前記表面の上方に0mmを超えて最大で2mmの距離にて、ガス透過性および/または多孔質あるいはそうでない材料により覆われている状態で、前記ウェーハが熱処理されることを特徴とする熱処理プロセス。
  14. III−V族半導体材料を含むウェーハを、温度を上昇させて熱処理するプロセスであって、
    直径100mm以上のas−grownのIII−V族単結晶から分離されて調製されたウェーハが、精製およびエッチング工程以降かつ縁部研削工程前に、少なくとも1個のウェーハサポートを備える石英を含まない熱処理装置により熱処理されることを特徴とする熱処理プロセス。
  15. カバーの載置により寸法が定まる空間にウェーハの正面側が面するように、前記ウェーハが請求項1に記載の装置内に配置されることを特徴とする請求項13又は14に記載の熱処理プロセス。
  16. GaAs単結晶を含むウェーハが使用されることを特徴とする請求項13又は14に記載の熱処理プロセス。
  17. VGF法またはVB法により成長させた単結晶によってウェーハが調製されていることを特徴とする請求項13又は14に記載の熱処理プロセス。
  18. 1段階の工程のみにおいてウェーハがアニーリングされることを特徴とする請求項13又は14に記載の熱処理プロセス。
  19. 水素含有量が少なくとも0.5体積%で全圧が10〜20barである不活性ガス雰囲気下、750℃〜1100℃の温度範囲にて、ウェーハの熱処理が実施されることを特徴とする請求項13又は14に記載の熱処理プロセス。
  20. 固体砒素が蒸発することあるいは他のいかなる手段によっても、ウェーハサポートユニットの外側でAs分圧が生じないことを特徴とする請求項13又は14に記載の熱処理プロセス。
  21. 熱処理装置が、温度一定空間を供する容器または加熱炉内に配置されることを特徴とする請求項13又は14に記載の熱処理プロセス。
  22. アニーリング温度の維持時間が、As抽出深さが少なくとも20μmとなるように定められていることを特徴とする請求項13又は14に記載の熱処理プロセス。
  23. 平均As抽出深さLeffが、(数1式)またはその計算結果より、もしくは近似的に(数2式)により定められるように、アニーリング温度の維持時間が決定されることを特徴とする請求項13又は14に記載の熱処理プロセス。
    (数1)式において、D(T)は砒素の移動係数であり、T(t)はアニーリングの温度/時間プロファイルであり、tは合計時間である。
    (数2)式において、D(T)はアニーリング温度Tにおける温度係数であり、tはアニーリング温度Tにおける維持時間である。
  24. 400℃と公称温度との温度範囲において、加熱速度を30〜40K/minから0まで減少させ、冷却速度を0から30〜40K/minまで増加させることを特徴とする請求項13又は14に記載の熱処理プロセス。
  25. 転位密度が1x10cm−2以下であるas−grownのVB/VGFウェーハのEL2濃度が、少なくとも30%増加されることを特徴とする請求項13又は14に記載の熱処理プロセス。
  26. 直径100mm以上で転位密度が1x10cm−2以下のGaAs半導体単結晶ウェーハであって、
    ウェーハの63.2%(ワイブル分布)が損傷する破壊強度特性が、結晶アニールされた材料から得られるSI GaAsウェーハと比較して、少なくとも25%高いことを特徴とするGaAs半導体単結晶ウェーハ。
  27. 直径100mm以上で転位密度が1x10cm−2以下のGaAs半導体単結晶ウェーハであって、
    ウェーハの63.2%(ワイブル分布)が損傷する破壊強度特性が、1900MPaよりも高いことを特徴とするGaAs半導体単結晶ウェーハ。
  28. 炭素および硼素以外の全不純物の濃度が5x1014cm−3以下、
    |Δ[EL2]/[EL2]|が7.5%以下およびσmesosが6%以下、
    Ipd(0.3〜2.0μm)が0.3cm−2未満
    であるという特徴の少なくとも1つを有することを特徴とする請求項26又は27に記載のGaAs半導体単結晶ウェーハ。
  29. 請求項13又は14に記載するプロセスにより得られることを特徴とする請求項26又は27に記載のGaAs半導体単結晶ウェーハ。
JP2006182318A 2005-07-01 2006-06-30 Iii−v族ウェーハの加熱装置およびプロセス、ならびにアニールiii−v族半導体単結晶ウェーハ Active JP5690462B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE200510030851 DE102005030851A1 (de) 2005-07-01 2005-07-01 Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
DE102005030851.1 2005-07-01
US69782605P 2005-07-08 2005-07-08
US60/697,826 2005-07-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014109915A Division JP5998175B2 (ja) 2005-07-01 2014-05-28 Iアニールiii−v族半導体単結晶ウェーハ

Publications (2)

Publication Number Publication Date
JP2007081372A true JP2007081372A (ja) 2007-03-29
JP5690462B2 JP5690462B2 (ja) 2015-03-25

Family

ID=36933419

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006182318A Active JP5690462B2 (ja) 2005-07-01 2006-06-30 Iii−v族ウェーハの加熱装置およびプロセス、ならびにアニールiii−v族半導体単結晶ウェーハ
JP2014109915A Active JP5998175B2 (ja) 2005-07-01 2014-05-28 Iアニールiii−v族半導体単結晶ウェーハ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014109915A Active JP5998175B2 (ja) 2005-07-01 2014-05-28 Iアニールiii−v族半導体単結晶ウェーハ

Country Status (3)

Country Link
US (2) US8025729B2 (ja)
EP (1) EP1739213B1 (ja)
JP (2) JP5690462B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010084878A1 (ja) * 2009-01-20 2010-07-29 住友電気工業株式会社 導電性GaAsの結晶と基板およびそれらの作製方法
JP2010528964A (ja) * 2007-06-06 2010-08-26 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 原料の溶融物から結晶を製造するための構成および方法、ならびに単結晶
JP2015006988A (ja) * 2007-05-09 2015-01-15 エーエックスティー,インコーポレーテッド ガリウムベース材料及び第iii族ベース材料の製造方法
JP2015513790A (ja) * 2012-02-16 2015-05-14 サン−ゴバン グラス フランスSaint−Gobain Glass France コーティングされた基板を処理するプロセスボックス、アッセンブリ及び方法
WO2015114732A1 (ja) * 2014-01-28 2015-08-06 株式会社サイオクス 半導体基板の製造方法
JP2017055116A (ja) * 2015-09-11 2017-03-16 国立大学法人三重大学 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1739213B1 (de) * 2005-07-01 2011-04-13 Freiberger Compound Materials GmbH Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
US8357243B2 (en) 2008-06-12 2013-01-22 Sixpoint Materials, Inc. Method for testing group III-nitride wafers and group III-nitride wafers with test data
US8764903B2 (en) 2009-05-05 2014-07-01 Sixpoint Materials, Inc. Growth reactor for gallium-nitride crystals using ammonia and hydrogen chloride
US8361225B2 (en) 2007-05-09 2013-01-29 Axt, Inc. Low etch pit density (EPD) semi-insulating III-V wafers
JP5241855B2 (ja) * 2008-02-25 2013-07-17 シックスポイント マテリアルズ, インコーポレイテッド Iii族窒化物ウエハを製造する方法およびiii族窒化物ウエハ
WO2009149299A1 (en) 2008-06-04 2009-12-10 Sixpoint Materials Methods for producing improved crystallinty group iii-nitride crystals from initial group iii-nitride seed by ammonothermal growth
JP5631746B2 (ja) * 2008-06-04 2014-11-26 シックスポイント マテリアルズ, インコーポレイテッド Iii族窒化物結晶を成長させるための高圧ベッセル、ならびに高圧ベッセルおよびiii族窒化物結晶を用いてiii族窒化物結晶を成長させる方法
WO2010045567A1 (en) * 2008-10-16 2010-04-22 Sixpoint Materials, Inc. Reactor design for growing group iii nitride crystals and method of growing group iii nitride crystals
WO2010060034A1 (en) * 2008-11-24 2010-05-27 Sixpoint Materials, Inc. METHODS FOR PRODUCING GaN NUTRIENT FOR AMMONOTHERMAL GROWTH
CN101775257A (zh) * 2009-01-14 2010-07-14 Axt公司 一种用于GaAs晶片的粗抛光溶液和粗抛光方法
DE102010018595A1 (de) * 2010-04-27 2011-10-27 Centrothem Photovoltaics Ag Verfahren zur Herstellung einer Verbindungshalbleiterschicht
KR101226958B1 (ko) * 2011-01-18 2013-01-28 연세대학교 산학협력단 액상 공정 산화물 박막의 제조 방법, 이를 이용한 전자 소자 및 박막 트랜지스터
DE102012003903A1 (de) * 2012-02-27 2013-08-29 Centrotherm Thermal Solutions Gmbh & Co. Kg Verfahren zur thermischen Behandlung von Siliziumcarbidsubstraten
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
US9954132B2 (en) * 2014-10-29 2018-04-24 General Electric Company Systems and methods for detectors having improved internal electrical fields
US10643876B2 (en) * 2016-06-28 2020-05-05 Murata Machinery, Ltd. Substrate carrier and substrate carrier stack
KR20180001999A (ko) * 2016-06-28 2018-01-05 테크-샘 아게 개선된 기판 스토리지 및 프로세싱
US10573545B2 (en) * 2016-06-28 2020-02-25 Murata Machinery, Ltd. Substrate carrier and substrate carrier stack
WO2018216440A1 (ja) 2017-05-26 2018-11-29 住友電気工業株式会社 Iii-v族化合物半導体基板およびエピタキシャル層付iii-v族化合物半導体基板
CN112575386A (zh) * 2020-11-25 2021-03-30 长沙理工大学 一种中子单色器用非完美单晶片的高温成形装置
CN112553694A (zh) * 2021-01-13 2021-03-26 山西烁科晶体有限公司 一种碳化硅单晶高温退火的方法及装置
DE102022130610A1 (de) * 2022-11-18 2024-05-23 Ams-Osram International Gmbh Herstellung eines substrats
CN117230528B (zh) * 2023-11-15 2024-01-30 山西中科潞安半导体技术研究院有限公司 一种有效提升半导体外延材料均匀性的方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58143520A (ja) * 1982-02-22 1983-08-26 Toshiba Corp 半導体結晶の熱処理方法
JPS61151099A (ja) * 1984-12-22 1986-07-09 Toshiba Corp GaAs単結晶の調質方法
JPS637624A (ja) * 1986-06-26 1988-01-13 ジ−・テイ−・イ−・ラボラトリ−ズ・インコ−ポレイテツド 3−v族化合物半導体材料中への導電形付与物質の拡散方法
JPH02303121A (ja) * 1989-05-01 1990-12-17 American Teleph & Telegr Co <Att> 半導体デバイスの製造方法
JP2545477B2 (ja) * 1988-02-24 1996-10-16 株式会社ジャパンエナジー 化合物半導体単結晶およびその製造方法並びにそれを用いた半導体装置
JPH08330397A (ja) * 1995-06-02 1996-12-13 Toshiba Ceramics Co Ltd 熱処理用基板保持具、熱処理方法および熱処理装置
JPH1036197A (ja) * 1996-04-26 1998-02-10 Sumitomo Electric Ind Ltd Iii−v族化合物半導体結晶の製造方法
JPH10321540A (ja) * 1997-05-20 1998-12-04 Mitsubishi Electric Corp アニール炉処理ボート
JPH1197448A (ja) * 1997-09-18 1999-04-09 Kemitoronikusu:Kk 熱処理装置とこれを用いた半導体結晶の熱処理法
JP2004002075A (ja) * 2002-05-30 2004-01-08 Hitachi Cable Ltd 半導体熱処理装置

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3462323A (en) * 1966-12-05 1969-08-19 Monsanto Co Process for the preparation of compound semiconductors
BE795005A (fr) * 1972-02-09 1973-05-29 Rca Corp Procede et appareil de croissance epitaxiale d'une matiere semi-conductrice a partir de la phase liquide et produit ainsi obtenu
US4057370A (en) * 1975-02-04 1977-11-08 Matsushita Electric Industrial Co., Ltd Electric blower assembly
US4062706A (en) * 1976-04-12 1977-12-13 Robert Arthur Ruehrwein Process for III-V compound epitaxial crystals utilizing inert carrier gas
JPS5914440B2 (ja) * 1981-09-18 1984-04-04 住友電気工業株式会社 CaAs単結晶への硼素のド−ピング方法
US4547256A (en) * 1982-12-20 1985-10-15 Motorola, Inc. Method for thermally treating a semiconductor substrate
JPH0750692B2 (ja) 1984-09-06 1995-05-31 日本電気株式会社 ▲iii▼―▲v▼族化合物半導体の熱処理方法
JPH0691020B2 (ja) * 1986-02-14 1994-11-14 日本電信電話株式会社 気相成長方法および装置
JPH0787187B2 (ja) * 1987-08-13 1995-09-20 古河電気工業株式会社 GaAs化合物半導体基板の製造方法
JPS6472999A (en) * 1987-09-14 1989-03-17 Nippon Mining Co Heat treatment of compound semiconductor single crystal
JP2745582B2 (ja) 1987-11-04 1998-04-28 ロンザ リミテッド 断熱コンテナの絶縁構造
US5219632A (en) * 1988-02-24 1993-06-15 Haruhito Shimakura Compound semiconductor single crystals and the method for making the crystals, and semiconductor devices employing the crystals
JPH0653639B2 (ja) 1988-10-31 1994-07-20 株式会社ジャパンエナジー 化合物半導体単結晶の製造方法
US4920078A (en) * 1989-06-02 1990-04-24 Bell Communications Research, Inc. Arsenic sulfide surface passivation of III-V semiconductors
JPH0380199A (ja) * 1989-08-18 1991-04-04 Nippon Mining Co Ltd p型GaAs単結晶基板およびその製造方法並びにそれを用いた半導体装置
US4999082A (en) * 1989-09-14 1991-03-12 Akzo America Inc. Process for producing monocrystalline group II-IV or group III-V compounds and products thereof
JPH04215439A (ja) 1990-12-14 1992-08-06 Nikko Kyodo Co Ltd GaAs単結晶基板の製造方法
US5170226A (en) * 1991-05-17 1992-12-08 International Business Machines Corporation Fabrication of quantum devices in compound semiconductor layers and resulting structures
US5371399A (en) * 1991-06-14 1994-12-06 International Business Machines Corporation Compound semiconductor having metallic inclusions and devices fabricated therefrom
JP3072659B2 (ja) 1991-09-20 2000-07-31 住友電気工業株式会社 半導体の熱処理装置
US5275687A (en) * 1992-11-20 1994-01-04 At&T Bell Laboratories Process for removing surface contaminants from III-V semiconductors
US5444217A (en) * 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
JPH06338454A (ja) * 1993-04-01 1994-12-06 Japan Energy Corp 化合物半導体基板の製造方法
JPH06295863A (ja) * 1993-04-08 1994-10-21 Japan Energy Corp 高抵抗化合物半導体の製造方法
JPH06302532A (ja) 1993-04-13 1994-10-28 Japan Energy Corp 化合物半導体単結晶ウェハの熱処理方法及びそれに用いるウェハ支持具
US5419785A (en) * 1994-04-12 1995-05-30 The United States Of America As Represented By The Secretary Of The Navy Intrinsically doped III-A and V-A compounds having precipitates of V-A element
JP3656261B2 (ja) * 1994-10-24 2005-06-08 住友電気工業株式会社 GaAs結晶の熱処理方法
JPH08259396A (ja) 1995-03-16 1996-10-08 Japan Energy Corp GaAs基板及びその製造方法
JP2906120B2 (ja) 1995-03-16 1999-06-14 株式会社ジャパンエナジー GaAs基板の製造方法
US5861609A (en) * 1995-10-02 1999-01-19 Kaltenbrunner; Guenter Method and apparatus for rapid thermal processing
JPH09194300A (ja) 1995-11-14 1997-07-29 Japan Energy Corp GaAs基板の製造方法
JPH09199508A (ja) 1995-11-14 1997-07-31 Japan Energy Corp GaAs基板の熱処理方法及び熱処理用基板ホルダ
JP3563224B2 (ja) 1996-03-25 2004-09-08 住友電気工業株式会社 半導体ウエハの評価方法、熱処理方法、および熱処理装置
US5837555A (en) 1996-04-12 1998-11-17 Ast Electronik Apparatus and method for rapid thermal processing
EP0889510B1 (en) * 1996-06-28 2007-08-15 Sumco Corporation Method and device for heat-treating single-crystal silicon wafer, single-crystal silicon wafer, and process for producing single-crystal silicon wafer
JPH10289883A (ja) 1997-04-15 1998-10-27 Hitachi Cable Ltd 半絶縁性GaAsウェハの熱処理方法及び熱処理装置
JPH10287500A (ja) * 1997-04-15 1998-10-27 Hitachi Cable Ltd 半絶縁性GaAs単結晶の熱処理方法及び装置
DE69914540T2 (de) * 1998-07-07 2005-02-17 Mitsubishi Chemical Corp. P-typ GaAs-Einkristall und Verfahren zu seiner Herstellung
JP4022997B2 (ja) * 1998-07-29 2007-12-19 住友電気工業株式会社 3−5族化合物半導体結晶へのZn拡散方法及び拡散装置
JP2967780B1 (ja) 1998-09-28 1999-10-25 住友電気工業株式会社 GaAs単結晶基板およびそれを用いたエピタキシャルウェハ
JP3899725B2 (ja) * 1998-09-30 2007-03-28 株式会社Sumco 単結晶体の欠陥除去方法
US6320206B1 (en) * 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
JP4305990B2 (ja) * 1999-02-12 2009-07-29 Sumco Techxiv株式会社 引き上げバルクの重量調整方法
JP2000294561A (ja) 1999-04-09 2000-10-20 Hitachi Cable Ltd GaAsウェハの熱処理方法及び熱処理治具
JP4577462B2 (ja) 1999-11-05 2010-11-10 住友電気工業株式会社 半導体の熱処理方法
JP3480411B2 (ja) * 2000-02-10 2003-12-22 住友電気工業株式会社 Iii−v族化合物半導体ウェハおよびその製造方法
JP2002274999A (ja) 2001-03-15 2002-09-25 Hitachi Cable Ltd Lec法化合物半導体単結晶の製造方法
TWI295483B (en) 2002-01-31 2008-04-01 Sumitomo Chemical Co 3-5 group compound semiconductor, process for producing the same, and compound semiconductor element using the same
US6776849B2 (en) * 2002-03-15 2004-08-17 Asm America, Inc. Wafer holder with peripheral lift ring
JP2004043257A (ja) * 2002-07-12 2004-02-12 Dowa Mining Co Ltd 化合物半導体ウェハ及びその加工方法
JP2004143000A (ja) * 2002-10-25 2004-05-20 Sharp Corp 半導体基板のダメージ層厚さおよび抗折強度の測定方法ならびにそれらの測定に使用する薄層化装置
US20040173315A1 (en) * 2003-03-04 2004-09-09 Charles Leung Apparatus and method for reducing impurities in a semiconductor material
EP1739213B1 (de) * 2005-07-01 2011-04-13 Freiberger Compound Materials GmbH Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
US7566641B2 (en) * 2007-05-09 2009-07-28 Axt, Inc. Low etch pit density (EPD) semi-insulating GaAs wafers
DE102007026298A1 (de) * 2007-06-06 2008-12-11 Freiberger Compound Materials Gmbh Anordnung und Verfahren zur Herstellung eines Kristalls aus der Schmelze eines Rohmaterials sowie Einkristall

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58143520A (ja) * 1982-02-22 1983-08-26 Toshiba Corp 半導体結晶の熱処理方法
JPS61151099A (ja) * 1984-12-22 1986-07-09 Toshiba Corp GaAs単結晶の調質方法
JPS637624A (ja) * 1986-06-26 1988-01-13 ジ−・テイ−・イ−・ラボラトリ−ズ・インコ−ポレイテツド 3−v族化合物半導体材料中への導電形付与物質の拡散方法
JP2545477B2 (ja) * 1988-02-24 1996-10-16 株式会社ジャパンエナジー 化合物半導体単結晶およびその製造方法並びにそれを用いた半導体装置
JPH02303121A (ja) * 1989-05-01 1990-12-17 American Teleph & Telegr Co <Att> 半導体デバイスの製造方法
JPH08330397A (ja) * 1995-06-02 1996-12-13 Toshiba Ceramics Co Ltd 熱処理用基板保持具、熱処理方法および熱処理装置
JPH1036197A (ja) * 1996-04-26 1998-02-10 Sumitomo Electric Ind Ltd Iii−v族化合物半導体結晶の製造方法
JPH10321540A (ja) * 1997-05-20 1998-12-04 Mitsubishi Electric Corp アニール炉処理ボート
JPH1197448A (ja) * 1997-09-18 1999-04-09 Kemitoronikusu:Kk 熱処理装置とこれを用いた半導体結晶の熱処理法
JP2004002075A (ja) * 2002-05-30 2004-01-08 Hitachi Cable Ltd 半導体熱処理装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015006988A (ja) * 2007-05-09 2015-01-15 エーエックスティー,インコーポレーテッド ガリウムベース材料及び第iii族ベース材料の製造方法
JP2010528964A (ja) * 2007-06-06 2010-08-26 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 原料の溶融物から結晶を製造するための構成および方法、ならびに単結晶
JP2013256444A (ja) * 2007-06-06 2013-12-26 Freiberger Compound Materials Gmbh 原料の溶融物から結晶を製造するための構成および方法、ならびに単結晶
US8652253B2 (en) 2007-06-06 2014-02-18 Freiberger Compound Materials Gmbh Arrangement and method for manufacturing a crystal from a melt of a raw material and single crystal
US9368585B2 (en) 2007-06-06 2016-06-14 Freiberger Compound Materials Gmbh Arrangement and method for manufacturing a crystal from a melt of a raw material and single crystal
US11017913B2 (en) 2009-01-20 2021-05-25 Sumitomo Electric Industries, Ltd. Crystal and substrate of conductive GaAs, and method for forming the same
JP5664239B2 (ja) * 2009-01-20 2015-02-04 住友電気工業株式会社 導電性GaAs単結晶と導電性GaAs単結晶基板およびそれらの作製方法
WO2010084878A1 (ja) * 2009-01-20 2010-07-29 住友電気工業株式会社 導電性GaAsの結晶と基板およびそれらの作製方法
US11955251B2 (en) 2009-01-20 2024-04-09 Sumitomo Electric Industries, Ltd. Crystal and substrate of conductive GaAs, and method for forming the same
JP2015513790A (ja) * 2012-02-16 2015-05-14 サン−ゴバン グラス フランスSaint−Gobain Glass France コーティングされた基板を処理するプロセスボックス、アッセンブリ及び方法
WO2015114732A1 (ja) * 2014-01-28 2015-08-06 株式会社サイオクス 半導体基板の製造方法
JP2018046283A (ja) * 2015-09-11 2018-03-22 国立大学法人三重大学 窒化物半導体基板の製造方法
JP2017055116A (ja) * 2015-09-11 2017-03-16 国立大学法人三重大学 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置

Also Published As

Publication number Publication date
US20070012242A1 (en) 2007-01-18
JP2014212326A (ja) 2014-11-13
EP1739213B1 (de) 2011-04-13
US8025729B2 (en) 2011-09-27
US20090104423A1 (en) 2009-04-23
EP1739213A1 (de) 2007-01-03
US9181633B2 (en) 2015-11-10
JP5690462B2 (ja) 2015-03-25
JP5998175B2 (ja) 2016-09-28

Similar Documents

Publication Publication Date Title
JP5690462B2 (ja) Iii−v族ウェーハの加熱装置およびプロセス、ならびにアニールiii−v族半導体単結晶ウェーハ
US11913136B2 (en) Thermal control for formation and processing of aluminum nitride
JP5484414B2 (ja) Ar/NH3急速熱的アニーリング工程を含むシリコンウェーハの製造方法
US7767022B1 (en) Method of annealing a sublimation grown crystal
TWI310413B (en) Silicon wafer and process for the heat treatment of a silicon wafer
US20230183883A1 (en) Aluminum nitride crystals having low urbach energy and high transparency to deep-ultraviolet wavelengths
JP2007308364A (ja) 窒化アルミニウム単結晶ブール成長のための方法及び装置
TW202146714A (zh) 氧化鎵結晶的製造裝置
US20090061140A1 (en) Silicon Single Crystal Producing Method, Annealed Wafer, and Method of Producing Annealed Wafer
CN103237930A (zh) 制造退火晶片的方法
EP1717355B1 (en) Production apparatus and process for producing silicon single crystal and silicon wafer
JP2002121099A (ja) 炭化珪素単結晶育成用種結晶、炭化珪素単結晶インゴット、および炭化珪素単結晶ウエハ、並びに炭化珪素単結晶の製造方法
EP3767015A1 (en) Production method and production device of silicon carbide single crystal
WO2024070239A1 (ja) 単結晶の育成方法、半導体基板の製造方法、及び半導体基板
TWI851433B (zh) 單晶的培育方法、半導體基板的製造方法、及半導體基板
US20070074653A1 (en) Apparatus for preparation of silicon crystals with reduced metal content
EP4324961A1 (en) Method for producing a bulk sic single crystal with improved quality using a sic seed crystal with a temporary protective oxide layer, and sic seed crystal with protective oxide layer
DE102005030851A1 (de) Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
JP2006001767A (ja) シリコン単結晶の製造方法、およびこれに用いる覗き窓ガラス、結晶観察用窓ガラス、シリコン単結晶製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120718

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140423

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150202

R150 Certificate of patent or registration of utility model

Ref document number: 5690462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250