JPH06338454A - 化合物半導体基板の製造方法 - Google Patents
化合物半導体基板の製造方法Info
- Publication number
- JPH06338454A JPH06338454A JP5123839A JP12383993A JPH06338454A JP H06338454 A JPH06338454 A JP H06338454A JP 5123839 A JP5123839 A JP 5123839A JP 12383993 A JP12383993 A JP 12383993A JP H06338454 A JPH06338454 A JP H06338454A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- heat treatment
- substrate
- semi
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 150000001875 compounds Chemical class 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 72
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 47
- 239000012535 impurity Substances 0.000 abstract description 25
- 239000012212 insulator Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 20
- 239000000370 acceptor Substances 0.000 description 13
- 239000013078 crystal Substances 0.000 description 12
- 229910052785 arsenic Inorganic materials 0.000 description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000003708 ampul Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000005516 deep trap Effects 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- OEYOHULQRFXULB-UHFFFAOYSA-N arsenic trichloride Chemical compound Cl[As](Cl)Cl OEYOHULQRFXULB-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- JZBPFBNSONMJSJ-UHFFFAOYSA-N Cl.Cl.Cl.[AsH3] Chemical compound Cl.Cl.Cl.[AsH3] JZBPFBNSONMJSJ-UHFFFAOYSA-N 0.000 description 1
- 101100208721 Mus musculus Usp5 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- KUAZQDVKQLNFPE-UHFFFAOYSA-N thiram Chemical compound CN(C)C(=S)SSC(=S)N(C)C KUAZQDVKQLNFPE-UHFFFAOYSA-N 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/42—Gallium arsenide
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【構成】 基板の表面にアンドープｐ型ＧａＡｓ層また
はｎ型ＧａＡｓ層をエピタキシャル成長させた後、上記
基板を８００℃以上１２００℃以下の温度範囲であって
熱処理前の上記エピタキシャル層のキャリア濃度に応じ
た所定の臨界熱処理温度以上の温度で熱処理するように
した。 【効果】 熱処理によって不純物を添加することなくエ
ピタキシャル層を半絶縁性化させることができ、これを
基板として用いたデバイスの特性を向上させることがで
きる。
はｎ型ＧａＡｓ層をエピタキシャル成長させた後、上記
基板を８００℃以上１２００℃以下の温度範囲であって
熱処理前の上記エピタキシャル層のキャリア濃度に応じ
た所定の臨界熱処理温度以上の温度で熱処理するように
した。 【効果】 熱処理によって不純物を添加することなくエ
ピタキシャル層を半絶縁性化させることができ、これを
基板として用いたデバイスの特性を向上させることがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は、電子デバイスに用いる
化合物半導体基板の製造技術に関し、特に高抵抗率のＧ
ａＡｓエピタキシャル層を有する半導体基板の製造に利
用して好適な技術に関する。
化合物半導体基板の製造技術に関し、特に高抵抗率のＧ
ａＡｓエピタキシャル層を有する半導体基板の製造に利
用して好適な技術に関する。
【０００２】
【従来の技術】ＧａＡｓ基板は、ＯＥＩＣ，ＨＥＭＴ、
イオン注入型ＦＥＴなどの電子デバイス用基板として用
いられている。従来、バルク結晶から切り出されたＧａ
Ａｓ基板を用いた電子デバイスにあっては、結晶中に存
在する不純物や結晶欠陥がデバイス特性（例えば、Ｇａ
ＡｓＦＥＴにあっては電流電圧特性のヒステリシス、ド
レインコンダクタンスの周波数分散、キンク特性等）の
劣化の原因として考えられている。
イオン注入型ＦＥＴなどの電子デバイス用基板として用
いられている。従来、バルク結晶から切り出されたＧａ
Ａｓ基板を用いた電子デバイスにあっては、結晶中に存
在する不純物や結晶欠陥がデバイス特性（例えば、Ｇａ
ＡｓＦＥＴにあっては電流電圧特性のヒステリシス、ド
レインコンダクタンスの周波数分散、キンク特性等）の
劣化の原因として考えられている。
【０００３】そこで、上記問題を回避するために、バル
ク結晶よりも高品位であるエピタキシャル層をバリア層
として有する基板を電子デバイス用基板として用いる技
術が提案されており、ＭＢＥ法によりＡｌＧａＡｓ／Ｇ
ａＡｓ超格子エピタキシャル層を形成したり、ハライド
法によりアンドープＧａＡｓエピタキシャル層を形成し
た基板が利用されている。III−Ｖ族化合物半導体デバ
イスにおいてバッファ層は、動作層（能動層）を基板か
ら絶縁したり集積回路では素子を分離するために形成さ
れるもので、高抵抗すなわち半絶縁性化されていること
がデバイス特性を向上させる上で重要である。従来、II
I−Ｖ族化合物半導体高抵抗層は一般に気相エピタキシ
ャル成長法により形成されており、その半絶縁性化は、
気相成長時にバイパス管から半絶縁性化不純物を含むド
ーピングガスを流したり、気相成長のソース原料に予め
半絶縁性化不純物を添加しておいて成長時に基板表面の
エピタキシャル層にドーピングさせる方法等により行な
われている。
ク結晶よりも高品位であるエピタキシャル層をバリア層
として有する基板を電子デバイス用基板として用いる技
術が提案されており、ＭＢＥ法によりＡｌＧａＡｓ／Ｇ
ａＡｓ超格子エピタキシャル層を形成したり、ハライド
法によりアンドープＧａＡｓエピタキシャル層を形成し
た基板が利用されている。III−Ｖ族化合物半導体デバ
イスにおいてバッファ層は、動作層（能動層）を基板か
ら絶縁したり集積回路では素子を分離するために形成さ
れるもので、高抵抗すなわち半絶縁性化されていること
がデバイス特性を向上させる上で重要である。従来、II
I−Ｖ族化合物半導体高抵抗層は一般に気相エピタキシ
ャル成長法により形成されており、その半絶縁性化は、
気相成長時にバイパス管から半絶縁性化不純物を含むド
ーピングガスを流したり、気相成長のソース原料に予め
半絶縁性化不純物を添加しておいて成長時に基板表面の
エピタキシャル層にドーピングさせる方法等により行な
われている。
【０００４】
【発明が解決しようとする課題】しかし、前者の方法で
は、バイパス管から導入した半絶縁性化不純物の化合物
が分解してバイパス管内に析出したり、バイパス管内で
半絶縁性化不純物とＨＣｌが反応して塩化物の形で輸送
されるので、ドーピング量を多くするとＨＣｌ濃度が高
くなり、基板がエッチングされてしまうなどの欠点があ
る。一方、後者の方法ではソース原料に対する半絶縁性
化不純物源の偏析係数が小さいと必要量の半絶縁性化不
純物が輸送されないという欠点がある。
は、バイパス管から導入した半絶縁性化不純物の化合物
が分解してバイパス管内に析出したり、バイパス管内で
半絶縁性化不純物とＨＣｌが反応して塩化物の形で輸送
されるので、ドーピング量を多くするとＨＣｌ濃度が高
くなり、基板がエッチングされてしまうなどの欠点があ
る。一方、後者の方法ではソース原料に対する半絶縁性
化不純物源の偏析係数が小さいと必要量の半絶縁性化不
純物が輸送されないという欠点がある。
【０００５】また、前記半絶縁性化不純物源の鉄やクロ
ム、バナジウムなどは、いわゆる「深いアクセプタ不純
物」であるが、この深いアクセプタ不純物がバッファ層
から能動層に侵入すると特性は悪くなる。更に、バッフ
ァ層と能動層との界面に深いアクセプタ不純物の侵入し
た層が形成された半導体基板を使用して、例えばＥＦＴ
（電界効果型トランジスタ）を製造すると、バッファ層
と能動層との界面にディープ・トラップ層が形成され、
能動層を流れる電子を捕獲したり、能動層に電子を放出
したりして、雑音の原因となってしまう。このように、
浅い準位を形成する不純物がそれを補償する他の不純物
によって無視できるようになるのと異なり、深い準位を
形成する不純物の能動層への混入は結晶に本質的な悪影
響を与える。
ム、バナジウムなどは、いわゆる「深いアクセプタ不純
物」であるが、この深いアクセプタ不純物がバッファ層
から能動層に侵入すると特性は悪くなる。更に、バッフ
ァ層と能動層との界面に深いアクセプタ不純物の侵入し
た層が形成された半導体基板を使用して、例えばＥＦＴ
（電界効果型トランジスタ）を製造すると、バッファ層
と能動層との界面にディープ・トラップ層が形成され、
能動層を流れる電子を捕獲したり、能動層に電子を放出
したりして、雑音の原因となってしまう。このように、
浅い準位を形成する不純物がそれを補償する他の不純物
によって無視できるようになるのと異なり、深い準位を
形成する不純物の能動層への混入は結晶に本質的な悪影
響を与える。
【０００６】そこで、本出願人は先に、化合物半導体基
板上に形成されたｐ型エピタキシャル層を熱処理により
半絶縁性化させることを特徴とする半絶縁性化合物半導
体基板の製造方法を開発し、出願した（特開平４−９８
０００号）。しかしながら、上記先願の発明方法にあっ
ては、エピタキシャル層の半絶縁性化は実現されたもの
の、集積回路化した場合におけるサイドゲート効果つま
り隣接した素子の電圧によりドレイン電流が変動される
という欠点までは回避することができないことがその後
の研究により明らかになった。本発明は上記先願の改良
に関し、その目的とするところは、高い抵抗率のＧａＡ
ｓエピタキシャル層を表面に有する化合物半導体基板の
製造方法を提供することにある。
板上に形成されたｐ型エピタキシャル層を熱処理により
半絶縁性化させることを特徴とする半絶縁性化合物半導
体基板の製造方法を開発し、出願した（特開平４−９８
０００号）。しかしながら、上記先願の発明方法にあっ
ては、エピタキシャル層の半絶縁性化は実現されたもの
の、集積回路化した場合におけるサイドゲート効果つま
り隣接した素子の電圧によりドレイン電流が変動される
という欠点までは回避することができないことがその後
の研究により明らかになった。本発明は上記先願の改良
に関し、その目的とするところは、高い抵抗率のＧａＡ
ｓエピタキシャル層を表面に有する化合物半導体基板の
製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明者は、ＧａＡｓエ
ピタキシャル層の半絶縁性化について鋭意研究を重ねた
結果、上記先願のｐ型ＧａＡｓエピタキシャル層が充分
なデバイス特性を示さない原因は、深い準位が充分に形
成されないことにあり、熱処理条件をさらに厳選するこ
とにより深い準位となる欠陥濃度を高めてＧａＡｓエピ
タキシャル層を充分に半絶縁性化できるのではないかと
考えるに至った。そこで、アンドープｐ型ＧａＡｓエピ
タキシャル層を成長させた基板を種々の温度条件の下に
熱処理してその熱処理温度と抵抗率との関係を調べた。
その結果を図１に示す。図１より、熱処理温度の増加に
伴って抵抗率が増加する傾向があり、９５０℃以上では
１０7Ω・cm以上の抵抗率が得られるとともに、半絶縁
性を示す臨界熱処理温度（およそ９００℃）が存在する
ことが分かる。
ピタキシャル層の半絶縁性化について鋭意研究を重ねた
結果、上記先願のｐ型ＧａＡｓエピタキシャル層が充分
なデバイス特性を示さない原因は、深い準位が充分に形
成されないことにあり、熱処理条件をさらに厳選するこ
とにより深い準位となる欠陥濃度を高めてＧａＡｓエピ
タキシャル層を充分に半絶縁性化できるのではないかと
考えるに至った。そこで、アンドープｐ型ＧａＡｓエピ
タキシャル層を成長させた基板を種々の温度条件の下に
熱処理してその熱処理温度と抵抗率との関係を調べた。
その結果を図１に示す。図１より、熱処理温度の増加に
伴って抵抗率が増加する傾向があり、９５０℃以上では
１０7Ω・cm以上の抵抗率が得られるとともに、半絶縁
性を示す臨界熱処理温度（およそ９００℃）が存在する
ことが分かる。
【０００８】さらに、エピタキシャル成長条件を変えて
様々なキャリア濃度のアンドープｐ型ＧａＡｓエピタキ
シャル層を成長させた基板を作成して、熱処理温度の依
存性を調べた。その結果、臨界熱処理温度は、熱処理前
のＧａＡｓエピタキシャル層のキャリア濃度［Ｎｅｐ
ｉ］に依存し、［Ｎｅｐｉ］が大きい場合には熱処理温
度を高くすることによって半絶縁性化すること、および
［Ｎｅｐｉ］が小さいほど低い熱処理温度でも半絶縁性
化できることが分かった。ちなみに、図１のグラフは、
キャリア濃度［Ｎｅｐｉ］が１×１０13cm-3のアンドー
プｐ型ＧａＡｓエピタキシャル層を成長させた基板を熱
処理した後の抵抗率を示す。
様々なキャリア濃度のアンドープｐ型ＧａＡｓエピタキ
シャル層を成長させた基板を作成して、熱処理温度の依
存性を調べた。その結果、臨界熱処理温度は、熱処理前
のＧａＡｓエピタキシャル層のキャリア濃度［Ｎｅｐ
ｉ］に依存し、［Ｎｅｐｉ］が大きい場合には熱処理温
度を高くすることによって半絶縁性化すること、および
［Ｎｅｐｉ］が小さいほど低い熱処理温度でも半絶縁性
化できることが分かった。ちなみに、図１のグラフは、
キャリア濃度［Ｎｅｐｉ］が１×１０13cm-3のアンドー
プｐ型ＧａＡｓエピタキシャル層を成長させた基板を熱
処理した後の抵抗率を示す。
【０００９】一方、エピタキシャル層中の深い準位（Ｅ
Ｌ２）と熱処理温度との関係を調べるため、上記熱処理
に際して導電性（キャリア濃度４×１０16cm-3）のｎ型
ＧａＡｓエピタキシャル層を成長した基板を同時に熱処
理して基板中に発生するエピタキシャル層の深い準位
（ＥＬ２）の濃度［Ｎｄｅｅｐ］をＩＣＴＳ（Ｉｓｏｔ
ｈｅｒｍａｌ Ｃａｐａｃｉｔａｎｃｅ Ｔｒａｎｓｉ
ｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法により測定した
ところ、図２に示すような結果が得られた。図２より、
深い準位の濃度［Ｎｄｅｅｐ］は、熱処理温度に依存す
ることが分かる。この結果から、熱処理前の基板のエピ
タキシャル層のキャリア濃度［Ｎｅｐｉ］に対し、熱処
理後の基板のエピタキシャル層の深い準位の濃度［Ｎｄ
ｅｅｐ］がある値以上となる臨界熱処理温度以上におい
てエピタキシャル層が半絶縁性化することが分かった。
また、上記エピタキシャル層の移動度を測定し、熱処理
温度との関係を調べたところ、図３のような結果が得ら
れた。
Ｌ２）と熱処理温度との関係を調べるため、上記熱処理
に際して導電性（キャリア濃度４×１０16cm-3）のｎ型
ＧａＡｓエピタキシャル層を成長した基板を同時に熱処
理して基板中に発生するエピタキシャル層の深い準位
（ＥＬ２）の濃度［Ｎｄｅｅｐ］をＩＣＴＳ（Ｉｓｏｔ
ｈｅｒｍａｌ Ｃａｐａｃｉｔａｎｃｅ Ｔｒａｎｓｉ
ｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法により測定した
ところ、図２に示すような結果が得られた。図２より、
深い準位の濃度［Ｎｄｅｅｐ］は、熱処理温度に依存す
ることが分かる。この結果から、熱処理前の基板のエピ
タキシャル層のキャリア濃度［Ｎｅｐｉ］に対し、熱処
理後の基板のエピタキシャル層の深い準位の濃度［Ｎｄ
ｅｅｐ］がある値以上となる臨界熱処理温度以上におい
てエピタキシャル層が半絶縁性化することが分かった。
また、上記エピタキシャル層の移動度を測定し、熱処理
温度との関係を調べたところ、図３のような結果が得ら
れた。
【００１０】さらに、本発明者らは、ｎ型エピタキシャ
ル層の半絶縁性化についても実験を行なった。その結
果、シリコン・ドープｎ型ＧａＡｓエピタキシャル層を
形成した基板であっても熱処理により、半絶縁性化でき
ることを見出した。まず、本発明者らは、キャリア濃度
４×１０16cm-3のシリコン・ドープｎ型ＧａＡｓエピタ
キシャル層の熱処理温度と熱処理後のエピタキシャル層
のキャリア濃度との間には、図４に示すような関係があ
ることに着目した。図から熱処理温度が９５０℃以上に
なるとキャリア濃度が次第に低下しさらに熱処理温度が
１０５０℃以上になるとキャリア濃度が急激に低下する
ことがわかる。このようにキャリア濃度が低下するの
は、熱処理により何らかの浅いアクセプタがエピタキシ
ャル層中に生成され、ドナー不純物としてのシリコンを
補償するためであると考えた。
ル層の半絶縁性化についても実験を行なった。その結
果、シリコン・ドープｎ型ＧａＡｓエピタキシャル層を
形成した基板であっても熱処理により、半絶縁性化でき
ることを見出した。まず、本発明者らは、キャリア濃度
４×１０16cm-3のシリコン・ドープｎ型ＧａＡｓエピタ
キシャル層の熱処理温度と熱処理後のエピタキシャル層
のキャリア濃度との間には、図４に示すような関係があ
ることに着目した。図から熱処理温度が９５０℃以上に
なるとキャリア濃度が次第に低下しさらに熱処理温度が
１０５０℃以上になるとキャリア濃度が急激に低下する
ことがわかる。このようにキャリア濃度が低下するの
は、熱処理により何らかの浅いアクセプタがエピタキシ
ャル層中に生成され、ドナー不純物としてのシリコンを
補償するためであると考えた。
【００１１】そこで、本発明者らは、ＧａＡｓエピタキ
シャル層にはもともと浅いアクセプタとなるカーボンが
不純物として含まれることが多く、このカーボンでは補
償しきれなかった浅いドナーを、熱処理により生成され
た浅いアクセプタが補償し、同時にＥＬ２が生成するす
ることでｎ型ＧａＡｓエピタキシャル層を半絶縁性化で
きるのではかいかと考えた。
シャル層にはもともと浅いアクセプタとなるカーボンが
不純物として含まれることが多く、このカーボンでは補
償しきれなかった浅いドナーを、熱処理により生成され
た浅いアクセプタが補償し、同時にＥＬ２が生成するす
ることでｎ型ＧａＡｓエピタキシャル層を半絶縁性化で
きるのではかいかと考えた。
【００１２】本発明は上記知見に基づいてなされたもの
で、基板の表面にアンドープのｐ型ＧａＡｓエピタキシ
ャル層を成長させた後、上記基板を８００℃以上１２０
０℃以下の温度範囲であって熱処理前の上記エピタキシ
ャル層のキャリア濃度に応じた所定の臨界熱処理温度以
上の温度で熱処理して上記エピタキシャル層を半絶縁性
化することを提案するものである。また、基板の表面に
ｎ型ＧａＡｓエピタキシャル層を成長させた後、上記基
板を１２００℃以下の温度範囲であって熱処理前の上記
エピタキシャル層のキャリア濃度に応じた所定の臨界熱
処理温度以上の温度で熱処理を行なって上記エピタキシ
ャル層を半絶縁性化することを提案するものである。
で、基板の表面にアンドープのｐ型ＧａＡｓエピタキシ
ャル層を成長させた後、上記基板を８００℃以上１２０
０℃以下の温度範囲であって熱処理前の上記エピタキシ
ャル層のキャリア濃度に応じた所定の臨界熱処理温度以
上の温度で熱処理して上記エピタキシャル層を半絶縁性
化することを提案するものである。また、基板の表面に
ｎ型ＧａＡｓエピタキシャル層を成長させた後、上記基
板を１２００℃以下の温度範囲であって熱処理前の上記
エピタキシャル層のキャリア濃度に応じた所定の臨界熱
処理温度以上の温度で熱処理を行なって上記エピタキシ
ャル層を半絶縁性化することを提案するものである。
【００１３】なお、熱処理温度を１２００℃以下とした
のは、それ以上の温度で熱処理するとＧａＡｓ表面が溶
解するためである。また、アンドープｐ型ＧａＡｓエピ
タキシャル層の熱処理で熱処理温度を８００℃以上とし
たのは、８００℃未満の温度では熱処理後の基板のエピ
タキシャル層の深い準位の濃度が低くなり、［Ｎｄｅｅ
ｐ］＞［Ｎｅｐｉ］の条件を満たさなくなるためであ
る。さらに、上記基板の熱処理は、ひ素蒸気圧下で行な
うのが望ましい。ただし、窒化シリコンのような保護膜
をエピタキシャル層の表面に形成してから行なう熱処理
においては、ひ素蒸気圧を印加する必要はない。
のは、それ以上の温度で熱処理するとＧａＡｓ表面が溶
解するためである。また、アンドープｐ型ＧａＡｓエピ
タキシャル層の熱処理で熱処理温度を８００℃以上とし
たのは、８００℃未満の温度では熱処理後の基板のエピ
タキシャル層の深い準位の濃度が低くなり、［Ｎｄｅｅ
ｐ］＞［Ｎｅｐｉ］の条件を満たさなくなるためであ
る。さらに、上記基板の熱処理は、ひ素蒸気圧下で行な
うのが望ましい。ただし、窒化シリコンのような保護膜
をエピタキシャル層の表面に形成してから行なう熱処理
においては、ひ素蒸気圧を印加する必要はない。
【００１４】
【作用】上記した手段によれば、アンドープｐ型ＧａＡ
ｓエピタキシャル層では、上記温度範囲の熱処理によっ
てエピタキシャル層内に深い準位となる欠陥（ＥＬ２）
が形成されるため、エピタキシャル層内の浅い準位を形
成する不純物（浅いアクセプタ）が上記深い準位の欠陥
（深いドナー）によって補償され、エピタキシャル層が
半絶縁性化される。しかも、図１および図２より、比較
的低いＥＬ２濃度でアンドープｐ型ＧａＡｓエピタキシ
ャル層の半絶縁性化が達成されることが分かる。また、
ｎ型ＧａＡｓエピタキシャル層では、上記温度範囲の熱
処理によってエピタキシャル層内に浅いアクセプが形成
されるため、エピタキシャル層内の浅い準位を形成する
不純物（浅いドナー）が上記浅いアクセプタによって補
償され、さらに同時に生成した深いドナーによって補償
されるためにエピタキシャル層が半絶縁性化される。
ｓエピタキシャル層では、上記温度範囲の熱処理によっ
てエピタキシャル層内に深い準位となる欠陥（ＥＬ２）
が形成されるため、エピタキシャル層内の浅い準位を形
成する不純物（浅いアクセプタ）が上記深い準位の欠陥
（深いドナー）によって補償され、エピタキシャル層が
半絶縁性化される。しかも、図１および図２より、比較
的低いＥＬ２濃度でアンドープｐ型ＧａＡｓエピタキシ
ャル層の半絶縁性化が達成されることが分かる。また、
ｎ型ＧａＡｓエピタキシャル層では、上記温度範囲の熱
処理によってエピタキシャル層内に浅いアクセプが形成
されるため、エピタキシャル層内の浅い準位を形成する
不純物（浅いドナー）が上記浅いアクセプタによって補
償され、さらに同時に生成した深いドナーによって補償
されるためにエピタキシャル層が半絶縁性化される。
【００１５】
（実施例１）ＬＥＣ法により育成されたアンドープＧａ
Ａｓ単結晶から、（１００）面より（１１０）面方向へ
２°傾いた基板を切り出し鏡面研磨を行なった後、この
ＧａＡｓ単結晶基板上にホットウォール型の塩化物法気
相成長装置を用いてアンドープｐ型ＧａＡｓ層をエピタ
キシャル成長させた。まず、反応管内の所定の位置にII
I族原料として純度７Ｎのガリウムの入ったボートとＧ
ａＡｓ単結晶基板を設置し、各々８５０℃、７５０℃と
なるように電気炉で加熱した。ひ素源としては三塩化ひ
素（ＡｓＣｌ3）を用いこれをバブラ内に入れ、Ｈ2ガス
をキャリアガスとして反応管のボート上流側より供給し
た。全ガス流量は１ＳＬＭとし、三塩化ひ素のモル分率
は１×１０-2とした。この条件下で厚さ６０μｍのアン
ドープＧａＡｓエピタキシャル層を成長させた。
Ａｓ単結晶から、（１００）面より（１１０）面方向へ
２°傾いた基板を切り出し鏡面研磨を行なった後、この
ＧａＡｓ単結晶基板上にホットウォール型の塩化物法気
相成長装置を用いてアンドープｐ型ＧａＡｓ層をエピタ
キシャル成長させた。まず、反応管内の所定の位置にII
I族原料として純度７Ｎのガリウムの入ったボートとＧ
ａＡｓ単結晶基板を設置し、各々８５０℃、７５０℃と
なるように電気炉で加熱した。ひ素源としては三塩化ひ
素（ＡｓＣｌ3）を用いこれをバブラ内に入れ、Ｈ2ガス
をキャリアガスとして反応管のボート上流側より供給し
た。全ガス流量は１ＳＬＭとし、三塩化ひ素のモル分率
は１×１０-2とした。この条件下で厚さ６０μｍのアン
ドープＧａＡｓエピタキシャル層を成長させた。
【００１６】また、クロライドＣＶＤ法では石英製反応
管からのシリコンが不純物としてエピタキシャル層に取
り込まれてｎ型となりやすいので、反応管内へＨＣｌガ
スを流すことにより不純物としてのシリコンを減少させ
てエピタキシャル層をｐ型にした。得られたｐ型ＧａＡ
ｓエピタキシャル層のキャリア濃度、抵抗率および移動
度を測定したところ、キャリア濃度は１×１０13cm-3、
抵抗率は１０4Ω・cm移動度は４００〜８００cm2／Ｖ・s
ecであった。次に、上記エピタキシャル成長を行なった
ＧａＡｓ基板を取り出して、ひ素とともに石英アンプル
内に入れ、真空封止した。この際、ひ素の量は熱処理の
際に基板表面からひ素が揮発しないよう、熱処理温度
（９５０℃）で１atmの蒸気圧が得られる量に決定し
た。次に、この石英アンプルを加熱炉に入れて、９５０
℃で３時間熱処理した後、冷却した。
管からのシリコンが不純物としてエピタキシャル層に取
り込まれてｎ型となりやすいので、反応管内へＨＣｌガ
スを流すことにより不純物としてのシリコンを減少させ
てエピタキシャル層をｐ型にした。得られたｐ型ＧａＡ
ｓエピタキシャル層のキャリア濃度、抵抗率および移動
度を測定したところ、キャリア濃度は１×１０13cm-3、
抵抗率は１０4Ω・cm移動度は４００〜８００cm2／Ｖ・s
ecであった。次に、上記エピタキシャル成長を行なった
ＧａＡｓ基板を取り出して、ひ素とともに石英アンプル
内に入れ、真空封止した。この際、ひ素の量は熱処理の
際に基板表面からひ素が揮発しないよう、熱処理温度
（９５０℃）で１atmの蒸気圧が得られる量に決定し
た。次に、この石英アンプルを加熱炉に入れて、９５０
℃で３時間熱処理した後、冷却した。
【００１７】熱処理後、ラッピングおよびポリッシング
によりウェハの表面を約１０μm削って熱変成層を除去
した後、ファン・デル・パウ（Ｖａｎ ｄｅｒ Ｐａｕ
ｗ）法により抵抗率および移動度を測定した。その結
果、ＧａＡｓエピタキシャル層の抵抗率は１×１０8Ω
・cmで、移動度は７０００cm2／Ｖ・secであった。さら
に、上記エピタキシャル層のＥＬ２濃度を調べるため、
シリコン・ドープｎ型エピタキシャル層を上記と同一条
件で成長させ同一条件で熱処理した後、ダブル・ショッ
トキ電極を形成して、ＩＣＴＳ法により、熱処理前後の
ＥＬ２濃度を測定したところ、熱処理前のＥＬ２濃度は
２×１０14cm-3で、熱処理後のＥＬ２濃度は８×１０15
cm-3あった。
によりウェハの表面を約１０μm削って熱変成層を除去
した後、ファン・デル・パウ（Ｖａｎ ｄｅｒ Ｐａｕ
ｗ）法により抵抗率および移動度を測定した。その結
果、ＧａＡｓエピタキシャル層の抵抗率は１×１０8Ω
・cmで、移動度は７０００cm2／Ｖ・secであった。さら
に、上記エピタキシャル層のＥＬ２濃度を調べるため、
シリコン・ドープｎ型エピタキシャル層を上記と同一条
件で成長させ同一条件で熱処理した後、ダブル・ショッ
トキ電極を形成して、ＩＣＴＳ法により、熱処理前後の
ＥＬ２濃度を測定したところ、熱処理前のＥＬ２濃度は
２×１０14cm-3で、熱処理後のＥＬ２濃度は８×１０15
cm-3あった。
【００１８】上記熱処理を行なった基板をＡＢエッチャ
ントにより処理してエピタキシャル層表面のエッチピッ
ト密度を測定したところ、６×１０3cm-2であり、従来
のバルク結晶に比べてＡＢ−ＥＰＤも減少することが確
認された。さらに、上記条件によるエピタキシャル成長
および熱処理を数回繰返し実行して、抵抗率、移動度お
よびＥＬ２濃度を測定したところほぼ同一の測定値が得
られた。これより、上記熱処理は、再現性がよいことが
分かる。また、上記条件による半絶縁性化のための熱処
理を行なってから、再度基板を８５０℃の温度に加熱し
１５分間保持した後に抵抗率、移動度およびＥＬ２濃度
を測定したところほぼ同一の測定値が得られた。これよ
り、上記熱処理を施した基板は熱安定性がよく、例えば
この基板を使用して電子デバイスを作成する際に行なわ
れる活性化アニール等によってデバイス特性が低下する
おそれがないことが分かる。
ントにより処理してエピタキシャル層表面のエッチピッ
ト密度を測定したところ、６×１０3cm-2であり、従来
のバルク結晶に比べてＡＢ−ＥＰＤも減少することが確
認された。さらに、上記条件によるエピタキシャル成長
および熱処理を数回繰返し実行して、抵抗率、移動度お
よびＥＬ２濃度を測定したところほぼ同一の測定値が得
られた。これより、上記熱処理は、再現性がよいことが
分かる。また、上記条件による半絶縁性化のための熱処
理を行なってから、再度基板を８５０℃の温度に加熱し
１５分間保持した後に抵抗率、移動度およびＥＬ２濃度
を測定したところほぼ同一の測定値が得られた。これよ
り、上記熱処理を施した基板は熱安定性がよく、例えば
この基板を使用して電子デバイスを作成する際に行なわ
れる活性化アニール等によってデバイス特性が低下する
おそれがないことが分かる。
【００１９】（実施例２）実施例１とほぼ同一の条件下
でクロライドＣＶＤ法により、ＧａＡｓ単結晶基板上に
シリコン・ドープｎ型ＧａＡｓ層をエピタキシャル成長
させた。すなわち、反応管内の所定の位置に原料となる
ガリウムの入ったボートとＧａＡｓ単結晶基板を設置し
て各々８５０℃、７５０℃となるように電気炉で加熱
し、Ｈ2ガスをキャリアガスとして三塩化ひ素を反応管
のボート上流側より供給するとともに、ドーパントガス
としてシラン（ＳｉＨ4）をボート下流、基板上流側に
供給して、厚さ６０μｍのＳｉドープｎ型ＧａＡｓエピ
タキシャル層を成長させた。エピタキシャル層のキャリ
ア濃度は２×１０15cm-3であった。
でクロライドＣＶＤ法により、ＧａＡｓ単結晶基板上に
シリコン・ドープｎ型ＧａＡｓ層をエピタキシャル成長
させた。すなわち、反応管内の所定の位置に原料となる
ガリウムの入ったボートとＧａＡｓ単結晶基板を設置し
て各々８５０℃、７５０℃となるように電気炉で加熱
し、Ｈ2ガスをキャリアガスとして三塩化ひ素を反応管
のボート上流側より供給するとともに、ドーパントガス
としてシラン（ＳｉＨ4）をボート下流、基板上流側に
供給して、厚さ６０μｍのＳｉドープｎ型ＧａＡｓエピ
タキシャル層を成長させた。エピタキシャル層のキャリ
ア濃度は２×１０15cm-3であった。
【００２０】次に、上記エピタキシャル成長を行なった
ＧａＡｓ基板を取り出して、ひ素とともに石英アンプル
内に真空封止し、１，０００℃と１，１００℃の２つの
条件で３時間熱処理した後、冷却した。熱処理した上記
ウェハを、ラッピングおよびポリッシングにより表面を
約１０μm削って熱変成層を除去した後、ファン・デル
・パウ（Ｖａｎ ｄｅｒ Ｐａｕｗ）法により抵抗率を
測定した。その結果、１，０００℃で熱処理したウェハ
のＧａＡｓエピタキシャル層の抵抗率は５×１０4Ω・c
mで半絶縁性化されていなかったが、１，１００℃で熱
処理したウェハのＧａＡｓエピタキシャル層の抵抗率は
２．６×１０7Ω・cmで半絶縁性化されていることが分
かった。
ＧａＡｓ基板を取り出して、ひ素とともに石英アンプル
内に真空封止し、１，０００℃と１，１００℃の２つの
条件で３時間熱処理した後、冷却した。熱処理した上記
ウェハを、ラッピングおよびポリッシングにより表面を
約１０μm削って熱変成層を除去した後、ファン・デル
・パウ（Ｖａｎ ｄｅｒ Ｐａｕｗ）法により抵抗率を
測定した。その結果、１，０００℃で熱処理したウェハ
のＧａＡｓエピタキシャル層の抵抗率は５×１０4Ω・c
mで半絶縁性化されていなかったが、１，１００℃で熱
処理したウェハのＧａＡｓエピタキシャル層の抵抗率は
２．６×１０7Ω・cmで半絶縁性化されていることが分
かった。
【００２１】（実施例３）実施例１とほぼ同一の条件下
でクロライドＣＶＤ法によりＧａＡｓ単結晶基板上にア
ンドープｎ型ＧａＡｓ層をエピタキシャル成長させた。
すなわち、実施例１では反応管内へＨｃｌガスを流すこ
とにより不純物としてのシリコンを減少させてｐ型にし
たのに対し、本実施例では反応管内へＨｃｌガスを流さ
ずにエピタキシャル成長を行った。得られたアンドープ
ｎ型ＧａＡｓ層のキャリア濃度は４×１０14cm-3であっ
た。
でクロライドＣＶＤ法によりＧａＡｓ単結晶基板上にア
ンドープｎ型ＧａＡｓ層をエピタキシャル成長させた。
すなわち、実施例１では反応管内へＨｃｌガスを流すこ
とにより不純物としてのシリコンを減少させてｐ型にし
たのに対し、本実施例では反応管内へＨｃｌガスを流さ
ずにエピタキシャル成長を行った。得られたアンドープ
ｎ型ＧａＡｓ層のキャリア濃度は４×１０14cm-3であっ
た。
【００２２】次に、この基板をひ素とともに石英アンプ
ル内に真空封止し、９５０℃で３時間熱処理した後、冷
却した。熱処理したＧａＡｓエピタキシャル層の抵抗率
および移動度を実施例１とし同様にして測定した結果、
抵抗率は８．２×１０7Ω・cmで移動度は５４００cm2／
V・secであった。
ル内に真空封止し、９５０℃で３時間熱処理した後、冷
却した。熱処理したＧａＡｓエピタキシャル層の抵抗率
および移動度を実施例１とし同様にして測定した結果、
抵抗率は８．２×１０7Ω・cmで移動度は５４００cm2／
V・secであった。
【００２３】
【発明の効果】以上説明したようにこの発明は、基板の
表面にアンドープのｐ型ＧａＡｓエピタキシャル層を成
長させた後、上記基板を８００℃以上１２００℃以下の
温度範囲であって熱処理前の上記エピタキシャル層のキ
ャリア濃度に応じた所定の臨界熱処理温度以上の温度で
熱処理するようにしたので、熱処理によってアンドープ
ＧａＡｓエピタキシャル層内に深い準位となる欠陥（Ｅ
Ｌ２）が形成されるため、エピタキシャル層内の浅い準
位を形成する不純物（浅いアクセプタ）が上記深い準位
の欠陥（深いドナー）によって補償され、エピタキシャ
ル層が半絶縁性化されるという効果がある。
表面にアンドープのｐ型ＧａＡｓエピタキシャル層を成
長させた後、上記基板を８００℃以上１２００℃以下の
温度範囲であって熱処理前の上記エピタキシャル層のキ
ャリア濃度に応じた所定の臨界熱処理温度以上の温度で
熱処理するようにしたので、熱処理によってアンドープ
ＧａＡｓエピタキシャル層内に深い準位となる欠陥（Ｅ
Ｌ２）が形成されるため、エピタキシャル層内の浅い準
位を形成する不純物（浅いアクセプタ）が上記深い準位
の欠陥（深いドナー）によって補償され、エピタキシャ
ル層が半絶縁性化されるという効果がある。
【００２４】また、基板の表面にｎ型ＧａＡｓエピタキ
シャル層を成長させた後、上記基板を１２００℃以下の
温度範囲であって熱処理前の上記エピタキシャル層のキ
ャリア濃度に応じた所定の臨界熱処理温度以上の温度で
熱処理を行なうようにしたので、エピタキシャル層内に
浅いアクセプが形成されるため、エピタキシャル層内の
浅い準位を形成する不純物（浅いドナー）が上記浅いア
クセプによって補償され、同時に深いドナーであるＥＬ
２も生成するためエピタキシャル層が半絶縁性化され
る。しかも、本発明方法によれば、不純物を添加するこ
となく、エピタキシャル層を半絶縁性化させることがで
きるため、ＦＥＴ等のデバイスを製造した場合に、バッ
ファ層と能動層との界面にトラップ層が形成されてデバ
イスの特性を低下させるおそれがない。また、高い抵抗
率を有するエピタキシャル層が得られるため、いわゆる
サイドゲート効果を防止する効果が期待できる。
シャル層を成長させた後、上記基板を１２００℃以下の
温度範囲であって熱処理前の上記エピタキシャル層のキ
ャリア濃度に応じた所定の臨界熱処理温度以上の温度で
熱処理を行なうようにしたので、エピタキシャル層内に
浅いアクセプが形成されるため、エピタキシャル層内の
浅い準位を形成する不純物（浅いドナー）が上記浅いア
クセプによって補償され、同時に深いドナーであるＥＬ
２も生成するためエピタキシャル層が半絶縁性化され
る。しかも、本発明方法によれば、不純物を添加するこ
となく、エピタキシャル層を半絶縁性化させることがで
きるため、ＦＥＴ等のデバイスを製造した場合に、バッ
ファ層と能動層との界面にトラップ層が形成されてデバ
イスの特性を低下させるおそれがない。また、高い抵抗
率を有するエピタキシャル層が得られるため、いわゆる
サイドゲート効果を防止する効果が期待できる。
【図１】本発明方法により熱処理したＧａＡｓ基板の抵
抗率と熱処理温度との関係を示すグラフである。
抗率と熱処理温度との関係を示すグラフである。
【図２】本発明方法により熱処理した基板のＧａＡｓエ
ピタキシャル層の深い準位（ＥＬ２）の濃度と熱処理温
度との関係を示すグラフである。
ピタキシャル層の深い準位（ＥＬ２）の濃度と熱処理温
度との関係を示すグラフである。
【図３】本発明方法により熱処理したＧａＡｓ基板の移
動度と熱処理温度との関係を示すグラフである。
動度と熱処理温度との関係を示すグラフである。
【図４】シリコン・ドープｎ型ＧａＡｓエピタキシャル
層の熱処理温度と熱処理後のキャリア濃度との関係を示
すグラフである。
層の熱処理温度と熱処理後のキャリア濃度との関係を示
すグラフである。
Claims (2)
- 【請求項１】 基板の表面にアンドープのｐ型ＧａＡｓ
エピタキシャル層を成長させた後、上記基板を８００℃
以上１２００℃以下の温度範囲であって熱処理前の上記
エピタキシャル層のキャリア濃度に応じた所定の臨界熱
処理温度以上の温度で熱処理して上記エピタキシャル層
を半絶縁性化することを特徴とする化合物半導体基板の
製造方法。 - 【請求項２】 基板の表面にｎ型ＧａＡｓエピタキシャ
ル層を成長させた後、上記基板を１２００℃以下の温度
範囲であって熱処理前の上記エピタキシャル層のキャリ
ア濃度に応じた所定の臨界熱処理温度以上の温度で、熱
処理を行なって上記エピタキシャル層を半絶縁性化する
ことを特徴とする化合物半導体基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5123839A JPH06338454A (ja) | 1993-04-01 | 1993-05-26 | 化合物半導体基板の製造方法 |
| US08/217,886 US5426068A (en) | 1993-04-01 | 1994-03-25 | Method of manufacturing compound semiconductor wafer |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7560993 | 1993-04-01 | ||
| JP5-75609 | 1993-04-01 | ||
| JP5123839A JPH06338454A (ja) | 1993-04-01 | 1993-05-26 | 化合物半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06338454A true JPH06338454A (ja) | 1994-12-06 |
Family
ID=26416758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5123839A Pending JPH06338454A (ja) | 1993-04-01 | 1993-05-26 | 化合物半導体基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5426068A (ja) |
| JP (1) | JPH06338454A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963822A (en) * | 1996-04-12 | 1999-10-05 | Kabushiki Kaisha Toshiba | Method of forming selective epitaxial film |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679603A (en) * | 1994-02-07 | 1997-10-21 | Mitsubishi Denki Kabushiki Kaisha | Method of making semiconductor device including high resistivity layer |
| JPH08222797A (ja) * | 1995-01-17 | 1996-08-30 | Hewlett Packard Co <Hp> | 半導体装置およびその製造方法 |
| JP3036404B2 (ja) * | 1995-05-25 | 2000-04-24 | 株式会社村田製作所 | 半導体装置とその製造方法 |
| US5786233A (en) * | 1996-02-20 | 1998-07-28 | U.S. Philips Corporation | Photo-assisted annealing process for activation of acceptors in semiconductor compound layers |
| EP1739213B1 (de) * | 2005-07-01 | 2011-04-13 | Freiberger Compound Materials GmbH | Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07116000B2 (ja) * | 1990-08-14 | 1995-12-13 | 株式会社ジャパンエナジー | 高抵抗化合物半導体基板の製造方法 |
| JPH04215439A (ja) * | 1990-12-14 | 1992-08-06 | Nikko Kyodo Co Ltd | ＧａＡｓ単結晶基板の製造方法 |
-
1993
- 1993-05-26 JP JP5123839A patent/JPH06338454A/ja active Pending
-
1994
- 1994-03-25 US US08/217,886 patent/US5426068A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963822A (en) * | 1996-04-12 | 1999-10-05 | Kabushiki Kaisha Toshiba | Method of forming selective epitaxial film |
Also Published As
| Publication number | Publication date |
|---|---|
| US5426068A (en) | 1995-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5891769A (en) | Method for forming a semiconductor device having a heteroepitaxial layer | |
| EP1612866B1 (en) | AlGaN/GaN Hemt Devices | |
| EP1777737A1 (en) | High-electron-mobility transistor, field-effect transistor, epitaxial substrate, method for manufacturing epitaxial substrate, and method for manufacturing group iii nitride transistor | |
| US10580871B2 (en) | Nucleation layer for growth of III-nitride structures | |
| US20150243494A1 (en) | Mechanically robust silicon substrate having group iiia-n epitaxial layer thereon | |
| JP2019528571A (ja) | イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長 | |
| EP1160851A2 (en) | Method for fabricating a multilayer semiconductor device | |
| US3994755A (en) | Liquid phase epitaxial process for growing semi-insulating GaAs layers | |
| US7135347B2 (en) | Method for manufacturing nitride film including high-resistivity GaN layer and epitaxial substrate manufactured by the method | |
| JPH06338454A (ja) | 化合物半導体基板の製造方法 | |
| JP2003197643A (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ | |
| JP3158651B2 (ja) | 化合物半導体及びその製造方法 | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US4028147A (en) | Liquid phase epitaxial process for growing semi-insulating GaAs layers | |
| US5773853A (en) | Compound semiconductor device | |
| JP2793837B2 (ja) | 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ | |
| Fujimoto | Structural aspects of non-stoichiometry and heavy doping of GaAs | |
| US4032950A (en) | Liquid phase epitaxial process for growing semi-insulating gaas layers | |
| JP3631600B2 (ja) | 化合物半導体基板 | |
| JP2000022135A (ja) | 電界効果トランジスタ | |
| JP3592922B2 (ja) | 化合物半導体基板 | |
| WO2023058492A1 (ja) | ドーパントの活性化率を向上させる方法及びそれらの方法により作製された構造 | |
| JPH06291052A (ja) | 化合物半導体基板およびそれを用いた半導体装置並びに半導体基板の製造方法 | |
| JP4635444B2 (ja) | 電界効果トランジスタ用エピタキシャルウエハ | |
| JP4770130B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ |