JPH07116000B2 - 高抵抗化合物半導体基板の製造方法 - Google Patents
高抵抗化合物半導体基板の製造方法Info
- Publication number
- JPH07116000B2 JPH07116000B2 JP2214801A JP21480190A JPH07116000B2 JP H07116000 B2 JPH07116000 B2 JP H07116000B2 JP 2214801 A JP2214801 A JP 2214801A JP 21480190 A JP21480190 A JP 21480190A JP H07116000 B2 JPH07116000 B2 JP H07116000B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor substrate
- high resistance
- layer
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体結晶の製造方法に関し、特に気相エピ
タキシャル成長法により高抵抗を有するIII−Ｖ族化合
物半導体層の製造方法に利用して好適な技術に関するも
のである。
タキシャル成長法により高抵抗を有するIII−Ｖ族化合
物半導体層の製造方法に利用して好適な技術に関するも
のである。
［従来の技術］ III−Ｖ族化合物半導体デバイスにおいては高抵抗層が
動作層のバリアとして、また集積回路化した場合の素子
分離用として積極的に利用されている。従来、III−Ｖ
族化合物半導体高抵抗層の気相成長は、気相成長時にバ
イパス管から高抵抗化不純物を添加する方法あるいは気
相成長のソース原料に高抵抗化不純物を添加しておいて
気相成長時に常に高抵抗化不純物を成長層にドーピング
する方法によって行なわれている。
動作層のバリアとして、また集積回路化した場合の素子
分離用として積極的に利用されている。従来、III−Ｖ
族化合物半導体高抵抗層の気相成長は、気相成長時にバ
イパス管から高抵抗化不純物を添加する方法あるいは気
相成長のソース原料に高抵抗化不純物を添加しておいて
気相成長時に常に高抵抗化不純物を成長層にドーピング
する方法によって行なわれている。
しかし、前者の方法では、バイパス管から導入した高抵
抗化不純物の化合物が分解してバイパス管内に析出した
り、バイパス管内で高抵抗化不純物とHClが反応して塩
化物の形で輸送されるので、ドーピング量を多くすると
HCl濃度が高くなり、基板がエッチングされてしまうな
どの欠点がある。
抗化不純物の化合物が分解してバイパス管内に析出した
り、バイパス管内で高抵抗化不純物とHClが反応して塩
化物の形で輸送されるので、ドーピング量を多くすると
HCl濃度が高くなり、基板がエッチングされてしまうな
どの欠点がある。
一方、後者の方法ではソース原料に対する高抵抗化不純
物源の偏析係数が小さいと必要量の高抵抗化不純物が輸
送されないという欠点がある。このため、Gaソースに鉄
を添加（GaAsクラストへの鉄の偏析係数は約１×10-3）
して、鉄ドープGaAs層をクロライド法で気相成長する方
法のみであった。
物源の偏析係数が小さいと必要量の高抵抗化不純物が輸
送されないという欠点がある。このため、Gaソースに鉄
を添加（GaAsクラストへの鉄の偏析係数は約１×10-3）
して、鉄ドープGaAs層をクロライド法で気相成長する方
法のみであった。
また、前記高抵抗化不純物源の鉄やクロム、バナジウム
などは、いわゆる「深いアクセプタ不純物」であるが、
この深いアクセプタ不純物が能動結晶層に侵入すると結
晶特性は悪くなる。更に、バッファ結晶層と能動結晶層
との界面に深いアクセプタ不純物の侵入した層が形成さ
れた半導体基板を使用して、例えば電界効果型半導体装
置を製造すると、バッファ結晶層と能動結晶層との界面
にディープ・トラップ層が形成され、能動結晶層を流れ
る電子を捕獲したり、能動結晶層に電子を放出したりし
て、雑音の原因となってしまう。このように、浅い準位
を形成する不純物がそれを補償する他の不純物によって
無視できるようになるのと異なり、深い準位を形成する
不純物の能動層への混入は結晶に本質的な悪影響を与え
る。
などは、いわゆる「深いアクセプタ不純物」であるが、
この深いアクセプタ不純物が能動結晶層に侵入すると結
晶特性は悪くなる。更に、バッファ結晶層と能動結晶層
との界面に深いアクセプタ不純物の侵入した層が形成さ
れた半導体基板を使用して、例えば電界効果型半導体装
置を製造すると、バッファ結晶層と能動結晶層との界面
にディープ・トラップ層が形成され、能動結晶層を流れ
る電子を捕獲したり、能動結晶層に電子を放出したりし
て、雑音の原因となってしまう。このように、浅い準位
を形成する不純物がそれを補償する他の不純物によって
無視できるようになるのと異なり、深い準位を形成する
不純物の能動層への混入は結晶に本質的な悪影響を与え
る。
しかも、深いアクセプタ不純物の侵入によって能動結晶
層のキャリア移動度も低くなる。
層のキャリア移動度も低くなる。
［発明が解決しようとする課題］ 以上のように、従来の方法では、高抵抗層を作成するた
めの高抵抗化不純物を成長層にドーピングすることが困
難であり、かつその高抵抗化不純物が本質的に電界効果
型半導体装置の性能を劣化させるという欠点があった。
めの高抵抗化不純物を成長層にドーピングすることが困
難であり、かつその高抵抗化不純物が本質的に電界効果
型半導体装置の性能を劣化させるという欠点があった。
本発明はその上記欠点を解決したもので、その目的とす
るところは、デバイス特性に悪影響を与えることのない
良質な高抵抗エピタキシャル層を得ることができる化合
物半導体基板の製造技術を提供することにある。
るところは、デバイス特性に悪影響を与えることのない
良質な高抵抗エピタキシャル層を得ることができる化合
物半導体基板の製造技術を提供することにある。
［課題を解決するための手段］ 本発明者らは、高抵抗エピタキシャル層の気相成長に関
し鋭意研究した結果、エピタキシャル成長後に基板に熱
処理を施せば、条件によって深いドナーであるEL2を制
御できることを見出した。
し鋭意研究した結果、エピタキシャル成長後に基板に熱
処理を施せば、条件によって深いドナーであるEL2を制
御できることを見出した。
この発明は上記知見に基づいてなされたもので、化合物
半導体基板上に形成されたｐ型エピタキシャル層を熱処
理により高抵抗化させるようにしたものである。
半導体基板上に形成されたｐ型エピタキシャル層を熱処
理により高抵抗化させるようにしたものである。
EL2濃度制御のための熱処理は、エピタキシャル層に保
護膜を形成した後、ｉ−ラインのAs圧以上をかけて、81
0〜950℃の温度で10分〜５時間、好ましくは30分〜１時
間保持し、15〜30℃/minで冷却することで行う。この熱
処理により、EL2濃度を５×1015〜２×16cm-3の範囲で
制御することができる。ｉ−ラインのAs圧以上をかける
のは、GaAsの分解を防止するためである。熱処理温度が
810℃未満ではEL2が形成されず、950℃を超えると保護
膜が劣化する。熱処理時間は、10分未満ではEL2が形成
されず、５時間を超えると保護膜が劣化するので、好ま
しくは30分〜１時間の範囲で選択される。冷却速度は冷
却中にミドルドナーが生成せず、スリップラインが入ら
ないようにするため15〜30℃/minの範囲で選定される。
護膜を形成した後、ｉ−ラインのAs圧以上をかけて、81
0〜950℃の温度で10分〜５時間、好ましくは30分〜１時
間保持し、15〜30℃/minで冷却することで行う。この熱
処理により、EL2濃度を５×1015〜２×16cm-3の範囲で
制御することができる。ｉ−ラインのAs圧以上をかける
のは、GaAsの分解を防止するためである。熱処理温度が
810℃未満ではEL2が形成されず、950℃を超えると保護
膜が劣化する。熱処理時間は、10分未満ではEL2が形成
されず、５時間を超えると保護膜が劣化するので、好ま
しくは30分〜１時間の範囲で選択される。冷却速度は冷
却中にミドルドナーが生成せず、スリップラインが入ら
ないようにするため15〜30℃/minの範囲で選定される。
アンドープGaAsエピタキシャル層の浅いドナー濃度NDは
５×1014cm-3程度であり、浅いアクセプタ濃度NAが浅い
ドナー濃度NDを超えるようにＰ型不純物をドーピングし
てＰ型のエピタキシャル層を成長させる。Ｐ型不純物の
ドーパント量の上限は、熱処理後のEL2濃度から1.5×10
16cm-3であり、好ましくは３×1015cm-3までとする。
５×1014cm-3程度であり、浅いアクセプタ濃度NAが浅い
ドナー濃度NDを超えるようにＰ型不純物をドーピングし
てＰ型のエピタキシャル層を成長させる。Ｐ型不純物の
ドーパント量の上限は、熱処理後のEL2濃度から1.5×10
16cm-3であり、好ましくは３×1015cm-3までとする。
［作用］ アンドープGaAsの半絶縁性化は、浅いドナー、浅いアク
セプタ、深い準位の３準位による補償機構により説明さ
れる。すなわち、この機構は、浅いアクセプタが浅いド
ナーを補償し、余った浅いアクセプタを深いドナーであ
るEL2が補償するというものである。これを数式で表わ
すと、 NEL2＞NA−ND＞０ となる。ここで、NEL2,NA,NDはそれぞれ、EL2濃度、浅
いアクセプタ濃度、浅いドナー濃度である。
セプタ、深い準位の３準位による補償機構により説明さ
れる。すなわち、この機構は、浅いアクセプタが浅いド
ナーを補償し、余った浅いアクセプタを深いドナーであ
るEL2が補償するというものである。これを数式で表わ
すと、 NEL2＞NA−ND＞０ となる。ここで、NEL2,NA,NDはそれぞれ、EL2濃度、浅
いアクセプタ濃度、浅いドナー濃度である。
本発明におけるエピタキシャル層の高抵抗化も上記アン
ドープGaAsにおける補償機構と類似の機構で説明でき
る。すなわち、先ずNA−ND＞０となるエピタキシャル層
（＝Ｐ型のエピタキシャル層）を成長させ、その後熱処
理を施しているので、EL2の濃度が制御されて、NEL2＞N
A−NDとなるためGaAsの半絶縁性膜が得られる。
ドープGaAsにおける補償機構と類似の機構で説明でき
る。すなわち、先ずNA−ND＞０となるエピタキシャル層
（＝Ｐ型のエピタキシャル層）を成長させ、その後熱処
理を施しているので、EL2の濃度が制御されて、NEL2＞N
A−NDとなるためGaAsの半絶縁性膜が得られる。
［実施例］ 以下、本発明の実施例について詳細に説明する。
（実施例１） 第１図に示すようなホットウォール型の横型塩化物気相
成長装置を用いて、ノンドープ半絶縁性GaAs基板上にＰ
型GaAs層のエピタキシャル成長を行なった。
成長装置を用いて、ノンドープ半絶縁性GaAs基板上にＰ
型GaAs層のエピタキシャル成長を行なった。
反応管１の上流側にGaの入ったボート２を置き、また支
持台５上にGaAs基板６を載置してから電気炉４に加熱し
て基板部の温度を740℃とし、Gaボート部の温度を820℃
とした。
持台５上にGaAs基板６を載置してから電気炉４に加熱し
て基板部の温度を740℃とし、Gaボート部の温度を820℃
とした。
As源としてはバブラ7a,7b内に三塩化砒素（AsCl3）を入
れ、H2ガスをキャリアガスとして供給した。全ガス流量
はISLMとし、AsCl3のモルフラクションは2.7×10-3とし
た。Ｐ型の不純物（炭素）を供給するドーパントガスと
してはエタン（C2H6）を用いた。成長時間は１時間で厚
さ２μｍのGaAsエピタキシャル成長層を得た。この成長
層のホール測定を行なったところ、伝導型はＰ型でキャ
リア濃度は１×1015cm-3であった。
れ、H2ガスをキャリアガスとして供給した。全ガス流量
はISLMとし、AsCl3のモルフラクションは2.7×10-3とし
た。Ｐ型の不純物（炭素）を供給するドーパントガスと
してはエタン（C2H6）を用いた。成長時間は１時間で厚
さ２μｍのGaAsエピタキシャル成長層を得た。この成長
層のホール測定を行なったところ、伝導型はＰ型でキャ
リア濃度は１×1015cm-3であった。
次に反応管１を自然冷却しエピタキシャル成長を行なっ
たGaAs基板５を取り出して、CVD装置で基板表面に窒化
膜を形成してからアンプル内に封入し、加熱炉に入れて
熱処理を施した。熱処理はAsの揮発を防止するため、As
雰囲気中で行ない、20℃/minの昇温速度で890℃まで加
熱し、１時間保持した後20℃/minで降温した。熱処理
後、ホール速度を行なったところ、比抵抗１×107Ω・c
mの値が得られた。この時のEL2濃度は1.4×1016cm-3で
あった。
たGaAs基板５を取り出して、CVD装置で基板表面に窒化
膜を形成してからアンプル内に封入し、加熱炉に入れて
熱処理を施した。熱処理はAsの揮発を防止するため、As
雰囲気中で行ない、20℃/minの昇温速度で890℃まで加
熱し、１時間保持した後20℃/minで降温した。熱処理
後、ホール速度を行なったところ、比抵抗１×107Ω・c
mの値が得られた。この時のEL2濃度は1.4×1016cm-3で
あった。
（実施例２） 実施例１と同じ装置を用い、Ｐ型不純物を供給するドー
パントガスとしてジメチルジンク（Zn（CH3）２）を用
い、他は実施例１と同じ条件でGaAs基板上にGaAs層のエ
ピタキシャル成長を行なった。成長時間は１時間で厚さ
２μｍのエピタキシャル成長層を得た。成長層のホール
測定を行なったところ、伝導型はＰ型でキャリア度は８
×1015cm-3であった。
パントガスとしてジメチルジンク（Zn（CH3）２）を用
い、他は実施例１と同じ条件でGaAs基板上にGaAs層のエ
ピタキシャル成長を行なった。成長時間は１時間で厚さ
２μｍのエピタキシャル成長層を得た。成長層のホール
測定を行なったところ、伝導型はＰ型でキャリア度は８
×1015cm-3であった。
次に実施例１と同様な条件で熱処理を行なった。熱処理
後、ホール測定を行なったところ、比抵抗８×107Ω・c
mの値が得られた。
後、ホール測定を行なったところ、比抵抗８×107Ω・c
mの値が得られた。
なお、上記実施例ではGaAs基板上に高抵抗GaAsエピタキ
シャル層を形成する場合を例にとって説明したが、本発
明はそれに限定されるものでなく、他の化合物半導体の
高抵抗エピタキシャル層を形成する場合、また、電界効
果型半導体装置のみならず、良質な高抵抗化合物半導体
が必要な場合に広く利用できる。
シャル層を形成する場合を例にとって説明したが、本発
明はそれに限定されるものでなく、他の化合物半導体の
高抵抗エピタキシャル層を形成する場合、また、電界効
果型半導体装置のみならず、良質な高抵抗化合物半導体
が必要な場合に広く利用できる。
また、上記実施例ではｐ型の不純物（浅いアクセプタ）
としてのＣ（炭素）及びZn（亜鉛）を用いたが、これら
の以外でもＰ型として作用するその他の不純物を用いて
もよい。
としてのＣ（炭素）及びZn（亜鉛）を用いたが、これら
の以外でもＰ型として作用するその他の不純物を用いて
もよい。
また、本発明の考え方からすると故意に不純物を入れな
くても、GaAsエピタキシャル層内に所定量のＰ型不純物
が存在していれば本発明の効果を得ることができる。
くても、GaAsエピタキシャル層内に所定量のＰ型不純物
が存在していれば本発明の効果を得ることができる。
［発明の効果］ 以上説明したように本発明は、化合物半導体基板上に形
成されたｐ型エピタキシャル層を熱処理により高抵抗化
させるようにしたので、半絶縁性膜を得るために従来必
要とした高抵抗化不純物を添加する必要がないため、そ
の上に形成される能動結晶層の結晶特性を悪化させるこ
となく、高品質の半絶縁性膜を得ることができ、これを
用いた半導体デバイスの性能を向上させることができる
という効果がある。
成されたｐ型エピタキシャル層を熱処理により高抵抗化
させるようにしたので、半絶縁性膜を得るために従来必
要とした高抵抗化不純物を添加する必要がないため、そ
の上に形成される能動結晶層の結晶特性を悪化させるこ
となく、高品質の半絶縁性膜を得ることができ、これを
用いた半導体デバイスの性能を向上させることができる
という効果がある。
第１図は本発明の実施に使用される気相成長装置の一例
を示す断面図である。 １……反応管、２……原料ボート、3a,3b……ガス導入
管、４……電気炉、５……基板、６……支持台、7a,7b
……バブラ、8a〜8c……マスフローコントローラ、10a
〜10……切換弁。
を示す断面図である。 １……反応管、２……原料ボート、3a,3b……ガス導入
管、４……電気炉、５……基板、６……支持台、7a,7b
……バブラ、8a〜8c……マスフローコントローラ、10a
〜10……切換弁。
Claims (2)
- 【請求項１】浅いアクセプタとなる不純物を含むことに
よりｐ型を呈する化合物半導体エピタキシャル層が表面
に形成されてなる化合物半導体基板を、平衡蒸気圧のひ
素圧を印加した状態で810〜950℃に加熱し、10分〜５時
間保持した後、毎分15〜30℃の速度で冷却して上記エピ
タキシャル層を高抵抗化させるようにしたこと特徴とす
る高抵抗化合物半導体基板の製造方法。 - 【請求項２】上記エピタキシャル層の表面に保護膜を形
成してから上記条件の熱処理を行なうことを特徴とする
請求項１に記載の高抵抗化合物半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2214801A JPH07116000B2 (ja) | 1990-08-14 | 1990-08-14 | 高抵抗化合物半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2214801A JPH07116000B2 (ja) | 1990-08-14 | 1990-08-14 | 高抵抗化合物半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0498000A JPH0498000A (ja) | 1992-03-30 |
| JPH07116000B2 true JPH07116000B2 (ja) | 1995-12-13 |
Family
ID=16661754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2214801A Expired - Lifetime JPH07116000B2 (ja) | 1990-08-14 | 1990-08-14 | 高抵抗化合物半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07116000B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06338454A (ja) * | 1993-04-01 | 1994-12-06 | Japan Energy Corp | 化合物半導体基板の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01100099A (ja) * | 1987-10-13 | 1989-04-18 | Hitachi Cable Ltd | 半導体単結晶のアニール方法 |
| JPH02120300A (ja) * | 1988-10-28 | 1990-05-08 | Sumitomo Electric Ind Ltd | ３−ｖ族化合物半導体結晶の熱処理方法 |
-
1990
- 1990-08-14 JP JP2214801A patent/JPH07116000B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0498000A (ja) | 1992-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5553566A (en) | Method of eliminating dislocations and lowering lattice strain for highly doped N+ substrates | |
| US4835116A (en) | Annealing method for III-V deposition | |
| US3994755A (en) | Liquid phase epitaxial process for growing semi-insulating GaAs layers | |
| JP3158651B2 (ja) | 化合物半導体及びその製造方法 | |
| EP0524817B1 (en) | Crystal growth method of III - V compound semiconductor | |
| JP3322740B2 (ja) | 半導体基板およびその製造方法 | |
| JP3147338B2 (ja) | 半導体基板の製造方法 | |
| US4028147A (en) | Liquid phase epitaxial process for growing semi-insulating GaAs layers | |
| JPH07116000B2 (ja) | 高抵抗化合物半導体基板の製造方法 | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US5426068A (en) | Method of manufacturing compound semiconductor wafer | |
| US4032950A (en) | Liquid phase epitaxial process for growing semi-insulating gaas layers | |
| US5037674A (en) | Method of chemically vapor depositing a thin film of GaAs | |
| KR101082773B1 (ko) | 화합물 반도체 소자 및 그 제조 방법 | |
| Geibel et al. | Vapor growth of CdTe as substrate material for Hg1-xCdxTeepitaxy | |
| JPS6254424A (ja) | ＧａＡｓ薄膜の気相成長法 | |
| JP3141628B2 (ja) | 化合物半導体素子及びその製造方法 | |
| JPH0543679B2 (ja) | ||
| JP2829403B2 (ja) | 化合物半導体の製造方法 | |
| JP3771679B2 (ja) | 化合物半導体膜の気相堆積方法 | |
| JP2572291B2 (ja) | 半絶縁性ＩｎＰ単結晶基板の製造方法 | |
| JPH0714840B2 (ja) | エピタキシャル膜成長方法 | |
| JPH06318549A (ja) | 化合物半導体基板の製造方法 | |
| JP3717220B2 (ja) | 液相エピタキシャル成長法 | |
| JP2969755B2 (ja) | 半導体装置の製造方法 |