JPH06318549A - 化合物半導体基板の製造方法 - Google Patents
化合物半導体基板の製造方法Info
- Publication number
- JPH06318549A JPH06318549A JP10783793A JP10783793A JPH06318549A JP H06318549 A JPH06318549 A JP H06318549A JP 10783793 A JP10783793 A JP 10783793A JP 10783793 A JP10783793 A JP 10783793A JP H06318549 A JPH06318549 A JP H06318549A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- compound semiconductor
- substrate
- impurity
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【構成】 予め深いアクセプタとなる不純物を導入した
化合物半導体基板の表面にｎ型III−Ｖ族化合物半導体
エピタキシャル層を成長させた後、上記基板を加熱して
上記不純物を上記エピタキシャル層へ拡散させ、あるい
は、アンドープの化合物半導体基板の表面にｎ型III−
Ｖ族化合物半導体エピタキシャル層を成長させた後、上
記基板を加熱しながら表面より深いアクセプタとなる不
純物を拡散させるようにした。 【効果】 拡散した不純物が深いアクセプタとなり、ｎ
型エピタキシャル層中のドナーを補償するため、エピタ
キシャル層が半絶縁性化され、電子デバイス用に好適な
高抵抗のエピタキシャル層を有する化合物半導体基板が
得られる。
化合物半導体基板の表面にｎ型III−Ｖ族化合物半導体
エピタキシャル層を成長させた後、上記基板を加熱して
上記不純物を上記エピタキシャル層へ拡散させ、あるい
は、アンドープの化合物半導体基板の表面にｎ型III−
Ｖ族化合物半導体エピタキシャル層を成長させた後、上
記基板を加熱しながら表面より深いアクセプタとなる不
純物を拡散させるようにした。 【効果】 拡散した不純物が深いアクセプタとなり、ｎ
型エピタキシャル層中のドナーを補償するため、エピタ
キシャル層が半絶縁性化され、電子デバイス用に好適な
高抵抗のエピタキシャル層を有する化合物半導体基板が
得られる。
Description
【０００１】
【産業上の利用分野】本発明は、電子デバイスに用いる
化合物半導体基板の製造技術に関し、特に高抵抗率のII
I−Ｖ族化合物半導体エピタキシャル層を有する半導体
基板の製造に利用して好適な技術に関する。
化合物半導体基板の製造技術に関し、特に高抵抗率のII
I−Ｖ族化合物半導体エピタキシャル層を有する半導体
基板の製造に利用して好適な技術に関する。
【０００２】
【従来の技術】ＧａＡｓ基板は、ＯＥＩＣ，ＨＥＭＴ、
イオン注入型ＦＥＴなどの電子デバイス用基板として用
いられている。従来、バルク結晶から切り出されたＧａ
Ａｓ基板を用いた電子デバイスにあっては、結晶中に存
在する不純物や結晶欠陥がデバイス特性（例えば、Ｇａ
ＡｓＦＥＴにあっては電流電圧特性のヒステリシス、ド
レインコンダクタンスの周波数分散、キンク特性等）の
劣化の原因として考えられている。
イオン注入型ＦＥＴなどの電子デバイス用基板として用
いられている。従来、バルク結晶から切り出されたＧａ
Ａｓ基板を用いた電子デバイスにあっては、結晶中に存
在する不純物や結晶欠陥がデバイス特性（例えば、Ｇａ
ＡｓＦＥＴにあっては電流電圧特性のヒステリシス、ド
レインコンダクタンスの周波数分散、キンク特性等）の
劣化の原因として考えられている。
【０００３】そこで、上記問題を回避するために、バル
ク結晶よりも高品位であるエピタキシャル層をバリア層
として有する基板を電子デバイス用基板として用いる技
術が提案されており、ＭＢＥ法によりＡｌＧａＡｓ／Ｇ
ａＡｓ超格子エピタキシャル層を形成したり、ハライド
法によりアンドープＧａＡｓエピタキシャル層を形成し
た基板が利用されている。III−Ｖ族化合物半導体デバ
イスにおいてバッファ層は、動作層（能動層）を基板か
ら絶縁したり集積回路では素子を分離するために形成さ
れるもので、高抵抗すなわち半絶縁性化されていること
がデバイス特性を向上させる上で重要である。
ク結晶よりも高品位であるエピタキシャル層をバリア層
として有する基板を電子デバイス用基板として用いる技
術が提案されており、ＭＢＥ法によりＡｌＧａＡｓ／Ｇ
ａＡｓ超格子エピタキシャル層を形成したり、ハライド
法によりアンドープＧａＡｓエピタキシャル層を形成し
た基板が利用されている。III−Ｖ族化合物半導体デバ
イスにおいてバッファ層は、動作層（能動層）を基板か
ら絶縁したり集積回路では素子を分離するために形成さ
れるもので、高抵抗すなわち半絶縁性化されていること
がデバイス特性を向上させる上で重要である。
【０００４】従来、III−Ｖ族化合物半導体高抵抗層は
一般に気相エピタキシャル成長法により形成されてお
り、その半絶縁性化は、気相成長時にバイパス管から半
絶縁性化不純物を含むドーピングガスを流したり、気相
成長のソース原料に予め半絶縁性化不純物を添加してお
いて成長時に基板表面のエピタキシャル層にドーピング
させる方法等により行なわれている。
一般に気相エピタキシャル成長法により形成されてお
り、その半絶縁性化は、気相成長時にバイパス管から半
絶縁性化不純物を含むドーピングガスを流したり、気相
成長のソース原料に予め半絶縁性化不純物を添加してお
いて成長時に基板表面のエピタキシャル層にドーピング
させる方法等により行なわれている。
【０００５】
【発明が解決しようとする課題】しかし、前者の方法で
は、バイパス管から導入した半絶縁性化不純物の化合物
が分解してバイパス管内に析出したり、バイパス管内で
半絶縁性化不純物とＨＣｌが反応して塩化物の形で輸送
されるので、ドーピング量を多くするとＨＣｌ濃度が高
くなり、基板がエッチングされてしまうなどの欠点があ
る。一方、後者の方法ではソース原料に対する半絶縁性
化不純物源の偏析係数が小さいと必要量の半絶縁性化不
純物が輸送されないという欠点がある。本発明は上記問
題点に着目してなされたもので、その目的とするところ
は、高い抵抗率のIII−Ｖ族化合物半導体エピタキシャ
ル層を表面に有する化合物半導体基板の製造方法を提供
することにある。
は、バイパス管から導入した半絶縁性化不純物の化合物
が分解してバイパス管内に析出したり、バイパス管内で
半絶縁性化不純物とＨＣｌが反応して塩化物の形で輸送
されるので、ドーピング量を多くするとＨＣｌ濃度が高
くなり、基板がエッチングされてしまうなどの欠点があ
る。一方、後者の方法ではソース原料に対する半絶縁性
化不純物源の偏析係数が小さいと必要量の半絶縁性化不
純物が輸送されないという欠点がある。本発明は上記問
題点に着目してなされたもので、その目的とするところ
は、高い抵抗率のIII−Ｖ族化合物半導体エピタキシャ
ル層を表面に有する化合物半導体基板の製造方法を提供
することにある。
【０００６】
【課題を解決するための手段】本発明者は、ＧａＡｓエ
ピタキシャル層の半絶縁性化について鋭意研究を重ねた
結果、エピタキシャル成長後に例えばクロムのような深
いアクセプタとなるｐ型不純物を熱拡散させることによ
り、ｎ型ＧａＡｓエピタキシャル層であっても半絶縁性
化できることを見出した。また、半絶縁性化のメカニズ
ムからすれば、ＧａＡｓ以外のｎ型III−Ｖ族化合物半
導体エピタキシャル層についても同様の方法により半絶
縁性化できることは容易に予想できる。
ピタキシャル層の半絶縁性化について鋭意研究を重ねた
結果、エピタキシャル成長後に例えばクロムのような深
いアクセプタとなるｐ型不純物を熱拡散させることによ
り、ｎ型ＧａＡｓエピタキシャル層であっても半絶縁性
化できることを見出した。また、半絶縁性化のメカニズ
ムからすれば、ＧａＡｓ以外のｎ型III−Ｖ族化合物半
導体エピタキシャル層についても同様の方法により半絶
縁性化できることは容易に予想できる。
【０００７】本発明は上記知見に基づいてなされたもの
で、予め深いアクセプタとなる不純物を導入した化合物
半導体基板の表面にｎ型III−Ｖ族化合物半導体エピタ
キシャル層を成長させた後、上記基板を加熱して上記不
純物を上記エピタキシャル層へ拡散させて上記エピタキ
シャル層を半絶縁性化する。あるいは、化合物半導体基
板の表面にｎ型III−Ｖ族化合物半導体エピタキシャル
層を成長させた後、上記基板を加熱しながら表面より深
いアクセプタとなるｐ型不純物を拡散させて上記エピタ
キシャル層を半絶縁性化することを提案するものであ
る。
で、予め深いアクセプタとなる不純物を導入した化合物
半導体基板の表面にｎ型III−Ｖ族化合物半導体エピタ
キシャル層を成長させた後、上記基板を加熱して上記不
純物を上記エピタキシャル層へ拡散させて上記エピタキ
シャル層を半絶縁性化する。あるいは、化合物半導体基
板の表面にｎ型III−Ｖ族化合物半導体エピタキシャル
層を成長させた後、上記基板を加熱しながら表面より深
いアクセプタとなるｐ型不純物を拡散させて上記エピタ
キシャル層を半絶縁性化することを提案するものであ
る。
【０００８】上記の場合、基板の加熱は８００〜１２０
０℃の温度範囲で、１０〜１２０分好ましくは０．５〜
２４時間行なってから冷却するのが良い。加熱温度を１
２００℃以下としたのは、それ以上の温度に加熱すると
表面が溶解するためである。また、加熱温度を８００℃
以上としたのは、８００℃未満の温度では加熱時間が長
くなって実用的でないためである。エピタキシャル層全
体にアクセプタとなる不純物を均一に拡散させるのに必
要な加熱時間は、その加熱温度における不純物の拡散速
度に反比例し、エピタキシャル層の厚みに比例する。す
なわち、エピタキシャル層の厚みをｄ［μｍ］、その加
熱温度における不純物の拡散係数をＤ［ｃｍ2／ｓ］と
おくと、加熱時間Ｔ［ｓ］は、次式 Ｔ＞（ｄ×１０-4）2／Ｄ を満足するように決定すれば良い。
０℃の温度範囲で、１０〜１２０分好ましくは０．５〜
２４時間行なってから冷却するのが良い。加熱温度を１
２００℃以下としたのは、それ以上の温度に加熱すると
表面が溶解するためである。また、加熱温度を８００℃
以上としたのは、８００℃未満の温度では加熱時間が長
くなって実用的でないためである。エピタキシャル層全
体にアクセプタとなる不純物を均一に拡散させるのに必
要な加熱時間は、その加熱温度における不純物の拡散速
度に反比例し、エピタキシャル層の厚みに比例する。す
なわち、エピタキシャル層の厚みをｄ［μｍ］、その加
熱温度における不純物の拡散係数をＤ［ｃｍ2／ｓ］と
おくと、加熱時間Ｔ［ｓ］は、次式 Ｔ＞（ｄ×１０-4）2／Ｄ を満足するように決定すれば良い。
【０００９】深いアクセプタとなるｐ型不純物のドープ
量は、浅いドナーがエピタキシャル層中に元々ある浅い
アクセプタを補償し、余った浅いドナーを補償できる程
度に決定すれば良い。なお、ＧａＡｓではエピタキシャ
ル層中に深いドナーとなるＥＬ２が形成されるので、こ
のＥＬ２濃度を考慮して深いアクセプタとなるｐ型不純
物のドープ量を決定してやるのが望ましい。具体的に
は、熱処理後のエピタキシャル層内のｐ型不純物の濃度
の下限はＥＬ２濃度以上とし、上限は１×１０17cm-3、
望ましくは１×１０16cm-3とする。
量は、浅いドナーがエピタキシャル層中に元々ある浅い
アクセプタを補償し、余った浅いドナーを補償できる程
度に決定すれば良い。なお、ＧａＡｓではエピタキシャ
ル層中に深いドナーとなるＥＬ２が形成されるので、こ
のＥＬ２濃度を考慮して深いアクセプタとなるｐ型不純
物のドープ量を決定してやるのが望ましい。具体的に
は、熱処理後のエピタキシャル層内のｐ型不純物の濃度
の下限はＥＬ２濃度以上とし、上限は１×１０17cm-3、
望ましくは１×１０16cm-3とする。
【００１０】さらに、上記エピタキシャル層の表面より
深いアクセプタとなる不純物を拡散させる具体的な方法
としては、例えばエピタキシャル層の表面に蒸着法等に
より不純物層を形成してから熱処理したり、エピタキシ
ャル層が形成された基板を深いアクセプタとなる不純物
と共にアンプル内に入れて真空封入して加熱するなどの
方法がある。一方、予め深いアクセプタとなる不純物を
基板に導入しておく方法における熱処理は、基板表面か
らのＶ族元素の解離を防止するため、Ｖ族元素の蒸気圧
下で行なうか窒化シリコンのような保護膜をエピタキシ
ャル層の表面に形成してから行なうのが望ましい。
深いアクセプタとなる不純物を拡散させる具体的な方法
としては、例えばエピタキシャル層の表面に蒸着法等に
より不純物層を形成してから熱処理したり、エピタキシ
ャル層が形成された基板を深いアクセプタとなる不純物
と共にアンプル内に入れて真空封入して加熱するなどの
方法がある。一方、予め深いアクセプタとなる不純物を
基板に導入しておく方法における熱処理は、基板表面か
らのＶ族元素の解離を防止するため、Ｖ族元素の蒸気圧
下で行なうか窒化シリコンのような保護膜をエピタキシ
ャル層の表面に形成してから行なうのが望ましい。
【００１１】
【作用】上記した手段による半絶縁性化のメカニズム
は、浅いドナーと浅いアクセプタとエピタキシャル層中
に熱拡散された深いアクセプタ準位による補償機構によ
り説明できる。すなわち、浅いドナーがエピタキシャル
層中に元々ある浅いアクセプタを補償し、余った浅いド
ナーを深いアクセプタが補償するというものである。こ
れを数式で表わすと、 Ｎda＞Ｎsd−Ｎsa＞０ となる。ここで、Ｎda，Ｎsd，Ｎsaはそれぞれ深いアク
セプタ濃度、浅いドナー濃度、浅いアクセプタ濃度であ
る。本発明においては、まずＮsd−Ｎsa＞０となるｎ型
エピタキシャル層を成長させ、このエピタキシャル層中
に深いアクセプタとなるｐ型不純物を熱拡散させるた
め、Ｎda＞Ｎsd−Ｎsaとなりｐ型不純物がエピタキシャ
ル層中のドナー不純物を補償し、これによってｎ型エピ
タキシャル層が半絶縁性化される。
は、浅いドナーと浅いアクセプタとエピタキシャル層中
に熱拡散された深いアクセプタ準位による補償機構によ
り説明できる。すなわち、浅いドナーがエピタキシャル
層中に元々ある浅いアクセプタを補償し、余った浅いド
ナーを深いアクセプタが補償するというものである。こ
れを数式で表わすと、 Ｎda＞Ｎsd−Ｎsa＞０ となる。ここで、Ｎda，Ｎsd，Ｎsaはそれぞれ深いアク
セプタ濃度、浅いドナー濃度、浅いアクセプタ濃度であ
る。本発明においては、まずＮsd−Ｎsa＞０となるｎ型
エピタキシャル層を成長させ、このエピタキシャル層中
に深いアクセプタとなるｐ型不純物を熱拡散させるた
め、Ｎda＞Ｎsd−Ｎsaとなりｐ型不純物がエピタキシャ
ル層中のドナー不純物を補償し、これによってｎ型エピ
タキシャル層が半絶縁性化される。
【００１２】
（実施例１）ＬＥＣ法により育成されたクロム・ドープ
ＧａＡｓ単結晶から、基板を切り出し鏡面研磨を行なっ
た後、このＧａＡｓ単結晶基板上にホットウォール型の
塩化物法気相成長装置を用いてシリコン・ドープｎ型Ｇ
ａＡｓ層をエピタキシャル成長させた。まず、反応管内
の所定の位置にIII族原料として純度７Ｎのガリウムの
入ったボートとＧａＡｓ単結晶基板を設置し、各々８５
０℃、７５０℃となるように電気炉で加熱した。ひ素源
としては三塩化ひ素（ＡｓＣｌ3）を用いこれをバブラ
内に入れ、Ｈ2ガスをキャリアガスとして反応管のボー
ト上流側より供給した。全ガス流量は１ＳＬＭとし、三
塩化ひ素のモル分率は１×１０-2とした。ドーパントガ
スとして１０ppm水素稀釈シラン（ＳｉＨ4）をボート下
流、基板上流側に供給して、厚さ６０μｍのシリコン・
ドープＧａＡｓエピタキシャル層を成長させた。成長終
了後にホール測定を行なったところ、エピタキシャル層
の伝導型はｎ型でキャリア濃度は５×１０14cm-3であっ
た。
ＧａＡｓ単結晶から、基板を切り出し鏡面研磨を行なっ
た後、このＧａＡｓ単結晶基板上にホットウォール型の
塩化物法気相成長装置を用いてシリコン・ドープｎ型Ｇ
ａＡｓ層をエピタキシャル成長させた。まず、反応管内
の所定の位置にIII族原料として純度７Ｎのガリウムの
入ったボートとＧａＡｓ単結晶基板を設置し、各々８５
０℃、７５０℃となるように電気炉で加熱した。ひ素源
としては三塩化ひ素（ＡｓＣｌ3）を用いこれをバブラ
内に入れ、Ｈ2ガスをキャリアガスとして反応管のボー
ト上流側より供給した。全ガス流量は１ＳＬＭとし、三
塩化ひ素のモル分率は１×１０-2とした。ドーパントガ
スとして１０ppm水素稀釈シラン（ＳｉＨ4）をボート下
流、基板上流側に供給して、厚さ６０μｍのシリコン・
ドープＧａＡｓエピタキシャル層を成長させた。成長終
了後にホール測定を行なったところ、エピタキシャル層
の伝導型はｎ型でキャリア濃度は５×１０14cm-3であっ
た。
【００１３】次に、上記エピタキシャル成長を行なった
ＧａＡｓ基板を取り出して、エピタキシャル層表面にＣ
ＤＶ装置を用いて窒化膜を形成してから、ひ素とともに
石英アンプル内に入れ、真空封止した。この際、ひ素の
量は加熱の際に基板表面からひ素が揮発しないように決
定した。次に、この石英アンプルを加熱炉に入れて、１
０００℃に加熱して１０時間保持した後、冷却した。加
熱時間は、Ｃｒ（クロム）の拡散係数Ｄが１０００℃で
１０-10cm2／ｓであることから、前述の式、 Ｔ＞（ｄ×１０-4）2／Ｄ＝７［Ｈｏｕｒ］ を満足するように決定した。
ＧａＡｓ基板を取り出して、エピタキシャル層表面にＣ
ＤＶ装置を用いて窒化膜を形成してから、ひ素とともに
石英アンプル内に入れ、真空封止した。この際、ひ素の
量は加熱の際に基板表面からひ素が揮発しないように決
定した。次に、この石英アンプルを加熱炉に入れて、１
０００℃に加熱して１０時間保持した後、冷却した。加
熱時間は、Ｃｒ（クロム）の拡散係数Ｄが１０００℃で
１０-10cm2／ｓであることから、前述の式、 Ｔ＞（ｄ×１０-4）2／Ｄ＝７［Ｈｏｕｒ］ を満足するように決定した。
【００１４】熱処理後、ラッピングによりウェハの表面
を約１０μm削って熱変成層を除去した後、ファン・デ
ル・パウ（Ｖａｎ ｄｅｒ Ｐａｕｗ）法により抵抗率
および移動度を測定した。その結果、ＧａＡｓエピタキ
シャル層の抵抗率は１×１０7Ω・cmであった。さら
に、上記エピタキシャル層のクロム濃度を調べるため、
ＳＩＭＳ分析によって深さ方向の不純物濃度を測定した
ところ、クロム濃度は３×１０16cm-3で、深さ方向に一
定であり、しかも基板のクロム濃度と同一であった。
を約１０μm削って熱変成層を除去した後、ファン・デ
ル・パウ（Ｖａｎ ｄｅｒ Ｐａｕｗ）法により抵抗率
および移動度を測定した。その結果、ＧａＡｓエピタキ
シャル層の抵抗率は１×１０7Ω・cmであった。さら
に、上記エピタキシャル層のクロム濃度を調べるため、
ＳＩＭＳ分析によって深さ方向の不純物濃度を測定した
ところ、クロム濃度は３×１０16cm-3で、深さ方向に一
定であり、しかも基板のクロム濃度と同一であった。
【００１５】（実施例２）実施例１と同一の条件下でク
ロライドＣＶＤ法により、アンドープ・ＧａＡｓ単結晶
基板上にシリコン・ドープｎ型ＧａＡｓ層を厚さ６０μ
ｍにエピタキシャル成長させた。成長終了後にホール測
定を行なったところ、エピタキシャル層の伝導型はｎ型
でキャリア濃度は５×１０14cm-3であった。次に、上記
エピタキシャル成長を行なったＧａＡｓ基板を取り出し
て、ひ素およびクロムとともに石英アンプル内に真空封
止し、１０００℃に加熱して１０時間保持した後、冷却
した。ひ素の量および加熱温度と加熱時間は、実施例１
と同様にして決定した。
ロライドＣＶＤ法により、アンドープ・ＧａＡｓ単結晶
基板上にシリコン・ドープｎ型ＧａＡｓ層を厚さ６０μ
ｍにエピタキシャル成長させた。成長終了後にホール測
定を行なったところ、エピタキシャル層の伝導型はｎ型
でキャリア濃度は５×１０14cm-3であった。次に、上記
エピタキシャル成長を行なったＧａＡｓ基板を取り出し
て、ひ素およびクロムとともに石英アンプル内に真空封
止し、１０００℃に加熱して１０時間保持した後、冷却
した。ひ素の量および加熱温度と加熱時間は、実施例１
と同様にして決定した。
【００１６】熱処理した上記基板をラッピングし、表面
を約１０μm削って熱変成層を除去した後、ファン・デ
ル・パウ（Ｖａｎ ｄｅｒ Ｐａｕｗ）法により抵抗率
を測定した。その結果、エピタキシャル層の抵抗率は１
×１０7Ω・cmで半絶縁性化されていることが分かっ
た。また、ＳＩＭＳ分析によって深さ方向の不純物濃度
を測定したところ、クロム濃度は３×１０16cm-3で、深
さ方向に一定であった。なお、上記実施例では、ＧａＡ
ｓ基板上に高抵抗ＧａＡｓエピタキシャル層を形成する
場合を例にとって説明したが、この発明はそれに限定さ
れるものでなく、他の化合物半導体基板上に高抵抗III
−Ｖ族化合物半導体エピタキシャル層を形成する場合利
用することができる。
を約１０μm削って熱変成層を除去した後、ファン・デ
ル・パウ（Ｖａｎ ｄｅｒ Ｐａｕｗ）法により抵抗率
を測定した。その結果、エピタキシャル層の抵抗率は１
×１０7Ω・cmで半絶縁性化されていることが分かっ
た。また、ＳＩＭＳ分析によって深さ方向の不純物濃度
を測定したところ、クロム濃度は３×１０16cm-3で、深
さ方向に一定であった。なお、上記実施例では、ＧａＡ
ｓ基板上に高抵抗ＧａＡｓエピタキシャル層を形成する
場合を例にとって説明したが、この発明はそれに限定さ
れるものでなく、他の化合物半導体基板上に高抵抗III
−Ｖ族化合物半導体エピタキシャル層を形成する場合利
用することができる。
【００１７】上記実施例では、エピタキシャル層に添加
するｎ型の不純物としてシリコンを用いたが、例えば硫
黄やテルルなど他のｎ型不純物を添加するようにしても
良い。また、クロライドＣＶＤ法では石英製反応管から
のシリコンが不純物としてエピタキシャル層に取り込ま
れてｎ型となりやすいので故意にシリコン等の不純物を
添加しなくても良い。さらに、上記実施例では、ｎ型エ
ピタキシャル層に拡散させて高抵抗化する不純物として
クロムを用いたが、深いアクセプタとなるものであれ
ば、鉄、銅その他の不純物を用いることができる。
するｎ型の不純物としてシリコンを用いたが、例えば硫
黄やテルルなど他のｎ型不純物を添加するようにしても
良い。また、クロライドＣＶＤ法では石英製反応管から
のシリコンが不純物としてエピタキシャル層に取り込ま
れてｎ型となりやすいので故意にシリコン等の不純物を
添加しなくても良い。さらに、上記実施例では、ｎ型エ
ピタキシャル層に拡散させて高抵抗化する不純物として
クロムを用いたが、深いアクセプタとなるものであれ
ば、鉄、銅その他の不純物を用いることができる。
【００１８】
【発明の効果】以上説明したようにこの発明は、予め深
いアクセプタとなる不純物を導入した化合物半導体基板
の表面にｎ型III−Ｖ族化合物半導体エピタキシャル層
を成長させた後、上記基板を加熱して上記不純物を上記
エピタキシャル層へ拡散させ、あるいは、アンドープの
化合物半導体基板の表面にｎ型III−Ｖ族化合物半導体
エピタキシャル層を成長させた後、上記基板を加熱しな
がら表面より深いアクセプタとなる不純物を拡散させる
ようにしたので、高抵抗のエピタキシャル層を有する化
合物半導体基板が得られるという効果がある。
いアクセプタとなる不純物を導入した化合物半導体基板
の表面にｎ型III−Ｖ族化合物半導体エピタキシャル層
を成長させた後、上記基板を加熱して上記不純物を上記
エピタキシャル層へ拡散させ、あるいは、アンドープの
化合物半導体基板の表面にｎ型III−Ｖ族化合物半導体
エピタキシャル層を成長させた後、上記基板を加熱しな
がら表面より深いアクセプタとなる不純物を拡散させる
ようにしたので、高抵抗のエピタキシャル層を有する化
合物半導体基板が得られるという効果がある。
Claims (2)
- 【請求項１】 予め深いアクセプタとなる不純物を導入
した化合物半導体基板の表面にｎ型III−Ｖ族化合物半
導体エピタキシャル層を成長させた後、上記基板を加熱
して上記不純物を上記エピタキシャル層へ拡散させ上記
エピタキシャル層を半絶縁性化することを特徴とする化
合物半導体基板の製造方法。 - 【請求項２】 アンドープの化合物半導体基板の表面に
ｎ型III−Ｖ族化合物半導体エピタキシャル層を成長さ
せた後、上記基板を加熱しながら表面より深いアクセプ
タとなる不純物を拡散させて上記エピタキシャル層を半
絶縁性化することを特徴とする化合物半導体基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10783793A JPH06318549A (ja) | 1993-05-10 | 1993-05-10 | 化合物半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10783793A JPH06318549A (ja) | 1993-05-10 | 1993-05-10 | 化合物半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06318549A true JPH06318549A (ja) | 1994-11-15 |
Family
ID=14469307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10783793A Pending JPH06318549A (ja) | 1993-05-10 | 1993-05-10 | 化合物半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06318549A (ja) |
-
1993
- 1993-05-10 JP JP10783793A patent/JPH06318549A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20210046553A (ko) | 도핑된 반도체 재료의 선택적 증착을 위한 방법 | |
| KR101151933B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| US20120032229A1 (en) | Silicon Wafer And Production Method Thereof | |
| US20080022924A1 (en) | Methods of forming carbon-containing silicon epitaxial layers | |
| US4193835A (en) | Method for growing semiconductor crystal | |
| JPH06244112A (ja) | 化合物半導体結晶の成長方法 | |
| TWI747944B (zh) | 用於iii族氮化物結構之生長的成核層 | |
| US5744396A (en) | Semiconductor device formed on a highly doped N+ substrate | |
| US5834362A (en) | Method of making a device having a heteroepitaxial substrate | |
| GB1600286A (en) | Doping of group iii-v semiconductor materials | |
| JP3158651B2 (ja) | 化合物半導体及びその製造方法 | |
| US5426068A (en) | Method of manufacturing compound semiconductor wafer | |
| JPH06318549A (ja) | 化合物半導体基板の製造方法 | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| KR20080057065A (ko) | 전자 소자용 ＧａＮ 웨이퍼 및 그 제조 방법 | |
| US4238252A (en) | Process for growing indium phosphide of controlled purity | |
| REININ et al. | High electron mobilities in surfactant-grown Germanium on Silicon substrates | |
| JP3771679B2 (ja) | 化合物半導体膜の気相堆積方法 | |
| JP3487393B2 (ja) | ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法 | |
| JPH07116000B2 (ja) | 高抵抗化合物半導体基板の製造方法 | |
| JPH06310440A (ja) | 炭化珪素半導体およびその成膜方法 | |
| JP2829403B2 (ja) | 化合物半導体の製造方法 | |
| CN108699726B (zh) | 由碳化硅构成的半导体基板及其制造方法 | |
| Manasevit et al. | The Preparation and Properties of (111) Si Films Grown on Sapphire by the SiH4‐H 2 Process | |
| JPH01179411A (ja) | ３−５族化合物半導体気相成長方法 |