TWI747944B - 用於iii族氮化物結構之生長的成核層 - Google Patents

用於iii族氮化物結構之生長的成核層 Download PDF

Info

Publication number
TWI747944B
TWI747944B TW106130018A TW106130018A TWI747944B TW I747944 B TWI747944 B TW I747944B TW 106130018 A TW106130018 A TW 106130018A TW 106130018 A TW106130018 A TW 106130018A TW I747944 B TWI747944 B TW I747944B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
deep
nucleation layer
concentration
Prior art date
Application number
TW106130018A
Other languages
English (en)
Other versions
TW201822253A (zh
Inventor
歐雷格 拉柏汀
高振凱
羅健峰
韋恩 強森
霍格斯 瑪強德
Original Assignee
英商Ｉｑｅ有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ｉｑｅ有限公司 filed Critical 英商Ｉｑｅ有限公司
Publication of TW201822253A publication Critical patent/TW201822253A/zh
Application granted granted Critical
Publication of TWI747944B publication Critical patent/TWI747944B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本文描述一種用於III族氮化結構生長的成核層以及生長成核層的方法。半導體可包含矽基材及在矽基材上方的成核層。成核層可包含矽及深能階摻雜物。半導體可包含形成在成核層上的III族氮層。矽基材及成核層至少其中之一可包含離子化的汙染物。此外，深能階摻雜物的濃度至少和離子化汙染物的濃度一樣高。

Description

用於III族氮化物結構之生長的成核層
本發明主張2016年9月2日在美國提交之美國專利申請號No.15/256,170之優先權及效益，其內容併入本文作為參考。
生長在高電阻矽上的高電子移動性電晶體(HEMT’s)因產製過程中的汙染而具有劣質的性能。當III族氮層生長在高電阻的矽基材用於HEMT結構時，受體污染物質可以沉積及/或擴散到矽基材的頂面上，在受體電離時形成p型區域。p型區域可以具有高的自由電洞濃度，造成寄生導電通道。寄生通道會造成寄生電容，因此降低高頻時的電晶體性能。
此外，矽基材的表面可被氧、碳及其他元素汙染。汙染物及雜質可包含從室壁脫附之後沉積在基材表面上的物質、由存在於環境中的物質偶然產生的含碳物質、及/或存在周圍環境中由基材被氧氣氧化而產生的天然氧化物。這些汙染物和雜質可能造成矽和III族氮層之間形成高度有缺陷的界面。這種表面汙染及相關的缺陷會降低之後III族氮外延層和結構的品質。品質降低造成電子移動性降低、電晶體性能惡化，特別是在高電壓和高電流的條件下。
因此，本文描述一種用於III族氮化結構生長的成核層以及生長成核層的方法。半導體可包含矽基材及在矽基材上方的成核層。成核層可包含矽及深能階摻雜物。半導體可包含形成在成核層上的III族氮層。矽基材及成核層至少其中之一可包含離子化的汙染物。此外，深能階摻雜物的濃度至少和離子化汙染物的濃度一樣高。
基材可包含基材材料及深能階摻雜物，可包含具有深能階狀態的深能階摻雜物質，具有深能階狀態的深能階摻雜物質，深能階摻雜物與基材的傳導和價帶為0.3eV至0.6Ev之間。半導體可以包含基材和成核層之間的異質結構。
深能階摻雜物可包含一個或多個釩、鐵、硫等其他化學元素。離子化汙染物可包含第III族的種類。離子化汙染物可包含離子化的受質汙染物。
深能階摻雜物的濃度可為1015cm-3與1019cm-3之間及/或1016cm-3及1018cm-3之間。在基材及成核層中自由電洞的濃度為少於1016cm-3及/或少於1015cm-3。
成核層的厚度可為1nm及100nm之間、10nm及1μm之間及/或100nm及10μm之間。
離基材最近的成核層表面上的深能階摻雜物的第一濃度可高於離III-V層最近的表面上的深能階摻雜物的第二濃度。該基材物質可為矽。該III-V層可為III族氮層。
成核層和III-V層可以藉由有機金屬化學氣相沉積、分子束外延、鹵化物氣相外延和物理氣相沉積中的一種或多種來生長。
102、402、502、602:基材
104:室壁
106:前驅物入口
114、228:殘餘層
116:氣相汙染成分
118:汙染物成分
120:矽前驅物
121:摻雜物前驅物
122、123、124、125、222、223、342、343:表面成分
224、225:殘餘成分
226、226、350:汙染物成分
226:受體汙染物
227、231、233、347:摻雜物成分
229:矽材料
230:矽成分
236、436、536、636:成核層
340:III族氮前驅物
341、346、348、448:III族氮層
345:III族氮成分
400、500、600:半導體
550、650:過渡層
552、652:緩衝液層
554、654:氮化鎵層
556、656:2DEG
558、658:銦鋁鎵氮化物層
660:源極觸點
662:汲極觸點
664:柵極觸點
700:方法
本公開的上述和其它特徵將結合以下結合圖式的詳細描述，包含其性質和各種優點將變得更加明顯，在圖式中：第1圖根據說明性的實施描繪了使用有機金屬化學氣相沉積(MOCVD)抵銷成核層的初始生長；第2圖根據說明性的實施描繪了第1圖中初始成核之後外延成核層的形成；第3圖根據說明性的實施描繪了在第2圖所示的時間之後，III族氮層在基材上形成；第4圖根據說明性的實施描繪了使用本文所描述的方法製造半導體；第5圖根據說明性的實施描繪了可用於製造高電子移動性電晶體(HEMT)的具有III族氮層的半導體；第6圖根據說明性的實施描繪了使用本文描述的方法製造HEMT；及第7圖根據說明性的實施描繪了用於生長具有包含抵銷深能階摻雜物的成核層之半導體的方法流程圖。
本文所描述的系統、設備及方法尤其包含具有可達到改善性能之成核層的半導體。儘管不被理論或作用機制的提出所束縛，可以注意的是為了清楚的提出及指示，成核層可以用至少兩種方式緩解郵寄生通道和污染引起的問題。首先用深能階摻雜物摻雜成核層可以抵銷由離子受體摻雜物產生的自由 電洞。其次，成核層的生長可以清潔基材表面，成核層可以物理掩埋污染物和雜質以及相關缺陷如差排。半導體可包含半導電、導電及絕緣材料。半導體可包含覆蓋一個或多個包覆層的晶片、具有一個或多個圖樣層的晶片、具有金屬相互連接的晶片、具有功能性電晶體的晶片、具有積體電路的晶片、一個或多個晶片的分離部分如裸晶或多個半導體晶片，及已經包裝的裸晶或半導體晶片。
儘管本文所描述的系統、裝置及方法不侷限於特定的作用機制，可以注意的是為了清楚的提出該深能階摻雜物可作為深能階陷阱且可抵消沉積在或擴散到基材表面的離子化受質摻雜物。作為深能階陷阱，深能階摻雜物提供復合中心，捕獲和定位離子受體汙染物引起的自由電洞。這些孔洞可能與深能階摻雜物結合，並不會在整個基材或成核層中非定域(游離)。這種陷阱被理解為降低基材表面附近的自由電洞濃度，使該區域更具電阻性。
為了清楚起見，亦可理解及注意到的是，成核層可以物理性地掩埋污染物和沈積在基材頂面上或已經與基材頂面反應的雜質。在成核層生長之前和生長期間發生的還原性大氣(一般包含H2氣體)被理解為除去了部分或全部含碳及氧的污染物和雜質，但成核層掩埋了任何污染物和殘留的雜質。此外，成核層的厚度可以使差排內部的差排錯終止，成核層的上表面的差排密度降低。藉由掩埋污染物、雜質及其造成的差排，可以理解的是成核層為之後的III族氮層的生長提供了清潔的表面。III族氮層是包含III族物質和氮的層。III族物質可以包含週期表第III族中的一種或多種元素，包含B、Al、Ga、In和Tl。III族氮層可以是包含多個III族元素的化合物。III族氮層可包含二元化合物如GaN、三元化合物如AlxGa1-xN(0
Figure 106130018-A0305-02-0006-8
x
Figure 106130018-A0305-02-0006-9
1)及InxGa1-xN(0
Figure 106130018-A0305-02-0006-10
x
Figure 106130018-A0305-02-0006-11
1)、四元化合物如InxAlyGa1-x-yN(0
Figure 106130018-A0305-02-0006-12
x,y
Figure 106130018-A0305-02-0006-13
1)、及五元化合物如GaxIn(1-x)AsySbzN(1-y-z)(0
Figure 106130018-A0305-02-0006-14
x,y,z
Figure 106130018-A0305-02-0006-15
1)。III族氮層可為未參雜、無意的參雜或以供體或可接受摻雜物參雜。全文中III族氮層在III-V層的例子中詳細描述。然而III族氮材料僅為III-V材料的子集，且本文 描述的III族氮層及材料可被其他III-V層及材料取代。III-V層及材料包含元素週期表第III族(如上所列舉的例子)和元素週期表第V族的一種或多種物質(例如N、P、As、Sb及Bi)。如稍後參考第4圖所述，III-V材料的其他例子包含GaAs、InP、InAs、InSb、InGaAs、GaAsP、InGaAsP等中的一種或多種。
第1圖描繪了使用有機金屬化學氣相沉積(MOCVD)抵銷成核層的初始生長。第1圖描繪基材102、室壁104、位於室壁104上的殘餘層114及前驅物入口106。基材102可為用於生長III族氮材料的任何基材。基材102可為矽基材、高電阻矽基材、絕緣體上矽(SOI)基材及/或頂面包含矽的任何類型的複合基材。上述基材及其他基材可包含未摻雜、無意摻雜或摻雜有施體或受體摻雜物的單晶矽片。在高電阻率矽基材的實例中，基材可具有大於1,000ohm-cm、大於2,000ohm-cm、大於3,000ohm-cm、大於6,000ohm-cm或更大的電阻率超過10,000ohm-cm。基材102可以是矽(111)基材以促進III族氮材料的外延生長，或者基材102可以包含具有另一種晶體取向的矽，例如矽(100)。
前驅物入口106示意地表示前驅物輸送系統，其將在基材102上沉積矽和III族氮層所需的各種前驅體注入。如第一圖所示，前驅物噴射器106注入氣相矽前驅物120及氣相摻雜物前驅物121。
提高室壁104的溫度應理解為使殘餘層114的成分脫附為氣相污染成分116。在沉積系統前操作期間，殘餘層114可為沉積在室壁104上的III族氮材料。因此，汙染物成分116可為III族成分，其將在矽中達到p型摻雜物的作用。一部分氣相成分120、121及116分別作為表面成分124、125及118沉積在基材102上。表面成分124、125及118可為物理吸附或化學吸附，且可為破裂或未破裂的。矽表面成分124是基材102表面上的主要成分，但摻雜物表面成分125及汙染物表面成分118存在的濃度足以影響之後膜的參雜程度，在一些實例中，來自前驅物注射器106的氣相前驅物成分121的流動被調整，使得基材102上摻雜物成分125 的濃度基本上相同於在基材102上的汙染物成分118的濃度。如預計了之後沉積層的擴散，則可以調整氣相前驅物成分121的流量以導致摻雜物成分121的濃度高於汙染物成分118的濃度。此外，一些矽前驅物成分120及摻雜物成分121在殘餘層114上分別沉積為表面成分122及123。
矽前驅物成分120可包含一個或多個矽CVD前驅物。矽CVD前驅物的例子包含矽烷(silane)、乙矽烷(disilane)、三矽烷(trisilan)、二氯矽烷(dichlorosilane)、三氯矽烷(trichlorosilane)、甲基矽烷(methylsilane)、二叔丁基矽烷(diterttiarybutylsilane)、四氯化矽(silicon tetrachloride)、四氟化矽(silicon tetrafluoride)、四溴化矽(silicon tetrabromide)、四乙氧基矽烷(tetraethoxysilane)、單質矽(elemental silicon)及高級矽烷(higher-order silanes)及氯矽烷(chlorosilanes)。
摻雜物成分121可包含一個或多個矽CVD前驅物其遞送深能階摻雜物。深能階摻雜物的例子包含硫(sulfur)、硒(selenium)、釩(vanadium)、鐵(iron)、鉭(tantalum)、碲(tellurium)、鉻(chromium)、錳(manganese)或其他化學元素。遞送硫的CVD前驅物的例子包含硫化氫(hydrogen sulfide(H2S))、二叔丁基硫化物(ditert-butylsulphide)、雙(三甲基甲矽烷基)硫化物(bis(trimethylsilyl)sulfide)、(R)-(+)叔丁基亞磺酰胺((R)-(+)-t-butylsulfinamide)、二乙基硫化物(diethylsulfide)、聚硫化碳(polypropylene sulfide)、二異丙基硫化物(diisopropylsulfide)、元素硫及有機物、環戊二烯基(cyclopentadienyls)、胺類(amines)、胺化物(aminidates)、鹵化物(halides)及含硫的芳族化合物。
遞送硒的CVD前驅物的例子包含硒化氫(hydrogen selenide (H2Se))，二甲基硒化物(dimethylselenide)，硒化二叔丁基錫(ditert-butylselenide)，元素硒及其他包含硒的化合物。
遞送釩的CVD前驅物的例子包含雙(環戊二烯基)釩(II)(bis(cyclopentadienyl)vanadium(II))、釩(V)氧三異丙醇鹽(vanadium(V)oxytriisopropoxide)、四(二甲基氨基)釩(IV)(tetrakis(dimethylamino)vanadium(IV))、四(二乙基氨基)釩(IV)(tetrakis(diethylamino)vanadium(IV))、元素釩和有機金屬化合物及環戊二烯(cyclopentadienyls)、胺(amines)、胺化物(aminidates)、鹵化物(halides)及含有釩的芳香族化合物。.
遞送鐵的CVD前驅物的例子包含雙(環戊二烯基)鐵(bis(cyclopentadienyl)iron)(又稱為二茂鐵(ferrocene))、丁基二茂鐵(butylferrocene)、二氯膦基二茂鐵(dichlorophosphinoferrocene)、乙基二茂鐵(ethylferrocene)、元素鐵及環戊二烯基(cyclopentadienyls)、胺(amines)、胺化物(aminidates)、鹵化物(halides)及含有鐵的芳香族化合物。
汙染物成分118的例子包含硼(boron)、鋁(aluminum)、鎵(gallium)、銦(indium)、鉈(thallium)及氮(nitrogen)。
第2圖描繪了第1圖中初始成核之後外延成核層236的形成。在第1圖中描繪的表面成分124、125及118併入成核層236中。成核層236是與基材102晶格匹配或是至少與基材102擬晶的外延層。成核層236可以是矽層。若基材102是矽材及/或包含矽的基材，則成核層236可以是同質磊晶矽層。同質磊晶(Homoepitaxy)指的是基材具有至少具有一相同材料的頂面外延生長。然而，同質磊晶層可包含與下列材料不同的參雜特徵(如參雜成分和濃度)。成核層236包含分別滲入表面成分124、125及118的矽225、深能階摻雜物成分227及離子化受體汙染物成分226。離子化受體汙染物成分226可包含第III族成分，如B、Al、Ga、In及Tl。深能階摻雜物成分227可包含一個或多個S、Se、V、Fe、Ta、Te、Cr、Mn及其他化學元素。深能階摻雜物成分227及離子受體汙染物成分226可為間隙 或替換的雜質。在一些實例中成分226及227之一或兩者為沉積的間隙雜質，並在冷卻後變成替換雜質。冷卻可在沉積室中或在單獨的室中進行。
當使用高電阻矽晶片作為基材102，作為汙染物成分118存在的p型摻雜物可造成基材102的p型參雜。此p型參雜造成的自由電洞可造成低電阻(高移動性)寄生通道在基材102形成。然而，將包含深能階供體狀態的深能階摻雜物作為摻雜物成分121，使得深能階摻雜物成分227捕獲自由電洞，從而抵銷p型參雜。當深能階摻雜物成分227的濃度至少與離子化受體污染物成分226的濃度一樣高時，深能階摻雜物成分227抵銷離子化受體汙染物成分226產生的自由電洞，防止寄生通道的形成並保持基材102的高電阻性。
如本文中所述，深能階摻雜物及受體汙染物兩著的電活性大約為1。成分的電活性指的是成分中原子離子化的部分。因此，幾乎所有受體和深能階摻雜物都是離子化的，離子受體或深能階摻雜物的濃度近似等於受體污染物成分或深能階摻雜物的濃度。然而，在一些實例中，深能階摻雜物及/或受體的電活性少於1。在這些實例中，離子化的深能階摻雜物之濃度至少如同離子化的受體的濃度一樣高。摻雜物及電荷載子的濃度有時以電子cm-3、電洞-cm-3或原子-cm-3為單位表示，但更經常地，當引用相同的量時粒子的名稱省略，這樣的濃度簡單地以cm-3為單位表示。深能階摻雜物成分的濃度至少如同離子化受體汙染物成分的濃度一樣大，可包含深能階摻雜物成分的濃度為多於低於10%、大約低於10%、大約低於5%或多於大於10%的離子化受體汙染物成分。
若離子化受體汙染物成分的濃度大於深能階摻雜物成分的濃度，則成核層及基材附近部分的自由電洞濃度將為離子化受體汙染物成分的濃度及深能階摻雜物成分的濃度之間的不同。因此，深能階摻雜物成分的濃度為10%低於離子化受體汙染物成分的濃度，與沒有深能階摻雜物的半導體相比，將導致自由電洞濃度降低一個數量級。
若深能階摻雜物成分的濃度與離子受體污染物成分的濃度完全一致，則存在完全抵銷條件，成核層和基材附近部分的游離電洞和電子濃度只會由於熱生成的載體而可被忽略。
若深能階摻雜物成分的濃度大於離子受體污染物成分的濃度，則還存在完全抵銷的條件，成核層和基材附近部分的自由電洞和電子濃度也只能由於熱生成的載體而忽略不計。在完全抵銷條件下的熱生成載流子的濃度是可以忽略的，因為深能階摻雜物分子不具有矽的傳導或價帶幾倍kT(高達0.3-0.6eV)的任何電子能態。於此，k是指波茲曼常數(Boltzmann’s constant)，T是指Kelvin中半導體的溫度。
在第2圖所描繪的時間，表面成分122及123已併入殘餘層228其覆蓋殘餘層114。殘餘層228包含矽材料229及摻雜物成分233。
氣相前驅物成分120及121繼續移動進到基材102並分別作為表面成分224及225沉積。另外，氣相成分120和121分別移動到室壁104並沉積在殘餘層228上，作為表面成分222和223。
由於生長條件下殘餘層228處於升高的溫度，因此其一些成分脫附作為矽成分230及摻雜物成分231。脫附成分230和231也可以移動到基材102並沉積為表面成分。然而，由於殘餘層228覆蓋殘餘層114，所以污染物成分116等污染物成分不會脫附。因此，一旦形成了殘餘層228，其阻止了進一步的p型摻雜物的形成，例如III族元素沉積在基材102上。此外，因為深能階摻雜物成分227的濃度至少如離子化受體污染物成分226的濃度一樣高，在基材102不含有寄生通道。
第3圖描繪了在第2圖所示的時間之後，III族氮層在基材102上形成。在第3圖中，前驅物噴射器系統106遞送III族氮前驅物340。III族氮前驅物340 可包含多種前驅物的成分且可被不同的前驅物遞送線注入。III族氮前驅物可包含遞送III族元素的前驅物如鋁、鎵、銦及鉈、及/或氮。
遞送鋁的前驅物之實例包含三甲基(trimethylaluminum)、三乙基鋁(triethylaluminum)、二甲基氫化鋁(dimethylaluminumhydride)、二甲基乙基胺鋁烷(dimethylethylamine alane)、三異丁基鋁(triisobutylaluminum)、三(二甲基氨基)鋁(III)(tris(dimethylamido)aluminum(III))、三氯化鋁(aluminum trichloride)、元素鋁和烷基、烷基醯胺(alkylamides)、醇鹽(alkoxides)、脒鹽(amidinates)、β-二酮酸鹽(β-diketonates)及含有鋁的有機金屬。
遞送鎵的前驅物之例子包含三甲基鎵(trimethylgallium)、三乙基鎵(triethylgallium)、三(二甲基酰氨基)鎵(III)(tris(dimethylamido)gallium(III))、三氯化鎵(gallium trichloride)、二乙基鎵氯化物(diethylgallium chloride)、三異丁基鎵(triisobutylgallium)、元素鎵和烷基，烷基酰胺，醇鹽，脒鹽，β-二酮酸鹽，羰基化合物，環戊二烯基化合物及含有鎵的有機金屬。
遞送銦的前驅物之例子包含三甲基銦(trimethylindium)、三乙基銦(triethylindium)、二甲基乙基銦(dimethylethylindium)、三氯化銦(indium trichloride)、元素銦和烷基，烷基酰胺，醇鹽，脒鹽，β-二酮酸鹽，羰基化合物，環戊二烯基化合物及含有銦的有機金屬。
遞送氮的前驅物之例子包含氨(ammonia)、1,1-二甲基肼(1.1-dimethylhydrazine)、叔丁胺(tert-butylamine)、苯肼(phenylhydrazine)、元素氮及其他氣體以及含氮的有機金屬。
III族氮前驅物移至基材102並沉積為表面成分342。前驅物成分340移至壁104並沉積為表面成分343。隨著沉積的進行，表面成分343形成III族氮層341在殘餘層228上方。相似地，表面成分342在基材102上的矽層236上形成III族氮層348。III族氮層346可以包含一種或多種III族元素。
由於壁104的溫度升高，III族氮成分345將從III族氮層341脫附。然後III族氮成分345可以作為表面成分342沉積到基材102上。然而，一旦III族氮層341是連續且緻密的，則會避免來自殘餘層228的矽成分的昇華。因此，脫附自連續且緻密的III族氮層341不會顯著影響III族氮層348的組成。然而，在III族氮層341變得連續且緻密之前，來自殘餘層228的一些成分可昇華並且可以作為矽成分346和摻雜物成分347沉積在III族氮層348的下部。之後當晶片被加載到室中時，III族氮層341可以作為污染物的來源以類似的方式用於之後的晶片，當殘餘層114作為基材102。
除了由於從殘餘層114脫附而沉積在矽層236中的離子化受體成分之外，矽層236還可以包含從III族氮層348向下擴散的離子化受體污染物成分350。由於基材102在沉積過程中處於溫度升高，擴散可以以顯著的速率發生。特別是鎵和鋁可以擴散到矽層236中並充當離子受體摻雜物，使得矽層236更為p型並且更加導電。然而，在矽層236的生長過程中摻雜物成分121的通量可以被選擇在矽層236中產生深能階摻雜物的濃度，其足以抵銷起源於殘餘層114的離子受體污染物及從相鄰層擴散的受體污染物成分350。
深能階摻雜物成分227藉由作為深能階陷阱來抵銷存在於矽層236中的p型摻雜物。作為深能階陷阱，深能階摻雜物成分227提供了復合中心，捕獲和定位由離子受體污染物成分226和350引起的自由電洞。這種陷阱降低了矽層中的自由電子濃度236，使其更具阻力。在一些實例中，離子化受體污染物成分226以約1017cm-3的濃度存在於矽層236中。離子化受體污染物成分226可以以1015和1017cm-3之間、1014和1018cm-3之間及/或1011和1020cm-3之間的濃度存在。為了抵銷由這些p型摻雜物產生的自由電洞，矽層236可以包含至少等效濃度的深能階摻雜物成分227。因此，在這個例子中，矽層236應當包含至少1017cm-3、1015及1019cm-3，1016及1018cm-3之間或高於1018cm-3的深能階摻雜物成分227的濃 度。深能階摻雜物成分227抵銷了自由電洞的存在，自由電洞濃度可小於1018cm-3、小於1017cm-3、小於1016cm-3及/或小於1015cm-3。在一些例子中，深能階摻雜物成分227可以做為復合中心，即使原深能階陷阱狀態已經被自由電洞抵銷。例如，矽層236中的深能階摻雜物成分可以從導帶中重新捕獲電子，然後與其他自由電洞重新結合。深能階摻雜物成分227也可以直接捕獲自由電洞。
為了作為深能階陷阱，深能階摻雜物成分227應該具有電離能，其導致電子狀態將在矽層236的能帶之內，遠離能帶邊緣。這些深能階狀態應遠遠超過室溫下電子的熱能(kT)，與傳導和能帶邊緣分離。例如，深能階狀態可以從0.3到0.5eV之間的一個或兩個帶邊緣分離。在一些示例中，深能階狀態可以從0.2到0.6eV之間的一個或兩個帶邊緣分離，及/或超過0.6eV。一個或多個硫(S)、釩(V)、鐵(Fe)、硒(Se)、鉭(Ta)、碲(Te)、鉻(Cr)、錳(Mn)等化學元素在矽中作為深能階陷阱，且可作為深能階雜物雜分子227。
第4圖描繪用本文所描述的方法製造的半導體400。半導體400包含基材402(如102)、成核層436(如236)在基材402上方，及III族氮層448(如348)在成核層436上方。在一些實例中，III族氮層可由III-V層取代。III-V材料的實例包含一個或多個GaAs、InP、InAs、InSb、InGaAs、GaAsP、InGaAsP等。基材402可為矽基材或高電阻矽基材。在高電阻矽基材的實例中，該基材可具有電阻高於1000ohm-cm、高於2,000ohm-cm、高於3,000ohm-cm、高於6,000ohm-cm、或高於10,000ohm-cm。該基材102可為矽(111)基材便於III族氮層448的外延生長。成核層436的厚度可為大約1μm、1nm和10μm之間(microns或micrometers)、1nm和100nm之間、10nm和1μm之間、100nm和1μm之間，及/或100nm和10μm之間。
成核層436掩蔽存在於基材402的表面的汙染物和雜質。該汙染物與雜質可包含從腔壁脫附後沉澱在基材表面的成分，如在第1圖中圖式的成分 118。污染物和雜質易可包含由存在於環境中的成分產生附加的含碳成分及/或由周圍環境中存在的氧氣氧化基材402產生的自然氧化物。成核層436生長之前和生長過程中的還原氣氛(通常包含H2氣體)可以去除部分或全部含碳與氧的污染物和雜質，但成核層掩埋了任何剩下的污染物和雜質。在一些實例中，成核層436夠厚，使得差排和其他缺陷終止於其內，且成核層436的上表面具有降低的缺陷密度。
進一步地，成核層436物理性地掩埋汙染物與雜質，提供乾淨的表面給III族氮層448生長。在一些實例中，成核層436並不包含深能階摻雜物。在這些實例中，成核層436提供乾淨的表面給III族氮層448生長，但藉由抵銷可能存在的雜質而不影響載體濃度。藉由物理性掩埋汙染物和雜質，成核層436改善了III族氮層448的膜之品質，改善了使用半導體400製造的HEMT裝置的性能。藉由抵銷離子受體污染物成分，成核層436減少或消除了寄生傳導通道的形成，改善了使用半導體400製造的HEMT裝置的性能。
III族氮層448可以包含一個或多個建構層。半導體400可以是外延晶片(epi-wafer)，即半導體晶片覆蓋有外延層，並且沒有橫向圖案。外延晶片可包含一個或多個非外延覆蓋層。該外延晶片可以藉由橫向圖案進一步處理以產生電晶體。在一些實例中，半導體400是已經經歷了這種圖案化的晶片。半導體400也可以在III族氮層448上包含其他層(例如用作接觸及/或互連的金屬層)。在一些實例中，半導體400是外延晶片的一部分，如來自外延晶片的半導體晶片的芯片。
第5圖描繪半導體500具有III族氮層可用於製造高電子移動性電晶體(HEMT)。半導體500包含基材502(如402、102)及在基材502上的成核層536(如436、236)。半導體500亦包含III族氮層548(如348、448)。該III族氮層548包含多層包含過渡層550、緩衝液層552、氮化(GaN)層665及銦鋁鎵氮化物 (InxAlyGa1-x-yN；0
Figure 106130018-A0305-02-0016-16
x,y
Figure 106130018-A0305-02-0016-17
1)層558。銦鋁鎵氮化物(InxAlyGa1-x-yN)層558在其厚度上可具有恆定的組成(即x和y的恆定值，或者可以在其厚度上具有變化的組成(即，x和y的變化值)。在一些實例中，III族氮層可包含一層或多層包含除了III族氮之外的材質。過渡層550可包含AlN及/或其他合金如InxAlyGa1-x-yN，且可供應在可由矽製成的成核層536和可包含GaN的緩衝液層552之間過渡。緩衝液層552可包含相對於GaN層厚度的足夠厚度以在其上表面完全鬆弛。緩衝液層552亦可用作減小晶格失配引起的缺陷密度的作用。緩衝液層可以包含任何III族氮材料，例如GaN、InxAlyGa1-x-yN及/或AlN。在一些實例中，緩衝液層的組成可以在其整個厚度上變化。緩衝液層進一步可包含具有III族氮材料交替層的一個或多個超晶格或多層結構。
由於GaN層554及InxAlyGa1-x-yN層558之間的半導體異質結構，二維電子氣(2DEG)形成在GaN/InxAlyGa1-x-yN界面附近的GaN層554中。2DEG可在HEMT提供高電子移動性通道。其他層可沉澱在半導體500上，包含一個或多個覆蓋層、金屬化層以及分離層。橫向圖案化可以用來定義半導體500中如電晶體的橫向特徵。半導體500可以是外延晶片，且可包含一個或多個非外延覆蓋層。在一些實例中，半導體500包含一個或多個圖案化的特徵，例如電晶體。半導體500亦可在III族氮層548上包含其他層(例如用作接觸及/或互連的金屬層)。在一些實例中，半導體500是外延晶片(例如芯片)的一部分。
藉由物理性地掩埋污染物和雜質，成核層536改善了III族氮層548的膜品質，改善了使用半導體500製造的HEMT裝置的性能。藉由抵銷離子受體污染物成分，成核層536減少或消除了寄生傳導通道的形成，改善了使用半導體500製造的HEMT裝置的性能。
第6圖描繪了用本文所描述的方法製造的半導體600。該HEMT600可自半導體500製造。HEMT600包含基材602(如102、402、502)及成核層636(如 236、436、536)。該HEMT600亦包含III族氮層648(如348、448、548)在成核層636上。該III族氮層包含過渡層650(如550)在成核層636上、緩衝液層652(如552)在AlN層650上、GaN層654在緩衝液層652上，及InxAlyGa1-x-yN(0
Figure 106130018-A0305-02-0017-18
x,y
Figure 106130018-A0305-02-0017-19
1)層658(如558)在GaN層654上。InxAlyGa1-x-yN層658可在其厚度上具有恆定的組成(即，x和y的恆定值)，或者可以在其厚度上具有變化的組成(即，x和y的變化值)。HEMT 600亦包含氮化鎵層654中靠近其與InxAlyGa1-x-yN層的界面的2DEG 656(如556)。III族氮層648可具有與第6圖中所示不同的組成。在HEMT600中的III族氮層藉由光刻和蝕刻技術橫向圖案化。金屬接觸沉澱在III族氮層上以形成源極觸點660、汲極觸點662及柵極觸點664。互連(未圖示)可將觸點660、662及664連接至電路。施加到柵極觸點664的柵極電壓可以調節源極觸點660與汲極觸點662之間通道的導電性。
由於2DEG 656提供高移動性的通道，HEMT 600可用於高頻切換。切換可以在高於1GHz、50GHz或60GHz的頻率。在這些高頻下，基材602的任何寄生電容都會降低HEMT 600的性能。然而，HEMT 600的成核層636包含作為陷阱的深能階摻雜物(如227)抵銷離子化受體的存在，減少或基本上防止寄生通道，從而減少或基本上防止基材602的寄生電容。因此，成核層636中的深能階摻雜物(如227)可以在高頻率下提高HEMT 600的性能。性能的提高可以達到為在較高頻率下操作及在給定頻率下增加增益中的一種或兩種。藉由物理性掩埋污染物和雜質，成核層636改善了III族氮層648的膜品質，改善了使用半導體600製造的HEMT裝置的性能。
第7圖描繪了用於生長具有包含抵銷深能階摻雜物的成核層的半導體之方法700的流程圖。方法700可以是MOCVD製程及/或有機金屬氣相外延(OMVPE)製程。在一些實例中，可以使用分子束外延(MBE)、鹵化物氣相外延(HVPE)、脈衝激光沉積(PLD)及/或物理氣相沉積(PVD)來代替MOCVD以實施方 法700。基材可以直接加載到外延室或使用轉移(加載-鎖定)室。在702中，將外延腔室或負載鎖定腔室中的條件調整為晶片負載狀態。基材座冷卻到室溫。N2沖洗氣流調整至趨近為0。在704中，將一個或多個基材(如102、402、502、602)加載到外延室中或者加載到加載鎖定室中，然後轉移到外延室中。如果使用負載-鎖定室，則外延室保持在基態狀態。
在706中，將外延腔室條件調整至成核層(如：236、436、536、636)的生長條件。一種或多種基材(如102、402、502、602)被加熱至550-1200℃的溫度。外延室中的壓力被調節到40-760托。亦可採用非常低的壓力技術(<50托)。H2、N2或兩者混合的沖洗氣流可調整至1-1000slm(標準升每分鐘)。在一些實例中，不使用載體氣體。用於成核層生長的前驅流速控制在1-500μmol/min的範圍中。根據所欲的生長速度，流速亦可調整至一較寬的範圍0.1-5000μmol/min。
在708中，成核層(如236、436、536、636)生長在一或多個基材上。步驟708持續預定時間對應於成核層的期望厚度。期望的厚度可以是大約1μm、1nm及10μm之間、1nm及100nm之間、10nm及1μm之間、100nm及1μm之間及/或100nm及10μm之間。成核層包含深能階摻雜物(如227)以抵銷由於腔室污染及/或擴散而存在的污染物成分(如118、350)。深能階摻雜物前驅物(如121)的流速通常低於成核層主要成分的前驅物流速，且在成核層生長期間可以恆定，或者它可以在成長過程中進行調整。隨著矽壁被矽塗覆，該流速可以減小到甚至為零，從而阻止污染物成分從腔壁上的殘留層(如114)脫附。這些條件在最靠近一個或多個基材(如102、402、502、602)的成核層(如236、436、536、636)的表面處產生深能階摻雜物的濃度，高於成核層最接近III族氮層的表面(如348、448、548、648)處的濃度。因此，深能階摻雜物的濃度分及且調整，在離子化受體濃度高的時候為高，在離子化受體濃度低的時候為低。
在一些實例中，方法700並不包含使深能階參雜前驅物(如121)流入外延腔室，且成核層(如236、436、536、636)不包含深能階摻雜物。在這些實例中，成核層提供乾淨的表面給III族氮層(如348、448、548、648)生長，但不抵銷存在的雜質。成核層可以藉由掩埋不純物及存在於一個或多個基材(如102)表面的不純物來提供乾淨的表面。
在710中，將外延腔室條件調整至III族氮生長的條件。晶片(如102、402、605、602)被加熱到大約550-1100℃的溫度。室內壓力調整到40-760托。也可以採用非常低的壓力技術(<50托)。將H2、N2或兩者的混合的沖洗氣流調整至1-1000slm。在一些實例中，不使用沖洗氣體。III族元素前驅體流速控制在10-500μmol/min範圍內。V族元素前體流速控制在0.001-10mol/min的範圍內。在712中，在成核層上方生長III族氮層(如348、448、548、648)。III族氮層可包含多層，且可包含非III-V成分。
在714中，將外延腔室條件調整至卸載一或多個基材。若加載-鎖定腔室用於基材加載，則將外延腔室條件調整至基態條件。若基材卸載直接從外延室進行，則晶片(如102、402、605、602)被冷卻到大約室溫或至少低於大約450℃。將N2沖洗氣流量調節至趨近於0。在716中，將一種或多種基材從生長室中卸載。
儘管以上描述公開了含矽基材上的III族氮層，但也有可能為其他材料組合。基材可由矽以外的一種或多種材料製成。例如，基材可以包含藍寶石(sapphire)、GaAs、GaN、InP及其他材料中的一種或多種。基材可包含成核層與III族氮層之間的異質結構。異質結構可包含多層不同的材料。
異質結構的實例包含絕緣體上矽(SOI)和藍寶石上矽(SOS)基材。成核層可以在SOI或SOS基材上生長。成核層可以在氧化物層和矽層之間或在矽層之上、在SOI或SOS基材中。SOI或SOS基材的Si層本身可以是成核層。成核層 可以直接在藍寶石或晶圓上生長。成核層可以用相同材料的層均勻生長，但涉及類似於異質結構生長工藝的製程，如外延層轉移製程。在這種外延層轉移製程中，外延層可包含成核層。因此，外延層可包含具有深能階摻雜物的第一部分和非故意摻雜的第二部分，或所有的外延層可用恆定或不同濃度的深能階摻雜物摻雜。
一般而言，成核層可分別藉由含有深能階供體或深能階受體來抵銷受體或供體污染物。受體污染物和離子受體污染物可由給予半導體自由電子的供體污染物和離子化供體污染物代替。之後深能階摻雜物可包含捕獲自由電子的深能階受體態，從而降低半導體中自由電子的濃度。
本文描述及/或描繪為在第二層「上」或「之上」的第一層可以緊鄰第二層，或者一個或多個中間層可以位於第一層和第二層之間。在本文中被描述及/或描繪為「直接在」第二層或基材「上」或「直接在其上」的第一層緊鄰第二層或基材而不存在中間層，除了可能存在由於第一層與第二層或基材的混合而可能形成的中間合金層。另外，本文中描述和/或描繪為「在...之上」，「在...之上」，「直接在......之上」或「直接在......之上」的第一層可覆蓋整個第二層或基材，或第二層或基材的一部分。
在生長期間基材被放置在基材座上，且因此頂面或上表面為基材或是離基材座最遠的層之表面，而底面或下表面為基材或最靠近基材座的層之表面。
從以上描述的方法中顯而易見的是，在不脫離其範圍的情況下，可以使用各種技術來實現該方法的概念。所描述的實施例在所有方面都被認為是用於說明的而不是限制性的。進一步理解的是，該方法不限於在此描述的具體實例，而是可在不脫離申請專利範圍的情況下以其它實例來達成。相似地，儘管在附圖中以特定的順序描述了操作，但這不應該被理解為要求以所示出的 特定順序或按順序執行這樣的操作，或者要執行所有示出的操作以達到期望的結果。
102:基材
104:室壁
114:殘餘層
116:前驅物入口
118:汙染物成分
120:矽前驅物
121:摻雜物前驅物
122、123、124、125:表面成分

Claims (21)

  1. 一種半導體其包含：一基材；一成核層在該基材上且具有一深能階摻雜物；及一III-V層在該成核層上形成；其中：至少該基材與該成核層中其中之一包含離子化汙染物，該深能階摻雜物的濃度至少和該離子化汙染物的濃度一樣高，在該基材與該成核層的自由電洞濃度小於1016cm-3。
  2. 如請求項1所述半導體，其中該基材包含一基材材料；及該深能階摻雜物包含一深能階狀態摻雜物成分，其深能階狀態被分離自基材的導帶和價帶為0.3eV和0.6eV之間。
  3. 如請求項1所述之半導體，進一步包含一異質結構在該基材與該成核層之間。
  4. 如請求項1-3中任一項所述之半導體，其中該深能階摻雜物包含至少一釩、鐵或硫。
  5. 如請求項1-3中任一項所述之半導體，其中該離子化汙染物包含至少一III族成分或離子化受體汙染物。
  6. 如請求項1-3中任一項所述之半導體，其中該深能階摻雜物脂濃度為1015cm-3及1019cm-3之間，或1016cm-3及 1018cm-3之間。
  7. 如請求項1-3中任一項所述之半導體，其中該成核層的厚度為1nm及100nm之間、10nm及1μm之間，或100nm及10μm之間。
  8. 如請求項1-3中任一項所述之半導體，其中離該基材最近的該成核層表面上的該深能階摻雜物的一第一濃度可高於離該III-V層最近的表面上的該深能階摻雜物的一第二濃度。
  9. 如請求項1-3中任一項所述之半導體，其中該基材材料為矽。
  10. 如請求項1-3中任一項所述之半導體，其中該III-V層為III族氮層。
  11. 一種生長半導體的方法，其包含：在一基材上生長一成核層，該成核層具有一深能階摻雜物；及在該成核層上生長III-V層；其中：至少該基材與該成核層中其中之一包含離子化汙染物，該深能階摻雜物的濃度至少和該離子化汙染物的濃度一樣高，在該基材與該成核層的自由電洞濃度小於1016cm-3。
  12. 如請求項11所述之方法，其中：該基材包含一基材材料；及 該深能階摻雜物包含一深能階狀態摻雜物成分，其深能階狀態被分離自基材的導帶和價帶為0.3eV和0.6eV之間。
  13. 如請求項11所述之方法進一步包含一異質結構在該基材與該成核層之間。
  14. 如請求項11-13中任一項所述之方法，其中該深能階摻雜物包含至少一釩、鐵或硫。
  15. 如請求項11-13中任一項所述之方法，其中該離子化汙染物包含至少一III族成分或離子化受體汙染物。
  16. 如請求項11-13中任一項所述之方法，其中該深能階摻雜物之濃度為1015cm-3及1019cm-3之間，或1016cm-3及1018cm-3之間。
  17. 如請求項11-13中任一項所述之方法，其中該成核層的厚度為1nm及100nm之間、10nm及1μm之間，或100nm及10μm之間。
  18. 如請求項11-13中任一項所述之方法，其中離該基材最近的該成核層表面上的該深能階摻雜物的一第一濃度可高於離該III-V層最近的表面上的該深能階摻雜物的一第二濃度。
  19. 如請求項11-13中任一項所述之方法，其中該基材材料為矽。
  20. 如請求項11-13中任一項所述之方法，其中該III-V層為III族氮層。
  21. 如請求項11-13中任一項所述之方法，其包含藉由金屬化 學氣相沉積、分子束外延、鹵化物氣相外延或物理氣相沉積生長該成核層及該III-V層。
TW106130018A 2016-09-02 2017-09-01 用於iii族氮化物結構之生長的成核層 TWI747944B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/256,170 2016-09-02
US15/256,170 US9917156B1 (en) 2016-09-02 2016-09-02 Nucleation layer for growth of III-nitride structures

Publications (2)

Publication Number Publication Date
TW201822253A TW201822253A (zh) 2018-06-16
TWI747944B true TWI747944B (zh) 2021-12-01

Family

ID=59955625

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106130018A TWI747944B (zh) 2016-09-02 2017-09-01 用於iii族氮化物結構之生長的成核層

Country Status (6)

Country Link
US (2) US9917156B1 (zh)
EP (1) EP3507822A1 (zh)
JP (2) JP7137557B2 (zh)
CN (1) CN109964305B (zh)
TW (1) TWI747944B (zh)
WO (1) WO2018045251A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102455088B1 (ko) * 2016-01-11 2022-10-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 박막 트랜지스터 기판, 이를 포함하는 표시패널 및 표시장치
JP6950185B2 (ja) * 2017-01-12 2021-10-13 三菱電機株式会社 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ
FR3071854A1 (fr) * 2017-10-03 2019-04-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un composant electronique a heterojonction muni d'une couche barriere enterree
DE102018108604A1 (de) * 2018-04-11 2019-10-17 Aixtron Se Nukleationsschicht-Abscheideverfahren
CN112930587A (zh) * 2018-10-31 2021-06-08 索尼半导体解决方案公司 半导体装置、通信模块和半导体装置的制造方法
DE102019111598A1 (de) * 2019-05-06 2020-11-12 Aixtron Se Verfahren zum Abscheiden eines Halbleiter-Schichtsystems, welches Gallium und Indium enthält
CN112750904B (zh) * 2019-10-30 2024-01-02 联华电子股份有限公司 具有应力松弛层的半导体元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140239306A1 (en) * 2013-02-22 2014-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US20150028345A1 (en) * 2013-07-23 2015-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having metal diffusion barrier and method of making the same
US20150287806A1 (en) * 2013-08-26 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device
US20160111520A1 (en) * 2013-08-12 2016-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device including a barrier structure

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55141659A (en) * 1979-04-23 1980-11-05 Fujitsu Ltd Atom concentration measuring method of iron in silicon crystal
JPS5793585A (en) 1980-12-02 1982-06-10 Fujitsu Ltd Semiconductor photoreceiving element
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
JP3179346B2 (ja) 1996-08-27 2001-06-25 松下電子工業株式会社 窒化ガリウム結晶の製造方法
JP3491492B2 (ja) 1997-04-09 2004-01-26 松下電器産業株式会社 窒化ガリウム結晶の製造方法
TW420835B (en) 1997-06-16 2001-02-01 Matsushita Electric Ind Co Ltd Semiconductor manufacture method and manufacturing device therefor
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US20010015437A1 (en) 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6596377B1 (en) 2000-03-27 2003-07-22 Science & Technology Corporation @ Unm Thin film product and method of forming
FR2810159B1 (fr) 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
US7687888B2 (en) 2000-08-04 2010-03-30 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US6391748B1 (en) 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP2003022936A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Ind Co Ltd 固体電解コンデンサの製造方法
US6835246B2 (en) 2001-11-16 2004-12-28 Saleem H. Zaidi Nanostructures for hetero-expitaxial growth on silicon substrates
JP2003229366A (ja) * 2002-02-05 2003-08-15 Matsushita Electric Ind Co Ltd 半導体積層構造
US6929867B2 (en) 2002-05-17 2005-08-16 The Regents Of The University Of California Hafnium nitride buffer layers for growth of GaN on silicon
TW574762B (en) 2002-10-16 2004-02-01 Univ Nat Cheng Kung Method for growing monocrystal GaN on silicon substrate
US7115896B2 (en) 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
US7781356B2 (en) 2003-02-12 2010-08-24 Arizona Board of Regents, a Body Corporate Epitaxial growth of group III nitrides on silicon substrates via a reflective lattice-matched zirconium diboride buffer layer
US6818061B2 (en) 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
US7001791B2 (en) 2003-04-14 2006-02-21 University Of Florida GaN growth on Si using ZnO buffer layer
US7098490B2 (en) 2003-06-02 2006-08-29 Hrl Laboratories, Llc GaN DHFET
US6906351B2 (en) 2003-08-05 2005-06-14 University Of Florida Research Foundation, Inc. Group III-nitride growth on Si substrate using oxynitride interlayer
US6967355B2 (en) 2003-10-22 2005-11-22 University Of Florida Research Foundation, Inc. Group III-nitride on Si using epitaxial BP buffer layer
US7803717B2 (en) 2003-10-23 2010-09-28 North Carolina State University Growth and integration of epitaxial gallium nitride films with silicon-based devices
US7012016B2 (en) 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
CN100380690C (zh) 2003-11-20 2008-04-09 果尚志 可减少高度晶格常数失配影响的半导体结构及形成的方法
TWI295085B (en) * 2003-12-05 2008-03-21 Int Rectifier Corp Field effect transistor with enhanced insulator structure
US7135715B2 (en) * 2004-01-07 2006-11-14 Cree, Inc. Co-doping for fermi level control in semi-insulating Group III nitrides
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
SG145706A1 (en) 2005-02-02 2008-09-29 Agency Science Tech & Res Method and structure for fabricating iii-v nitride layers on silicon substrates
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
US8946674B2 (en) 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
EP1842940A1 (en) 2006-04-06 2007-10-10 Interuniversitair Microelektronica Centrum ( Imec) Method for forming a group III nitride material on a silicon substrate
EP1883103A3 (en) 2006-07-27 2008-03-05 Interuniversitair Microelektronica Centrum Deposition of group III-nitrides on Ge
US7935987B2 (en) 2006-11-28 2011-05-03 Azzuro Semiconductors Ag Epitaxial group III nitride layer on (001)-oriented group IV semiconductor
US7928471B2 (en) 2006-12-04 2011-04-19 The United States Of America As Represented By The Secretary Of The Navy Group III-nitride growth on silicon or silicon germanium substrates and method and devices therefor
US20080171424A1 (en) 2007-01-16 2008-07-17 Sharp Laboratories Of America, Inc. Epitaxial growth of GaN and SiC on silicon using nanowires and nanosize nucleus methodologies
US20080173895A1 (en) 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
DE102007020979A1 (de) 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
KR100902512B1 (ko) 2007-05-17 2009-06-15 삼성코닝정밀유리 주식회사 실리콘 기판 상에 ＧａＮ 단결정의 성장 방법, ＧａＮ기반의 발광소자의 제조방법 및 ＧａＮ 기반의 발광소자
US7598108B2 (en) 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
KR100901822B1 (ko) 2007-09-11 2009-06-09 주식회사 실트론 질화갈륨 성장용 기판 및 질화갈륨 기판 제조 방법
US20090075455A1 (en) 2007-09-14 2009-03-19 Umesh Mishra Growing N-polar III-nitride Structures
JP5431667B2 (ja) 2007-10-01 2014-03-05 富士電機株式会社 窒化ガリウム半導体装置
US8217498B2 (en) 2007-10-18 2012-07-10 Corning Incorporated Gallium nitride semiconductor device on SOI and process for making same
US20100176369A2 (en) 2008-04-15 2010-07-15 Mark Oliver Metalized Silicon Substrate for Indium Gallium Nitride Light-Emitting Diodes
US8030666B2 (en) 2008-04-16 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Group-III nitride epitaxial layer on silicon substrate
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
US20100035416A1 (en) 2008-08-11 2010-02-11 Ding-Yuan Chen Forming III-Nitride Semiconductor Wafers Using Nano-Structures
US8044409B2 (en) 2008-08-11 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. III-nitride based semiconductor structure with multiple conductive tunneling layer
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8785305B2 (en) 2009-12-11 2014-07-22 National Semiconductor Corporation Backside stress compensation for gallium nitride or other nitride-based semiconductor devices
JP5328704B2 (ja) * 2010-03-24 2013-10-30 日立電線株式会社 窒化物半導体エピタキシャルウェハおよび電界効果型トランジスタ素子
CN102339798B (zh) 2010-07-22 2014-11-05 展晶科技(深圳)有限公司 复合式基板、氮化镓基元件及氮化镓基元件的制造方法
US8389348B2 (en) 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics
GB2485418B (en) 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
US20120126239A1 (en) 2010-11-24 2012-05-24 Transphorm Inc. Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
US8697541B1 (en) 2010-12-24 2014-04-15 Ananda H. Kumar Methods and structures for preparing single crystal silicon wafers for use as substrates for epitaxial growth of crack-free gallium nitride films and devices
US20130026480A1 (en) 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
US8916906B2 (en) 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
US8686430B2 (en) 2011-09-07 2014-04-01 Toshiba Techno Center Inc. Buffer layer for GaN-on-Si LED
US8791504B2 (en) * 2011-10-20 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
US8507947B2 (en) 2011-12-09 2013-08-13 Power Integrations, Inc. High quality GaN high-voltage HFETS on silicon
US20130207078A1 (en) 2012-01-18 2013-08-15 Kopin Corporation InGaN-Based Double Heterostructure Field Effect Transistor and Method of Forming the Same
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US8884268B2 (en) 2012-07-16 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Diffusion barrier layer for group III nitride on silicon substrate
US8722526B2 (en) 2012-07-27 2014-05-13 Veeco Ald Inc. Growing of gallium-nitrade layer on silicon substrate
CN102903738B (zh) * 2012-09-06 2016-08-17 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
KR101878754B1 (ko) 2012-09-13 2018-07-17 삼성전자주식회사 대면적 갈륨 나이트라이드 기판 제조방법
WO2014108946A1 (ja) * 2013-01-10 2014-07-17 パナソニック株式会社 電界効果トランジスタ
US20140197462A1 (en) 2013-01-14 2014-07-17 International Rectifier Corporation III-Nitride Transistor with High Resistivity Substrate
EP3154092B1 (en) 2013-02-15 2021-12-15 AZUR SPACE Solar Power GmbH P-doping of group iii-nitride buffer layer structure on a heterosubstrate
US8872308B2 (en) 2013-02-20 2014-10-28 Translucent, Inc. AlN cap grown on GaN/REO/silicon substrate structure
US9048091B2 (en) 2013-03-25 2015-06-02 Infineon Technologies Austria Ag Method and substrate for thick III-N epitaxy
JP6419418B2 (ja) * 2013-05-29 2018-11-07 三菱電機株式会社 半導体装置
US9076812B2 (en) 2013-06-27 2015-07-07 Iqe Kc, Llc HEMT structure with iron-doping-stop component and methods of forming
CN103578986A (zh) * 2013-11-14 2014-02-12 中国科学院半导体研究所 一种高阻GaN薄膜的制备方法
JP6251071B2 (ja) * 2014-02-05 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置
US20150349064A1 (en) * 2014-05-06 2015-12-03 Cambridge Electronics, Inc. Nucleation and buffer layers for group iii-nitride based semiconductor devices
CN105047695B (zh) * 2015-06-10 2018-09-25 上海新傲科技股份有限公司 用于高电子迁移率晶体管的高阻衬底以及生长方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140239306A1 (en) * 2013-02-22 2014-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US20150028345A1 (en) * 2013-07-23 2015-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having metal diffusion barrier and method of making the same
US20160111520A1 (en) * 2013-08-12 2016-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device including a barrier structure
US20150287806A1 (en) * 2013-08-26 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
JP7137557B2 (ja) 2022-09-14
US20180277639A1 (en) 2018-09-27
JP2019532500A (ja) 2019-11-07
US10580871B2 (en) 2020-03-03
US9917156B1 (en) 2018-03-13
JP2022137144A (ja) 2022-09-21
WO2018045251A1 (en) 2018-03-08
EP3507822A1 (en) 2019-07-10
TW201822253A (zh) 2018-06-16
US20180069085A1 (en) 2018-03-08
CN109964305A (zh) 2019-07-02
CN109964305B (zh) 2023-07-28

Similar Documents

Publication Publication Date Title
TWI747944B (zh) 用於iii族氮化物結構之生長的成核層
CN111512451B (zh) 掩埋活化p-(Al,In)GaN层
Heying et al. Optimization of the surface morphologies and electron mobilities in GaN grown by plasma-assisted molecular beam epitaxy
KR20210054983A (ko) 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US10937898B2 (en) Lateral bipolar junction transistor with dual base region
CN102197468B (zh) 化合物半导体器件及其制造方法
US9269577B2 (en) Method for manufacturing nitride semiconductor device
US5834362A (en) Method of making a device having a heteroepitaxial substrate
Fireman et al. Growth of N-polar GaN by ammonia molecular beam epitaxy
JP4423011B2 (ja) 高比抵抗ＧａＮ層を含む窒化物膜の製造方法
EP3729490A1 (en) A method for forming silicon carbide onto a silicon substrate
JP6760556B2 (ja) 半導体基板の製造方法
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JPH05175150A (ja) 化合物半導体及びその製造方法
US6188090B1 (en) Semiconductor device having a heteroepitaxial substrate
JP2003318187A (ja) バイポーラトランジスタの製造方法
JP3631600B2 (ja) 化合物半導体基板
CA2193098C (en) Preparation of semiconductor substrates
Tischler Advances in metalorganic vapor-phase epitaxy
JP7441794B2 (ja) 核生成層の堆積方法
TW201115625A (en) Method for making a semiconductor substrate, and semiconductor substrate
JP4635444B2 (ja) 電界効果トランジスタ用エピタキシャルウエハ
JP5483558B2 (ja) 半導体薄膜の形成方法
CN102754189A (zh) 半导体基板、半导体器件及半导体基板的制造方法
JPH11233442A (ja) Ｉｉｉ−ｖ族化合物半導体の成長方法