JP2019532500A - Ｉｉｉ族窒化物構造の成長のための核生成層 - Google Patents

Ｉｉｉ族窒化物構造の成長のための核生成層 Download PDF

Info

Publication number
JP2019532500A
JP2019532500A JP2019512274A JP2019512274A JP2019532500A JP 2019532500 A JP2019532500 A JP 2019532500A JP 2019512274 A JP2019512274 A JP 2019512274A JP 2019512274 A JP2019512274 A JP 2019512274A JP 2019532500 A JP2019532500 A JP 2019532500A
Authority
JP
Japan
Prior art keywords
layer
substrate
deep level
nucleation layer
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019512274A
Other languages
English (en)
Other versions
JP7137557B2 (ja
JP2019532500A5 (ja
Inventor
オレグ ラボウティン，
オレグ ラボウティン，
チェン−カイ カオ，
チェン−カイ カオ，
チエン−フォン ロー，
チエン−フォン ロー，
ウェイン ジョンソン，
ウェイン ジョンソン，
ヒューグース マーチャンド，
ヒューグース マーチャンド，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IQE PLC
Original Assignee
IQE PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IQE PLC filed Critical IQE PLC
Publication of JP2019532500A publication Critical patent/JP2019532500A/ja
Publication of JP2019532500A5 publication Critical patent/JP2019532500A5/ja
Priority to JP2022108303A priority Critical patent/JP2022137144A/ja
Application granted granted Critical
Publication of JP7137557B2 publication Critical patent/JP7137557B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

ＩＩＩ族窒化物構造の成長のための核生成層および核生成層を成長させる方法が、本明細書に説明される。半導体は、シリコン基板と、シリコン基板を覆う核生成層とを含み得る。核生成層は、シリコンと、深準位ドーパントとを含み得る。半導体は、核生成層を覆って形成されるＩＩＩ族窒化物層を含み得る。シリコン基板および核生成層のうちの少なくとも１つは、イオン化された汚染物質を含み得る。加えて、深準位ドーパントの濃度は、少なくともイオン化された汚染物質の濃度と同程度に高い。

Description

（関連出願の引用）
本願は、米国特許出願第１５／２５６，１７０号（２０１６年９月２日出願）に対する優先権を主張し、上記出願の全内容は、参照により本明細書に引用される。
高抵抗シリコン（Ｓｉ）上で成長させられる高電子移動度トランジスタ（ＨＥＭＴ）は、製作中の汚染に起因する劣化した性能を有し得る。ＩＩＩ族窒化物層が、ＨＥＭＴ構造内での使用のために高抵抗Ｓｉ基板上で成長させられるとき、アクセプタ汚染物質種が、Ｓｉ基板の上面上に堆積および／またはそれに拡散し、アクセプタのイオン化時にｐ型領域がそこに生じることを引き起こし得る。ｐ型領域は、高自由正孔濃度を有し、寄生導電性チャネルをもたらし得る。寄生チャネルは、高周波数におけるトランジスタ性能を低減させる寄生容量をもたらす。
加えて、Ｓｉ基板の表面は、酸素、炭素、および他の元素で汚染され得る。汚染物質および不純物は、チャンバ壁から脱着した後に基板の表面上に堆積される種、環境内に存在する種から生じる偶発的な炭素含有種、および／または、周囲環境内に存在する酸素による基板の酸化から結果として生じる自然酸化物を含み得る。これらの汚染物質および不純物は、Ｓｉ層とＩＩＩ族窒化物層との間の非常に欠陥のある界面の形成につながり得る。この表面汚染および関連する欠陥は、後続のＩＩＩ族窒化物エピタキシャル層ならびに構造の品質を低減させ得る。この低減させられた品質は、特に高電圧および高電流条件において、低減させられた電子移動度をもたらし、トランジスタ性能を劣化させる。
故に、ＩＩＩ−ＶおよびＩＩＩ族窒化物構造の成長のための核生成層および核生成層を成長させる方法が、本明細書に説明される。半導体は、基板と、基板を覆う核生成層とを含み得る。核生成層は、深準位ドーパントを含み得る。半導体は、核生成層を覆って形成されるＩＩＩ−Ｖ層を含み得る。基板および核生成層のうちの少なくとも１つは、イオン化された汚染物質を含み得る。加えて、深準位ドーパントの濃度は、少なくともイオン化された汚染物質の濃度と同程度に高い。
基板は、基板材料を含み得、深準位ドーパントは、基板材料の伝導帯および価電子帯から０．３ｅＶ〜０．６ｅＶ分離された深準位状態を有する深準位ドーパント種を含み得る。半導体は、基板と核生成層との間にヘテロ構造を含み得る。
深準位ドーパントは、バナジウム、鉄、硫黄、および他の化学元素のうちの１つ以上のものを含み得る。イオン化された汚染物質は、第ＩＩＩ族種を含み得る。イオン化された汚染物質は、イオン化アクセプタ汚染物質を含み得る。
深準位ドーパントの濃度は、１０１５ｃｍ−３〜１０１９ｃｍ−３および／または１０１６ｃｍ−３〜１０１８ｃｍ−３であり得る。基板内および核生成層内の自由正孔の濃度は、１０１６ｃｍ−３未満および／または１０１５ｃｍ−３未満であり得る。
核生成層の厚さは、１ｎｍ〜１００ｎｍ、１０ｎｍ〜１μｍ、および／または１００ｎｍ〜１０μｍであり得る。
基板に最も近い核生成層の表面における深準位ドーパントの第１の濃度は、ＩＩＩ−Ｖ層に最も近い表面における深準位ドーパントの第２の濃度より高くあり得る。基板材料は、シリコンであり得る。ＩＩＩ−Ｖ層は、ＩＩＩ族窒化物層であり得る。
核生成層およびＩＩＩ−Ｖ層は、有機金属気相成長法、分子ビームエピタキシ、ハライド気相エピタキシ、および物理蒸着のうちの１つ以上のものによって成長させられ得る。
その性質およびその種々の利点を含む本開示の上記および他の特徴は、付随する図面と併せて以下の発明を実施するための形態を考慮すると、より明白であろう。
図１は、例証的実装による有機金属気相成長法（ＭＯＣＶＤ）を使用する補償型核生成層の初期成長を描写する。
図２は、例証的実装による図１に描写された初期核生成の後のある時点におけるエピタキシャル核生成層の形成を描写する。
図３は、例証的実装による図２に描写された時間の後のある時点における基板上のＩＩＩ族窒化物層の形成を描写する。
図４は、例証的実装による本明細書に説明される方法を使用して製造された半導体を描写する。
図５は、例証的実装による高電子移動度トランジスタ（ＨＥＭＴ）を製造するために使用され得るＩＩＩ族窒化物層を伴う半導体を描写する。
図６は、例証的実装による本明細書に説明される方法を使用して製造されたＨＥＭＴを描写する。
図７は、例証的実装による補償深準位ドーパントを含む核生成層を伴う半導体を成長させる方法のフローチャートを描写する。
本明細書に説明されるシステム、デバイス、および方法は、とりわけ、改良された性能を達成し得る核生成層を有する半導体を含む。理論または提案される作用メカニズムによって拘束されるわけではないが、明確化および指示の目的のために、核生成層が、少なくとも２つの方法で寄生チャネルおよび汚染によって引き起こされる問題を軽減し得ることに留意されたい。第１に、核生成層を深準位ドーパント種でドープすることは、イオン化アクセプタドーパントによって生成される自由正孔を補償し得る。第２に、核生成層の成長は、基板表面を清浄にし得、核生成層は、汚染物質および不純物ならびに転位等の関連する欠陥を物理的に埋め得る。半導体は、半導性、導電性、および絶縁性材料を含み得る。半導体は、１つ以上のブランケット層で被覆されるウエハ、１つ以上のパターン化された層を伴うウエハ、金属相互接続を伴うウエハ、機能するトランジスタを伴うウエハ、集積回路を伴うウエハ、ダイもしくは複数のダイ等のウエハの１つ以上の分離された部分、およびパッケージ化されたダイまたは複数のダイを含み得る。
本明細書に説明されるシステム、デバイス、および方法は、いかなる特定の作用メカニズムにも限定されないが、明確化の目的のために、深準位ドーパントが、深準位トラップとしての役割を果たし得、基板表面上に堆積し、またはそれに拡散するイオン化アクセプタドーパントを補償し得ることに留意されたい。深準位トラップとして、深準位ドーパントは、再結合中心を提供し、イオン化アクセプタ汚染物質によって引き起こされる自由正孔を捕捉し、局所に制限する。正孔は、深準位ドーパントに拘束され、基板または核生成層全体を通して局所から解放されない（自由ではない）。この捕捉は、基板の表面近傍の自由正孔濃度を低下させ、領域をより抵抗性にすると理解される。
明確化の目的のために、核生成層が、基板の上面上に堆積する汚染物質および不純物、または基板と反応したそれらを物理的に埋め得ることも、理解かつ留意されたい。核生成層の成長の前およびその間に生じる（典型的には、Ｈ２ガスを含む）還元雰囲気は、炭素および酸素を含む汚染物質および不純物の一部または全てを除去すると理解されるが、核生成層は、残存するいかなる汚染物質および不純物も埋める。加えて、核生成層は、十分に厚いことが可能であり、それによって、転位は、その中で終端し、核生成層の上側表面は、低減した転位密度を有する。汚染物質、不純物、およびそれらが引き起こす転位を埋めることによって、核生成層が、後続のＩＩＩ族窒化物層の成長のための清浄な表面を提供することを理解されたい。ＩＩＩ族窒化物層は、第ＩＩＩ族種と、窒素とを備えている層である。第ＩＩＩ族種は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、およびＴｌを含む、元素周期表の第ＩＩＩ族内の１つ以上の元素を含み得る。ＩＩＩ族窒化物層は、複数の第ＩＩＩ族元素を含む、化合物であり得る。ＩＩＩ族窒化物層は、ＧａＮ等の二元化合物、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜ｌ）およびＩｎｘＧａ１−ｘＮ（０＜ｘ＜ｌ）等の三元化合物、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０＜ｘ，ｙ＜ｌ）等の四元化合物、ならびにＧａｘＩｎ（１−ｘ）ＡｓｙＳｂｚＮ（１−ｙ−ｚ）（０＜ｘ，ｙ，ｚ＜ｌ）等の五元化合物を含み得る。ＩＩＩ族窒化物層は、ドープされていないこと、非意図的にドープされていること、またはドナーもしくはアクセプタドーパントでドープされていることができる。本開示全体を通して、ＩＩＩ族窒化物層は、ＩＩＩ−Ｖ層の例として詳細に説明される。しかしながら、ＩＩＩ族窒化物材料は、ＩＩＩ−Ｖ材料の一部にすぎず、本明細書でＩＩＩ族窒化物層および材料として説明される層および材料は、他のＩＩＩ−Ｖ層および材料と置換されることができる。ＩＩＩ−Ｖ層および材料は、（上でリストアップされる例等の）元素周期表の第ＩＩＩ族からの１つ以上の種と、（Ｎ、Ｐ、Ａｓ、Ｓｂ、およびＢｉ等の）元素周期表の第Ｖ族からの１つ以上の種とを含む。図４を参照して後に説明されるように、他のＩＩＩ−Ｖ材料の例は、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＩｎＧａＡｓ、ＧａＡｓＰ、ＩｎＧａＡｓＰ等のうちの１つ以上のものを含む。
図１は、有機金属気相成長法（ＭＯＣＶＤ）を使用する補償型核生成層の初期成長を描写する。図１は、基板１０２、チャンバ壁１０４、チャンバ壁１０４上の残留層１１４、および前駆体入口１０６を描写する。基板１０２は、ＩＩＩ族窒化物材料の成長のために使用される任意の基板であり得る。基板１０２は、シリコン基板、高抵抗シリコン基板、シリコン・オン・インシュレータ（ＳＯＩ）基板、および／または上面がシリコンを備えている任意のタイプの複合基板であり得る。上記基板および他の基板は、ドープされていないか、非意図的にドープされているか、またはドナーもしくはアクセプタドーパントでドープされている単結晶ウエハを含み得る。高抵抗シリコン基板の例では、基板は、１，０００オームセンチメートルを上回る、２，０００オームセンチメートルを上回る、３，０００オームセンチメートルを上回る、６，０００オームセンチメートルを上回る、または１０，０００オームセンチメートルを上回る抵抗率を有し得る。基板１０２は、ＩＩＩ族窒化物材料のエピタキシャル成長を促進するためのシリコン（１１１）基板であり得るか、または、基板１０２は、シリコン（１００）等の別の結晶配向を有するシリコンを含み得る。
前駆体入口１０６は、シリコンおよびＩＩＩ族窒化物層を基板１０２上に堆積させるために要求される種々の前駆体を注入する前駆体送達システムを図式的に表す。図１に描写されるように、前駆体注入器１０６が、気相シリコン前駆体１２０および気相ドーパント前駆体１２１を注入している。
チャンバ壁１０４の温度を上昇させることは、残留層１１４の成分が気相汚染物質種１１６として脱着することを引き起こすと理解される。残留層１１４は、堆積システムの以前の動作中にチャンバ壁１０４上に堆積されたＩＩＩ族窒化物材料であり得る。したがって、汚染物質種１１６は、シリコン内でｐ型ドーパントとして作用するであろう第ＩＩＩ族種であり得る。気相種１２０、１２１、および１１６の一部が、それぞれ、表面種１２４、１２５、および１１８として基板１０２上に堆積する。表面種１２４、１２５、および１１８は、物理吸着または化学吸着され得、亀裂が入っていることも、亀裂が入っていないこともある。シリコン表面種１２４は、基板１０２の表面上の優勢種であるが、ドーパント表面種１２５および汚染物質表面種１１８は、その後に基板１０２上で成長させられる膜のドープレベルに影響を及ぼすために十分に高い濃度で存在する。いくつかの例では、気相前駆体種１２１の前駆体注入器１０６からの流動は、基板１０２上のドーパント種１２５の濃度が、基板１０２上の汚染物質種１１８の濃度と実質的に同一であるように調節される。その後に堆積される層からの拡散が予期される場合、気相前駆体種１２１の流動は、汚染物質種１１８の濃度より高いドーパント種１２１の濃度をもたらすように調節され得る。加えて、シリコン前駆体種１２０およびドーパント種１２１の一部が、それぞれ、表面種１２２および１２３として残留層１１４上に堆積する。
シリコン前駆体種１２０は、１つ以上のシリコンＣＶＤ前駆体を含み得る。シリコンＣＶＤ前駆体の例は、シラン、ジシラン、トリシラン、ジクロロシラン、トリクロロシラン、メチルシラン、ジ第三級ブチルシラン、四塩化ケイ素、４フッ化ケイ素、四臭化ケイ素、テトラエトキシシラン、ケイ素元素、および高次シラン類ならびにクロロシラン類を含む。
ドーパント種１２１は、深準位ドーパントを送達する１つ以上のＣＶＤ前駆体を含み得る。深準位ドーパントの例は、硫黄、セレン、バナジウム、鉄、タンタル、テルル、クロム、マンガン、または他の化学元素を含む。硫黄を送達するＣＶＤ前駆体の例は、硫化水素（Ｈ２Ｓ）、ジ−ｔｅｒｔ−ブチルスルフィド、ビス（トリメチルシリル）スルフィド、（Ｒ）−（＋）−ｔ−ブチルスルフィンアミド、ジエチルスルフィド、ポリプロピレンスルフィド、ジイソプロピルスルフィド、硫黄元素、および有機物、シクロペンタジエニル類、アミン類、アミニデート類、ハロゲン化合物、ならびに硫黄を含む芳香族化合物を含む。
セレンを送達するＣＶＤ前駆体の例は、セレン化水素（Ｈ２Ｓｅ）、ジメチルセレニド、ジ−ｔｅｒｔ−ブチルセレニド、セレン元素、およびセレンを含む他の化学化合物を含む。
バナジウムを送達するＣＶＤ前駆体の例は、ビス（シクロペンタジエニル）バナジウム（ＩＩ）、バナジウム（Ｖ）オキシトリイソプロポキシド、テトラキス（ジメチルアミノ）バナジウム（ＩＶ）、テトラキス（ジエチルアミノ）バナジウム（ＩＶ）、バナジウム元素、および有機金属類、ならびにシクロペンタジエニル類、アミン類、アミニデート類、ハロゲン化合物、およびバナジウムを含む芳香族化合物を含む。
鉄を送達するＣＶＤ前駆体の例は、（フェロセンとしてとしても公知である）ビス（シクロペンタジエニル）鉄、ブチルフェロセン、ジクロロホスフィノフェロセン、エチルフェロセン、鉄元素、およびシクロペンタジエニル類、アミン類、アミニデート類、ハロゲン化合物、バナジウム元素、ならびに鉄を含む芳香族化合物を含む。
汚染物質種１１８の例は、ホウ素、アルミニウム、ガリウム、インジウム、タリウム、および窒素を含む。
図２は、図１に描写された初期核生成の後のある時点におけるエピタキシャル核生成層２３６の形成を描写する。図１に描写される表面種１２４、１２５、および１１８は、核生成層２３６に合体している。核生成層２３６は、基板１０２と格子整合した、または少なくともそれと疑似形態であるエピタキシャル層である。核生成層２３６は、シリコン層であり得る。基板１０２がシリコン基板である場合、および／または基板材料としてシリコンを含む場合、核生成層２３６は、ホモエピタキシャルシリコン層であり得る。ホモエピタキシは、少なくとも同一材料の上面を有する基板上での材料のエピタキシャル成長を指す。しかしながら、ホモエピタキシャル層は、下方の材料と異なる（ドーパント種および濃度等の）ドープ特性を含み得る。核生成層２３６は、表面種１２４、１２５、および１１８の組み込みからそれぞれ結果として生じるシリコン２２５、深準位ドーパント種２２７、およびイオン化アクセプタ汚染物質種２２６を含む。イオン化アクセプタ汚染物質種２２６は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、およびＴｌ等の第ＩＩＩ族種を含み得る。深準位ドーパント種２２７は、Ｓ、Ｓｅ、Ｖ、Ｆｅ、Ｔａ、Ｔｅ、Ｃｒ、Ｍｎ、および他の化学元素のうちの１つ以上のものを含み得る。深準位ドーパント種２２７およびイオン化アクセプタ汚染物質種２２６は、格子間不純物または置換型不純物であり得る。いくつかの例では、種２２６および２２７の一方または両方は、堆積されると格子間不純物であり、焼鈍の後、置換型不純物になる。焼鈍は、堆積チャンバ内または別個のチャンバ内で生じ得る。
高抵抗シリコンウエハを基板１０２として使用するとき、ｐ型ドーパントの汚染物質種１１８としての存在が、基板１０２のｐ型ドープにつながり得る。このｐ型ドープから結果として生じる自由正孔は、基板１０２内での低抵抗（高移動度）寄生チャネルの形成につながり得る。しかしながら、ドーパント種１２１として深準位ドナー状態を含む深準位ドーパントを供給することは、自由正孔を捕捉し、したがって、ｐ型ドープを補償する深準位ドーパント種２２７をもたらす。深準位ドーパント種２２７の濃度が、少なくともイオン化アクセプタ汚染物質種２２６の濃度と同程度に高いとき、深準位ドーパント種２２７は、イオン化アクセプタ汚染物質種２２６によって生成された自由正孔を補償し、寄生チャネルの形成を防止し、基板１０２の高抵抗率を維持する。
本明細書に説明されるように、深準位ドーパントおよびアクセプタ汚染物質の両方の電気活性度は、約１である。種の電気活性度は、イオン化されるその種の原子の割合を指す。したがって、アクセプタおよび深準位ドーパントのほぼ全てが、イオン化され、イオン化アクセプタまたは深準位ドーパントの濃度は、アクセプタ汚染物質種または深準位ドーパントの濃度とほぼ同等である。しかしながら、いくつかの例では、深準位ドーパントおよび／またはアクセプタの電気活性度は、１未満である。これらの例では、イオン化された深準位ドーパントの濃度は、少なくともイオン化アクセプタの濃度と同程度に高い。ドーパントおよび電荷キャリアの濃度は、時として、電子ｃｍ−３、正孔ｃｍ−３、または原子ｃｍ−３の単位で表されるが、より多くの場合、同じ数量を参照する一が、粒子の名称が省略され、そのような濃度は、単純にｃｍ−３の単位で表される。少なくともイオン化アクセプタ汚染物質種の濃度と同程度に高い深準位ドーパント種の濃度は、イオン化アクセプタ汚染物質種の濃度より１０％超低い、それより約１０％低い、それより約５％低い、それとほぼ等しい、それより約５％上回る、それより約１０％上回る、またはそれより１０％超上回る深準位ドーパント種の濃度を含み得る。
イオン化アクセプタ汚染物質種の濃度が、深準位ドーパント種の濃度より高い場合、核生成層および基板の近傍部分内の自由正孔濃度は、イオン化アクセプタ汚染物質種の濃度と深準位ドーパント種の濃度との間の差であるであろう。したがって、イオン化アクセプタ汚染物質種の濃度より１０％低い深準位ドーパント種の濃度は、深準位ドーパントのない半導体と比較して、自由正孔濃度の１桁の低減をもたらすであろう。
深準位ドーパント種の濃度が、イオン化アクセプタ汚染物質種の濃度と正確に等しい場合、完全に補償される条件が、存在し、核生成層および基板の近傍部分内の自由正孔および電子濃度は、熱的に生成されるキャリアのみに起因して、ごくわずかであろう。
深準位ドーパント種の濃度が、イオン化アクセプタ汚染物質種の濃度より高い場合にも、完全に補償される条件が、存在し、核生成層および基板の近傍部分内の自由正孔および電子濃度も、熱的に生成されるキャリアのみに起因して、ごくわずかであろう。深準位ドーパント種は、シリコンの伝導帯または価電子帯のいずれか一方からの数倍のｋＴ（最高０．３〜０．６ｅＶ）内でいかなる電子エネルギー状態も有していないので、完全に補償される条件における熱的に生成されるキャリアの濃度は、ごくわずかである。ここで、ｋは、ボルツマン定数を指し、Ｔは、ケルビンにおける半導体の温度を指す。
図２に描写される時点において、表面種１２２および１２３は、残留層１１４を被覆する残留層２２８に合体している。残留層２２８は、シリコン材料２２９と、ドーパント種２３３とを含む。
気相前駆体種１２０および１２１は、基板１０２に進行し続け、それぞれ、表面種２２４および２２５として堆積する。加えて、気相種１２０および１２１は、壁１０４に進行し、それぞれ、表面種２２２および２２３として残留層２２８上に堆積する。
残留層２２８は、成長条件に起因して高温状態にあり、したがって、その成分種の一部が、シリコン種２３０およびドーパント種２３１として脱着する。脱着種２３０および２３１も、基板１０２に進行し、表面種として堆積し得る。しかしながら、残留層２２８が残留層１１４を被覆するので、汚染物質種１１６等の汚染物質種は、脱着しない。したがって、残留層２２８が形成すると、第ＩＩＩ族元素等のさらなるｐ型ドーパントが基板１０２上に堆積することを防止する。さらに、深準位ドーパント種２２７の濃度が、少なくともイオン化アクセプタ汚染物質種２２６の濃度と同程度に高いので、基板１０２は、寄生チャネルを含まない。
図３は、図２に描写された時間の後のある時点における基板１０２上のＩＩＩ族窒化物層の形成を描写する。図３では、前駆体注入システム１０６は、ＩＩＩ族窒化物前駆体３４０を送達する。ＩＩＩ族窒化物前駆体３４０は、複数の種の前駆体を含み得、異なる前駆体送達ラインによって注入されることができる。ＩＩＩ族窒化物前駆体は、ホウ素、アルミニウム、ガリウム、インジウム、およびタリウム、および／または窒素等の第ＩＩＩ族元素を送達する前駆体を含み得る。
アルミニウムを送達する前駆体の例は、トリメチルアルミニウム、トリエチルアルミニウム、ジメチルアルミニウムヒドリド、ジメチルエチルアミンアラン、トリイソブチルアルミニウム、トリス（ジメチルアミド）アルミニウム（ＩＩＩ）、三塩化アルミニウム、アルミニウム元素、およびアルキル類、アルキルアミド類、アルコキシド類、アミジナート類、β−ジケトナート類、カルボニル類、シクロペンタジエニル類、ならびにアルミニウムを含む有機金属類を含む。
ガリウムを送達する前駆体の例は、トリメチルガリウム、トリエチルガリウム、トリス（ジメチルアミド）ガリウム（ＩＩＩ）、三塩化ガリウム、塩化ジエチルガリウム、トリイソブチルガリウム、ガリウム元素、およびアルキル類、アルキルアミド類、アルコキシド類、アミジナート類、β−ジケトナート類、カルボニル類、シクロペンタジエニル類、ならびにガリウムを含む有機金属類を含む。
インジウムを送達する前駆体の例は、トリメチルインジウム、トリエチルインジウム、ジメチルエチルインジウム、三塩化インジウム、インジウム元素、およびアルキル類、アルキルアミド類、アルコキシド類、アミジナート類、β−ジケトナート類、カルボニル類、シクロペンタジエニル類、ならびにインジウムを含む有機金属類を含む。
窒素を送達する前駆体の例は、アンモニア、１．１−ジメチルヒドラジン、ｔｅｒｔ−ブチルアミン、フェニルヒドラジン、窒素元素、および窒素を含む他のガス類ならびに有機金属類を含む。
ＩＩＩ族窒化物前駆体は、基板１０２に進行し、表面種３４２として堆積する。前駆体種３４０は、壁１０４にも進行し、表面種３４３として堆積する。堆積が進行するにつれて、表面種３４３が、残留層２２８を覆ってＩＩＩ族窒化物層３４１を形成する。同様に、表面種３４２は、基板１０２上のシリコン層２３６を覆ってＩＩＩ族窒化物層３４８を形成する。ＩＩＩ族窒化物層３４６は、１つ以上の第ＩＩＩ族元素を含み得る。
壁１０４の高温状態により、ＩＩＩ族窒化物種３４５は、ＩＩＩ族窒化物層３４１から脱着するであろう。そして、ＩＩＩ族窒化物種３４５は、表面種３４２として基板１０２上に堆積し得る。しかしながら、ＩＩＩ族窒化物層３４１が、連続的かつ高密度となると、それは、残留層２２８からのシリコン種の昇華を防止する。したがって、連続的かつ高密度のＩＩＩ族窒化物層３４１からの脱着は、ＩＩＩ族窒化物層３４８の組成に有意に影響を及ぼさない。しかしながら、ＩＩＩ族窒化物層３４１が連続的かつ高密度となる前、残留層２２８からのいくつかの種が、昇華し得、シリコン種３４６およびドーパント種３４７としてＩＩＩ族窒化物層３４８の下側部分内に堆積され得る。後続のウエハが、チャンバの中に装填されると、ＩＩＩ族窒化物層３４１は、残留層１１４が基板１０２に対して作用するのと類似する様式で、後続のウエハに対して汚染物質種源としての役割を果たし得る。
残留層１１４からの脱着に起因してシリコン層２３６内に堆積されるイオン化アクセプタ種に加えて、シリコン層２３６は、ＩＩＩ族窒化物層３４８から拡散するイオン化アクセプタ汚染物質種３５０も含み得る。この拡散は、基板１０２が、堆積プロセス中に高温状態であるので、有意な速度で生じ得る。特に、ガリウムおよびアルミニウムは、シリコン層２３６の中に拡散し、イオン化アクセプタドーパントとして作用し、シリコン層２３６をよりｐ型かつより導電性にし得る。しかしながら、シリコン層２３６の成長中のドーパント種１２１の流束は、残留層１１４内で生じるイオン化アクセプタ汚染物質種２２６および隣接する層から拡散したイオン化アクセプタ汚染物質種３５０の両方を補償するために十分である、ある濃度の深準位ドーパントをシリコン層２３６内に生成するように選択されることができる。
深準位ドーパント種２２７は、深準位トラップとしての役割を果たすことによって、シリコン層２３６内に存在するｐ型ドーパントを補償する。深準位トラップとして、深準位ドーパント種２２７は、イオン化アクセプタ汚染物質種２２６および３５０によって引き起こされる自由正孔を捕捉し、局所に制限する再結合中心を提供する。この捕捉は、シリコン層２３６内の自由正孔濃度を低下させ、それをより抵抗性にする。いくつかの例では、イオン化アクセプタ汚染物質種２２６は、約１０１７ｃｍ−３の濃度でシリコン層２３６内に存在する。イオン化アクセプタ汚染物質種２２６は、１０１５〜１０１７ｃｍ−３、１０１４〜１０１８ｃｍ−３、および／または１０１１〜１０２０ｃｍ−３の濃度で存在し得る。これらのｐ型ドーパントによって生成される自由正孔を補償するために、シリコン層２３６は、少なくとも同等の濃度の深準位ドーパント種２２７を含み得る。したがって、この例では、シリコン層２３６は、少なくとも１０１７ｃｍ−３、１０１５〜１０１９ｃｍ−３、１０１６〜１０１８ｃｍ−３、または１０１８ｃｍ−３より高い濃度の深準位ドーパント種２２７を含むべきである。自由正孔の存在を補償する深準位ドーパント種２２７を用いると、自由正孔濃度は、１０１８ｃｍ−３未満、１０１７ｃｍ−３未満、１０１６ｃｍ−３未満、および／または１０１５ｃｍ−３未満であり得る。いくつかの例では、深準位ドーパント種２２７は、たとえ最初の深準位トラップ状態が自由正孔によって補償されていても、再結合中心としての役割を果たし得る。例えば、シリコン層２３６内の深準位ドーパント種は、次いで、他の自由正孔と再結合する伝導帯からの電子を再捕捉し得る。深準位ドーパント種２２７が自由正孔を直接捕捉することも、可能である。
深準位トラップとしての役割を果たすために、深準位ドーパント種２２７は、バンドエッジから遠く離れた、シリコン層２３６のバンドギャップの十分に内側に電子状態をもたらすイオン化エネルギーを有するべきである。これらの深準位状態は、伝導帯および価電子帯のエッジから、室温における電子の熱エネルギー（ｋＴ）を有意に上回る程度に分離されるべきである。例えば、深準位状態は、バンドエッジの一方または両方から０．３〜０．５ｅＶ分離され得る。いくつかの例では、深準位状態は、バンドエッジの一方または両方から０．２〜０．６ｅＶ、および／または０．６ｅＶ超分離され得る。硫黄（Ｓ）、バナジウム（Ｖ）、鉄（Ｆｅ）、セレン（Ｓｅ）、タンタル（Ｔａ）、テルル（Ｔｅ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、および他の化学元素のうちの１つ以上のものは、シリコン内で深準位トラップとしての役割を果たし、深準位ドーパント種２２７として使用され得る。
図４は、本明細書に説明される方法を使用して製造された半導体４００を描写する。半導体４００は、基板４０２（例えば、１０２）と、基板４０２を覆う核生成層４３６（例えば、２３６）と、核生成層４３６を覆うＩＩＩ族窒化物層４４８（例えば、３４８）とを含む。いくつかの例では、ＩＩＩ族窒化物層４４８は、ＩＩＩ−Ｖ層と置換され得る。ＩＩＩ−Ｖ材料の例は、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＩｎＧａＡｓ、ＧａＡｓＰ、ＩｎＧａＡｓＰ等のうちの１つ以上のものを含む。基板４０２は、シリコン基板または高抵抗シリコン基板であり得る。高抵抗シリコン基板の例では、基板は、１，０００オームセンチメートルを上回る、２，０００オームセンチメートルを上回る、３，０００オームセンチメートルを上回る、６，０００オームセンチメートルを上回る、または１０，０００オームセンチメートルを上回る抵抗率を有し得る。基板１０２は、ＩＩＩ族窒化物層４４８のエピタキシャル成長を促進するためのシリコン（１１１）基板であり得る。核生成層４３６の厚さは、約１μｍ、１ｎｍ〜１０μｍ（ミクロンまたはマイクロメートル）、１ｎｍ〜１００ｎｍ、１０ｎｍ〜１μｍ、１００ｎｍ〜１μｍ、および／または１００ｎｍ〜１０μｍであり得る。
核生成層４３６は、基板４０２の表面上に存在する汚染物質および不純物を埋める。汚染物質および不純物は、図１の種１１８によって例証されるように、チャンバ壁から脱着した後、基板の表面上に堆積される種を含み得る。汚染物質および不純物は、環境内に存在する種から生じる偶発的な炭素含有種、および／または、周囲環境内に存在する酸素による基板４０２の酸化から結果として生じる自然酸化物も含み得る。核生成層４３６の成長の前およびその間に（典型的には、Ｈ２ガスから成る）還元雰囲気は、炭素および酸素を含む汚染物質および不純物の一部または全てを除去し得るが、核生成層は、残存するいかなる汚染物質および不純物も埋める。いくつかの例では、核生成層４３６は、転位および他の欠陥がその中で終端し、核生成層４３６の上側表面が低減させられた欠陥密度を有するように十分に厚い。
さらに、核生成層４３６は、汚染物質および不純物を物理的に埋め、ＩＩＩ族窒化物層４４８の成長のための清浄な表面を提供する。いくつかの例では、核生成層４３６は、深準位ドーパントを含まない。これらの例では、核生成層４３６は、ＩＩＩ族窒化物層４４８の成長のための清浄な表面を提供する役割を果たすが、存在し得る不純物を補償することによってキャリア濃度に影響を及ぼすことはない。汚染物質および不純物を物理的に埋めることによって、核生成層４３６は、ＩＩＩ族窒化物層４４８の膜質を改良し、半導体４００を使用して作製されたＨＥＭＴデバイスの性能を改良する。イオン化アクセプタ汚染物質種を補償することによって、核生成層４３６は、寄生導電性チャネルの形成を低減または排除し、半導体４００を使用して作製されたＨＥＭＴデバイスの性能を改良する。
ＩＩＩ族窒化物層４４８は、１つ以上の構成層を含み得る。半導体４００は、エピウエハ、すなわち、ブランケットエピタキシャル層で被覆され、横方向パターニングでは被覆されていない半導体ウエハであり得る。エピウエハは、１つ以上の非エピタキシャルキャッピング層も含み得る。エピウエハは、トランジスタを作成するために横方向パターニングによってさらに処理されることができる。いくつかの例では、半導体４００は、そのようなパターニングを受けたウエハである。半導体４００は、ＩＩＩ族窒化物層４４８を覆って（接点および／または相互接続としての役割を果たす金属層等の）他の層も含み得る。いくつかの例では、半導体４００は、エピウエハからダイカットされているチップ等のエピウエハの一部である。
図５は、高電子移動度トランジスタ（ＨＥＭＴ）を製造するために使用され得るＩＩＩ族窒化物層を有する半導体５００を描写する。半導体５００は、基板５０２（例えば、４０２、１０２）と、基板５０２を覆う核生成層５３６（例えば、４３６、２３６）とを含む。半導体５００は、ＩＩＩ族窒化物層５４８（例えば、３４８、４４８）も含む。ＩＩＩ族窒化物層５４８は、遷移層５５０、緩衝層５５２、窒化ガリウム（ＧａＮ）層５５４、およびインジウムアルミニウムガリウム窒化物（ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ；０≦ｘ，ｙ≦１）層５５８を含む複数の層を備えている。ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ層５５８は、その厚さを通して一定の組成（すなわち、一定の値のｘおよびｙ）を有し得るか、またはその厚さを通して種々の組成（すなわち、種々の値のｘおよびｙ）を有し得る。いくつかの例では、ＩＩＩ族窒化物層は、ＩＩＩ族窒化物以外の材料を含む１つ以上の層を備え得る。遷移層５５０は、Ａ１Ｎおよび／またはＩｎｘＡｌｙＧａ１−ｘ−ｙＮ等の他の合金を含み得、シリコンから作製され得る核生成層５３６と、ＧａＮを備え得る緩衝層５５２との間で遷移するために役立つことができる。緩衝層５５２は、その上側表面において完全に弛緩されるために十分に厚い、比較的に厚いＧａＮ層を備えていることができる。緩衝層５５２はまた、格子不整合に起因する欠陥の密度を低減させるように作用し得る。緩衝層は、ＧａＮ、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ、および／またはＡ１Ｎ等の任意のＩＩＩ族窒化物材料を備え得る。いくつかの例では、緩衝層の組成は、その厚さ全体を通して変動し得る。緩衝層は、１つ以上の超格子またはＩＩＩ族窒化物材料の交互層を有する複数層構造も備え得る。
ＧａＮ層５５４とＩｎｘＡｌｙＧａ１−ｘ−ｙＮ層５５８との間のヘテロ接合に起因して、２次元電子ガス（２ＤＥＧ）が、ＧａＮ／ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ界面近傍のＧａＮ層５５４内に生じる。２ＤＥＧ ５５６は、ＨＥＭＴ内に高電子移動度チャネルを提供し得る。キャッピング層、メタライゼーション層、および絶縁層のうちの１つ以上のものを含む他の層も、半導体５００を覆って堆積されることができる。横方向パターニングが、半導体５００内のトランジスタ等の横方向特徴を画定するために使用されることができる。半導体５００は、エピウエハであり得、１つ以上の非エピタキシャルキャッピング層を含み得る。いくつかの例では、半導体５００は、トランジスタ等の１つ以上のパターン化された特徴を含む。半導体５００は、ＩＩＩ族窒化物層５４８を覆って（接点および／または相互接続としての役割を果たす金属層等の）他の層も含み得る。いくつかの例では、半導体５００は、チップ等のエピウエハの一部である。
汚染物質および不純物を物理的に埋めることによって、核生成層５３６は、ＩＩＩ族窒化物層５４８の膜質を改良し、半導体５００を使用して作製されたＨＥＭＴデバイスの性能を改良する。イオン化アクセプタ汚染物質種を補償することによって、核生成層５３６は、寄生導電性チャネルの形成を低減または排除し、半導体５００を使用して作製されたＨＥＭＴデバイスの性能を改良する。
図６は、本明細書に説明される方法を使用して製造されたＨＥＭＴ６００を描写する。ＨＥＭＴ６００は、半導体５００から製造され得る。ＨＥＭＴ６００は、基板６０２（例えば、１０２、４０２、５０２）と、核生成層６３６（例えば、２３６、４３６、５３６）とを含む。ＨＥＭＴ６００は、核生成層６３６を覆ってＩＩＩ族窒化物層６４８（例えば、３４８、４４８、５４８）も含む。ＩＩＩ族窒化物層６４８は、核生成層６３６を覆う遷移層６５０（例えば、５５０）と、Ａ１Ｎ層６５０を覆う緩衝層６５２（例えば、５５２）と、緩衝層６５２を覆うＧａＮ層６５４（例えば、５５４）と、ＧａＮ層６５４を覆うＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ，ｙ≦１）層６５８（例えば、５５８）とを含む。ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ層６５８は、その厚さを通して一定の組成（すなわち、一定の値のｘおよびｙ）またはその厚さを通して種々の組成（すなわち、種々の値のｘおよびｙ）を有し得る。ＨＥＭＴ６００は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ層６５８とのその界面近傍の窒化ガリウム層６５４内に２ＤＥＧ ６５６（例えば、５５６）も含む。ＩＩＩ族窒化物層６４８は、図６に描写されるものと異なる組成を有し得る。ＨＥＭＴ６００内のＩＩＩ族窒化物層６４８は、フォトリソグラフィおよびエッチング技法を使用して横方向にパターン化される。金属接点が、ソース接点６６０、ドレイン接点６６２、およびゲート接点６６４を形成するために、ＩＩＩ族窒化物層上に堆積される。相互接続部（図示せず）が、接点６６０、６６２、および６６４を回路に接続し得る。ゲート接点６６４に印加されるゲート電圧は、ソース接点６６０とドレイン接点６６２との間のチャネルの導電性を変調し得る。
２ＤＥＧ ６５６が、高移動度を伴うチャネルを提供するので、ＨＥＭＴ６００は、高周波数切り替えのために使用されることができる。切り替えは、１ＧＨｚ、５０ＧＨｚ、または６０ＧＨｚより高い周波数におけるものであり得る。これらの高周波数において、基板６０２のいかなる寄生容量も、ＨＥＭＴ６００の性能を低減させ得る。しかしながら、ＨＥＭＴ６００の核生成層６３６は、トラップとしての役割を果たし、イオン化アクセプタの存在を補償し、寄生チャネルを低減または実質的に防止し、したがって、基板６０２の寄生容量を低減もしくは実質的に防止する深準位ドーパント（例えば、２２７）を含む。故に、核生成層６３６内の深準位ドーパント（例えば、２２７）は、高周波数におけるＨＥＭＴ６００の性能を改良し得る。性能の増加は、より高周波数における動作および所与の周波数における増加された利得の一方または両方として実現され得る。汚染物質および不純物を物理的に埋めることによって、核生成層６３６は、ＩＩＩ族窒化物層６４８の膜質を改良し、半導体６００を使用して作製されたＨＥＭＴデバイスの性能を改良する。
図７は、補償深準位ドーパントを含む核生成層を有する半導体を成長させる方法７００のフローチャートを描写する。方法７００は、ＭＯＣＶＤプロセスおよび／または有機金属気相エピタキシ（ＯＭＶＰＥ）プロセスであり得る。いくつかの例では、方法７００は、ＭＯＣＶＤの代わりに、分子ビームエピタキシ（ＭＢＥ）、ハライド気相エピタキシ（ＨＶＰＥ）、パルスレーザ堆積（ＰＬＤ）、および／または物理蒸着（ＰＶＤ）を使用して実装されることができる。基板は、エピタキシャルチャンバの中に直接装填されることができるか、または移送（ロードロック）チャンバを使用して装填されることができる。７０２において、エピタキシャルチャンバまたはロードロックチャンバ内の条件は、ウエハ装填条件に調節される。基板ホルダは、室温に冷却される。Ｎ２パージガス流動は、０近傍に調節される。７０４において、１つ以上の基板（例えば、１０２、４０２、５０２、６０２）が、エピタキシャルチャンバの中に装填されるか、またはロードロックチャンバの中に装填され、次いで、エピタキシャルチャンバの中に移送される。ロードロックチャンバが使用される場合、エピタキシャルチャンバは、ベース状態条件下に留まる。
７０６において、エピタキシャルチャンバ条件は、核生成層（例えば、２３６、４３６、５３６、６３６）のための成長条件に調節される。１つ以上の基板（例えば、１０２、４０２、５０２、６０２）は、５５０〜１，２００℃の温度に加熱される。エピタキシャルチャンバ内の圧力は、４０〜７６０トルに調節される。非常に低い圧力技法（＜５０トル）も、採用され得る。Ｈ２、Ｎ２、または両方の混合物のパージガス流動は、１〜１，０００ｓｌｍ（１分あたりの標準リットル）に調節される。いくつかの例では、キャリアガスは、使用されない。核生成層成長のための前駆体流速は、１〜５００μモル／分の範囲内に制御される。所望される成長率に応じて、前駆体流速も、０．１〜５，０００μモル／分の幅広い範囲内に調節され得る。
７０８において、核生成層（例えば、２３６、４３６、５３６、６３６）は、１つ以上の基板を覆って成長させられる。ステップ７０８は、核生成層の所望される厚さに対応して所定の時間にわたって継続される。所望される厚さは、約１μｍ、１ｎｍ〜１０μｍ、１ｎｍ〜１００ｎｍ、１０ｎｍ〜１μｍ、１００ｎｍ〜１μｍ、および／または１００ｎｍ〜１０μｍであり得る。核生成層は、チャンバ汚染および／または拡散に起因して存在する汚染物質種（例えば、１１８、３５０）を補償するための深準位ドーパント（例えば、２２７）を含む。深準位ドーパント前駆体（例えば、１２１）の流速は、典型的には、核生成層の主要組成のための前駆体流速より低く、核生成層の成長中、一定であり得るか、または成長中に調節され得る。この流速は、チャンバ壁が、シリコンでコーティングされ、チャンバ壁上の残留層（例えば、１１４）からの汚染物質種の脱着を阻止するにつれて、０にまでも低減させられ得る。これらの条件は、１つ以上の基板（例えば、１０２、４０２、５０２、６０２）に最も近い核生成層（例えば、２３６、４３６、５３６、６３６）の表面において、ＩＩＩ族窒化物層（例えば、３４８、４４８、５４８、６４８）に最も近い核生成層の表面における濃度より高い濃度の深準位ドーパントを生成する。したがって、深準位ドーパントの濃度は、イオン化アクセプタ濃度が高い領域中で高く、かつイオン化アクセプタ濃度が低い領域中で低くなるように段階的であり、調整される。
いくつかの例では、方法７００は、エピタキシャルチャンバの中に深準位ドーパント前駆体（例えば、１２１）を流入させることを含まず、核生成層（例えば、２３６、４３６、５３６、６３６）は、深準位ドーパントを含まない。これらの例では、核生成層は、ＩＩＩ族窒化物層（例えば、３４８、４４８、５４８、６４８）の成長のための清浄な表面を提供する役割を果たすが、存在する不純物を補償しない。核生成層は、１つ以上の基板（例えば、１０２）の表面上に存在する不純物および欠陥を埋めることによって、清浄な表面を提供し得る。
７１０において、エピタキシャルチャンバ条件は、ＩＩＩ族窒化物成長のための条件に調節される。ウエハ（例えば、１０２、４０２、６０５、６０２）は、約５５０〜１，１００℃の温度に加熱される。チャンバ内の圧力は、４０〜７６０トルに調節される。非常に低い圧力技法（＜５０トル）も、採用され得る。Ｈ２、Ｎ２、または両方の混合物のパージガス流動は、１〜１，０００ｓｌｍに調節される。いくつかの例では、パージガスは、使用されることができない。ＩＩＩ族元素前駆体流速は、１０〜５００μモル／分の範囲内に制御される。Ｖ族元素前駆体流速は、０．００１〜１０モル／分の範囲内に制御される。７１２において、ＩＩＩ族窒化物層（例えば、３４８、４４８、５４８、６４８）は、核生成層を覆って成長させられる。ＩＩＩ族窒化物層は、複数の層を含み得、非ＩＩＩ−Ｖ成分を含み得る。
７１４において、エピタキシャルチャンバ条件は、１つ以上の基板を装填解除するために調節される。ロードロックチャンバが、基板装填のために使用される場合、エピタキシャルチャンバ条件は、ベース状態条件に調節される。基板装填解除が、直接エピタキシャルチャンバから実行される場合、ウエハ（例えば、１０２、４０２、６０５、６０２）は、約室温または少なくとも約４５０℃を下回るまで冷却される。Ｎ２パージガス流動は、０近傍に調節される。７１６において、１つ以上の基板は、成長チャンバから装填解除される。
上記説明は、シリコンを含む基板を覆うＩＩＩ族窒化物層を開示するが、他の材料組み合わせも可能である。基板は、シリコン以外の１つ以上の材料から作製されることができる。例えば、基板は、サファイア、ＧａＡｓ、ＧａＮ、ＩｎＰ、および他の材料のうちの１つ以上のものを含み得る。基板は、核生成層とＩＩＩ族窒化物層との間にヘテロ構造を含み得る。ヘテロ構造は、異なる材料の複数の層を含み得る。
ヘテロ構造の例は、Ｓｉ・オン・インシュレータ（ＳＯＩ）基板と、Ｓｉ・オン・サファイア（ＳＯＳ）基板とを含む。核生成層は、ＳＯＩまたはＳＯＳ基板を覆って成長させられ得る。核生成層は、ＳＯＩまたはＳＯＳ基板内で、酸化物層とＳｉ層との間、もしくはＳｉ層の上方に存在し得る。ＳＯＩまたはＳＯＳ基板のＳｉ層は、それ自体が、核生成層であり得る。核生成層は、サファイアまたはハンドルウエハの直上に成長させられ得る。核生成層は、同一材料の層と均一に成長させられ得るが、エピタキシャル層移送プロセス等のヘテロ構造成長プロセスに類似するプロセスに関与し得る。そのようなエピタキシャル層移送プロセスでは、エピタキシャル層は、核生成層を備え得る。したがって、エピタキシャル層は、深準位ドーパントを伴う第１の部分と、非意図的にドープされた第２の部分とを含み得る、またはエピタキシャル層の全ては、一定もしくは種々の濃度の深準位ドーパントでドープされ得る。
一般的に、核生成層は、深準位ドナーまたは深準位アクセプタのいずれか一方を含むことによって、それぞれ、アクセプタもしくはドナー汚染物質のいずれか一方を補償し得る。アクセプタ汚染物質およびイオン化アクセプタ汚染物質は、半導体に自由電子を提供するドナー汚染物質およびイオン化されたドナー汚染物質と置換され得る。そして、深準位ドーパントは、自由電子を捕捉し、したがって、半導体内の自由電子の濃度を低減させる深準位アクセプタ状態を含み得る。
第２の層「上」またはそれを「覆う」として本明細書に説明および／または描写される第１の層は、第２の層に直接隣接し得る、または１つ以上の介在層が、第１の層と第２の層との間に存在し得る。第２の層または基板の「直上」もしくはそれに「直接覆う」として本明細書に説明および／または描写される第１の層は、おそらく、第２の層もしくは基板との第１の層の混合に起因して形成し得る介在合金層以外に介在層が存在せず、第２の層または基板に直接隣接する。加えて、第２の層または基板「上」、それを「覆う」、それの「直上」、もしくはそれに「直接覆う」として本明細書に説明および／または描写される第１の層は、第２の層もしくは基板全体、または第２の層もしくは基板の一部を被覆し得る。
基板は、層成長中、基板ホルダ上に設置され、従って、上面または上側表面は、基板ホルダから最も遠い基板もしくは層の表面である一方、底面または下側表面は、基板ホルダの最近傍の基板もしくは層の表面である。
方法の上記説明から、種々の技法が、その範囲から逸脱することなく方法の概念を実装するために使用され得ることが、明白である。説明される実施形態は、あらゆる点において制限的ではなく例証的と見なされるものである。方法が本明細書に説明される特定の例に限定されず、請求項の範囲から逸脱することなく、他の例で実装され得ることも理解されたい。同様に、動作が、特定の順序で図面内に描写されているが、これは、望ましい結果を達成するために、そのような動作が、示される特定の順序で、または連続順序で実施されること、もしくは全ての図示される動作が実施されること要求するものではないと理解されたい。

Claims (40)

  1. 半導体であって、前記半導体は、
    基板と、
    前記基板を覆っている核生成層であって、前記核生成層は、深準位ドーパントを有する、核生成層と、
    前記核生成層を覆って形成されるＩＩＩ−Ｖ層と
    を備え、
    前記基板および前記核生成層のうちの少なくとも１つは、イオン化された汚染物質を含み、
    前記深準位ドーパントの濃度は、少なくとも前記イオン化された汚染物質の濃度と同程度に高い、半導体。
  2. 前記基板は、基板材料を備え、
    前記深準位ドーパントは、前記基板材料の伝導帯および価電子帯から０．３ｅＶ〜０．６ｅＶ分離されている深準位状態を有する深準位ドーパント種を備えている、請求項１に記載の半導体。
  3. 前記基板と前記核生成層との間にヘテロ構造をさらに備える、請求項１に記載の半導体。
  4. 前記深準位ドーパントは、バナジウムを備えている、請求項１に記載の半導体。
  5. 前記深準位ドーパントは、鉄を備えている、請求項１に記載の半導体。
  6. 前記深準位ドーパントは、硫黄を備えている、請求項１に記載の半導体。
  7. 前記イオン化された汚染物質は、第ＩＩＩ族種を備えている、請求項１に記載の半導体。
  8. 前記イオン化された汚染物質は、イオン化アクセプタ汚染物質を備えている、請求項１に記載の半導体。
  9. 前記深準位ドーパントの濃度は、１０１５ｃｍ−３〜１０１９ｃｍ−３である、請求項１に記載の半導体。
  10. 前記深準位ドーパントの濃度は、１０１６ｃｍ−３〜１０１８ｃｍ−３である、請求項１に記載の半導体。
  11. 前記基板内および前記核生成層内の自由正孔の濃度は、１０１６ｃｍ−３未満である、請求項１に記載の半導体。
  12. 前記基板内および前記核生成層内の自由正孔の濃度は、１０１５ｃｍ−３未満である、請求項１に記載の半導体。
  13. 前記核生成層の厚さは、１ｎｍ〜１００ｎｍである、請求項１に記載の半導体。
  14. 前記核生成層の厚さは、１０ｎｍ〜１μｍである、請求項１に記載の半導体。
  15. 前記核生成層の厚さは、１００ｎｍ〜１０μｍである、請求項１に記載の半導体。
  16. 前記基板に最も近い前記核生成層の表面における前記深準位ドーパントの第１の濃度は、前記ＩＩＩ−Ｖ層に最も近い表面における前記深準位ドーパントの第２の濃度より高い、請求項１に記載の半導体。
  17. 前記基板材料は、シリコンである、請求項１に記載の半導体。
  18. 前記ＩＩＩ−Ｖ層は、ＩＩＩ族窒化物層である、請求項１に記載の半導体。
  19. 半導体を成長させる方法であって、前記方法は、
    基板を覆って核生成層を成長させることであって、前記核生成層は、深準位ドーパントを有する、ことと、
    前記核生成層を覆ってＩＩＩ−Ｖ層を成長させることと
    を含み、
    前記基板および前記核生成層のうちの少なくとも１つは、イオン化された汚染物質を含み、
    前記深準位ドーパントの濃度は、少なくとも前記イオン化された汚染物質の濃度と同程度に高い、方法。
  20. 前記基板は、基板材料を備え、
    前記深準位ドーパントは、前記基板材料の伝導帯および価電子帯から０．３ｅＶ〜０．６ｅＶ分離されている深準位状態を有する深準位ドーパント種を備えている、請求項１９に記載の方法。
  21. 前記基板と前記核生成層との間にヘテロ構造を成長させることをさらに含む、請求項１９に記載の方法。
  22. 前記深準位ドーパントは、バナジウムを備えている、請求項１９に記載の方法。
  23. 前記深準位ドーパントは、鉄を備えている、請求項１９に記載の方法。
  24. 前記深準位ドーパントは、硫黄を備えている、請求項１９に記載の方法。
  25. 前記イオン化された汚染物質は、第ＩＩＩ族種を備えている、請求項１９に記載の方法。
  26. 前記イオン化された汚染物質は、イオン化アクセプタ汚染物質を備えている、請求項１９に記載の方法。
  27. 前記深準位ドーパントの濃度は、１０１５ｃｍ−３〜１０１９ｃｍ−３である、請求項１９に記載の方法。
  28. 前記深準位ドーパントの濃度は、１０１６ｃｍ−３〜１０１８ｃｍ−３である、請求項１９に記載の方法。
  29. 前記基板内および前記核生成層内の自由正孔の濃度は、１０１６ｃｍ−３未満である、請求項１９に記載の方法。
  30. 前記基板内および前記核生成層内の自由正孔の濃度は、１０１５ｃｍ−３未満である、請求項１９に記載の方法。
  31. 前記核生成層の厚さは、１ｎｍ〜１００ｎｍである、請求項１９に記載の方法。
  32. 前記核生成層の厚さは、１０ｎｍ〜１μｍである、請求項１９に記載の方法。
  33. 前記核生成層の厚さは、１００ｎｍ〜１０μｍである、請求項１９に記載の方法。
  34. 前記基板に最も近い前記核生成層の表面における前記深準位ドーパントの第１の濃度は、前記ＩＩＩ−Ｖ層に最も近い表面における前記深準位ドーパントの第２の濃度より高い、請求項１９に記載の方法。
  35. 前記基板材料は、シリコンである、請求項１９に記載の方法。
  36. 前記ＩＩＩ−Ｖ層は、ＩＩＩ族窒化物層である、請求項１９に記載の方法。
  37. 前記核生成層およびＩＩＩ−Ｖ層を有機金属気相成長法によって成長させることを含む、請求項１９に記載の方法。
  38. 前記核生成層および前記ＩＩＩ−Ｖ層を分子ビームエピタキシによって成長させることを含む、請求項１９に記載の方法。
  39. 前記核生成層および前記ＩＩＩ−Ｖ層をハライド気相エピタキシによって成長させることを含む、請求項１９に記載の方法。
  40. 前記核生成層および前記ＩＩＩ−Ｖ層を物理蒸着によって成長させることを含む、請求項１９に記載の方法。
JP2019512274A 2016-09-02 2017-08-31 Ｉｉｉ族窒化物構造の成長のための核生成層 Active JP7137557B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022108303A JP2022137144A (ja) 2016-09-02 2022-07-05 Ｉｉｉ族窒化物構造の成長のための核生成層

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/256,170 2016-09-02
US15/256,170 US9917156B1 (en) 2016-09-02 2016-09-02 Nucleation layer for growth of III-nitride structures
PCT/US2017/049783 WO2018045251A1 (en) 2016-09-02 2017-08-31 Nucleation layer for growth of iii-nitride structures

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022108303A Division JP2022137144A (ja) 2016-09-02 2022-07-05 Ｉｉｉ族窒化物構造の成長のための核生成層

Publications (3)

Publication Number Publication Date
JP2019532500A true JP2019532500A (ja) 2019-11-07
JP2019532500A5 JP2019532500A5 (ja) 2020-10-08
JP7137557B2 JP7137557B2 (ja) 2022-09-14

Family

ID=59955625

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019512274A Active JP7137557B2 (ja) 2016-09-02 2017-08-31 Ｉｉｉ族窒化物構造の成長のための核生成層
JP2022108303A Withdrawn JP2022137144A (ja) 2016-09-02 2022-07-05 Ｉｉｉ族窒化物構造の成長のための核生成層

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022108303A Withdrawn JP2022137144A (ja) 2016-09-02 2022-07-05 Ｉｉｉ族窒化物構造の成長のための核生成層

Country Status (6)

Country Link
US (2) US9917156B1 (ja)
EP (1) EP3507822A1 (ja)
JP (2) JP7137557B2 (ja)
CN (1) CN109964305B (ja)
TW (1) TWI747944B (ja)
WO (1) WO2018045251A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102455088B1 (ko) * 2016-01-11 2022-10-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 박막 트랜지스터 기판, 이를 포함하는 표시패널 및 표시장치
JP6950185B2 (ja) * 2017-01-12 2021-10-13 三菱電機株式会社 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ
FR3071854A1 (fr) * 2017-10-03 2019-04-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un composant electronique a heterojonction muni d'une couche barriere enterree
DE102018108604A1 (de) * 2018-04-11 2019-10-17 Aixtron Se Nukleationsschicht-Abscheideverfahren
CN112930587A (zh) * 2018-10-31 2021-06-08 索尼半导体解决方案公司 半导体装置、通信模块和半导体装置的制造方法
DE102019111598A1 (de) * 2019-05-06 2020-11-12 Aixtron Se Verfahren zum Abscheiden eines Halbleiter-Schichtsystems, welches Gallium und Indium enthält
CN112750904B (zh) * 2019-10-30 2024-01-02 联华电子股份有限公司 具有应力松弛层的半导体元件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55141659A (en) * 1979-04-23 1980-11-05 Fujitsu Ltd Atom concentration measuring method of iron in silicon crystal
JP2003022936A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Ind Co Ltd 固体電解コンデンサの製造方法
JP2003229366A (ja) * 2002-02-05 2003-08-15 Matsushita Electric Ind Co Ltd 半導体積層構造
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
JP2011199222A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子
JP2014232805A (ja) * 2013-05-29 2014-12-11 三菱電機株式会社 半導体装置

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5793585A (en) 1980-12-02 1982-06-10 Fujitsu Ltd Semiconductor photoreceiving element
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
JP3179346B2 (ja) 1996-08-27 2001-06-25 松下電子工業株式会社 窒化ガリウム結晶の製造方法
JP3491492B2 (ja) 1997-04-09 2004-01-26 松下電器産業株式会社 窒化ガリウム結晶の製造方法
TW420835B (en) 1997-06-16 2001-02-01 Matsushita Electric Ind Co Ltd Semiconductor manufacture method and manufacturing device therefor
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US20010015437A1 (en) 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6596377B1 (en) 2000-03-27 2003-07-22 Science & Technology Corporation @ Unm Thin film product and method of forming
FR2810159B1 (fr) 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
EP1307903A1 (en) 2000-08-04 2003-05-07 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US6391748B1 (en) 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6835246B2 (en) 2001-11-16 2004-12-28 Saleem H. Zaidi Nanostructures for hetero-expitaxial growth on silicon substrates
AU2003299500A1 (en) 2002-05-17 2004-06-07 The Regents Of The University Of California Hafnium nitride buffer layers for growth of gan on silicon
TW574762B (en) 2002-10-16 2004-02-01 Univ Nat Cheng Kung Method for growing monocrystal GaN on silicon substrate
US7115896B2 (en) 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
US7781356B2 (en) 2003-02-12 2010-08-24 Arizona Board of Regents, a Body Corporate Epitaxial growth of group III nitrides on silicon substrates via a reflective lattice-matched zirconium diboride buffer layer
US6818061B2 (en) 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
US7001791B2 (en) 2003-04-14 2006-02-21 University Of Florida GaN growth on Si using ZnO buffer layer
US7098490B2 (en) 2003-06-02 2006-08-29 Hrl Laboratories, Llc GaN DHFET
US6906351B2 (en) 2003-08-05 2005-06-14 University Of Florida Research Foundation, Inc. Group III-nitride growth on Si substrate using oxynitride interlayer
US6967355B2 (en) 2003-10-22 2005-11-22 University Of Florida Research Foundation, Inc. Group III-nitride on Si using epitaxial BP buffer layer
US7803717B2 (en) 2003-10-23 2010-09-28 North Carolina State University Growth and integration of epitaxial gallium nitride films with silicon-based devices
US7012016B2 (en) 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
CN100380690C (zh) 2003-11-20 2008-04-09 果尚志 可减少高度晶格常数失配影响的半导体结构及形成的方法
TWI295085B (en) * 2003-12-05 2008-03-21 Int Rectifier Corp Field effect transistor with enhanced insulator structure
US7135715B2 (en) 2004-01-07 2006-11-14 Cree, Inc. Co-doping for fermi level control in semi-insulating Group III nitrides
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
SG124417A1 (en) 2005-02-02 2006-08-30 Agency Science Tech & Res Method and structure for fabricating III-V nitridelayers on silicon substrates
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
US8946674B2 (en) 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
EP1842940A1 (en) 2006-04-06 2007-10-10 Interuniversitair Microelektronica Centrum ( Imec) Method for forming a group III nitride material on a silicon substrate
EP1883103A3 (en) 2006-07-27 2008-03-05 Interuniversitair Microelektronica Centrum Deposition of group III-nitrides on Ge
US7935987B2 (en) 2006-11-28 2011-05-03 Azzuro Semiconductors Ag Epitaxial group III nitride layer on (001)-oriented group IV semiconductor
US7928471B2 (en) 2006-12-04 2011-04-19 The United States Of America As Represented By The Secretary Of The Navy Group III-nitride growth on silicon or silicon germanium substrates and method and devices therefor
US20080171424A1 (en) 2007-01-16 2008-07-17 Sharp Laboratories Of America, Inc. Epitaxial growth of GaN and SiC on silicon using nanowires and nanosize nucleus methodologies
US20080173895A1 (en) 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
DE102007020979A1 (de) 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
KR100902512B1 (ko) 2007-05-17 2009-06-15 삼성코닝정밀유리 주식회사 실리콘 기판 상에 ＧａＮ 단결정의 성장 방법, ＧａＮ기반의 발광소자의 제조방법 및 ＧａＮ 기반의 발광소자
US7598108B2 (en) 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
KR100901822B1 (ko) 2007-09-11 2009-06-09 주식회사 실트론 질화갈륨 성장용 기판 및 질화갈륨 기판 제조 방법
US20090075455A1 (en) 2007-09-14 2009-03-19 Umesh Mishra Growing N-polar III-nitride Structures
JP5431667B2 (ja) 2007-10-01 2014-03-05 富士電機株式会社 窒化ガリウム半導体装置
US8217498B2 (en) 2007-10-18 2012-07-10 Corning Incorporated Gallium nitride semiconductor device on SOI and process for making same
WO2009129353A1 (en) 2008-04-15 2009-10-22 Purdue Research Foundation Metallized silicon substrate for indium gallium nitride light-emitting diode
US8030666B2 (en) 2008-04-16 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Group-III nitride epitaxial layer on silicon substrate
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
US20100035416A1 (en) 2008-08-11 2010-02-11 Ding-Yuan Chen Forming III-Nitride Semiconductor Wafers Using Nano-Structures
US8044409B2 (en) 2008-08-11 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. III-nitride based semiconductor structure with multiple conductive tunneling layer
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
CN102549716B (zh) 2009-12-11 2016-08-03 国家半导体公司 用于基于氮化镓或其它氮化物的半导体装置的背侧应力补偿
CN102339798B (zh) 2010-07-22 2014-11-05 展晶科技(深圳)有限公司 复合式基板、氮化镓基元件及氮化镓基元件的制造方法
US8389348B2 (en) 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics
GB2485418B (en) 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
US20120126239A1 (en) 2010-11-24 2012-05-24 Transphorm Inc. Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
US8697541B1 (en) 2010-12-24 2014-04-15 Ananda H. Kumar Methods and structures for preparing single crystal silicon wafers for use as substrates for epitaxial growth of crack-free gallium nitride films and devices
US20130026480A1 (en) 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
US8916906B2 (en) 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
US8686430B2 (en) 2011-09-07 2014-04-01 Toshiba Techno Center Inc. Buffer layer for GaN-on-Si LED
US8791504B2 (en) * 2011-10-20 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
US8507947B2 (en) 2011-12-09 2013-08-13 Power Integrations, Inc. High quality GaN high-voltage HFETS on silicon
WO2013109884A1 (en) 2012-01-18 2013-07-25 Iqe Kc, Llc Iiii -n- based double heterostructure field effect transistor and method of forming the same
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US8884268B2 (en) 2012-07-16 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Diffusion barrier layer for group III nitride on silicon substrate
US8722526B2 (en) 2012-07-27 2014-05-13 Veeco Ald Inc. Growing of gallium-nitrade layer on silicon substrate
CN102903738B (zh) * 2012-09-06 2016-08-17 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
KR101878754B1 (ko) 2012-09-13 2018-07-17 삼성전자주식회사 대면적 갈륨 나이트라이드 기판 제조방법
JPWO2014108946A1 (ja) * 2013-01-10 2017-01-19 パナソニックＩｐマネジメント株式会社 電界効果トランジスタ
US20140197462A1 (en) 2013-01-14 2014-07-17 International Rectifier Corporation III-Nitride Transistor with High Resistivity Substrate
EP3154092B1 (en) 2013-02-15 2021-12-15 AZUR SPACE Solar Power GmbH P-doping of group iii-nitride buffer layer structure on a heterosubstrate
US8872308B2 (en) 2013-02-20 2014-10-28 Translucent, Inc. AlN cap grown on GaN/REO/silicon substrate structure
US8895992B2 (en) * 2013-02-22 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9048091B2 (en) 2013-03-25 2015-06-02 Infineon Technologies Austria Ag Method and substrate for thick III-N epitaxy
US9076812B2 (en) 2013-06-27 2015-07-07 Iqe Kc, Llc HEMT structure with iron-doping-stop component and methods of forming
US9443969B2 (en) * 2013-07-23 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having metal diffusion barrier
US9245991B2 (en) * 2013-08-12 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
US9076854B2 (en) * 2013-08-26 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
CN103578986A (zh) * 2013-11-14 2014-02-12 中国科学院半导体研究所 一种高阻GaN薄膜的制备方法
JP6251071B2 (ja) * 2014-02-05 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置
US20150349064A1 (en) * 2014-05-06 2015-12-03 Cambridge Electronics, Inc. Nucleation and buffer layers for group iii-nitride based semiconductor devices
CN105047695B (zh) * 2015-06-10 2018-09-25 上海新傲科技股份有限公司 用于高电子迁移率晶体管的高阻衬底以及生长方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55141659A (en) * 1979-04-23 1980-11-05 Fujitsu Ltd Atom concentration measuring method of iron in silicon crystal
JP2003022936A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Ind Co Ltd 固体電解コンデンサの製造方法
JP2003229366A (ja) * 2002-02-05 2003-08-15 Matsushita Electric Ind Co Ltd 半導体積層構造
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
JP2011199222A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子
JP2014232805A (ja) * 2013-05-29 2014-12-11 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2018045251A1 (en) 2018-03-08
CN109964305A (zh) 2019-07-02
CN109964305B (zh) 2023-07-28
EP3507822A1 (en) 2019-07-10
TWI747944B (zh) 2021-12-01
US9917156B1 (en) 2018-03-13
JP7137557B2 (ja) 2022-09-14
JP2022137144A (ja) 2022-09-21
US20180069085A1 (en) 2018-03-08
US10580871B2 (en) 2020-03-03
TW201822253A (zh) 2018-06-16
US20180277639A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
US10580871B2 (en) Nucleation layer for growth of III-nitride structures
CN111512451B (zh) 掩埋活化p-(Al,In)GaN层
JP3093904B2 (ja) 化合物半導体結晶の成長方法
TWI416597B (zh) 場效電晶體用磊晶基板
CN102197468B (zh) 化合物半导体器件及其制造方法
US20160111520A1 (en) Method of manufacturing a semiconductor device including a barrier structure
CN102428555B (zh) 半导体基板、半导体基板的制造方法及电子器件
US5834362A (en) Method of making a device having a heteroepitaxial substrate
US7135347B2 (en) Method for manufacturing nitride film including high-resistivity GaN layer and epitaxial substrate manufactured by the method
JP6760556B2 (ja) 半導体基板の製造方法
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
US20200332438A1 (en) A method for forming silicon carbide onto a silicon substrate
US6188090B1 (en) Semiconductor device having a heteroepitaxial substrate
JP6988530B2 (ja) 窒化物半導体装置の製造方法
JP2000068497A (ja) ＧａＮ系化合物半導体装置
JP7441794B2 (ja) 核生成層の堆積方法
JP4635444B2 (ja) 電界効果トランジスタ用エピタキシャルウエハ
JPH06208963A (ja) 半導体結晶基板
TW201115625A (en) Method for making a semiconductor substrate, and semiconductor substrate
JP3771679B2 (ja) 化合物半導体膜の気相堆積方法
JPH06267867A (ja) 化合物半導体の結晶成長法およびこれを用いたオーミックコンタクトの形成法
JP5483558B2 (ja) 半導体薄膜の形成方法
JPH11233442A (ja) Ｉｉｉ−ｖ族化合物半導体の成長方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200828

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220705

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220705

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220713

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220902

R150 Certificate of patent or registration of utility model

Ref document number: 7137557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150