KR100902512B1

KR100902512B1 - 실리콘 기판 상에 ＧａＮ 단결정의 성장 방법, ＧａＮ기반의 발광소자의 제조방법 및 ＧａＮ 기반의 발광소자

Info

Publication number: KR100902512B1
Application number: KR20070048309A
Authority: KR
Inventors: 박성수; 이준기
Original assignee: 삼성코닝정밀유리 주식회사
Priority date: 2007-05-17
Filing date: 2007-05-17
Publication date: 2009-06-15
Also published as: US8859413B2; KR20080102028A; US20080283821A1

Abstract

실리콘 기판 상에 GaN 단결정의 성장 방법, GaN 기반의 발광소자의 제조방법 및 GaN 기반의 발광소자가 개시된다. 본 발명에 따른 GaN 단결정의 성장방법은, 실리콘 기판상에 TiN 계열의 물질로 이루어진 버퍼층을 형성하는 단계; 상기 버퍼층 위에 산화 실리콘으로 이루어진 나노패턴을 형성하는 단계; 상기 버퍼층으로부터 상기 나노패턴 위로 GaN 단결정을 성장시키는 단계;를 포함하는 것을 특징으로 한다.

Description

실리콘 기판 상에 ＧａＮ 단결정의 성장 방법, ＧａＮ 기반의 발광소자의 제조방법 및 ＧａＮ 기반의 발광소자{Method for growing GaN crystal on silicon substrate, method for manufacturing GaN-based light emitting device and GaN-based light emitting device}

도 1은 종래의 사파이어 기판을 이용하여 제작된 발광소자의 구조를 개략적으로 보이는 도면이다.

도 2a 내지 도 2g는 본 발명의 실시예에 의한 GaN 단결정 성장방법의 각 단계를 설명하는 도면이다.

도 3a 내지 도 3c는 Au 두께가 각각 50Å 150Å 300Å인 경우 열처리에 의해 형성된 금속 나노 클러스터에 대한 현미경 사진이다.

도 4a 내지 도 4b는 열처리에 의해 형성되는 금속 나노 클러스터의 Au 두께에 따른 여러 가지 특성을 보이는 그래프이다.

도 5는 AAO로 이루어진 금속 나노 클러스터에 대한 현미경 사진이다.

도 6은 실리콘 기판 위에 성장된 GaN 단결정 샘플의 현미경 사진이다.

도 7 및 도 8은 각각 (002) 평면 및 (102) 평면에서 측정된 XRD Locking Curve이다.

도 9a 내지 도 9d는 본 발명의 실시예에 따른 GaN 기반의 발광소자 및 그 제 조방법을 설명하는 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

100...실리콘 기판 120...버퍼층

140...SiO₂층 145...나노패턴

150...금속층 155...금속 나노 클러스터

170...n-GaN층 190...활성층

210...p-GaN층 230...p-전극

250...n-전극

본 발명은 실리콘 기판 상에 GaN 단결정을 성장시키는 방법, GaN 기반의 발광소자 제조방법 및 실리콘 기판을 이용하여 제조된 GaN 기반의 발광소자에 관한 것으로, 보다 상세하게는 실리콘 기판과 GaN 박막사이에 버퍼층으로 TiN 계열의 금속 질화물을 사용한 GaN 단결정 성장 방법, GaN 기반의 발광소자 제조방법 및 실리콘 기판을 이용하여 제조된 GaN 기반의 발광소자에 관한 것이다.

최근, GaN과 같은 질화물계 반도체는 청자색 발광 다이오드 및 레이저 다이오드와 같은 발광소자 및 고속 스위칭, 고출력소자인 전자소자에 응용되고 있다.

이와 같은 반도체 소자를 제조하기 위한 기판으로는 주로 사파이 어(Sapphire) 기판 또는 실리콘 카바이드(SiC) 기판이 사용된다. 도 1은 종래의 사파이어 기판을 이용하여 제작된 발광소자의 기본적인 구조를 보이는 도면이다. 도면을 참조하면, 발광소자(1)는 사파이어 기판(10) 상에 순차적으로 형성된 GaN 버퍼층(12), n-GaN층(14), 활성층(16), p-GaN층(18)을 포함한다. 활성층(16)에서 전자 정공 결합이 일어나도록 전원을 인가하기 위하여 p-전극(20)과 n-전극(22)이 필요하며, p-전극(20)은 p-GaN층(18) 위에, n-전극(22)은 n-GaN층(14) 위에 형성되게 된다. 즉, 사파이어 기판(10)이 부도체이므로 사파이어 기판(10)의 하면에 전극을 형성할 수 없기 때문에 n-전극(22)을 형성하기 위해서는 p-GaN층(18) 및 활성층(16)의 일부 영역을 식각하는 건식 식각 공정을 거쳐야 한다.

상기 구조에서 사파이어 기판(10)을 실리콘 기판으로 대체할 수 있다면, 실리콘은 사파이어 기판이나 SiC 기판에 비해 4" 의 경우 가격이 대략 1/10 정도로 저렴할 뿐 아니라, 12" 정도의 대구경 기판 사용이 가능하여, 추가적인 원가 절감 및 생산성 증대가 가능하다. 또한, 실리콘 기판은 도전성이 좋아 실리콘 기판의 하면에 전극을 형성하는 구조가 가능하여 공정단계를 줄일 수 있다는 이점도 있다.

이와 같은 여러 장점에도 불구하고, 실리콘 기판이 GaN 발광소자의 기판으로 사용되지 못하는 것은 실리콘 기판과 GaN 박막층 간의 극심한 열팽창계수의 차이에 의해 균열(crack)이 생기는 문제점이 있기 때문이다. 이러한 문제점을 해결하기 위하여 실리콘 기판과 GaN 박막층 사이에 버퍼층으로 AlN을 사용하는 제조방법이 시도된 바 있다. 그러나 AlN은 전기 전도도와 열 전도도가 매우 낮아 실리콘 기판의 장점인 높은 전기 전도도와 열 전도도의 특징을 사용하지 못하게 되는 단점이 있 다.

본 발명은 상술한 필요성에 의해 도출된 것으로, 전기 전도도와 열 전도도가높은 TiN을 버퍼층으로 사용하여 실리콘 기판 위에 GaN 단결정 박막을 성장시키는 방법 및 GaN 기반의 발광소자의 제조방법을 제공하는 것을 목적으로 한다.

또한, 실리콘 기판을 사용한 GaN 기반의 발광소자를 제공하는 것을 그 목적으로 한다.

상기의 목적을 달성하기 위하여, 본 발명에 따른 GaN 단결정의 성장방법은, 실리콘 기판상에 TiN 계열의 물질로 이루어진 버퍼층을 형성하는 단계; 상기 버퍼층 위에 산화 실리콘으로 이루어진 나노패턴을 형성하는 단계; 상기 버퍼층으로부터 상기 나노패턴 위로 GaN 단결정을 성장시키는 단계;를 포함하는 것을 특징으로 한다.

또한, 본 발명에 따른 GaN 기반의 발광소자 제조방법은, 실리콘 기판상에 TiN 계열의 물질로 이루어진 버퍼층을 형성하는 단계; 상기 버퍼층 위에 산화 실리콘으로 이루어진 나노패턴을 형성하는 단계; 상기 버퍼층 및 상기 나노패턴 위로 n-GaN층을 형성하는 단계; 상기 n-GaN층 위에 활성층을 형성하는 단계; 상기 활성층 위에 p-GaN층을 형성하는 단계; p-전극 및 n-전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.

또한, 본 발명에 따른 GaN 기반의 발광소자는 실리콘 기판; 상기 실리콘 기 판 상에 TiN 계열의 물질로 형성된 버퍼층; 상기 버퍼층 위에 형성된 것으로 SiO₂로 이루어진 나노패턴; 상기 버퍼층 및 상기 나노패턴 위에 형성된 n-GaN층; 상기 n-GaN층 위에 형성된 활성층; 상기 활성층 위에 형성된 p-GaN층;을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 실리콘 기판 상에 GaN 단결정 박막의 성장 방법, GaN 기반의 발광소자의 제조방법 및 실리콘 기판을 이용한 GaN 기반의 발광소자에 대해 상세히 설명하기로 한다.

도 2a 내지 도 2g는 본 발명의 실시예에 의한 실리콘 기판 상에 GaN 단결정 박막의 성장 방법의 각 단계를 설명하는 도면이다.

도면들을 참조하면, 먼저, 도 2a와 같이 GaN 단결정 박막을 성장시킬 기판으로 실리콘 기판(100)을 준비한다. 다음, 도 5b와 같이 버퍼층(120)을 형성한다. 버퍼층(120)의 재질로는 부식이나 침식에 강하고 전도성, 점착성이 좋은 TiN 계열의 금속 질화물을 사용한다. 버퍼층(120)으로는, 예를 들어, Al_xTi_1-xN(0≤x≤0.5) 또는 Cr_xTi_1-xN(0≤x≤0.5)이 채용될 수 있다. 버퍼층(120)의 두께는 GaN 단결정의 성장에 큰 영향을 주는 요소로서, 실험적으로 최적의 두께를 선택할 수 있으며, 대략 1~50nm 정도로 형성한다.

다음, 도 2c 및 도 2d를 참조하면, 버퍼층(120) 위에 SiO₂층(140) 및 금속층(150)을 순차적으로 형성한다. 금속층(150)의 재질로는 예를 들어 Au가 사용될 수 있다.

다음, 도 2e를 참조하면, 열처리에 의해 복수의 금속 나노점(nanodot)으로 이루어진 금속 나노 클러스터(155)를 형성한다. 금속 나노 클러스터(155)의 밀도, 폭, 높이, 간격 등은 금속층(150)의 두께 및 열처리 조건에 의해 조절된다. 도 3a 내지 도 3c는 각각 금속층(150)으로 두께가 각각 50Å, 150Å, 300Å인 Au를 사용하고, 공기중에서 600℃로 1분간 열처리 하였을 때 형성된 나노 클러스터에 대한 현미경 사진이다. 도 4a는 금속층(150)으로 사용한 Au의 두께에 따라 나노 클러스터의 폭, 간격을 보인다. 도 4b는 Au의 두께에 따른 나노 클러스터의 높이와 밀도를 보인다. 그래프들을 참조하면, Au 두께 50~300 Å 범위에서, 약 50~300nm의 크기, 10~160nm의 높이, 50~200nm의 간격의 나노 클러스터가 5~100ea/μm²밀도로 형성됨을 볼 수 있다.

또한, 상기 금속 나노 클러스터(155)는 양극산화(anodizing)에 의해 형성될 수도 있다. 예를 들어, 금속층(150)으로 Al을 사용하고, Al을 양극 산화시킴으로써 금속 나노 클러스터(155)가 형성될 수 있다. 도 5는 AAO(anodizing aluminum oxide)로 형성된 금속 나노 클러스터(155)에 대한 현미경 사진을 보인다. Anodizing 조건으로 온도 10℃에서 0.3M 옥살산(oxalic acid)이 사용되었고, pore widening을 위해 온도 20℃에서 5,4wt% 인산(phosphoric acid)이 사용되었다.

다음, 도 2f를 참조하면, 금속 나노 클러스터(155)를 마스크로 하여 SiO₂층(140)을 건식 식각하고 금속 나노 클러스터(155)을 스트립함으로써, 산화 실리콘으로 이루어진 나노패턴(145)이 형성된다.

도 2c 내지 도 2f에서 금속 나노 클러스터(155)를 형성하고 이를 마스크로 하여 나노패턴(145)을 형성하는 과정이 설명되었지만, 상기 나노패턴(145)은 일반적인 포토 리소그라피(photo lighography) 공정에 의해 형성될 수도 있다. 다만, 상술한 바와 같이 금속층의 열처리나 AAO를 이용하여 형성되는 금속 나노 클러스터(155)를 마스크로 하는 것이 비용이 저렴하고 공정 수를 줄일 수 있다는 이점이 있다.

다음, 도 2g와 같이 버퍼층(120)으로부터 나노패턴(145) 위로 GaN 단결정(170)을 성장시킨다. TiN과 GaN은 격자상수 차이가 대략 6% 범위 내로 비슷하다. 즉, d_TIN{220}은 0.149nm이고, d_{GAN{11_20}}은 0.159nm로, mismatch가 6.3% 정도이다. 이에 의해 실리콘과 GaN 사이에 존재하는 대략 20% 정도의 lattice mismatch가 완충된다. 종래기술과 같이 버퍼층으로 AlN이 사용되는 경우, AlN과 GaN의 격자상수 차이를 살펴보면, d_AlN{11-20}은 0.155nm이고, d_{GAN{11_20}}은 0.159nm로, mismatch가 2.5% 정도로, 본 실시예에서의 mismatch 6.3%보다 다소 낮다. 그러나, AlN은 비저항이 커서 전도성이 좋은 실리콘 기판의 장점을 활용할 수 없게 되지만, TiN의 비저항은 약 15μΩ 정도로 낮아, 실리콘 기판의 장점을 활용하기에 보다 유리한 조건이 된다. 또한, TiN의 열팽창계수는 GaN과 실리콘의 중간의 값을 가진다. 따라서, GaN 단결정(170)을 성장시킴에 있어 열팽창의 차이로 인한 크랙 발생도 억제시킬 수 있다. SiO₂는 구조적으로 비정형질이기 때문에 GaN 단결정(170)으로 전이되는 스트레스를 흡수하는 역할을 한다. 또한 SiO₂로 이루어진 나노패턴(145) 위로 GaN 단결정(170) 을 성장함으로써 ELOG(epitaxial lateral overgrowth)와 동일한 효과를 얻을 수 있어서 결정성이 우수한 고품질의 GaN 단결정(170)을 성장할 수 있다. 즉, 성장된 GaN 단결정(170)에서 이웃하는 나노패턴(145) 사이의 영역에서의 결함밀도는 10⁹ea/cm² 이상임에 비해 나노패턴(145)의 위쪽 영역에서의 결함밀도는 10⁶ ~ 10⁷ea/cm² 정도로 양호하다.

도 6은 제조된 GaN 단결정 샘플에 대한 현미경 사진이고, 도 7 및 도 8은 각각 도 6의 샘플에 대해 (002)평면, (102)평면에서 측정된 XRD Locking Curve를 보인다. 제조된 GaN 단결정 샘플은 버퍼층(120)으로 20nm 두께의 TiN이 사용되었고, 나노패턴(145)은 AAO로 이루어진 금속 나노 클러스터(155)를 마스크로 하여 형성되었다. 도면을 참조하면, (002) 평면에서의 FWHM(full width at half maximum)은 대략 377arcsec이고 (102) 평면에서의 FWHM은 655arcsec로, 양호한 특성을 보이고 있다.

다음, 도 9a 내지 도 9d를 참조하여, 본 발명에 따른 실리콘 기판을 이용한GaN 기반의 발광소자 및 그 제조방법을 설명한다.

도 9a는 실리콘 기판(100) 위에 버퍼층(120), 산화 실리콘으로 된 나노패턴(145), 버퍼층(120)으로부터 및 나노패턴(145) 위로 성장된 GaN 단결정(170)을 보인다. 이의 구조나 제조방법에 대해서는 도 2a 내지 도 2g에서 설명한 것과 같다. 즉, 버퍼층(120)으로는 TiN 계열의 금속질화물이 사용될 수 있고, 예를 들어, Al_xTi_1-xN(0≤x≤0.5) 또는 Cr_xTi_1-xN(0≤x≤0.5)이 채용될 수 있다. 또한, 산화 실리 콘으로 된 나노패턴(145)은 금속층을 열처리 또는 AAO를 이용하여 형성된 금속 나노 클러스터를 마스크로 하여 형성되거나, 일반적인 포토 리소그라피 공정에 의해 형성될 수 있다.

다음, 도 9b를 참조하면, GaN 단결정(170)에 n형 불순물을 도핑함으로써 n-GaN층(175)을 형성한다.

다음 도 9c를 참조하면, n-GaN층(175) 위에 활성층(190) 및 p-GaN층(210)을 순차적으로 형성한다. 활성층(190)은 GaN계열의 Ⅲ-Ⅴ족 질화물 반도체로 형성된다. 활성층(190)은, 예를 들어, InGaN/GaN, InGaN/InGaN, InGaN/AlGaN 또는 InGaN/InAlGaN의 단일양자우물구조 또는 다중양자우물구조로 이루어질 수 있다. p-GaN층(210)은 GaN층을 형성한 후, 이에 p형 불순물을 도핑하여 형성한다.

도 9d를 참조하면, p-전극(230) 및 n-전극(250)은 버티컬 구조로 형성된다. 즉, p-GaN층(210) 위에 p-전극(230)이 형성되고, n-전극(250)이 실리콘 기판(100)의 하면에 형성된다. 이와 같은 전극 구조는 예시적인 것이며, n-전극(250)이 p-GaN층(210), 활성층(190)의 일부 영역을 식각하여 드러난 n-GaN층(175)위에 형성되는 것도 가능하다. 다만, 버티컬 구조로 하는 경우 공정이 간단하며, 또한, 활성층의 유효 넓이가 넓어져서 발광 효율이 보다 높아진다는 이점이 있다. 이와 같이 버티컬 구조로 전극을 형성하는 것이 가능한 이유는 TiN의 비저항이 약 15μΩ 정도로 낮아 실리콘 기판의 도전성을 잘 활용할 수 있게 해주기 때문이다.

이상에서 설명한 바와 같이 본 발명에 따른 GaN 박막의 성장방법은 전기 전 도성과 열 전도성이 좋은 TiN을 사용하는 것을 특징으로 하며, 이에 의해, GaN 박막의 크랙 발생이 억제된다. 또한, 나노 패턴의 실리콘 산화막 위에 GaN 박막을 성장시킴으로써 결정성이 우수한 고품질의 GaN 박막이 성장된다.

또한, 본 발명에 따른 실리콘 기판을 이용한 GaN 기반의 발광소자는 실리콘기판의 가격이 사파이어 기판에 비해 대략 1/10이하로 저렴하고 대구경 기판의 사용이 가능하여 생산성이 향상되며, 또한, 전극 구조로 버티컬 구조를 채택할 수 있어 공정 수가 줄어들어 제조 원가가 감소하는 이점이 있다.

이러한 본원 발명인 실리콘 기판 위에 GaN 단결정 성장방법, GaN 기반의 발광소자 제조방법 및 실리콘 기판을 사용한 GaN 기반의 발광소자는 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.

Claims

실리콘 기판상에 TiN 계열의 물질로 이루어진 버퍼층을 형성하는 단계;

상기 버퍼층 위에 산화 실리콘으로 이루어진 나노패턴을 형성하는 단계;

상기 버퍼층으로부터 상기 나노패턴 위로 GaN 단결정을 성장시키는 단계;를 포함하는 것을 특징으로 하는 GaN 단결정 성장방법.
제1항에 있어서, 상기 나노패턴을 형성하는 단계는,

상기 버퍼층 위에 SiO₂를 증착하여 실리콘 산화층을 형성하는 단계;

상기 실리콘 산화층 위에 복수의 금속 나노점(nanodot)을 형성하는 단계;

상기 복수의 금속 나노점을 마스크로 하여 상기 실리콘 산화층을 건식 식각하는 단계;를 포함하는 것을 특징으로 하는 GaN 단결정 성장방법.
제2항에 있어서,

상기 복수의 금속 나노점은 상기 실리콘 산화층 위에 Al 박막을 증착하고 양극 산화시키는 방법에 의해 형성되는 것을 특징으로 하는 GaN 단결정 성장방법.
제2항에 있어서,

상기 복수의 금속 나노점은 상기 실리콘 산화층 위에 Au 박막을 증착하고 열 처리함으로써 형성되는 것을 특징으로 하는 GaN 단결정 성장방법.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 버퍼층은 Al_xTi_1-xN(0≤x≤0.5) 또는 Cr_xTi_1-xN(0≤x≤0.5)으로 이루어지는 것을 특징으로 하는 GaN 단결정 성장방법.
제4항에 있어서,

상기 버퍼층의 두께는 1nm에서 50nm 이내의 범위인 것을 특징으로 하는 GaN 단결정 성장방법.
실리콘 기판상에 TiN 계열의 물질로 이루어진 버퍼층을 형성하는 단계;

상기 버퍼층 위에 산화 실리콘으로 이루어진 나노패턴을 형성하는 단계;

상기 버퍼층 및 상기 나노패턴 위로 n-GaN층을 형성하는 단계;

상기 n-GaN층 위에 활성층을 형성하는 단계;

상기 활성층 위에 p-GaN층을 형성하는 단계;

p-전극 및 n-전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 발광소자 제조방법.
제7항에 있어서, 상기 나노패턴을 형성하는 단계는,

상기 버퍼층 위에 SiO₂를 증착하여 실리콘 산화층을 형성하는 단계;

상기 실리콘 산화층 위에 복수의 금속 나노점(nanodot)을 형성하는 단계;

상기 복수의 금속 나노점을 마스크로 하여 상기 실리콘 산화층을 건식 식각하는 단계;를 포함하는 것을 특징으로 하는 발광소자 제조방법.
제8항에 있어서,

상기 복수의 금속 나노점은 상기 실리콘 산화층 위에 Al 박막을 증착하고 양극 산화시키는 방법에 의해 형성되는 것을 특징으로 하는 발광소자 제조방법.
제8항에 있어서,

상기 복수의 금속 나노점은 상기 실리콘 산화층 위에 Au 박막을 증착하고 열처리함으로써 형성되는 것을 특징으로 하는 발광소자 제조방법.
제7항 내지 제10항 중 어느 한 항에 있어서,

상기 버퍼층은 Al_xTi_1-xN(0≤x≤0.5) 또는 Cr_xTi_1-xN(0≤x≤0.5)으로 이루어지는 것을 특징으로 하는 발광소자 제조방법.
제11항에 있어서,

상기 버퍼층의 두께는 1nm에서 50nm 이내의 범위인 것을 특징으로 하는 GaN 발광소자 제조방법.
제7항 내지 제10항 중 어느 한 항에 있어서,

상기 p-전극은 p-GaN층 위에 형성되고,

상기 n-전극은 상기 실리콘 기판의 이면에 형성되는 것을 특징으로 하는 발광소자 제조방법.
제7항 내지 제10항 중 어느 한 항에 있어서,

상기 p-전극은 p-GaN층 위에 형성되고,

상기 n-전극은 상기 활성층과 상기 p-GaN층의 일부 영역을 식각한 후, 상기 식각에 의해 드러난 n-GaN층 위에 형성되는 것을 특징으로 하는 발광소자 제조방법.
실리콘 기판;

상기 실리콘 기판 상에 TiN 계열의 물질로 형성된 버퍼층;

상기 버퍼층 위에 형성된 것으로 SiO₂로 이루어진 나노패턴;

상기 버퍼층 및 상기 나노패턴 위에 형성된 n-GaN층;

상기 n-GaN층 위에 형성된 활성층;

상기 활성층 위에 형성된 p-GaN층;을 포함하는 것을 특징으로 하는 발광소 자.
제15항에 있어서,

상기 실리콘 기판의 이면에 형성된 n-전극;

상기 p-GaN층 위에 형성된 p-전극;을 포함하여, 버티컬 구조로 전극이 배치된 것을 특징으로 하는 발광소자.
제16항에 있어서,

상기 활성층은

InGaN/GaN, InGaN/InGaN, InGaN/AlGaN 또는 InGaN/InAlGaN의 단일양자우물구조 또는 다중양자우물구조로 이루어진 것을 특징으로 하는 반도체 발광소자.
제15항 내지 제17항 중 어느 한 항에 있어서,

상기 버퍼층은 Al_xTi_1-xN(0≤x≤0.5) 또는 Cr_xTi_1-xN(0≤x≤0.5)으로 이루어지는 것을 특징으로 하는 발광소자.
제18항에 있어서,

상기 버퍼층의 두께는 1nm에서 50nm 이내의 범위인 것을 특징으로 하는 발광소자.