JP5483558B2 - 半導体薄膜の形成方法 - Google Patents
半導体薄膜の形成方法 Download PDFInfo
- Publication number
- JP5483558B2 JP5483558B2 JP2010034562A JP2010034562A JP5483558B2 JP 5483558 B2 JP5483558 B2 JP 5483558B2 JP 2010034562 A JP2010034562 A JP 2010034562A JP 2010034562 A JP2010034562 A JP 2010034562A JP 5483558 B2 JP5483558 B2 JP 5483558B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- semiconductor layer
- thin film
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
Claims (2)
- Feがドープされた半絶縁性のInPからなり、Siが不純物として表面に付着した基板の上に、InおよびGaの少なくとも一方とAs,Sbとを少なくとも備えてCがドープされた化合物半導体からなる第1半導体層を形成する工程と、
前記第1半導体層の上にInを含む化合物半導体からなる第2半導体層を形成する工程と
を少なくとも備えることを特徴とする半導体薄膜の形成方法。 - 請求項1記載の半導体薄膜の形成方法において、
前記第1半導体層は、CがドープされたAlzInxGa1-x-zAs1-ySby(0≦x≦0.2,0.3≦y≦1,0≦z≦1,0≦x+z≦1)から構成されていることを特徴とする半導体薄膜の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010034562A JP5483558B2 (ja) | 2010-02-19 | 2010-02-19 | 半導体薄膜の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010034562A JP5483558B2 (ja) | 2010-02-19 | 2010-02-19 | 半導体薄膜の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011171549A JP2011171549A (ja) | 2011-09-01 |
JP5483558B2 true JP5483558B2 (ja) | 2014-05-07 |
Family
ID=44685344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010034562A Expired - Fee Related JP5483558B2 (ja) | 2010-02-19 | 2010-02-19 | 半導体薄膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5483558B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04340232A (ja) * | 1991-01-24 | 1992-11-26 | Toshiba Corp | ヘテロ接合型半導体装置及びその製造方法 |
JPH0969625A (ja) * | 1995-09-01 | 1997-03-11 | Toshiba Corp | 電界効果トランジスタ |
JP2000323499A (ja) * | 1999-05-10 | 2000-11-24 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハ |
JP2004186457A (ja) * | 2002-12-04 | 2004-07-02 | Nippon Telegr & Teleph Corp <Ntt> | Iii−v族化合物半導体結晶の作製方法 |
JP2004241520A (ja) * | 2003-02-05 | 2004-08-26 | Nippon Telegr & Teleph Corp <Ntt> | 結晶の作製方法 |
JP5471001B2 (ja) * | 2009-04-20 | 2014-04-16 | 住友電気工業株式会社 | インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ |
-
2010
- 2010-02-19 JP JP2010034562A patent/JP5483558B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011171549A (ja) | 2011-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI383453B (zh) | 在矽上形成緩衝層架構的方法與所形成之結構 | |
US10580871B2 (en) | Nucleation layer for growth of III-nitride structures | |
US7700423B2 (en) | Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer | |
US8309990B2 (en) | Integrated devices on a common compound semiconductor III-V wafer | |
TWI491020B (zh) | 半導體基板、半導體基板之製造方法及電子裝置 | |
JP2011249776A (ja) | 半導体基板、半導体基板の製造方法、電子デバイス、および電子デバイスの製造方法 | |
JP2013021024A (ja) | トランジスタ素子 | |
JP5483558B2 (ja) | 半導体薄膜の形成方法 | |
US9337281B2 (en) | Planar semiconductor growth on III-V material | |
JP2005251820A (ja) | ヘテロ接合型電界効果トランジスタ | |
JP6720775B2 (ja) | 化合物半導体装置、及び化合物半導体装置の製造方法 | |
WO2010116701A1 (ja) | 半導体基板の製造方法および半導体基板 | |
JP4635444B2 (ja) | 電界効果トランジスタ用エピタキシャルウエハ | |
JPH03159135A (ja) | 半導体装置及びその製造方法 | |
JP2001244455A (ja) | Iii−v族化合物半導体ウエハ | |
JPH11186172A (ja) | 半導体薄膜の形成方法 | |
JPH0969625A (ja) | 電界効果トランジスタ | |
JP2001102305A (ja) | 化合物半導体エピタキシャルウェハの製造方法 | |
JPH1093110A (ja) | 半導体デバイス及びその製造方法 | |
JPH11274473A (ja) | 電界効果トランジスタの製造方法 | |
JPH07235665A (ja) | 電界効果トランジスタ | |
JP2004063709A (ja) | 半導体装置の製造方法 | |
JPH1098181A (ja) | 電界効果トランジスタ | |
JP2004165485A (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法及び電界効果トランジスタ用エピタキシャルウェハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111101 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111101 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5483558 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |