JP6988530B2 - 窒化物半導体装置の製造方法 - Google Patents

窒化物半導体装置の製造方法 Download PDF

Info

Publication number
JP6988530B2
JP6988530B2 JP2018019535A JP2018019535A JP6988530B2 JP 6988530 B2 JP6988530 B2 JP 6988530B2 JP 2018019535 A JP2018019535 A JP 2018019535A JP 2018019535 A JP2018019535 A JP 2018019535A JP 6988530 B2 JP6988530 B2 JP 6988530B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
chamber
substrate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018019535A
Other languages
English (en)
Other versions
JP2019140154A (ja
Inventor
整 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2018019535A priority Critical patent/JP6988530B2/ja
Publication of JP2019140154A publication Critical patent/JP2019140154A/ja
Application granted granted Critical
Publication of JP6988530B2 publication Critical patent/JP6988530B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、窒化物半導体装置の製造方法に関する。
窒化ガリウム(GaN)等の窒化物半導体は、半導体基板上にエピタキシャル成長することによって形成される。このような窒化物半導体は、高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)、発光ダイオード(LED:Light Emitting Diode)等の材料になる。例えば下記特許文献1には、基板上に設けられた窒化物半導体の積層体から形成される電界効果トランジスタが提案されている。
特開第2014−160721号公報
上述したようなエピタキシャル成長した窒化物半導体の表面における原子配列は、完全ではない。すなわち、窒化物半導体の表面には、多くの未結合手が存在する。このため、窒化物半導体が空気中に露出すると、酸素、炭素、無機物、有機物等の不純物が、窒化物半導体の表面に付着しやすい。この場合、当該窒化物半導体から形成されるHEMT等の窒化物半導体装置の特性が不安定になる。
このため、窒化物半導体装置を形成する前に窒化物半導体を覆う表面保護膜を形成することがある。しかしながら、窒化物半導体をエピタキシャル成長する装置(エピタキシャル成長装置)と、表面保護膜を形成する装置(保護膜形成装置)とは、通常異なり、且つ、互いに独立している。したがって、表面保護膜を形成するためにエピタキシャル成長装置から取り出された窒化物半導体は大気に曝されるので、窒化物半導体の表面に不純物が付着してしまう。そこで、窒化物半導体を成長した後、当該窒化物半導体を一度も大気曝露することなく表面保護膜を形成できるように、エピタキシャル成長装置と保護膜形成装置とを一体化することも検討されている。しかしながら、この種の複合装置は一般に高価である。
以上より、エピタキシャル成長装置と、保護膜形成装置とは、一般的に異なり、且つ、互いに独立している。このため、窒化物半導体がエピタキシャル成長された基板を保護膜形成装置に収容する前には、窒化物半導体が大気に曝露されざるを得ない。
本発明の目的は、窒化物半導体の表面に不純物が付着することを防止可能な窒化物半導体装置の製造方法を提供することである。
本発明の一側面に係る窒化物半導体装置の製造方法は、第1チャンバにて、基板上に窒化物半導体積層体をMOCVD法によって成長する工程と、第1チャンバにて、窒化物半導体積層体上にInを含む窒化物半導体層をMOCVD法によって成長する工程と、窒化物半導体層を、水素雰囲気下、400℃以上600℃以下の条件にて除去する工程と、を備える。
本発明によれば、窒化物半導体の表面に不純物が付着することを防止可能な窒化物半導体装置の製造方法を提供できる。
図1は、本実施形態に係る窒化物半導体装置の一例である高電子移動度トランジスタを示す断面図である。 図2は、本実施形態に係る窒化物半導体装置の製造方法を説明するためのフローチャートである。 図3(a)〜(d)は、本実施形態に係る窒化物半導体装置の製造方法を説明する図である。 図4(a)〜(c)は、本実施形態に係る窒化物半導体装置の製造方法を説明する図である。 図5は、水素雰囲気下におけるInN層とGaN層との昇華レートの温度依存性を示すグラフである。 図6は、本発明の効果を検証するための試料を示す概略図である。 図7は、実施例及び比較例のCV測定結果を示すグラフである。 図8は、実施例及び比較例における窒化ケイ素膜とGaN層との間の界面準位密度を、図7に示すC−V特性からターマン法によって見積もった結果を示すグラフである。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図1は、本実施形態に係る窒化物半導体装置の一例である高電子移動度トランジスタ(以下、「HEMT」とする)を示す断面図である。図1に示すように、窒化物半導体装置であるHEMT1は、基板10、バッファ層12、チャネル層14、バリア層16、キャップ層18、窒化ケイ素膜20、ソース22、ドレイン24、及びゲート26を備えている。HEMT1においては、基板10上に窒化物半導体層であるバッファ層12、チャネル層14、バリア層16、及びキャップ層18が、この順に積層されている。このため、HEMT1は、バッファ層12、チャネル層14、バリア層16、及びキャップ層18から構成される窒化物半導体積層体Sを有している。
基板10は、半絶縁性のSiC基板(炭化ケイ素基板)である。バッファ層12は、チャネル層14に対するバッファ層及びシード層として機能し、基板10上にエピタキシャル成長したAlN層である。バッファ層12の厚さは、例えば10nm以上20nm以下である。バッファ層12の厚さが20nm以下に設定されているので、基板10上に設けるバッファ層12は、連続した層ではなく、複数の島状になる場合がある。ここで「連続した層」とはその表面方向に一様に分布した状態を言う。
チャネル層14は、キャリア走行層として機能し、バッファ層12上にエピタキシャル成長したi型GaN層(GaNチャネル層)である。GaNは、SiCに対する濡れ性に起因して、基板10上に直接成長できない。このため、チャネル層14は、バッファ層12のAlNを介して成長している。チャネル層14の厚さは、例えば400nm以上2000nm以下である。
バリア層16は、キャリア生成層として機能し、チャネル層14上にエピタキシャル成長した窒化物半導体層である。バリア層16の電子親和力は、チャネル層の電子親和力よりも小さい。バリア層16は、例えばAlGaN層でもよく、In(インジウム)を含む窒化物半導体層(InAlN層、InAlGaN層等)でもよい。本実施形態では、バリア層16はAlGaN層である。チャネル層14とバリア層16との間には、これらの格子定数の相違に起因した歪が生じる。この歪が、両者の界面にピエゾ電荷を誘起し、チャネル層14とバリア層16との界面であってチャネル層14側に2次元電子ガス(2DEG)が生じる。これによって、チャネル層14内にチャネル領域が形成される。バリア層16の厚さは、例えば5nm以上30nm以下である。バリア層16は、n型化していてもよい。この場合、バリア層16に含まれるドナーに起因する電子が、上記ピエゾ電荷に重畳されて両者の界面に生じ、チャネルが形成される。
キャップ層18は、バリア層16上にエピタキシャル成長したGaN層である。キャップ層18の厚さは、例えば0nm以上5nm以下である。すなわち、キャップ層18は、必ずしも設けられなくてもよい。キャップ層18は、n型化していてもよい。
窒化ケイ素膜20は、キャップ層18あるいはバリア層16を保護するパッシベーション膜であり、キャップ層18を覆っている。窒化ケイ素膜20は、例えばp−CVD法(プラズマ化学気相成長法)、LPCVD法(減圧化学気相成長法)等によって形成される。LPCVD法によって形成された窒化ケイ素膜は、p−CVD法によって形成された窒化ケイ素膜よりも緻密になる。LPCVD法は、成膜圧力を下げ成膜温度を高くして良質の膜を形成する方法である。LPCVD法によって窒化ケイ素膜20が形成される場合、例えば成膜チャンバの圧力は1Pa以下、もしくは0.5Pa以下に設定される。また、成膜温度は、例えば800℃以上900℃以下に設定される。
ソース22は、窒化ケイ素膜20の開口20aを介して窒化物半導体積層体Sに形成されたリセス2にてバリア層16に接しており、ドレイン24は、窒化ケイ素膜20の開口20bを介して窒化物半導体積層体Sに形成されたリセス3にてバリア層16に接している。ソース22及びドレイン24のそれぞれは、オーミック電極であり、例えばチタン(Ti)層とアルミニウム(Al)層との積層構造を熱処理することにより得られる。Ti層の厚さは例えば30nm、Al層の厚さは例えば300nmである。Ti層はタンタル(Ta)層でもよい。
ゲート26は、窒化ケイ素膜20の開口20cを介してキャップ層18に接しており、ソース22とドレイン24との間に設けられている。ゲート26は、例えばニッケル(Ni)層と金(Au)層との積層構造を有する。Ni層の厚さは例えば50nm、Au層の厚さは例えば400nmである。
次に、図2、図3(a)〜(d)及び図4(a)〜(c)を用いながら、本実施形態に係る窒化物半導体装置の製造方法について説明する。図2は、本実施形態に係る窒化物半導体装置の製造方法を説明するためのフローチャートである。図3(a)〜(d)及び図4(a)〜(c)は、本実施形態に係る窒化物半導体装置の製造方法を説明する図である。
まず、図2及び図3(a)に示すように、第1チャンバC1にて、基板10上に窒化物半導体積層体Sを成長する(第1工程S1)。第1工程S1では、まず、第1チャンバC1に基板10を収容する。そして、気体原料を第1チャンバC1に導入し、有機金属気相成長法(以下、MOCVD法とする)によって基板10上にバッファ層12、チャネル層14、バリア層16、及びキャップ層18をこの順に連続的に成長する。これによって、基板10上に窒化物半導体積層体Sを成長する。本実施形態では、AlN層、GaN層、AlGaN層、及びGaN層を順に成長することによって、基板10上に窒化物半導体積層体Sを成長する。第1チャンバC1とは、MOCVD法を実施するためのエピタキシャル成長装置(MOCVD装置)に備えられるチャンバである。第1チャンバC1は、図示しないが、基板10を載置するためのサセプタ等を備える。
次に、図2及び図3(b)に示すように、第1チャンバC1にて、窒化物半導体積層体S上にInを含む窒化物半導体層Pを成長する(第2工程S2)。第2工程S2では、窒化物半導体積層体Sが成長した基板10を第1チャンバC1に収容したまま、すなわち、窒化物半導体積層体Sの表面を大気に晒すことなく、MOCVD法によって窒化物半導体積層体S上に窒化物半導体層Pを成長する。このため、第1工程S1と第2工程S2とは、MOCVD装置の第1チャンバC1にて実施される。第2工程S2では、窒化物半導体層Pの厚さは、1nm以下に設定される。窒化物半導体層Pは、例えば第1チャンバC1の温度が550℃以下であり、トリメチルインジウムガス(TMIガス)とNHガスとを含む原料ガスを用いた条件にて成長する。本実施形態では、Nガスの流量が5L/min、NHガスの流量が15L/min、TMIガスの流量が157.6μmol/min、第1チャンバC1の圧力が300Torr(約40kPa)、第1チャンバC1の温度が550℃の条件にて、窒化物半導体層Pとして約1nmの厚さを有する窒化インジウム層(InN層)を成長する。
次に、図2に示されるように、第1チャンバC1から基板10を取り出す(第3工程S3)。第3工程S3は、MOCVD装置から、MOCVD装置とは異なる成膜装置に移すために実施される。この成膜装置は、LPCVD法を実施するためのLPCVD装置であり、第1チャンバC1とは異なる第2チャンバC2(図3(c)を参照)を備える。第3工程S3にて、第1チャンバC1から取り出された基板10は、例えば大気(もしくは空気)に曝される。
次に、図2に示されるように、LPCVD装置の第2チャンバC2に基板10を収容する(第4工程S4)。第4工程S4では、ロボット等を用いた自動搬送等によって基板10を第2チャンバC2に収容してもよい。
次に、図2及び図3(c)に示されるように、第2チャンバC2内で窒化物半導体層Pを除去する(第5工程S5)。第5工程S5では、まず、窒化物半導体層Pを除去しやすくし、且つ、第2チャンバC2の雰囲気を清浄にする観点から、基板10が収容された第2チャンバC2を水素雰囲気にする。例えば、流量が2L/minに設定されたHガスを第2チャンバC2に供給することによって、第2チャンバC2を水素雰囲気にする。そして第2チャンバC2が水素雰囲気に設定された後、第2チャンバC2の温度を上昇させる。これによって、窒化物半導体積層体S及び窒化物半導体層Pが成長された基板10に熱処理を施し、窒化物半導体層Pを除去する。例えば、水素雰囲気下、400℃以上600℃以下の条件にて、窒化物半導体層Pを除去する。このとき、圧力を10kPa以上40kPa以下に設定することによって、窒化物半導体層Pが確実に除去される。本実施形態では、第2チャンバC2の温度を600℃とすると共に第2チャンバC2の圧力を1×10Paに設定した状態を3分間保持する。これによって、窒化物半導体層Pを還元除去する。したがって上記熱処理後、第2チャンバC2に収容された基板10上から窒化物半導体層Pが消失する。窒化物半導体層Pが除去された後、Hガスの第2チャンバC2への供給を停止する。これにより、窒化物半導体積層体Sが除去されることを抑制できる。
ここで、図5を参照しながら窒化物半導体層P(InN層)の除去容易性について説明する。図5は、水素雰囲気下におけるInN層とGaN層との昇華レートの温度依存性を示すグラフである。図5において、横軸は水素雰囲気下の温度を示し、縦軸は昇華レートを示し、黒丸のプロット31はInNの温度に対する昇華レートを、白丸のプロット32はGaNの温度に対する昇華レートをそれぞれ示す。図5に示されるように、約400℃の時点でInN層の昇華レートが有意な値を示している。このため、水素雰囲気下では、InN層の昇華は、約400℃から開始される。また、約800℃においてはInN層の昇華レートが0.02nm/sにまで大きくなる。これに対して、GaN層の昇華は、約800℃〜900℃において開始される。このため、例えば水素雰囲気下、600℃以下の条件に設定することによって、GaN層の昇華を防ぎ、InN層のみを選択的に昇華させることができる。なお、水素雰囲気下において、InN層及びGaN層のそれぞれは、下記化学反応式1,2に示されるように昇華する。
化学反応式1:InN(s)+3/2H(g)→In(g)+NH(g)
化学反応式2:GaN(s)+3/2H(g)→Ga(g)+NH(g)
次に、図2及び図3(d)に示されるように、第2チャンバC2にて、窒化物半導体積層体S上に窒化ケイ素膜20を形成する(第6工程S6)。第6工程S6では、まず、第2チャンバC2内を減圧することにより、水素を除去する。第6工程S6では、第2チャンバC2の圧力を例えば10Pa以上100Pa以下に設定する。続いて、第2チャンバC2にて、窒化物半導体積層体S上に窒化ケイ素膜20をLPCVD法により形成する。このため、第5工程S5と第6工程S6とは、LPCVD装置の第2チャンバC2にて実施される。窒化ケイ素膜20を形成するときの第2チャンバC2の温度は、例えば800℃である。また、窒化ケイ素膜の原料ガスとして、例えばNHガス及びジクロロシラン(SiHCl)が用いられる。窒化ケイ素膜20の厚さは、例えば100nmである。
次に、図2及び図4(a)に示されるように、窒化ケイ素膜20上にフォトレジスト50を塗布する(第7工程S7)。第7工程S7では、フォトリソグラフィによって、フォトレジスト50に開口50aを形成する。フォトレジスト50をマスクとし、フッ素(F)を含む反応性ガスを用いた反応性イオンエッチング(RIE)によって、窒化ケイ素膜20に開口20a,20bを形成する。その後、フォトレジスト50を除去する。
次に、図2及び図4(b)に示されるように、窒化ケイ素膜20上に、別のフォトレジスト51を塗布する(第8工程S8)。第8工程S8では、フォトリソグラフィによって、フォトレジスト51の開口51aを窒化ケイ素膜20の開口20a,20b上に形成する。フォトレジスト51に形成する開口51aは、先のフォトレジスト50に形成する開口50aよりも広い。開口51a内では、窒化ケイ素膜20に形成した開口20a,20bを介してキャップ層18の一部が露出する。塩素(Cl)を含む反応性ガスを用いたRIEによって、キャップ層18において露出している部分と、当該部分に重なるバリア層16との一部を除去する。これによって、リセス2,3が窒化物半導体積層体Sに形成される。
次いで第8工程S8では、窒化ケイ素膜20の開口20a,20bを介してバリア層16に接触するソース22及びドレイン24をそれぞれ形成する。フォトレジスト51上には金属23が堆積する。その後、フォトレジスト51を除去することによって、フォトレジスト51上の金属23を除去する。これによって、バリア層16に接するソース22およびドレイン24が形成される。例えば500℃の熱処理によってTi膜(若しくはTa膜)とAl膜とを合金化してもよい。550℃以上の熱処理によってアロイを形成することによって、ソース22及びドレイン24と、バリア層16とのコンタクト抵抗が低抵抗化する傾向にある。
次に、図2及び図4(c)に示されるように、窒化ケイ素膜20上に、更に別のフォトレジスト52を塗布する(第9工程S9)。第9工程S9では、フォトリソグラフィによって、フォトレジスト52に開口52aを形成する。フォトレジスト52をマスクとしてRIEによって、窒化ケイ素膜20に開口を形成する。その後、フォトレジスト52を除去する。続いて、窒化ケイ素膜20上に、フォトレジストを塗布し、フォトリソグラフィによって、ゲート電極パターンとなる開口を当該フォトレジストに形成する。そして、キャップ層18に接触するゲート26を形成する(図1を参照)。蒸着法としては、例えばEB蒸着法、スパッタ蒸着法、抵抗加熱蒸着法など種々の方法が挙げられる。フォトレジスト上に堆積した金属は、フォトレジストとともに除去される。以上により、図1に示されるHEMT1が形成される。
以上に説明した本実施形態に係る窒化物半導体装置の製造方法によれば、窒化物半導体積層体Sと、Inを含む窒化物半導体層Pとは、MOCVD装置の第1チャンバC1にて成長する。このため、窒化物半導体積層体Sが大気に曝されることなく、窒化物半導体層Pが窒化物半導体積層体S上に成長することができる。この窒化物半導体層Pが窒化物半導体積層体Sに対する仮の表面保護膜として機能することによって、窒化ケイ素膜20を形成する前に窒化物半導体積層体Sが大気に曝された場合であっても、窒化物半導体積層体Sの表面に不純物が付着することを防止できる。加えて、水素雰囲気下、400℃以上600℃以下の条件に設定することによって、窒化物半導体層Pを除去する際に、窒化物半導体積層体Sの半導体特性及び膜質へ影響を与えることを抑制できる。
窒化物半導体層Pを成長する第2工程S2では、厚さ1nm以下の窒化物半導体層Pを成長してもよい。この場合、窒化物半導体層Pによって窒化物半導体積層体Sの表面を保護できる。
窒化物半導体層Pを成長する第2工程S2では、窒化物半導体層Pは、550℃以下の条件にてTMIガスとNHガスとを含む原料を用いて形成されるInN層でもよい。この場合、窒化物半導体層Pを選択的に除去できる。
窒化物半導体層Pを除去する第2工程S2では、10kPa以上40kPa以下の条件にて窒化物半導体層Pを除去する。このため、短時間にて窒化物半導体層Pを除去できる。
上記製造方法は、窒化物半導体層Pを成長する第2工程S2後、第1チャンバC1から基板10を取り出し、基板10を大気に曝す第3工程S3を備える。また、基板10は、SiC基板であり、窒化物半導体積層体Sを成長する第1工程S1では、第1チャンバC1にてAlN層であるバッファ層12、GaN層であるチャネル層14、バリア層16であるAlGaN層を順にMOCVD法によって成長し、上記製造方法は、基板10を大気に曝す第3工程S3後、第1チャンバC1とは異なる第2チャンバC2に基板10を収容する第4工程S4と、第2チャンバC2にて窒化物半導体層Pを除去する第5工程S5と、第2チャンバC2にて窒化物半導体層Pを除去した後、第2チャンバC2にて窒化物半導体積層体S上に窒化ケイ素膜20をLPCVD法によって形成する第6工程S6と、を備える。このため、LPCVD法によって緻密な窒化ケイ素膜20を形成可能である。
本発明による窒化物半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば上記実施形態における窒化物半導体積層体Sは、バッファ層12、チャネル層14、バリア層16、及びキャップ層18以外の層を含んでもよい。
上記実施形態においては、バリア層はAlGaN層であるが、これに限られない。例えば、バリア層はInAlN層でもよい。この場合であっても上記実施形態と同様の作用効果が奏される。
本発明を以下の実施例によりさらに詳細に説明するが、本発明はこれらの例に限定されるものではない。
(実施例1)
図6は、本発明の効果を検証するための試料を示す概略図である。以下では、図6を用いながら評価試料の形成方法を説明する。まず、MOCVD装置の第1チャンバにサファイア基板61を収容する。そして、サファイア基板61が収容された第1チャンバの圧力を100Torr、温度を1050℃、Hガスの流量を10L/min、NHガスの流量を10L/min、トリメチルガリウムガス(TMGガス)の流量を173.7μmol/minと設定し、1μmの厚さを有するGaN層62をサファイア基板61上に成長した。次に、第1チャンバの圧力を300Torr、温度を550℃、Nガスの流量を5L/min、NHガスの流量を15L/min、TMIガスの流量を157.6μmol/minと設定し、1nmの厚さを有するInN層をGaN層62上に成長した。
次に、GaN層62及びInN層を成長したサファイア基板61を、第1チャンバから密閉容器へ移した。このとき、窒素雰囲気下であって第1チャンバに繋がるグローブボックス内にて、サファイア基板61を密閉容器内に封入した。そして、大気に曝露することなく、サファイア基板61を密閉容器からプラズマCVD装置の第2チャンバ内へ移した。
次に、第2チャンバへ2L/minのHガスを供給した。そして、水素雰囲気下、第2チャンバの圧力を1×10Pa、温度を600℃に設定し、サファイア基板61を3分間熱処理した。これにより、InN層を除去した。次に、第2チャンバの温度を300℃、シランガスの流量を5sccm、NHガスの流量を0.5sccmに設定し、40nmの厚さを有し、屈折率が約2.0である窒化ケイ素膜63をGaN層62上に形成した。そして、フォトリソグラフィによって窒化ケイ素膜63の一部を除去し、100nmの厚さを有するゲート64と、オーミック電極65とを形成し、図6に示されるMIS構造(MIS:Metal Insulator Semiconductor)の評価試料60を形成した。評価試料60のゲート長さLは、200μmに設定した。
(比較例1)
水素雰囲気下、第2チャンバの圧力を1×10Pa、温度を800℃に設定し、サファイア基板61を3分間熱処理したこと以外は実施例1と同様にして評価試料を形成した。
(CV測定による界面準位密度の比較)
図7は、実施例及び比較例のCV測定結果を示すグラフである。図7において、横軸はゲート電圧を示し、縦軸は規格化容量を示す。規格化容量は、窒化ケイ素膜63による容量値の最大値で規格化したものである。図7において、破線のプロット71は理想CV曲線を示し、実線のプロット72は実施例1のCV曲線を示し、太線のプロット73は比較例1のCV曲線を示す。実施例1,2のCV測定は、200℃に設定されたステージ上に各評価試料を載置し、測定周波数を1MHzに設定して実施した。図7に示されるように、ゲート電圧が0Vを超える場合、プロット73の方がプロット72よりもプロット71に対して乖離している傾向にある。ゲート電圧が0V以上である場合、プロット73は、プロット72よりもプロット71に対して明らかに乖離している。
図8は、準位における窒化ケイ素膜とGaN層との間の界面準位密度を、図7に示すC−V特性からターマン法によって見積もった結果を示すグラフである。図8において、横軸は伝導帯の底を0eVとして禁制帯幅中のエネルギーレベルを示し、縦軸は界面準位密度(Dit:Density of Interface Trap)を示す。横軸のエネルギーが大きいほど界面準位は深い準位となる。窒化物半導体で構成された電子デバイス特有の現象である電流コラプスに対しては、主に0.2〜0.4eVの界面準位が寄与するとされている。図8において、四角で示されるプロット81は実施例1の見積もり結果であり、丸で示されるプロット82は比較例1の見積もり結果である。実施例1及び比較例1の上記見積もり結果は、図7に示されるCVの実測値と理想値との乖離度合いから得られる。
図8に示されるように、実施例1及び比較例1共に界面準位が存在している。エネルギー準位が0.2eV以上0.4eV以下の間にて、実施例1の界面準位密度は、比較例1の界面準位密度よりも、約1/10もしくはそれ以上に小さくなっている。また、実施例1においては、0.3eV以下においても、1×1012eV−1・cm−2未満になり得る。一方、比較例1においては、約0.35eV以下は、1×1012eV−1・cm−2以上になっている。このため、InN層を除去する際の温度を600℃に設定することによって、界面準位密度として1012eV−1・cm−2未満の値が得られ、これは電子デバイスを形成するに十分小さい値である。実施例1と比較例1との違いは、GaN層62の表面からのGaの昇華の有無に起因したものと推察される。具体的には、実施例1においては、InN層を除去した後、Gaの昇華が十分に抑制できていると推察される。
1…HEMT、2,3…リセス、10…基板、12…バッファ層、14…チャネル層、16…バリア層、18…キャップ層、20…窒化ケイ素膜、22…ソース、24…ドレイン、26…ゲート、60…評価試料、61…サファイア基板、62…GaN層、63…窒化ケイ素膜、C1…第1チャンバ、C2…第2チャンバ、P…窒化物半導体層、S…窒化物半導体積層体。

Claims (5)

  1. 第1チャンバにて、SiC基板である基板上に窒化物半導体積層体をMOCVD法によって成長する工程と、
    前記第1チャンバにて、前記窒化物半導体積層体上にInを含む窒化物半導体層をMOCVD法によって成長する工程と、
    前記窒化物半導体層を成長する前記工程後、前記第1チャンバから前記基板を取り出し、前記基板を大気に曝す工程と、
    前記基板を大気に曝す前記工程後、前記第1チャンバとは異なる第2チャンバに前記基板を収容する工程と、
    前記窒化物半導体層を、前記第2チャンバにて、水素雰囲気下、400℃以上600℃以下の条件にて除去する工程と、
    前記第2チャンバにて前記窒化物半導体層を除去した後、前記第2チャンバにて前記窒化物半導体積層体上に窒化ケイ素膜をLPCVD法によって形成する工程と、
    を備え
    前記窒化物半導体積層体を成長する前記工程では、前記第1チャンバにてAlN層、GaN層、AlGaN層を順にMOCVD法によって成長する、
    化物半導体装置の製造方法。
  2. 第1チャンバにて、SiC基板である基板上に窒化物半導体積層体をMOCVD法によって成長する工程と、
    前記第1チャンバにて、前記窒化物半導体積層体上にInを含む窒化物半導体層をMOCVD法によって成長する工程と、
    前記窒化物半導体層を成長する前記工程後、前記第1チャンバから前記基板を取り出し、前記基板を大気に曝す工程と、
    前記基板を大気に曝す前記工程後、前記第1チャンバとは異なる第2チャンバに前記基板を収容する工程と、
    前記窒化物半導体層を、前記第2チャンバにて、水素雰囲気下、400℃以上600℃以下の条件にて除去する工程と、
    前記第2チャンバにて前記窒化物半導体層を除去した後、前記第2チャンバにて前記窒化物半導体積層体上に窒化ケイ素膜をLPCVD法によって形成する工程と、
    を備え、
    前記窒化物半導体積層体を成長する前記工程では、前記第1チャンバにてAlN層、GaN層、InAlN層を順にMOCVD法によって成長する、
    化物半導体装置の製造方法。
  3. 前記窒化物半導体層を成長する前記工程では、厚さ1nm以下の前記窒化物半導体層を成長する、請求項1又は2に記載の窒化物半導体装置の製造方法。
  4. 前記窒化物半導体層を成長する前記工程では、前記窒化物半導体層は、550℃以下の条件にてTMI(トリメチルインジウム)ガスとNHガスとを含む原料を用いて形成されるInN層である、請求項1〜3のいずれか一項に記載の窒化物半導体装置の製造方法。
  5. 前記窒化物半導体層を除去する前記工程では、10kPa以上40kPa以下の条件にて前記窒化物半導体層を除去する、請求項1〜のいずれか一項に記載の窒化物半導体装置の製造方法。
JP2018019535A 2018-02-06 2018-02-06 窒化物半導体装置の製造方法 Active JP6988530B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018019535A JP6988530B2 (ja) 2018-02-06 2018-02-06 窒化物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018019535A JP6988530B2 (ja) 2018-02-06 2018-02-06 窒化物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019140154A JP2019140154A (ja) 2019-08-22
JP6988530B2 true JP6988530B2 (ja) 2022-01-05

Family

ID=67694364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018019535A Active JP6988530B2 (ja) 2018-02-06 2018-02-06 窒化物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6988530B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020137667A1 (ja) * 2018-12-27 2020-07-02 住友電気工業株式会社 窒化物半導体デバイスの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041548A (ja) * 1996-07-24 1998-02-13 Sumitomo Electric Ind Ltd 化合物半導体気相成長方法
JP3898798B2 (ja) * 1997-05-27 2007-03-28 シャープ株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
JP2006185962A (ja) * 2004-12-24 2006-07-13 Tokyo Institute Of Technology 半導体成長用基板および半導体膜の製造方法

Also Published As

Publication number Publication date
JP2019140154A (ja) 2019-08-22

Similar Documents

Publication Publication Date Title
KR101167651B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US8044492B2 (en) Compound semiconductor device including AIN layer of controlled skewness
JP6318474B2 (ja) 半導体装置の製造方法
US10580871B2 (en) Nucleation layer for growth of III-nitride structures
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
US7947578B2 (en) Method for fabricating semiconductor device
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP5248743B2 (ja) 半導体装置および半導体装置の製造方法
US10566184B2 (en) Process of depositing silicon nitride (SiN) film on nitride semiconductor
JP5914999B2 (ja) 半導体装置の製造方法
US20200332438A1 (en) A method for forming silicon carbide onto a silicon substrate
JP6988530B2 (ja) 窒化物半導体装置の製造方法
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP2018101701A (ja) 半導体基板およびその製造方法
CN109881177B (zh) 形成氮化硅(SiN)膜和具有SiN膜的半导体器件的方法
Mrad et al. H2 based etching of GaN for re-grown gallium-free InAlN barriers giving very low 2DEG sheet resistance of 185 Ω/sq
JP2019026526A (ja) 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211115

R150 Certificate of patent or registration of utility model

Ref document number: 6988530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150