CN111512451B - 掩埋活化p-(Al,In)GaN层 - Google Patents

掩埋活化p-(Al,In)GaN层 Download PDF

Info

Publication number
CN111512451B
CN111512451B CN201880082533.5A CN201880082533A CN111512451B CN 111512451 B CN111512451 B CN 111512451B CN 201880082533 A CN201880082533 A CN 201880082533A CN 111512451 B CN111512451 B CN 111512451B
Authority
CN
China
Prior art keywords
gan layer
layer
gan
rpcvd
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880082533.5A
Other languages
English (en)
Other versions
CN111512451A (zh
Inventor
伊恩·曼
萨蒂亚纳拉扬·巴利克
乔舒亚·大卫·布朗
刘丹钰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gallium Enterprises Pty Ltd
Original Assignee
Gallium Enterprises Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2017904517A external-priority patent/AU2017904517A0/en
Application filed by Gallium Enterprises Pty Ltd filed Critical Gallium Enterprises Pty Ltd
Priority to CN202310979804.XA priority Critical patent/CN116995153A/zh
Publication of CN111512451A publication Critical patent/CN111512451A/zh
Application granted granted Critical
Publication of CN111512451B publication Critical patent/CN111512451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

用于制造包括活化p‑(Al,In)GaN层的半导体器件的方法包括：在不会使p‑(Al,In)GaN层钝化的条件下将p‑(Al,In)GaN层暴露于H2和/或NH3的气态成分。所述方法不包括使p‑(Al,In)GaN层经历在低氢或无氢环境中的单独活化步骤。所述方法可用于制造掩埋活化n/p‑(Al,In)GaN隧道结，所述隧道结可以并入到电子器件中。

Description

掩埋活化p-(Al,In)GaN层
相关申请的交叉引用
本申请根据35 U.S.C§119(e)要求于2018年11月6日提交的第16/182,393号美国专利申请的权益，上述美国专利申请通过援引整体并入。
技术领域
本公开内容涉及生长包含活化p-(Al,In)GaN层的半导体器件的方法，其包括将p-(Al,In)GaN层暴露于如H2和/或NH3的气态成分，以提供具有活化p-(Al,In)GaN层的半导体结构，而无需在低氢或无氢环境中使用单独的活化步骤。该方法可用于制造掩埋活化n/p-(Al,In)GaN隧道结，该隧道结可以并入电子器件中。
背景技术
MOCVD生长的p-(Al,In)GaN形成Mg-H络合物，其减少可用于传导的自由空穴的数量，从而增加p-(Al,In)GaN层的电阻率。在MOCVD生长期间将氢引入p-(Al,In)GaN层是不可避免的，因为即使沉积载气不包括H2，NH3的离解也为Mg-H络合物的形成提供了足够的H2。
在形成钝化p-(Al,In)GaN层之后，可以通过在无H2环境中(例如在N2和/或O2环境中)对p-(Al,In)GaN层进行热退火来去除Mg-H络合物。退火破坏Mg-H键，从p-(Al,In)GaN层中除去H2并导致电阻率降低。调节钝化p-(Al,In)GaN层以降低电阻率的工艺被称为使p-(Al,In)GaN层活化，并且所得的p-(Al,In)GaN层被称为活化p-(Al,In)GaN层。
将活化p-(Al,In)GaN层再暴露于H2和NH3环境可以使Mg-H络合物重新形成并因此使p-(Al,In)GaN层重新钝化。
通常，在钝化p-(Al,In)GaN层上沉积诸如n-(Al,In)GaN层的位于上面的半导体层之后，不可能使钝化p-(Al,In)GaN层活化。由于H2不能竖直扩散通过位于上面的n-(Al,In)GaN层，所以当在无H2环境中于高温下退火时，掩埋p-(Al,In)GaN层不能被热活化。
为了使掩埋钝化p-(Al,In)GaN层活化，可以将沟槽蚀刻到半导体结构中以暴露掩埋p-(Al,In)GaN层的边缘，从而增强H2在退火步骤期间横向扩散并从沟槽的侧壁逸出的能力。
替代地，可以使用某些半导体生长方法(其中在生长过程中不存在H2)直接生长活化p-(Al,In)GaN层。例如，其中H2分压低的分子束外延(MBE)可用于生长高品质的活化p-(Al,In)GaN层。然而，当在高温下暴露于H2时，例如当在较高生长压力下在活化p-(Al,In)GaN层上生长半导体层时，活化p-(Al,In)GaN层可以变钝化。例如，当活化p-(Al,In)GaN层是半导体器件的一部分并且堆积半导体层随后使用采用H2和/或NH3作为载气的MOCVD而生长时，上述情况可能发生。由于这些原因，不可能生长包含掩埋活化p-(Al,In)GaN层的半导体结构，其中使用金属有机化学气相沉积(MOCVD)生长紧邻p-(Al,In)GaN层上方的半导体层。
虽然这可以使用RFMBE和可能的NH3分子束外延(MBE)来实现，但是由于超高真空(UHV)的复杂性和结垢方面的难点，因此不期望使用这些生长方法。
因为可以使用RPCVD在无H2环境中生长半导体，所以原则上应该可以使用RPCVD过度生长活化p-(Al,In)GaN层而不钝化下面的活化p-(Al,In)GaN层。然而，已经证明，使用RPCVD在主要无H2的环境中生长的半导体层(包括p-(Al,In)GaN层和n-(Al,In)GaN层)与在H2和NH3存在下生长的那些半导体层相比表现出较差的品质，因此在不使用H2和NH3的情况下，使用RPCVD不能容易地生长可行的器件。还已经表明，在通过RPCVD生长半导体层期间获得高品质的层所需的H2和NH3水平足以使先前活化的p-(Al,In)GaN层钝化。
因此，虽然在活化p-(Al,In)GaN层上面的半导体层可以在无H2环境中生长，例如通过使用RPCVD，并且可以预期保持p-(Al,In)GaN层的活化状态，但由于生长条件导致的位于上面的半导体层的品质降低将对器件性能产生负面影响。相反，通过在RPCVD生长期间使用足够量的H2和NH3，可以改善位于上面的层的品质。然而，实现最高品质所需的H2和NH3水平则会钝化任何下面的p-(Al,In)GaN层。因此，预期对于包括掩埋p-(Al,In)GaN层和使用优化的RPCVD工艺生长的位于上面的层的任何器件，掩埋p-(Al,In)GaN将不会被完全活化。
期望具有这样的半导体生长工艺，其中半导体层可以例如使用MOCVD在高H2环境中在活化p-(Al,In)GaN层上生长而不钝化下面的p-(Al,In)GaN层，并且无需进行后制造步骤来使掩埋钝化p-(Al,In)GaN层重新活化。
发明内容
根据本发明，制造包括掩埋活化p-(Al,In)GaN层的半导体结构的方法，包括：(a)将镁掺杂的p-(Al,In)GaN层暴露于包括H2、NH3或其组合的气态混合物，以提供经暴露的镁掺杂的p-(Al,In)GaN层，其中气态混合物具有小于760Torr的H2分压；以及(b)在包括H2、NH3或其组合的环境中在经暴露的镁掺杂的p-(Al,In)GaN层上生长n-(Al,In)GaN层，以提供包括掩埋活化p-(Al,In)GaN层的半导体结构。
根据本发明，半导体器件包括通过根据本发明的方法制造的半导体结构。
根据本发明，n/p-(Al,In)GaN隧道结包括通过根据本发明的方法制造的半导体结构。
根据本发明，半导体器件包括根据本发明的隧道结。
附图说明
本文描述的附图仅出于说明目的。附图不旨在限制本公开内容的范围。
图1是形成例如发光二极管(LED)的简单半导体结构的层的示意图。
图2A至图2F是可以根据本发明形成的多个代表性半导体结构的示意图。
图3A至图3C示出采用n-InGaN盖的多个半导体结构的示意图，多个半导体结构使用电致发光方法进行测试以证明本发明方法的优势。
图4A至图4C示出没有n-InGaN盖的多个半导体结构的示意图，多个半导体结构使用电致发光方法进行测试以证明本发明方法的优势。
图5A至图5D示出具有n-InGaN盖的图3A至图3C中表示的结构的测试结果的图形表示，其中实线涉及图3A中所示的结构的MOCVD生长的蓝色LED，点线涉及图3B中所示的MOCVD完成结构，以及虚线涉及图3C中所示的RPCVD完成结构。
图6A至图6D示出没有n-InGaN盖的图4A至图4C中表示的结构的测试结果的图形表示，其中实线涉及图4A中所示的结构的MOCVD生长的蓝色LED，以及虚线涉及图4C中所示的RPCVD完成结构。
图7示出根据本发明方法生长的代表性结构。
图8示出商用LED的半导体结构的实例。
图9示出由本公开内容提供的具有位于上面的掩埋活化n/p-GaN隧道结的商用LED的半导体结构的实例。
图10示出图9中所示的n/p-GaN隧道结的JV曲线。
图11示出由本公开内容提供的掩埋活化n/p-GaN隧道结的实例的示意图。
图12A示出具有ITO层的商用全LED的IV曲线，包括将p-GaN层暴露于NH3:N2环境以及使用RPCVD的n++/n-GaN层的过度生长。
图12B示出具有ITO层的商用部分LED上的1TS p-GaN的IV曲线，包括将p-GaN层暴露于NH3:N2环境以及使用RPCVD的n++/n-GaN层的过度生长。
图13A示出具有ITO层的商用全LED的IV曲线，包括将p-GaN层暴露于NH3:N2环境以及使用RPCVD的n++/n-GaN层的过度生长。
图13B示出具有ITO层的商用部分LED上的1TS p-GaN的IV曲线，包括将p-GaN层暴露于NH3:N2环境以及使用RPCVD的n++/n-GaN层的过度生长。
图14A示出具有ITO层的商用全LED的IV曲线，包括将p-GaN层暴露于N2环境以及使用RPCVD的n++/n-GaN层的过度生长。
图14B示出具有ITO层的商用部分LED上的1TS p-GaN的IV曲线，包括将p-GaN层暴露于N2环境以及使用RPCVD的n++/n-GaN层的过度生长。
图15示出作为多量子阱(MQW)LED(具有和不具有位于上面的n-p GaN隧道结)的输入电流的函数的LOP，包括暴露于NH3:H2环境。器件类似于图13A和图13B中所述的器件。
图16A和图16B分别示出图13A和图13B的过度生长的MQW LED的电致发光图像。
图17是表格(表4)，示出各种隧道结处理条件和相应的器件特性。
具体实施方式
出于以下详细描述的目的，应理解，本公开内容提供的实施方式可以采用各种替代变化和步骤顺序，除非另有相反的明确说明。此外，除了在任何操作实施例中或另有说明之外，表示例如说明书和权利要求中使用的成分的量的所有数字应理解为在所有情况下均由措辞“约”修饰。因此，除非另有相反的说明，否则在以下说明书和所附权利要求书中列出的数值参数是近似值，其可根据本发明要获得的所需性质而变化。起码地，并且不试图限制对权利要求范围的等同原则的应用，每个数值参数至少应该根据报告的有效位的数量并通过应用普通的舍入法来解释。
尽管阐述本发明的广泛范围的数值范围和参数是近似值，但尽可能精确地报告具体实施例中列出的数值。然而，任何数值固有地包含由其各自的试验测量中发现的标准偏差必然引起的某些误差。
另外，应理解，本文中列举的任何数值范围旨在包括其中包含的所有子范围。例如，“1至10”的范围旨在包括所述最小值1与所述最大值10之间(并且包括端值)的所有子范围，即，具有等于或大于1的最小值且等于或小于10的最大值。
现在参考某些方法和半导体器件。所公开的方法和半导体器件不旨在限制权利要求。相反，权利要求旨在涵盖所有的替代、修改和等同。
包括含有金属或类金属的膜(例如氮化镓(GaN)膜)的半导体结构在从发光二极管(LED)到紫外检测器到晶体管器件的一系列器件中具有应用。这些膜通常由包括分子束外延(MBE)、金属有机化学气相沉积(MOCVD)和远程等离子体增强化学气相沉积(RPECVD或RPCVD)的技术产生。
MOCVD是一种广泛用于产生高品质LED等的工艺，但MOCVD依赖于高温和大量NH3的使用。虽然这对于例如n型GaN的生长可能不是特别成问题，但是它在生长p型层(例如p-GaN)时会产生挑战，因为由于NH3的热解而存在的氢与受体掺杂剂形成络合物，从而降低了自由载流子浓度并增加了层的电阻率。
图1示出这种器件的基本实例，例如LED 100。LED 100包括衬底层110，衬底层110可以是蓝宝石或其他常用的衬底材料。可以存在生长在衬底层110上的缓冲层120，以通过减少远离衬底层110移动的外延生长中的缺陷来帮助实现器件中的结构品质。缓冲层120可以例如酌情由GaN至AlGaN或其他半导体材料形成，这取决于待过度生长的层的性质。
n-GaN层130在缓冲层120的顶部上，n-GaN层130可例如掺杂有硅。通常使用MOCVD在高温条件下生长n-GaN层130。
器件100接下来具有由一个或多个InGaN层形成的活化层140。活化层140可包括量子阱(QW)或者可形成多量子阱(MQW)结构并且负责光产生。
在图1所示的实例中，下一层是p-GaN层150。为了实现p型层，需要掺杂诸如镁的受体原子。在这种p型层150的生长期间，使用MOCVD，由于NH3的热解以及通常在MOCVD工艺中使用的H2的存在，外延p型层将在结构内存在氢。在冷却器件时，已知该氢与p型层中的镁原子结合并钝化镁原子。这可以防止镁原子充当有效的受体原子并导致高电阻层。
已经提出了各种解决方案来应对这个问题，包括热退火，但是尽管可以至少暂时地使p-GaN层重新活化，但是在冷却时p-GaN将再次变成钝化，除非环境可以保持无氢。
当在该p型层的顶部上生长另一半导体层(例如n型层，如图1中所示的n-GaN层160)时产生特别的挑战。当该层在MOCVD条件下生长时，p-GaN层具有氢含量。一旦n-GaN层160完成并且器件被冷却，这种已经存在的氢将与镁受体原子形成络合物，如所讨论的。现在的另一个问题是n-GaN层160用于有效地捕获p-GaN层150内的任何氢，因此，即使器件在无氢环境下冷却，已经捕获的氢也不能逸出。尽管随后的高温处理可暂时解离Mg-H络合物，但由于氢不能从掩埋p-GaN层150竖直地逸出，所以络合物将总是在冷却时重新形成，因此器件固有地受到该掩埋p-GaN层150的高电阻率的限制。
在第6,537,838号美国专利中提出了对该问题的一种解决方案，其建议蚀刻上部n型层。这导致将p型层的侧面暴露于环境的沟槽。这允许使用随后的退火步骤来促进氢迁移出p型GaN层的暴露侧。虽然这可以实现沟槽之间的掩埋p-GaN层的局部活化，但是它显然没有解决保护掩埋p-GaN层免于进一步暴露于氢环境的问题，此暴露将允许氢进入p型GaN层的暴露侧。因此，如果这种结构暴露于额外的MOCVD生长条件，则必须采取预防措施。这也是折衷的一种方式，虽然可以降低p型GaN层的电阻率，但是需要去除一部分的p型GaN层和过度生长的n-型层以制造沟槽。
因此，希望提供一种方法，该方法允许掩埋p型GaN层过度生长，特别是在H2或NH3和H2环境中具有紧邻或随后的n型层，同时处于基本上活化的状态。
在第一方面，尽管它不必是唯一或实际上最宽泛的形式，本发明在于一种在p型III族氮化物半导体层上生长n型III族氮化物半导体层的方法，其中p型III族氮化物半导体层已经在氢环境中生长，上述方法包括以下步骤：将p型III族氮化物半导体层暴露于V族等离子体、III族试剂和n型掺杂剂试剂；以及使n型III族氮化物半导体层在0.1Torr至760Torr之间的压力下生长，从而在p型III族氮化物半导体层上生长n型III族氮化物半导体层。
在实施方式中，在氢环境中生长的p型III族氮化物半导体层可以在MOCVD条件下至少部分地生长。如前所讨论的，MOCVD涉及在富氢环境中的生长，并因此导致氢并入原生的p型层中。p型III族氮化物半导体层可以在NH3气氛和/或NH3与H2的混合气氛中生长。
在其中p型III族氮化物半导体层包括多于一个的独立的p型III族氮化物半导体层的实施方式中，那些层中的至少一个则可以在MOCVD条件下生长。大多数的独立的p型III族氮化物半导体层可以在MOCVD条件下生长。基本上所有的独立的p型III族氮化物半导体层可以在MOCVD条件下生长。
替代地，在氢环境中生长的p型III族氮化物半导体层可以在RPCVD条件下至少部分地生长。
在一个实施方式中，该方法还可包括在氢环境中生长的p型III族氮化物半导体层与在该p型III族氮化物半导体层上生长的n型III族氮化物半导体层之间生长一个或多个额外的半导体层的步骤。即，n型III族氮化物半导体层不是直接邻接或直接生长在氢环境中生长的p型III族氮化物半导体层的表面上。
一个或多个额外的半导体层中的每一者可以独立地是未掺杂的、n型掺杂的、n型高掺杂的、p型掺杂的或p型高掺杂的半导体层。在一个实施方式中，并且如上所指，额外的p型III族氮化物半导体层可以直接生长在p型III族氮化物半导体层上，或者可以认为是该层的延续。
在实施方式中，一个或多个额外的半导体层可以形成活化区域。活化区域可包括量子阱(QW)或多量子阱(MQW)。
p型III族氮化物半导体层和n型III族氮化物半导体层以及任何额外的半导体层的III族元素可以独立地选自镓、铟和铝中的一种或多种。活化区域可以由已知可用作用于光产生的活化区域的半导体材料形成，例如InGaN和InAlGaN。
在一个实施方式中，p型III族氮化物半导体层是p-GaN。
在另一实施方式中，n型III族氮化物半导体层是n-GaN。
在实施方式中，V族等离子体是氮等离子体。
合适地，III族试剂是III族金属有机试剂。
III族金属有机试剂可以是III族金属烷基试剂。
III族金属烷基试剂可以选自由三甲基镓、三乙基镓、三甲基铟和三甲基铝组成的组。
在某些实施方式中，通过第一方面的方法形成的半导体结构内的任何n型层的n型掺杂剂包括硅、锗或氧中的一种或多种。含有这些元素中的某些元素的合适试剂包括硅烷、乙硅烷、二叔丁基硅烷和分子氧。n型掺杂剂可以是硅。
在实施方式中，通过该方法形成的半导体结构内的任何p型层的p型掺杂剂包括镁或锌中的一种或多种。可以从本领域已知的用于p型掺杂的那些试剂中选择含有这些元素的合适试剂，例如二乙基锌(DEZn)和双(环戊二烯基)镁(Cp2Mg)。p型掺杂剂可以是镁。
在某些实施方式中，n型III族氮化物半导体层可以直接生长于在富氢环境中生长的p型III族氮化物半导体层的顶部上并与之接触。
在实施方式中，该方法可导致隧道结的形成。隧道结可以仅由n型III族氮化物半导体层和p型III族氮化物半导体层的界面形成，或者这些层中的每一者本身可以由两个或更多个独立的层形成，并且这些层中的一个或多个层可以是高掺杂的半导体层。即，在一个实施方式中，n型III族氮化物半导体层和p型III族氮化物半导体层的结可以是高掺杂的n型III族氮化物半导体层与高掺杂的p型III族氮化物半导体层之间的界面。本文所述的任何高掺杂的p型层或n型层可以定义为具有大于5E19/cm3的原子掺杂剂浓度。
将p型III族氮化物半导体层暴露于V族等离子体、III族试剂和n型掺杂剂试剂是暴露于RPCVD生长条件。即，p型III族氮化物半导体层被暴露于由远程等离子体源提供的V族等离子体。这种等离子体源在本领域中是公知的。
适当地，用于n型层过度生长的RPCVD条件可包括NH3和/或H2。已经发现，用NH3和/或H2可以实现合适的RPCVD生长，并且避免了p型层的钝化。在某些实施方式中，RPCVD条件包括在生长室中基本上无H2。虽然MOCVD生长有可能用相对低水平的氢进行，但是需要氨的存在，氨被热解从而产生氢和各种自由基物质。等离子体的存在以及NH3和/或H2的相对低的超压之组合提供了RPCVD n型层过度生长的当前益处。因此，在某些实施方式中，用于n型层过度生长的RPCVD条件包括在生长室中基本上无NH3。
RPCVD生长过程可以使用申请人的先前国际公开WO 2014/008557的任何一个或多个实施方式中一般描述的工艺、条件和装置进行，上述国际公开的内容通过援引整体并入本文。
一般而言，RPCVD装置将包括生长室，在生长室内侧将发生半导体层生长。衬底位于生长室内，衬底由衬底支架支撑，衬底支架可包括或可连接到加热器，以使衬底被调节到生长温度。衬底可包括蓝宝石、SiC、二氧化硅、钠钙玻璃、硼硅酸盐玻璃、硅、玻璃、合成蓝宝石、石英、氧化锌、氮化物涂覆的衬底以及本领域公知的包括独立式块状半导体衬底和氮化物模板的其他材料。位于距衬底一定距离处的等离子体入口允许在例如高频发生器中形成的V族等离子体进入生长室。高频发生器作用于装置的从氮源接收氮的区域。III族试剂源通常也距衬底一定距离，III族试剂源将金属有机物引入流路中，该流路将试剂输送到金属有机物注入器以分散到生长室中。
等离子体进入生长室的直接位于金属有机物注入器上方的区域，因此在操作中，含有活性中性氮物质的等离子体和金属有机物试剂混合并且反应而形成特定的金属氮化物(例如，氮化镓)，其沉积在衬底上以形成膜。可以以类似的方式引入掺杂试剂。通过废物出口去除过量的试剂、载气、污染物等。
在一个实施方式中，该方法还包括在MOCVD条件下生长p型III族氮化物半导体层的步骤，如上所述并且如本领域中通常已知的。在该实施方式中，p型III族氮化物半导体层的MOCVD生长和n型III族氮化物半导体层的RPCVD生长在相同的生长室中发生。这是通过相同的混合装置在NH3和H2存在下的MOCVD相对高压、高温生长模式与RPCVD相对低压和低温之间切换而产生的。RPCVD装置通常可以如已经描述的那样布置，但是经过简单的修改以允许切换到高压环境并且具有适当的气体供应。已经发现，使用可以在MOCVD和RPCVD模式中交替运行的混合装置在操作中提供了显著的优点。
例如，混合生长使得MOCVD至RPCVD原位过渡并且无需冷却衬底。这可以提高过渡界面的品质。通常，使用这两种技术生长的结构将包含再生长界面。该界面将通常具有在从第一工艺的环境转移到第二工艺的环境期间在第一层上形成的杂质或污染物，并从而保持被第二层掩埋。因此，在关键界面(例如隧道结界面)处的两个工艺之间的清洁过渡可能难以实现，除非这两个工艺是真正混合的并且可以在相同的反应器中运行(仅对诸如压力的工艺参数进行标称更改)。另外，这种混合方法还提供在NH3和H2中于高温下的生长(在适当的情况下，例如在MOCVD生长期间)以及低流量的H2或NH3的情况下于低温下的生长(在需要时，例如对于RPCVD生长)。
因此，在一个实施方式中，混合生长仅需要改变某些工艺参数，而不需要在第一生长工艺与第二生长工艺之间改变衬底/生长膜的物理位置。即，半导体器件的所有层的生长可以发生在相同的腔室中。可以改变的参数包括压力、温度以及NH3和/或H2浓度和/或每生长室体积的流速。
在一个实施方式中，通过分子束外延(MBE)，既不生长p型III族氮化物半导体层也不生长n型III族氮化物半导体层。优选地，由第一方面形成的半导体结构的半导体层均不通过MBE生长。虽然MBE可用于尝试避免形成掩埋和钝化的p型层，但该工艺具有许多显著的商业弊端。特别地，MBE中的生产率相对较低，这或多或少地排除了在半导体器件形成中的广泛商业用途。超高真空条件极大地增加了成本并且需要大量的准备和维护时间。氮化物的工艺生长窗口也比使用RPCVD的生长更窄。此外，MBE将不提供下面讨论的RPCVD生长可以提供的所有优点。
从本文的讨论中可以清楚地看出，第一方面的n型过度生长半导体层不是在MOCVD或HVPE或相关的相对高温和高H2/NH3环境工艺下生长的。
在于氢环境中生长的p型III族氮化物半导体层与n型III族氮化物半导体层之间生长的一个或多个额外半导体层可以在MOCVD或RPCVD条件下生长。在一个实施方式中，如上所讨论的，可能希望首先在p型III族氮化物半导体层的顶部上过度生长额外的p型III族氮化物半导体层，但却是在RPCVD条件下这样做。该方法可以提供许多优点，包括能够在低温下生长高度掺杂的p型层，并且可能在使用MOCVD所能达到的温度下实现较低电阻率的p型层。
该方法还可包括在RPCVD生长期间将生长室中的温度控制在约400℃至约1,000℃、约500℃至约1,000℃、约600℃至约1000℃、约700℃至约1,000℃之间；或约400℃至约950℃、约500℃至约950℃、约600℃至约950℃、约700℃至约950℃之间，或甚至约400℃至约900℃、约500℃至约900℃、约600℃至约900℃或约700℃至约900℃之间的步骤。更宽的温度范围包括约500℃、600℃、700℃、800℃和900℃的温度。生长温度范围可以在约750℃至约850℃之间。
使用RPCVD条件来生长至少n型III族半导体层，在操作中提供了显著的优点，其中许多优点可以与相比于MOCVD较低的温度下的生长相关联。在较低温度下的生长可防止对先前沉积的层(例如在LED和太阳能电池的情况下形成富铟量子阱的活化层)的损害或限制扩散到该先前沉积的层。RPCVD可用于产生比在相同温度下生长的MOCVD膜更好的膜品质，具有较低的背景杂质并且特别是较低水平的碳。另外，RPCVD的较低温度生长可以减少Mg从现有p-GaN层向下面的层的反向扩散。例如，它可以防止Mg从p-GaN层扩散到可以位于下方的多量子阱(MQW)层中。这可以导致内部量子效率(IQE)的改善，归因于较少缺陷相关的载流子传输(通过较少的Mg扩散到MQW中)。类似地，较低的生长温度将阻止Mg从原生的p-GaN层向上扩散到正在生长的下一层中。例如，在隧道结的情况下，防止Mg从p-GaN层向上扩散到上面的高掺杂的n-GaN层中。这产生了锐利的n-p结，其将最小化乏层宽并最大化隧穿概率，从而减小横跨隧道结的电压降并提高半导体器件效率。
RPCVD条件的使用还有用地导致半导体层中的高载流子浓度。在低生长温度下实现具有低电阻率的高载流子浓度可能是困难的，低生长温度是在富铟MQW上过度生长所需的。例如，对于p-GaN生长，生长温度和Mg水平都有助于扩散程度，因此掺杂浓度越高，防止扩散所需的生长温度越低。RPCVD生长条件可以实现低生长温度与高载流子浓度的这种组合，并提供足够锐利的半导体层界面以实现低隧穿电阻。这在诸如LED、太阳能电池、HEMT等的一系列应用中可能是非常有利的。
另一个优点是在RPCVD条件下使用过度生长步骤来生长n型III族氮化物半导体层，使得单独的专用活化步骤(例如，在高温下将该层暴露于无H2或低H2环境中，如在单独的MOCVD生长中经常使用的)是不必要的。在RPCVD清洁和腔室准备中采用的温度足以活化p型GaN层和/或在n型III族氮化物半导体层过度生长之前保持p型GaN层被活化。
该方法还可包括在过度生长的n型层的RPCVD生长期间将生长室中的压力控制在约0.1Torr至300Torr之间、在约0.1Torr至100Torr之间、更多在约0.1Torr至50Torr之间、甚至更多在0.1Torr至25Torr或0.1Torr至15Torr之间的步骤。在实施方式中，在过度生长的n型层的RPCVD生长期间，生长室中的压力可以在约0.5Torr至300Torr之间、在约0.5Torr至100Torr之间、更多在0.5Torr至50Torr之间、甚至更多在0.5Torr至25Torr或0.5Torr至15Torr之间。通常的生长压力在约1.0Torr至约10Torr之间。
在一个实施方式中，可以在MOCVD生长环境中在n型III族氮化物半导体层的顶部上生长一个或多个另外的半导体层。另外的层可以是III族氮化物半导体层。这种能力源于前面讨论的事实：一旦p型III族氮化物半导体层已经被n型III族氮化物半导体层过度生长并且处于活化状态，则在富氢环境中的进一步生长不能钝化该掩埋层。例如，因此可以在MOCVD条件下生长LED，然后根据第一方面的方法使用RPCVD条件在LED的顶部上生长隧道结，然后在该隧道结的顶部生长另一LED结构。这可以根据需要重复，以产生多结器件。有利地，当使用如上讨论的混合装置时，这种MOCVD-RPCVD-MOCVD重复生长循环全部可以在一个生长室中进行。可以通过本领域公知的方法将电触点等添加到器件，从而形成最终的半导体器件。用n型层结束半导体层的生长可以是有利的，可选地在RPCVD条件下生长，因为n型层具有更高的导电性并因此有利于将金属触点附着到有效的电流扩散层。另外，与p型GaN层相比，形成与n型GaN层的欧姆接触也更直接。欧姆接触是在半导体与金属之间形成的所需接触，并且需要欧姆接触以形成半导体器件。
在一个实施方式中，第一方面的方法不需要蚀刻步骤来活化掩埋p型半导体层。
现在将参考可以使用第一方面的方法制造的多个半导体结构的实例。图2A至图2E是可以根据第一方面的方法形成的多个代表性半导体结构的示意图。应当理解，这些结构仅有助于理解本发明，而不是限制本发明的范围。在这些实施方式中，衬底和缓冲层可选自先前讨论的适合于这些层的那些材料。在所有实施方式中，缓冲层可以是可选的。
图2A示出了类同于图1的半导体结构的半导体结构200的实施方式。此外，在n-GaN层230与p-GaN层250之间生长了额外的半导体层240。在所示实施方式中，额外的半导体层240表示由一个或多个InGaN层240形成的活化层。层240可包括QW或可以形成MQW结构。在形成该结构时，衬底210可具有缓冲层(例如GaN层220)，缓冲层在MOCVD条件下在衬底210的顶部上生长。另外，在MOCVD模式中，n-GaN层230已经在缓冲层220上过度生长。然后，可以使用MOCVD在n-GaN层230的顶部上生长InGaN层240以形成高品质的活化层，然后生长另外的p-GaN层250，如果在MOCVD条件下生长则将如上所讨论的那样钝化。此时，可以将装置切换到RPCVD生长条件，以使最终的n-GaN层260过度生长。以这种方式，可以形成相对简单的LED或太阳能电池结构，其导致活化的掩埋p-GaN层250和通过RPCVD生长的n-GaN过度生长层260，以防止氢进入掩埋p-GaN层250。
图2B示出了半导体结构300的实施方式，其与图2A的结构200紧密对应，但具有在低氢或无氢RPCVD条件下生长的额外p型层360。如前所讨论的，本文所述的任何半导体层实际上可以由多个层构成。在图2B中，可以认为图2A的p-GaN层250已经被分成两层。然而，这些层在不同条件下生长以提供本方法的益处。衬底310、缓冲层320、n-GaN层330、InGaN活化层340和p-GaN层350对应于图2A中的那些层，并且n-GaN层330、InGaN活化层340和p-GaN层350可以在MOCVD模式或其他富氢生长环境中生长。例如，在替代实施方式中，p-GaN层350可以通过RPCVD生长，但是经受富氢生长环境。无论如何，此时p-GaN层360在RPCVD低氢条件下生长。暴露于用于p-GaN层360生长的RPCVD等离子体条件导致下面的MOCVD或其他富氢环境生长的p-GaN层350的活化。然后，最终的n-GaN层370在这两个p型层上过度生长以覆盖它们并通过结构300可能经历的任何进一步加工或生长来保持它们的活化状态。
图2C示出了半导体结构400的实施方式，半导体结构400一般与图2A对应，但具有高掺杂的p+-GaN层450形式的额外半导体层450。可以在RPCVD低氢条件下生长p+-GaN层450以提供薄的p型层，在该p型层上过度生长随后的活化层460和最终的覆盖n-GaN层470。如图2A所讨论的，在MOCVD条件下，在衬底410上生长缓冲层420、n-GaN层430和p-GaN层440。
图2D示出了半导体结构500的实施方式，其中n-GaN层520和p-GaN层530均在MOCVD条件下生长在衬底510上。然后可以将混合装置切换到RPCVD生长条件，以生长高度掺杂的p+-GaN层540。与使用MOCVD条件在相同温度下生长该层相比，使用RPCVD条件允许实现更高的掺杂水平和更低的电阻率。然后在RPCVD条件下生长高度掺杂的n+-GaN层550，从而在较低MOCVD生长的n-GaN层520和p-GaN层530的顶部上形成隧道结。最后，在RPCVD生长条件下生长最上面的n-GaN层560，以再次留下掩埋MOCVD生长的p-GaN层530以及过度生长的n-GaN层560(和掺杂的n+-GaN层550)。最上面的n-GaN层560还提供有用的均匀电流扩展和载流子注入层。与本文所示的所有实施方式一样，未示出标准金属触点。
图2E示出了半导体结构600的实施方式，半导体结构600基本上与图2D中的结构500相同，但具有在MOCVD条件下生长的活化层630，活化层630位于MOCVD生长的n-GaN层620与p-GaN层640之间。对于图2E，在所示实施方式中，活化层630由一个或多个InGaN层形成，InGaN层可包括单个或多个QW。余下的高度掺杂p+-GaN层650、高度掺杂的n+-GaN层660和最上面的n-GaN层670都在RPCVD生长条件下生长。这导致简单的LED型结构(已经在MOCVD条件下生长并因此呈现高品质的层620、630和640)，其具有在顶部上的隧道结(由层650和660形成)和最终的n-GaN层670，以提供具有掩埋活化p-GaN层640的半导体结构。如前所讨论的，使用RPCVD条件在采用相对低的生长温度以防止对已经生长的含铟活化层630的损害方面是非常有益的。
图2F指出如何可以将先前例示的结构构建到多结器件中。半导体结构700类似于图2E的结构600，其中层710-770是相同的。然而，除了结构600的那些之外，另外的活化层780已经生长在RPCVD生长的n-GaN层770的顶部上。该活化层780可以由任何活化半导体材料形成，但是在所示实施方式中是InGaN，并且可包括关于活化层730的QW或MQW结构。可以有利地将混合装置切换回MOCVD模式以用于活化层780的生长。由于覆盖n-GaN层770，这将不会对掩埋p-GaN层740的活化产生负面影响。因此，如果需要，活化层780和相邻的p-GaN层790可以在MOCVD条件下生长。然后可以在RPCVD生长条件下在p-GaN层790的顶部上生长包括高度掺杂的p+-GaN层800和高度掺杂的n+-GaN层810的另一个隧道结，并且最终的RPCVD生长的n-GaN层820生长为最上层。这提供了具有两个活化区域、两个隧道结和两个掩埋但活化的MOCVD生长的p-GaN层的半导体结构700。这提供了在太阳能电池或其他光电器件内使用时展示出有用效率的器件。图2F中所示的半导体结构700包括衬底710、n-GaN层720、InGaN层730、p-GaN层740、p+-GaN层750、n+-GaN层760、n-GaN层770、InGaN层780、p-GaN层790、p+-GaN层800、n+-GaN层810和n-GaN层820。
应当理解，虽然图2A至2F中所示的半导体结构的层以及本文所述的其他结构通常被讨论为离散的层，但实际上它们可以由相同或不同的III族氮化物成分的许多单独的层构成。例如，MOCVD生长的p型层或n型层可以由任何数量的单独层形成，虽然这些单独的层都是p型或n型，但是可具有不同的III族氮化物成分。
在一个实施方式中，该方法还可包括在RPCVD条件下生长紧邻的半导体层之前，在MOCVD条件下在现有的III族氮化物半导体层的顶部上生长薄的p型III族氮化物半导体层的步骤。这可以看作在随后的RPCVD生长之前在MOCVD条件下形成籽晶层，这可在操作中具有优势。
不希望受任何特定理论的束缚，假定过度生长的RPCVD将模拟在其上生长的晶体。如果下面的晶体是高品质MOCVD生长的GaN层，则RPCVD可以以相同的品质继续生长。如前所述，再生长的界面将通常含有杂质或污染物，并且这可能阻止两个不同生长的层之间的品质延续。通过使用MOCVD条件开始生长，使用MOCVD条件掩埋再生长的界面，然后在单个反应器中原位执行从MOCVD至RPCVD的过渡，从而改善两个工艺之间的一致性。
替代地，在任何MOCVD生长的p型III族氮化物半导体层与随后的RPCVD生长的高度掺杂p+型III族氮化物层之间，该方法可包括直接在MOCVD生长的p型III族氮化物半导体层的顶部上生长额外的薄RPCVD生长的p型III族氮化物半导体层的步骤。然后可以在该薄层的顶部上生长另外的RPCVD生长层。
在第二方面，本发明在于通过第一方面的方法制造的半导体结构。
结构的细节和各种生长条件已经如第一方面所述。
在第三方面，本发明在于第二方面的半导体结构在半导体器件中的用途。如本文已经描述的，半导体器件可以是本领域中任何已知的需要使用半导体结构的半导体器件。常见的实例为LED、太阳能电池、HEMT和其他晶体管、激光二极管、垂直腔表面发射激光器等。
通过在生长上面的半导体层之前将p-(Al,In)GaN层暴露于包括NH3和H2的成分，可以生长具有较低电阻的半导体隧道结结构。
制造包括掩埋活化(Al,In)GaN层的半导体结构的方法包括：提供p-(Al,In)GaN层，用气态成分处理p-(Al,In)GaN层，并在经处理的p-(Al,In)GaN层上生长一个或多个半导体层，以提供掩埋活化p-(Al,In)GaN层。
制造包括掩埋活化p-(Al,In)GaN层的半导体结构的方法可包括：(a)将镁掺杂的p-(Al,In)GaN层暴露于H2、NH3、或H2和NH3两者，其中，H2的分压小于760Torr，以提供经暴露的镁掺杂的p-(Al,In)GaN层；以及(b)在包括H2、NH3、或H2和NH3两者的环境中在经暴露的镁掺杂的p-(Al,In)GaN层上生长n-(Al,In)GaN层，以提供包括掩埋活化p-(Al,In)GaN层的半导体结构。
制造可包括掩埋活化p-(Al,In)GaN层的半导体结构的方法可包括：(a)将镁掺杂的p-(Al,In)GaN层暴露于包括H2、NH3或其组合的气态混合物，其中，H2的分压小于760Torr，以提供经暴露的镁掺杂的p-(Al,In)GaN层；以及(b)在包括H2、NH3或其组合的环境中在经暴露的镁掺杂的p-(Al,In)GaN层上生长n-(Al,In)GaN层，以提供包括掩埋活化p-(Al,In)GaN层的半导体结构。该方法可以由步骤(a)和(b)组成。在步骤(a)中，气态混合物可以不包括N2。
在步骤(a)之后，温度可以降低到400℃至1,050℃的范围内，同时将H2的分压保持在1Torr至300Torr的范围内。
在步骤(b)中，生长n-(Al,In)GaN层可包括在其中H2的分压可以大于N2的分压的环境中通过RPCVD在经暴露的镁掺杂的p-(Al,In)GaN层上生长n-(Al,In)GaN层。
在步骤(b)中，生长n-(Al,In)GaN层可以由在其中H2的分压可以大于N2的分压的环境中通过RPCVD在经暴露的镁掺杂的p-(Al,In)GaN层上生长n-(Al,In)GaN层组成。
在步骤(b)中，生长n-(Al,In)GaN层可包括：(i)在其中N2的分压大于H2的分压的环境中，通过RPCVD在经暴露的镁掺杂的p-(Al,In)GaN层上生长第一n-(Al,In)GaN层；以及(ii)在其中H2的分压大于N2的分压的环境中，通过RPCVD在第一n-(Al,In)GaN层上生长第二n-(Al,In)GaN层。在步骤(b)中，生长n-(Al,In)GaN层可以由步骤(i)和步骤(ii)组成。
第一n-(Al,In)GaN层的厚度可以是，例如，小于30nm、小于25nm、小于20nm、小于10nm或小于5nm。第二n-(Al,In)GaN层的厚度可以是，例如，大于10nm、大于20nm或大于30nm。
在步骤(i)中，生长第一n-(Al,In)GaN层可包括在例如0.1Torr至10Torr的压力和500℃至1,050℃的温度下生长。
在步骤(ii)中，生长第二n-(Al,In)GaN层可包括在H2和NH3存在下在例如0.1Torr至10Torr的压力和500℃至1,050℃的温度下生长。
p-(Al,In)GaN层可包括p-GaN、p-AlGaN、p-InGaN或p-AlInGaN。p-(Al,In)GaN层可具有诸如Mg或Zn的p型掺杂剂的浓度，在例如1E19cm-3至5E21cm-3、5E19cm-3至1E21cm-3或1E20cm-3至5E20cm-3的范围内。p型掺杂剂可以是镁，并且p-(Al,In)GaN层可以是镁掺杂的p-(Al,In)GaN层，例如镁掺杂的p-GaN层。p-(Al,In)GaN层可包括两个或更多个p-(Al,In)GaN层，每层具有不同的成分、p型掺杂剂的不同浓度和/或不同的p型掺杂剂浓度。
p-(Al,In)GaN层可包括一个或多个p-(Al,In)GaN层。当p-(Al,In)GaN层包括两个或更多个p-(Al,In)GaN层时，每个p-(Al,In)GaN层可以在不同的条件下生长，例如不同的气体成分、不同的压力、不同的气体分压、不同的晶片/载体温度和/或不同的持续时间。例如，p-(Al,In)GaN层可包括具有第一p型掺杂剂浓度的第一层和具有更高p型掺杂剂浓度的第二层，例如p++-(Al,In)GaN层。
可以使用任何合适的沉积方法，例如通过MBE、MOCVD或RPCVD在衬底上生长p-(Al,In)GaN层。衬底可以是活化衬底，例如光电子结构的顶表面。p-(Al,In)GaN层可以在H2和/或NH3的存在下生长和/或可以暴露于H2和/或NH3，使得p-(Al,In)GaN层被钝化。衬底可以是任何合适的材料。
p-(Al,In)GaN层可以是活化p-(Al,In)GaN层，可以是完全活化p-(Al,In)GaN层，可以是部分活化p-(Al,In)GaN层，可以是至少部分活化p-(Al,In)GaN层，或者可以是钝化p-(Al,In)GaN层。
p-(Al,In)GaN层可以暴露于包括H2和NH3的气态成分。腔室中H2流速与NH3流速的比例可以是例如1:1至5:1、1.5:1至4.5:1、2:1至4:1或2:1至3:1。暴露腔室中的压力可以是例如1Torr至760Torr、1Torr至500Torr、1Torr至300Torr、5Torr至275Torr、10Torr至250Torr、或者50Torr至200Torr。例如，例如，腔室压力可至多300Torr、至多275Torr、至多250Torr、至多200Torr、或至多150Torr。暴露温度可以是，例如，大于500℃、大于600℃、大于700℃、大于800℃、大于850℃、大于900℃、大于950℃、大于1000℃、大于1100℃或大于1200℃。例如，暴露温度可以是500℃至1200℃、500℃至1100℃、500℃至1050℃、600℃至1050℃、700℃至1050℃、或者800℃至1050℃。暴露可以是，例如，小于5分钟、小于4分钟、小于2分钟、或小于1分钟。例如，暴露可以是0.5分钟至5分钟、1分钟至4分钟或1分钟至3分钟。
例如，p-(Al,In)GaN层可以暴露于包括H2和NH3的气态成分，其中，H2流速与NH3流速的比例可以是1:1至5:1，腔室压力可以是1Torr至300Torr，并且暴露温度可以高于500℃，例如700℃至1200℃或800℃至1100℃。例如，p-(Al,In)GaN层可以暴露于包括H2和NH3的气态成分，其中，H2流速与NH3流速的比例可以是2:1至3:1，腔室压力可以是例如100Torr至250Torr，并且暴露温度可以高于850℃，例如875℃至1050℃。例如，镁掺杂的p-(Al,In)GaN层可以暴露于小于300Torr的H2分压和低于900℃的温度。
在暴露期间，H2的分压可以是，例如，小于300Torr、小于250Torr、小于200Torr、小于100Torr、小于50Torr或小于10Torr。在暴露期间，H2的分压可以是，例如，0.1Torr至300Torr、1Torr至300Torr、1Torr至200Torr、1Torr至100Torr、1Torr至50Torr或1Torr至10Torr。
在这些条件下的暴露可以是，例如，大于30秒、大于60秒、大于120秒或大于240秒。在这些条件下的暴露可以是，例如，15秒至360秒、30秒至240秒、或60秒至120秒。暴露可以是，例如，小于6分钟、小于5分钟、小于4分钟、小于3分钟、小于2分钟或小于1分钟。
在p-(Al,In)GaN层的表面于适度的压力和升高的温度下暴露于H2和NH3环境之后，p-(Al,In)GaN层的温度可以降低到例如低于1050℃、低于900℃、低于850℃、低于800℃、低于700℃或低于600℃的温度。例如，温度可降至400℃至1000℃、450℃至900℃、500℃至850℃、550℃至800℃或600℃至750℃。温度可以降低到常规的RPCVD生长温度，例如500℃至850℃。
温度可以从NH3:H2暴露温度降低，例如，在小于5分钟、小于4分钟、小于3分钟、小于2分钟或小于1分钟内。
在衬底/晶片冷却的同时，p-(Al,In)GaN层可以暴露于H2和NH3，使用如在NH3:H2暴露步骤中的相对流速比例和腔室压力。例如，当衬底/晶片冷却时，H2流速与NH3流速的比例可以是1:1至5:1，并且腔室压力可以是25Torr至400Torr。例如，在衬底/晶片冷却时，H2流速与NH3流速的比例可以是2:1至3:1，并且腔室压力可以是100Torr至250Torr。
当p-(Al,In)GaN层的温度降低时，H2的分压可以是，例如，小于760Torr、小于500Torr、小于300Torr、小于250Torr、小于200Torr、小于100Torr、小于50Torr或小于10Torr。在暴露期间，H2的分压可以是，例如，0.1Torr至300Torr、1Torr至300Torr、1Torr至200Torr、1Torr至100Torr、1Torr至50Torr或1Torr至10Torr。
然后，冷却的经NH3:H2暴露的p-(Al,In)GaN层可以在H2和/或NH3环境中在例如0.1Torr至100Torr(诸如1Torr至10Torr)的腔室压力下暴露于N2等离子体。N2等离子体暴露的持续时间可以是，例如，大于30秒、大于60秒、大于90秒或大于120秒。N2等离子体暴露的持续时间可以是，例如，15秒至360秒、30秒至300秒、60秒至240秒或90秒至210秒。在N2等离子体暴露期间的腔室压力可以是例如0.2Torr至50Torr、0.5Torr至25Torr或1Torr至10Torr。
在温度降低之后，可以在经暴露的p-(Al,In)GaN层上生长n-(Al,In)GaN层。n-(Al,In)GaN层可以在包括H2、NH3或H2和NH3两者的环境中生长。
n-(Al,In)GaN层可以在其中H2的分压是例如小于300Torr、小于200Torr、小于100Torr、小于50Torr或小于10Torr的环境中生长。n-(Al,In)GaN层可以在其中H2的分压是例如0.1Torr至300Torr、0.1Torr至200Torr、0.1Torr至100Torr、0.1Torr至50Torr或0.1Torr至10Torr的环境中生长。
生长n-(Al,In)GaN层可以包括：(i)生长第一n-(Al,In)GaN层；以及(ii)在第一n-(Al,In)GaN层上面生长第二n-(Al,In)GaN层。生长n-(Al,In)GaN层可以包括：(i)在其中H2的分压是0.1Torr至300Torr的环境中生长第一n-(Al,In)GaN层；以及(ii)在其中H2的分压大于0.1Torr的环境中在第一n-(Al,In)GaN层上面生长第二n-(Al,In)GaN层。
第一n-(Al,In)GaN层可具有例如小于30nm、小于20nm、小于10nm、小于8nm、小于6nm、小于4nm或小于2nm的厚度。第一n-(Al,In)GaN层可具有例如1nm至10nm、1nm至8nm、1nm至6nm、1nm至4nm或1nm至2nm的厚度。第一n-(Al,In)GaN层可以在例如0.1Torr至760Torr、0.1Torr至500Torr、0.1Torr至300Torr、0.1Torr至200Torr、0.1Torr至100Torr或1Torr至50Torr的N2分压下沉积。n-(Al,In)GaN层生长温度可以是例如小于1,050℃、小于950℃、小于850℃、小于800℃、小于700℃或小于600℃。例如，用于生长第一n-(Al,In)GaN层的温度可以是400℃至850℃、450℃至800℃、500℃至750℃、400℃至700℃或500℃至650℃。第一n-(Al,In)GaN层可以在H2环境中生长。第一n-(Al,In)GaN层的生长条件可以是典型的RPCVD生长条件。第一n-(Al,In)GaN层可以例如在0.1Torr至300Torr或0.1Torr至10Torr的N2分压以及500℃至1,050℃的温度下生长。
在生长第一n-(Al,In)GaN层之后，可以在薄的n-(Al,In)GaN层上生长第二较厚的n-(Al,In)GaN层。两层都可以在H2和NH3存在下、在高H2环境中、在0.1Tor至100Torr的腔室压力和低于1,050℃的温度下生长。例如，第二n-(Al,In)GaN层可以在0.1Torr至100Torr、0.2Torr至50Torr、0.5Torr至25Torr或1Torr至10Torr的腔室压力下生长。生长温度可以是，例如，低于850℃、低于800℃、低于700℃或低于600℃。例如，用于生长第二n-(Al,In)GaN层的温度可以是400℃至1,050℃、450℃至900℃、500℃至850℃、550℃至800℃或600℃至750℃。第二n-(Al,In)GaN层可以在其中H2浓度可以是例如大于10Torr、大于100Torr或大于250Torr的高H2环境中生长。第二n-(Al,In)GaN层的生长条件可以是典型的RPCVD生长条件，除了可以使用高H2环境之外。第二n-(Al,In)GaN层也可以在低H2环境中生长。
第一n-(Al,In)GaN层可以比通常使用的盖层(capping layer)更薄，以保护下面的活化p-(Al,In)GaN层免受H2的内扩散，否则会导致p-(Al,In)GaN层变得钝化。
替代地，第二n-(Al,In)GaN层可以通过任何合适的半导体沉积方法生长，例如通过MOCVD、通过RPCVD或通过MBE。n-(Al,In)GaN层可以在不存在H2的情况下、在低H2环境的存在下或在高H2环境的存在下生长。
例如，制造包括掩埋活化p-(Al,In)GaN层的半导体结构的方法可包括：(a)将镁掺杂的p-(Al,In)GaN层暴露于包括H2、NH3或其组合的气态混合物中，以提供经暴露的镁掺杂p-(Al,In)GaN层，其中，气态混合物具有小于760Torr的H2分压；(b)在其中N2的分压大于H2的分压的环境中，通过RPCVD在经暴露的镁掺杂的p-(Al,In)GaN层上生长第一n-(Al,In)GaN层；以及(c)在其中H2的分压大于N2的分压的环境中，通过RPCVD在第一n-(Al,In)GaN层上生长第二n-(Al,In)GaN层，以提供包括掩埋活化p-(Al,In)GaN层的半导体结构。
该方法可以由步骤(a)、(b)和(c)组成。在步骤(a)中，气态混合物可包括N2，或在某些实施方式中，气态混合物不包括N2。
可以在H2、NH3或其组合的存在下生长n-(Al,In)GaN层。
n-(Al,In)GaN层可以包括一个或多个层。当n-(Al,In)GaN层包括两个或更多个n-(Al,In)GaN层时，每个层可以使用不同的沉积工艺、使用不同的气体成分、在不同的温度下、不同的持续时间或任何前述的组合来生长。例如，n-(Al,In)GaN层可以包括具有第一n型掺杂剂浓度的第一层，以及具有更高n型掺杂剂浓度的第二层，例如n+(Al,In)GaN层。n-(Al,In)GaN层可具有不同的元素成分。
在n-(Al,In)GaN层生长之后，p-(Al,In)GaN层被上面n-(Al,In)GaN层埋在下面，并且p-(Al,In)GaN层是活化p-(Al,In)GaN层；因此，p-(Al,In)GaN层是掩埋活化p-(Al,In)GaN层。
作为这些工艺步骤的结果，从可以通过任何合适的方法生长的钝化的、部分钝化的或活化的p-(Al,In)GaN层开始，形成具有掩埋活化p-(Al,In)GaN层的半导体结构。该工艺不包括在高温下在低H2环境中退火p-(Al,In)GaN层以使p-(Al,In)GaN层活化的单独步骤。例如，该工艺不包括在低H2环境中将p-(Al,In)GaN层暴露于大于800℃的温度，这将导致H2扩散出p-(Al,In)GaN层。
n-(Al,In)GaN层可包括n-GaN、n-AlGaN、n-InGaN或n-AlInGaN。n-(Al,In)GaN层可具有诸如Si或Ge的n型掺杂剂的浓度，在例如1E18cm-3至5E20cm-3、5E18cm-3至1E20cm-3或1E19cm-3至1E20cm-3的范围内。n-(Al,In)GaN层可包括两个或更多个n-(Al,In)GaN层，每个层具有例如不同浓度的n型掺杂剂和/或不同的n型掺杂剂浓度。
p-(Al,In)GaN可包括p++-(Al,In)GaN和p-(Al,In)GaN层，并且n-(Al,In)GaN可包括n++-(Al,In)GaN和n-(Al,In)GaN层。
隧道结可具有例如约1nm至100nm的总厚度，并且p++-(Al,In)GaN层和n++-(Al,In)GaN层各自可具有例如0.5nm至50nm的厚度。例如，p++-(Al,In)GaN层和n++-(Al,In)GaN层各自可具有25nm至35nm的厚度。p++-(Al,In)GaN层和n++-(Al,In)GaN层可具有相同的厚度或者可具有不同的厚度。p++-(Al,In)GaN层和n++-(Al,In)GaN层可具有梯度掺杂剂浓度。例如，p++-(Al,In)GaN层与下面的p型层相邻的部分可以具有这样的掺杂剂浓度，该掺杂剂浓度从下面的p型层的掺杂剂浓度降低到p++-(Al,In)GaN中所需的掺杂剂浓度。类似地，n++-(Al,In)GaN层可具有这样的掺杂剂浓度，该掺杂剂浓度从与p++-(Al,In)GaN层相邻的最大值降低到与形成在隧道结之上的n型层相邻的最小值。可以选择隧道结的厚度、掺杂浓度、掺杂分布和层数，以在反向偏置模式下传导电流时呈现低串联电压降。例如，横跨隧道结的电压降可以是例如在10A/cm2下小于0.3V或在10A/cm2下小于0.1V。其他合适的层可包括在p++-(Al,In)GaN层与n++-(Al,In)GaN层之间，以利用III族氮化物中的极化场来帮助对准隧道带。这种极化效应可以降低n++-(Al,In)GaN层和p++-(Al,In)GaN层中的掺杂要求，并减少所需的隧穿距离，从而允许更高的电流。p++-(Al,In)GaN层与n++-(Al,In)GaN层之间的一个或多个层的成分可以与p++-(Al,In)GaN层和n++-(Al,In)GaN层的成分不同，和/或可以选择p++-(Al,In)GaN层与n++-(Al,In)GaN层之间的一个或多个层的成分，以由于III族氮化物材料系统中的不同材料界面之间存在的极化电荷而引起带重新对准。例如，在第8,039,352B2号美国专利中描述了合适的隧道结的实例。
可以在n-(Al,In)GaN层上面生长额外半导体层。
在经处理p-(Al,In)GaN层(例如n-(Al,In)GaN层)上生长半导体层之后，可使用诸如MOCVD、RPCVD或MBE的任何合适的半导体生长方法生长额外半导体层。
在生长n-(Al,In)GaN层之后，可以在n-(Al,In)GaN层上面生长一个或多个半导体层，以提供掩埋活化p-(Al,In)GaN层。例如，一个或多个半导体层可以在H2、NH3或其组合的存在下生长。生长一个或多个半导体层不会导致掩埋活化p-(Al,In)GaN层的钝化。
这个结果是不期望的。首先，如果起始p-(Al,In)GaN层被钝化，则该方法不包括在不存在H2的情况下或在低H2环境中的高温退火步骤。第二，如果起始p-(Al,In)GaN层已经被活化，则在H2:NH3暴露期间和/或随后的n-(Al,In)GaN层以及一个或多个半导体层的生长期间将p-(Al,In)GaN暴露于氢将预期钝化p-(Al,In)GaN层。
为了证实由本公开内容提供的方法产生高品质的掩埋活化p-(Al,In)GaN层的能力，制造了p-(Al,In)GaN层隧道结。使用由本公开内容提供的方法制造的n/p-(Al,In)GaN隧道结可以表现出电压降，例如，横跨n/p-(Al,In)GaN隧道结，在10A/cm2下小于0.3V、在10A/cm2下小于0.2V、在10A/cm2下小于0.1V、或在10A/cm2下小于0.05V。使用由本公开内容提供的方法制造的n/p-(Al,In)GaN隧道结表现出电压降，例如，横跨n/p-(Al,In)GaN隧道结，在10A/cm2下为0.01V至0.3V、在10A/cm2下为0.05V至0.3V、或在10A/cm2下为0.1V至0.2V。
因此，尽管在n/p-(Al,In)GaN隧道结的生长期间存在H2，但该方法产生具有低压降的高品质n/p-(Al,In)GaN隧道结。
制造具有掩埋活化p-(Al,In)GaN层的半导体结构或诸如n/p-(Al,In)GaN隧道结的器件的方法不包括p-(Al,In)GaN活化步骤，其中活化步骤包括，例如，在升高的温度下将p-(Al,In)GaN层暴露于无H2环境。换言之，由本公开内容提供的方法不包括将p-(Al,In)GaN层暴露于能够使p-(Al,In)GaN层钝化的环境和/或使p-(Al,In)GaN层经历单独的活化步骤。
由本公开内容提供的方法也不包括横向活化步骤。由本公开内容提供的具有掩埋活化p-(Al,In)GaN层的结构或芯片可具有大于100μm×100μm、大于200μm×100μm、大于300μm×100μm或大于400μm×100um的最小横向尺寸，或者芯片可具有尺寸a×b，其中a和b中的每一者都大于100μm、大于200μm、大于300μm或大于400μm。
在常规的RPCVD工艺中，半导体在低压下生长，例如在低于10Torr的压力下。在由本公开内容提供的方法中，半导体生长工艺涉及使用宽范围的压力，例如在大于100Torr的压力下以及在0.1Torr至10Torr的压力下。高压范围有利于预生长表面的清洁和改性，这些步骤非常适合于更高的压力，同时随后将晶片暴露于RPCVD条件以进行低温生长。与使用其他生长技术制造的那些隧道结相比，这种低压和高压范围的组合能够提供优异的高品质隧道结。例如，在小于300Torr的H2分压和小于900℃的衬底温度下将p-(Al,In)GaN层暴露于H2、NH3或其组合可以用作清洁步骤，其可以帮助产生高品质的隧道结。使用能够在高压下使用且无等离子体并且可以切换到低压的RPCVD反应器可以改善隧道结的性能。
由本公开内容提供的方法可用于制造具有高品质掩埋活化p-(Al,In)GaN层的结构。
掩埋活化p-(Al,In)GaN层和包括掩埋活化p-(Al,In)GaN层(例如n/p-(Al,In)GaN隧道结)的结构可以并入任何合适的半导体器件中。
例如，由本公开内容提供的n/p-(Al,In)GaN隧道结可以并入包括两个或更多个二极管的器件中并且可以用于互连二极管。
例如，LED、激光二极管、光伏器件、光电子器件、多结太阳能电池、晶体管和功率转换器可以包含由本公开内容提供的一个或多个n/p-(Al,In)GaN隧道结。
包括由本公开内容提供的n/p-(Al,In)GaN隧道结的半导体器件可以包括堆叠光电器件，例如，堆叠LED结构、堆叠激光二极管结构、多结太阳能电池、堆叠晶体管或堆叠功率转换器。堆叠意味着光电子器件具有两个或更多个二极管或结，其可以使用由本公开内容提供的n/p-(Al,In)GaN隧道结互连。
因此，由本公开内容提供的半导体器件可包括使用本文公开的方法制造的掩埋活化p-(Al,In)GaN层和/或使用本文公开的方法制造的n/p-(Al,In)GaN。
n/p-(Al,In)GaN隧道结可用于代替导电膜，例如用于互连到半导体层的导电氧化铟锡(ITO)膜。因此，由本公开内容提供的半导体器件可包括导电层，该导电层包括n/p-(Al,In)GaN隧道结。
本发明的方面
本发明可以通过以下一个或多个方面进一步限定。
方面1.制造包括掩埋活化p-(Al,In)GaN层的半导体结构的方法，包括：(a)将镁掺杂的p-(Al,In)GaN层暴露于包括H2、NH3或其组合的气态混合物，其中，气态混合物具有小于760Torr的H2的分压，以提供经暴露的镁掺杂的p-(Al,In)GaN层；以及(b)在包括H2、NH3或其组合的环境中在经暴露的镁掺杂的p-(Al,In)GaN层上生长n-(Al,In)GaN层，以提供包括掩埋活化p-(Al,In)GaN层的半导体结构。
方面2.根据方面1的方法，其中，所述方法由以下组成：(a)将镁掺杂的p-(Al,In)GaN层暴露于包括H2、NH3或其组合的气态混合物，其中，H2的分压小于760Torr，以提供经暴露的镁掺杂的p-(Al,In)GaN层；以及(b)在包括H2、NH3或其组合的环境中在经暴露的镁掺杂的p-(Al,In)GaN层上生长n-(Al,In)GaN层，以提供包括掩埋活化p-(Al,In)GaN层的半导体结构。
方面3.根据方面1至2中任一个方面的方法，其中，在步骤(a)中，气态混合物不包括N2。
方面4.根据方面1至3中任一个方面的方法，其中，暴露包括将镁掺杂的p-(Al,In)GaN层暴露于小于300Torr的H2分压和小于900℃的温度。
方面5.根据方面1至4中任一个方面的方法，其中，镁掺杂的p-(Al,In)GaN层是镁掺杂的p-GaN层。
方面6.根据方面1至4中任一个方面的方法，其中，镁掺杂的p-(Al,In)GaN层是钝化p-(Al,In)GaN层。
方面7.根据方面1至6中任一个方面的方法，其中，镁掺杂的p-(Al,In)GaN层是部分活化p-(Al,In)GaN层。
方面8.根据方面1至6中任一个方面的方法，其中，镁掺杂的p-(Al,In)GaN层是完全活化p-(Al,In)GaN层。
方面9.根据方面1至8中任一个方面的方法，其中，镁掺杂的p-(Al,In)GaN层包括1E19cm-3至5E21cm-3的镁掺杂剂的浓度。
方面10.根据方面1至9中任一个方面的方法，其中，n-(Al,In)GaN层包括1E18cm-3至5E20cm-3的n型掺杂剂的浓度。
方面11.根据方面1至10中任一个方面的方法，其中，暴露镁掺杂的p-(Al,In)GaN层包括暴露少于5分钟。
方面12.根据方面1至11中任一个方面的方法，其中，H2的分压为1Torr至300Torr。
方面13.根据方面1至12中任一个方面的方法，其中，H2的分压大于10Torr。
方面14.根据方面1至12中任一个方面的方法，其中，H2的分压大于100Torr。
方面15.根据方面1至14中任一个方面的方法，其中，暴露镁掺杂的p-(Al,In)GaN层包括暴露于N2等离子体。
方面16.根据方面1至15中任一个方面的方法，其中，生长n-(Al,In)GaN层包括在其中H2的分压为0.1Torr至300Torr的环境中生长。
方面17.根据方面1至15中任一个方面的方法，其中，生长n-(Al,In)GaN层包括在其中H2的分压为0.1Torr至10Torr的环境中生长。
方面18.根据方面1至17中任一个方面的方法，其中，在步骤(a)之后；将温度降低到400℃至1,050℃的范围内，并且其中H2的分压为1Torr至300Torr。
方面19.根据方面1至18中任一个方面的方法，其中，(b)生长n-(Al,In)GaN层包括：在其中H2的分压大于N2的分压的环境中，通过RPCVD在经暴露的镁掺杂的p-(Al,In)GaN层上生长n-(Al,In)GaN层。
方面20.根据方面1至18中任一个方面的方法，其中，(b)生长n-(Al,In)GaN层由以下组成：在其中H2的分压大于N2的分压的环境中，通过RPCVD在经暴露的镁掺杂的p-(Al,In)GaN层上生长n-(Al,In)GaN层。
方面21.根据方面1至18中任一个方面的方法，其中，(b)生长n-(Al,In)GaN层包括：(i)在其中N2的分压大于H2的分压的环境中，通过RPCVD在经暴露的镁掺杂的p-(Al,In)GaN层上生长第一n-(Al,In)GaN层；以及(ii)在其中H2的分压大于N2的分压的环境中，通过RPCVD在第一n-(Al,In)GaN层上生长第二n-(Al,In)GaN层。
方面22.根据方面21的方法，其中，第一n-(Al,In)GaN层具有小于30nm的厚度。
方面23.根据方面21至22中任一个方面的方法，其中，第一n-(Al,In)GaN层具有小于10nm的厚度。
方面24.根据方面21至23中任一个方面的方法，其中，第二n-(Al,In)GaN层具有大于10nm的厚度。
方面25.根据方面21至24中任一个方面的方法，其中，(i)生长第一n-(Al,In)GaN层包括在0.2Torr至10Torr的N2分压以及500℃至1,050℃的温度下生长。
方面26.根据方面21至25中任一个方面的方法，其中，(ii)生长第二n-(Al,In)GaN层包括在H2和NH3存在下、在0.1Torr至10Torr的H2分压以及500℃至1,050℃的温度下生长。
方面27.根据方面1至18中任一个方面的方法，其中，(b)生长n-(Al,In)GaN层由以下组成：(i)在其中N2的分压大于H2的分压的环境中，通过RPCVD在经暴露的镁掺杂的p-(Al,In)GaN层上生长第一n-(Al,In)GaN层；以及(ii)在其中H2的分压大于N2的分压的环境中，通过RPCVD在第一n-(Al,In)GaN层上生长第二n-(Al,In)GaN层。
方面28.根据方面27的方法，其中，第一n-(Al,In)GaN层具有小于30nm的厚度。
方面29.根据方面27至28中任一个方面的方法，其中，第一n-(Al,In)GaN层具有小于10nm的厚度。
方面30.根据方面27至29中任一个方面的方法，其中，第二n-(Al,In)GaN层具有大于10nm的厚度。
方面31.根据方面27至30中任一个方面的方法，(i)生长第一n-(Al,In)GaN层包括在0.1Torr至10Torr的N2分压以及500℃至1,050℃的温度下生长。
方面32.根据方面27至31中任一个方面的方法，其中，(ii)生长第二n-(Al,In)GaN层包括在H2和NH3存在下、在0.1Torr至10Torr的H2分压以及500℃至1,050℃的温度下生长。
方面33.根据方面1至32中任一个方面的方法，还包括，在(b)生长n-(Al,In)GaN层之后；(c)在n-(Al,In)GaN层上面生长一个或多个半导体层。
方面34.根据方面33的方法，其中，(c)生长一个或多个半导体层包括在H2、NH3或其组合的存在下，在低于1,050℃的温度下生长一个或多个半导体层。
方面35.根据方面33的方法，其中，(c)生长一个或多个半导体层包括在氢存在下，在低于1,050℃的温度下生长一个或多个半导体层。
方面36.根据方面33至35中任一个方面的方法，其中，(c)生长一个或多个半导体层包括通过MOCVD生长。
方面37.根据方面33至35中任一个方面的方法，其中，(c)生长一个或多个半导体层包括通过RPCVD生长。
方面38.根据方面33至37中任一个方面的方法，其中，(c)生长一个或多个半导体层不包括使活化p-(Al,In)GaN层钝化。
方面39.根据方面1至38中任一个方面的方法，其中，掩埋活化p-(Al,In)GaN层具有大于100μm的最小尺寸。
方面40.根据方面1至39中任一个方面的方法，其中，所述方法不包括使p-(Al,In)GaN层横向活化。
方面41.根据方面1至40中任一个方面的方法，其中，所述方法不包括将p-(Al,In)GaN层暴露于其中温度高于800℃且H2的分压小于1Torr的环境。
方面42.根据方面1至41中任一个方面的方法，其中，所述方法不包括将p-(Al,In)GaN层暴露于能够使钝化p-(Al,In)GaN层活化的环境。
方面43.根据方面1至42中任一个方面的方法，其中，所述方法不包括将掩埋p-(Al,In)GaN层暴露于活化步骤。
方面44.半导体器件，包括通过方面1至43中任一方面的方法制造的半导体结构。
方面45.根据方面44的半导体器件，其中，半导体器件包括堆叠光电子结构。
方面46.根据方面45的半导体器件，其中，堆叠光电子结构包括堆叠LED结构、堆叠激光二极管结构、多结太阳能电池、堆叠晶体管或堆叠功率转换器。
方面47.根据方面44至46中任一方面的半导体器件，其中，半导体器件包括LED、激光二极管、光伏器件、光电子器件、太阳能电池结、晶体管或功率转换器。
方面48.根据方面44至46中任一方面的半导体器件，其中，半导体结构包括隧道结、导电层或其组合。
方面49.n/p-(Al,In)GaN隧道结，包括通过方面1至43中任一方面的方法制造的半导体结构。
方面50.根据方面49的隧道结，其中，n/p-(Al,In)GaN隧道结的特征在于横跨n/p-(Al,In)GaN隧道结的电压降在10A/cm2下小于0.3V。
方面51.根据方面49的隧道结，其中，n/p-(Al,In)GaN隧道结的特征在于横跨n/p-(Al,In)GaN隧道结的电压降在10A/cm2下小于0.1V。
方面52.半导体器件，包括方面49至51中任一方面的隧道结。
方面53.根据方面52的半导体器件，其中，半导体器件包括堆叠光电子结构。
方面54.根据方面53的半导体器件，其中，堆叠光电子结构包括堆叠LED结构、堆叠激光二极管结构、多结太阳能电池、堆叠晶体管或堆叠功率转换器。
方面55.根据方面54的半导体器件，其中，半导体器件包括LED、激光二极管、光伏器件、光电子器件、太阳能电池结、晶体管或功率转换器。
方面1A.制造包括掩埋活化p-(Al,In)GaN层的半导体结构的方法，包括：(a)将镁掺杂的p-(Al,In)GaN层暴露于包括H2、NH3或其组合的气态混合物，其中，气态混合物具有小于760Torr的H2的分压，以提供经暴露的镁掺杂的p-(Al,In)GaN层；以及(b)在其中H2的分压大于N2的分压的环境中，通过RPCVD在经暴露的镁掺杂的p-(Al,In)GaN层上生长n-(Al,In)GaN层，以提供包括掩埋活化p-(Al,In)GaN层的半导体结构。
方面2A.根据方面1A的方法，其中，所述方法由步骤(a)和(b)组成。
方面3A.根据方面1A至2A中任一方面的方法，其中，在步骤(a)中，气态混合物不包括N2。
方面4A.根据方面1A至3A中任一个方面的方法，其中，暴露包括将镁掺杂的p-(Al,In)GaN层暴露于小于300Torr的H2的分压和低于900℃的温度。
方面5A.根据方面1A至4A中任一个方面的方法，其中，镁掺杂的p-(Al,In)GaN层包括1E19cm-3至5E21cm-3的镁掺杂剂的浓度。
方面6A.根据方面1A至5A中任一个方面的方法，其中，暴露镁掺杂的p-(Al,In)GaN层包括暴露少于5分钟。
方面7A.根据方面1A至6A中任一个方面的方法，其中，在步骤(a)中，H2的分压为1Torr至300Torr。
方面8A.根据方面1A至7A中任一个方面的方法，其中，在步骤(b)中，H2的分压为0.1Torr至300Torr。
方面9A.根据方面1A至8A中任一个方面的方法，其中，暴露镁掺杂的p-(Al,In)GaN层包括暴露于N2等离子体。
方面10A.根据方面1A至9A中任一个方面的方法，其中，镁掺杂的p-(Al,In)GaN层是钝化p-(Al,In)GaN层。
方面11A.根据方面1A至9A中任一个方面的方法，其中，镁掺杂的p-(Al,In)GaN层是至少部分活化p-(Al,In)GaN层。
方面12A.根据方面1A至11A中任一个方面的方法，其中，(b)生长n-(Al,In)GaN层由以下组成：在其中H2的分压大于N2的分压的环境中，通过RPCVD在经暴露的镁掺杂的p-(Al,In)GaN层上生长n-(Al,In)GaN层。
方面13A.根据方面1A至12A中任一个方面的方法，其中，步骤(b)包括：(b1)在其中N2的分压大于H2的分压的环境中，通过RPCVD在经暴露的镁掺杂的p-(Al,In)GaN层上生长第一n-(Al,In)GaN层；以及(b2)在其中H2的分压大于N2的分压的环境中，通过RPCVD在第一n-(Al,In)GaN层上生长第二n-(Al,In)GaN层。
方面14A.根据方面13A的方法，其中，所述方法由步骤(a)、(b1)和(b2)组成。
方面15A.根据方面13A至14A中任一个方面的方法，其中，第一n-(Al,In)GaN层具有小于30nm的厚度。
方面16A.根据方面13A至15A中任一个方面的方法，其中，镁掺杂的p-(Al,In)GaN层包括1E19cm-3至5E21cm-3的镁掺杂剂的浓度。
方面17A.根据方面13A至16A中任一个方面的方法，其中，在步骤(b1)中，N2的分压为0.1Torr至300Torr。
方面18A.根据方面13A至17A中任一个方面的方法，其中，在步骤(b1)中，N2的分压为0.1Torr至10Torr并且温度为500℃至1,050℃。
方面19A.根据方面13A至18A中任一个方面的方法，其中，在步骤(b2)中，生长第二n-(Al,In)GaN层包括在H2和NH3存在下、在0.1Torr至10Torr的H2分压以及500℃至1,050℃的温度下生长。
方面20A.根据方面1A至19A中任一个方面的方法，还包括，在(b)生长n-(Al,In)GaN层之后；(c)在n-(Al,In)GaN层上面生长一个或多个半导体层。
方面21A.根据方面20A的方法，其中，(c)生长一个或多个半导体层包括在H2、NH3或其组合的存在下、在低于1,050℃的温度下生长一个或多个半导体层。
方面22A.根据方面1A至21A中任一个方面的方法，其中，掩埋活化p-(Al,In)GaN层具有大于100μm的最小横向尺寸。
方面23A.根据方面1A至22A中任一个方面的方法，其中，包含掩埋活化p-(Al,In)GaN层的n/p-(Al,In)GaN隧道结的特征在于横跨n/p-(Al,In)GaN隧道结的电压降在10A/cm2下小于0.3V。
方面24A.半导体器件，包括通过方面1A至23A中任一方面的方法制造的半导体结构。
方面25A.根据方面24A的半导体器件，其中，半导体器件包括堆叠光电子结构、LED、激光二极管、光伏器件、光电子器件、太阳能电池结、晶体管或功率转换器。
方面26A.n/p-(Al,In)GaN隧道结，包括通过方面1A至25A中任一方面的方法制造的半导体结构。
方面27A.半导体器件，包括权利要求26A的隧道结。
方面28A.根据权利要求27A的半导体器件，其中，半导体器件包括堆叠光电子结构。
方面29A.根据权利要求28A的半导体器件，其中，堆叠光电子结构包括堆叠LED结构、堆叠激光二极管结构、多结太阳能电池、堆叠晶体管或堆叠功率转换器。
实施例
通过参考以下实施例进一步说明由本公开内容提供的实施方式，所述实施例描述了由本公开内容提供的半导体、半导体器件和方法。对于本领域技术人员显而易见的是，在不背离本公开内容的范围的情况下，可以对材料和方法实施许多调整。
实施例1
一般方法
本文描述的RPCVD层通常以较低的相对生长速率以及在较低的温度(与例如MOCVD相比)和在氮等离子体下生长。生长环境可以是氢气、氮气和其他气体的混合物，但是(i)主要是NH3，或(ii)主要是H2，和/或(iii)主要是NH3和H2的混合物。进一步的细节在下文提供。
实施例2
设计以下实验以证实使用RPCVD来生长用于隧道结(TJ)应用的掩埋但活化的p-GaN层。使用RPCVD和MOCVD在2英寸图案化蓝宝石衬底上的商用获得的MOCVD生长的蓝色LED上生长TJ结构(形成如图3A至图3C和图4A至图4C所示的三个结构，分别表示具有和不具有InGaN盖的结构)。这种MOCVD生长的蓝色LED可以从许多商用来源获得，包括Veeco、AMEC、Lumileds等。
使用晶片上电致发光(EL)快速测试方法测量最终器件。通过划线穿过层以暴露下部n-GaN层并填充铟锡焊料来制造n触点。顶部触点使用铟球制成并在热板上退火10秒。在顶部触点周围形成平缓的方形划线(2mm×2mm)以隔离触点，使得顶部触点与底部触点之间的唯一电连接是经由下部n-GaN层。这防止了电流经由顶部n-GaN层在两个触点之间横向传导。
通过扫描从0mA至500mA的正向偏置电流并使用位于衬底下方的功率计记录光输出功率(LOP)来进行EL测量。对于通过MOCVD和RPCVD生长的结构，以及还针对原始源晶片，比较EL。原始源晶片的触点以与TJ结构相同的方式制备。
商用LED有两种不同的终端可利用。第一种是用高掺杂(p++)GaN:Mg层终止(如在工业中通常使用的)。第二种具有额外的1nm厚的InGaN:Si触点层，以改善裸LED的接触电阻(如在工业中通常用于ITO接触的)。为了完整，在两种结构(具有和不具有n-InGaN触点层)上测试TJ过度生长。
测试结果在图5A至图5D(针对图3A至图3C的结构的结果)和图6A至图6D(针对图4A至图4C的结构的结果)中以图形方式示出，并且表1和表2分别呈现了图3A至图3C和图4A至图4C的结构的数据。表中的文本颜色对应于图5A至图5D和图6A至图6D的图形中的线迹的颜色。
表1.图3A至图3C的结构的EL数据
1 MOCVD生长的蓝色LED参考没有顶部ITO层。
表2.图4A至图4C的结构的EL数据
1 在施加的电压范围内没有LOP。
图5A至图5D和图6A至图6D以及表1和表2中所示的结果表明，与裸LED(结构1)相比，在根据本发明的RPCVD条件下生长的TJ结构(每个试验中的结构3)显示出可比较的LOP，并且还显示出比较低的Vf。可比较的LOP表示将足够量的空穴注入活化区域以进行再结合，而低Vf表示横跨TJ的电压降以及横跨掩埋p-GaN层的电压降是小的。这两个观察结果都表明掩埋p-GaN层在TJ生长期间保持完全活化。
图5A至图5D示出了具有n-InGaN盖的图3A至图3C中所示结构的测试结果的图形表示，其中，实线涉及图3A中所示结构的MOCVD生长的蓝色LED，点线涉及图3B中所示的MOCVD完成结构，以及虚线涉及图3C中所示的RPCVD完成结构。
图6A至图6D示出了不具有n-InGaN盖的图4A至图4C中所示结构的测试结果的图形表示，其中，实线涉及图4A中所示结构的MOCVD生长的蓝色LED，以及虚线涉及图4C中所示的RPCVD完成结构。
相比之下，在图5A至图5D和表1中，可以看到仅通过MOCVD(每个实验中的结构2)生长的TJ结构，显示更高的Vf和更低的LOP，表明与钝化或部分钝化的掩埋p-GaN层有关的差的空穴注入效率和高的串联电阻。另外，LOP和Vf在测量期间是不稳定的，这是常规的具有钝化或部分钝化p-GaN层的LED器件。
对于具有和不具有n-InGaN触点层的两个实验，RPCVD TJ结构与裸LED(结构1)相比显示出良好的LOP和Vf。仅在没有n-InGaN层的结构上测试MOCVD生长的TJ。
实施例3
图7中所示的结构是在MOCVD生长的p-GaN层上过度生长的单个RPCVD n-GaN层的实例，使得p-GaN层在生长结束时变得和/或保持活化。第一结构(在左侧)表示在完整MOCVDLED上的过度生长。第二结构(在右侧)表示在仅包含缓冲层和p-GaN层(无活化区域)的简化结构上的过度生长。表3中提供了用于通过由本公开内容提供的方法形成的这些结构的生长的工艺条件。
表3.用于测试图7中的结构的工艺条件
1 N2流不包括N2等离子体流。
由于使用混合MOCVD/RPCVD生长方法，本发明提供了许多显著的益处。特别地，RPCVD的使用允许在原生的掺杂半导体层中在不损害潜在温度敏感层(例如含铟活性层)的温度下实现高载流子浓度和高载流子迁移率。与MOCVD生长相比，由于在低生长温度下实现的低掺杂剂扩散，在RPCVD条件下生长的隧道结处也可以实现锐利的镁分布。最后，该方法允许掩埋p型半导体层处于活化状态并且保持这种方式，这归因于n型层RPCVD过度生长，即使后续结构要在MOCVD富氢条件下生长。
实施例4
具有位于上面的n-p GaN隧道结的商用LED的性能
通过生长n/p-GaN隧道结并测量器件性能来确定根据由本公开内容提供的方法制造的掩埋活化p-GaN层的品质。
图8和图9示出了用于评估使用由本公开内容提供的方法制造的n/p-(Al,In)GaN隧道结和掩埋活化p-(Al,In)GaN层的性能的器件结构。
图8示出了商用蓝色MQW LED的剖视图，其包括蓝宝石衬底801、u-GaN层802、n-GaN层803、多量子阱层804、p-GaN层805和p++-GaN盖层806。电触点807A和807B分别与n-GaN层803和p++-GaN盖层806互连。
图9示出了器件结构的剖视图，器件结构包括图8的商用MQW LED结构，并且其过度生长有15nm厚的n++-GaN层和200nm厚的n-GaN层以形成隧道结B。在生长n掺杂的GaN层之前，根据由本公开内容提供的方法将p++-GaN层暴露于NH3:H2环境、然后暴露于N2等离子体，然后在RPCVD条件下生长n掺杂的GaN层。
图9示出了商用蓝色MQW LED的层，其包括蓝宝石衬底901、u-GaN层902、n-GaN层903、多量子阱层904、p-GaN层905和p++-GaN盖层906。15nm厚、RP-CVD生长的n++-GaN层908覆盖p++-GaN层，200nm厚、RP-CVD生长的n-GaN层909覆盖n++-GaN层908。电触点907A和907B分别与掩埋n-GaN层903和最上面的n-GaN层909互连。
图8和图9中所示的器件结构包括直到顶部p++-GaN层的相同的层，因此器件性能的任何差异可归因于p++-GaN层上方的层。
理想情况下，希望测量整个LED结构的性能。然而，这需要与p++-GaN表面形成欧姆接触，其是难以实现的并且预期会导致非无关的接触电阻。另一方面，直接测量隧道结的性质要求与最上面的n-GaN表面形成欧姆接触，其通常更容易并且不太可能促成显著的接触电阻，并且还使器件工艺步骤的数量最小化。
然而，如果具有n/p-GaN隧道结的器件的Vf和光输出(LOP)与没有n/p-GaN隧道结的相同LED器件的Vf和LOP一样好或更好，则可以推断出掩埋p-GaN层一定是活化的。然而，相反的情况并不一定如此。显示出差的Vf和LOP的隧道结可能是钝化p-GaN层的结果和/或可能是由于具有低隧穿概率的质量差的n/p-GaN隧道结。
图10示出了图8和9中所示器件的JV曲线。与没有位于上面的n/p-GaN隧道结的商用LED在5A/cm2电流密度下的5.35V电压相比，具有隧道结的LED在5A/cm2电流密度下表现出4.75V电压。该结果表明掩埋p-GaN层是活化的。
实施例5
预生长处理条件对具有位于上面的n/p-GaN隧道结的商用MQW LED性能的影响
使用图8和图9中所示的半导体结构评估各种预生长处理条件的效果。
从如实施例4中所述的商用蓝色MQW LED开始，最上面的p++-GaN层首先在各种条件下暴露。
在指定的工艺条件下，通过RPCVD在经暴露的p++-GaN层上生长15nm厚的n++-GaN层(掺杂剂浓度～1.0E20cm-3)。为了完成n/p-GaN隧道结，在指定的工艺条件下，还通过RPCVD在n++-GaN层上生长50nm厚的n-GaN层(掺杂剂浓度约2.0E19cm-3)。位于上面的n++/n-GaN层的结构如图11所示。
用于制造n/p-GaN隧道结的工艺条件如图17所示(表4)。图17(表4)也示出了与没有位于上面的n/p-GaN隧道结的相应LED相比的LOP、Vf以及Vf变化(ΔVf)。
商用全LED在p+-GaN层上具有ITO层。
图12A示出了具有ITO层的商用全MQW LED(虚线)以及具有TJ的MQW LED(实线)的IV曲线。在生长n++-和n-GaN层之前，LED的最上面的p-GaN层暴露于NH3和N2。
图12B示出了部分MQW LED的IV曲线，其具有在n++/n-GaN层沉积之前(虚线)和之后(实线)通过MOCVD在最上面的LED层上生长的p+/p-GaN层。在生长n++/n-GaN层之前，将最上面的p-GaN层暴露于NH3和N2。工艺条件和性能特征如图17(表4)所示，并对应于工艺条件A。
图13A示出了商用全LED的IV曲线，包括将p-GaN层暴露于NH3:H2环境以及使用RPCVD过度生长n++/n-GaN层。
图13B示出了商用部分LED上的1TS p-GaN的IV曲线，包括将p-GaN层暴露于NH3:H2环境以及使用RPCVD过度生长n++/n-GaN层。工艺条件和性能特征如图17(表4)所示，并对应于工艺条件B。
图14A示出了商用全LED的IV曲线，包括将p-GaN层暴露于N2环境以及使用RPCVD过度生长n++/n-GaN层。
图14B示出了商用部分LED上的1TS p-GaN的IV曲线，包括将p-GaN层暴露于N2环境以及使用RPCVD过度生长n++/n-GaN层。工艺条件和性能特征如图17(表4)所示，并对应于工艺条件C。
图13A和图13B中所示的结果表明，暴露于NH3和H2环境表现得更好，MQW LED处于较高电流，从而证实下面的掩埋p-GaN层是活化的，并且即使当在预期产生钝化p-GaN层的MOCVD条件下生长时，使用由本公开内容提供的方法产生高品质的掩埋活化p-GaN层。
图15示出了根据工艺条件B(图17，表4)处理的LED器件的LOP与电流，并且对应于具有图13A和图13B中所示的IV曲线的器件。图15中所示的结果表明，与在ITO膜上生长的LED n-GaN层相比，使用工艺条件B制造并根据由本公开内容提供的方法制造的隧道结在相同电流下表现出略高的LOP。
图16A和图16B分别示出了具有位于上面的n/p-GaN隧道结和不具有位于上面的n/p-GaN隧道结的LED的电致发光图像的照片，所述位于上面的n/p-GaN隧道结根据由本公开内容提供的方法并使用工艺条件B制造。图16A和图16B中所示的图像分别是针对图13A和图13B中所示的器件而获得的。电致发光的品质相当，证明了n/p-隧道结不会降低LED的性能，从而证实了p-GaN层是活化的。
最后，应该注意，存在实现本文公开的实施方式的替代方式。因此，本文的实施方式被认为是说明性的而非限制性的。此外，权利要求不限于文中给出的细节，并且有权获得它们的全部范围及其等同范围。

Claims (17)

1.制造包括掩埋活化p-(Al,In)GaN层的半导体结构的方法，包括：
(a)将镁掺杂的p-(Al,In)GaN层暴露于包括H2、NH3或其组合的气态混合物，以提供经暴露的镁掺杂的p-(Al,In)GaN层，其中所述气态混合物具有小于760Torr的H2的分压；以及
(b)通过RPCVD在所述经暴露的镁掺杂的p-(Al,In)GaN层上生长n-(Al,In)GaN层，
从而提供包括掩埋活化p-(Al,In)GaN层的半导体结构。
2.根据权利要求1所述的方法，其中(b)生长所述n-(Al,In)GaN层包括在其中H2的分压大于N2的分压的环境中，通过RPCVD在所述经暴露的镁掺杂的p-(Al,In)GaN层上生长所述n-(Al,In)GaN层。
3.根据权利要求1所述的方法，其中(b)生长所述n-(Al,In)GaN层包括在其中H2的分压是0.1Torr至300Torr的环境中，通过RPCVD在所述经暴露的镁掺杂的p-(Al,In)GaN层上生长所述n-(Al,In)GaN层。
4.根据权利要求1所述的方法，其中步骤(b)包括：
(b1)在其中N2的分压大于H2的分压的环境中，通过RPCVD在所述经暴露的镁掺杂的p-(Al,In)GaN层上生长第一n-(Al,In)GaN层；以及
(b2)在其中H2的分压大于N2的分压的环境中，通过RPCVD在所述第一n-(Al,In)GaN层上生长第二n-(Al,In)GaN层。
5.根据权利要求1所述的方法，其中在步骤(a)中，暴露所述镁掺杂的p-(Al,In)GaN层包括暴露于N2等离子体。
6.根据权利要求1所述的方法，其中在步骤(a)之后进行步骤(b)，没有任何介于中间的步骤。
7.根据权利要求1所述的方法，其中暴露包括将所述镁掺杂的p-(Al,In)GaN层暴露于小于300Torr的H2的分压和高于700℃的温度。
8.根据权利要求1所述的方法，其中
在步骤(a)中，所述H2的分压为1Torr至300Torr；或者
其中在步骤(b)中，H2的分压为0.1Torr至300Torr。
9.根据权利要求1所述的方法，其中步骤(b)生长所述n-(Al,In)GaN层由以下组成：在其中H2的分压大于N2的分压的环境中，通过RPCVD在所述镁掺杂的p-(Al,In)GaN层上生长n-(Al,In)GaN层。
10.根据权利要求1所述的方法，其中暴露包括将所述镁掺杂的p-(Al,In)GaN层暴露于小于300Torr的H2的分压和高于900℃的温度。
11.根据权利要求1所述的方法，其中暴露所述镁掺杂的p-(Al,In)GaN层包括暴露小于5分钟。
12.根据权利要求1所述的方法，其中所述H2的分压是1Torr至300Torr。
13.根据权利要求1所述的方法，其中在步骤(a)之后，将温度降低至400℃至1050℃并且其中H2的分压是1Torr至300Torr。
14.根据权利要求1所述的方法，其中所述半导体结构包括堆叠LED结构、堆叠激光二极管结构、多结太阳能电池、堆叠晶体管或堆叠功率转换器。
15.根据权利要求1所述的方法，其中所述半导体结构包括隧道结、导电层或其组合。
16.半导体器件，包括通过权利要求1至15中任一项所述的方法制造的半导体结构。
17.通过权利要求1至15中任一项所述的方法制造的半导体结构。
CN201880082533.5A 2017-11-07 2018-11-06 掩埋活化p-(Al,In)GaN层 Active CN111512451B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310979804.XA CN116995153A (zh) 2017-11-07 2018-11-06 掩埋活化p-(Al,In)GaN层

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AU2017904517 2017-11-07
AU2017904517A AU2017904517A0 (en) 2017-11-07 Method for overgrowth on p-type semiconductor layers
PCT/US2018/059475 WO2019094391A2 (en) 2017-11-07 2018-11-06 Buried activated p-(al,in)gan layers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310979804.XA Division CN116995153A (zh) 2017-11-07 2018-11-06 掩埋活化p-(Al,In)GaN层

Publications (2)

Publication Number Publication Date
CN111512451A CN111512451A (zh) 2020-08-07
CN111512451B true CN111512451B (zh) 2023-08-22

Family

ID=66328953

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310979804.XA Pending CN116995153A (zh) 2017-11-07 2018-11-06 掩埋活化p-(Al,In)GaN层
CN201880082533.5A Active CN111512451B (zh) 2017-11-07 2018-11-06 掩埋活化p-(Al,In)GaN层

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310979804.XA Pending CN116995153A (zh) 2017-11-07 2018-11-06 掩埋活化p-(Al,In)GaN层

Country Status (8)

Country Link
US (4) US10355165B2 (zh)
EP (2) EP3707756B1 (zh)
JP (2) JP7003282B2 (zh)
KR (2) KR102383970B1 (zh)
CN (2) CN116995153A (zh)
AU (2) AU2018365942B2 (zh)
TW (1) TWI756540B (zh)
WO (1) WO2019094391A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017201363A1 (en) 2016-05-20 2017-11-23 Lumileds Llc Methods for using remote plasma chemical vapor deposition (rp-cvd) and sputtering deposition to grow layers in light emitting devices
CN116995153A (zh) * 2017-11-07 2023-11-03 盖利姆企业私人有限公司 掩埋活化p-(Al,In)GaN层
FR3082053B1 (fr) * 2018-05-29 2020-09-11 Commissariat Energie Atomique Procede de fabrication d’une diode electroluminescente de type gan
US10985259B2 (en) * 2018-12-07 2021-04-20 Gan Systems Inc. GaN HEMT device structure and method of fabrication
US11600496B2 (en) 2019-11-19 2023-03-07 Northwestern University In-situ p-type activation of III-nitride films grown via metal organic chemical vapor deposition
CN111208402B (zh) * 2020-01-17 2021-05-04 吉林大学 一种独立调控半导体量子阱自旋轨道耦合参数的方法
US11469348B1 (en) * 2020-03-09 2022-10-11 Odyssey Semiconductor, Inc. Beryllium doped GaN-based light emitting diode and method
US11848359B2 (en) * 2020-03-19 2023-12-19 Ohio State Innovation Foundation Method of forming lateral pn junctions in III-nitrides using p-type and n-type co-doping and selective p-type activation and deactivation
CN111952424B (zh) * 2020-08-11 2022-06-14 吴小明 一种具有P面钝化层的AlGaInN基LED制备方法
CN116711167A (zh) * 2021-01-20 2023-09-05 索尼半导体解决方案公司 表面发射激光器
CN114361307A (zh) * 2021-03-16 2022-04-15 兆劲科技股份有限公司 一种发光元件
CN114361306A (zh) * 2021-03-16 2022-04-15 兆劲科技股份有限公司 一种发光元件
JP7419651B2 (ja) * 2021-07-14 2024-01-23 日亜化学工業株式会社 発光素子の製造方法
TWI808477B (zh) * 2021-09-01 2023-07-11 奈盾科技股份有限公司 半導體裝置的製造方法
CN114823850B (zh) * 2022-04-15 2023-05-05 晶通半导体(深圳)有限公司 P型混合欧姆接触的氮化镓晶体管
CN117174802B (zh) * 2023-11-02 2024-02-20 江西兆驰半导体有限公司 发光二极管的外延结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315818A (ja) * 1999-04-30 2000-11-14 Sanken Electric Co Ltd 半導体装置の製造方法
TW548725B (en) * 2001-06-11 2003-08-21 Lumileds Lighting Llc Activating acceptors in buried p-type GaN layers

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888886A (en) 1997-06-30 1999-03-30 Sdl, Inc. Method of doping gan layers p-type for device fabrication
US5926726A (en) * 1997-09-12 1999-07-20 Sdl, Inc. In-situ acceptor activation in group III-v nitride compound semiconductors
KR100380536B1 (ko) * 2000-09-14 2003-04-23 주식회사 옵토웰 터널접합 구조를 가지는 질화물반도체 발광소자
AU2003299899A1 (en) * 2002-12-27 2004-07-29 General Electric Company Gallium nitride crystal, homoepitaxial gallium-nitride-based devices and method for producing same
KR100765004B1 (ko) * 2004-12-23 2007-10-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP4720441B2 (ja) * 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
US20070196938A1 (en) * 2006-02-20 2007-08-23 Masahiro Ogawa Nitride semiconductor device and method for fabricating the same
TW200741044A (en) * 2006-03-16 2007-11-01 Toyoda Gosei Kk Semiconductor substrate, electronic device, optical device, and production methods therefor
JP2008226906A (ja) * 2007-03-08 2008-09-25 Sharp Corp 窒化物半導体発光素子
JP2008227073A (ja) 2007-03-12 2008-09-25 Rohm Co Ltd 窒化物半導体積層構造の形成方法および窒化物半導体素子の製造方法
TW200903805A (en) 2007-05-24 2009-01-16 Univ California Polarization-induced barriers for N-face nitride-based electronics
JPWO2008153130A1 (ja) * 2007-06-15 2010-08-26 ローム株式会社 窒化物半導体発光素子及び窒化物半導体の製造方法
CN101604665A (zh) * 2007-07-20 2009-12-16 镓力姆企业私人有限公司 用于氮化物基膜以及其制造的掩埋接触器件
KR101012515B1 (ko) 2007-08-20 2011-02-08 렌슬러 폴리테크닉 인스티튜트 질화물 반도체 발광소자
US20110027973A1 (en) 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
EP2518783B1 (en) * 2009-12-21 2016-04-13 Kabushiki Kaisha Toshiba Nitride semiconductor light-emitting element and method for manufacturing same
US20110204376A1 (en) * 2010-02-23 2011-08-25 Applied Materials, Inc. Growth of multi-junction led film stacks with multi-chambered epitaxy system
DE102010002966B4 (de) 2010-03-17 2020-07-30 Osram Opto Semiconductors Gmbh Laserdiodenanordnung und Verfahren zum Herstellen einer Laserdiodenanordnung
US20120015502A1 (en) 2010-07-14 2012-01-19 Jie Cui p-GaN Fabrication Process Utilizing a Dedicated Chamber and Method of Minimizing Magnesium Redistribution for Sharper Decay Profile
JP2012104677A (ja) * 2010-11-11 2012-05-31 Toshiba Corp 半導体発光素子の製造方法
US8653550B2 (en) 2010-12-17 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Inverted light emitting diode having plasmonically enhanced emission
US20120258580A1 (en) * 2011-03-09 2012-10-11 Applied Materials, Inc. Plasma-assisted mocvd fabrication of p-type group iii-nitride materials
US20120315741A1 (en) * 2011-06-13 2012-12-13 Jie Su Enhanced magnesium incorporation into gallium nitride films through high pressure or ald-type processing
JP5995302B2 (ja) * 2011-07-05 2016-09-21 パナソニック株式会社 窒化物半導体発光素子の製造方法
WO2013009552A2 (en) 2011-07-08 2013-01-17 RoseStreet Labs Energy, LLC Multi-color light emitting devices with compositionally graded cladding group iii-nitride layers grown on substrates
US20130256681A1 (en) 2012-04-02 2013-10-03 Win Semiconductors Corp. Group iii nitride-based high electron mobility transistor
US20150167162A1 (en) 2012-07-13 2015-06-18 Gallium Enterprises Pty Ltd Apparatus and method for film formation
JP5383880B1 (ja) * 2012-08-13 2014-01-08 株式会社東芝 窒化物半導体層の製造方法及び半導体発光素子の製造方法
GB201217617D0 (en) * 2012-10-02 2012-11-14 Kappers Menno Semiconductor materials
TWI602315B (zh) 2013-03-08 2017-10-11 索泰克公司 具有經組構成效能更佳之低帶隙主動層之感光元件及相關方法
US9177708B2 (en) 2013-06-14 2015-11-03 Varian Semiconductor Equipment Associates, Inc. Annular cooling fluid passage for magnets
CN103545405B (zh) * 2013-11-11 2016-03-30 天津三安光电有限公司 氮化物发光二极管
KR102279673B1 (ko) 2014-01-15 2021-07-21 갈리움 엔터프라이지즈 피티와이 엘티디 필름 내의 불순물의 감소를 위한 장치 및 방법
JP2015162631A (ja) * 2014-02-28 2015-09-07 サンケン電気株式会社 発光素子
JP6472093B2 (ja) * 2014-03-31 2019-02-20 国立研究開発法人理化学研究所 紫外線発光素子及びそれを用いた電気機器
JP5983684B2 (ja) 2014-07-02 2016-09-06 ウシオ電機株式会社 Ｌｅｄ素子
JP6001756B2 (ja) * 2014-12-08 2016-10-05 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
JPWO2016143653A1 (ja) * 2015-03-06 2018-01-18 スタンレー電気株式会社 Ｉｉｉ族窒化物積層体、及び該積層体を有する発光素子
US11217722B2 (en) 2015-07-10 2022-01-04 The Regents Of The University Of California Hybrid growth method for III-nitride tunnel junction devices
JP6092961B2 (ja) * 2015-07-30 2017-03-08 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US10685835B2 (en) 2015-11-04 2020-06-16 The Regents Of The University Of California III-nitride tunnel junction with modified P-N interface
US10157736B2 (en) 2016-05-06 2018-12-18 Lam Research Corporation Methods of encapsulation
WO2017201363A1 (en) 2016-05-20 2017-11-23 Lumileds Llc Methods for using remote plasma chemical vapor deposition (rp-cvd) and sputtering deposition to grow layers in light emitting devices
EP3459117B1 (en) 2016-05-20 2021-04-14 Lumileds LLC Method of forming a p-type layer for a light emitting device
US20200127163A1 (en) * 2016-06-16 2020-04-23 Sciocs Company Limited Nitride semiconductor template, method for manufacturing nitride semiconductor template, and method for manufacturing nitride semiconductor free-standing substrate
CN116995153A (zh) 2017-11-07 2023-11-03 盖利姆企业私人有限公司 掩埋活化p-(Al,In)GaN层

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315818A (ja) * 1999-04-30 2000-11-14 Sanken Electric Co Ltd 半導体装置の製造方法
TW548725B (en) * 2001-06-11 2003-08-21 Lumileds Lighting Llc Activating acceptors in buried p-type GaN layers

Also Published As

Publication number Publication date
CN116995153A (zh) 2023-11-03
KR102383970B1 (ko) 2022-04-11
KR102500059B1 (ko) 2023-02-14
US20190305174A1 (en) 2019-10-03
EP3707756B1 (en) 2022-08-24
US20190305173A1 (en) 2019-10-03
US10559711B2 (en) 2020-02-11
US10546972B2 (en) 2020-01-28
KR20200089279A (ko) 2020-07-24
EP3707756A2 (en) 2020-09-16
CN111512451A (zh) 2020-08-07
AU2018365942A1 (en) 2020-06-25
WO2019094391A3 (en) 2019-08-15
KR20220047667A (ko) 2022-04-18
AU2018365942B2 (en) 2021-04-08
AU2021204644A1 (en) 2021-07-29
WO2019094391A2 (en) 2019-05-16
EP4071835A1 (en) 2022-10-12
AU2021204644B2 (en) 2022-09-15
US20200127157A1 (en) 2020-04-23
TWI756540B (zh) 2022-03-01
US11081618B2 (en) 2021-08-03
JP7003282B2 (ja) 2022-02-04
US10355165B2 (en) 2019-07-16
US20190140134A1 (en) 2019-05-09
JP2021502713A (ja) 2021-01-28
JP7295935B2 (ja) 2023-06-21
TW202230604A (zh) 2022-08-01
TW202018858A (zh) 2020-05-16
JP2022040180A (ja) 2022-03-10

Similar Documents

Publication Publication Date Title
CN111512451B (zh) 掩埋活化p-(Al,In)GaN层
US9985177B2 (en) Ultraviolet light emitting devices and methods of fabrication
CN104919604B (zh) 氮化物半导体发光元件
US7875534B2 (en) Realizing N-face III-nitride semiconductors by nitridation treatment
CN103337573B (zh) 半导体发光二极管的外延片及其制造方法
US9130069B2 (en) Method for manufacturing nitride semiconductor layer and method for manufacturing semiconductor light emitting device
CN109860358A (zh) 一种氮化镓基发光二极管外延片及其制备方法
US9728680B2 (en) Optoelectronic device comprising microwires or nanowires
US9859457B2 (en) Semiconductor and template for growing semiconductors
TWI837568B (zh) 具有埋入式活化p-(Al,In)GaN層的半導體結構、半導體元件及其製造方法
KR101622097B1 (ko) 질화물계 반도체 발광소자 및 이의 제조 방법
Alam High Indium Concentration InGaN Multi-Quantum-Well-Based Blue-Green Light-Emitting Diodes Grown on InGaN “Semi-Bulk” Buffer
Van Den Broeck Engineering Strain for Improved III-Nitride Optoelectronic Device Performance.
CN116607210A (zh) 一种消除Ⅲ族氮化物材料中掺Mg记忆效应的外延生长方法
Browne Growth and Carrier Transport Studies of III-Nitride Alloys by Ammonia Molecular Beam Epitaxy

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant