TW202018858A - 埋入式活化p-(Al,In)GaN層 - Google Patents

埋入式活化p-(Al,In)GaN層 Download PDF

Info

Publication number
TW202018858A
TW202018858A TW108118593A TW108118593A TW202018858A TW 202018858 A TW202018858 A TW 202018858A TW 108118593 A TW108118593 A TW 108118593A TW 108118593 A TW108118593 A TW 108118593A TW 202018858 A TW202018858 A TW 202018858A
Authority
TW
Taiwan
Prior art keywords
gan layer
layer
torr
gan
patent application
Prior art date
Application number
TW108118593A
Other languages
English (en)
Other versions
TWI756540B (zh
Inventor
伊恩 曼
薩蒂亞納拉揚 巴利克
喬書亞 布朗
丹鈺 劉
Original Assignee
澳大利亞商蓋利姆企業私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2017904517A external-priority patent/AU2017904517A0/en
Application filed by 澳大利亞商蓋利姆企業私人有限公司 filed Critical 澳大利亞商蓋利姆企業私人有限公司
Publication of TW202018858A publication Critical patent/TW202018858A/zh
Application granted granted Critical
Publication of TWI756540B publication Critical patent/TWI756540B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種製造包括活化p-(Al,In)GaN層的半導體元件的方法包括：在不會使p-(Al,In)GaN層鈍化的條件下將p-(Al,In)GaN層暴露於H2 和/或NH3 的氣態成分。所述方法不包括使p-(Al,In)GaN層經歷在低氫或無氫環境中的單獨活化步驟。所述方法可用於製造埋入式活化n/p-(Al,In)GaN穿隧接面，該穿隧接面可以併入到電子元件中。

Description

埋入式活化p-(Al,In)GaN層
本公開內容涉及生長包括活化p-(Al,In)GaN層的半導體元件的方法，其包括將p-(Al,In)GaN層暴露於如H2 和/或NH3 的氣態成分，以提供具有活化p-(Al,In)GaN層的半導體結構，而無需在低氫或無氫環境中使用單獨的活化步驟。該方法可用於製造埋入式活化n/p-(Al,In)GaN穿隧接面，該穿隧接面可以併入電子元件中。
MOCVD生長的p-(Al,In)GaN形成Mg-H錯合物，其減少可用於傳導的自由空穴的數量，從而增加p-(Al,In)GaN層的電阻率。在MOCVD生長期間將氫引入p-(Al,In)GaN層是不可避免的，因為即使沉積載氣不包括H2 ，NH3 的離解也為Mg-H錯合物的形成提供了足夠的H2 。
在形成鈍化p-(Al,In)GaN層之後，可以通過在無H2 環境中（例如在N2 和/或O2 環境中）對p-(Al,In)GaN層進行熱退火來去除Mg-H錯合物。退火破壞Mg-H鍵，從p-(Al,In)GaN層中除去H2 並導致電阻率降低。調節鈍化p-(Al,In)GaN層以降低電阻率的製程被稱為使p-(Al,In)GaN層活化，並且所得的p-(Al,In)GaN層被稱為活化p-(Al,In)GaN層。
將活化p-(Al,In)GaN層再暴露於H2 和NH3 環境可以使Mg-H錯合物重新形成並因此使p-(Al,In)GaN層重新鈍化。
通常，在鈍化p-(Al,In)GaN層上沉積諸如n-(Al,In)GaN層的位於上面的半導體層之後，不可能使鈍化p-(Al,In)GaN層活化。由於H2 不能豎直擴散通過位於上面的n-(Al,In)GaN層，所以當在無H2 環境中於高溫下退火時，埋入式p-(Al,In)GaN層不能被熱活化。
為了使埋入式鈍化p-(Al,In)GaN層活化，可以將溝槽蝕刻到半導體結構中以暴露埋入式p-(Al,In)GaN層的邊緣，從而增強H2 在退火步驟期間橫向擴散並從溝槽的側壁逸出的能力。
此外，可以使用某些半導體生長方法(其中在生長過程中不存在H2 )直接生長活化p-(Al,In)GaN層。例如，其中H2 分壓低的分子束磊晶（MBE）可用於生長高品質的活化p-(Al,In)GaN層。然而，當在高溫下暴露於H2 時，例如當在較高生長壓力下在活化p-(Al,In)GaN層上生長半導體層時，活化p-(Al,In)GaN層可以變鈍化。例如，當活化p-(Al,In)GaN層是半導體元件的一部分並且堆積半導體層隨後使用採用H2 和/或NH3 作為載氣的MOCVD而生長時，上述情況可能發生。由於這些原因，不可能生長包括埋入式活化p-(Al,In)GaN層的半導體結構，其中使用金屬有機化學氣相沉積（MOCVD）生長緊鄰p-(Al,In)GaN層上方的半導體層。
雖然這可以使用RFMBE和可能的NH3 分子束磊晶（MBE）來實現，但是由於超高真空（UHV）的複雜性和除垢的難點，因此不期望使用這些生長方法。
因為可以使用RPCVD在無H2 環境中生長半導體，所以原則上應該可以使用RPCVD過度生長活化p-(Al,In)GaN層而不鈍化下面的活化p-(Al,In)GaN層。然而，已經證明，使用RPCVD在主要無H2 的環境中生長的半導體層(包括p-(Al,In)GaN層和n-(Al,In)GaN層)與在H2 和NH3 存在下生長的那些半導體層相比表現出較差的品質，因此在不使用H2 和NH3 的情況下，使用RPCVD不能容易地生長可行的元件。還已經表明，在通過RPCVD生長半導體層期間獲得高品質的層所需的H2 和NH3 水平足以使先前活化的p-(Al,In)GaN層鈍化。
因此，雖然在活化p-(Al,In)GaN層上面的半導體層可以在無H2 環境中生長，例如通過使用RPCVD，並且可以預期保持p-(Al,In)GaN層的活化狀態，但由於生長條件導致的位於上面的半導體層的品質降低將對元件性能產生負面影響。相反，通過在RPCVD生長期間使用足夠量的H2 和NH3 ，可以改善位於上面的層的品質。然而，實現最高品質所需的H2 和NH3 水平則會鈍化任何下面的p-(Al,In)GaN層。因此，預期對於包括埋入式p-(Al,In)GaN層和使用改善的RPCVD製程生長的位於上面的層的任何元件，埋入式p-(Al,In)GaN將不會被完全活化。
期望具有這樣的半導體生長製程，其中半導體層可以例如使用MOCVD在高H2 環境中在活化p-(Al,In)GaN層上生長而不鈍化下面的p-(Al,In)GaN層，並且無需進行後製造步驟來使埋入式鈍化p-(Al,In)GaN層重新活化。
根據本發明，製造包括埋入式活化p-(Al,In)GaN層的半導體結構的方法，包括：（a）將鎂摻雜的p-(Al,In)GaN層暴露於包括H2 、NH3 或其組合的氣態混合物，以提供經暴露的鎂摻雜的p-(Al,In)GaN層，其中氣態混合物具有小於760 Torr的H2 分壓；以及（b）在包括H2 、NH3 或其組合的環境中在經暴露的鎂摻雜的p-(Al,In)GaN層上生長n-(Al,In)GaN層，以提供包括埋入式活化p-(Al,In)GaN層的半導體結構。
根據本發明，半導體元件包括通過根據本發明的方法製造的半導體結構。
根據本發明，n/p-(Al,In)GaN穿隧接面包括通過根據本發明的方法製造的半導體結構。
根據本發明，半導體元件包括根據本發明的穿隧接面。
出於以下詳細描述的目的，應理解，本公開內容提供的實施方式可以採用各種替代變化和步驟順序，除非另有相反的明確說明。此外，除了在任何操作實施例中或另有說明之外，表示例如說明書和申請專利範圍中使用的成分的量的所有數字應理解為在所有情況下均由措辭“約”修飾。因此，除非另有相反的說明，否則在以下說明書和所附申請專利範圍書中列出的數值參數是近似值，其可根據本發明要獲得的所需性質而變化。起碼地，並且不試圖限制對申請專利範圍的等同原則的應用，每個數值參數至少應該根據報告的有效位的數量並通過應用普通的捨去法來解釋。
儘管闡述本發明的廣泛範圍的數值範圍和參數是近似值，但盡可能精確地報告具體實施例中列出的數值。然而，任何數值固有地包括由其各自的試驗測量中發現的標準偏差必然引起的某些誤差。
另外，應理解，本文中列舉的任何數值範圍旨在包括其中包括的所有子範圍。例如，“1至10”的範圍旨在包括所述最小值1與所述最大值10之間（並且包括端值）的所有子範圍，即，具有等於或大於1的最小值且等於或小於10的最大值。
現在參考某些方法和半導體元件。所公開的方法和半導體元件不旨在限制申請專利範圍。相反，申請專利範圍旨在涵蓋所有的替代、修改和等同。
包括含有金屬或類金屬的膜（例如氮化鎵（GaN）膜）的半導體結構在從發光二極體（LED）到紫外檢測器到電晶體元件的一系列元件中具有應用。這些膜通常由包括分子束磊晶（MBE）、金屬有機化學氣相沉積（MOCVD）和遠程電漿增強化學氣相沉積（RPECVD或RPCVD）的技術產生。
MOCVD是一種廣泛用於產生高品質LED等的製程，但MOCVD依賴於高溫和大量NH3 的使用。雖然這對於例如n型GaN的生長可能不是特別成問題，但是它在生長p型層（例如p-GaN）時會產生挑戰，因為由於NH3 的熱解而存在的氫與受體摻雜劑形成錯合物，從而降低了自由載子濃度並增加了層與層之間的電阻率。
圖1示出這種元件的基本實例，例如LED 100。LED 100包括襯底層110，襯底層110可以是藍寶石或其他常用的襯底材料。可以存在生長在襯底層110上的緩衝層120，以通過減少遠離襯底層110移動的磊晶生長中的缺陷來幫助實現元件中的結構品質。緩衝層120可以例如酌情由GaN至AlGaN或其他半導體材料形成，這取決於待過度生長的層的性質。
n-GaN層130在緩衝層120的頂部上，n-GaN層130可例如摻雜有矽。通常使用MOCVD在高溫條件下生長n-GaN層130。
元件100(例如LED 100)接下來具有由一個或多個InGaN層形成的活化層140。活化層140可包括量子阱（QW）或者可形成多量子阱（MQW）結構並且負責光產生。
在圖1所示的實例中，下一層是p-GaN層150。為了實現p型層，需要摻雜諸如鎂的受體原子。在這種p-GaN層150的生長期間，使用MOCVD，由於NH3 的熱解以及通常在MOCVD製程中使用的H2 的存在，磊晶p型層將在結構內存在氫。在冷卻元件時，已知該氫與p型層中的鎂原子結合並鈍化鎂原子。這可以防止鎂原子充當有效的受體原子並導致高電阻層。
已經提出了各種解決方案來應對這個問題，包括熱退火，但是儘管可以至少暫時地使p-GaN層重新活化，但是在冷卻時p-GaN將再次變成鈍化，除非環境可以保持無氫。
當在該p型層的頂部上生長另一半導體層（例如n型層，如圖1中所示的n-GaN層160）時產生特別的挑戰。當該層在MOCVD條件下生長時，p-GaN層具有氫含量。一旦n-GaN層160完成並且元件被冷卻，這種已經存在的氫將與鎂受體原子形成錯合物，如所討論的。現在的另一個問題是n-GaN層160用於有效地捕獲p-GaN層150內的任何氫，因此，即使元件在無氫環境下冷卻，已經捕獲的氫也不能逸出。儘管隨後的高溫處理可暫時解離Mg-H錯合物，但由於氫不能從埋入式p-GaN層150豎直地逸出，所以錯合物將總是在冷卻時重新形成，因此元件固有地受到該埋入式p-GaN層150的高電阻率的限制。
在第6,537,838號美國專利中提出了對該問題的一種解決方案，其建議蝕刻上部n型層。這導致將p型層的側面暴露於環境的溝槽。這允許使用隨後的退火步驟來促進氫遷移出p型GaN層(p-GaN層)的暴露側。雖然這可以實現溝槽之間的埋入式p-GaN層的局部活化，但是它顯然沒有解決保護埋入式p-GaN層免於進一步暴露於氫環境的問題，此暴露將允許氫進入p型GaN層的暴露側。因此，如果這種結構暴露於額外的MOCVD生長條件，則必須採取預防措施。這也是折衷的一種方式，雖然可以降低p型GaN層的電阻率，但是需要去除一部分的p型GaN層和過度生長的n-型層以製造溝槽。
因此，希望提供一種方法，該方法允許埋入式p型GaN層過度生長，特別是在H2 或NH3 和H2 環境中具有緊鄰或隨後的n型層，同時處於基本上活化的狀態。
在第一實施態樣，儘管它不必是唯一或實際上最寬泛的形式，本發明在於一種在p型III族氮化物半導體層上生長n型III族氮化物半導體層的方法，其中p型III族氮化物半導體層已經在氫環境中生長，上述方法包括以下步驟：將p型III族氮化物半導體層暴露於V族電漿、III族試劑和n型摻雜劑試劑；以及使n型III族氮化物半導體層在0.1 Torr至760 Torr之間的壓力下生長，從而在p型III族氮化物半導體層上生長n型III族氮化物半導體層。
在實施方式中，在氫環境中生長的p型III族氮化物半導體層可以在MOCVD條件下至少部分地生長。如前所討論的，MOCVD涉及在富氫環境中的生長，並因此導致氫併入原生的p型層中。p型III族氮化物半導體層可以在NH3 氣氛和/或NH3 與H2 的混合氣氛中生長。
在其中p型III族氮化物半導體層包括多於一個的獨立的p型III族氮化物半導體層的實施方式中，那些層中的至少一個則可以在MOCVD條件下生長。大多數的獨立的p型III族氮化物半導體層可以在MOCVD條件下生長。基本上所有的獨立的p型III族氮化物半導體層可以在MOCVD條件下生長。
此外，在氫環境中生長的p型III族氮化物半導體層可以在RPCVD條件下至少部分地生長。
在一個實施方式中，該方法還可包括在氫環境中生長的p型III族氮化物半導體層與在該p型III族氮化物半導體層上生長的n型III族氮化物半導體層之間生長一個或多個額外的半導體層的步驟。即，n型III族氮化物半導體層不是直接鄰接或直接生長在氫環境中生長的p型III族氮化物半導體層的表面上。
一個或多個額外的半導體層中的每一者可以獨立地是未摻雜的、n型摻雜的、n型高摻雜的、p型摻雜的或p型高摻雜的半導體層。在一個實施方式中，並且如上所指，額外的p型III族氮化物半導體層可以直接生長在p型III族氮化物半導體層上，或者可以認為是該層的延續。
在實施方式中，一個或多個額外的半導體層可以形成活化區域。活化區域可包括量子阱（QW）或多量子阱（MQW）。
p型III族氮化物半導體層和n型III族氮化物半導體層以及任何額外的半導體層的III族元素可以獨立地選自鎵、銦和鋁中的一種或多種。活化區域可以由已知可用作用於光產生的活化區域的半導體材料形成，例如InGaN和InAlGaN。
在一個實施方式中，p型III族氮化物半導體層是p-GaN。
在另一實施方式中，n型III族氮化物半導體層是n-GaN。
在實施方式中，V族電漿是氮電漿。
合適地，III族試劑是III族金屬有機試劑。
III族金屬有機試劑可以是III族金屬烷基試劑。
III族金屬烷基試劑可以選自由三甲基鎵、三乙基鎵、三甲基銦和三甲基鋁組成的組。
在某些實施方式中，通過第一實施態樣的方法形成的半導體結構內的任何n型層的n型摻雜劑包括矽、鍺或氧中的一種或多種。含有這些元素中的某些元素的合適試劑包括矽烷、乙矽烷、二叔丁基矽烷和分子氧。n型摻雜劑可以是矽。
在實施方式中，通過該方法形成的半導體結構內的任何p型層的p型摻雜劑包括鎂或鋅中的一種或多種。可以從本領域已知的用於p型摻雜的那些試劑中選擇含有這些元素的合適試劑，例如二乙基鋅（DEZn）和雙（環戊二烯基）鎂（Cp2 Mg）。p型摻雜劑可以是鎂。
在某些實施方式中，n型III族氮化物半導體層可以直接生長於在富氫環境中生長的p型III族氮化物半導體層的頂部上並與之接觸。
在實施方式中，該方法可導致穿隧接面的形成。穿隧接面可以僅由n型III族氮化物半導體層和p型III族氮化物半導體層的界面形成，或者這些層中的每一者本身可以由兩個或更多個獨立的層形成，並且這些層中的一個或多個層可以是高摻雜的半導體層。即，在一個實施方式中，n型III族氮化物半導體層和p型III族氮化物半導體層的結可以是高摻雜的n型III族氮化物半導體層與高摻雜的p型III族氮化物半導體層之間的界面。本文所述的任何高摻雜的p型層或n型層可以定義為具有大於5E19/cm3 的原子摻雜劑濃度。
將p型III族氮化物半導體層暴露於V族電漿、III族試劑和n型摻雜劑試劑是暴露於RPCVD生長條件。即，p型III族氮化物半導體層被暴露於由遠程電漿源提供的V族電漿。這種電漿源在本領域中是公知的。
適當地，用於n型層過度生長的RPCVD條件可包括NH3 和/或H2 。已經發現，用NH3 和/或H2 可以實現合適的RPCVD生長，並且避免了p型層的鈍化。在某些實施方式中，RPCVD條件包括在生長室中基本上無H2 。雖然MOCVD生長有可能用相對低水平的氫進行，但是需要氨的存在，氨被熱解從而產生氫和各種自由基物質。電漿的存在以及NH3 和/或H2 的相對低的超壓之組合提供了RPCVD對於n型層過度生長的當前益處。因此，在某些實施方式中，用於n型層過度生長的RPCVD條件包括在生長室中基本上無NH3 。
RPCVD生長過程可以使用申請人的先前國際公開WO 2014/008557的任何一個或多個實施方式中一般描述的製程、條件和裝置進行，上述國際公開的內容通過援引整體併入本文。
一般而言，RPCVD裝置將包括生長室，在生長室內側將發生半導體層生長。襯底位於生長室內，襯底由襯底支架支撐，襯底支架可包括或可連接到加熱器，以使襯底被調節到生長溫度。襯底可包括藍寶石、SiC、二氧化矽、鈉鈣玻璃、硼矽酸鹽玻璃、Pyrex®、矽、玻璃、合成藍寶石、石英、氧化鋅、氮化物塗覆的襯底以及本領域公知的包括獨立式塊狀半導體襯底和氮化物模板的其他材料。位於距襯底一定距離處的電漿入口允許在例如高頻發生器中形成的V族電漿進入生長室。高頻發生器作用於裝置的從氮源接收氮的區域。III族試劑源通常也距襯底一定距離，III族試劑源將金屬有機物引入流路中，該流路將試劑輸送到金屬有機物注入器以分散到生長室中。
電漿進入生長室的直接位於金屬有機物注入器上方的區域，因此在操作中，含有活性中性氮物質的電漿和金屬有機物試劑混合並且反應而形成特定的金屬氮化物（例如，氮化鎵），其沉積在襯底上以形成膜。可以以類似的方式引入摻雜試劑。通過廢物出口去除過量的試劑、載氣、污染物等。
在一個實施方式中，該方法還包括在MOCVD條件下生長p型III族氮化物半導體層的步驟，如上所述並且如本領域中通常已知的。在該實施方式中，p型III族氮化物半導體層的MOCVD生長和n型III族氮化物半導體層的RPCVD生長在相同的生長室中發生。這是通過相同的混合裝置在NH3 和H2 存在下的MOCVD相對高壓、高溫生長模式與RPCVD相對低壓和低溫之間切換而產生的。RPCVD裝置通常可以如已經描述的那樣佈置，但是經過簡單的修改以允許切換到高壓環境並且具有適當的氣體供應。已經發現，使用可以在MOCVD和RPCVD模式中交替運行的混合裝置在操作中提供了顯著的優點。
例如，混合生長使得MOCVD至RPCVD原位過渡並且無需冷卻襯底。這可以提高過渡界面的品質。通常，使用這兩種技術生長的結構將包括再生長界面。該界面將通常具有在從第一製程的環境轉移到第二製程的環境期間在第一層上形成的雜質或污染物，並從而保持被第二層埋入式。因此，在關鍵界面（例如穿隧接面界面）處的兩個製程之間的清潔過渡可能難以實現，除非這兩個製程是真正混合的並且可以在相同的反應器中運行(僅對諸如壓力的製程參數進行標稱更改)。另外，這種混合方法還提供在NH3 和H2 中於高溫下的生長(在適當的情況下，例如在MOCVD生長期間)以及低流量的H2 或NH3 的情況下於低溫下的生長(在需要時，例如對於RPCVD生長)。
因此，在一個實施方式中，混合生長僅需要改變某些製程參數，而不需要在第一生長製程與第二生長製程之間改變襯底/生長膜的物理位置。即，半導體元件的所有層的生長可以發生在相同的腔室中。可以改變的參數包括壓力、溫度以及NH3 和/或H2 濃度和/或每生長室體積的流速。
在一個實施方式中，通過分子束磊晶（MBE），既不生長p型III族氮化物半導體層也不生長n型III族氮化物半導體層。優選地，由第一實施態樣形成的半導體結構的半導體層均不通過MBE生長。雖然MBE可用於嘗試避免形成埋入式和鈍化的p型層，但該製程具有許多顯著的商業弊端。特別地，MBE中的生產率相對較低，這或多或少地排除了在半導體元件形成中的廣泛商業用途。超高真空條件極大地增加了成本並且需要大量的準備和維護時間。氮化物的製程生長窗口也比使用RPCVD的更窄。此外，MBE將不提供下面討論的RPCVD生長可以提供的所有優點。
從本文的討論中可以清楚地看出，第一實施態樣的n型過度生長半導體層不是在MOCVD或HVPE或相關的相對高溫和高H2 /NH3 環境製程下生長的。
在於氫環境中生長的p型III族氮化物半導體層與n型III族氮化物半導體層之間生長的一個或多個額外半導體層可以在MOCVD或RPCVD條件下生長。在一個實施方式中，如上所討論的，可能希望首先在p型III族氮化物半導體層的頂部上過度生長額外的p型III族氮化物半導體層，但卻是在RPCVD條件下這樣做。該方法可以提供許多優點，包括能夠在低溫下生長高度摻雜的p型層，並且可能在使用MOCVD所能達到的溫度下實現較低電阻率的p型層。
該方法還可包括在RPCVD生長期間將生長室中的溫度控制在約400℃至約1,000℃、約500℃至約1,000℃、約600℃至約1000℃、約700℃至約1,000℃之間；或約400℃至約950℃、約500℃至約950℃、約600℃至約950℃、約700℃至約950℃之間，或甚至約400℃至約900℃、約500℃至約900℃、約600℃至約900℃或約700℃至約900℃之間的步驟。更寬的溫度範圍包括約500℃、600℃、700℃、800℃和900℃的溫度。生長溫度範圍可以在約750℃至約850℃之間。
使用RPCVD條件來生長至少n型III族半導體層，在操作中提供了顯著的優點，其中許多優點可以與相比於MOCVD較低的溫度下的生長相關聯。在較低溫度下的生長可防止對先前沉積的層（例如在LED和太陽能電池的情況下形成富銦量子阱的活化層）的損害或限制擴散到該先前沉積的層。RPCVD可用於產生比在相同溫度下生長的MOCVD膜更好的膜品質，具有較低的背景雜質並且特別是較低水平的碳。另外，RPCVD的較低溫度生長可以減少Mg從現有p-GaN層向下面的層的反向擴散。例如，它可以防止Mg從p-GaN層擴散到可以位於下方的多量子阱（MQW）層中。這可以導致內部量子效率（IQE）的改善，歸因於較少缺陷相關的載子傳輸(通過較少的Mg擴散到MQW中)。類似地，較低的生長溫度將阻止Mg從原生的p-GaN層向上擴散到正在生長的下一層中。例如，在穿隧接面的情況下，防止Mg從p-GaN層向上擴散到上面的高摻雜的n-GaN層中。這產生了急遽變化的n-p結，其將最小化乏層寬並最大化隧穿概率，從而減小橫跨穿隧接面的電壓降並提高半導體元件效率。
RPCVD條件的使用還有用地導致半導體層中的高載子濃度。在低生長溫度下實現具有低電阻率的高載子濃度可能是困難的，低生長溫度是在富銦MQW上過度生長所需的。例如，對於p-GaN生長，生長溫度和Mg水平都有助於擴散程度，因此摻雜濃度越高，防止擴散所需的生長溫度越低。RPCVD生長條件可以實現低生長溫度與高載子濃度的這種組合，並提供足夠急遽變化的半導體層界面以實現低隧穿電阻。這在諸如LED、太陽能電池、HEMT等的一系列應用中可能是非常有利的。
另一個優點是在RPCVD條件下使用過度生長步驟來生長n型III族氮化物半導體層，使得單獨的專用活化步驟（例如，在高溫下將該層暴露於無H2 或低H2 環境中，如在單獨的MOCVD生長中經常使用的）是不必要的。在RPCVD清潔和腔室準備中採用的溫度足以活化p型GaN層和/或在n型III族氮化物半導體層過度生長之前保持p型GaN層被活化。
該方法還可包括在過度生長的n型層的RPCVD生長期間將生長室中的壓力控制在約0.1 Torr至300 Torr之間、在約0.1 Torr至100 Torr之間、更多在約0.1 Torr至50 Torr之間、甚至更多在0.1 Torr至25 Torr或0.1 Torr至15 Torr之間的步驟。在實施方式中，在過度生長的n型層的RPCVD生長期間，生長室中的壓力可以在約0.5 Torr至300 Torr之間、在約0.5 Torr至100 Torr之間、更多在0.5 Torr至50 Torr之間、甚至更多在0.5 Torr至25 Torr或0.5 Torr至15 Torr之間。通常的生長壓力在約1.0 Torr至約10 Torr之間。
在一個實施方式中，可以在MOCVD生長環境中在n型III族氮化物半導體層的頂部上生長一個或多個另外的半導體層。另外的層可以是III族氮化物半導體層。這種能力源於前面討論的事實：一旦p型III族氮化物半導體層已經被n型III族氮化物半導體層過度生長並且處於活化狀態，則在富氫環境中的進一步生長不能鈍化該埋入式層。例如，因此可以在MOCVD條件下生長LED，然後根據第一實施態樣的方法使用RPCVD條件在LED的頂部上生長穿隧接面，然後在該穿隧接面的頂部生長另一LED結構。這可以根據需要重複，以產生多接面元件。有利地，當使用如上討論的混合裝置時，這種MOCVD-RPCVD-MOCVD重複生長循環全部可以在一個生長室中進行。可以通過本領域公知的方法將電觸點等添加到元件，從而形成最終的半導體元件。用n型層結束半導體層的生長可以是有利的，可選地在RPCVD條件下生長，因為n型層具有更高的導電性並因此有利於將金屬觸點附著到有效的電流擴散層。另外，與p型GaN層相比，形成與n型GaN層的歐姆接觸也更直接。歐姆接觸是在半導體與金屬之間形成的所需接觸，並且需要歐姆接觸以形成半導體元件。
在一個實施方式中，第一實施態樣的方法不需要蝕刻步驟來活化埋入式p型半導體層。
現在將參考可以使用第一實施態樣的方法製造的多個半導體結構的實例。圖2A至圖2E是可以根據第一實施態樣的方法形成的多個代表性半導體結構的示意圖。應當理解，這些結構僅有助於理解本發明，而不是限制本發明的範圍。在這些實施方式中，襯底和緩衝層可選自先前討論的適合於這些層的那些材料。在所有實施方式中，緩衝層可以是可選的。
圖2A示出了類同於圖1的半導體結構的半導體結構200的實施方式。此外，在n-GaN層230與p-GaN層250之間生長了額外的半導體層240。在所示實施方式中，額外的半導體層240表示由一個或多個InGaN層240形成的活化層。半導體層240可包括QW或可以形成MQW結構。在形成該結構時，襯底層210可具有緩衝層（例如GaN層220），緩衝層在MOCVD條件下在襯底層210的頂部上生長。另外，在MOCVD模式中，n-GaN層230已經在緩衝層220上過度生長。然後，可以使用MOCVD在n-GaN層230的頂部上生長InGaN層240以形成高品質的活化層，然後生長另外的p-GaN層250，如果在MOCVD條件下生長則將如上所討論的那樣鈍化。此時，可以將裝置切換到RPCVD生長條件，以使最終的n-GaN層260過度生長。以這種方式，可以形成相對簡單的LED或太陽能電池結構，其導致活化的埋入式p-GaN層250和通過RPCVD生長的n-GaN過度生長層260，以防止氫進入埋入式p-GaN層250。
圖2B示出了半導體結構300的實施方式，其與圖2A的結構200緊密對應，但具有在低氫或無氫RPCVD條件下生長的額外p型層360。如前所討論的，本文所述的任何半導體層實際上可以由多個層構成。在圖2B中，可以認為圖2A的p-GaN層250已經被分成兩層。然而，這些層在不同條件下生長以提供本方法的益處。襯底層310、緩衝層320、n-GaN層330、InGaN活化層340和p-GaN層350對應於圖2A中的那些層，並且n-GaN層330、InGaN活化層340和p-GaN層350可以在MOCVD模式或其他富氫生長環境中生長。例如，在替代實施方式中，p-GaN層350可以通過RPCVD生長，但是經受富氫生長環境。無論如何，此時p-GaN層360在RPCVD低氫條件下生長。暴露於用於p-GaN層360生長的RPCVD電漿條件導致下面的MOCVD或其他富氫環境生長的p-GaN層350的活化。然後，最終的n-GaN層370在這兩個p型層上過度生長以覆蓋它們並通過結構300可能經歷的任何進一步加工或生長來保持它們的活化狀態。
圖2C示出了半導體結構400的實施方式，半導體結構400一般與圖2A對應，但具有高摻雜的p+ -GaN層450形式的額外半導體層450。可以在RPCVD低氫條件下生長p+ -GaN層450以提供薄的p型層，在該p型層上過度生長隨後的活化層460和最終的覆蓋n-GaN層470。如圖2A所討論的，在MOCVD條件下，在襯底層410上生長緩衝層420、n-GaN層430和p-GaN層440。
圖2D示出了半導體結構500的實施方式，其中n-GaN層520和p-GaN層530均在MOCVD條件下生長在襯底層510上。然後可以將混合裝置切換到RPCVD生長條件，以生長高度摻雜的p+ -GaN層540。與使用MOCVD條件在相同溫度下生長該層相比，使用RPCVD條件允許實現更高的摻雜水平和更低的電阻率。然後在RPCVD條件下生長高度摻雜的n+ -GaN層550，從而在較低MOCVD生長的n-GaN層520和p-GaN層530的頂部上形成穿隧接面。最後，在RPCVD生長條件下生長最上面的n-GaN層560，以再次留下埋入式MOCVD生長的p-GaN層530以及過度生長的n-GaN層560 （和摻雜的n+ -GaN層550）。最上面的n-GaN層560還提供有用的均勻電流擴展和載子注入層。與本文所示的所有實施方式一樣，未示出標準金屬觸點。
圖2E示出了半導體結構600的實施方式，半導體結構600基本上與圖2D中的結構500相同，但具有在MOCVD條件下於襯底層610上生長的活化層630，活化層630位於MOCVD生長的n-GaN層620與p-GaN層640之間。對於圖2E，在所示實施方式中，活化層630由一個或多個InGaN層形成，InGaN層可包括單個或多個QW。餘下的高度摻雜p+ -GaN層650、高度摻雜的n+ -GaN層660和最上面的n-GaN層670都在RPCVD生長條件下生長。這導致簡單的LED型結構（已經在MOCVD條件下於襯底層610上生長並因此呈現高品質的n-GaN層620、活化層630和p-GaN層640），其具有在頂部上的穿隧接面（由層650和660形成）和最終的n-GaN層670，以提供具有埋入式活化p-GaN層640的半導體結構。如前所討論的，使用RPCVD條件在採用相對低的生長溫度以防止對已經生長的含銦的活化層630的損害是非常有益的。
圖2F指出如何可以將先前例示的結構構建到多接面元件中。半導體結構700類似於圖2E的結構600，其中層710至770是相同的。然而，除了結構600的那些之外，另外的活化層780已經生長在RPCVD生長的n-GaN層770的頂部上。該活化層780可以由任何活化半導體材料形成，但是在所示實施方式中是InGaN，並且可包括關於活化層730的QW或MQW結構。可以有利地將混合裝置切換回MOCVD模式以用於活化層780的生長。由於覆蓋n-GaN層770，這將不會對埋入式p-GaN層740的活化產生負面影響。因此，如果需要，活化層780和相鄰的p-GaN層790可以在MOCVD條件下生長。然後可以在RPCVD生長條件下在p-GaN層790的頂部上生長包括高度摻雜的p+ -GaN層800和高度摻雜的n+ -GaN層810的另一個穿隧接面，並且最終的RPCVD生長的n-GaN層820生長為最上層。這提供了具有兩個活化區域、兩個穿隧接面和兩個埋入式但活化的MOCVD生長的p-GaN層的半導體結構700。這提供了在太陽能電池或其他光電元件內使用時展示出有用效率的元件。圖2F中所示的半導體結構700包括襯底層710、n-GaN層720、InGaN層730、p-GaN層740、p+ -GaN層750、n+ -GaN層760、n-GaN層770、InGaN層780、p-GaN層790、p+ -GaN層800、n+ -GaN層810和n-GaN層820。
應當理解，雖然圖2A至2F中所示的半導體結構的層以及本文所述的其他結構通常被討論為離散的層，但實際上它們可以由相同或不同的III族氮化物成分的許多單獨的層構成。例如，MOCVD生長的p型層或n型層可以由任何數量的單獨層形成，雖然這些單獨的層都是p型或n型，但是可具有不同的III族氮化物成分。
在一個實施方式中，該方法還可包括在RPCVD條件下生長緊鄰的半導體層之前，在MOCVD條件下在現有的III族氮化物半導體層的頂部上生長薄的p型III族氮化物半導體層的步驟。這可以看作在隨後的RPCVD生長之前在MOCVD條件下形成晶種層，這可在操作中具有優勢。
不希望受任何特定理論的束縛，假定過度生長的RPCVD將模擬在其上生長的晶體。如果下面的晶體是高品質MOCVD生長的GaN層，則RPCVD可以以相同的品質繼續生長。如前所述，再生長的界面將通常含有雜質或污染物，並且這可能阻止兩個不同生長的層之間的品質延續。通過使用MOCVD條件開始生長，使用MOCVD條件埋入式再生長的界面，然後在單個反應器中原位執行從MOCVD至RPCVD的過渡，從而改善兩個製程之間的一致性。
此外，在任何MOCVD生長的p型III族氮化物半導體層與隨後的RPCVD生長的高度摻雜p+ 型III族氮化物層之間，該方法可包括直接在MOCVD生長的p型III族氮化物半導體層的頂部上生長額外的薄RPCVD生長的p型III族氮化物半導體層的步驟。然後可以在該薄層的頂部上生長另外的RPCVD生長層。
在第二實施態樣，本發明在於通過第一實施態樣的方法製造的半導體結構。
結構的細節和各種生長條件已經如第一實施態樣所述。
在第三實施態樣，本發明在於第二實施態樣的半導體結構在半導體元件中的用途。如本文已經描述的，半導體元件可以是本領域中任何已知的需要使用半導體結構的半導體元件。常見的實例為LED、太陽能電池、HEMT和其他電晶體、雷射二極體、垂直腔表面發射雷射器等。
通過在生長上面的半導體層之前將p-(Al,In)GaN層暴露於包括NH3 和H2 的成分，可以生長具有較低電阻的半導體穿隧接面結構。
製造包括埋入式活化(Al,In)GaN層的半導體結構的方法包括：提供p-(Al,In)GaN層，用氣態成分處理p-(Al,In)GaN層，並在經處理的p-(Al,In)GaN層上生長一個或多個半導體層，以提供埋入式活化p-(Al,In)GaN層。
製造包括埋入式活化p-(Al,In)GaN層的半導體結構的方法可包括：（a）將鎂摻雜的p-(Al,In)GaN層暴露於H2 、NH3 、或H2 和NH3 兩者，其中，H2 的分壓小於760 Torr，以提供經暴露的鎂摻雜的p-(Al,In)GaN層；以及（b）在包括H2 、NH3 、或H2 和NH3 兩者的環境中在經暴露的鎂摻雜的p-(Al,In)GaN層上生長n-(Al,In)GaN層，以提供包括埋入式活化p-(Al,In)GaN層的半導體結構。
製造可包括埋入式活化p-(Al,In)GaN層的半導體結構的方法可包括：（a）將鎂摻雜的p-(Al,In)GaN層暴露於包括H2 、NH3 或其組合的氣態混合物，其中，H2 的分壓小於760 Torr，以提供經暴露的鎂摻雜的p-(Al,In)GaN層；以及（b）在包括H2 、NH3 或其組合的環境中在經暴露的鎂摻雜的p-(Al,In)GaN層上生長n-(Al,In)GaN層，以提供包括埋入式活化p-(Al,In)GaN層的半導體結構。該方法可以由步驟（a）和（b）組成。在步驟（a）中，氣態混合物可以不包括N2 。
在步驟（a）之後，溫度可以降低到400℃至1050℃的範圍內，同時將H2 的分壓保持在1 Torr至300 Torr的範圍內。
在步驟（b）中，生長n-(Al,In)GaN層可包括在其中H2 的分壓可以大於N2 的分壓的環境中通過RPCVD在經暴露的鎂摻雜的p-(Al,In)GaN層上生長n-(Al,In)GaN層。
在步驟（b）中，生長n-(Al,In)GaN層可以由在其中H2 的分壓可以大於N2 的分壓的環境中通過RPCVD在經暴露的鎂摻雜的p-(Al,In)GaN層上生長n-(Al,In)GaN層組成。
在步驟（b）中，生長n-(Al,In)GaN層可包括：（i）在其中N2 的分壓大於H2 的分壓的環境中，通過RPCVD在經暴露的鎂摻雜的p-(Al,In)GaN層上生長第一n-(Al,In)GaN層；以及（ii）在其中H2 的分壓大於N2 的分壓的環境中，通過RPCVD在第一n-(Al,In)GaN層上生長第二n-(Al,In)GaN層。在步驟（b）中，生長n-(Al,In)GaN層可以由步驟（i）和步驟（ii）組成。
第一n-(Al,In)GaN層的厚度可以是，例如，小於30 nm、小於25 nm、小於20 nm、小於10 nm或小於5 nm。第二n-(Al,In)GaN層的厚度可以是，例如，大於10 nm、大於20 nm或大於30 nm。
在步驟（i）中，生長第一n-(Al,In)GaN層可包括在例如0.1 Torr至10 Torr的壓力和500℃至1050℃的溫度下生長。
在步驟（ii）中，生長第二n-(Al,In)GaN層可包括在H2 和NH3 存在下在例如0.1 Torr至10 Torr的壓力和500℃至1050℃的溫度下生長。
p-(Al,In)GaN層可包括p-GaN、p-AlGaN、p-InGaN或p-AlInGaN。p-(Al,In)GaN層可具有諸如Mg或Zn的p型摻雜劑的濃度，在例如1E19 cm-3 至5E21 cm-3 、5E19 cm-3 至1E21 cm-3 或1E20 cm-3 至5E20 cm-3 的範圍內。p型摻雜劑可以是鎂，並且p-(Al,In)GaN層可以是鎂摻雜的p-(Al,In)GaN層，例如鎂摻雜的p-GaN層。p-(Al,In)GaN層可包括兩個或更多個p-(Al,In)GaN層，每層具有不同的成分、p型摻雜劑的不同濃度和/或不同的p型摻雜劑濃度。
p-(Al,In)GaN層可包括一個或多個p-(Al,In)GaN層。當p-(Al,In)GaN層包括兩個或更多個p-(Al,In)GaN層時，每個p-(Al,In)GaN層可以在不同的條件下生長，例如不同的氣體成分、不同的壓力、不同的氣體分壓、不同的晶片/載體溫度和/或不同的持續時間。例如，p-(Al,In)GaN層可包括具有第一p型摻雜劑濃度的第一層和具有更高p型摻雜劑濃度的第二層，例如p++ -(Al,In)GaN層。
可以使用任何合適的沉積方法，例如通過MBE、MOCVD或RPCVD在襯底上生長p-(Al,In)GaN層。襯底可以是活化襯底，例如光電子結構的頂表面。p-(Al,In)GaN層可以在H2 和/或NH3 的存在下生長和/或可以暴露於H2 和/或NH3 ，使得p-(Al,In)GaN層被鈍化。襯底可以是任何合適的材料。
p-(Al,In)GaN層可以是活化p-(Al,In)GaN層，可以是完全活化p-(Al,In)GaN層，可以是部分活化p-(Al,In)GaN層，可以是至少部分活化p-(Al,In)GaN層，或者可以是鈍化p-(Al,In)GaN層。
p-(Al,In)GaN層可以暴露於包括H2 和NH3 的氣態成分。腔室中H2 流速與NH3 流速的比例可以是例如1:1至5:1、1.5:1至4.5:1、2:1至4:1或2:1至3:1。暴露腔室中的壓力可以是例如1 Torr至760 Torr、1 Torr至500 Torr、1 Torr至300 Torr、5 Torr至275 Torr、10 Torr至250 Torr、或者50 Torr至200 Torr。例如，例如，腔室壓力可至多300 Torr、至多275 Torr、至多250 Torr、至多200 Torr、或至多150 Torr。暴露溫度可以是，例如，大於500℃、大於600℃、大於700℃、大於800℃、大於850℃、大於900℃、大於950℃、大於1000℃、大於1100℃或大於1200℃。例如，暴露溫度可以是500℃至1200℃、500℃至1100℃、500℃至1050℃、600℃至1050℃、700℃至1050℃、或者800℃至1050℃。暴露可以是，例如，小於5分鐘、小於4分鐘、小於2分鐘、或小於1分鐘。例如，暴露可以是0.5分鐘至5分鐘、1分鐘至4分鐘或1分鐘至3分鐘。
例如，p-(Al,In)GaN層可以暴露於包括H2 和NH3 的氣態成分，其中，H2 流速與NH3 流速的比例可以是1:1至5:1，腔室壓力可以是1 Torr至300 Torr，並且暴露溫度可以高於500℃，例如700℃至1200℃或800℃至1100℃。例如，p-(Al,In)GaN層可以暴露於包括H2 和NH3 的氣態成分，其中，H2 流速與NH3 流速的比例可以是2:1至3:1，腔室壓力可以是例如100 Torr至250 Torr，並且暴露溫度可以高於850℃，例如875℃至1050℃。例如，鎂摻雜的p-(Al,In)GaN層可以暴露於小於300 Torr的H2 分壓和低於900℃的溫度。
在暴露期間，H2 的分壓可以是，例如，小於300 Torr、小於250 Torr、小於200 Torr、小於100 Torr、小於50 Torr或小於10 Torr。在暴露期間，H2 的分壓可以是，例如，0.1 Torr至300 Torr、1 Torr至300 Torr、1 Torr至200 Torr、1 Torr至100 Torr、1 Torr至50 Torr或1 Torr至10 Torr。
在這些條件下的暴露可以是，例如，大於30秒、大於60秒、大於120秒或大於240秒。在這些條件下的暴露可以是，例如，15秒至360秒、30秒至240秒、或60秒至120秒。暴露可以是，例如，小於6分鐘、小於5分鐘、小於4分鐘、小於3分鐘、小於2分鐘或小於1分鐘。
在p-(Al,In)GaN層的表面於適度的壓力和升高的溫度下暴露於H2 和NH3 環境之後，p-(Al,In)GaN層的溫度可以降低到例如低於1050℃、低於900℃、低於850℃、低於800℃、低於700℃或低於600℃的溫度。例如，溫度可降至400℃至1000℃、450℃至900℃、500℃至850℃、550℃至800℃或600℃至750℃。溫度可以降低到常規的RPCVD生長溫度，例如500℃至850℃。
溫度可以從NH3 :H2 暴露溫度降低，例如，在小於5分鐘、小於4分鐘、小於3分鐘、小於2分鐘或小於1分鐘內。
在襯底/晶片冷卻的同時，p-(Al,In)GaN層可以暴露於H2 和NH3 ，使用如在NH3 :H2 暴露步驟中的相對流速比例和腔室壓力。例如，當襯底/晶片冷卻時，H2 流速與NH3 流速的比例可以是1:1至5:1，並且腔室壓力可以是25 Torr至400 Torr。例如，在襯底/晶片冷卻時，H2 流速與NH3 流速的比例可以是2:1至3:1，並且腔室壓力可以是100 Torr至250 Torr。
當p-(Al,In)GaN層的溫度降低時，H2 的分壓可以是，例如，小於760 Torr、小於500 Torr、小於300 Torr、小於250 Torr、小於200 Torr、小於100 Torr、小於50 Torr或小於10 Torr。在暴露期間，H2 的分壓可以是，例如，0.1 Torr至300 Torr、1 Torr至300 Torr、1 Torr至200 Torr、1 Torr至100 Torr、1 Torr至50 Torr或1 Torr 至10 Torr。
然後，冷卻的經NH3 :H2 暴露的p-(Al,In)GaN層可以在H2 和/或NH3 環境中在例如0.1 Torr至100 Torr（諸如1 Torr至10 Torr）的腔室壓力下暴露於N2 電漿。N2 電漿暴露的持續時間可以是，例如，大於30秒、大於60秒、大於90秒或大於120秒。N2 電漿暴露的持續時間可以是，例如，15秒至360秒、30秒至300秒、60秒至240秒或90秒至210秒。在N2 電漿暴露期間的腔室壓力可以是例如0.2 Torr至50 Torr、0.5 Torr至25 Torr或1 Torr至10 Torr。
在溫度降低之後，可以在經暴露的p-(Al,In)GaN層上生長n-(Al,In)GaN層。n-(Al,In)GaN層可以在包括H2 、NH3 或H2 和NH3 兩者的環境中生長。
n-(Al,In)GaN層可以在其中H2 的分壓是例如小於300 Torr、小於200 Torr、小於100 Torr、小於50 Torr或小於10 Torr的環境中生長。n-(Al,In)GaN層可以在其中H2 的分壓是例如0.1 Torr至300 Torr、0.1 Torr至200 Torr、0.1 Torr至100 Torr、0.1 Torr至50 Torr或0.1 Torr至10 Torr的環境中生長。
生長n-(Al,In)GaN層可以包括：（i）生長第一n-(Al,In)GaN層；以及（ii）在第一n-(Al,In)GaN層上面生長第二n-(Al,In)GaN層。生長n-(Al,In)GaN層可以包括：（i）在其中H2 的分壓是0.1 Torr至300 Torr的環境中生長第一n-(Al,In)GaN層；以及（ii）在其中H2 的分壓大於0.1 Torr的環境中在第一n-(Al,In)GaN層上面生長第二n-(Al,In)GaN層。
第一n-(Al,In)GaN層可具有例如小於30 nm、小於20 nm、小於10 nm、小於8 nm、小於6 nm、小於4 nm或小於2 nm的厚度。第一n-(Al,In)GaN層可具有例如1 nm至10 nm、1 nm至8 nm、1 nm至6 nm、1 nm至4 nm或1 nm至2 nm的厚度。第一n-(Al,In)GaN層可以在例如0.1 Torr至760 Torr、0.1 Torr至500 Torr、0.1 Torr至300 Torr、0.1 Torr至200 Torr、0.1 Torr至100 Torr或1 Torr至50 Torr的N2 分壓下沉積。n-(Al,In)GaN層生長溫度可以是例如小於1050℃、小於950℃、小於850℃、小於800℃、小於700℃或小於600℃。例如，用於生長第一n-(Al,In)GaN層的溫度可以是400℃至850℃、450℃至800℃、500℃至750℃、400℃至700℃或500℃至650℃。第一n-(Al,In)GaN層可以在H2 環境中生長。第一n-(Al,In)GaN層的生長條件可以是典型的RPCVD生長條件。第一n-(Al,In)GaN層可以例如在0.1 Torr至300 Torr或0.1 Torr至10 Torr的N2 分壓以及500℃至1050℃的溫度下生長。
在生長第一n-(Al,In)GaN層之後，可以在薄的n-(Al,In)GaN層上生長第二較厚的n-(Al,In)GaN層。兩層都可以在H2 和NH3 存在下、在高H2 環境中、在0.1 Tor至100 Torr的腔室壓力和低於1050℃的溫度下生長。例如，第二n-(Al,In)GaN層可以在0.1 Torr至100 Torr、0.2 Torr至50 Torr、0.5 Torr至25 Torr或1 Torr至10 Torr的腔室壓力下生長。生長溫度可以是，例如，低於850℃、低於800℃、低於700℃或低於600℃。例如，用於生長第二n-(Al,In)GaN層的溫度可以是400℃至1050℃、450℃至900℃、500℃至850℃、550℃至800℃或600℃至750℃。第二n-(Al,In)GaN層可以在其中H2 濃度可以是例如大於10 Torr、大於100 Torr或大於250 Torr的高H2 環境中生長。第二n-(Al,In)GaN層的生長條件可以是典型的RPCVD生長條件，除了可以使用高H2 環境之外。第二n-(Al,In)GaN層也可以在低H2 環境中生長。
第一n-(Al,In)GaN層可以比通常使用的蓋層(capping layer)更薄，以保護下面的活化p-(Al,In)GaN層免受H2 的內擴散，否則會導致p-(Al,In)GaN層變得鈍化。
此外，第二n-(Al,In)GaN層可以通過任何合適的半導體沉積方法生長，例如通過MOCVD、通過RPCVD或通過MBE。n-(Al,In)GaN層可以在不存在H2 的情況下、在低H2 環境的存在下或在高H2 環境的存在下生長。
例如，製造包括埋入式活化p-(Al,In)GaN層的半導體結構的方法可包括：（a）將鎂摻雜的p-(Al,In)GaN層暴露於包括H2 、NH3 或其組合的氣態混合物中，以提供經暴露的鎂摻雜p-(Al,In)GaN層，其中，氣態混合物具有小於760 Torr的H2 分壓；（b）在其中N2 的分壓大於H2 的分壓的環境中，通過RPCVD在經暴露的鎂摻雜的p-(Al,In)GaN層上生長第一n-(Al,In)GaN層；以及（c）在其中H2 的分壓大於N2 的分壓的環境中，通過RPCVD在第一n-(Al,In)GaN層上生長第二n-(Al,In)GaN層，以提供包括埋入式活化p-(Al,In)GaN層的半導體結構。
該方法可以由步驟（a）、（b）和（c）組成。在步驟（a）中，氣態混合物可包括N2 ，或在某些實施方式中，氣態混合物不包括N2 。
可以在H2 、NH3 或其組合的存在下生長n-(Al,In)GaN層。
n-(Al,In)GaN層可以包括一個或多個層。當n-(Al,In)GaN層包括兩個或更多個n-(Al,In)GaN層時，每個層可以使用不同的沉積製程、使用不同的氣體成分、在不同的溫度下、不同的持續時間或任何前述的組合來生長。例如，n-(Al,In)GaN層可以包括具有第一n型摻雜劑濃度的第一層，以及具有更高n型摻雜劑濃度的第二層，例如n+ (Al,In)GaN層。n-(Al,In)GaN層可具有不同的元素成分。
在n-(Al,In)GaN層生長之後，p-(Al,In)GaN層被上面n-(Al,In)GaN層埋在下面，並且p-(Al,In)GaN層是活化p-(Al,In)GaN層；因此，p-(Al,In)GaN層是埋入式活化p-(Al,In)GaN層。
作為這些製程步驟的結果，從可以通過任何合適的方法生長的鈍化的、部分鈍化的或活化的p-(Al,In)GaN層開始，形成具有埋入式活化p-(Al,In)GaN層的半導體結構。該製程不包括在高溫下在低H2 環境中退火p-(Al,In)GaN層以使p-(Al,In)GaN層活化的單獨步驟。例如，該製程不包括在低H2 環境中將p-(Al,In)GaN層暴露於大於800℃的溫度，這將導致H2 擴散出p-(Al,In)GaN層。
n-(Al,In)GaN層可包括n-GaN、n-AlGaN、n-InGaN或n-AlInGaN。n-(Al,In)GaN層可具有諸如Si或Ge的n型摻雜劑的濃度，在例如1E18 cm-3 至5E20 cm-3 、5E18 cm-3 至1E20 cm-3 或1E19 cm-3 至1E20 cm-3 的範圍內。n-(Al,In)GaN層可包括兩個或更多個n-(Al,In)GaN層，每個層具有例如不同濃度的n型摻雜劑和/或不同的n型摻雜劑濃度。
p-(Al,In)GaN可包括p++ -(Al,In)GaN和p-(Al,In)GaN層，並且n-(Al,In)GaN可包括n++ -(Al,In)GaN和n-(Al,In)GaN層。
穿隧接面可具有例如約1 nm至100 nm的總厚度，並且p++ -(Al,In)GaN層和n++ -(Al,In)GaN層各自可具有例如0.5 nm至50 nm的厚度。例如，p++ -(Al,In)GaN層和n++ -(Al,In)GaN層各自可具有25 nm至35 nm的厚度。p++ -(Al,In)GaN層和n++ -(Al,In)GaN層可具有相同的厚度或者可具有不同的厚度。p++ -(Al,In)GaN層和n++ -(Al,In)GaN層可具有梯度摻雜劑濃度。例如，p++ -(Al,In)GaN層與下面的p型層相鄰的部分可以具有這樣的摻雜劑濃度，該摻雜劑濃度從下面的p型層的摻雜劑濃度降低到p++ -(Al,In)GaN中所需的摻雜劑濃度。類似地，n++ -(Al,In)GaN層可具有這樣的摻雜劑濃度，該摻雜劑濃度從與p++ -(Al,In)GaN層相鄰的最大值降低到與形成在穿隧接面之上的n型層相鄰的最小值。可以選擇穿隧接面的厚度、摻雜濃度、摻雜分佈和層數，以在反向偏置模式下傳導電流時呈現低串聯電壓降。例如，橫跨穿隧接面的電壓降可以是例如在10 A/cm2 下小於0.3 V或在10 A/cm2 下小於0.1V。其他合適的層可包括在p++ -(Al,In)GaN層與n++ -(Al,In)GaN層之間，以利用III族氮化物中的極化場來幫助對準隧道帶。這種極化效應可以降低n++ -(Al,In)GaN層和p++ -(Al,In)GaN層中的摻雜要求，並減少所需的隧穿距離，從而允許更高的電流。p++ -(Al,In)GaN層與n++ -(Al,In)GaN層之間的一個或多個層的成分可以與p++ -(Al,In)GaN層和n++ -(Al,In)GaN層的成分不同，和/或可以選擇p++ -(Al,In)GaN層與n++ -(Al,In)GaN層之間的一個或多個層的成分，以由於III族氮化物材料系統中的不同材料界面之間存在的極化電荷而引起帶重新對準。例如，在第8,039,352 B2號美國專利中描述了合適的穿隧接面的實例。
可以在n-(Al,In)GaN層上面生長額外半導體層。
在經處理p-(Al,In)GaN層（例如n-(Al,In)GaN層）上生長半導體層之後，可使用諸如MOCVD、RPCVD或MBE的任何合適的半導體生長方法生長額外半導體層。
在生長n-(Al,In)GaN層之後，可以在n-(Al,In)GaN層上面生長一個或多個半導體層，以提供埋入式活化p-(Al,In)GaN層。例如，一個或多個半導體層可以在H2 、NH3 或其組合的存在下生長。生長一個或多個半導體層不會導致埋入式活化p-(Al,In)GaN層的鈍化。
這個結果是不期望的。首先，如果起始p-(Al,In)GaN層被鈍化，則該方法不包括在不存在H2 的情況下或在低H2 環境中的高溫退火步驟。第二，如果起始p-(Al,In)GaN層已經被活化，則在H2 :NH3 暴露期間和/或隨後的n-(Al,In)GaN層以及一個或多個半導體層的生長期間將p-(Al,In)GaN暴露於氫將預期鈍化p-(Al,In)GaN層。
為了證實由本公開內容提供的方法產生高品質的埋入式活化p-(Al,In)GaN層的能力，製造了p-(Al,In)GaN層穿隧接面。使用由本公開內容提供的方法製造的n/p-(Al,In)GaN穿隧接面可以表現出電壓降，例如，橫跨n/p-(Al,In)GaN穿隧接面，在10 A/cm2 下小於0.3 V、在10 A/cm2 下小於0.2 V、在10 A/cm2 下小於0.1 V、或在10 A/cm2 下小於0.05 V。使用由本公開內容提供的方法製造的n/p-(Al,In)GaN穿隧接面表現出電壓降，例如，橫跨n/p-(Al,In)GaN穿隧接面，在10 A/cm2 下為0.01 V至0.3 V、在10 A/cm2 下為0.05 V至0.3 V、或在10 A/cm2 下為0.1 V至0.2 V。
因此，儘管在n/p-(Al,In)GaN穿隧接面的生長期間存在H2 ，但該方法產生具有低壓降的高品質n/p-(Al,In)GaN穿隧接面。
製造具有埋入式活化p-(Al,In)GaN層的半導體結構或諸如n/p-(Al,In)GaN穿隧接面的元件的方法不包括p-(Al,In)GaN活化步驟，其中活化步驟包括，例如，在升高的溫度下將p-(Al,In)GaN層暴露於無H2 環境。換言之，由本公開內容提供的方法不包括將p-(Al,In)GaN層暴露於能夠使p-(Al,In)GaN層鈍化的環境和/或使p-(Al,In)GaN層經歷單獨的活化步驟。
由本公開內容提供的方法也不包括側向活化步驟。由本公開內容提供的具有埋入式活化p-(Al,In)GaN層的結構或晶片可具有大於100 µm × 100 µm、大於200 µm × 100 µm、大於300 µm× 100 µm或大於400 µm × 100 um的最小橫向尺寸，或者晶片可具有尺寸a×b，其中a和b中的每一者都大於100 µm、大於200 µm、大於300 µm或大於400 µm。
在常規的RPCVD製程中，半導體在低壓下生長，例如在低於10 Torr的壓力下。在由本公開內容提供的方法中，半導體生長製程涉及使用寬範圍的壓力，例如在大於100 Torr的壓力下以及在0.1 Torr至10 Torr的壓力下。高壓範圍有利於預生長表面的清潔和改質，這些步驟非常適合於更高的壓力，同時隨後將晶片暴露於RPCVD條件以進行低溫生長。與使用其他生長技術製造的那些穿隧接面相比，這種低壓和高壓範圍的組合能夠提供優異的高品質穿隧接面。例如，在小於300 Torr的H2 分壓和小於900℃的襯底溫度下將p-(Al,In)GaN層暴露於H2 、NH3 或其組合可以用作清潔步驟，其可以幫助產生高品質的穿隧接面。使用能夠在高壓下使用且無電漿並且可以切換到低壓的RPCVD反應器可以改善穿隧接面的性能。
由本公開內容提供的方法可用於製造具有高品質埋入式活化p-(Al,In)GaN層的結構。
埋入式活化p-(Al,In)GaN層和包括埋入式活化p-(Al,In)GaN層（例如n/p-(Al,In)GaN穿隧接面）的結構可以併入任何合適的半導體元件中。
例如，由本公開內容提供的n/p-(Al,In)GaN穿隧接面可以併入包括兩個或更多個二極體的元件中並且可以用於互連二極體。
例如，LED、雷射二極體、光伏元件、光電子元件、多接面太陽能電池、電晶體和功率轉換器可以包括由本公開內容提供的一個或多個n/p-(Al,In)GaN穿隧接面。
包括由本公開內容提供的n/p-(Al,In)GaN穿隧接面的半導體元件可以包括堆疊光電元件，例如，堆疊LED結構、堆疊雷射二極體結構、多接面太陽能電池、堆疊電晶體或堆疊功率轉換器。堆疊意味著光電子元件具有兩個或更多個二極體或接面，其可以使用由本公開內容提供的n/p-(Al,In)GaN穿隧接面互連。
因此，由本公開內容提供的半導體元件可包括使用本文公開的方法製造的埋入式活化p-(Al,In)GaN層和/或使用本文公開的方法製造的n/p-(Al,In)GaN。
n/p-(Al,In)GaN穿隧接面可用於代替導電膜，例如用於互連到半導體層的導電氧化銦錫（ITO）膜。因此，由本公開內容提供的半導體元件可包括導電層，該導電層包括n/p-(Al,In)GaN穿隧接面。
本發明的實施態樣。本發明可以通過以下一個或多個實施態樣進一步限定。
實施態樣1. 製造包括埋入式活化p-(Al,In)GaN層的半導體結構的方法，包括：（a）將鎂摻雜的p-(Al,In)GaN層暴露於包括H2 、NH3 或其組合的氣態混合物，其中，氣態混合物具有小於760 Torr的H2 的分壓，以提供經暴露的鎂摻雜的p-(Al,In)GaN層；以及（b）在包括H2 、NH3 或其組合的環境中在經暴露的鎂摻雜的p-(Al,In)GaN層上生長n-(Al,In)GaN層，以提供包括埋入式活化p-(Al,In)GaN層的半導體結構。
實施態樣2. 根據實施態樣1的方法，其中，所述方法由以下組成：（a）將鎂摻雜的p-(Al,In)GaN層暴露於包括H2 、NH3 或其組合的氣態混合物，其中，H2 的分壓小於760 Torr，以提供經暴露的鎂摻雜的p-(Al,In)GaN層；以及（b）在包括H2 、NH3 或其組合的環境中在經暴露的鎂摻雜的p-(Al,In)GaN層上生長n-(Al,In)GaN層，以提供包括埋入式活化p-(Al,In)GaN層的半導體結構。
實施態樣3. 根據實施態樣1至2中任一個實施態樣的方法，其中，在步驟（a）中，氣態混合物不包括N2 。
實施態樣4. 根據實施態樣1至3中任一個實施態樣的方法，其中，暴露包括將鎂摻雜的p-(Al,In)GaN層暴露於小於300 Torr的H2 分壓和小於900℃的溫度。
實施態樣5. 根據實施態樣1至4中任一個實施態樣的方法，其中，鎂摻雜的p-(Al,In)GaN層是鎂摻雜的p-GaN層。
實施態樣6. 根據實施態樣1至4中任一個實施態樣的方法，其中，鎂摻雜的p-(Al,In)GaN層是鈍化p-(Al,In)GaN層。
實施態樣7. 根據實施態樣1至6中任一個實施態樣的方法，其中，鎂摻雜的p-(Al,In)GaN層是部分活化p-(Al,In)GaN層。
實施態樣8. 根據實施態樣1至6中任一個實施態樣的方法，其中，鎂摻雜的p-(Al,In)GaN層是完全活化p-(Al,In)GaN層。
實施態樣9. 根據實施態樣1至8中任一個實施態樣的方法，其中，鎂摻雜的p-(Al,In)GaN層包括1E19 cm-3 至5E21 cm-3 的鎂摻雜劑的濃度。
實施態樣10. 根據實施態樣1至9中任一個實施態樣的方法，其中，n-(Al,In)GaN層包括1E18 cm-3 至5E20 cm-3 的n型摻雜劑的濃度。
實施態樣11. 根據實施態樣1至10中任一個實施態樣的方法，其中，暴露鎂摻雜的p-(Al,In)GaN層包括暴露少於5分鐘。
實施態樣12. 根據實施態樣1至11中任一個實施態樣的方法，其中，H2 的分壓為1 Torr至300 Torr。
實施態樣13. 根據實施態樣1至12中任一個實施態樣的方法，其中，H2 的分壓大於10 Torr。
實施態樣14. 根據實施態樣1至12中任一個實施態樣的方法，其中，H2 的分壓大於100 Torr。
實施態樣15. 根據實施態樣1至14中任一個實施態樣的方法，其中，暴露鎂摻雜的p-(Al,In)GaN層包括暴露於N2 電漿。
實施態樣16. 根據實施態樣1至15中任一個實施態樣的方法，其中，生長n-(Al,In)GaN層包括在其中H2 的分壓為0.1 Torr至300 Torr的環境中生長。
實施態樣17. 根據實施態樣1至15中任一個實施態樣的方法，其中，生長n-(Al,In)GaN層包括在其中H2 的分壓為0.1 Torr至10 Torr的環境中生長。
實施態樣18. 根據實施態樣1至17中任一個實施態樣的方法，其中，在步驟（a）之後；將溫度降低到400℃至1050℃的範圍內，並且其中H2 的分壓為1 Torr至300 Torr。
實施態樣19. 根據實施態樣1至18中任一個實施態樣的方法，其中，（b）生長n-(Al,In)GaN層包括：在其中H2 的分壓大於N2 的分壓的環境中，通過RPCVD在經暴露的鎂摻雜的p-(Al,In)GaN層上生長n-(Al,In)GaN層。
實施態樣20. 根據實施態樣1至18中任一個實施態樣的方法，其中，（b）生長n-(Al,In)GaN層由以下組成：在其中H2 的分壓大於N2 的分壓的環境中，通過RPCVD在經暴露的鎂摻雜的p-(Al,In)GaN層上生長n-(Al,In)GaN層。
實施態樣21. 根據實施態樣1至18中任一個實施態樣的方法，其中，（b）生長n-(Al,In)GaN層包括：（i）在其中N2 的分壓大於H2 的分壓的環境中，通過RPCVD在經暴露的鎂摻雜的p-(Al,In)GaN層上生長第一n-(Al,In)GaN層；以及（ii）在其中H2 的分壓大於N2 的分壓的環境中，通過RPCVD在第一n-(Al,In)GaN層上生長第二n-(Al,In)GaN層。
實施態樣22. 根據實施態樣21的方法，其中，第一n-(Al,In)GaN層具有小於30 nm的厚度。
實施態樣23. 根據實施態樣21至22中任一個實施態樣的方法，其中，第一n-(Al,In)GaN層具有小於10 nm的厚度。
實施態樣24. 根據實施態樣21至23中任一個實施態樣的方法，其中，第二n-(Al,In)GaN層具有大於10 nm的厚度。
實施態樣25. 根據實施態樣21至24中任一個實施態樣的方法，其中，（i）生長第一n-(Al,In)GaN層包括在0.2 Torr至10 Torr的N2 分壓以及500℃至1050℃的溫度下生長。
實施態樣26. 根據實施態樣21至25中任一個實施態樣的方法，其中，（ii）生長第二n-(Al,In)GaN層包括在H2 和NH3 存在下、在0.1 Torr至10 Torr的H2 分壓以及500℃至1050℃的溫度下生長。
實施態樣27. 根據實施態樣1至18中任一個實施態樣的方法，其中，（b）生長n-(Al,In)GaN層由以下組成：（i）在其中N2 的分壓大於H2 的分壓的環境中，通過RPCVD在經暴露的鎂摻雜的p-(Al,In)GaN層上生長第一n-(Al,In)GaN層；以及（ii）在其中H2 的分壓大於N2 的分壓的環境中，通過RPCVD在第一n-(Al,In)GaN層上生長第二n-(Al,In)GaN層。
實施態樣28. 根據實施態樣27的方法，其中，第一n-(Al,In)GaN層具有小於30 nm的厚度。
實施態樣29. 根據實施態樣27至28中任一個實施態樣的方法，其中，第一n-(Al,In)GaN層具有小於10 nm的厚度。
實施態樣30. 根據實施態樣27至29中任一個實施態樣的方法，其中，第二n-(Al,In)GaN層具有大於10 nm的厚度。
實施態樣31. 根據實施態樣27至30中任一個實施態樣的方法，（i）生長第一n-(Al,In)GaN層包括在0.1 Torr至10 Torr的N2 分壓以及500℃至1050℃的溫度下生長。
實施態樣32. 根據實施態樣27至31中任一個實施態樣的方法，其中，（ii）生長第二n-(Al,In)GaN層包括在H2 和NH3 存在下、在0.1 Torr至10 Torr的H2 分壓以及500℃至1050℃的溫度下生長。
實施態樣33. 根據實施態樣1至32中任一個實施態樣的方法，還包括，在（b）生長n-(Al,In)GaN層之後；（c）在n-(Al,In)GaN層上面生長一個或多個半導體層。
實施態樣34. 根據實施態樣33的方法，其中，（c）生長一個或多個半導體層包括在H2 、NH3 或其組合的存在下，在低於1050℃的溫度下生長一個或多個半導體層。
實施態樣35. 根據實施態樣33的方法，其中，（c）生長一個或多個半導體層包括在氫存在下，在低於1050℃的溫度下生長一個或多個半導體層。
實施態樣36. 根據實施態樣33至35中任一個實施態樣的方法，其中，（c）生長一個或多個半導體層包括通過MOCVD生長。
實施態樣37. 根據實施態樣33至35中任一個實施態樣的方法，其中，（c）生長一個或多個半導體層包括通過RPCVD生長。
實施態樣38. 根據實施態樣33至37中任一個實施態樣的方法，其中，（c）生長一個或多個半導體層不包括使活化p-(Al,In)GaN層鈍化。
實施態樣39. 根據實施態樣1至38中任一個實施態樣的方法，其中，埋入式活化p-(Al,In)GaN層具有大於100 µm的最小尺寸。
實施態樣40. 根據實施態樣1至39中任一個實施態樣的方法，其中，所述方法不包括使p-(Al,In)GaN層橫向活化。
實施態樣41. 根據實施態樣1至40中任一個實施態樣的方法，其中，所述方法不包括將p-(Al,In)GaN層暴露於其中溫度高於800℃且H2 的分壓小於1 Torr的環境。
實施態樣42. 根據實施態樣1至41中任一個實施態樣的方法，其中，所述方法不包括將p-(Al,In)GaN層暴露於能夠使鈍化p-(Al,In)GaN層活化的環境。
實施態樣43. 根據實施態樣1至42中任一個實施態樣的方法，其中，所述方法不包括將埋入式p-(Al,In)GaN層暴露於活化步驟。
實施態樣44. 半導體元件，包括通過實施態樣1至43中任一實施態樣的方法製造的半導體結構。
實施態樣45. 根據實施態樣44的半導體元件，其中，半導體元件包括堆疊光電子結構。
實施態樣46. 根據實施態樣45的半導體元件，其中，堆疊光電子結構包括堆疊LED結構、堆疊雷射二極體結構、多接面太陽能電池、堆疊電晶體或堆疊功率轉換器。
實施態樣47. 根據實施態樣44至46中任一實施態樣的半導體元件，其中，半導體元件包括LED、雷射二極體、光伏元件、光電子元件、太陽能電池接面、電晶體或功率轉換器。
實施態樣48. 根據實施態樣44至46中任一實施態樣的半導體元件，其中，半導體結構包括穿隧接面、導電層或其組合。
實施態樣49. n/p-(Al,In)GaN穿隧接面，包括通過實施態樣1至43中任一實施態樣的方法製造的半導體結構。
實施態樣50. 根據實施態樣49的穿隧接面，其中，n/p-(Al,In)GaN穿隧接面的特徵在於橫跨n/p-(Al,In)GaN穿隧接面的電壓降在10 A/cm2 下小於0.3 V。
實施態樣51. 根據實施態樣49的穿隧接面，其中，n/p-(Al,In)GaN穿隧接面的特徵在於橫跨n/p-(Al,In)GaN穿隧接面的電壓降在10 A/cm2 下小於0.1 V。
實施態樣52. 半導體元件，包括實施態樣49至51中任一實施態樣的穿隧接面。
實施態樣53. 根據實施態樣52的半導體元件，其中，半導體元件包括堆疊光電子結構。
實施態樣54. 根據實施態樣53的半導體元件，其中，堆疊光電子結構包括堆疊LED結構、堆疊雷射二極體結構、多接面太陽能電池、堆疊電晶體或堆疊功率轉換器。
實施態樣55. 根據實施態樣54的半導體元件，其中，半導體元件包括LED、雷射二極體、光伏元件、光電子元件、太陽能電池接面、電晶體或功率轉換器。
實施態樣1A. 製造包括埋入式活化p-(Al,In)GaN層的半導體結構的方法，包括：（a）將鎂摻雜的p-(Al,In)GaN層暴露於包括H2 、NH3 或其組合的氣態混合物，其中，氣態混合物具有小於760 Torr的H2 的分壓，以提供經暴露的鎂摻雜的p-(Al,In)GaN層；以及（b）在其中H2 的分壓大於N2 的分壓的環境中，通過RPCVD在經暴露的鎂摻雜的p-(Al,In)GaN層上生長n-(Al,In)GaN層，以提供包括埋入式活化p-(Al,In)GaN層的半導體結構。
實施態樣2A. 根據實施態樣1A的方法，其中，所述方法由步驟（a）和（b）組成。
實施態樣3A. 根據實施態樣1A至2A中任一實施態樣的方法，其中，在步驟（a）中，氣態混合物不包括N2 。
實施態樣4A. 根據實施態樣1A至3A中任一個實施態樣的方法，其中，暴露包括將鎂摻雜的p-(Al,In)GaN層暴露於小於300 Torr的H2 的分壓和低於900℃的溫度。
實施態樣5A. 根據實施態樣1A至4A中任一個實施態樣的方法，其中，鎂摻雜的p-(Al,In)GaN層包括1E19 cm-3 至5E21 cm-3 的鎂摻雜劑的濃度。
實施態樣6A. 根據實施態樣1A至5A中任一個實施態樣的方法，其中，暴露鎂摻雜的p-(Al,In)GaN層包括暴露少於5分鐘。
實施態樣7A. 根據實施態樣1A至6A中任一個實施態樣的方法，其中，在步驟（a）中，H2 的分壓為1 Torr至300 Torr。
實施態樣8A. 根據實施態樣1A至7A中任一個實施態樣的方法，其中，在步驟（b）中，H2 的分壓為0.1 Torr至300 Torr。
實施態樣9A. 根據實施態樣1A至8A中任一個實施態樣的方法，其中，暴露鎂摻雜的p-(Al,In)GaN層包括暴露於N2 電漿。
實施態樣10A. 根據實施態樣1A至9A中任一個實施態樣的方法，其中，鎂摻雜的p-(Al,In)GaN層是鈍化p-(Al,In)GaN層。
實施態樣11A. 根據實施態樣1A至9A中任一個實施態樣的方法，其中，鎂摻雜的p-(Al,In)GaN層是至少部分活化p-(Al,In)GaN層。
實施態樣12A. 根據實施態樣1A至11A中任一個實施態樣的方法，其中，（b）生長n-(Al,In)GaN層由以下組成：在其中H2 的分壓大於N2 的分壓的環境中，通過RPCVD在經暴露的鎂摻雜的p-(Al,In)GaN層上生長n-(Al,In)GaN層。
實施態樣13A. 根據實施態樣1A至12A中任一個實施態樣的方法，其中，步驟（b）包括：（b1）在其中N2 的分壓大於H2 的分壓的環境中，通過RPCVD在經暴露的鎂摻雜的p-(Al,In)GaN層上生長第一n-(Al,In)GaN層；以及（b2）在其中H2 的分壓大於N2 的分壓的環境中，通過RPCVD在第一n-(Al,In)GaN層上生長第二n-(Al,In)GaN層。
實施態樣14A. 根據實施態樣13A的方法，其中，所述方法由步驟（a）、（b1）和（b2）組成。
實施態樣15A. 根據實施態樣13A至14A中任一個實施態樣的方法，其中，第一n-(Al,In)GaN層具有小於30 nm的厚度。
實施態樣16A. 根據實施態樣13A至15A中任一個實施態樣的方法，其中，鎂摻雜的p-(Al,In)GaN層包括1E19 cm-3 至5E21 cm-3 的鎂摻雜劑的濃度。
實施態樣17A. 根據實施態樣13A至16A中任一個實施態樣的方法，其中，在步驟（b1）中，N2 的分壓為0.1 Torr至300 Torr。
實施態樣18A. 根據實施態樣13A至17A中任一個實施態樣的方法，其中，在步驟（b1）中，N2 的分壓為0.1 Torr至10 Torr並且溫度為500℃至1050℃。
實施態樣19A. 根據實施態樣13A至18A中任一個實施態樣的方法，其中，在步驟（b2）中，生長第二n-(Al,In)GaN層包括在H2 和NH3 存在下、在0.1 Torr至10 Torr的H2 分壓以及500℃至1050℃的溫度下生長。
實施態樣20A. 根據實施態樣1A至19A中任一個實施態樣的方法，還包括，在（b）生長n-(Al,In)GaN層之後；（c）在n-(Al,In)GaN層上面生長一個或多個半導體層。
實施態樣21A. 根據實施態樣20A的方法，其中，（c）生長一個或多個半導體層包括在H2 、NH3 或其組合的存在下、在低於1050℃的溫度下生長一個或多個半導體層。
實施態樣22A. 根據實施態樣1A至21A中任一個實施態樣的方法，其中，埋入式活化p-(Al,In)GaN層具有大於100 µm的最小橫向尺寸。
實施態樣23A. 根據實施態樣1A至22A中任一個實施態樣的方法，其中，包括埋入式活化p-(Al,In)GaN層的n/p-(Al,In)GaN穿隧接面的特徵在於橫跨n/p-(Al,In)GaN穿隧接面的電壓降在10 A/cm2 下小於0.3 V。
實施態樣24A. 半導體元件，包括通過實施態樣1A至23A中任一實施態樣的方法製造的半導體結構。
實施態樣25A. 根據實施態樣24A的半導體元件，其中，半導體元件包括堆疊光電子結構、LED、雷射二極體、光伏元件、光電子元件、太陽能電池接面、電晶體或功率轉換器。
實施態樣26A. n/p-(Al,In)GaN穿隧接面，包括通過實施態樣1A至25A中任一實施態樣的方法製造的半導體結構。
實施態樣27A. 半導體元件，包括申請專利範圍26A的穿隧接面。
實施態樣28A. 根據申請專利範圍27A的半導體元件，其中，半導體元件包括堆疊光電子結構。
實施態樣29A. 根據申請專利範圍28A的半導體元件，其中，堆疊光電子結構包括堆疊LED結構、堆疊雷射二極體結構、多接面太陽能電池、堆疊電晶體或堆疊功率轉換器。
實施例。通過參考以下實施例進一步說明由本公開內容提供的實施方式，所述實施例描述了由本公開內容提供的半導體、半導體元件和方法。對於本領域技術人員顯而易見的是，在不背離本公開內容的範圍的情況下，可以對材料和方法實施許多調整。
實施例1。一般方法。
本文描述的RPCVD層通常以較低的相對生長速率以及在較低的溫度（與例如MOCVD相比）和在氮電漿下生長。生長環境可以是氫氣、氮氣和其他氣體的混合物，但是（i）主要是NH3 ，或（ii）主要是H2 ，和/或（iii）主要是NH3 和H2 的混合物。進一步的細節在下文提供。
實施例2。
設計以下實驗以證實使用RPCVD來生長用於穿隧接面（TJ）應用的埋入式但活化的p-GaN層。使用RPCVD和MOCVD在2英寸圖案化藍寶石襯底上的商用獲得的MOCVD生長的藍色LED上生長TJ結構（形成如圖3A至圖3C和圖4A至圖4C所示的三個結構，分別表示具有和不具有InGaN蓋的結構）。這種MOCVD生長的藍色LED可以從許多商用來源獲得，包括Veeco、AMEC、Lumileds等。
使用晶片上電致發光（EL）快速測試方法測量最終元件。通過劃線穿過層以暴露下部n-GaN層並填充銦錫焊料來製造n觸點。頂部觸點使用銦球製成並在熱板上退火10秒。在頂部觸點周圍形成平緩的方形劃線（2 mm × 2 mm）以隔離觸點，使得頂部觸點與底部觸點之間的唯一電連接是經由下部n-GaN層。這防止了電流經由頂部n-GaN層在兩個觸點之間橫向傳導。
通過掃描從0 mA至500 mA的正向偏置電流並使用位於襯底下方的功率計記錄光輸出功率（LOP）來進行EL測量。對於通過MOCVD和RPCVD生長的結構，以及還針對原始源晶片，比較EL。原始源晶片的觸點以與TJ結構相同的方式製備。
商用LED有兩種不同的終端可利用。第一種是用高摻雜（p++ ）GaN:Mg層終止（如在工業中通常使用的）。第二種具有額外的1 nm厚的InGaN:Si觸點層，以改善裸LED的接觸電阻（如在工業中通常用於ITO接觸的）。為了完整，在兩種結構（具有和不具有n-InGaN觸點層）上測試TJ過度生長。
測試結果在圖5A至圖5D（針對圖3A至圖3C的結構的結果）和圖6A至圖6D （針對圖4A至圖4C的結構的結果）中以圖形方式示出，並且表1和表2分別呈現了圖3A至圖3C和圖4A至圖4C的結構的數據。表中的文本顏色對應於圖5A至圖5D和圖6A至圖6D的圖形中的線跡的顏色。
表1為圖3A至圖3C的結構的EL數據。
Figure 108118593-A0304-0001
 1 MOCVD生長的藍色LED參考沒有頂部ITO層。
表2為圖4A至圖4C的結構的EL數據。
Figure 108118593-A0304-0002
 1 在施加的電壓範圍內沒有LOP。
圖5A至圖5D和圖6A至圖6D以及表1和表2中所示的結果表明，與裸LED（結構1）相比，在根據本發明的RPCVD條件下生長的TJ結構（每個試驗中的結構3）顯示出可比較的LOP，並且還顯示出比較低的Vf。可比較的LOP表示將足夠量的空穴注入活化區域以進行再結合，而低Vf表示橫跨TJ的電壓降以及橫跨埋入式p-GaN層的電壓降是小的。這兩個觀察結果都表明埋入式p-GaN層在TJ生長期間保持完全活化。
圖5A至圖5D示出了具有n-InGaN蓋的圖3A至圖3C中所示結構的測試結果的圖形表示，其中，實線涉及圖3A中所示結構的MOCVD生長的藍色LED，點線涉及圖3B中所示的MOCVD完成結構，以及虛線涉及圖3C中所示的RPCVD完成結構。
圖6A至圖6D示出了不具有n-InGaN蓋的圖4A至圖4C中所示結構的測試結果的圖形表示，其中，實線涉及圖4A中所示結構的MOCVD生長的藍色LED，以及虛線涉及圖4C中所示的RPCVD完成結構。
相比之下，在圖5A至圖5D和表1中，可以看到僅通過MOCVD（每個實驗中的結構2）生長的TJ結構，顯示更高的Vf和更低的LOP，表明與鈍化或部分鈍化的埋入式p-GaN層有關的差的空穴注入效率和高的串聯電阻。另外，LOP和Vf在測量期間是不穩定的，這是常規的具有鈍化或部分鈍化p-GaN層的LED元件。
對於具有和不具有n-InGaN觸點層的兩個實驗，RPCVD TJ結構與裸LED（結構1）相比顯示出良好的LOP和Vf。僅在沒有n-InGaN層的結構上測試MOCVD生長的TJ。
實施例3。
圖7中所示的結構是在MOCVD生長的p-GaN層上過度生長的單個RPCVD n-GaN層的實例，使得p-GaN層在生長結束時變得和/或保持活化。第一結構（在左側）表示在完整MOCVD LED上的過度生長。第二結構（在右側）表示在僅包括緩衝層和p-GaN層（無活化區域）的簡化結構上的過度生長。表3中提供了用於通過由本公開內容提供的方法形成的這些結構的生長的製程條件。
表3為用於測試圖7中的結構的製程條件。
Figure 108118593-A0304-0003
 1 N2 流不包括N2 電漿流。
由於使用混合MOCVD/RPCVD生長方法，本發明提供了許多顯著的益處。特別地，RPCVD的使用允許在原生的摻雜半導體層中在不損害潛在溫度敏感層（例如含銦活性層）的溫度下實現高載子濃度和高載子遷移率。與MOCVD生長相比，由於在低生長溫度下實現的低摻雜劑擴散，在RPCVD條件下生長的穿隧接面處也可以實現急遽變化的鎂分佈。最後，該方法允許埋入式p型半導體層處於活化狀態並且保持這種方式，這歸因於n型層RPCVD過度生長，即使後續結構要在MOCVD富氫條件下生長。
實施例4。具有位於上面的n-p GaN穿隧接面的商用LED的性能。
通過生長n/p-GaN穿隧接面並測量元件性能來確定根據由本公開內容提供的方法製造的埋入式活化p-GaN層的品質。
圖8和圖9示出了用於評估使用由本公開內容提供的方法製造的n/p-(Al,In)GaN穿隧接面和埋入式活化p-(Al,In)GaN層的性能的元件結構。
圖8示出了商用藍色MQW LED的剖視圖，其包括藍寶石襯底801、u-GaN層802、n-GaN層803、多量子阱層804、p-GaN層805和p++ -GaN蓋層806。電觸點807A和電觸點807B分別與n-GaN層803和p++ -GaN蓋層806互連。
圖9示出了元件結構的剖視圖，元件結構包括圖8的商用MQW LED結構，並且其過度生長有15 nm厚的n++ -GaN層和200 nm厚的n-GaN層以形成穿隧接面B。在生長n摻雜的GaN層之前，根據由本公開內容提供的方法將p++ -GaN層暴露於NH3 :H2 環境、然後暴露於N2 電漿，然後在RPCVD條件下生長n摻雜的GaN層。
圖9示出了商用藍色MQW LED的層，其包括藍寶石襯底901、u-GaN層902、n-GaN層903、多量子阱層904、p-GaN層905和p++ -GaN蓋層906。15 nm厚、RP-CVD生長的n++ -GaN層908覆蓋p++ -GaN層，200 nm厚、RP-CVD生長的n-GaN層909覆蓋n++ -GaN層908。電觸點907A和電觸點907B分別與埋入式n-GaN層903和最上面的n-GaN層909互連。
圖8和圖9中所示的元件結構包括直到頂部p++ -GaN層的相同的層，因此元件性能的任何差異可歸因於p++ -GaN層上方的層。
理想情況下，希望測量整個LED結構的性能。然而，這需要與p++ -GaN表面形成歐姆接觸，其是難以實現的並且預期會導致非無關的接觸電阻。另一實施態樣，直接測量穿隧接面的性質要求與最上面的n-GaN表面形成歐姆接觸，其通常更容易並且不太可能促成顯著的接觸電阻，並且還使元件製程步驟的數量最小化。
然而，如果具有n/p-GaN穿隧接面的元件的Vf和光輸出（LOP）與沒有n/p-GaN穿隧接面的相同LED元件的Vf和LOP一樣好或更好，則可以推斷出埋入式p-GaN層一定是活化的。然而，相反的情況並不一定如此。顯示出差的Vf和LOP的穿隧接面可能是鈍化p-GaN層的結果和/或可能是由於具有低隧穿概率的品質差的n/p-GaN穿隧接面。
圖10示出了圖8和9中所示元件的JV曲線。與沒有位於上面的n/p-GaN穿隧接面的商用LED在5 A/cm2 電流密度下的5.35 V電壓相比，具有穿隧接面的LED在5 A/cm2 電流密度下表現出4.75 V電壓。該結果表明埋入式p-GaN層是活化的。
實施例5。預生長處理條件對具有位於上面的n/p-GaN穿隧接面的商用MQW LED性能的影響。
使用圖8和圖9中所示的半導體結構評估各種預生長處理條件的效果。
從如實施例4中所述的商用藍色MQW LED開始，最上面的p++ -GaN層首先在各種條件下暴露。
在指定的製程條件下，通過RPCVD在經暴露的p++ -GaN層上生長15 nm厚的n++ -GaN層（摻雜劑濃度~1.0E20 cm-3 ）。為了完成n/p-GaN穿隧接面，在指定的製程條件下，還通過RPCVD在n++ -GaN層上生長50 nm厚的n-GaN層（摻雜劑濃度約2.0E19 cm-3 ）。位於上面的n++ /n-GaN層的結構如圖11所示。
用於製造n/p-GaN穿隧接面的製程條件如圖17所示（表4）。圖17（表4）也示出了與沒有位於上面的n/p-GaN穿隧接面的相應LED相比的LOP、Vf以及Vf變化（ΔVf）。
商用全LED在p+ -GaN層上具有ITO層。
圖12A示出了具有ITO層的商用全MQW LED（虛線）以及具有TJ的MQW LED（實線）的IV曲線。在生長n++ -和n-GaN層之前，LED的最上面的p-GaN層暴露於NH3 和N2 。
圖12B示出了部分MQW LED的IV曲線，其具有在n++ /n-GaN層沉積之前（虛線）和之後（實線）通過MOCVD在最上面的LED層上生長的p+ /p-GaN層。在生長n++ /n-GaN層之前，將最上面的p-GaN層暴露於NH3 和N2 。製程條件和性能特徵如圖17（表4）所示，並對應於製程條件A。
圖13A示出了商用全LED的IV曲線，包括將p-GaN層暴露於NH3 :H2 環境以及使用RPCVD過度生長n++ /n-GaN層。
圖13B示出了商用部分LED上的1TS p-GaN的IV曲線，包括將p-GaN層暴露於NH3 :H2 環境以及使用RPCVD過度生長n++ /n-GaN層。製程條件和性能特徵如圖17（表4）所示，並對應於製程條件B。
圖14A示出了商用全LED的IV曲線，包括將p-GaN層暴露於N2 環境以及使用RPCVD過度生長n++ /n-GaN層。
圖14B示出了商用部分LED上的1TS p-GaN的IV曲線，包括將p-GaN層暴露於N2 環境以及使用RPCVD過度生長n++ /n-GaN層。製程條件和性能特徵如圖17（表4）所示，並對應於製程條件C。
圖13A和圖13B中所示的結果表明，暴露於NH3 和H2 環境表現得更好，MQW LED處於較高電流，從而證實下面的埋入式p-GaN層是活化的，並且即使當在預期產生鈍化p-GaN層的MOCVD條件下生長時，使用由本公開內容提供的方法產生高品質的埋入式活化p-GaN層。
圖15示出了根據製程條件B（圖17，表4）處理的LED元件的LOP與電流，並且對應於具有圖13A和圖13B中所示的IV曲線的元件。圖15中所示的結果表明，與在ITO膜上生長的LED n-GaN層相比，使用製程條件B製造並根據由本公開內容提供的方法製造的穿隧接面在相同電流下表現出略高的LOP。
圖16A和圖16B分別示出了具有位於上面的n/p-GaN穿隧接面和不具有位於上面的n/p-GaN穿隧接面的LED的電致發光圖像的照片，所述位於上面的n/p-GaN穿隧接面根據由本公開內容提供的方法並使用製程條件B製造。圖16A和圖16B中所示的圖像分別是針對圖13A和圖13B中所示的元件而獲得的。電致發光的品質相當，證明了n/p-穿隧接面不會降低LED的性能，從而證實了p-GaN層是活化的。
最後，應該注意，存在實現本文公開的實施方式的替代方式。因此，本文的實施方式被認為是說明性的而非限制性的。此外，申請專利範圍不限於文中給出的細節，並且有權獲得它們的全部範圍及其等同範圍。
100:LED
110:襯底層
120:緩衝層
130:n-GaN層
140:活化層
150:p-GaN層
160:n-GaN層
200:半導體結構
210:襯底層
220:緩衝層
230:n-GaN層
240:InGaN層
250:p-GaN層
260:n-GaN層
300:半導體結構
310:襯底層
320:緩衝層
330:n-GaN層
340:InGaN活化層
350:p-GaN層
360:p-GaN層
370:n-GaN層
400:半導體結構
410:襯底層
420:緩衝層
430:n-GaN層
440:p-GaN層
450:p+-GaN層
460:活化層
470:n-GaN層
500:半導體結構
510:襯底層
520:n-GaN層
530:p-GaN層
540:p+-GaN層
550:n+-GaN層
560:n-GaN層
600:半導體結構
610:襯底層
620:n-GaN層
630:活化層
640:p-GaN層
650:p+-GaN層
660:n+-GaN層
670:n-GaN層
700:半導體結構
710:襯底層
720:n-GaN層
730:活化層、InGaN層
740:p-GaN層
750:p+-GaN層
760:n+-GaN層
770:n-GaN層
780:活化層、InGaN層
790:p-GaN層
800:p+-GaN層
810:n+-GaN層
820:n-GaN層
801:藍寶石襯底
802:u-GaN層
803:n-GaN層
804:多量子阱層
805:p-GaN層
806:p++-GaN蓋層
807A:電觸點
807B:電觸點
901:藍寶石襯底
902:u-GaN層
903:n-GaN層
904:多量子阱層
905:p-GaN層
906:p++-GaN蓋層
907A:電觸點
907B:電觸點
908:n++-GaN層
909:n-GaN層
本文描述的附圖僅出於說明目的。附圖不旨在限制本公開內容的範圍。
圖1是形成例如發光二極體（LED）的簡單半導體結構的層的示意圖。
圖2A至圖2F是可以根據本發明形成的多個代表性半導體結構的示意圖。
圖3A至圖3C示出採用n-InGaN蓋的多個半導體結構的示意圖，多個半導體結構使用電致發光方法進行測試以證明本發明方法的優勢。
圖4A至圖4C示出沒有n-InGaN蓋的多個半導體結構的示意圖，多個半導體結構使用電致發光方法進行測試以證明本發明方法的優勢。
圖5A至圖5D示出具有n-InGaN蓋的圖3A至圖3C中表示的結構的測試結果的圖形表示，其中實線涉及圖3A中所示的結構的MOCVD生長的藍色LED，點線涉及圖3B中所示的MOCVD完成結構，以及虛線涉及圖3C中所示的RPCVD完成結構。
圖6A至圖6D示出沒有n-InGaN蓋的圖4A至圖4C中表示的結構的測試結果的圖形表示，其中實線涉及圖4A中所示的結構的MOCVD生長的藍色LED，以及虛線涉及圖4C中所示的RPCVD完成結構。
圖7示出根據本發明方法生長的代表性結構。
圖8示出商用LED的半導體結構的實例。
圖9示出由本公開內容提供的具有位於上面的埋入式活化n/p-GaN穿隧接面的商用LED的半導體結構的實例。
圖10示出圖9中所示的n/p-GaN穿隧接面的JV曲線。
圖11示出由本公開內容提供的埋入式活化n/p-GaN穿隧接面的實例的示意圖。
圖12A示出具有ITO層的商用全LED的IV曲線，包括將p-GaN層暴露於NH3 :N2 環境以及使用RPCVD的n++ /n-GaN層的過度生長。
圖12B示出具有ITO層的商用部分LED上的1TS p-GaN的IV曲線，包括將p-GaN層暴露於NH3 :N2 環境以及使用RPCVD的n++ /n-GaN層的過度生長。
圖13A示出具有ITO層的商用全LED的IV曲線，包括將p-GaN層暴露於NH3 :N2 環境以及使用RPCVD的n++ /n-GaN層的過度生長。
圖13B示出具有ITO層的商用部分LED上的1TS p-GaN的IV曲線，包括將p-GaN層暴露於NH3 :N2 環境以及使用RPCVD的n++ /n-GaN層的過度生長。
圖14A示出具有ITO層的商用全LED的IV曲線，包括將p-GaN層暴露於N2 環境以及使用RPCVD的n++ /n-GaN層的過度生長。
圖14B示出具有ITO層的商用部分LED上的1TS p-GaN的IV曲線，包括將p-GaN層暴露於N2 環境以及使用RPCVD的n++ /n-GaN層的過度生長。
圖15示出作為多量子阱（MQW）LED (具有和不具有位於上面的n-p GaN穿隧接面)的輸入電流的函數的LOP，包括暴露於NH3 :H2 環境。元件類似於圖13A和圖13B中所述的元件。
圖16A和圖16B分別示出圖13A和圖13B的過度生長的MQW LED的電致發光圖像。
圖17是表格（表4），示出各種穿隧接面處理條件和相應的元件特性。
200:半導體結構
210:襯底層
220:緩衝層
230:n-GaN層
240:InGaN層
250:p-GaN層
260:n-GaN層

Claims (29)

  1. 一種製造包括埋入式活化p-(Al,In)GaN層的半導體結構的方法，包括： （a）將鎂摻雜的p-(Al,In)GaN層暴露於包括H2 、NH3 或其組合的氣態混合物，以提供經暴露的鎂摻雜的p-(Al,In)GaN層，其中，所述氣態混合物具有小於760 Torr的H2 的分壓；以及 （b）在其中H2 的分壓大於N2 的分壓的環境中，通過RPCVD在所述經暴露的鎂摻雜的p-(Al,In)GaN層上生長n-(Al,In)GaN層； 從而提供包括埋入式活化p-(Al,In)GaN層的半導體結構。
  2. 根據申請專利範圍第1項所述的方法，其中，所述方法由步驟（a）和步驟（b）組成。
  3. 根據申請專利範圍第1項所述的方法，其中，在步驟（a）中，所述氣態混合物不包括N2 。
  4. 根據申請專利範圍第1項所述的方法，其中，暴露包括將所述鎂摻雜的p-(Al,In)GaN層暴露於小於300 Torr的H2 分壓和低於900℃的溫度。
  5. 根據申請專利範圍第1項所述的方法，其中，所述鎂摻雜的p-(Al,In)GaN層包括1E19 cm-3 至5E21 cm-3 的鎂摻雜劑的濃度。
  6. 根據申請專利範圍第1項所述的方法，其中，暴露所述鎂摻雜的p-(Al,In)GaN層包括暴露少於5分鐘。
  7. 根據申請專利範圍第1項所述的方法，其中，在步驟（a）中，H2 的分壓為1 Torr至300 Torr。
  8. 根據申請專利範圍第1項所述的方法，其中，在步驟（b）中，H2 的分壓為0.1 Torr至300 Torr。
  9. 根據申請專利範圍第1項所述的方法，其中，在步驟（a）中，暴露所述鎂摻雜的p-(Al,In)GaN層包括暴露於N2 電漿。
  10. 根據申請專利範圍第1項所述的方法，其中，所述鎂摻雜的p-(Al,In)GaN層是鈍化p-(Al,In)GaN層。
  11. 根據申請專利範圍第1項所述的方法，其中，所述鎂摻雜的p-(Al,In)GaN層是至少部分活化p-(Al,In)GaN層。
  12. 根據申請專利範圍第1項所述的方法，其中，（b）生長所述n-(Al,In)GaN層由以下組成：在其中H2 的分壓大於N2 的分壓的環境中，通過RPCVD在所述經暴露的鎂摻雜的p-(Al,In)GaN層上生長n-(Al,In)GaN層。
  13. 根據申請專利範圍第1項所述的方法，其中，步驟（b）包括： （b1）在其中N2 的分壓大於H2 的分壓的環境中，通過RPCVD在所述經暴露的鎂摻雜的p-(Al,In)GaN層上生長第一n-(Al,In)GaN層；以及 （b2）在其中H2 的分壓大於N2 的分壓的環境中，通過RPCVD在所述第一n-(Al,In)GaN層上生長第二n-(Al,In)GaN層。
  14. 根據申請專利範圍第13項所述的方法，其中，所述方法由步驟（a）、步驟（b1）和步驟（b2）組成。
  15. 根據申請專利範圍第13項所述的方法，其中，所述第一n-(Al,In)GaN層具有小於30 nm的厚度。
  16. 根據申請專利範圍第13項所述的方法，其中，所述鎂摻雜的p-(Al,In)GaN層包括1E19 cm-3 至5E21 cm-3 的鎂摻雜劑的濃度。
  17. 根據申請專利範圍第13項所述的方法，其中，在步驟（b1）中，N2 的分壓為0.1 Torr至300 Torr。
  18. 根據申請專利範圍13所述的方法，其中，在步驟（b1）中，N2 的分壓為0.1 Torr至10 Torr並且溫度為500℃至1050℃。
  19. 根據申請專利範圍13所述的方法，其中，在步驟（b2）中，生長所述第二n-(Al,In)GaN層包括在H2 和NH3 存在下、在0.1 Torr至10 Torr的H2 分壓下以及500℃至1050℃的溫度下生長。
  20. 根據申請專利範圍1所述的方法，還包括：在（b）生長所述n-(Al,In)GaN層之後，（c）在n-(Al,In)GaN層上面生長一個或多個半導體層。
  21. 根據申請專利範圍20所述的方法，其中，（c）生長所述一個或多個半導體層包括在H2 、NH3 或其組合的存在下，在低於1050℃的溫度下生長所述一個或多個半導體層。
  22. 根據申請專利範圍第1項所述的方法，其中，所述埋入式活化p-(Al,In)GaN層具有大於100 µm的最小橫向尺寸。
  23. 根據申請專利範圍第1項所述的方法，其中，包括所述埋入式活化p-(Al,In)GaN層的n/p-(Al,In)GaN穿隧接面的特徵在於橫跨所述n/p-(Al,In)GaN穿隧接面的電壓降在10 A/cm2 下小於0.3 V。
  24. 一種半導體元件，包括通過申請專利範圍第1項所述的方法製造的半導體結構。
  25. 根據申請專利範圍第24項所述的半導體元件，其中，所述半導體元件包括堆疊光電子結構、LED、雷射二極體、光伏元件、光電子元件、太陽能電池接面、電晶體或功率轉換器。
  26. 一種n/p-(Al,In)GaN穿隧接面，包括通過申請專利範圍第1項所述的方法製造的半導體結構。
  27. 一種半導體元件，包括申請專利範圍第26項所述的穿隧接面。
  28. 根據申請專利範圍第27項所述的半導體元件，其中，所述半導體元件包括堆疊光電子結構。
  29. 根據申請專利範圍第28項所述的半導體元件，其中，所述堆疊光電子結構包括堆疊LED結構、堆疊雷射二極體結構、多接面太陽能電池、堆疊電晶體或堆疊功率轉換器。
TW108118593A 2017-11-07 2019-05-29 具有埋入式活化p-(Al,In)GaN層的半導體結構、半導體元件及其製造方法 TWI756540B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AU2017904517A AU2017904517A0 (en) 2017-11-07 Method for overgrowth on p-type semiconductor layers
US16/182,393 US10355165B2 (en) 2017-11-07 2018-11-06 Buried activated p-(Al,In)GaN layers
US16/182,393 2018-11-06

Publications (2)

Publication Number Publication Date
TW202018858A true TW202018858A (zh) 2020-05-16
TWI756540B TWI756540B (zh) 2022-03-01

Family

ID=66328953

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108118593A TWI756540B (zh) 2017-11-07 2019-05-29 具有埋入式活化p-(Al,In)GaN層的半導體結構、半導體元件及其製造方法

Country Status (8)

Country Link
US (4) US10355165B2 (zh)
EP (2) EP3707756B1 (zh)
JP (2) JP7003282B2 (zh)
KR (2) KR102383970B1 (zh)
CN (2) CN116995153A (zh)
AU (2) AU2018365942B2 (zh)
TW (1) TWI756540B (zh)
WO (1) WO2019094391A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102136770B1 (ko) 2016-05-20 2020-07-22 루미레즈 엘엘씨 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들
JP7003282B2 (ja) * 2017-11-07 2022-02-04 ガリウム エンタープライジズ プロプライエタリー リミテッド 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層
FR3082053B1 (fr) * 2018-05-29 2020-09-11 Commissariat Energie Atomique Procede de fabrication d’une diode electroluminescente de type gan
US10985259B2 (en) * 2018-12-07 2021-04-20 Gan Systems Inc. GaN HEMT device structure and method of fabrication
US11600496B2 (en) 2019-11-19 2023-03-07 Northwestern University In-situ p-type activation of III-nitride films grown via metal organic chemical vapor deposition
CN111208402B (zh) * 2020-01-17 2021-05-04 吉林大学 一种独立调控半导体量子阱自旋轨道耦合参数的方法
US11469348B1 (en) * 2020-03-09 2022-10-11 Odyssey Semiconductor, Inc. Beryllium doped GaN-based light emitting diode and method
US11848359B2 (en) * 2020-03-19 2023-12-19 Ohio State Innovation Foundation Method of forming lateral pn junctions in III-nitrides using p-type and n-type co-doping and selective p-type activation and deactivation
CN111952424B (zh) * 2020-08-11 2022-06-14 吴小明 一种具有P面钝化层的AlGaInN基LED制备方法
JPWO2022158312A1 (zh) * 2021-01-20 2022-07-28
CN114361306A (zh) * 2021-03-16 2022-04-15 兆劲科技股份有限公司 一种发光元件
CN114361307A (zh) * 2021-03-16 2022-04-15 兆劲科技股份有限公司 一种发光元件
JP7419651B2 (ja) * 2021-07-14 2024-01-23 日亜化学工業株式会社 発光素子の製造方法
TWI808477B (zh) * 2021-09-01 2023-07-11 奈盾科技股份有限公司 半導體裝置的製造方法
CN114823850B (zh) * 2022-04-15 2023-05-05 晶通半导体(深圳)有限公司 P型混合欧姆接触的氮化镓晶体管
CN117174802B (zh) * 2023-11-02 2024-02-20 江西兆驰半导体有限公司 发光二极管的外延结构及其制备方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888886A (en) 1997-06-30 1999-03-30 Sdl, Inc. Method of doping gan layers p-type for device fabrication
US5926726A (en) * 1997-09-12 1999-07-20 Sdl, Inc. In-situ acceptor activation in group III-v nitride compound semiconductors
JP3987985B2 (ja) * 1999-04-30 2007-10-10 サンケン電気株式会社 半導体装置の製造方法
KR100380536B1 (ko) * 2000-09-14 2003-04-23 주식회사 옵토웰 터널접합 구조를 가지는 질화물반도체 발광소자
US6537838B2 (en) * 2001-06-11 2003-03-25 Limileds Lighting, U.S., Llc Forming semiconductor structures including activated acceptors in buried p-type III-V layers
AU2003299899A1 (en) * 2002-12-27 2004-07-29 General Electric Company Gallium nitride crystal, homoepitaxial gallium-nitride-based devices and method for producing same
KR100765004B1 (ko) * 2004-12-23 2007-10-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP4720441B2 (ja) * 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
US20070196938A1 (en) * 2006-02-20 2007-08-23 Masahiro Ogawa Nitride semiconductor device and method for fabricating the same
TW200741044A (en) * 2006-03-16 2007-11-01 Toyoda Gosei Kk Semiconductor substrate, electronic device, optical device, and production methods therefor
JP2008226906A (ja) 2007-03-08 2008-09-25 Sharp Corp 窒化物半導体発光素子
JP2008227073A (ja) 2007-03-12 2008-09-25 Rohm Co Ltd 窒化物半導体積層構造の形成方法および窒化物半導体素子の製造方法
TW200903805A (en) 2007-05-24 2009-01-16 Univ California Polarization-induced barriers for N-face nitride-based electronics
JPWO2008153130A1 (ja) * 2007-06-15 2010-08-26 ローム株式会社 窒化物半導体発光素子及び窒化物半導体の製造方法
EP2017884A3 (en) 2007-07-20 2011-03-23 Gallium Enterprises Pty Ltd Buried contact devices for nitride-based films and manufacture thereof
KR101012515B1 (ko) 2007-08-20 2011-02-08 렌슬러 폴리테크닉 인스티튜트 질화물 반도체 발광소자
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
KR101422452B1 (ko) * 2009-12-21 2014-07-22 가부시끼가이샤 도시바 질화물 반도체 발광 소자 및 그 제조 방법
US20110204376A1 (en) * 2010-02-23 2011-08-25 Applied Materials, Inc. Growth of multi-junction led film stacks with multi-chambered epitaxy system
DE102010002966B4 (de) 2010-03-17 2020-07-30 Osram Opto Semiconductors Gmbh Laserdiodenanordnung und Verfahren zum Herstellen einer Laserdiodenanordnung
US20120015502A1 (en) 2010-07-14 2012-01-19 Jie Cui p-GaN Fabrication Process Utilizing a Dedicated Chamber and Method of Minimizing Magnesium Redistribution for Sharper Decay Profile
JP2012104677A (ja) * 2010-11-11 2012-05-31 Toshiba Corp 半導体発光素子の製造方法
US8653550B2 (en) 2010-12-17 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Inverted light emitting diode having plasmonically enhanced emission
US20120258580A1 (en) * 2011-03-09 2012-10-11 Applied Materials, Inc. Plasma-assisted mocvd fabrication of p-type group iii-nitride materials
US20120315741A1 (en) * 2011-06-13 2012-12-13 Jie Su Enhanced magnesium incorporation into gallium nitride films through high pressure or ald-type processing
JP5995302B2 (ja) * 2011-07-05 2016-09-21 パナソニック株式会社 窒化物半導体発光素子の製造方法
US9029867B2 (en) 2011-07-08 2015-05-12 RoseStreet Labs Energy, LLC Multi-color light emitting devices with compositionally graded cladding group III-nitride layers grown on substrates
US20130256681A1 (en) 2012-04-02 2013-10-03 Win Semiconductors Corp. Group iii nitride-based high electron mobility transistor
EP2872668B1 (en) 2012-07-13 2018-09-19 Gallium Enterprises Pty Ltd Apparatus and method for film formation
JP5383880B1 (ja) * 2012-08-13 2014-01-08 株式会社東芝 窒化物半導体層の製造方法及び半導体発光素子の製造方法
GB201217617D0 (en) * 2012-10-02 2012-11-14 Kappers Menno Semiconductor materials
TWI602315B (zh) 2013-03-08 2017-10-11 索泰克公司 具有經組構成效能更佳之低帶隙主動層之感光元件及相關方法
US9177708B2 (en) 2013-06-14 2015-11-03 Varian Semiconductor Equipment Associates, Inc. Annular cooling fluid passage for magnets
CN103545405B (zh) * 2013-11-11 2016-03-30 天津三安光电有限公司 氮化物发光二极管
AU2015207672B2 (en) 2014-01-15 2016-08-04 Gallium Enterprises Pty Ltd Apparatus and method for the reduction of impurities in films
JP2015162631A (ja) 2014-02-28 2015-09-07 サンケン電気株式会社 発光素子
WO2015151471A1 (ja) * 2014-03-31 2015-10-08 パナソニック株式会社 紫外線発光素子及びそれを用いた電気機器
JP5983684B2 (ja) 2014-07-02 2016-09-06 ウシオ電機株式会社 Ｌｅｄ素子
JP6001756B2 (ja) * 2014-12-08 2016-10-05 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
US10224458B2 (en) * 2015-03-06 2019-03-05 Stanley Electric Co., Ltd. Group III nitride laminate, luminescence element comprising said laminate, and method of producing group III nitride laminate
EP3320566A4 (en) 2015-07-10 2019-02-27 The Regents of The University of California HYBRID GROWTH PROCESS FOR III-NITRIDE TUNNEL TRANSITION DEVICES
JP6092961B2 (ja) * 2015-07-30 2017-03-08 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
WO2017079168A1 (en) 2015-11-04 2017-05-11 The Regents Of The University Of California Iii-nitride tunnel junction with modified p-n interface
US20170323785A1 (en) 2016-05-06 2017-11-09 Lam Research Corporation Method to deposit conformal and low wet etch rate encapsulation layer using pecvd
WO2017200845A1 (en) 2016-05-20 2017-11-23 Lumileds Llc Method of forming a p-type layer for a light emitting device
KR102136770B1 (ko) * 2016-05-20 2020-07-22 루미레즈 엘엘씨 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들
US20200127163A1 (en) * 2016-06-16 2020-04-23 Sciocs Company Limited Nitride semiconductor template, method for manufacturing nitride semiconductor template, and method for manufacturing nitride semiconductor free-standing substrate
JP7003282B2 (ja) * 2017-11-07 2022-02-04 ガリウム エンタープライジズ プロプライエタリー リミテッド 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層

Also Published As

Publication number Publication date
KR102500059B1 (ko) 2023-02-14
JP7295935B2 (ja) 2023-06-21
JP2022040180A (ja) 2022-03-10
EP3707756A2 (en) 2020-09-16
US20200127157A1 (en) 2020-04-23
US20190305174A1 (en) 2019-10-03
CN116995153A (zh) 2023-11-03
JP7003282B2 (ja) 2022-02-04
CN111512451B (zh) 2023-08-22
US20190140134A1 (en) 2019-05-09
AU2018365942B2 (en) 2021-04-08
TWI756540B (zh) 2022-03-01
US20190305173A1 (en) 2019-10-03
JP2021502713A (ja) 2021-01-28
US10546972B2 (en) 2020-01-28
US10355165B2 (en) 2019-07-16
US11081618B2 (en) 2021-08-03
AU2021204644B2 (en) 2022-09-15
KR20200089279A (ko) 2020-07-24
AU2021204644A1 (en) 2021-07-29
EP3707756B1 (en) 2022-08-24
TW202230604A (zh) 2022-08-01
CN111512451A (zh) 2020-08-07
WO2019094391A2 (en) 2019-05-16
KR20220047667A (ko) 2022-04-18
AU2018365942A1 (en) 2020-06-25
US10559711B2 (en) 2020-02-11
EP4071835A1 (en) 2022-10-12
KR102383970B1 (ko) 2022-04-11
WO2019094391A3 (en) 2019-08-15

Similar Documents

Publication Publication Date Title
TWI756540B (zh) 具有埋入式活化p-(Al,In)GaN層的半導體結構、半導體元件及其製造方法
US5432808A (en) Compound semicondutor light-emitting device
US8492779B2 (en) Nitride semiconductor LED and fabrication method thereof
US8304791B2 (en) Nitride-based semiconductor light emitting device and methods of manufacturing the same
CN103337573B (zh) 半导体发光二极管的外延片及其制造方法
JP7169613B2 (ja) 窒化物半導体発光素子の製造方法
CN103996769A (zh) Led外延层结构、生长方法及具有该结构的led芯片
KR100998234B1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
TWI837568B (zh) 具有埋入式活化p-(Al,In)GaN層的半導體結構、半導體元件及其製造方法
KR100881053B1 (ko) 질화물계 발광소자
KR101172091B1 (ko) 피형 질화물 반도체 및 그 제조 방법
Van Den Broeck Engineering Strain for Improved III-Nitride Optoelectronic Device Performance.
KR20150133622A (ko) 발광 소자 및 그 제조 방법
KR100911775B1 (ko) 질화물계 발광소자
KR100974924B1 (ko) 질화물계 발광소자
KR20070109618A (ko) 수직형 발광 소자 및 그 제조방법