JP7003282B2 - 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層 - Google Patents

埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層 Download PDF

Info

Publication number
JP7003282B2
JP7003282B2 JP2020544579A JP2020544579A JP7003282B2 JP 7003282 B2 JP7003282 B2 JP 7003282B2 JP 2020544579 A JP2020544579 A JP 2020544579A JP 2020544579 A JP2020544579 A JP 2020544579A JP 7003282 B2 JP7003282 B2 JP 7003282B2
Authority
JP
Japan
Prior art keywords
gan layer
layer
torr
gan
rpcvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020544579A
Other languages
English (en)
Other versions
JP2021502713A (ja
Inventor
マン、イアン
バリク、サトヤナラヤン
デイビッド ブラウン、ジョシュア
リュー、ダニュー
Original Assignee
ガリウム エンタープライジズ プロプライエタリー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2017904517A external-priority patent/AU2017904517A0/en
Application filed by ガリウム エンタープライジズ プロプライエタリー リミテッド filed Critical ガリウム エンタープライジズ プロプライエタリー リミテッド
Publication of JP2021502713A publication Critical patent/JP2021502713A/ja
Priority to JP2021214049A priority Critical patent/JP7295935B2/ja
Application granted granted Critical
Publication of JP7003282B2 publication Critical patent/JP7003282B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本出願は、２０１７年１１月７日に出願されたオーストラリア特許仮出願第２０１７９０４５１７号の３５ＵＳＣ第１１９条（ｅ）に基づく利益を主張し、その全体が参照により組み込まれる。
技術分野
本開示は、活性化されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層を組み込んだ半導体デバイスを成長させる方法に関し、低水素又は水素を含まない環境での別の活性化工程を使用せずに、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層をＨ２及び／又はＮＨ３のガス組成物に曝露して活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を有する半導体構造を提供することを含む。この方法を使用して、電子デバイスに組み込むことができる埋込み活性化ｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合を製造できる。
ＭＯＣＶＤ成長ｐ－（Ａｌ，Ｉｎ）ＧａＮはＭｇ－Ｈ複合体を形成し、これが、伝導に利用できる自由正孔の数を減らし、それによってｐ－（Ａｌ，Ｉｎ）ＧａＮ層の抵抗率を高める。堆積キャリアガスにＨ２が含まれていない場合でも、ＮＨ３の解離によりＭｇ－Ｈ複合体が形成されるのに十分なＨ２が提供されるため、ＭＯＣＶＤ成長中はｐ－（Ａｌ，Ｉｎ）ＧａＮ層への水素の導入は回避できない。
不動態化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層が形成された後、Ｈ２を含まない環境、例えばＮ２及び／又はＯ２環境においてｐ－（Ａｌ，Ｉｎ）ＧａＮ層をサーマルアニーリングすることにより、Ｍｇ－Ｈ複合体を除去できる。アニーリングプロセスでは、Ｍｇ－Ｈ結合が切断され、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層からＨ２が除去され、結果として抵抗率が低下する。抵抗率を低下させるために不動態化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を調整するプロセスは、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層の活性化と呼ばれ、結果として生じるｐ－（Ａｌ，Ｉｎ）ＧａＮ層は活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層と呼ばれる。
活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層をＨ２及びＮＨ３環境に再曝露すると、Ｍｇ－Ｈ複合体が再形成され、したがってｐ－（Ａｌ，Ｉｎ）ＧａＮ層が再不動態化される可能性がある。
一般に、不動態化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層上に上層半導体層、例えばｎ－（Ａｌ，Ｉｎ）ＧａＮ層が堆積された後、不動態化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を活性化することはできない。Ｈ２は上層ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を介して垂直に拡散できないため、Ｈ２を含まない環境において高温でアニーリングする場合、埋込みｐ－（Ａｌ，Ｉｎ）ＧａＮ層を熱的に活性化できない。
埋込み不動態化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を活性化するには、半導体構造にトレンチをエッチングして、埋込みｐ－（Ａｌ，Ｉｎ）ＧａＮ層のエッジを曝露させ、Ｈ２が横方向に拡散してアニーリング工程中にトレンチの側壁から逃れる能力を向上させることができる。
代替的に、活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、成長プロセス中にＨ２が存在しない特定の半導体成長方法を使用して直接成長させることができる。例えば、Ｈ２分圧が低い分子線エピタキシー（ＭＢＥ）を使用して、高品質の活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることができる。しかしながら、活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、高温でＨ２に曝される場合、例えば、半導体層をより高い成長圧力で活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層上に成長させる場合、不動態化される可能性がある。これは、例えば、活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層が半導体デバイスの一部であり、キャリアガスとしてＨ２及び／又はＮＨ３を採用するＭＯＣＶＤを使用して、その後堆積される半導体層が成長する場合に生じる可能性がある。これらの理由により、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層の真上の半導体層は、有機金属化学気相堆積法（ＭＯＣＶＤ）を使用して成長させる場合、埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を組み込んだ半導体構造を成長させることは不可能であった。
これはＲＦＭＢＥ及びおそらくＮＨ３分子線エピタキシー（ＭＢＥ）を使用して達成できるが、超高真空（ＵＨＶ）の複雑さ及びスケーリングの難しさのため、これらの成長方法を使用することは望ましくない。
半導体はＲＰＣＶＤを使用してＨ２を含まない環境で成長できるため、基本的には、ＲＰＣＶＤを使用して、下層の活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を不動態化せずに活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層をオーバーグローできるはずである。ただし、ｐ－（Ａｌ，Ｉｎ）ＧａＮ及びｎ－（Ａｌ，Ｉｎ）ＧａＮ層を含むＲＰＣＶＤを使用して主にＨ２を含まない環境で成長した半導体層は、Ｈ２及びＮＨ３の存在下で成長したものと比較して品質が劣り、結果として実行可能なデバイスは、Ｈ２及びＮＨ３を使用せずにＲＰＣＶＤを使用して容易に成長させることはできないことが示されている。高品質の層を達成するためにＲＰＣＶＤによる半導体層の成長中に必要なＨ２及びＮＨ３のレベルは、以前に活性化されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層を不動態化するのに十分であることも示されている。
したがって、活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層の上にある半導体層は、ＲＰＣＶＤを使用するなどしてＨ２を含まない環境で成長させることができ、ｐ－（Ａｌ，Ｉｎ）ＧａＮの活性化状態を保持することが期待できるが、成長条件によって上層半導体層の品質が低下し、デバイスの性能に悪影響を及ぼす。対照的に、ＲＰＣＶＤ成長中に十分な量のＨ２及びＮＨ３を使用することにより、上層の品質を向上させることができる。ただし、最高の品質を達成するために必要なＨ２及びＮＨ３のレベルは、この場合、下層ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を不動態化すると予想される。したがって、最適化されたＲＰＣＶＤプロセスを使用して上層を成長させた埋込みｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む任意のデバイスでは、埋込みｐ－（Ａｌ，Ｉｎ）ＧａＮが完全に活性化されないことが予想される。
埋込み不動態化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を再活性化するために製造後工程を行う必要がなく、下層のｐ－（Ａｌ，Ｉｎ）ＧａＮ層を不動態化せずに、活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を覆う半導体層を、例えばＭＯＣＶＤを使用して高Ｈ２環境で成長させることができる半導体成長プロセスがあることが望ましい。
本発明によれば、埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を製造する方法は、（ａ）マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を、Ｈ２、ＮＨ３、又はそれらの組合せを含むガス混合物に曝露し、曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を提供することであって、このガス混合物はＨ２の分圧が７６０Ｔｏｒｒ未満であること、及び（ｂ）曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層をＨ２、ＮＨ３、又はそれらの組合せを含む環境で成長させて、埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を提供することを含む。
本発明によれば、半導体デバイスは、本発明による方法によって製造された半導体構造を含む。
本発明によれば、ｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合は、本発明による方法によって製造された半導体構造を含む。
本発明によれば、半導体デバイスは、本発明によるトンネル接合を含む。
本明細書に記載されている図面は、説明のみを目的としている。図面は、本開示の範囲を限定することを意図していない。
図１は、発光ダイオード（ＬＥＤ）などの単純な半導体構造を形成する層の概略図である。
図２Ａ～２Ｆは、本発明に従って形成され得るいくつかの代表的な半導体構造の概略図である。 図２Ａ～２Ｆは、本発明に従って形成され得るいくつかの代表的な半導体構造の概略図である。 図２Ａ～２Ｆは、本発明に従って形成され得るいくつかの代表的な半導体構造の概略図である。 図２Ａ～２Ｆは、本発明に従って形成され得るいくつかの代表的な半導体構造の概略図である。 図２Ａ～２Ｆは、本発明に従って形成され得るいくつかの代表的な半導体構造の概略図である。 図２Ａ～２Ｆは、本発明に従って形成され得るいくつかの代表的な半導体構造の概略図である。
図３Ａ～３Ｃは、本発明の手法の利点を示すためにエレクトロルミネセンス法を使用して試験された、ｎ－ＩｎＧａＮキャップを使用するいくつかの半導体構造の概略図を示す。 図３Ａ～３Ｃは、本発明の手法の利点を示すためにエレクトロルミネセンス法を使用して試験された、ｎ－ＩｎＧａＮキャップを使用するいくつかの半導体構造の概略図を示す。 図３Ａ～３Ｃは、本発明の手法の利点を示すためにエレクトロルミネセンス法を使用して試験された、ｎ－ＩｎＧａＮキャップを使用するいくつかの半導体構造の概略図を示す。
図４Ａ～４は、本発明の手法３の利点を示すためにエレクトロルミネセンス法を使用して試験された、ｎ－ＩｎＧａＮキャップなしのいくつかの半導体構造の概略図を示す。 図４Ａ～４は、本発明の手法３の利点を示すためにエレクトロルミネセンス法を使用して試験された、ｎ－ＩｎＧａＮキャップなしのいくつかの半導体構造の概略図を示す。 図４Ａ～４は、本発明の手法３の利点を示すためにエレクトロルミネセンス法を使用して試験された、ｎ－ＩｎＧａＮキャップなしのいくつかの半導体構造の概略図を示す。
図５Ａ～５Ｄは、ｎ－ＩｎＧａＮキャップを有する、図３Ａ～図３Ｃに表される構造の試験の結果のグラフ表示を示し、実線は、図３Ａに示される構造のＭＯＣＶＤ成長青色ＬＥＤに関連し、鎖線（ｂｒｏｋｅｎ ｌｉｎｅ）は、図３Ｂに示されるＭＯＣＶＤ完成構造に関連し、破線は、図３Ｃに示されるＲＰＣＶＤ完成構造に関連する。 図５Ａ～５Ｄは、ｎ－ＩｎＧａＮキャップを有する、図３Ａ～図３Ｃに表される構造の試験の結果のグラフ表示を示し、実線は、図３Ａに示される構造のＭＯＣＶＤ成長青色ＬＥＤに関連し、鎖線は、図３Ｂに示されるＭＯＣＶＤ完成構造に関連し、破線は、図３Ｃに示されるＲＰＣＶＤ完成構造に関連する。 図５Ａ～５Ｄは、ｎ－ＩｎＧａＮキャップを有する、図３Ａ～図３Ｃに表される構造の試験の結果のグラフ表示を示し、実線は、図３Ａに示される構造のＭＯＣＶＤ成長青色ＬＥＤに関連し、鎖線は、図３Ｂに示されるＭＯＣＶＤ完成構造に関連し、破線は、図３Ｃに示されるＲＰＣＶＤ完成構造に関連する。 図５Ａ～５Ｄは、ｎ－ＩｎＧａＮキャップを有する、図３Ａ～図３Ｃに表される構造の試験の結果のグラフ表示を示し、実線は、図３Ａに示される構造のＭＯＣＶＤ成長青色ＬＥＤに関連し、鎖線は、図３Ｂに示されるＭＯＣＶＤ完成構造に関連し、破線は、図３Ｃに示されるＲＰＣＶＤ完成構造に関連する。
図６Ａ～６Ｄは、ｎ－ＩｎＧａＮキャップなしで、図４Ａ～図４Ｃに表される構造の試験結果のグラフ表示を示し、実線は、図４Ａに示される構造のＭＯＣＶＤ成長青色ＬＥＤに関連し、破線は、図４Ｃに示されるＲＰＣＶＤ完成構造に関連する。 図６Ａ～６Ｄは、ｎ－ＩｎＧａＮキャップなしで、図４Ａ～図４Ｃに表される構造の試験結果のグラフ表示を示し、実線は、図４Ａに示される構造のＭＯＣＶＤ成長青色ＬＥＤに関連し、破線は、図４Ｃに示されるＲＰＣＶＤ完成構造に関連する。 図６Ａ～６Ｄは、ｎ－ＩｎＧａＮキャップなしで、図４Ａ～図４Ｃに表される構造の試験結果のグラフ表示を示し、実線は、図４Ａに示される構造のＭＯＣＶＤ成長青色ＬＥＤに関連し、破線は、図４Ｃに示されるＲＰＣＶＤ完成構造に関連する。 図６Ａ～６Ｄは、ｎ－ＩｎＧａＮキャップなしで、図４Ａ～図４Ｃに表される構造の試験結果のグラフ表示を示し、実線は、図４Ａに示される構造のＭＯＣＶＤ成長青色ＬＥＤに関連し、破線は、図４Ｃに示されるＲＰＣＶＤ完成構造に関連する。
図７は、本発明の方法に従って成長した代表的な構造を示す。
図８は、市販のＬＥＤの半導体構造の一例を示す。
図９は、本開示により提供される、上層に埋め込まれた活性化ｎ／ｐ－ＧａＮトンネル接合を有する市販のＬＥＤの半導体構造の一例を示す。
図１０は、図９に示されるｎ／ｐ－ＧａＮトンネル接合のＪＶ曲線を示す。
図１１は、本開示によって提供される埋込み活性化ｎ／ｐ－ＧａＮトンネル接合の一例の概略図を示す。
図１２Ａは、ＮＨ３：Ｎ２環境へのｐ－ＧａＮ層の曝露及びＲＰＣＶＤを使用したｎ＋＋／ｎ－ＧａＮ層のオーバーグロースを含むＩＴＯ層を有する市販の完全ＬＥＤのＩＶ曲線を示す。
図１２Ｂは、ＮＨ３：Ｎ２環境へのｐ－ＧａＮ層の曝露及びＲＰＣＶＤを使用したｎ＋＋／ｎ－ＧａＮ層のオーバーグロースを含むＩＴＯ層を有する市販の部分ＬＥＤ上の１ＴＳ ｐ－ＧａＮのＩＶ曲線を示す。
図１３Ａは、ＮＨ３：Ｈ２環境へのｐ－ＧａＮ層の曝露及びＲＰＣＶＤを使用したｎ＋＋／ｎ－ＧａＮ層のオーバーグロースを含む、ＩＴＯ層を有する市販の完全ＬＥＤのＩＶ曲線を示す。
図１３Ｂは、ＮＨ３：Ｈ２環境へのｐ－ＧａＮ層の曝露及びＲＰＣＶＤを使用したｎ＋＋／ｎ－ＧａＮ層のオーバーグロースを含むＩＴＯ層を有する市販の部分ＬＥＤ上の１ＴＳ ｐ－ＧａＮのＩＶ曲線を示す。
図１４Ａは、Ｎ２環境へのｐ－ＧａＮ層の曝露及びＲＰＣＶＤを使用したｎ＋＋／ｎ－ＧａＮ層のオーバーグロースを含むＩＴＯ層を有する市販の完全ＬＥＤのＩＶ曲線を示す。
図１４Ｂは、Ｎ２環境へのｐ－ＧａＮ層の曝露及びＲＰＣＶＤを使用したｎ＋＋／ｎ－ＧａＮ層のオーバーグロースを含むＩＴＯ層を有する市販の部分ＬＥＤ上の１ＴＳ ｐ－ＧａＮのＩＶ曲線を示す。
図１５は、ＮＨ３：Ｈ２環境への曝露を含む、上層ｎ－ｐＧａＮトンネル接合を含む場合及び含まない場合の多重量子井戸（ＭＱＷ）ＬＥＤの入力電流の関数としてのＬＯＰを示す。デバイスは、図１３Ａ及び図１３Ｂで言及されたものと同様である。
図１６Ａおよび１６Ｂは、それぞれ、図１３Ａ及び図１３ＢのオーバーグローさせたＭＱＷ ＬＥＤのエレクトロルミネセンス画像を示す。 図１６Ａおよび１６Ｂは、それぞれ、図１３Ａ及び１３ＢのオーバーグローさせたＭＱＷ ＬＥＤのエレクトロルミネセンス画像を示す。
図１７は、様々なトンネル接合処理条件及び対応するデバイス特性を示す表（表４）である。
以下の詳細な説明の趣旨上、本開示によって提供される実施形態は、明示的に反対に指定されている場合を除いて、様々な代替の変形及び工程順序を想定し得ることが理解されるべきである。さらに、任意の操作例及び他の指示がある場合を除き、例えば明細書及び特許請求の範囲で使用される成分の量を表すすべての数字は、すべての場合において「約」という用語によって修飾されるものとして理解されるべきである。したがって、反対のことが示されていない限り、以下の明細書及び添付の特許請求の範囲に記載される数値パラメータは、本発明によって得られるべき所望の特性に応じて変化し得る近似値である。少なくとも、特許請求の範囲に対する均等論の適用を制限する試みとしてではなく、各数値パラメータは、報告された有効数字の数に照らして及び通常の丸め技術（ｏｒｄｉｎａｒｙ ｒｏｕｎｄｉｎｇ ｔｅｃｈｎｉｑｕｅ）を適用することによって少なくとも解釈されるべきである。
本発明の広い範囲を示す数値範囲及びパラメータが近似値であるにもかかわらず、特定の例に示される数値は可能な限り正確に報告される。しかし、いずれの数値も、それぞれの試験測定に見られる標準偏差から必然的に生じる一定の誤差を本質的に含む。
また、本明細書に列挙された任意の数値範囲は、そこに包含されるすべての下位範囲を含むことが意図されることが理解されるべきである。例えば、「１～１０」の範囲は、１の記載された最小値と、１０の記載された最大値との間の（及びそれらを含む）すべての部分範囲を含むように意図されており、すなわち、１以上の最小値及び１０以下の最大値を有する。
ここで、特定の方法及び半導体デバイスを参照する。開示された方法及び半導体デバイスは、特許請求の範囲を限定することを意図していない。反対に、特許請求の範囲は、すべての代替、変更及び等価物を包含することが意図されている。
窒化ガリウム（ＧａＮ）膜などの金属又はメタロイド含有膜を含む半導体構造は、発光ダイオード（ＬＥＤ）から紫外線検出器、トランジスタデバイスまで、様々なデバイスに用途がある。これらの膜は、一般に分子線エピタキシー（ＭＢＥ）、有機金属化学気相堆積（ＭＯＣＶＤ）、リモートプラズマ増強化学気相堆積（ＲＰＥＣＶＤ又はＲＰＣＶＤ）を含む技術で製造される。
ＭＯＣＶＤは、高品質のＬＥＤなどを製造するために広く使用されているプロセスであるが、ＭＯＣＶＤは高温及び大量のＮＨ３の使用に依存する。これは、例えばｎ型ＧａＮの成長には特に問題ではない場合もあるが、ＮＨ３の熱分解により存在する水素がアクセプタドーパントと複合体を形成し、自由キャリア濃度を低減し、層の抵抗率を増加させるため、ｐ型ＧａＮなどのｐ型層を成長させる場合には課題が生じる可能性がある。
図１は、そのようなデバイス、例えばＬＥＤ１００の基本的な例を示す。ＬＥＤ１００は、サファイア又は他の一般的に使用される基板材料であり得る基板層１１０を含む。基板層１１０上に成長したバッファ層１２０が存在し得、基板層１１０から離れる方向に移動するエピタキシャル成長における欠陥を低減することにより、デバイスの構造品質を達成するのを助ける。バッファ層１２０は、オーバーグローさせる層の性質に依存して、適宜、ＡｌＧａＮ又は他の半導体材料であるが、例えばＧａＮから形成されてもよい。
バッファ層１２０の上には、例えばシリコンでドープされていてもよいｎ－ＧａＮ層１３０がある。ｎ－ＧａＮ層１３０は、通常、ＭＯＣＶＤを使用して高温条件下で成長させる。
次に、デバイス１００は、１つ以上のＩｎＧａＮ層によって形成された活性層１４０を有する。活性層１４０は、量子井戸（ＱＷ）を含み得るか、又は多重量子井戸（ＭＱＷ）構造を形成し得、光生成に関与する。
図１に示す例では、次の層はｐ－ＧａＮ層１５０である。ｐ型層を達成するには、マグネシウムなどのアクセプタ原子をドープする必要がある。ＭＯＣＶＤを使用するそのようなｐ型層１５０の成長中、エピタキシャルｐ型層は、ＮＨ３の熱分解及びさらにＭＯＣＶＤプロセスで通常使用されるＨ２の存在により、構造内に水素が存在する。デバイスを冷却すると、この水素はｐ型層のマグネシウム原子に結合して不動態化することが知られている。これは、マグネシウム原子が有効なアクセプタ原子として機能するのを防ぎ、結果として高抵抗層をもたらす。
この問題に対処するために、サーマルアニーリングを含む様々な解決策が提案されているが、ｐ－ＧａＮ層を少なくとも一時的に再活性化することは可能であるけれども、ｐ－ＧａＮは、水素を含まない環境を維持できない限り、冷却時に再び不動態化される。
図１にｎ－ＧａＮ層１６０として示されているように、ｎ型層などのこのｐ型層の上にさらなる半導体層が成長する場合、特定の課題が生じる。この層をＭＯＣＶＤ条件下で成長させる場合、ｐ－ＧａＮ層がある水素含有量を有する。ｎ－ＧａＮ層１６０が完成し、デバイスが冷却されると、既に存在するこの水素は、議論したように、マグネシウムアクセプタ原子と複合体を形成する。ここでの追加の問題は、ｎ－ＧａＮ層１６０がｐ－ＧａＮ層１５０内の水素を効果的に捕捉するように機能するため、デバイスが水素を含まない環境下で冷却されても、既に捕捉された水素は逃れることができないことである。後続の高温処理によってＭｇ－Ｈ複合体が一時的に解離する可能性があるが、水素は埋込みｐ－ＧａＮ層１５０から垂直に逃れることができないため、複合体は冷却時に常に再形成され、したがってデバイスはこの埋込みｐ－ＧａＮ層１５０の高抵抗によって本質的に制限される。
この問題に対する１つの解決策は、上部のｎ型層のエッチングを示唆する米国特許第６，５３７，８３８号明細書に提案されている。これにより、ｐ型層の側面が環境に曝露されるトレンチが生じる。これにより、後続のアニーリング工程を使用して、ｐ型ＧａＮ層の曝露面からの水素移動を促進できる。これにより、トレンチ間の埋込みｐ－ＧａＮ層の局所的な活性化が達成される可能性があるが、埋込みｐ－ＧａＮ層を、ｐ型ＧａＮ層の曝露側面に水素が侵入し得る水素環境にさらに曝露させないように保護するという問題は明らかに解決していない。したがって、そのような構造が追加のＭＯＣＶＤ成長条件に曝露される場合は、予防策を講じる必要がある。これはまた、ｐ型ＧａＮ層の抵抗率を下げ得る一方で、ｐ型ＧａＮ層の一部及びオーバーグローさせたｎ型層を除去してトレンチを作成する必要があるという点で妥協のようなものである。
したがって、実質的に活性化された状態にある間、Ｈ２又はＮＨ３及びＨ２環境において、特に直接隣接する又は後続のｎ型層で、埋込みｐ型ＧａＮ層をオーバーグローできる手法を提供することが望ましい。
第１の態様では、それが唯一又は実際に最も広い形態である必要はないが、本発明は、ｐ型ＩＩＩ族窒化物半導体層上にｎ型ＩＩＩ族窒化物半導体層を成長させる方法にあり、ｐ型ＩＩＩ族窒化物半導体層を水素環境で成長させるが、ｐ型ＩＩＩ族窒化物半導体層をＶ族プラズマ、ＩＩＩ族試薬、及びｎ型ドーパント試薬に曝露する工程、及びｎ型ＩＩＩ族窒化物半導体層を０．１～７６０Ｔｏｒｒの圧力で成長させることにより、ｎ型ＩＩＩ族窒化物半導体層をｐ型ＩＩＩ族窒化物半導体層の上に成長させることができる工程を含む。
実施形態では、水素環境で成長させるｐ型ＩＩＩ族窒化物半導体層は、ＭＯＣＶＤ条件下で少なくとも部分的に成長させることができる。前述のように、ＭＯＣＶＤは水素が豊富な環境での成長を伴うため、結果として成長したままのｐ型層には水素が取り込まれる。ｐ型ＩＩＩ族窒化物半導体層は、ＮＨ３ならびに／又はＮＨ３及びＨ２の混合物の雰囲気中で成長させることができる。
ｐ型ＩＩＩ族窒化物半導体層が２つ以上の個別のｐ型ＩＩＩ族窒化物半導体層を含む実施形態では、それらの層の少なくとも１つをＭＯＣＶＤ条件下で成長させることができる。個々のｐ型ＩＩＩ族窒化物半導体層の大部分は、ＭＯＣＶＤ条件下で成長させることができる。個々のｐ型ＩＩＩ族窒化物半導体層の実質的にすべては、ＭＯＣＶＤ条件下で成長させることができる。
代替的に、水素環境で成長させたｐ型ＩＩＩ族窒化物半導体層は、ＲＰＣＶＤ条件下で少なくとも部分的に成長させることができる。
一実施形態では、この方法は、水素環境で成長させたｐ型ＩＩＩ族窒化物半導体層とその上に成長させたｎ型ＩＩＩ族窒化物半導体層との間に１つ以上の追加の半導体層を成長させる工程をさらに含み得る。すなわち、ｎ型ＩＩＩ族窒化物半導体は、水素環境で成長させたｐ型ＩＩＩ族窒化物半導体層の表面と直接隣接していないか、又はその表面上に直接成長していない。
１つ以上の追加の半導体層のそれぞれは、独立して、ドープされていない、ドープされたｎ型、高ドープされたｎ型、ドープされたｐ型又は高ドープされたｐ型半導体層であり得る。一実施形態では、上記で示したように、追加のｐ型ＩＩＩ族窒化物半導体層は、ｐ型ＩＩＩ族窒化物半導体層上に直接成長させてもよく、又はその層の続きであると見なされ得る。
実施形態では、１つ以上の追加の半導体層が活性領域を形成し得る。活性領域は、量子井戸（ＱＷ）又は多重量子井戸（ＭＱＷ）を含み得る。
ｐ型及びｎ型のＩＩＩ族窒化物半導体層及び任意の追加の半導体層のＩＩＩ族元素は、ガリウム、インジウム及びアルミニウムのうちの１つ以上から独立して選択され得る。活性領域は、ＩｎＧａＮ及びＩｎＡｌＧａＮのような、光生成のための活性領域として有用であることが知られている半導体材料から形成されてもよい。
一実施形態では、ｐ型ＩＩＩ族窒化物半導体層はｐ－ＧａＮである。
別の実施形態では、ｎ型ＩＩＩ族窒化物半導体層は、ｎ－ＧａＮである。
実施形態では、Ｖ族プラズマは窒素プラズマである。
適切には、ＩＩＩ族試薬はＩＩＩ族金属有機試薬である。
ＩＩＩ族金属有機試薬は、ＩＩＩ族金属アルキル試薬であることができる。
ＩＩＩ族金属アルキル試薬は、トリメチルガリウム、トリエチルガリウム、トリメチルインジウム及びトリメチルアルミニウムからなる群から選択することができる。
特定の実施形態では、第１の態様の方法によって形成された半導体構造内の任意のｎ型層のｎ型ドーパントは、シリコン、ゲルマニウム又は酸素のうちの１つ以上を含む。これらの特定の元素を含む適切な試薬には、シラン、ジシラン、ジ－ｔｅｒｔ－ブチルシラン、および分子状酸素が含まれる。ｎ型ドーパントはシリコンであることができる。
実施形態では、この方法によって形成された半導体構造内の任意のｐ型層のｐ型ドーパントは、１つ以上のマグネシウム又は亜鉛を含む。これらの元素を含有する適切な試薬、例えばジエチル亜鉛（ＤＥＺｎ）及びビス（シクロペンタジエニル）マグネシウム（Ｃｐ２Ｍｇ）は、ｐ型ドーピングについて当技術分野で知られているものから選択することができる。ｐ型ドーパントはマグネシウムであることができる。
特定の実施形態では、ｎ型ＩＩＩ族窒化物半導体層は、水素が豊富な環境で成長させるｐ型ＩＩＩ族窒化物半導体層のすぐ上に接触して成長させ得る。
実施形態では、この方法は、トンネル接合の形成をもたらし得る。トンネル接合は、ｎ型ＩＩＩ族窒化物半導体層とｐ型ＩＩＩ族窒化物半導体層との界面で単純に形成され得、又はこれらの各層自体を２つ以上の個別の層で形成してもよく、これらの層の１つ以上は高ドープされた半導体層であってもよい。すなわち、一実施形態では、ｎ型ＩＩＩ族窒化物半導体層とｐ型ＩＩＩ族窒化物半導体層との接合は、高ドープされたｎ型ＩＩＩ族窒化物半導体層と高ドープされたｐ型ＩＩＩ族窒化物半導体層との間の相互作用であり得る。本明細書に記載されている高ドープされたｐ型層又はｎ型層のいずれも、５Ｅ１９／ｃｍ３を超える原子ドーパント濃度を有するものとして定義され得る。
ｐ型ＩＩＩ族窒化物半導体層をＶ族プラズマ、ＩＩＩ族試薬及びｎ型ドーパント試薬に曝露することは、ＲＰＣＶＤ成長条件への曝露である。すなわち、ｐ型ＩＩＩ族窒化物半導体層は、リモートプラズマ源によって提供されるＶ族プラズマに曝露される。そのようなプラズマ源は、当技術分野で周知である。
適切には、ｎ型層のオーバーグロースのためのＲＰＣＶＤ条件は、ＮＨ３及び／又はＨ２を含むことができる。ＮＨ３及び／又はＨ２を用いてｐ型層の不動態化を回避しながら、適切なＲＰＣＶＤ成長を達成できることを見出した。特定の実施形態では、ＲＰＣＶＤ条件は、成長チャンバ内にＨ２を実質的に含まない。ＭＯＣＶＤ成長は相対的に低レベルの水素で実行される可能性があるが、アンモニアの存在が必要であり、これは熱分解して水素及び様々なラジカル種を生成する。ＲＰＣＶＤのｎ型層のオーバーグロースの本利点を提供するのは、プラズマの存在と、ＮＨ３及び／又はＨ２の相対的に低い過圧との組合わせである。したがって、特定の実施形態では、ｎ型層のオーバーグロースのためのＲＰＣＶＤ条件は、成長チャンバ内に実質的にＮＨ３を含まない。
ＲＰＣＶＤ成長手順は、本出願人の以前の国際公開であるＷＯ２０１４／００８５５７の１つ以上のいずれかの実施形態に一般的に記載されているプロセス、条件、及び装置を使用して実行されてもよく、その内容は参照によりその全体が本明細書に組み込まれる。
一般的に言えば、ＲＰＣＶＤ装置は、内部に半導体層の成長が起こる成長チャンバを含む。成長チャンバ内には、基板を成長温度に調整できるようにするためのヒータを含み得る又はヒータに接続され得る基板ホルダーによって支持された基板が位置する。基板は、サファイア、ＳｉＣ、シリカ、ソーダ石灰ガラス、ホウケイ酸ガラス、Ｐｙｒｅｘ（登録商標）、シリコン、ガラス、合成サファイア、石英、酸化亜鉛、窒化物でコーティングされた基板、及び自立バルク半導体基板及び窒化物テンプレートを含む当技術分野で周知の他の材料を含み得る。基板から距離を置いて位置するプラズマ入口は、例えば、高周波発生器で形成されたＶ族プラズマを成長チャンバに入れることを可能にする。高周波発生器は、窒素源から窒素を受け取る装置の領域に対して作用する。通常基板からも離れているＩＩＩ族試薬源は、有機金属を流路に導入し、この流路が、試薬を成長チャンバに分散させるための有機金属インジェクタに送達する。
プラズマは、有機金属インジェクタの真上の成長チャンバの領域に入るので、動作中、活性中性窒素種と金属有機試薬とを含むプラズマが混合して反応し、特定の金属窒化物、例えば窒化ガリウムを形成し、これが基板上に堆積して膜を形成する。ドーピング試薬は同様の方法で導入することができる。過剰の試薬、キャリアガス、汚染物質などは、廃棄物排出口から取り除かれる。
一実施形態では、この方法は、上述のように、及び当技術分野で一般に知られているように、ＭＯＣＶＤ条件下でｐ型ＩＩＩ族窒化物半導体層を成長させる工程をさらに含む。この実施形態では、ｐ型ＩＩＩ族窒化物半導体層のＭＯＣＶＤ成長及びｎ型ＩＩＩ族窒化物半導体層のＲＰＣＶＤ成長は、同じ成長チャンバ内で行われる。これは、ＮＨ３及びＨ２の存在下でのＭＯＣＶＤの相対的高圧及び高温成長モードと、ＲＰＣＶＤの比較的低圧及び低温との間で切り替えられる同じハイブリッド装置によって作成される。ＲＰＣＶＤ装置は、一般に、既に説明したように配置され得るが、高圧環境への切り替えを可能にするための簡単な変更及び適切なガス供給を伴う。ＭＯＣＶＤモードとＲＰＣＶＤモードとで交互に実行できるハイブリッド装置を使用すると、動作において大きな利点が得られることを見出した。
例えば、ハイブリッド成長により、基板を冷却せずに、ＭＯＣＶＤからＲＰＣＶＤにその場で（ｉｎ－ｓｉｔｕで）移行できる。これにより、移行界面の品質を向上させることができる。通常、このような２つの手法を使用して成長した構造には、再成長界面が含まれる。この界面は、しばしば不純物又は混入汚染物質を有するが、これらは、第１のプロセスの環境から第２のプロセスの環境への移行中に第１の層上に形成され、それにより第２の層によって埋め込まれたままである。したがって、例えばトンネル接合界面などの重要な界面での２つのプロセス間のクリーンな移行は、２つのプロセスが真にハイブリッドであり、プロセスパラメータ、例えば圧力のわずかな変更のみで同じ反応器で実行できない限り、達成するのが難しい場合がある。さらに、このようなハイブリッド手法は、ＭＯＣＶＤ成長中などの適切な場合、ＮＨ３及びＨ２の高温での成長と、ＲＰＣＶＤ成長などの必要に応じて、Ｈ２又はＮＨ３のフロー（流量）が少ない低温での成長も提供する。
したがって、一実施形態では、ハイブリッド成長は、特定のプロセスパラメータの変更のみを必要とし、第１の成長プロセスと第２の成長プロセスとの間の基板／成長膜の物理的位置の変更を必要としない。すなわち、半導体デバイスのすべての層の成長は、同じチャンバ内で起こり得る。変更され得るパラメータには、圧力、温度及びＮＨ３及び／又はＨ２の濃度、及び／又は成長チャンバの体積あたりの流量が含まれる。
一実施形態では、ｐ型ＩＩＩ族窒化物半導体層もｎ型ＩＩＩ族窒化物半導体層も、分子線エピタキシー（ＭＢＥ）によって成長されない。好ましくは、第１の態様によって形成された半導体構造の半導体層のいずれも、ＭＢＥによって成長されない。ＭＢＥを使用して、埋込み及び不動態化ｐ型層の形成を回避しようとする場合があるが、このプロセスには、いくつかの大きな商業上の欠点がある。特に、ＭＢＥにおける処理量率は相対的に低く、多かれ少なかれ、半導体デバイス形成における広範な商業的使用を妨げる。超高真空条件では、コストが大幅に増加し、相当な準備及びメンテナンス時間が必要になる。窒化物のプロセス成長ウィンドウも、ＲＰＣＶＤを使用した成長よりも狭い。さらに、ＭＢＥは、ＲＰＣＶＤ成長が提供できる以下で説明する利点のすべてを提供するわけではない。
本明細書の考察から明らかなように、第１の態様のｎ型オーバーグローさせる半導体層は、ＭＯＣＶＤ又はＨＶＰＥ又は関連する相対的に高温及び高Ｈ２／ＮＨ３環境プロセスの下では成長させない。
水素環境で成長させたｐ型ＩＩＩ族窒化物半導体層とｎ型ＩＩＩ族窒化物半導体層との間に成長させた１つ以上の追加の半導体層は、ＭＯＣＶＤ又はＲＰＣＶＤ条件下で成長させ得る。一実施形態では、最初に、上記で論じたように、ｐ型ＩＩＩ族窒化物半導体層の上に追加のｐ型ＩＩＩ族窒化物半導体層をオーバーグローさせるが、ＲＰＣＶＤ条件下でそうすることが望ましい場合がある。この手法は、低温で高ドープされたｐ型層を成長させる能力、及びＭＯＣＶＤを使用して達成できるよりもそうした温度で低い抵抗率のｐ型層を実現できる可能性を含む多くの利点を提供できる。
この方法は、ＲＰＣＶＤ成長中に、成長チャンバ内の温度を約４００℃～約１，０００℃、約５００℃～約１，０００℃、約６００℃～約１０００℃、約７００℃～約１，０００℃、又は約４００℃～９５０℃、約５００℃～９５０℃、約６００℃～９５０℃、約７００℃～約９５０℃、又は約４００℃～９００℃、約５００℃～９００℃、約６００℃～９００℃、又は約７００℃～９００℃になるように制御する工程をさらに含んでいてもよい。より広い温度範囲には、約５００℃、６００℃、７００℃、８００℃、及び９００℃の温度が含まれる。成長温度範囲は、約７５０℃～約８５０℃であることができる。
少なくともｎ型ＩＩＩ族半導体層の成長にＲＰＣＶＤ条件を使用すると、動作に大きな利点がもたらされ、その多くはＭＯＣＶＤと比較して低温での成長にリンクできる。低温での成長は、ＬＥＤ及び太陽電池の場合、活性層を形成するインジウムに富む量子井戸などの以前に堆積した層への損傷を防ぐか、又は拡散を制限し得る。ＲＰＣＶＤを使用すると、同じ温度で成長したＭＯＣＶＤ膜よりも優れた膜品質を得ることができ、バックグラウンド不純物が少なく、特に炭素のレベルが低くなる。さらに、ＲＰＣＶＤの低温成長により、既存のｐ－ＧａＮ層から下の層へのＭｇの逆拡散を低減できる。例えば、ｐ－ＧａＮ層から、下に位置し得る多重量子井戸（ＭＱＷ）層へのＭｇ拡散を防ぎ得る。これにより、ＭＱＷへのＭｇ拡散が減少することで欠陥に関連するキャリア輸送が減少するため、内部量子効率（ＩＱＥ）を向上できる。同様に、成長温度が低いと、成長したままのｐ－ＧａＮ層から次の成長層へのＭｇの前方拡散が妨げられる。例えば、トンネル接合の場合、Ｍｇがｐ－ＧａＮ層から上方の高ドープｎ－ＧａＮ層に上向きに拡散するのを防ぐ。これにより、空乏幅を最小化し、トンネル確率を最大化するシャープなｎ－ｐ接合が作成され、したがって、トンネル接合にわたる電圧降下が減少し、半導体デバイスの効率が向上する。
ＲＰＣＶＤ条件を使用するとまた、半導体層のキャリア濃度が有用に高くなる。インジウムが豊富なＭＱＷでのオーバーグローに必要な低い成長温度にて、低い抵抗率で高いキャリア濃度を達成することは困難な場合がある。例えば、ｐ－ＧａＮ成長の場合、成長温度とＭｇレベルとの両方が拡散の程度に影響するため、ドーピング濃度が高いほど、拡散を防ぐために必要な成長温度は低くなる。ＲＰＣＶＤ成長条件は、低い成長温度と高いキャリア濃度とのこの組合せを実現でき、低いトンネル抵抗を得るのに十分シャープな半導体層界面を提供する。これは、ＬＥＤ、太陽電池、ＨＥＭＴなどの一連の用途で非常に有利である可能性がある。
オーバーグロース工程を使用することのさらなる利点は、個別の専用活性化工程、例えばＭＯＣＶＤ成長だけで使用されることが多いような層を高温のＨ２を含まない環境又は低Ｈ２環境に曝露する工程が不要になるように、ＲＰＣＶＤ条件下でｎ型ＩＩＩ族窒化物半導体層を成長させることである。ＲＰＣＶＤ洗浄及びチャンバ調製で使用される温度は、ｐ型ＧａＮ層を活性化し、及び／又はｎ型ＩＩ族窒化物半導体層のオーバーグロース前にｐ型ＧａＮ層を活性化するのに十分である。
この方法はさらに、オーバーグローさせるｎ型層のＲＰＣＶＤ成長中に、約０．１Ｔｏｒｒ～３００Ｔｏｒｒ、約０．１Ｔｏｒｒ～１００Ｔｏｒｒ、さらに約０．１Ｔｏｒｒ～５０Ｔｏｒｒ、さらには約０．１Ｔｏｒｒ～２５Ｔｏｒｒ、又は０．１Ｔｏｒｒ～１５Ｔｏｒｒになるように、成長チャンバ内の圧力を制御する工程を含んでいてもよい。実施形態では、オーバーグローさせるｎ型層のＲＰＣＶＤ成長中の成長チャンバ内の圧力は、約０．５Ｔｏｒｒ～３００Ｔｏｒｒ、約０．５Ｔｏｒｒ～１００Ｔｏｒｒ、さらには約０．５Ｔｏｒｒ～５０Ｔｏｒｒ、よりさらには約０．５Ｔｏｒｒ～２５Ｔｏｒｒ又は０．５Ｔｏｒｒ～１５Ｔｏｒｒであってもよい。典型的な成長圧力は、約１．０Ｔｏｒｒ～約１０Ｔｏｒｒである。
一実施形態では、１つ以上のさらなる半導体層を、ＭＯＣＶＤ成長環境でｎ型ＩＩＩ族窒化物半導体層の上に成長させ得る。さらなる層は、ＩＩＩ族窒化物半導体層であることができる。この能力は、前述のように、ｐ型ＩＩＩ族窒化物半導体層がｎ型ＩＩＩ族窒化物半導体層によってオーバーグローされ、活性化状態のままになると、水素が豊富な環境でのさらなる成長ではこの埋込み層を不動態化することはできないという事実によるものである。したがって、例えばＭＯＣＶＤ条件でＬＥＤを成長させ、次いでこの上部に、第１の態様の方法に従ってＲＰＣＶＤ条件を使用してトンネル接合を成長させ、次いでこのトンネル接合の上にさらにＬＥＤ構造を成長させることが可能である。これを所望により繰り返して、多接合デバイスを生成できる。有利なことに、このＭＯＣＶＤ－ＲＰＣＶＤ－ＭＯＣＶＤ反復成長サイクルは、上述のように、ハイブリッド装置を使用する場合に、１つの成長チャンバ内ですべて実行することができる。当技術分野で一般に知られている方法によって電気的接触部などをデバイスに追加して、最終的な半導体デバイスを形成することができる。ｎ型層は導電率が高く、それゆえ有効な電流拡散層として金属接触部を取り付けるのに有利であるため、半導体層の成長をｎ型層で終了し、任意選択でＲＰＣＶＤ条件下で成長させることが有利な場合がある。さらに、ｐ型ＧａＮ層よりもｎ型ＧａＮ層へのオーミック接触部を形成する方がより簡単である。オーミック接触部は、半導体と金属との間に作られる望ましい接触部であり、半導体デバイスを形成するために必要である。
一実施形態では、第１の態様の方法は、埋込みｐ型半導体層を活性化するためのエッチング工程を必要としない。
ここで、第１の態様の方法を使用して作成することができる半導体構造のいくつかの例を参照する。図２Ａ～図２Ｅは、第１の態様の方法に従って形成され得るいくつかの代表的な半導体構造の概略図である。これらの構造は、本発明の理解を助けるだけであり、本発明の範囲を限定するものではないことが理解される。これらの実施形態では、基板層及びバッファ層は、そのような層に適していると以前に論じられた材料から選択されてもよい。すべての実施形態において、バッファ層は任意選択であり得る。
図２Ａは、図１のものに類似した半導体構造２００の一実施形態を示す。この場合も、追加の半導体層２４０が、ｎ－ＧａＮ層２３０とｐ－ＧａＮ層２５０との間に成長している。示される実施形態では、追加の半導体層２４０は、１つ以上のＩｎＧａＮ層２４０によって形成された活性層を表す。層２４０は、ＱＷを含み得るか、又はＭＱＷ構造を形成し得る。この構造を形成する際に、基板２１０は、基板２１０の上にＭＯＣＶＤ条件下で成長したバッファ層、例えばＧａＮ層２２０を有し得る。ｎ－ＧａＮ層２３０は、再びＭＯＣＶＤモードで、バッファ層２２０上にオーバーグローされている。次いで、ＭＯＣＶＤを使用して、ＩｎＧａＮ層２４０をこの上に成長させて高品質の活性層を形成でき、その後、ＭＯＣＶＤ条件下で成長した場合、上述のように不動態化されるさらなるｐ－ＧａＮ層２５０を成長させる。この時点で、装置をＲＰＣＶＤ成長条件に切り替えて、最終的なｎ－ＧａＮ層２６０のオーバーグロースを行うことができる。このようにして、相対的に単純なＬＥＤ又は太陽電池構造を形成することができ、ＲＰＣＶＤによって成長させたｎ－ＧａＮオーバーグロース層２６０を備えた活性化埋込みｐ－ＧａＮ層２５０が得られ、埋込みｐ－ＧａＮ層２５０への水素の侵入を防ぐ。
図２Ｂは、図２Ａの構造２００に密接に対応しているが、低水素又は水素のないＲＰＣＶＤ条件下で成長する追加のｐ型層３６０を有する半導体構造３００の一実施形態を示す。前述のように、本明細書に記載されている任意の半導体層は、実際には、複数の層から構築され得る。図２Ｂでは、図２Ａのｐ－ＧａＮ層２５０は、２つの層に分割されたと考えることができる。しかしながら、これらの層は、本手法の利点を提供するために、異なる条件下で成長される。基板３１０、バッファ層３２０、ｎ－ＧａＮ層３３０、ＩｎＧａＮ活性層３４０及びｐ－ＧａＮ層３５０は、図２Ａのそれらの層に対応し、ｎ－ＧａＮ層３３０、ＩｎＧａＮ活性層３４０及びｐ－ＧａＮ層３５０は、ＭＯＣＶＤモード又はその他の水素が豊富な成長環境で成長させ得る。例えば、代替の実施形態では、ｐ－ＧａＮ層３５０は、ＲＰＣＶＤによって成長させてもよいが、水素が豊富な成長環境に供され得る。いずれにせよ、この時点で、ｐ－ＧａＮ層３６０はＲＰＣＶＤ低水素条件下で成長させる。ｐ－ＧａＮ層３６０の成長のためのＲＰＣＶＤプラズマ条件への曝露は、下層ＭＯＣＶＤ又は他の水素が豊富な環境で成長したｐ－ＧａＮ層３５０の活性化を引き起こす。次いで、最終的なｎ－ＧａＮ層３７０は、これらのｐ型層の両方の上にオーバーグローされて、それらをキャップし、構造３００が供され得る任意のさらなる処理又は成長を通じてそれらの活性化状態を維持する。
図２Ｃは、図２Ａにほぼ対応するが、高ドープされたｐ＋－ＧａＮ層４５０の形態の追加の半導体層４５０を有する半導体構造４００の一実施形態を示す。ｐ＋－ＧａＮ層４５０は、ＲＰＣＶＤ低水素条件下で成長させて、後続の活性層４６０及び最終キャッピングｎ－ＧａＮ層４７０をその上にオーバーグローさせる薄いｐ型層を提供し得る。バッファ層４２０、ｎ－ＧａＮ層４３０及びｐ－ＧａＮ層４４０は、図２Ａについて説明したように、ＭＯＣＶＤ条件下で基板４１０上に成長させる。
図２Ｄは、ｎ－ＧａＮ層５２０及びｐ－ＧａＮ層５３０が、すべてＭＯＣＶＤ条件下で基板５１０上に成長される半導体構造５００の一実施形態を示す。次いで、ハイブリッド装置は、高ドープされたｐ＋－ＧａＮ層５４０の成長のために、ＲＰＣＶＤ成長条件に切り替えることができる。ＲＰＣＶＤ条件を使用すると、ＭＯＣＶＤ条件を使用して同じ温度で層を成長させた場合よりも高いドーピングレベルと低い抵抗率とを実現できる。次いで、高ドープされたｎ＋－ＧａＮ層５５０をＲＰＣＶＤ条件下で成長させ、それによって下側のＭＯＣＶＤ成長ｎ－ＧａＮ層５２０及びｐ－ＧａＮ層５３０の上にトンネル接合を形成する。最後に、最上部のｎ－ＧａＮ層５６０をＲＰＣＶＤ成長条件下で成長させて、埋込みＭＯＣＶＤ成長ｐ－ＧａＮ層５３０と、オーバーグローされたｎ－ＧａＮ層５６０（及びドープされたｎ＋－ＧａＮ層５５０）を再び残す。最上部のｎ－ＧａＮ層５６０はまた、有用な均一な電流拡散及びキャリア注入層を提供する。本明細書に示されるすべての実施形態と同様に、標準的な金属接触部は示されていない。
図２Ｅは、図２Ｄの構造５００と本質的に同一であるが、ＭＯＣＶＤ条件下で成長し、ＭＯＣＶＤ成長ｎ－ＧａＮ層６２０とｐ－ＧａＮ層６４０との間に位置する活性層６３０を有する半導体構造６００の一実施形態を示す。図２Ｅに関して、示される実施形態では、活性層６３０は、単一又は複数のＱＷを含んでいてもよい１つ以上のＩｎＧａＮ層によって形成される。残りの高ドープｐ＋－ＧａＮ層６５０、高ドープｎ＋－ＧａＮ層６６０及び最上部のｎ－ＧａＮ層６７０はすべて、ＲＰＣＶＤ成長条件下で成長させる。これにより、ＭＯＣＶＤ条件下で成長した単純なＬＥＤタイプの構造が得られ、したがって高品質の層６２０、６３０、６４０を与え、上部にトンネル接合（層６５０及び６６０から形成）及び最後のｎ－ＧａＮ層６７０を伴って埋込み活性化ｐ－ＧａＮ層６４０を有する半導体構造を提供する。前述のように、ＲＰＣＶＤ条件の使用は、既に成長したインジウム含有活性層６３０への損傷を防ぐために相対的に低い成長温度を採用するという点で非常に有益である。
図２Ｆは、以前に例示された構造が、どのようにして多接合デバイスに構築され得るかを示す。半導体構造７００は図２Ｅの構造６００に類似しており、層７１０～７７０は同一である。しかしながら、構造６００のものに加えて、さらなる活性層７８０を、ＲＰＣＶＤ成長したｎ－ＧａＮ層７７０の上に成長させた。この活性層７８０は、任意の活性半導体材料から形成されてもよいが、示される実施形態では、ＩｎＧａＮであり、活性層７３０の場合と同様に、ＱＷ又はＭＱＷ構造を含んでいてもよい。ハイブリッド装置は、有利には、活性層７８０の成長のためにＭＯＣＶＤモードに切り替えて戻すことができる。これは、キャッピングｎ－ＧａＮ層７７０に起因する埋込みｐ－ＧａＮ層７４０の活性化に悪影響を及ぼさない。したがって、所望により、活性層７８０及び隣接するｐ－ＧａＮ層７９０をＭＯＣＶＤ条件下で成長させることができる。高ドープされたｐ＋－ＧａＮ層８００と高ドープされたｎ＋－ＧａＮ層８１０とを含む別のトンネル接合は、次いでＲＰＣＶＤ成長条件下で、最上層として成長した最終的なＲＰＣＶＤ成長のｎ－ＧａＮ層８２０とともに、ｐ－ＧａＮ層７９０の上に成長させることができる。これは、２つの活性領域、２つのトンネル接合、及び２つの埋込みであるが活性化されたＭＯＣＶＤ成長ｐ－ＧａＮ層を有する半導体構造７００を提供する。これは、太陽電池又は他の光電子デバイス内で使用される場合に有用な効率を示すデバイスを提供する。図２Ｆに示される半導体構造７００は、基板７１０、ｎ－ＧａＮ層７２０、ＩｎＧａＮ層７３０、ｐ－ＧａＮ層７４０、ｐ＋－ＧａＮ層７５０、ｎ＋－ＧａＮ層７６０、ｎ－ＧａＮ層７７０、ＩｎＧａＮ層７８０、ｐ－ＧａＮ層７９０、ｐ＋－ＧａＮ層８００、ｎ＋－ＧａＮ層８１０、及びｎ－ＧａＮ層８２０を含む。
図２Ａ～図２Ｆに示される半導体構造の層、及び本明細書に記載される他の構造は、一般に個別の層として論じられるが、実際には、それらは同じ又は異なるＩＩＩ族窒化物組成のいくつかの個々の層から構築され得ることが理解される。例えば、ＭＯＣＶＤ成長ｐ型層又はｎ型層は、すべてがｐ型又はｎ型であるが、様々なＩＩＩ族窒化物組成を有し得る任意の多数の個々の層から形成され得る。
一実施形態では、本方法は、ＭＯＣＶＤ条件下で、既存のＩＩＩ族窒化物半導体層の上に薄いｐ型ＩＩＩ族窒化物半導体層を成長させた後、ＲＰＣＶＤ条件下で直接隣接する半導体層を成長させる工程をさらに含んでいてもよい。これは、ＭＯＣＶＤ条件下で、後続のＲＰＣＶＤ成長の前にシード層を形成すると見なすことができ、これが動作上の利点を与え得る。
特定の理論に縛られることを望まないが、オーバーグローさせたＲＰＣＶＤは、それが成長する結晶を模倣すると仮定されている。基礎となる結晶が高品質のＭＯＣＶＤ成長ＧａＮ層である場合、ＲＰＣＶＤは同じ品質で成長を続け得る。前述のように、再成長界面には不純物又は混入汚染物質が含まれていることが多く、これにより、２つの異なる成長層の間で品質の継続が妨げられる可能性がある。ＭＯＣＶＤ条件を使用して成長を開始することにより、ＭＯＣＶＤ条件を使用して再成長界面が埋め込まれ、次いでＭＯＣＶＤからＲＰＣＶＤへの移行が単一の反応器内でその場で（ｉｎ－ｓｉｔｕで）実行され、２つのプロセス間の一貫性が向上する。
代替的に、任意のＭＯＣＶＤ成長したｐ型ＩＩＩ族窒化物半導体層と後続のＲＰＣＶＤ成長した高ドープｐ＋型ＩＩＩ族窒化物層との間において、この方法は、追加の薄いＲＰＣＶＤ成長ｐ型ＩＩＩ族窒化物半導体層を、ＭＯＣＶＤ成長したｐ型ＩＩＩ族窒化物半導体層の上に直接成長させる工程を含んでいてもよい。次いで、更なるＲＰＣＶＤ成長層をこの薄い層の上に成長させることができる。
第２の態様では、本発明は、第１の態様の方法によって作製された半導体構造にある。
構造の詳細及び成長のための様々な条件は、第１の態様で既に説明されている。
第３の態様において、本発明は、半導体デバイスにおける第２の態様の半導体構造の使用にある。半導体デバイスは、本明細書で説明されているように、半導体構造の使用を必要とすることが当技術分野で既に知られている任意のものでよい。ＬＥＤ、太陽電池、ＨＥＭＴ、その他のトランジスタ、レーザダイオード、垂直共振器面発光レーザなどの一般的な例。
上層の半導体層を成長させる前に、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層をＮＨ３及びＨ２を含む組成物に曝露することにより、より低い抵抗の半導体トンネル接合構造を成長させることができる。
埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を製造する方法は、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を提供する工程と、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層をガス組成物で処理する工程と、処理されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層を覆う１つ以上の半導体層を成長させて、埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を提供する工程とを含む。
埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を製造する方法は、（ａ）マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層をＨ２、ＮＨ３、又はＨ２とＮＨ３との両方に曝露して、曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を提供することであって、Ｈ２の分圧は７６０Ｔｏｒｒ未満であること、及び（ｂ）曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を、Ｈ２、ＮＨ３、又はＨ２とＮＨ３との両方を含む環境で成長させ、埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を提供することを含むことができる。
埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含むことができる半導体構造を製造する方法は、（ａ）マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を、Ｈ２、ＮＨ３、又はそれらの組合せを含むガス混合物に曝露して曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を提供することであって、このＨ２の分圧が７６０Ｔｏｒｒ未満であること、及び（ｂ）曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を、Ｈ２、ＮＨ３、又はそれらの組合せを含む環境で成長させて、埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を提供することを含むことができる。この方法は、工程（ａ）及び（ｂ）からなることができる。工程（ａ）では、ガス混合物はＮ２を含まなくてもよい。
工程（ａ）の後、Ｈ２の分圧を１Ｔｏｒｒ～３００Ｔｏｒｒの範囲内に維持しながら、温度を４００℃～１，０５０℃の範囲に下げることができる。
工程（ｂ）において、ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を、ＲＰＣＶＤにより、Ｈ２の分圧がＮ２の分圧より大きくなり得る環境で成長させることを含むことができる。
工程（ｂ）において、ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を、ＲＰＣＶＤによって、Ｈ２の分圧がＮ２の分圧より大きくなり得る環境で成長させることからなることができる。
工程（ｂ）において、ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、（ｉ）曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上に第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を、ＲＰＣＶＤによって、Ｎ２の分圧がＨ２の分圧より大きい環境で成長させること、及び（ｉｉ）第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層の上に第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を、ＲＰＣＶＤによって、Ｈ２の分圧がＮ２の分圧より大きい環境で、成長させることを含むことができる。工程（ｂ）において、ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、工程（ｉ）及び工程（ｉｉ）からなることができる。
第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層の厚みは、例えば、３０ｎｍ未満、２５ｎｍ未満、２０ｎｍ未満、１０ｎｍ未満、又は５ｎｍ未満であることができる。第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層の厚みは、例えば、１０ｎｍを超える、２０ｎｍを超える、又は３０ｎｍを超えることができる。
工程（ｉ）において、第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、例えば０．１Ｔｏｒｒ～１０Ｔｏｒｒの圧力及び５００℃～１，０５０℃の温度で成長させることを含むことができる。
工程（ｉｉ）において、第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、Ｈ２及びＮＨ３の存在下、例えば０．１Ｔｏｒｒ～１０Ｔｏｒｒの圧力及び５００℃～１，０５０℃の温度での成長を含むことができる。
ｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、ｐ－ＧａＮ、ｐ－ＡｌＧａＮ、ｐ－ＩｎＧａＮ、又はｐ－ＡｌＩｎＧａＮを含むことができる。ｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、例えば１Ｅ１９ｃｍ－３～５Ｅ２１ｃｍ－３、５Ｅ１９ｃｍ－３～１Ｅ２１ｃｍ－３、又は１Ｅ２０ｃｍ－３～５Ｅ２０ｃｍ－３の範囲内のＭｇ又はＺｎなどのｐ型ドーパントの濃度を有することができる。ｐ型ドーパントはマグネシウムであることができ、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層、例えばマグネシウムドープｐ－ＧａＮ層であることができる。ｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、２つ以上のｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含むことができ、各層は、異なる組成、異なる濃度のｐ型ドーパント、及び／又は異なるｐ型ドーパント濃度を有する。
ｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、１つ以上のｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含むことができる。ｐ－（Ａｌ，Ｉｎ）ＧａＮ層が２つ以上のｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む場合、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層のそれぞれを、異なる条件、例えば異なるガス組成、異なる圧力、異なるガス分圧、異なるウェハ／キャリア温度、及び／又は異なる持続時間で成長させることができる。例えば、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、第１のｐ型ドーパント濃度を有する第１の層、及びｐ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層などのより高いｐ型ドーパント濃度を有する第２の層を含むことができる。
ｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、ＭＢＥ、ＭＯＣＶＤ、又はＲＰＣＶＤなどによる任意の適切な堆積方法を使用して基板上に成長させることができる。基板は、オプトエレクトロニクス構造の上面などの活性基板であってもよい。ｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、Ｈ２及び／又はＮＨ３の存在下で成長させることができ、及び／又はｐ－（Ａｌ，Ｉｎ）ＧａＮ層が不動態化されるようにＨ２及び／又はＮＨ３に曝すことができる。基板は、任意の適切な材料であることができる。
ｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、活性化されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層であることができ、完全に活性化されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層であることができ、部分的に活性化されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層であることができ、少なくとも部分的に活性化されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層であることができ、又は不動態化されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層であることができる。
ｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、Ｈ２及びＮＨ３を含むガス組成物に曝すことができる。チャンバ内のＨ２流量とＮＨ３流量との比は、例えば、１：１～５：１、１．５：１～４．５：１、２：１～４：１、又は２：１～３：１であることができる。曝露チャンバ内の圧力は、例えば、１Ｔｏｒｒ～７６０Ｔｏｒｒ、１Ｔｏｒｒ～５００Ｔｏｒｒ、１Ｔｏｒｒ～３００Ｔｏｒｒ、５Ｔｏｒｒ～２７５Ｔｏｒｒ、１０Ｔｏｒｒ～２５０Ｔｏｒｒ、又は５０Ｔｏｒｒ～２００Ｔｏｒｒであることできる。例えば、チャンバ圧力は、最大３００Ｔｏｒｒ、最大２７５Ｔｏｒｒ、最大２５０Ｔｏｒｒ、最大２００Ｔｏｒｒ、又は最大１５０Ｔｏｒｒであることできる。曝露温度は、例えば、５００℃を超える、６００℃を超える、７００℃を超える、８００℃を超える、８５０℃を超える、９００℃を超える、９５０℃を超える、１０００℃を超える、１１００℃を超える、又は１２００℃を超えることができる。例えば、曝露温度は５００℃～１２００℃、５００℃～１１００℃、５００℃～１０５０℃、６００℃～１，０５０℃、７００℃～１，０５０℃、又は８００℃～１，０５０℃であることができる。曝露は、例えば５分未満、４分未満、２分未満、又は１分未満であることができる。例えば、曝露は、０．５分～５分、１分～４分、又は１分～３分であることができる。
例えば、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、Ｈ２及びＮＨ３を含むガス組成物に曝露することができ、Ｈ２流量とＮＨ３流量との比率は１：１～５：１にすることができ、チャンバ圧力は１Ｔｏｒｒ～３００Ｔｏｒｒであることができ、曝露温度は５００℃を超える、例えば７００℃～１２００℃、又は８００℃～１１００℃であることができる。例えば、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、Ｈ２及びＮＨ３を含むガス組成物に曝すことができ、Ｈ２流量とＮＨ３流量との比は２：１～３：１にすることができ、チャンバ圧力は、例えば１００Ｔｏｒｒ～２５０Ｔｏｒｒであることができ、曝露温度は８５０℃を超える、例えば８７５℃～１，０５０℃であることができる。例えば、マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、３００Ｔｏｒｒ未満のＨ２の分圧及び９００℃未満の温度に曝すことができる。
曝露中、Ｈ２の分圧は、例えば３００Ｔｏｒｒ未満、２５０Ｔｏｒｒ未満、２００Ｔｏｒｒ未満、１００Ｔｏｒｒ未満、５０Ｔｏｒｒ未満又は１０Ｔｏｒｒ未満であることができる。曝露中、Ｈ２の分圧は、例えば、０．１Ｔｏｒｒ～３００Ｔｏｒｒ、１Ｔｏｒｒ～３００Ｔｏｒｒ、１Ｔｏｒｒ～２００Ｔｏｒｒ、１Ｔｏｒｒ～１００Ｔｏｒｒ、１Ｔｏｒｒ～５０Ｔｏｒｒ、又は１Ｔｏｒｒ～１０Ｔｏｒｒであることができる。
これらの条件での曝露は、例えば、３０秒を超える、６０秒を超える、１２０秒を超える、又は２４０秒を超えることができる。これらの条件での曝露は、例えば、１５秒～３６０秒、３０秒～２４０秒、又は６０秒～１２０秒であることができる。曝露は、例えば、６分未満、５分未満、４分未満、３分未満、２分未満、又は１分未満であることができる。
ｐ－（Ａｌ，Ｉｎ）ＧａＮ層の表面が適度な圧力及び高温でＨ２及びＮＨ３環境に曝露された後、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層の温度を、例えば１，０５０℃未満、９００℃未満、８５０℃未満、８００℃未満、７００℃未満、又は６００℃未満の温度に下げることができる。例えば、温度を４００℃～１０００℃、４５０℃～９００℃、５００℃～８５０℃、５５０℃～８００℃、又は６００℃～７５０℃に下げることができる。温度は、５００℃～８５０℃などの一般的なＲＰＣＶＤ成長温度まで下げることができる。
温度は、例えば、５分未満、４分未満、３分未満、２分未満、又は１分未満の範囲内でＮＨ３：Ｈ２曝露温度から下げることができる。
基板／ウェハが冷却している間、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、ＮＨ３：Ｈ２曝露工程と同様の相対流量比及びチャンバ圧力でＨ２及びＮＨ３に曝露できる。例えば基板／ウェハが冷却している間、Ｈ２流量とＮＨ３流量との比は１：１～５：１であることができ、チャンバ圧力は２５Ｔｏｒｒ～４００Ｔｏｒｒであることができる。例えば基板／ウェハが冷却している間、Ｈ２流量とＮＨ３流量との比は２：１～３：１であることができ、チャンバ圧力は１００Ｔｏｒｒ～２５０Ｔｏｒｒであることができる。
ｐ－Ａｌ，Ｉｎ）ＧａＮ層の温度が低下すると同時に、Ｈ２の分圧は、例えば、７６０Ｔｏｒｒ未満、５００Ｔｏｒｒ未満、３００Ｔｏｒｒ未満、２５０Ｔｏｒｒ未満、２００Ｔｏｒｒ未満、１００Ｔｏｒｒ未満、５０Ｔｏｒｒ未満、又は１０Ｔｏｒｒ未満であることができる。曝露中、Ｈ２の分圧は、例えば、０．１Ｔｏｒｒ～３００Ｔｏｒｒ、１Ｔｏｒｒ～３００Ｔｏｒｒ、１Ｔｏｒｒ～２００Ｔｏｒｒ、１Ｔｏｒｒ～１００Ｔｏｒｒ、１Ｔｏｒｒ～５０Ｔｏｒｒ、又は１Ｔｏｒｒ～１０Ｔｏｒｒであることができる。
この場合、ＮＨ３：Ｈ２に曝露された冷却ｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、Ｈ２及び／又はＮＨ３環境において、チャンバ圧力、例えば、０．１Ｔｏｒｒ～１００Ｔｏｒｒ、例えば１Ｔｏｒｒ～１０Ｔｏｒｒで、Ｎ２プラズマに曝されることができる。Ｎ２プラズマ曝露の持続時間は、例えば、３０秒を超える、６０秒を超える、９０秒を超える、又は１２０秒を超えることができる。Ｎ２プラズマ曝露の持続時間は、例えば、１５秒～３６０秒、３０秒～３００秒、６０秒～２４０秒、又は９０秒～２１０秒であることができる。Ｎ２プラズマ曝露中のチャンバ圧力は、例えば、０．２Ｔｏｒｒ～５０Ｔｏｒｒ、０．５Ｔｏｒｒ～２５Ｔｏｒｒ、又は１Ｔｏｒｒ～１０Ｔｏｒｒであることができる。
温度を下げた後、曝露されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層の上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることができる。ｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、Ｈ２、ＮＨ３、又はＨ２及びＮＨ３の両方を含む環境で成長させることができる。
ｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、Ｈ２の分圧が、例えば、３００Ｔｏｒｒ未満、２００Ｔｏｒｒ未満、１００Ｔｏｒｒ未満、５０Ｔｏｒｒ未満、又は１０Ｔｏｒｒ未満である環境で成長させることができる。ｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、Ｈ２の分圧が、例えば、０．１Ｔｏｒｒ～３００Ｔｏｒｒ、０．１Ｔｏｒｒ～２００Ｔｏｒｒ、０．１Ｔｏｒｒ～１００Ｔｏｒｒ、０．１Ｔｏｒｒ～５０Ｔｏｒｒ、又は０．１Ｔｏｒｒ～１０Ｔｏｒｒである環境で成長させることができる。
ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、（ｉ）第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させること、及び（ｉｉ）第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を覆う第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることを含むことができる。ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、（ｉ）Ｈ２の分圧が０．１Ｔｏｒｒ～３００Ｔｏｒｒである環境で第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させること、及び（ｉｉ）Ｈ２の分圧が０．１Ｔｏｒｒを超える環境で、第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を覆う第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることを含むことができる。
第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、例えば、３０ｍｍ未満、２０ｍｍ未満、１０ｎｍ未満、８ｎｍ未満、６ｎｍ未満、４ｎｍ未満、又は２ｎｍ未満の厚みを有することができる。第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、例えば、１ｎｍ～１０ｎｍ、１ｎｍ～８ｎｍ、１ｎｍ～６ｎｍ、１ｎｍ～４ｎｍ、又は１ｎｍ～２ｎｍの厚みを有することができる。第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、例えば、０．１Ｔｏｒｒ～７６０Ｔｏｒｒ、０．１Ｔｏｒｒ～５００Ｔｏｒｒ、０．１Ｔｏｒｒ～３００Ｔｏｒｒ、０．１Ｔｏｒｒ～２００Ｔｏｒｒ、０．１Ｔｏｒｒ～１００Ｔｏｒｒ、又は１Ｔｏｒｒ～５０ＴｏｒｒのＮ２の分圧で堆積できる。ｎ－（Ａｌ，Ｉｎ）ＧａＮ層の成長温度は、例えば、１，０５０℃未満、９５０℃未満、８５０℃未満、８００℃未満、７００℃未満、又は６００℃未満であることができる。例えば第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させる温度は、４００℃～８５０℃、４５０℃～８００℃、５００℃～７５０℃、４００℃～７００℃、又は５００℃～６５０℃であることができる。第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、Ｈ２環境で成長できる。第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層の成長条件は、典型的なＲＰＣＶＤ成長条件であることができる。第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、例えば０．１Ｔｏｒｒ～３００Ｔｏｒｒ又は０．１Ｔｏｒｒ～１０ＴｏｒｒのＮ２の分圧及び５００℃～１，０５０℃の温度で成長させることができる。
第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させた後、薄いｎ－（Ａｌ，Ｉｎ）ＧａＮ層の上に第２のより厚いｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることができる。両方の層は、Ｈ２及びＮＨ３の存在下、高Ｈ２環境において、０．１Ｔｏｒｒ～１００Ｔｏｒｒのチャンバ圧力、及び１，０５０℃未満の温度で成長させることができる。例えば、第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、０．１Ｔｏｒｒ～１００Ｔｏｒｒ、０．２Ｔｏｒｒ～５０Ｔｏｒｒ、０．５Ｔｏｒｒ～２５Ｔｏｒｒ、又は１Ｔｏｒｒ～１０Ｔｏｒｒのチャンバ圧力で成長させることができる。成長温度は、例えば、８５０℃未満、８００℃未満、７００℃未満、又は６００℃未満であることができる。例えば第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させる温度は、４００℃～１，０５０℃、４５０℃～９００℃、５００℃～８５０℃、５５０℃～８００℃、又は６００℃～７５０℃であることができる。第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、Ｈ２濃度が、例えば、１０Ｔｏｒｒを超える、１００Ｔｏｒｒを超える、又は２５０Ｔｏｒｒを超えることができる高Ｈ２環境で成長させることができる。第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層の成長条件は、高Ｈ２環境を使用できることを除いて、一般的なＲＰＣＶＤ成長条件であることができる。第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層はまた、低Ｈ２環境でも成長できる。
第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、下層の活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を、他の方法ではｐ－（Ａｌ，Ｉｎ）ＧａＮ層が不動態化されるＨ２の内部拡散（ｉｎ－ｄｉｆｆｕｓｉｏｎ）から保護するために通常使用されるキャッピング層よりも薄くできる。
代替的に第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、ＭＯＣＶＤ、ＲＰＣＶＤ、又はＭＢＥなどの任意の適切な半導体堆積方法によって成長させることができる。ｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、Ｈ２の非存在下、低Ｈ２環境の存在下、又は高Ｈ２環境の存在下で成長できる。
例えば埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を製造する方法は、（ａ）マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を、Ｈ２、ＮＨ３、又はそれらの組合せを含むガス混合物に曝露して曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を提供することであって、このガス混合物はＨ２の分圧が７６０Ｔｏｒｒ未満であること、（ｂ）曝露したマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上に第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層をＲＰＣＶＤによってＮ２の分圧がＨ２の分圧より大きい環境で成長させること、及び（ｃ）Ｈ２の分圧がＮ２の分圧より大きい環境でＲＰＣＶＤによって、第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層上に第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させ、埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を提供することを含むことができる。
この方法は、工程（ａ）、（ｂ）、及び（ｃ）からなることができる。工程（ａ）では、ガス混合物はＮ２を含むことができ、又は特定の実施形態では、ガス混合物はＮ２を含まない。
ｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、Ｈ２、ＮＨ３、又はそれらの組合せの存在下で成長させることができる。
ｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、１つ以上の層を含むことができる。ｎ－（Ａｌ，Ｉｎ）ＧａＮ層が２つ以上のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を含む場合、各層は、異なる堆積プロセスを使用し、異なるガス組成を使用し、異なる温度で、異なる期間にわたって又は前述のいずれかの組合せで、成長させることができる。例えば、ｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、第１のｎ型ドーパント濃度を有する第１の層、及びｎ＋－（Ａｌ，Ｉｎ）ＧａＮ層などのより高いｎ型ドーパント濃度を有する第２の層を含むことができる。ｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、異なる元素組成を有することができる。
ｎ－（Ａｌ，Ｉｎ）ＧａＮ層の成長に続いて、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、上層ｎ－（Ａｌ，Ｉｎ）ＧａＮ層の下に埋め込まれ、活性化されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層であり、したがって、このｐ－（Ａｌ，Ｉｎ）ＧａＮ層は埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層である。
これらのプロセス工程の結果として、不動態化、部分的な不動態化、又は活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層のいずれかで始まり、任意の適切な方法で成長させることができ、埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を有する半導体構造が形成される。このプロセスには、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を活性化するために、高温の低Ｈ２環境でｐ－（Ａｌ，Ｉｎ）ＧａＮ層をアニーリングする別個の工程は含まれない。例えば、プロセスには、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層からＨ２を拡散させる低Ｈ２環境で、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を８００℃を超える温度に曝すことは含まれない。
ｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、ｎ－ＧａＮ、ｎ－ＡｌＧａＮ、ｎ－ＩｎＧａＮ、又はｎ－ＡｌＩｎＧａＮを含むことができる。ｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、例えば１Ｅ１８ｃｍ－３～５Ｅ２０ｃｍ－３、５Ｅ１８ｃｍ－３～１Ｅ２０ｃｍ－３、又は１Ｅ１９ｃｍ－３～１Ｅ２０ｃｍ－３の範囲内のＳｉ又はＧｅなどのｎ型ドーパントの濃度を有することができる。ｎ－（Ａｌ，Ｉｎ）ＧａＮ層は、２つ以上のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を含むことができ、各層は、例えば、異なる濃度のｎ型ドーパント及び／又は異なるｎ型ドーパント濃度を有する。
ｐ－（Ａｌ，Ｉｎ）ＧａＮは、ｐ＋＋－（Ａｌ，Ｉｎ）ＧａＮ及びｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含むことができ、ｐ－（Ａｌ，Ｉｎ）ＧａＮは、ｎ＋＋－（Ａｌ，Ｉｎ）ＧａＮ及びｎ－（Ａｌ，Ｉｎ）ＧａＮ層を含むことができる。
トンネル接合は、例えば約１ｎｍ～１００ｎｍの合計の厚みを有することができ、ｐ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層及びｎ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層のそれぞれは、例えば０．５ｎｍ～５０ｎｍの厚みを有することができる。例えば、ｐ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層及びｎ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層のそれぞれは、２５ｎｍ～３５ｎｍの厚みを有することができる。ｐ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層及びｎ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層は、同じ厚みを有することができ、又は異なる厚みを有することができる。ｐ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層及びｎ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層は、段階的なドーパント濃度を有していてもよい。例えば、下層ｐ型層に隣接するｐ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層の一部は、下層ｐ型層のドーパント濃度からｐ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層における所望のドーパント濃度に段階的に変化するドーパント濃度を有することができる。同様に、ｎ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層は、ｐ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層に隣接する最大値から、トンネル接合の上に形成されたｎ型層に隣接する最小値まで段階的に変化するドーパント濃度を有することができる。トンネル接合の厚み、ドーピング濃度、ドーピングプロファイル、層数は、逆バイアスモードで電流を流す場合に直列電圧降下が低くなるように選択できる。例えばトンネル接合にわたる電圧降下は、例えば１０Ａ／ｃｍ２で０．３Ｖ未満、又は１０Ａ／ｃｍ２で０．１Ｖ未満であることができる。他の適切な層が、ｐ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層とｎ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層との間に含まれ得るが、これはＩＩＩ族窒化物の分極場を利用して、トンネル用のバンドの整列を支援する。この分極効果により、ｎ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層及びｐ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層のドーピング要件が緩和され、必要なトンネル距離が短縮され得るため、より高い電流を流すことができる。ｐ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層とｎ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層との間の１つ又は複数の層の組成は、ｐ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層及びｎ＋＋－（Ａｌ，Ｉｎ）ＧａＮ層の組成と異なる場合があり、及び／又はＩＩＩ族窒化物材料系の異なる材料界面の間に存在する分極電荷によりバンド再整列を生じるように選択されてもよい。適切なトンネル接合の例は、例えば、米国特許第８，０３９，３５２Ｂ２号明細書に記載されている。
追加の半導体層は、ｎ－（Ａｌ，Ｉｎ）ＧａＮ層の上に成長させることができる。
処理されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層、例えばｎ－（Ａｌ，Ｉｎ）ＧａＮ層上に半導体層を成長させた後、ＭＯＣＶＤ、ＲＰＣＶＤ又はＭＢＥなどの任意の適切な半導体成長方法を使用して、追加の半導体層を成長させることができる。
ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させた後、１つ以上の半導体層を成長させて、ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を覆って、埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を提供することができる。例えば、１つ以上の半導体層は、Ｈ２、ＮＨ３、又はそれらの組合せの存在下で成長させることができる。１つ以上の半導体層を成長させても、埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層の不動態化は生じない。
この結果は予測されない。第一に、開始ｐ－（Ａｌ，Ｉｎ）ＧａＮ層が不動態化されている場合、この方法には、Ｈ２の不存在下又はＨ２が低い環境での高温アニーリング工程が含まれない。第二に、開始時のｐ－（Ａｌ，Ｉｎ）ＧａＮ層が既に活性化されている場合、Ｈ２：ＮＨ３への曝露中及び／又は後続のｎ－（Ａｌ，Ｉｎ）ＧａＮ層（単数または複数）及び１つ以上の半導体層の成長中のｐ－（Ａｌ，Ｉｎ）ＧａＮ層の水素への曝露はｐ－（Ａｌ，Ｉｎ）ＧａＮ層を不動態化させると予測される。
本開示によって提供される方法が高品質の埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を製造する能力を示すために、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層トンネル接合が製造された。本開示によって提供される方法を使用して製造されたｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合は、例えば、１０Ａ／ｃｍ２で０．３Ｖ未満、１０Ａ／ｃｍ２で０．２Ｖ未満、１０Ａ／ｃｍ２で０．１Ｖ未満、又は１０Ａ／ｃｍ２で０．０５Ｖ未満の、ｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合にわたる電圧降下を示すことができる。本開示によって提供される方法を使用して製造されたｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合は、例えばｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合にわたって、１０Ａ／ｃｍ２で０．０１Ｖ～０．３Ｖ、１０Ａ／ｃｍ２で０．０５Ｖ～０．３Ｖ、又は１０Ａ／ｃｍ２で０．１Ｖ～０．２Ｖの電圧降下を示す。
したがって、ｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合の成長中にＨ２が存在するにもかかわらず、この方法では、電圧降下が低い高品質のｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合を製造する。
ｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合などの埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を有する半導体構造又はデバイスを製造する方法は、ｐ－（Ａｌ，Ｉｎ）ＧａＮ活性化工程を含まず、活性化工程は、例えば、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を高温でＨ２を含まない環境に曝すことを含む。言い換えると、本開示によって提供される方法は、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を不動態化できる環境にｐ－（Ａｌ，Ｉｎ）ＧａＮ層を曝露すること、及び／又はｐ－（Ａｌ，Ｉｎ）ＧａＮ層を別の活性化工程に供することを含まない。
本開示により提供される方法はまた、側方活性化工程を含まない。本開示によって提供される埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を有する構造又はチップは、１００μｍ×１００μｍを超える、２００μｍ×１００μｍを超える、３００μｍ×１００μｍを超える、もしくは４００μｍ×１００μｍを超える最小横寸法を有することができ、又はａ及びｂのそれぞれが１００μｍを超える、２００μｍを超える、３００μｍを超える、もしくは４００μｍを超えるチップの寸法ａ×ｂを有することができる。
一般的なＲＰＣＶＤプロセスでは、半導体は１０Ｔｏｒｒ未満の圧力などの低圧で成長する。本開示によって提供される方法では、半導体成長プロセスは、１００Ｔｏｒｒを超える圧力、及び０．１Ｔｏｒｒ～１０Ｔｏｒｒの圧力などの広範囲の圧力を使用することを含む。高圧範囲は、成長前の表面の洗浄及び改質、高圧に十分適した工程を促進するが、その後、ウェハを低温成長のためのＲＰＣＶＤ条件に曝露する。この低圧範囲と高圧範囲との組合せにより、他の成長技術を使用して製造されたものと比較して優れた高品質のトンネル接合を提供できる。例えば、ｐ－（Ａｌ，Ｉｎ）ＧａＮ層をＨ２、ＮＨ３、又はそれらの組合せに、３００Ｔｏｒｒ未満のＨ２の分圧及び９００℃未満の基板温度で曝露すると、高品質のトンネル接合の製造に役立つことができる洗浄工程として作用し得る。高圧で使用でき、プラズマなしで低圧に切り替えることができるＲＰＣＶＤ反応器を使用すると、トンネル接合の性能を向上させることができる。
本開示によって提供される方法を使用して、高品質の埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を有する構造を製造することができる。
埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層及びｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合などの埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む構造は、任意の適切な半導体デバイスに組み込むことができる。
例えば、本開示によって提供されるｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合は、２つ以上のダイオードを含むデバイスに組み込むことができ、ダイオードを相互接続するために使用することができる。
例えばＬＥＤ、レーザダイオード、光起電デバイス、光電子デバイス、多接合太陽電池、トランジスタ、及び電力変換器は、本開示により提供される１つ以上のｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合を組み込むことができる。
本開示によって提供されるｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合を含む半導体デバイスは、積層型光電子デバイス、例えば積層型ＬＥＤ構造、積層型レーザダイオード構造、多接合太陽電池、積層型トランジスタ又は積層型電力変換器を含むことができる。積層とは、光電子デバイスが、本開示によって提供されるｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合を使用して相互接続できる２つ以上のダイオード又は接合を有することを意味する。
したがって、本開示によって提供される半導体デバイスは、本明細書に開示される方法を使用して製造される埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層及び／又は本明細書に開示される方法を使用して製造されるｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮを含むことができる。
ｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合は、半導体層への相互接続に使用される導電性酸化インジウムスズ（ＩＴＯ）膜などの導電性膜を置き換えるために使用できる。したがって、本開示によって提供される半導体デバイスは、ｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合を含む導電層を含むことができる。
本発明の諸態様
本発明は、以下の諸態様の１つ以上によってさらに明らかにすることができる。
態様１．埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を製造する方法であって、（ａ）マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を、Ｈ２、ＮＨ３、又はそれらの組合せを含むガス混合物に曝露して曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を提供することであって、このガス混合物はＨ２の分圧が７６０Ｔｏｒｒ未満であること、及び（ｂ）曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を、Ｈ２、ＮＨ３、又はそれらの組合せを含む環境で成長させて、埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を提供することを含む、方法。
態様２．方法が、（ａ）マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を、Ｈ２、ＮＨ３、又はそれらの組合せを含むガス混合物に曝露して曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を提供することであって、このＨ２の分圧が７６０Ｔｏｒｒ未満であること、及び（ｂ）曝露したマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層をＨ２、ＮＨ３、又はそれらの組合せを含む環境で成長させて、埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を提供することからなる、態様１の方法。
態様３．工程（ａ）において、ガス混合物がＮ２を含まない、態様１から２のいずれか１つの方法。
態様４．曝露が、マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を３００Ｔｏｒｒ未満のＨ２の分圧及び９００℃未満の温度に曝露することを含む曝露することを含む、態様１から３のいずれか１つの方法。
態様５．マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層がマグネシウムドープｐ－ＧａＮ層である、態様１から４のいずれか１つの方法。
態様６．マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層が不動態化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層である、態様１から４のいずれか１つの方法。
態様７．マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層が部分的に活性化されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層である、態様１から６のいずれか１つの方法。
態様８．マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層が完全に活性化されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層である、態様１から６のいずれか１つの方法。
態様９．マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層が１Ｅ１９ｃｍ－３～５Ｅ２１ｃｍ－３の濃度のマグネシウムドーパントを含む、態様１から８のいずれか１つの方法。
態様１０．ｎ－（Ａｌ，Ｉｎ）ＧａＮ層が、１Ｅ１８ｃｍ－３～５Ｅ２０ｃｍ－３の濃度のｎ型ドーパントを含む、態様１から９のいずれか１つの方法。
態様１１．マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を曝露することは、５分未満の間曝露することを含む、態様１から１０のいずれか１つの方法。
態様１２．Ｈ２の分圧が１Ｔｏｒｒ～３００Ｔｏｒｒである、態様１から１１のいずれか１つの方法。
態様１３．Ｈ２の分圧が１０Ｔｏｒｒを超える、態様１から１２のいずれか１つの方法。
態様１４．Ｈ２の分圧が１００Ｔｏｒｒを超える、態様１から１２のいずれか１つの方法。
態様１５．マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を曝露することは、Ｎ２プラズマに曝露することを含む、態様１から１４のいずれか１つの方法。
態様１６．ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、Ｈ２の分圧が０．１Ｔｏｒｒ～３００Ｔｏｒｒである環境で成長させることを含む、態様１から１５のいずれか１つの方法。
態様１７．ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、Ｈ２の分圧が０．１Ｔｏｒｒ～１０Ｔｏｒｒである環境で成長させることを含む、態様１から１５のいずれか１つの方法。
態様１８．工程（ａ）の後、温度を４００℃～１，０５０℃の範囲内に下げ、Ｈ２の分圧は１Ｔｏｒｒ～３００Ｔｏｒｒである、態様１から１７のいずれか１つの方法。
態様１９．（ｂ）ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層をＲＰＣＶＤにより、Ｈ２の分圧がＮ２の分圧より大きい環境で成長させることを含む、態様１から１８のいずれか１つの方法。
態様２０．（ｂ）ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を、ＲＰＣＶＤによって、Ｈ２の分圧がＮ２の分圧より大きい環境で成長させることからなる、態様１から１８のいずれか１つの方法。
態様２１．（ｂ）ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、（ｉ）曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上に第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を、ＲＰＣＶＤによって、Ｎ２の分圧がＨ２の分圧より大きい環境で成長させること、及び（ｉｉ）第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層の上に第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を、ＲＰＣＶＤによって、Ｈ２の分圧がＮ２の分圧より大きい環境で成長させることを含む、態様１から１８のいずれか１つの方法。
態様２２．第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層が３０ｎｍ未満の厚みを有する、態様２１の方法。
態様２３．第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層が１０ｎｍ未満の厚みを有する、態様２１から２２のいずれか１つの方法。
態様２４．第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層が１０ｎｍを超える厚みを有する、態様２１から２３のいずれか１つの方法。
態様２５．（ｉ）第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることが、０．１Ｔｏｒｒ～１０ＴｏｒｒのＮ２の分圧及び５００℃～１，０５０℃の温度で成長させることを含む、態様２１から２４のいずれか１つの方法。
態様２６．（ｉｉ）第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、Ｈ２及びＮＨ３の存在下、０．１Ｔｏｒｒ～１０ＴｏｒｒのＨ２の分圧及び５００℃～１，０５０℃の温度で成長させることを含む、態様２１から２５のいずれか１つの方法。
態様２７．（ｂ）ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、（ｉ）曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上に第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を、ＲＰＣＶＤによって、Ｎ２の分圧がＨ２の分圧より大きい環境で成長させること、及び（ｉｉ）第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層の上に第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を、ＲＰＣＶＤによって、Ｈ２の分圧がＮ２の分圧より大きい環境で成長させることからなる、態様１から１８のいずれか１つの方法。
態様２８．第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層の厚みが３０ｎｍ未満の厚みを有する、態様２７の方法。
態様２９．第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層が１０ｎｍ未満の厚みを有する、態様２７から２８のいずれか１つの方法。
態様３０．第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層が１０ｎｍを超える厚みを有する、態様２７から２９のいずれか１つの方法。
態様３１．（ｉ）第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、０．１Ｔｏｒｒ～１０ＴｏｒｒのＮ２の分圧及び５００℃～１，０５０℃の温度で成長させることを含む、態様２７から３０のいずれか１つの方法。
態様３２．（ｉｉ）第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、Ｈ２及びＮＨ３の存在下、０．１Ｔｏｒｒ～１０ＴｏｒｒのＨ２の分圧及び５００℃～１，０５０℃の温度で成長させることを含む、態様２７から３１のいずれか１つの方法。
態様３３．（ｂ）ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させた後、（ｃ）ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を覆う１つ以上の半導体層を成長させることをさらに含む、態様１から３２のいずれか１つの方法。
態様３４．（ｃ）１つ以上の半導体層を成長させることは、Ｈ２、ＮＨ３又はそれらの組合せの存在下、１，０５０℃未満の温度で１つ以上の半導体層を成長させることを含む、態様３３の方法。
態様３５．（ｃ）１つ以上の半導体層を成長させることは、水素の存在下、１，０５０℃未満の温度で１つ以上の半導体層を成長させることを含む、態様３３の方法。
態様３６．（ｃ）１つ以上の半導体層を成長させることは、ＭＯＣＶＤによって成長させることを含む、態様３３から３５のいずれか１つの方法。
態様３７．（ｃ）１つ以上の半導体層を成長させることは、ＲＰＣＶＤによって成長させることを含む、態様３３から３５のいずれか１つの方法。
態様３８．（ｃ）１つ以上の半導体層を成長させることは、活性化されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層を不動態化することを含まない、態様３３から３７のいずれか１つの方法。
態様３９．埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層が１００μｍを超える最小寸法を有する、態様１から３８のいずれか１つの方法。
態様４０．方法がｐ－（Ａｌ，Ｉｎ）ＧａＮ層を横方向に活性化することを含まない、態様１から３９のいずれか１つの方法。
態様４１．方法が、温度が８００℃を超え、Ｈ２の分圧が１Ｔｏｒｒより低い環境にｐ－（Ａｌ，Ｉｎ）ＧａＮ層を曝露することを含まない、態様１から４０のいずれか１つの方法。
態様４２．方法が、不動態化されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層を活性化することができる環境にｐ－（Ａｌ，Ｉｎ）ＧａＮ層を曝露することを含まない、態様１から４１のいずれか１つの方法。
態様４３．方法が、埋込みｐ－（Ａｌ，Ｉｎ）ＧａＮ層を活性化工程に曝露することを含まない、態様１から４２のいずれか１つの方法。
態様４４．態様１から４３のいずれか１つの方法によって製造された半導体構造を含む半導体デバイス。
態様４５．半導体デバイスは、積層型光電子構造を含む、態様４４の半導体デバイス。
態様４６．積層型光電子構造が、積層型ＬＥＤ構造、積層型レーザダイオード構造、多接合太陽電池、積層型トランジスタ、又は積層型電力変換器を含む、態様４５の半導体デバイス。
態様４７．半導体デバイスは、ＬＥＤ、レーザダイオード、光起電デバイス、光電子デバイス、太陽電池接合、トランジスタ、又は電力変換器を含む、態様４４から４６のいずれか１つの半導体デバイス。
態様４８．半導体構造がトンネル接合、導電層、又はそれらの組合せを含む、態様４４から４６のいずれか１つの半導体デバイス。
態様４９．態様１から４３のいずれか１つの方法によって製造された半導体構造を含むｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合。
態様５０．ｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合が、１０Ａ／ｃｍ２で０．３Ｖ未満のｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合にわたる電圧降下によって特徴付けられる、態様４９のトンネル接合。
態様５１．ｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合が、１０Ａ／ｃｍ２で０．１Ｖ未満のｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合にわたる電圧降下を特徴とする、態様４９のトンネル接合。
態様５２．態様４９から５１のいずれか１つのトンネル接合を含む半導体デバイス。
態様５３．半導体デバイスは、積層型光電子構造を含む、態様５２の半導体デバイス。
態様５４．積層型光電子構造が、積層型ＬＥＤ構造、積層型レーザダイオード構造、多接合太陽電池、積層型トランジスタ、又は積層型電力変換器を含む、態様５３の半導体デバイス。
態様５５．半導体デバイスは、ＬＥＤ、レーザダイオード、光起電デバイス、光電子デバイス、太陽電池接合、トランジスタ、又は電力変換器を含む、態様５４の半導体デバイス。
態様１Ａ．埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を製造する方法であって、（ａ）マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を、Ｈ２、ＮＨ３、又はそれらの組合せを含むガス混合物に曝露して曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を提供することであって、このガス混合物は７６０Ｔｏｒｒ未満のＨ２分圧を有すること、及び（ｂ）曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を、ＲＰＣＶＤによって、Ｈ２の分圧がＮ２の分圧より大きい環境で成長させて、埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を提供することを含む、方法。
態様２Ａ．方法が工程（ａ）及び（ｂ）からなる、態様１Ａの方法。
態様３Ａ．工程（ａ）において、ガス混合物がＮ２を含まない、態様１Ａから２Ａのいずれか１つの方法。
態様４Ａ．曝露が、マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を３００Ｔｏｒｒ未満のＨ２の分圧及び９００℃未満の温度に曝露することを含む、態様１Ａから３Ａのいずれか１つの方法。
態様５Ａ．マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層が１Ｅ１９ｃｍ－３～５Ｅ２１ｃｍ－３の濃度のマグネシウムドーパントを含む、態様１Ａから４Ａのいずれか１つの方法。
態様６Ａ．マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を曝露することは、５分未満の間曝露することを含む、態様１Ａから５Ａのいずれか１つの方法。
態様７Ａ．工程（ａ）においてＨ２の分圧が１Ｔｏｒｒ～３００Ｔｏｒｒである、態様１Ａから６Ａのいずれか１つの方法。
態様８Ａ．工程（ｂ）においてＨ２の分圧が０．１Ｔｏｒｒ～３００Ｔｏｒｒである、態様１Ａから７Ａのいずれか１つの方法。
態様９Ａ．マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を曝露することは、Ｎ２プラズマに曝露することを含む、態様１Ａから８Ａのいずれか１つの方法。
態様１０Ａ．マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層が不動態化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層である、態様１Ａから９Ａのいずれか１つの方法。
態様１１Ａ．マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層が少なくとも部分的に活性化されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層である、態様１Ａから９Ａのいずれか１つの方法。
態様１２Ａ．（ｂ）ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を、ＲＰＣＶＤによって、Ｈ２の分圧がＮ２の分圧より大きい環境で成長させることからなる、態様１Ａから１１Ａのいずれか１つの方法。
態様１３Ａ．工程（ｂ）が、（ｂ１）曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上に第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を、ＲＰＣＶＤによって、Ｎ２の分圧がＨ２の分圧より大きい環境で成長させること、及び（ｂ２）第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層の上に第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を、ＲＰＣＶＤによって、Ｈ２の分圧がＮ２の分圧より大きい環境で成長させることを含む、態様１Ａから１２Ａのいずれか１つの方法。
態様１４Ａ．方法が工程（ａ）、（ｂ１）及び（ｂ２）からなる、態様１３Ａの方法。
態様１５Ａ．第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層が３０ｎｍ未満の厚みを有する、態様１３Ａから１４Ａのいずれか１つの方法。
態様１６Ａ．マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層が１Ｅ１９ｃｍ－３～５Ｅ２１ｃｍ－３の濃度のマグネシウムドーパントを含む、態様１３Ａから１５Ａのいずれか１つの方法。
態様１７Ａ．工程（ｂ１）において、Ｎ２の分圧が０．１Ｔｏｒｒ～３００Ｔｏｒｒである、態様１３Ａから１６Ａのいずれか１つの方法。
態様１８Ａ．工程（ｂ１）において、Ｎ２の分圧が０．１Ｔｏｒｒ～１０Ｔｏｒｒであり、温度が５００℃～１，０５０℃である、態様１３Ａから１７Ａのいずれか１つの方法。
態様１９Ａ．工程（ｂ２）において、第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、Ｈ２及びＮＨ３の存在下、０．１Ｔｏｒｒ～１０ＴｏｒｒのＨ２の分圧及び５００℃～１，０５０℃の温度で成長させることを含む、態様１３Ａから１８Ａのいずれか１つの方法。
態様２０Ａ．（ｂ）ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させた後、（ｃ）ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を覆う１つ以上の半導体層を成長させることをさらに含む、態様１Ａから１９Ａのいずれか１つの方法。
態様２１Ａ．（ｃ）１つ以上の半導体層を成長させることは、Ｈ２、ＮＨ３又はそれらの組合せの存在下、１，０５０℃未満の温度で１つ以上の半導体層を成長させることを含む、態様２０Ａの方法。
態様２２Ａ．埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層が１００μｍを超える最小横寸法を有する、態様１Ａから２１Ａのいずれか１つの方法。
態様２３Ａ．埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を組み込んだｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合が、ｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合にわたって１０Ａ／ｃｍ２で０．３Ｖ未満の電圧降下を特徴とする、態様１Ａから２２Ａのいずれか１つの方法。
態様２４Ａ．態様１Ａから２３Ａのいずれか１つの方法によって製造された半導体構造を含む半導体デバイス。
態様２５Ａ．半導体デバイスは、積層型光電子構造、ＬＥＤ、レーザダイオード、光起電デバイス、光電子デバイス、太陽電池接合、トランジスタ、又は電力変換器を含む、態様２４Ａの半導体デバイス。
態様２６Ａ．態様１Ａから２５Ａのいずれか１つの方法によって製造された半導体構造を含むｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合。
態様２７Ａ．請求項２６Ａのトンネル接合を含む半導体デバイス。
態様２８Ａ．半導体デバイスは、積層型光電子構造を含む、請求項２７Ａの半導体デバイス。
態様２９Ａ．積層型光電子構造が、積層型ＬＥＤ構造、積層型レーザダイオード構造、多接合太陽電池、積層型トランジスタ、又は積層型電力変換器を含む、請求項２８Ａの半導体デバイス。
例
本開示によって提供される実施形態は、本開示によって提供される半導体、半導体デバイス、及び方法を記載する以下の例を参照することによってさらに例示される。本開示の範囲から逸脱することなく、材料及び方法の両方に対する多くの変更が実施され得ることは、当業者には明らかである。
例１
一般的手法
本明細書で記載されるＲＰＣＶＤ層は、一般に、より低い相対成長速度及びより低い温度（例えば、ＭＯＣＶＤと比較して）で、窒素プラズマ下で成長させる。成長環境は、水素、窒素及び他のガスの混合物であることができるが、（ｉ）主にＮＨ３、又は（ｉｉ）主にＨ２、及び／又は（ｉｉｉ）主にＮＨ３及びＨ２の混合物であってよい。さらなる詳細を以下に示す。
例２
次の実験は、埋め込まれるが活性化される、トンネル接合（ＴＪ）アプリケーション用のｐ－ＧａＮ層を成長させるＲＰＣＶＤの使用を示すように設計された。ＴＪ構造は、ＲＰＣＶＤとＭＯＣＶＤとの両方を使用して、２インチのパターニングされたサファイア基板上の市販のＭＯＣＶＤ成長青色ＬＥＤ上で成長させた（それぞれ、ＩｎＧａＮキャップを含む及び含まない構造を表す図３Ａ～図３Ｃ及び図４Ａ～図４Ｃに示される３つの構造を形成する）。そのようなＭＯＣＶＤ成長青色ＬＥＤは、Ｖｅｅｃｏ、ＡＭＥＣ、Ｌｕｍｉｌｅｄｓなどを含む多くの商業的供給源から得られ得る。
最終的なデバイスは、ウェハ上エレクトロルミネセンス（ＥＬ）クイック試験法を使用して測定された。層をスクライビングして下部のｎ－ＧａＮ層を曝露させ、インジウム－スズはんだを充填することにより、ｎ－接触部を製造した。上部接触部はインジウム球を使用して作成され、ホットプレート上で１０秒間アニーリングした。上部接触部と底部接触部との間の電気的接続のみが下部ｎ－ＧａＮ層を介するように、上部接触部を囲む緩やかな正方形のスクライブ（２ｍｍ×２ｍｍ）を作成して、接触部を分離した。これにより、電流が上部ｎ－ＧａＮ層を介して２つの接触部間で横方向に伝導するのを防いだ。
ＥＬの測定は、順バイアス電流を０ｍＡ～５００ｍＡまで掃引し、基板の下にある電力メーターを使用して光出力電力（ＬＯＰ）を記録することで行った。ＥＬは、ＭＯＣＶＤ及びＲＰＣＶＤによって成長した構造について、及び元のソースウェハに対しても比較した。元のソースウェハの接触部は、ＴＪ構造の場合と同じ方法で調製した。
市販のＬＥＤには、２つの異なる終端部が利用可能であった。１つ目は、高ドープされた（ｐ＋＋）ＧａＮ：Ｍｇ層で終端された（通常、業界で使用されているように）。２つ目は、ベアＬＥＤの接触部抵抗を改善するために、厚み１ｎｍの追加のＩｎＧａＮ：Ｓｉ接触部層を有していた（業界でＩＴＯ接触部に一般的に使用されるように）。完全を期すために、ＴＪオーバーグロースを両方の構造で試験した（ｎ－ＩｎＧａＮ接触部層がある場合及びない場合）。
試験の結果は、図５Ａ～図５Ｄ（図３Ａ～図３Ｃの構造の結果）及び図６Ａ～図６Ｄ（図４Ａ～図４Ｃの構造の結果）にグラフで示され、表１及び表２は、それぞれ図３Ａ～図３Ｃ及び図４Ａ～図４Ｃの構造についてのデータを示す。表のテキストの色は、図５Ａ～図５Ｄ及び図６Ａ～図６Ｄのグラフのライントレースの色に対応する。
Figure 0007003282000001
Figure 0007003282000002
図５Ａ～図５Ｄ及び図６Ａ～図６Ｄ、並びに表１及び２に示される結果は、本発明によるＲＰＣＶＤ条件下で成長したＴＪ構造（各実験の構造３）が、ベアＬＥＤ（構造１）と比較して同等のＬＯＰ及び同等の低いＶｆも示すことを示す。同等のＬＯＰは、再結合のために十分な数の正孔が活性領域に注入されたことを示すが、Ｖｆが低いことはＴＪにわたる電圧降下を示し、埋込みｐ－ＧａＮ層にわたる電圧降下は小さい。これらの両方の観察結果は、ＴＪ成長中に埋込みｐ－ＧａＮ層が完全に活性化されたままであることを示す。
図５Ａ～図５Ｄは、ｎ－ＩｎＧａＮキャップを有する、図３Ａ～図３Ｃに表される構造の試験の結果のグラフ表示を示し、実線は、図３Ａに示される構造のＭＯＣＶＤ成長青色ＬＥＤに関連し、鎖線は、図３Ｂに示されるＭＯＣＶＤ完成構造に関連し、破線は、図３Ｃに示されるＲＰＣＶＤ完成構造に関連する。
図６Ａ～図６Ｄは、ｎ－ＩｎＧａＮキャップなしで、図４Ａ～図４Ｃに表される構造の試験結果のグラフ表示を示し、実線は、図４Ａに示される構造のＭＯＣＶＤ成長青色ＬＥＤに関連し、破線は、図４Ｃに示されるＲＰＣＶＤ完成構造に関連する。
対照的に、ＭＯＣＶＤだけで成長したＴＪ構造（各実験の構造２）は、図５Ａから図５Ｄ及び表１において、高いＶｆ及び低いＬＯＰを示すことがわかり、不動態化又は部分的な不動態化埋込みｐ－ＧａＮ層と関連する低い正孔注入効率及び高い直列抵抗を示す。さらに、ＬＯＰ及びＶｆは測定中に不安定であったが、これは、不動態化又は部分的に不動態化されたｐ－ＧａＮ層を備えたＬＥＤデバイスに典型的である。
ＲＰＣＶＤ ＴＪ構造は、ｎ－ＩｎＧａＮ接触部層がある場合とない場合との両方の実験で、ベアＬＥＤ（構造１）と比較して、ＬＯＰ及びＶｆが優れている。ＭＯＣＶＤで成長したＴＪは、ｎ－ＩｎＧａＮ層がない構造でのみ試験した。
例３
図７に示す構造は、ｐ－ＧａＮ層が、成長の終わりに活性化され、及び／又は活性化されたままであるように、ＭＯＣＶＤ成長したｐ－ＧａＮ層上にオーバーグローさせた単一のＲＰＣＶＤのｎ－ＧａＮ層の例である。第１の構造（左側）は、完全なＭＯＣＶＤ ＬＥＤのオーバーグロースを表す。第２の構造（右側）は、バッファ層及びｐ－ＧａＮ層のみ（活性領域なし）を含む単純化された構造のオーバーグロースを表す。本開示により提供される方法により形成されるこれらの構造の成長に使用されるプロセス条件は、表３に提供される。
Figure 0007003282000003
本発明は、ハイブリッドＭＯＣＶＤ／ＲＰＣＶＤ成長手法の使用により、多くの重要な利益を提供する。特に、ＲＰＣＶＤを使用すると、インジウム含有活性層などの潜在的に温度に敏感な層に損傷を与えない温度で、成長したままのドープ半導体層で高キャリア濃度及び高キャリア移動度を実現できる。ＭＯＣＶＤ成長と比較して低い成長温度で達成された低いドーパント拡散により、ＲＰＣＶＤ条件下で成長したトンネル接合でもシャープなマグネシウムプロファイルを達成できる。最後に、この手法では、埋込みｐ型半導体層を活性化状態にして、ｎ型層のＲＰＣＶＤオーバーグロースにより、後続の構造をＭＯＣＶＤの水素が豊富な条件下で成長させる場合でも、この状態を維持できる。
例４
上層ｎ－ｐＧａＮトンネル接合を備えた市販のＬＥＤの性能
本開示によって提供される方法に従って製造された埋込み活性化ｐ－ＧａＮ層の品質は、ｎ／ｐ－ＧａＮトンネル接合を成長させ、デバイス性能を測定することによって決定された。
図８及び図９は、本開示によって提供される方法を使用して製造されたｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合及び埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層の性能を評価するために使用されるデバイス構造を示す。
図８は、サファイア基板８０１、ｕ－ＧａＮ層８０２、ｎ－ＧａＮ層８０３、多重量子井戸層８０４、ｐ－ＧａＮ層８０５、及びｐ＋＋－ＧａＮキャップ層８０６を含む市販の青色ＭＱＷ ＬＥＤの断面図を示す。電気的接触部８０７Ａ及び８０７Ｂは、それぞれ、ｎ－ＧａＮ層８０３及びｐ＋＋－ＧａＮキャップ層８０６に相互接続される。
図９は、図８の市販のＭＱＷ ＬＥＤ構造を含み、厚み１５ｎｍのｎ＋＋－ＧａＮ層及び厚み２００ｎｍのｎ－ＧａＮ層でオーバーグローさせてトンネル接合Ｂを形成するデバイス構造の断面図を示す。ｎドープＧａＮ層を成長させる前に、ｐ＋＋－ＧａＮ層をＮＨ３：Ｈ２環境に曝露し、その後本開示により提供される方法に従ってＮ２プラズマに曝し、その後、ｎドープＧａＮ層をＲＰＣＶＤ条件下で成長させた。
図９は、サファイア基板９０１、ｕ－ＧａＮ層９０２、ｎ－ＧａＮ層９０３、多重量子井戸層９０４、ｐ－ＧａＮ層９０５、及びｐ＋＋－ＧａＮキャップ層９０６を含む市販の青色ＭＱＷ ＬＥＤの層を示す。１５ｎｍ厚みのＲＰ－ＣＶＤ成長のｎ＋＋－ＧａＮ層９０８は、ｐ＋＋－ＧａＮ層の上にあり、２００ｎｍ厚みのＲＰ－ＣＶＤ成長のｎ－ＧａＮ層９０９は、ｎ＋＋－ＧａＮ層９０８の上にある。電気的接触部９０７Ａ及び９０７Ｂは、それぞれ埋込みｎ－ＧａＮ層９０３及び最上部のｎ－ＧａＮ層９０９に相互接続される。
図８及び図９に示されるデバイス構造は、上部ｐ＋＋－ＧａＮ層まで同一の層を含み、したがって、デバイス性能におけるあらゆる差異は、ｐ＋＋－ＧａＮ層の上の層に起因する可能性がある。
理想的には、ＬＥＤ構造全体の性能を測定することが所望される。ただし、これにはｐ＋＋－ＧａＮ表面へのオーミック接触部を製造することが必要であり、これは達成が困難であり、無視できない接触部抵抗をもたらすことが予想される。一方、トンネル接合の特性を直接測定するには、最上部のｎ－ＧａＮ表面にオーミック接触部を製造することが必要であり、これは、通常、より簡単であり、有意な接触部抵抗に寄与する可能性が低くなり、デバイスの処理工程数も最小限になる。
それにもかかわらず、ｎ／ｐ－ＧａＮトンネル接合を備えたデバイスのＶｆ及び光出力（ＬＯＰ）が、ｎ／ｐ－ＧａＮトンネル接合を備えていない同じＬＥＤデバイスのＶｆ及びＬＯＰと同等又はそれ以上であれば、埋込みｐ－ＧａＮ層が活性であるにちがいないことが推測できる。ただし、その逆は必ずしも当てはまらない。不十分なＶｆ及びＬＯＰを示すトンネル接合は、不動態化ｐ－ＧａＮ層の結果であり得る、及び／又はトンネル確率が低い低品質のｎ／ｐ－ＧａＮトンネル接合が原因であり得る。
図１０は、図８及び図９に示されるデバイスのＪＶ曲線を示す。トンネル接合を有するＬＥＤは、５Ａ／ｃｍ２の電流密度で４．７５Ｖの電圧を示したのに対し、上層ｎ／ｐ－ＧａＮトンネル接合が無い市販のＬＥＤでは電流密度５Ａ／ｃｍ２で５．３５Ｖの電圧を示した。この結果は、埋込みｐ－ＧａＮ層が活性化されていることを示す。
例５
上層ｎ／ｐ－ＧａＮトンネル接合を備えた市販のＭＱＷ ＬＥＤの性能に対する成長前の処理条件の影響
図８及び図９に示す半導体構造を使用して、様々な成長前処理条件の影響を評価した。
例４に記載されているような市販の青色ＭＱＷ ＬＥＤから始めて、最上部のｐ＋＋－ＧａＮ層が最初に様々な条件下で曝露された。
１５ｎｍ厚みのｎ＋＋－ＧａＮ層（ドーパント濃度 約１．０Ｅ２０ｃｍ－３）を、示されたプロセス条件下でＲＰＣＶＤによって曝露されたｐ＋＋－ＧａＮ層の上に成長させた。ｎ／ｐ－ＧａＮトンネル接合を完成させるために、５０ｎｍの厚みのｎ－ＧａＮ層（ドーパント濃度約２．０Ｅ１９ｃｍ－３）を、示されたプロセス条件下で、同様にＲＰＣＶＤによってｎ＋＋－ＧａＮ層の上に成長させた。上層ｎ＋＋／ｎ－ＧａＮ層の構造を図１１に示す。
ｎ／ｐ－ＧａＮトンネル接合を製造するために使用されるプロセス条件は、図１７（表４）に示されている。図１７（表４）はまた、上層ｎ／ｐ－ＧａＮトンネル接合が無いそれぞれのＬＥＤと比較したＬＯＰ、Ｖｆ、及びＶｆの変化（ΔＶｆ）を示す。
市販の完全ＬＥＤは、ｐ＋－ＧａＮ層の上にＩＴＯ層を有していた。
図１２Ａは、ＩＴＯ層を有する市販の完全ＭＱＷ ＬＥＤ（破線）及びＴＪを有するＭＱＷ ＬＥＤ（実線）のＩＶ曲線を示す。ｎ＋＋及びｎ－ＧａＮ層を成長させる前に、ＬＥＤの最上部のｐ－ＧａＮ層をＮＨ３及びＮ２に曝した。
図１２Ｂは、ｎ＋＋／ｎ－ＧａＮ層の堆積前（破線）及び堆積後（実線）、最上部のＬＥＤ層上に成長したＭＯＣＶＤによって成長したｐ＋／ｐ－ＧａＮ層を有する部分ＭＱＷ ＬＥＤのＩＶ曲線を示す。ｎ＋＋／ｎ－ＧａＮ層を成長させる前に、最上部のｐ－ＧａＮ層をＮＨ３及びＮ２に曝した。プロセス条件及び性能特性が、図１７（表４）に示されており、プロセス条件Ａに対応する。
図１３Ａは、ＮＨ３：Ｈ２環境へのｐ－ＧａＮ層の曝露及びＲＰＣＶＤを使用したｎ＋＋／ｎ－ＧａＮ層のオーバーグロースを含む、市販の完全ＬＥＤのＩＶ曲線を示す。
図１３Ｂは、ＮＨ３：Ｈ２環境へのｐ－ＧａＮ層の曝露及びＲＰＣＶＤを使用したｎ＋＋／ｎ－ＧａＮ層のオーバーグロースを含む、市販の部分ＬＥＤ上の１ＴＳ ｐ－ＧａＮのＩＶ曲線を示す。プロセス条件及び性能特性が、図１７（表４）に示されており、プロセス条件Ｂに対応する。
図１４Ａは、Ｎ２環境へのｐ－ＧａＮ層の曝露及びＲＰＣＶＤを使用したｎ＋＋／ｎ－ＧａＮ層のオーバーグロースを含む市販の完全ＬＥＤのＩＶ曲線を示す。
図１４Ｂは、Ｎ２環境へのｐ－ＧａＮ層の曝露及びＲＰＣＶＤを使用したｎ＋＋／ｎ－ＧａＮ層のオーバーグロースを含む、市販の部分ＬＥＤ上の１ＴＳ ｐ－ＧａＮのＩＶ曲線を示す。プロセス条件及び性能特性が、図１７（表４）に示されており、プロセス条件Ｃに対応する。
図１３Ａ及び図１３Ｂに示す結果は、ＮＨ３及びＨ２環境への曝露が、より高い電流でＭＱＷ ＬＥＤよりも優れた性能を発揮したことを実証しており、それによって下層埋込みｐ－ＧａＮ層が活性化され、不動態化ｐ－ＧａＮ層の製造が予想されるＭＯＣＶＤ条件下で成長した場合でも、本開示によって提供される方法を使用して、高品質の埋込み活性化ｐ－ＧａＮ層が製造されたことを確認した。
図１５は、プロセス条件Ｂ（図１７、表４）に従って処理され、図１３Ａ及び図１３Ｂに示されるＩＶ曲線を有するデバイスに対応するＬＥＤデバイスの電流を伴うＬＯＰを示す。図１５に示す結果は、プロセス条件Ｂを使用して製造され、本開示によって提供される方法に従って製造されたトンネル接合が、ＩＴＯ膜上に成長したＬＥＤ ｎ－ＧａＮ層と比較して同じ電流でわずかに高いＬＯＰを示したことを実証している。
図１６Ａ及び図１６Ｂは、それぞれ、本開示により提供される方法に従って、プロセス条件Ｂを使用して製造された、上層ｎ／ｐ－ＧａＮトンネル接合を有するＬＥＤのエレクトロルミネセンス画像、及び上層ｎ／ｐ－ＧａＮトンネル接合を有しないＬＥＤのエレクトロルミネセンス画像の写真を示す。図１６Ａ及び図１６Ｂに示される画像は、それぞれ図１３Ａ及び図１３Ｂに示されるデバイスについて得られた。エレクトロルミネセンスの品質は同等であり、ｎ／ｐ型トンネル接合がＬＥＤの性能を低下させなかったことを実証しており、それによってｐ－ＧａＮ層が活性化されていることを確認した。
最後に、本明細書に開示された実施形態を実施する代替の方法があることに留意すべきである。したがって、本実施形態は例示的なものであり、限定的なものではないと考えられるべきである。さらに、特許請求の範囲は、本明細書に与えられた詳細に限定されるものではなく、その完全な範囲及びその均等物に保護が与えられる。
本発明に包含され得る諸態様は、以下のとおり要約される。
［態様１］
埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を製造する方法であって、
（ａ）マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を、Ｈ ２ 、ＮＨ ３ 、又はそれらの組合せを含むガス混合物に曝露して、曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を提供することであって、前記ガス混合物はＨ ２ の分圧が７６０Ｔｏｒｒ未満であること、及び
（ｂ）Ｈ ２ 、ＮＨ ３ 、又はそれらの組合せを含む環境で、前記曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させて、埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を提供すること
を含む、方法。
［態様２］
前記方法が、
（ａ）マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を、Ｈ ２ 、ＮＨ ３ 、又はそれらの組合せを含むガス混合物に曝露して、曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を提供することであって、Ｈ ２ の分圧が７６０Ｔｏｒｒ未満であること、及び
（ｂ）Ｈ ２ 、ＮＨ ３ 、又はそれらの組合せを含む環境で、前記曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させて、埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を提供すること
からなる、上記態様１に記載の方法。
［態様３］
工程（ａ）において、前記ガス混合物がＮ ２ を含まない、上記態様１に記載の方法。
［態様４］
曝露が、前記マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を３００Ｔｏｒｒ未満のＨ ２ の分圧及び９００℃未満の温度に曝露することを含む、上記態様１に記載の方法。
［態様５］
前記マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層がマグネシウムドープｐ－ＧａＮ層である、上記態様１に記載の方法。
［態様６］
前記マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層が不動態化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層である、上記態様１に記載の方法。
［態様７］
前記マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層が、部分的に活性化されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層である、上記態様１に記載の方法。
［態様８］
前記マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層が完全に活性化されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層である、上記態様１に記載の方法。
［態様９］
前記マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層が、１Ｅ１９ｃｍ －３ ～５Ｅ２１ｃｍ －３ の濃度のマグネシウムドーパントを含む、上記態様１に記載の方法。
［態様１０］
前記ｎ－（Ａｌ，Ｉｎ）ＧａＮ層が、１Ｅ１８ｃｍ －３ ～５Ｅ２０ｃｍ －３ の濃度のｎ型ドーパントを含む、上記態様１に記載の方法。
［態様１１］
前記マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を曝露することは、５分未満の間曝露することを含む、上記態様１に記載の方法。
［態様１２］
工程（ａ）において、Ｈ ２ の分圧が１Ｔｏｒｒ～３００Ｔｏｒｒである、上記態様１に記載の方法。
［態様１３］
工程（ａ）において、Ｈ ２ の分圧が１０Ｔｏｒｒを超える、上記態様１に記載の方法。
［態様１４］
工程（ａ）において、Ｈ ２ の分圧が１００Ｔｏｒｒを超える、上記態様１に記載の方法。
［態様１５］
前記マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を曝露することは、Ｎ ２ プラズマに曝露することを含む、上記態様１に記載の方法。
［態様１６］
工程（ｂ）において、Ｈ ２ の分圧が０．１Ｔｏｒｒ～３００Ｔｏｒｒである、上記態様１に記載の方法。
［態様１７］
工程（ｂ）において、Ｈ ２ の分圧が０．１Ｔｏｒｒ～１０Ｔｏｒｒである、上記態様１に記載の方法。
［態様１８］
工程（ａ）の後、前記温度を４００℃～１，０５０℃の範囲内に下げ、Ｈ ２ の分圧は１Ｔｏｒｒ～３００Ｔｏｒｒである、上記態様１に記載の方法。
［態様１９］
（ｂ）前記ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、Ｈ ２ の分圧がＮ ２ の分圧より大きい環境で、ＲＰＣＶＤによって、前記曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることを含む、上記態様１に記載の方法。
［態様２０］
（ｂ）前記ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、Ｈ ２ の分圧がＮ ２ の分圧より大きい環境で、ＲＰＣＶＤによって、前記曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることからなる、上記態様１に記載の方法。
［態様２１］
（ｂ）前記ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、
（ｉ）Ｎ ２ の分圧がＨ ２ の分圧より大きい環境で、ＲＰＣＶＤによって、前記曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上に第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させること、及び
（ｉｉ）Ｈ ２ の分圧がＮ ２ の分圧より大きい環境で、ＲＰＣＶＤによって、前記第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層の上に第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることを含む、上記態様１に記載の方法。
［態様２２］
前記第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層が、３０ｎｍ未満の厚みを有する、上記態様２１に記載の方法。
［態様２３］
前記第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層が、１０ｎｍ未満の厚みを有する、上記態様２１に記載の方法。
［態様２４］
前記第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層が、１０ｎｍを超える厚みを有する、上記態様２１に記載の方法。
［態様２５］
（ｉ）前記第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることが、０．１Ｔｏｒｒ～１０ＴｏｒｒのＮ ２ の分圧及び５００℃～１，０５０℃の温度で成長させることを含む、上記態様２１に記載の方法。
［態様２６］
（ｉｉ）前記第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、Ｈ ２ 及びＮＨ ３ の存在下、０．１Ｔｏｒｒ～１０ＴｏｒｒのＨ ２ の分圧及び５００℃～１，０５０℃の温度で成長させることを含む、上記態様２１に記載の方法。
［態様２７］
（ｂ）前記ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、
（ｉ）Ｎ ２ の分圧がＨ ２ の分圧より大きい環境で、ＲＰＣＶＤによって、前記曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上に第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させること、及び
（ｉｉ）Ｈ ２ の分圧がＮ ２ の分圧より大きい環境で、ＲＰＣＶＤによって、前記第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層の上に第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させること
からなる、上記態様１に記載の方法。
［態様２８］
前記第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層が、３０ｎｍ未満の厚みを有する、上記態様２７に記載の方法。
［態様２９］
前記第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層が、１０ｎｍ未満の厚みを有する、上記態様２７に記載の方法。
［態様３０］
前記第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層が、１０ｎｍを超える厚みを有する、上記態様２７に記載の方法。
［態様３１］
（ｉ）前記第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることが、０．１Ｔｏｒｒ～１０ＴｏｒｒのＮ ２ の分圧及び５００℃～１，０５０℃の温度で成長させることを含む、上記態様２７に記載の方法。
［態様３２］
（ｉｉ）前記第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることは、Ｈ ２ 及びＮＨ ３ の存在下、０．１Ｔｏｒｒ～１０ＴｏｒｒのＨ ２ の分圧及び５００℃～１，０５０℃の温度で成長させることを含む、上記態様２７に記載の方法。
［態様３３］
（ｂ）前記ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させた後、（ｃ）前記ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を覆う１つ以上の半導体層を成長させることをさらに含む、上記態様１に記載の方法。
［態様３４］
（ｃ）前記１つ以上の半導体層を成長させることは、Ｈ ２ 、ＮＨ ３ 又はそれらの組合せの存在下、１，０５０℃未満の温度で前記１つ以上の半導体層を成長させることを含む、上記態様３３に記載の方法。
［態様３５］
（ｃ）前記１つ以上の半導体層を成長させることは、水素の存在下、１，０５０℃未満の温度で前記１つ以上の半導体層を成長させることを含む、上記態様３３に記載の方法。
［態様３６］
（ｃ）前記１つ以上の半導体層を成長させることは、ＭＯＣＶＤによって成長させることを含む、上記態様３３に記載の方法。
［態様３７］
（ｃ）前記１つ以上の半導体層を成長させることが、ＲＰＣＶＤによって成長させることを含む、上記態様３３に記載の方法。
［態様３８］
（ｃ）前記１つ以上の半導体層を成長させることが、前記活性化されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層を不動態化することを含まない、上記態様３３に記載の方法。
［態様３９］
前記埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層が１００μｍを超える最小横寸法を有する、上記態様１に記載の方法。
［態様４０］
前記方法が、前記ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を横方向に活性化することを含まない、上記態様１に記載の方法。
［態様４１］
前記方法が、前記温度が８００℃を超え、Ｈ ２ の分圧が１Ｔｏｒｒ未満の環境に前記ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を曝露することを含まない、上記態様１に記載の方法。
［態様４２］
前記方法が、不動態化されたｐ－（Ａｌ，Ｉｎ）ＧａＮ層を活性化することができる環境に前記ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を曝露することを含まない、上記態様１に記載の方法。
［態様４３］
前記方法が、前記埋込みｐ－（Ａｌ，Ｉｎ）ＧａＮ層を活性化工程に曝露することを含まない、上記態様１に記載の方法。
［態様４４］
上記態様１に記載の方法によって製造された半導体構造を含む半導体デバイス。
［態様４５］
上記態様４４に記載の半導体デバイスであって、前記半導体デバイスは、積層型光電子構造を含む、半導体デバイス。
［態様４６］
前記積層型光電子構造が、積層型ＬＥＤ構造、積層型レーザダイオード構造、多接合太陽電池、積層型トランジスタ、又は積層型電力変換器を含む、上記態様４５に記載の半導体デバイス。
［態様４７］
前記半導体デバイスは、ＬＥＤ、レーザダイオード、光起電デバイス、光電子デバイス、太陽電池接合、トランジスタ、又は電力変換器を含む、上記態様４４に記載の半導体デバイス。
［態様４８］
前記半導体構造が、トンネル接合、導電層、又はそれらの組合せを含む、上記態様４４に記載の半導体デバイス。
［態様４９］
上記態様１に記載の方法によって製造された半導体構造を含むｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合。
［態様５０］
前記ｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合が、１０Ａ／ｃｍ ２ で０．３Ｖ未満の前記ｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合にわたる電圧降下を特徴とする、上記態様４９に記載のトンネル接合。
［態様５１］
前記ｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合が、１０Ａ／ｃｍ ２ で０．１Ｖ未満の前記ｎ／ｐ－（Ａｌ，Ｉｎ）ＧａＮトンネル接合にわたる電圧降下を特徴とする、上記態様４９に記載のトンネル接合。
［態様５２］
上記態様４９に記載のトンネル接合を含む半導体デバイス。
［態様５３］
前記半導体デバイスが、積層型光電子構造を含む、上記態様５２に記載の半導体デバイス。
［態様５４］
前記積層型光電子構造が、積層型ＬＥＤ構造、積層型レーザダイオード構造、多接合太陽電池、積層型トランジスタ、又は積層型電力変換器を含む、上記態様５３に記載の半導体デバイス。
［態様５５］
前記半導体デバイスは、ＬＥＤ、レーザダイオード、光起電デバイス、光電子デバイス、太陽電池接合、トランジスタ、又は電力変換器を含む、上記態様５４に記載の半導体デバイス。

Claims (14)

  1. 埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を製造する方法であって、
    （ａ）マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を、Ｈ２、ＮＨ３、又はそれらの組合せを含むガス混合物に曝露して、曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を提供することであって、前記ガス混合物はＨ２の分圧が７６０Ｔｏｒｒ未満であること、及び
    （ｂ）ＲＰＣＶＤによって、前記曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させて、埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を提供すること
    を含む、方法。
  2. （ｂ）前記ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることが、Ｈ２の分圧がＮ２の分圧より大きい環境で、ＲＰＣＶＤによって、前記曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることを含む、請求項１に記載の方法。
  3. （ｂ）前記ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることが、Ｎ２の分圧がＨ２の分圧より大きい環境で、ＲＰＣＶＤによって、前記曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることを含む、請求項１に記載の方法。
  4. 工程（ｂ）が、
    （ｂ１）Ｎ２の分圧がＨ２の分圧より大きい環境で、ＲＰＣＶＤによって、曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上に第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させること、及び
    （ｂ２）ＲＰＣＶＤによって、第１のｎ－（Ａｌ，Ｉｎ）ＧａＮ層の上に第２のｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることを含む、請求項１に記載の方法。
  5. 工程（ｂ）が、
    （ｂ１）Ｎ２の分圧がＨ２の分圧より大きい環境で、前記曝露されたマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上に（Ａｌ，Ｉｎ）ＧａＮ層を成長させること、及び
    （ｂ２）ＲＰＣＶＤによって、前記（Ａｌ，Ｉｎ）ＧａＮ層の上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることを含む、請求項１に記載の方法。
  6. 工程（ａ）において、前記マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を曝露することは、Ｎ２プラズマに曝露することを含む、請求項１に記載の方法。
  7. 他のいかなる工程の介入なしに、工程（ｂ）が工程（ａ）の後に行われる、請求項１に記載の方法。
  8. 曝露することが、前記マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を３００Ｔｏｒｒ未満のＨ２分圧および７００℃超の温度に曝すことを含む、請求項１に記載の方法。
  9. 工程（ａ）において、Ｈ２の分圧が１Ｔｏｒｒ～３００Ｔｏｒｒであるか、または工程（ｂ）において、Ｈ２の分圧が０．１Ｔｏｒｒ～３００Ｔｏｒｒである、請求項１に記載の方法。
  10. 工程（ａ）が、Ｈ２、ＮＨ３、又はそれらの組合せを含むガス混合物を用いてマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させて、マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を提供することであって、前記ガス混合物はＨ２の分圧が７６０Ｔｏｒｒ未満であることをさらに含む、請求項１に記載の方法。
  11. 埋込み活性化ｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を製造する方法であって、
    （ａ）Ｈ２、ＮＨ３、又はそれらの組合せを含むガス混合物を用いてマグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることであって、前記ガス混合物はＨ２の分圧が７６０Ｔｏｒｒ未満であること、及び
    （ｂ）ＲＰＣＶＤによって、前記マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させて、埋込み活性化マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層を含む半導体構造を提供すること
    を含む、方法。
  12. 工程（ｂ）の前記ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることが、Ｎ２の分圧がＨ２の分圧より大きい環境で、ＲＰＣＶＤによって、前記マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることからなる、請求項１１に記載の方法。
  13. 工程（ｂ）の前記ｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることが、Ｈ２の分圧がＮ２の分圧より大きい環境で、ＲＰＣＶＤによって、前記マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることからなる、請求項１１に記載の方法。
  14. 工程（ｂ）が、
    （ｂ１）Ｎ２の分圧がＨ２の分圧より大きい環境で、前記マグネシウムドープｐ－（Ａｌ，Ｉｎ）ＧａＮ層上に（Ａｌ，Ｉｎ）ＧａＮ層を成長させること、及び
    （ｂ２）ＲＰＣＶＤによって、前記（Ａｌ，Ｉｎ）ＧａＮ層の上にｎ－（Ａｌ，Ｉｎ）ＧａＮ層を成長させることを含む、請求項１１に記載の方法。
JP2020544579A 2017-11-07 2018-11-06 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層 Active JP7003282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021214049A JP7295935B2 (ja) 2017-11-07 2021-12-28 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AU2017904517 2017-11-07
AU2017904517A AU2017904517A0 (en) 2017-11-07 Method for overgrowth on p-type semiconductor layers
PCT/US2018/059475 WO2019094391A2 (en) 2017-11-07 2018-11-06 Buried activated p-(al,in)gan layers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021214049A Division JP7295935B2 (ja) 2017-11-07 2021-12-28 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層

Publications (2)

Publication Number Publication Date
JP2021502713A JP2021502713A (ja) 2021-01-28
JP7003282B2 true JP7003282B2 (ja) 2022-02-04

Family

ID=66328953

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020544579A Active JP7003282B2 (ja) 2017-11-07 2018-11-06 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層
JP2021214049A Active JP7295935B2 (ja) 2017-11-07 2021-12-28 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021214049A Active JP7295935B2 (ja) 2017-11-07 2021-12-28 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層

Country Status (8)

Country Link
US (4) US10355165B2 (ja)
EP (2) EP3707756B1 (ja)
JP (2) JP7003282B2 (ja)
KR (2) KR102383970B1 (ja)
CN (2) CN116995153A (ja)
AU (2) AU2018365942B2 (ja)
TW (1) TWI756540B (ja)
WO (1) WO2019094391A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022040180A (ja) * 2017-11-07 2022-03-10 ガリウム エンタープライジズ プロプライエタリー リミテッド 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102136770B1 (ko) 2016-05-20 2020-07-22 루미레즈 엘엘씨 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들
FR3082053B1 (fr) * 2018-05-29 2020-09-11 Commissariat Energie Atomique Procede de fabrication d’une diode electroluminescente de type gan
US10985259B2 (en) * 2018-12-07 2021-04-20 Gan Systems Inc. GaN HEMT device structure and method of fabrication
US11600496B2 (en) 2019-11-19 2023-03-07 Northwestern University In-situ p-type activation of III-nitride films grown via metal organic chemical vapor deposition
CN111208402B (zh) * 2020-01-17 2021-05-04 吉林大学 一种独立调控半导体量子阱自旋轨道耦合参数的方法
US11469348B1 (en) * 2020-03-09 2022-10-11 Odyssey Semiconductor, Inc. Beryllium doped GaN-based light emitting diode and method
US11848359B2 (en) * 2020-03-19 2023-12-19 Ohio State Innovation Foundation Method of forming lateral pn junctions in III-nitrides using p-type and n-type co-doping and selective p-type activation and deactivation
CN111952424B (zh) * 2020-08-11 2022-06-14 吴小明 一种具有P面钝化层的AlGaInN基LED制备方法
WO2022158312A1 (ja) * 2021-01-20 2022-07-28 ソニーセミコンダクタソリューションズ株式会社 面発光レーザ
CN114361306A (zh) * 2021-03-16 2022-04-15 兆劲科技股份有限公司 一种发光元件
CN114361307A (zh) * 2021-03-16 2022-04-15 兆劲科技股份有限公司 一种发光元件
JP7419651B2 (ja) * 2021-07-14 2024-01-23 日亜化学工業株式会社 発光素子の製造方法
TWI808477B (zh) * 2021-09-01 2023-07-11 奈盾科技股份有限公司 半導體裝置的製造方法
CN114823850B (zh) * 2022-04-15 2023-05-05 晶通半导体(深圳)有限公司 P型混合欧姆接触的氮化镓晶体管
CN117174802B (zh) * 2023-11-02 2024-02-20 江西兆驰半导体有限公司 发光二极管的外延结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008226906A (ja) 2007-03-08 2008-09-25 Sharp Corp 窒化物半導体発光素子
JP2009044149A (ja) 2007-07-20 2009-02-26 Gallium Enterprises Pty Ltd 窒化物系薄膜用埋め込み接触デバイス及びその製造
JP2015162631A (ja) 2014-02-28 2015-09-07 サンケン電気株式会社 発光素子
WO2016143653A1 (ja) 2015-03-06 2016-09-15 株式会社トクヤマ Ｉｉｉ族窒化物積層体、及び該積層体を有する発光素子

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888886A (en) 1997-06-30 1999-03-30 Sdl, Inc. Method of doping gan layers p-type for device fabrication
US5926726A (en) * 1997-09-12 1999-07-20 Sdl, Inc. In-situ acceptor activation in group III-v nitride compound semiconductors
JP3987985B2 (ja) * 1999-04-30 2007-10-10 サンケン電気株式会社 半導体装置の製造方法
KR100380536B1 (ko) * 2000-09-14 2003-04-23 주식회사 옵토웰 터널접합 구조를 가지는 질화물반도체 발광소자
US6537838B2 (en) * 2001-06-11 2003-03-25 Limileds Lighting, U.S., Llc Forming semiconductor structures including activated acceptors in buried p-type III-V layers
KR101284932B1 (ko) * 2002-12-27 2013-07-10 제너럴 일렉트릭 캄파니 갈륨 나이트라이드 결정, 호모에피택셜 갈륨 나이트라이드계 디바이스 및 이들의 제조 방법
KR100765004B1 (ko) * 2004-12-23 2007-10-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP4720441B2 (ja) * 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
US20070196938A1 (en) * 2006-02-20 2007-08-23 Masahiro Ogawa Nitride semiconductor device and method for fabricating the same
TW200741044A (en) * 2006-03-16 2007-11-01 Toyoda Gosei Kk Semiconductor substrate, electronic device, optical device, and production methods therefor
JP2008227073A (ja) 2007-03-12 2008-09-25 Rohm Co Ltd 窒化物半導体積層構造の形成方法および窒化物半導体素子の製造方法
TW200903805A (en) 2007-05-24 2009-01-16 Univ California Polarization-induced barriers for N-face nitride-based electronics
TW200908393A (en) * 2007-06-15 2009-02-16 Rohm Co Ltd Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
US20090050874A1 (en) 2007-08-20 2009-02-26 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
EP2518783B1 (en) * 2009-12-21 2016-04-13 Kabushiki Kaisha Toshiba Nitride semiconductor light-emitting element and method for manufacturing same
US20110204376A1 (en) * 2010-02-23 2011-08-25 Applied Materials, Inc. Growth of multi-junction led film stacks with multi-chambered epitaxy system
DE102010002966B4 (de) 2010-03-17 2020-07-30 Osram Opto Semiconductors Gmbh Laserdiodenanordnung und Verfahren zum Herstellen einer Laserdiodenanordnung
US20120015502A1 (en) 2010-07-14 2012-01-19 Jie Cui p-GaN Fabrication Process Utilizing a Dedicated Chamber and Method of Minimizing Magnesium Redistribution for Sharper Decay Profile
JP2012104677A (ja) * 2010-11-11 2012-05-31 Toshiba Corp 半導体発光素子の製造方法
US8653550B2 (en) 2010-12-17 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Inverted light emitting diode having plasmonically enhanced emission
US20120258580A1 (en) * 2011-03-09 2012-10-11 Applied Materials, Inc. Plasma-assisted mocvd fabrication of p-type group iii-nitride materials
US20120315741A1 (en) * 2011-06-13 2012-12-13 Jie Su Enhanced magnesium incorporation into gallium nitride films through high pressure or ald-type processing
JP5995302B2 (ja) * 2011-07-05 2016-09-21 パナソニック株式会社 窒化物半導体発光素子の製造方法
WO2013009552A2 (en) 2011-07-08 2013-01-17 RoseStreet Labs Energy, LLC Multi-color light emitting devices with compositionally graded cladding group iii-nitride layers grown on substrates
US20130256681A1 (en) 2012-04-02 2013-10-03 Win Semiconductors Corp. Group iii nitride-based high electron mobility transistor
SG11201407907XA (en) 2012-07-13 2015-01-29 Gallium Entpr Pty Ltd Apparatus and method for film formation
JP5383880B1 (ja) * 2012-08-13 2014-01-08 株式会社東芝 窒化物半導体層の製造方法及び半導体発光素子の製造方法
GB201217617D0 (en) * 2012-10-02 2012-11-14 Kappers Menno Semiconductor materials
TWI602315B (zh) 2013-03-08 2017-10-11 索泰克公司 具有經組構成效能更佳之低帶隙主動層之感光元件及相關方法
US9177708B2 (en) 2013-06-14 2015-11-03 Varian Semiconductor Equipment Associates, Inc. Annular cooling fluid passage for magnets
CN103545405B (zh) * 2013-11-11 2016-03-30 天津三安光电有限公司 氮化物发光二极管
JP6546927B2 (ja) 2014-01-15 2019-07-17 ガリウム エンタープライジズ ピーティーワイ リミテッド 膜内の不純物を低減するための装置および方法
US9843163B2 (en) * 2014-03-31 2017-12-12 Panasonic Corporation Ultraviolet light emitting element and electrical device using same
JP5983684B2 (ja) 2014-07-02 2016-09-06 ウシオ電機株式会社 Ｌｅｄ素子
JP6001756B2 (ja) * 2014-12-08 2016-10-05 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
US11217722B2 (en) 2015-07-10 2022-01-04 The Regents Of The University Of California Hybrid growth method for III-nitride tunnel junction devices
JP6092961B2 (ja) * 2015-07-30 2017-03-08 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
WO2017079168A1 (en) 2015-11-04 2017-05-11 The Regents Of The University Of California Iii-nitride tunnel junction with modified p-n interface
US20170323785A1 (en) 2016-05-06 2017-11-09 Lam Research Corporation Method to deposit conformal and low wet etch rate encapsulation layer using pecvd
KR102136770B1 (ko) 2016-05-20 2020-07-22 루미레즈 엘엘씨 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들
WO2017200845A1 (en) 2016-05-20 2017-11-23 Lumileds Llc Method of forming a p-type layer for a light emitting device
US20200127163A1 (en) * 2016-06-16 2020-04-23 Sciocs Company Limited Nitride semiconductor template, method for manufacturing nitride semiconductor template, and method for manufacturing nitride semiconductor free-standing substrate
WO2019094391A2 (en) * 2017-11-07 2019-05-16 Gallium Enterprises Pty Ltd Buried activated p-(al,in)gan layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008226906A (ja) 2007-03-08 2008-09-25 Sharp Corp 窒化物半導体発光素子
JP2009044149A (ja) 2007-07-20 2009-02-26 Gallium Enterprises Pty Ltd 窒化物系薄膜用埋め込み接触デバイス及びその製造
JP2015162631A (ja) 2014-02-28 2015-09-07 サンケン電気株式会社 発光素子
WO2016143653A1 (ja) 2015-03-06 2016-09-15 株式会社トクヤマ Ｉｉｉ族窒化物積層体、及び該積層体を有する発光素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022040180A (ja) * 2017-11-07 2022-03-10 ガリウム エンタープライジズ プロプライエタリー リミテッド 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層
JP7295935B2 (ja) 2017-11-07 2023-06-21 ガリウム エンタープライジズ プロプライエタリー リミテッド 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層

Also Published As

Publication number Publication date
AU2018365942A1 (en) 2020-06-25
KR102383970B1 (ko) 2022-04-11
US10559711B2 (en) 2020-02-11
EP3707756B1 (en) 2022-08-24
KR20220047667A (ko) 2022-04-18
JP7295935B2 (ja) 2023-06-21
CN116995153A (zh) 2023-11-03
US10355165B2 (en) 2019-07-16
US20190305173A1 (en) 2019-10-03
AU2021204644A1 (en) 2021-07-29
KR20200089279A (ko) 2020-07-24
AU2021204644B2 (en) 2022-09-15
US20190140134A1 (en) 2019-05-09
TWI756540B (zh) 2022-03-01
WO2019094391A3 (en) 2019-08-15
TW202018858A (zh) 2020-05-16
EP4071835A1 (en) 2022-10-12
KR102500059B1 (ko) 2023-02-14
US10546972B2 (en) 2020-01-28
US20200127157A1 (en) 2020-04-23
AU2018365942B2 (en) 2021-04-08
EP3707756A2 (en) 2020-09-16
JP2022040180A (ja) 2022-03-10
JP2021502713A (ja) 2021-01-28
CN111512451B (zh) 2023-08-22
US11081618B2 (en) 2021-08-03
WO2019094391A2 (en) 2019-05-16
TW202230604A (zh) 2022-08-01
CN111512451A (zh) 2020-08-07
US20190305174A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
JP7003282B2 (ja) 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層
WO2005074045A1 (en) Gallium nitride-based compound semiconductor multilayer structure and production method thereof
KR100742986B1 (ko) 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법
TWI837568B (zh) 具有埋入式活化p-(Al,In)GaN層的半導體結構、半導體元件及其製造方法
US9859457B2 (en) Semiconductor and template for growing semiconductors
KR101622097B1 (ko) 질화물계 반도체 발광소자 및 이의 제조 방법
US9680055B2 (en) Hetero-substrate, nitride-based semiconductor light emitting device, and method for manufacturing the same
US20230124769A1 (en) Light-emitting structures and manufacturing methods thereof
CN109509816B (zh) Led芯片、垂直结构的led外延片及其制备方法
KR101172091B1 (ko) 피형 질화물 반도체 및 그 제조 방법
KR20150133622A (ko) 발광 소자 및 그 제조 방법
KR100813602B1 (ko) 질화물 반도체 발광소자의 제조방법
KR100974924B1 (ko) 질화물계 발광소자
KR100911775B1 (ko) 질화물계 발광소자
JP4193379B2 (ja) ３−５族化合物半導体の製造方法
CN116607210A (zh) 一种消除Ⅲ族氮化物材料中掺Mg记忆效应的外延生长方法
JP2009152491A (ja) 窒化物半導体素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211228

R150 Certificate of patent or registration of utility model

Ref document number: 7003282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150