JP2009044149A - 窒化物系薄膜用埋め込み接触デバイス及びその製造 - Google Patents

窒化物系薄膜用埋め込み接触デバイス及びその製造 Download PDF

Info

Publication number
JP2009044149A
JP2009044149A JP2008188941A JP2008188941A JP2009044149A JP 2009044149 A JP2009044149 A JP 2009044149A JP 2008188941 A JP2008188941 A JP 2008188941A JP 2008188941 A JP2008188941 A JP 2008188941A JP 2009044149 A JP2009044149 A JP 2009044149A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
contact
contact portion
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008188941A
Other languages
English (en)
Inventor
Kenneth Scott Alexander Butcher
スコット アレキサンダー ブッチャー ケネス
Ep Fouquet Marie-Pierre Francoise Wintrebert
フランソワーズ ウィントルベール エプ フーケ マリー−ピエール
Alanna Julia June Fernandes
ジュリア ジューン フェルナンデス アランナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gallium Enterprises Pty Ltd
Original Assignee
Gallium Enterprises Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2007903940A external-priority patent/AU2007903940A0/en
Application filed by Gallium Enterprises Pty Ltd filed Critical Gallium Enterprises Pty Ltd
Publication of JP2009044149A publication Critical patent/JP2009044149A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/746—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts for AIII-BV integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】製造時における金属接触部の劣化や金属の窒化物半導体層への拡散を防止してコンタクト抵抗の低減を図る。
【解決手段】基板、第１接触部、前記基板上に蒸着したドープ半導体材料第１層、前記第１層に蒸着した半導体接合領域、前記接合領域に蒸着したドープ半導体材料を有する第２層（この第２層は前記第１層と逆極性にドープした半導体を有する）、及び第２接触部を含んでなり、前記第２接触部は前記第２層と電気的に導通し、前記第１接触部は前記基板と前記接合領域との間で前記半導体デバイス内に包埋されて前記第１層と電気的に導通する半導体材料、並びに埋め込み接触半導体デバイスの製造方法。
【選択図】なし

Description

本発明は半導体デバイスに関し、特にＧａＮ系半導体材料薄膜から形成される半導体デバイスに関する。
本発明は、まず包埋導体（金属等）接触部を含むＧａＮ及び／又はＩｎＧａＮ及び／又はＡｌＧａＮ系半導体デバイスとして使用するために開発され、本願明細書ではこのアプリケーションに関して後述する。しかしながら、本発明はこの特定分野の使用に限定したものではないことを考慮されたい。
明細書を通じ、従来技術の記載はいずれも従来技術が周知であったり当技術分野の一般的な汎用の知識をなすものであったりすることを認めるものでは決してないことを考慮されたい。
窒化ガリウムは、青、紫及び白色光を放出するダイオード、青色レーザーダイオード、紫外線検出器及び高出力マイクロ波トランジスタデバイスの構成に広範に用いられる材料である。
窒化ガリウムは広範なアプリケーション使用に適する低エネルギー消費デバイスの製造において実際にも潜在的にも使用されており、窒化ガリウム薄膜には大きな関心が寄せられる。
リモートプラズマ化学気相成長（ＲＰＥＣＶＤ、当用語はＲＰＣＶＤと交換可能に用いてもよい）は、（ＩＩＩ）属金属窒化物薄膜の成長に用いうる、もう１つの成長方法である。成長させる薄膜は窒化ガリウムであり、ＲＰＥＣＶＤ法により約５００℃から約８００℃、又は約５００℃から約７００℃の成長温度を使用でき、これはＭＯＣＶＤプロセスの成長温度よりもかなり低く、装置コストの低減が可能になる。ＲＰＥＣＶＤのもう１つの利点は、酸化亜鉛等、よりＧａＮに密接に格子が適合する温度に敏感な基板材料が使用できることである。
基板からプラズマ源が遠いことにより、ＲＰＥＣＶＤはプラズマ内に生成する化学種からの薄膜のダメージを避ける技法であると広く考えられているが、発明者らはこの方法で成長した薄膜は相対的に低エネルギーの化学種からも深刻なダメージを被ることを見出した。特にＧａＮ薄膜及びその合金への当該方法の問題を克服するために、発明者らは「（ＩＩＩ）属金属窒化物薄膜成長方法及び装置、並びに（ＩＩＩ）属金属窒化物」を発明の名称とする特許協力条約出願番号ＷＯ／２００６／０３４５４０に記載の、基板に到達する活性中性窒素種のエネルギーをさらに低下する、ＲＰＥＣＶＤ法によるＧａＮ薄膜成長のための方法及び装置を開示し、当該内容の全体は相互参照により本願明細書に取り入れたものとする。ＷＯ／２００６／０３４５４０に記載の方法は窒化ガリウム薄膜の成長も提供し、窒化ガリウム薄膜の酸素混入は最小化され、新規なヒーター設計は金属窒化物の成長に用いるＲＰＥＣＶＤ成長システム内で遭遇する厳しい操作条件に耐えうる。
金属窒化物薄膜成長のための技法に到達した一方、金属窒化物半導体デバイスの成長には、メサ構造以外の構造に関して大きな困難がある。金属窒化物デバイスの他の成長法には、導電性ＳｉＣ上への蒸着及びＧａＮのレーザーリフト等が用いられるが、これらの方法にも問題が多く、ＳｉＣは非常に高価であり、レーザーリフトオフ法を用いるデバイス収率はレーザー加熱から生じるデバイス内のＧａＮへのダメージのためにたいへん低い。例えば、犠牲バッファ層上のデバイス成長による化学的リフトオフ法、及び成長後にこのバッファ層を除去するための化学エッチング（例えば、Ｈａら、ＩＥＥＥ Ｐｈｏ〜ｎｉｃ Ｔｅｃｈｎｏｌｏｇｙ Ｌｅｔｔｅｒｓ ２００８、２０（３）、１７５−１７７ページ等の窒化クロム（ＣｒＮ）の使用）もまた知られている。しかしながら、化学エッチング法には余分なデバイスプロセスによる問題もあり、これは例えば薄膜中にエッチングのビア（ｖｉａｓ）を提供する必要を生じ、この領域は成熟技術ではなく、ＧａＮデバイスにおいてはまだ模索の過程にある。金属窒化物層上へ直接的に成長させることにより、化学エッチングプロセスを追加する必要は除かれる。しかしながら、デバイス構造物へ電気的に接触するための包埋（又は、同義の埋め込み）接触部を有する半導体デバイスの現在の製造法は、金属窒化物薄膜には転用できない。そのため、金属窒化物デバイスは、図１に示すものと同様のメサ型構造に限定され、これには基板２、バッファ層４、ｎ型又はｐ型いずれかのドープ半導体材料６の第１層、接合領域８、第１層と逆（すなわちｐ−、又はｎ−ドープ）にドープした半導体材料の第２層１０、及び半導体層１０及び６のそれぞれと接触する接触部１２及び１４があり、接触部１２、１４はそれぞれ半導体デバイスと電気的に接触しうるよう露出している。この構成には、接触部１２と１４との実際上の間隔がコンマ数マイクロメートルから数百マイクロメートルのオーダーの場合があるという欠点がある。接触部１２と１４との間隔がこのように大きいため、結果的にデバイス動作以前に克服すべき接触部の間の直列抵抗が大きくなり、デバイス効率の点で損失を生じ、望ましくない熱発生を生じるデバイス構造となる（さらにＧａＮ半導体デバイス中の直列抵抗の議論はＣｈａｋｒａｂｏｒｔｙら、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｆ Ｅｌｅｃｔｒｏｎ．Ｄｅｖｉｃｅｓ ２００７年、第５４巻、第５号を参照）。デバイス構造中に包埋した接触部では接触部間の実際上の分離は顕著に減少し、デバイスの直列抵抗及び動作効率に関する利益は明らかである。
金属窒化物半導体デバイスの場合、包埋接触部構造の製造には、ＭＯＣＶＤ又はＨＶＰＥ（ハイドライド気相エピタキシー）法でのガリウム窒化物の成長中に用いられる攻撃的化学環境に金属接触部が耐えられないことによる問題が発生する。具体的には、通常用いられる比較的高温のアンモニア及び／又はハロゲン系ガスが、ＧａＮ層の蒸着前にほとんどの金属接触部に損傷を与えることが確実である。さらに接触部層からＧａＮへの金属の拡散という複雑な問題があり、これは低温薄膜成長ではかなり軽減される。
従って、包埋又は埋め込み接触部を有する、特にＧａＮから形成される金属窒化物半導体デバイス及び当該デバイスの製造方法の需要がある。
本願明細書にもちいる用語「含んでなる」は「主要に含むが必ずしも単独で必要とは限らない」ことを意味する。さらに、この用語「含んでなる」の変形である「含む」等も対応する多様な意味を有する。
本発明は、従来技術の少なくとも１つの欠点を克服又は改善し、あるいは有用な代替品を提供することを目的とする。
本願明細書を通じて、包埋された又は包埋という用語は埋め込まれた又は埋め込むという用語と交換可能に用いうる。
第１の態様によれば、
基板と、
第１接触部と、
基板上に蒸着したドープ半導体材料の第１層と、
第１層に蒸着した半導体接合領域と、
接合領域に蒸着したドープ半導体材料を有する第２層（この第２層は第１層と逆極性にドープした半導体を有する）と、
第２接触部とを含んでなり、
第２接触部は第２層と電気的に導通し、第１接触部は基板と接合領域との間で半導体デバイス内に包埋されて第１層と電気的に導通する、半導体デバイスが提供される。第１接触部と第１層との電気的導通は直接でもよく、間接的でもよい。第１接触部は導通バッファ領域を介して第１層と電気的に導通してもよい。
特定の構成において、
基板と、
第１の埋め込み接触部と、
基板上に蒸着したドープ半導体金属の第１層と、
第１層の上に又は近接に蒸着した半導体接合領域と、
接合領域上に蒸着したドープ半導体金属の第２層（この第２層は第１層と逆極性にドープする半導体を有する）と、
第２接触部とを含んでなり、
第２接触部は第２層及び第１接触部と電気的に導通して基板と接合領域との間に埋め込まれ、第１層と電気的に導通する、半導体デバイスが提供される。第１接触部と第１層との電気的導通は直接でもよく、間接的でもよい。第１接触部は導通バッファ領域を介して第１層と電気的に導通してもよい。
第２の態様によれば、
基板と、
基板上の少なくとも１つの第１接触部と、
第１半導体窒化物層（第１接触部は第１層に包埋されて第１層と電気的に導通する）と、
第１半導体層に近接する接合領域と、
接合領域に近接する第２半導体窒化物層と、
第２半導体層に近接し第２層と電気的に導通する第２接触部とを含んでなり、
第１及び第２接触部は接合領域を通じて電気的に相互に連絡する、半導体窒化物材料から形成された半導体デバイスが提供される。第１及び第２接触部は接合層を介して電気的に相互接続してもよい。
第２の態様の構成によれば、
基板と、
基板上の少なくとも１つの第１接触部と、
第１半導体窒化物層（第１接触部は前記第１層に埋め込まれて前記第１層と電気的に導通する）と、
第１半導体層の上又は近接して蒸着された接合層と、
接合層に近接する第２半導体窒化物層と、
第２半導体層に近接し第２層と電気的に導通する第２接触部とを含んでなり、
第１及び第２接触部は接合層を通じて電気的に相互接続される、半導体窒化物材料から形成される半導体デバイスが提供される。「接合層を通じて電気的に相互接続される」とは、第１及び第２接触部が互いに直接に接続されるよりもむしろ接合層を介して電気的に相互接続されることを意味する。
第３の態様によれば、
基板と、
基板上に蒸着した第１金属窒化物層と、
第１金属窒化物薄膜上に形成される第１接触部と、
第１金属窒化物層に蒸着され少なくとも１つの第１接触部部分をカプセル化する第２金属窒化物層と、
第２金属窒化物層上に蒸着される半導体接合領域と、
接合領域上に蒸着する第３金属窒化物層（第３金属窒化物層は第１及び第２金属窒化物層と逆の半導体ドープ極性を有する）と、
第３金属窒化物層と電気的に導通する第２接触部とを含んでなる、半導体窒化物デバイスが提供される。
第３の態様の構成によれば、第３の態様に従って、
基板と、
基板上に蒸着した第１金属窒化物層と、
第１金属窒化物薄膜上に形成される第１接触部と、
第１金属窒化物層に蒸着され少なくとも１つの第１接触部部分をカプセル化する第２金属窒化物層と、
第２金属窒化物層の上に又は近接して蒸着される半導体接合領域と、
接合領域上に蒸着する第３金属窒化物層（第３金属窒化物層は第１及び第２金属窒化物層と逆の半導体ドープ極性を有する）と、
第３金属窒化物層と電気的に導通する第２接触部とを含んでなる、半導体窒化物デバイスが提供される。
第１から第３の態様のそれぞれの金属窒化物層は、例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＧａＡｌＮ、ＩｎＡｌＮ等、又は当業者に考慮されうる他材料の中からこれらを組み合わせて、ＩｎＧａＮ／ＡｌＧａＮ、ＩｎＧａＮ／ＧａＮ、ＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＩｎＧａＮ、ＩｎＧａＮ／ＡｌＩｎＧａＮ、ＡｌＧａＮ／ＡｌＩｎＧａＮ等の金属窒化物半導体材料から形成されてもよい。
第１及び第３の態様のデバイスのそれぞれにおいて、第１接触部は基板の上にあってもよく近接してもよく、あるいは導電バッファ層の上、近接、包埋、又は埋め込みでもよく、導電バッファ層は基板の上にあってもよく近接してもよい。第１接触部の少なくとも１つの部分をカプセル化することは、少なくとも一部が包埋された又は少なくとも一部が埋め込まれた接触部を形成することを含んでもよい。
第１から第３の態様のデバイスのそれぞれにおいて、第１及び第２接触部はそれぞれ導通接触部でもよく、金属接触部でもよい。導通接触部は金属窒化物半導体材料よりもずっと低い抵抗率を有してもよく、例えば、接触部の抵抗率は金属窒化物半導体材料の抵抗率よりも１、２、３、４、５、６、７、８桁以上低くてもよい。
第１から第３の態様のデバイスのそれぞれにおいて、デバイスに用いる材料の内部バンドギャップ（直接又は間接バンドギャップのいずれか）に対応する波長又はその近くでのデバイスのフォトルミネセンスは、他波長におけるデバイスのフォトルミネセンスを超えてもよい。他波長はデバイス内部の欠陥からのフォトルミネセンスに対応する場合がある。例えば、金属窒化物半導体（例えば、ＧａＮ又は本願明細書に記載の類似の半導体材料）に対して、バンドギャップに対応する波長は、約３００〜５００ｎｍ、あるいは約３００〜５００、３００〜４５０、３２０〜５５０、３２０〜５００、３２０〜４５０、３４０〜４５０、３６０〜４５０、３６０〜４２０、３６０〜４００ｎｍの範囲でもよく、約３００、３１０、３２０、３３０、３４０、３５０、３６０、３７０、３８０、３９０、４００、４１０、４２０、４３０、４４０、又は約４５０ｎｍでもよく、この波長のフォトルミネセンスは約４５０〜８００ｎｍの波長範囲の欠陥関連フォトルミネセンスの最大強度を超えてもよい。バンドギャップ波長のフォトルミネセンス強度は、他波長におけるフォトルミネセンスの強度を少なくとも０．５、１、１．５、２倍又はこれ以上超えてもよい。
第４の態様によれば、
最初に少なくとも１つの接触部を基板上に形成するステップと、
第１接触部の第２の部分を含んでなる少なくとも１つのデバイス領域を露出するために第１接触部の第１部分をマスクするステップと、
第１層内に第１接触部を包埋するためにデバイス領域近傍において第１接触部の上方に第１半導体窒化物層を形成するステップと、
第１層の上方に接合を形成するステップと、
接合の上方に第２層を形成するステップと、
第２層上に第２接触部を形成するステップと、
マスクを除去して第１接触部をデバイス領域に対応するのではない領域において基板上に露出するステップとを含んでなる、包埋接触部を有する半導体を形成する方法が提供される。
第４の態様の構成によれば、
最初に少なくとも１つの接触部を基板上に形成するステップと、
少なくとも１つのデバイス領域を露出するために第１接触部をマスクするステップと、
第１層内に第１接触部を埋め込むためにデバイス領域近傍において第１接触部の上方に第１半導体窒化物層を形成するステップと、
第１層の上方に接合を形成するステップと、
接合の上方に第２層を形成するステップと、
第１層上に第２接触部を形成するステップと、
マスクを除去して第１接触部をデバイス領域に対応するのではない領域において基板上に露出するステップとを含んでなる、埋め込み接触部を有する半導体を形成する方法が提供される。
さらに第４の態様の構成によれば、
少なくとも１つの第１導通接触部を含んでなる基板を提供するステップと、
第１接触部の第２の部分を含んでなる少なくとも１つのデバイス領域を露出するために第１接触部の第１部分をマスクするステップと、
第１接触部を第１層内に包埋又は埋め込むためにデバイス領域内の第１接触部の第２の部分の上方に第１半導体窒化物層を形成するステップと、
第１層の上方に接合を形成するステップと、
接合の上方に第２半導体窒化物層を形成するステップと、
第１層上に第２導通接触部を形成するステップと、
マスクを除去することにより第１接触部の第１の部分を露出するステップとを含んでなる、埋め込み又は包埋した接触部を有する半導体を形成する方法が提供される。
第１及び第２接触部はそれぞれ第１及び第２の導通接触部でもよく、それぞれ第１及び第２金属接触部でもよい。第１の導通接触部及び第２の導通接触部は金属接触部でもよい。
第５の態様によれば、
少なくとも１つの第１接触部を含んでなる基板を提供するステップと、
第１接触部の第２の部分を含んでなる少なくとも１つのデバイス領域を露出するために第１接触部の第１部分をマスクするステップと、
第１接触部を第１層内に包埋するためにデバイス領域内の第１接触部の第２の部分の上方に第１半導体窒化物層を形成するステップと、
第１層の上方に接合を形成するステップと、
接合の上方に第２半導体窒化物層を形成するステップと、
第２層上に第２接触部を形成するステップと、
マスクを除去することにより第１接触部の第１の部分を露出するステップとを含んでなる、包埋接触半導体窒化物デバイスを形成する方法が提供される。
第５の態様の構成によれば、
最初に少なくとも１つの導通接触部を形成するステップと、
第１接触部の第２の部分を含んでなる少なくとも１つのデバイス領域を露出するために第１接触部の第１の部分をマスクするステップと、
第１層内に第１接触部を埋め込むためにデバイス領域の第１接触部の第２の部分の上方に第１半導体窒化物層を形成するステップと、
第１層の上方に接合を形成するステップと、
接合の上方に第２半導体窒化物層を形成するステップと、
第２層上に第２の導通接触部を形成するステップと、
マスクを除去して第１接触部をデバイス領域に対応するのではない領域において基板上に露出するステップとを含んでなる、包埋接触半導体窒化物デバイスを形成する方法が提供される。
第５の態様の構成によれば、
少なくとも１つの導通接触部を含んでなる基板を提供するステップと、
第１接触部の第２の部分を含んでなる少なくとも１つのデバイス領域を露出するために第１接触部の第１の部分をマスクするステップと、
第１層の第１接触部を埋め込み又は包埋するためにデバイス領域の第１接触部の第２の部分の上方に第１半導体窒化物層を形成するステップと、
第１層の上方に接合を形成するステップと、
接合の上方に第２半導体窒化物層を形成するステップと、
第２層上に第２の導通接触部を形成するステップと、
マスクを除去して第１接触部の第１の部分を露出するステップとを含んでなる、埋め込み又は包埋半導体窒化物デバイスを形成する方法が提供される。
第１及び第２接触部はそれぞれ第１及び第２の導通接触部でもよく、それぞれ第１及び第２の金属接触部でもよい。第１の導通接触部及び第２の導通接触部は金属接触部でもよい。
第６の態様によれば、
少なくとも１つの第１の導通接触部を含んでなる基板を提供するステップと、
第１層内に第１接触部を包埋するために第１接触部の上方に第１半導体窒化物層を形成するステップと、
第１層の上方に接合を形成するステップと、
接合の上方に第２半導体窒化物層を形成するステップと、
第２層上に第２の導通接触部を形成するステップとを含んでなる、包埋導通半導体窒化物デバイスを形成する方法が提供される。
第６の態様の構成によれば、
最初に少なくとも１つの導通接触部を基板上に形成するステップと、
第１層内に第１接触部を埋め込むために第１接触部の上方に第１半導体窒化物層を形成するステップと、
第１層の上方に接合を形成するステップと、
接合の上方に第２半導体窒化物層を形成するステップと、
第２層上に第２の導通接触部を形成するステップとを含んでなる、埋め込み接触半導体窒化物デバイスを形成する方法が提供される。
第６の態様の構成によれば、
少なくとも１つの第１の導通接触部を含んでなる基板を提供するステップと、
第１層内の第１接触部を包埋又は埋め込むために第１接触部の上方に第１半導体窒化物層を形成するステップと、
第１層の上方に接合を形成するステップと、
接合の上方に第２半導体窒化物層を形成するステップと、
第２層上に第２の導通接触部を形成するステップとを含んでなる、包埋又は埋め込み接触半導体窒化物デバイスを形成する方法が提供される。
第４から第６の態様のいずれか１つの本発明の方法は、デバイスの半導体層が８００℃以下の温度又は約７００℃以下の温度において他の構成で調製されるように実施してもよい。デバイスの半導体層は、約５００℃〜８００℃の範囲内、あるいは約５００℃〜約７００℃の範囲の１以上の温度で調製してもよい。
第４から第６の態様のそれぞれの金属窒化物層は、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ又は当業者が考慮しうる他材料の中から組み合わせたＩｎＧａＮ／ＡｌＧａＮ、ＩｎＧａＮ／ＧａＮ、ＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＩｎＧａＮ、ＩｎＧａＮ／ＡｌＩｎＧａＮ、ＡｌＧａＮ／ＡｌＩｎＧａＮ等の金属窒化物半導体材料から形成されてもよい。
第４から第６の態様のそれぞれのデバイスにおいて、第１及び第２接触部はそれぞれ導通接触部でもよく、金属導体でもよい。第１の導通接触部及び第２の導通接触部は金属導体でもよい。導通接触部は金属窒化物半導体材料よりもずっと低い抵抗率を有してもよく、例えば、接触部の抵抗率は金属窒化物半導体材料の抵抗率よりも１、２、３、４、５、６、７、８桁以上低くてもよい。
第４から第６の態様のそれぞれの方法は、およそ５００℃〜８００℃、又は約５００℃〜７００℃の範囲の温度で第１及び第２半導体窒化物層を形成するステップを含んでもよい。それぞれの方法は、断熱バッファ層又はドープバッファ層のいずれかでありうるバッファ層を蒸着するステップを適宜含んでもよい。ドープバッファ層は、ｎ型又はｐ型のいずれでもよい。バッファ層は少なくとも１つの第１の金属接触部を形成するステップに先だって基板上に蒸着してもよく、第１接触部はバッファ層上に形成される。第１接触部は電気的接触部でもよい。第１接触部は第１層との電気抵抗接触部を形成してもよい。第１接触部は導通バッファ層との電気抵抗接触部を形成してもよい。第１接触部とバッファ層とを組み合わせて第１層との電気抵抗接触部を形成してもよい。電気抵抗接触部の形成において電気的導通があってもよい。少なくとも１つの第１の金属接触部の形成後に基板上にバッファ層を蒸着してもよく、この場合、第１接触部はバッファ層内に包埋される。バッファ層は直列抵抗を降下するバッファ層でもよい。バッファ層はアクティブ半導体バッファ層でもよく、アクティブ半導体又は窒化物層でもよい。ＺｎＯ又は他の適切な材料からバッファ層を形成してもよい。第１から第６の態様のそれぞれにおいて、接合層はデバイスの第１及び第２層の両者と電気的導通にある。
本発明は本発明の方法により得られるデバイスも含む。本発明の方法により形成されるデバイスも本発明の範囲にある。
第１層は第１の半導体層でもよく、第１の金属窒化物半導体層でもよい。第１の金属窒化物半導体層はｎ型又はｐ型のいずれでもよい。接合は二重ヘテロ構造接合でもよい。二重ヘテロ構造接合はＩｎＧａＮ又はＡｌＧａＮ金属窒化物から形成してもよい。接合は単一又は多量子ウェル接合でもよく、何らかの他の様式の半導体接合でもよい。半導体層は窒素雰囲気下のリモートプラズマ処理法により形成してもよい。
半導体デバイスの第１から第３の態様のそれぞれの構成又は第４から第６の態様の方法のいずれか１つのにおいて、接合層は第１又は第２の半導体層のいずれかの接合領域でもよい。同様に，第１及び第２の半導体層の一方又は両方は、独立して又はそれぞれ、適切な半導体又は材料にドープする領域により画定してもよい。
本発明の半導体デバイスは、デバイスの半導体層が８００℃以下の温度で、又は他の構成においては７００℃以下の温度で形成されるように調製してもよい。これは約５００℃から約７００℃の範囲の１以上の温度で調製してもよい。
半導体デバイスの第１から第３の態様のそれぞれの構成において、又は第４から第６の態様の方法のいずれか１つのにおいて、以下の特徴は単独又は２以上の特徴の任意の組み合わせで適用してもよい。
第１接触部はバッファ層内に包埋してもよく、これは導通バッファ層でもよい。半導体デバイスの他の構成において、第１接触部をバッファ層の上部に設けてもよい。またさらなる構成において、第１接触部を第１層内に包埋してもよい。他の構成において、半導体デバイスは基板と第１層の中間にバッファ層を含んでもよい。第１接触部をバッファ層又は第１層内に包埋してもよい。第１接触部は電気的接触部でもよい。第１接触部は第１層との電気抵抗接触部を形成してもよい。第１接触部は導通バッファ層との電気抵抗接触部を形成してもよい。第１接触部とバッファ層とを組み合わせて第１層との電気抵抗接触部を形成してもよい。電気抵抗接触部の形成において電気的導通があってもよい。１以上のバッファ層があってもよく、例えば２、３、４又は５又はこれ以上のバッファ層があってもよい。バッファ層はアクティブ半導体バッファ層でもよく、アクティブ半導体又は窒化物層でもよい。ＺｎＯ又は他の適切な材料からバッファ層を形成してもよい。バッファ層は直列抵抗を降下するバッファ層であってもよい。
第１層はｎ型半導体層でもよく、第２層はｐ型半導体層でもよい。他の構成において、第１層はｐ型半導体層でもよく、第２層はｎ型半導体層でもよい。第１及び第２層はそれぞれ低ドープでもよく、それぞれ高ドープでもよい。他の構成において、第１層を低ドープとして第２層を高ドープとしてもよく、あるいは第１層を高ドープとして第２層を低ドープとしてもよい。第１及び第２層のいずれかが低ドープから高ドープ又はこの逆にドープが変化する階段状又は傾斜状の領域を含んでもよい。ｎ型層は富ガリウム窒化物層でもよく、シリコンでドープした窒化物層でもよい。ｐ−が多層はマグネシウムでドープした窒化物層でもよく、マグネシウムでドープしたガリウム窒化物層でもよい。あるいはｐ型層をベリリウム又は亜鉛でドープした窒化物層としてもよい。
第１及び／又は第２層は、１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３の間でもよく、１×１０１６ｃｍ−３〜１×１０２１ｃｍ−３の間、１×１０１７ｃｍ−３〜１×１０２０ｃｍ−３の間、５×１０１７ｃｍ−３〜１×１０２０ｃｍ−３の間、１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３の間、１×１０１８ｃｍ−３〜５×１０１９ｃｍ−３の間、５×１０１８ｃｍ−３〜５×１０１９ｃｍ−３の間、２×１０１８ｃｍ−３〜１×１０１９ｃｍ−３の間、又は５×１０１８ｃｍ−３〜１×１０１９ｃｍ−３の範囲のドーピング濃度でもよい。ドーピング濃度は、およそ１×１０１６ｃｍ−３、５×１０１６ｃｍ−３、１×１０１７ｃｍ−３、５×１０１７ｃｍ−３、８×１０１７ｃｍ−３、１×１０１８ｃｍ−３、２×１０１８ｃｍ−３、３×１０１８ｃｍ−３、４×１０１８ｃｍ−３、５×１０１８ｃｍ−３、６×１０１８ｃｍ−３、７×１０１８ｃｍ−３、８×１０１８ｃｍ−３、９×１０１８ｃｍ−３、１×１０１９ｃｍ−３、１×１０１９ｃｍ−３、２×１０１９ｃｍ−３、５×１０１９ｃｍ−３又は１×１０２０ｃｍ−３でもよい。第１層は、第１接触部の近傍でより高濃度にドープしてもよい。
半導体デバイスは金属窒化物半導体デバイスでもよい。第１及び第２層はＩＩＩ−Ｖ属半導体材料から形成されてもよい。第１及び第２層は金属窒化物層から形成されてもよい。金属窒化物は窒化ガリウム（ＧａＮ）でもよい。他の構成において、第１及び第２層をアルミニウムＧａｎ（ＡｌＧａＮ）、インジウムＧａＮ（ＩｎＧａＮ）、ＩｎＧａＡｌＮ又はＩｎＡｌＮで形成してもよい。さらなる構成において、第１及び第２層は、例えばＩｎＧａＮ／ＡｌＧａＮ、ＩｎＧａＮ／ＧａＮ、ＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＩｎＧａＮ、ＩｎＧａＮ／ＡｌＩｎＧａＮ、ＡｌＧａＮ／ＡｌＩｎＧａＮ又はこれらの他の組み合わせの異種半導体材料から形成されてもよい。さらなる構成において、接合にはＩｎＧａＮ量子ウェル又は層、あるいはＧａＮ又はＡｌＧａＮバリア間に挟まれた複数の層を用いてもよい。半導体デバイスは、例えば多様な形態のバイポーラ接合トランジスタ、電界効果トランジスタ等の半導体トランジスタを形成してもよい。半導体デバイスは、例えば発光ダイオード等の発光デバイス、レーザーダイオード等のレーザーデバイス（エッジ発光レーザーダイオード又は垂直キャビティ表面発光レーザーＶＣＳＥＬ、あるいは他の様式のレーザーダイオード）を形成してもよく、ＩｎＧａＮ／ＧａＮレーザーダイオードであってもよい。発光デバイスは約３００〜６００ｎｍの波長範囲の光を発光してもよい。発光デバイスはＧａＮ青色ＬＥＤ、ＧａＮ系青色ＬＥＤ、ＧａＮ系青色レーザーダイオード、又はＧａＮ青色レーザーダイオードでもよい。半導体デバイスは、例えば多様な形態のフォトダイオード、フォトトランジスタ、電荷結合デバイス、太陽電池又はソーラーブラインド検出器等の光検出デバイスを形成してもよい。光検出デバイスは約３５０〜７００ｎｍの波長範囲の光を検出してもよい。
第１接触部はｎ型接触部でもよく、第２接触部はｐ型接触部でもよい。他の構成において、第１接触部はｐ型接触部でもよく、第２接触部はｎ型接触部でもよい。
第１及び第２接触部の間隔は約１０ｎｍから１００００ｎｍの範囲でもよい。あるいは、第１及び第２接触部の間隔は、１０〜５０００ｎｍ、１０〜１０００ｎｍ、１０〜９００ｎｍ、１０〜８００ｎｍ、１０〜７００ｎｍ、１０〜６００ｎｍ、１０〜５００ｎｍ、１０〜４００ｎｍ、１０〜３５０ｎｍ、１０〜３００ｎｍ、１０〜２５０ｎｍ、１０〜２００ｎｍ、１０〜１５０ｎｍ、１０〜１００ｎｍ、１０〜５０ｎｍ、５０〜１００００ｎｍ、５０〜５０００ｎｍ、５０〜１０００ｎｍ、５０〜７５０ｎｍ、５０〜５００ｎｍ、５０〜３００ｎｍ、１００〜１００００ｎｍ、１００〜５０００ｎｍ、１００〜１０００ｎｍ、１００〜７５０ｎｍ、１００〜６００ｎｍ、１００〜５００ｎｍ、１００〜４５０ｎｍ、１００〜３００ｎｍ、１００〜３５０ｎｍ、１００〜３００ｎｍ、１００〜２５０ｎｍ、１００〜２００ｎｍ、１００〜１５０ｎｍ、２００〜１００００ｎｍ、２００〜５０００ｎｍ、２００〜１０００ｎｍ、２００〜７５０ｎｍ、２００〜６００ｎｍ、２００〜５００ｎｍ、２００〜４５０ｎｍ、２００〜３００ｎｍ、２００〜３５０ｎｍ、２００〜３００ｎｍ、２００〜２５０ｎｍ、４００〜１００００ｎｍ、４００〜５０００ｎｍ、４００〜１０００ｎｍ、４００〜７５０ｎｍ、４００〜６００ｎｍ、４００〜５００ｎｍ、４００〜４５０ｎｍ、１０００〜１００００ｎｍ、１０００〜７ｎｍ、５００ｎｍ、１０００〜５０００ｎｍ、１０００〜２ｎｍ、５００ｎｍ、１０００〜２０００ｎｍ、２ｎｍ、５００〜１００００ｎｍ、又は５０００〜１００００ｎｍでもよく、第１及び第２接触部の間隔は約１０ｎｍ、５０ｎｍ、１００ｎｍ、１５０ｎｍ、２００ｎｍ、２５０ｎｍ、３００ｎｍ、３５０ｎｍ、４００ｎｍ、４５０ｎｍ、５００ｎｍ、５５０ｎｍ、６００ｎｍ、６５０ｎｍ、７００ｎｍ、７５０ｎｍ、８００ｎｍ、９００ｎｍ、１０００ｎｍ、１５００ｎｍ、２０００ｎｍ、２５００ｎｍ、３０００ｎｍ、３５００ｎｍ、４０００ｎｍ、４５００ｎｍ、５０００ｎｍ、６０００ｎｍ、７０００ｎｍ、８０００ｎｍ、９０００ｎｍ、又は１００００ｎｍでもよい。
第１接触部（すなわちｎ型又はｐ型構成いずれの埋め込み接触部とも）に近接する層の直列抵抗は５オーム以下でもよく、約０．００００１〜５オームの範囲でもよい。あるいは直列抵抗は約０．０００１〜２、０．０００１〜１、０．０００１〜０．１、０．０００１〜０．０１、０．０００１〜０．００１、０．００１〜５、０．００１〜２、０．００１〜１、０．００１〜０．１、０．００１〜０．０１、０．０１〜５、０．０１〜２、０．０１〜１、０．０１〜０．１、０．１〜５、０．１〜２、０．１〜１オームの範囲でもよく、約０．０００１、０．０００５、０．００１、０．００２、０．００３、０．００４、０．００５、０．００６、０．００７、０．００８、０．００９、０．０１、０．０２、０．０３、０．０４、０．０５、０．０６、０．０７、０．０８、０．０９、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、２又は約５オームでもよい。
基板はサファイア、例えばボロシリケート、シリカガラス等のガラス、石英、ＺｎＯ、シリコンカーバイド、シリコン又は他の適切な基板でもよい。
半導体デバイスはデバイス内に包埋され第１接触部から間隔を空けた少なくとも１つの追加の第１接触部を含んでもよいあるいは、半導体デバイスはデバイスに包埋される複数の追加の第１接触部を含んでもよい。第１接触部と、近接する追加の第１接触部との間隔は、約５０μｍ〜１０００μｍの範囲内でもよく、あるいは約５０〜７５０、５０〜５００、５０〜４５０、５０〜４００、５０〜３５０、５０〜３００、５０〜２５０、５０〜２００、５０〜１５０、５０〜１００、１００〜１０００、１００〜７５０、１００〜５００、１００〜４５０、１００〜４００、１００〜３５０、１００〜３００、１００〜２５０、１００〜２００、１００〜１５０、２５０〜５００、２５０〜４５０、２５０〜４００、２５０〜３５０、又は２５０〜３００μｍの範囲でもよく、この間隔は約５０、７５、１００、１２５、１５０、１７５、２００、２２５、２５０、２７５、３００、３２５、３５０、３７５、４００、４５０、５００、６００、７００、８００、９００、又は１０００μｍでもよい。
接合領域は単一のｐ−ｎ、ｎ−ｐ、ｐ−ｎ−ｐ、ｎ−ｐ−ｎ接合を含んでもよく、他の構成において接合領域は二重ヘテロ構造接合でもよく、単一の量子ウェル接合でもよく、複数量子ウェル接合でもよい。接合領域は、２、３、４、５、６、７、８、９、１０又はこれ以上の量子ウェルを内部に含有する複数量子ウェル接合を含んでもよい。１以上の接合領域があってもよく、例えば、２、３、４、５、６、７、８、９、１０又はこれ以上の接合領域があってもよい。接合領域は、当業者が考慮するであろう欠乏領域又は欠乏帯を有するデバイスの領域を含んでもよく、デバイス内に１、２、３〜８又はこれ以上の層を含んでもよく、これらの層は、１以上の半導体層、金属窒化物半導体層、バッファ層、又は導通バッファ層から選ばれてもよい。半導体デバイス及び／又は接合領域の１以上の層は半導体又は材料のドープ領域でもよく、例えば半導体又は材料へのドーパントの拡散により、又は当業者が考慮する他の適切な方法により半導体又は材料をドープして形成するものでもよい。あるいは接合領域は、半導体又は材料上に、及び／又はドープした半導体又は材料上に、１以上の半導体層を蒸着又は形成することにより形成してもよい。
電気的相互接続、及び上述のように電気的導通状態にあることは、第１及び第２接触部が、相互には直接の電気的接触が妨げられることに対して、デバイスの接合層を介して間接的に電気的接触状態にあることを含む。
第１接触部は、付随する電気的接触部を容易に形成するために半導体又はデバイスから遠方に延長してもよい。基板、バッファ層、第１層又はこれらの組み合わせは、延長した第１接触部を支持するために半導体又はデバイスから遠方に延長してもよい。例えば、包埋又は埋め込み接触部の部分は、ここへの電気的接触を可能にするために露出してもよく、包埋又は埋め込み接触部（又はその部分）は、ここへの電気的接触を可能にするために包埋又は埋め込まれる範囲内の層を超えて延長してもよい。
本願明細書において、包埋／埋め込み接触部を有する金属窒化物半導体又はデバイスを開示する。当該デバイスの利点は、デバイスの電気的接触部間の直列抵抗を顕著に低減し、これにより動作効率を向上し、デバイスの発熱を低下することを含む。さらに、金属窒化物半導体デバイスの包埋接触部は、埋め込み接触部の一部分が自由に蒸着し続けることが可能であれば、当該デバイスを製造するための光リソグラフィの必要性が消滅しうることを含む。接触部表面への蒸着を排除するためにマスクを用いうる。電流、電圧、及び放熱等の他の動作上の制約に依存して、より広範な領域のデバイス製作が可能でありうる。
図面の図２においては金属窒化物半導体デバイス１００を３次元的に示し、図３においては図２の点線Ａ−Ａに沿った断面を示す。半導体デバイスは、基板１０２、第１接触部１０４、導通バッファ層１０６、導通バッファ層１０６上に蒸着したドープ半導体材料の第１層１０８、第１層１０８上に蒸着した半導体接合領域１１０、接合領域１１０上に蒸着したドープ半導体材料の第２層１１２（第２層１１２は第１層１０８と逆の半導体ドープ極性を有する）、第２接触部１１４を含んでなり、第２接触部１１４は第２層１１２と電気的に導通し、第１接触部１０４は基板１０２と接合領域１１０との間で半導体デバイス１００に包埋される。図示の具体的な構成において、第１接触部はバッファ層１０２内に包埋されるが、第１接触部１０４がバッファ層１０２の上部に置かれてもよい構成もある。またさらなる構成において、第２接触部は半導体材料１０６の第１層内に包埋されてもよい。
第１層１０６をｎ型半導体層とし、第２層１１２をｐ型半導体としてもよい。他の構成において、第１層１０６をｐ型半導体層とし、第２層１１２をｎ型半導体としてもよい。第１及び第２層はそれぞれ低ドープでもよく、それぞれ高ドープでもよい。他の構成において、第１層を低ドープとして第２層を高ドープとしてもよく、あるいは第１層を高ドープとして第２層を低ドープとしてもよい。第１及び第２層のいずれかが低ドープから高ドープ又はこの逆にドープが変化する階段状又は傾斜状の領域を含んでもよい。第１層は、第１接触部に近接してより高ドープとしてもよい。第１層は１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３の範囲のドープ濃度を有してもよく、ドープ濃度は１×１０１６ｃｍ−３〜１×１０２１ｃｍ−３、１×１０１７ｃｍ−３〜１×１０２０ｃｍ−３、５×１０１７ｃｍ−３〜１×１０２０ｃｍ−３、１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３、１×１０１８ｃｍ−３〜５×１０１９ｃｍ−３、５×１０１８ｃｍ−３〜５×１０１９ｃｍ−３、２×１０１８ｃｍ−３〜１×１０１９ｃｍ−３、又は５×１０１８ｃｍ−３〜１×１０１９ｃｍ−３の範囲でもよい。ドープ濃度は約１×１０１６ｃｍ−３、５×１０１６ｃｍ−３、１×１０１７ｃｍ−３、５×１０１７ｃｍ−３、８×１０１７ｃｍ−３、１×１０１８ｃｍ−３、２×１０１８ｃｍ−３、３×１０１８ｃｍ−３、４×１０１８ｃｍ−３、５×１０１８ｃｍ−３、６×１０１８ｃｍ−３、７×１０１８ｃｍ−３、８×１０１８ｃｍ−３、９×１０１８ｃｍ−３、１×１０１９ｃｍ−３、１×１０１９ｃｍ−３、２×１０１９ｃｍ−３、５×１０１９ｃｍ−３又は１×１０２０ｃｍ−３でもよい。
半導体デバイス１００は金属窒化物半導体でもよい。第１及び第２層１０８、１１２は、窒化ガリウム（ＧａＮ）等のＩＩＩ〜Ｖ族金属窒化物半導体材料から形成される。他の構成において、第１及び第２層１０８、１１２は、アルミニウムＧａＮ（ＡｌＧａＮ）、インジウムＧａＮ（ＩｎＧａＮ）、ＩｎＧａＡｌＮ又はＩｎＡｌＮで形成される。さらなる構成において、第１及び第２層１０８、１１２は、例えばＩｎＧａＮ／ＡｌＧａＮ、ＩｎＧａＮ／ＧａＮ、ＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＩｎＧａＮ、ＩｎＧａＮ／ＡｌＩｎＧａＮ、ＡｌＧａＮ／ＡｌＩｎＧａＮ又はこれらの組み合わる異なる半導体材料から形成される。
図２及び３の接合１１０は、ｎ−又はｐ型半導体材料（例えばいずれかのＡｌＧａＮ）の第１接合層１１６、例えばＩｎＧａＮ等の中間層１１８、及び一般的なヘテロ構造接合に従って第１接合層と逆の極性（すなわち、それぞれｐ−又はｎ型）にドープした第２接合層を含んでなる二重ヘテロ構造接合として示す。他の構成において、半導体デバイスは単一でも複数量子ウェルデバイスでもよい。図４（同じ要素は同じ参照数字で示す）に、包埋接触部を有し、接合領域２１０が２量子ウェル構造を含む金属窒化物半導体デバイスの構成例を示す。接合バッファ層２０２及び２０８並びに量子ウェル層２０４及び２０６は、ＩｎＧａＮ又はＡｌＧａＮから形成されるｎ型又はｐ型ドープ材料から形成されてもよく、中間層２１０、２１２及び２１４は通常の多量子ウェル構造に従って例えばＧａＮ又はＡｌＧａＮで形成されるウェル構造のバリアを形成する。中間層２１０、２１２及び２１４は、接合層１０６又は１１２のいずれかに要求されるものと実質的に同様のバンドギャップを有してもよく、又はこのバンドギャップはウェル層２０４及び２０６のバンドギャップよりも十分に大きければ異なっていてもよい。他の構成において半導体デバイスは必要であれば３、４、５又はこれ以上の量子ウェル層を有してもよい。
第１接触部１０４はｎ型接触部でもよく、第２接触部はｐ型接触部でもよい。他の構成において、第１接触部１０４はｐ型接触部でもよく、第２接触部はｎ型接触部でもよい。
第１接触部１０４と第２接触部１１４との距離は約１０ｎｍ〜１００００ｎｍの範囲でもよい。あるいは第１接触部と第２接触部との距離は、１０ｎｍ〜５０００ｎｍ、１０ｎｍ〜１０００ｎｍ、１０ｎｍ〜９００ｎｍ、１０ｎｍ〜８００ｎｍ、１０ｎｍ〜７００ｎｍ、１０ｎｍ〜６００ｎｍ、１０ｎｍ〜５００ｎｍ、１０ｎｍ〜４００ｎｍ、１０ｎｍ〜３５０ｎｍ、１０ｎｍ〜３００ｎｍ、１０ｎｍ〜２５０ｎｍ、１０ｎｍ〜２００ｎｍ、１０ｎｍ〜１５０ｎｍ、１０ｎｍ〜１００ｎｍ、１０ｎｍ〜５０ｎｍ、５０ｎｍ〜１００００ｎｍ、５０ｎｍ〜５０００ｎｍ、５０ｎｍ〜１０００ｎｍ、５０ｎｍ〜７５０ｎｍ、５０ｎｍ〜５００ｎｍ、５０ｎｍ〜３００ｎｍ、１００ｎｍ〜１００００ｎｍ、１００ｎｍ〜５０００ｎｍ、１００ｎｍ〜１０００ｎｍ、１００ｎｍ〜７５０ｎｍ、１００ｎｍ〜６００ｎｍ、１００ｎｍ〜５００ｎｍ、１００ｎｍ〜４５０ｎｍ、１００ｎｍ〜３００ｎｍ、１００ｎｍ〜３５０ｎｍ、１００ｎｍ〜３００ｎｍ、１００ｎｍ〜２５０ｎｍ、１００ｎｍ〜２００ｎｍ、１００ｎｍ〜１５０ｎｍ、１０００ｎｍ〜１００００ｎｍ、１０００ｎｍ〜７、５００ｎｍ、１０００ｎｍ〜５０００ｎｍ、１０００ｎｍ〜２、５００ｎｍ、１０００ｎｍ〜２０００ｎｍ、２、５００ｎｍ〜１００００ｎｍ、又は５０００ｎｍ〜１００００ｎｍでもよく、第１接触部と第２接触部との距離は約１０ｎｍでもよく、５０、１００、１５０、２００、２５０、３００、３５０、４００、４５０、５００、５５０、６００、６５０、７００、７５０、８００、９００、１０００、１５００、２０００、２５００、３０００、３５００、４０００、４５００、５０００、６０００、７０００、８０００、９０００、又は１００００ｎｍでもよい。
半導体デバイスはデバイス内に包埋され第１接触部から間隔を空けた少なくとも１つの追加の第１接触部を含んでもよい。第１接触部と追加の第１接触部との間隔は、約５０μｍ〜１０００μｍの範囲でもよく、あるいは約５０μｍ〜７５０μｍ、５０μｍ〜５００μｍ、５０μｍ〜４５０μｍ、５０μｍ〜４００μｍ、５０μｍ〜３５０μｍ、５０μｍ〜３００μｍ、５０μｍ〜２５０μｍ、５０μｍ〜２００μｍ、５０μｍ〜１５０μｍ、５０μｍ〜１００μｍ、１００μｍ〜１０００μｍ、１００μｍ〜７５０μｍ、１００μｍ〜５００μｍ、１００μｍ〜４５０μｍ、１００μｍ〜４００μｍ、１００μｍ〜３５０μｍ、１００μｍ〜３００μｍ、１００μｍ〜２５０μｍ、１００μｍ〜２００μｍ、１００μｍ〜１５０μｍ、２５０μｍ〜５００μｍ、２５０μｍ〜４５０μｍ、２５０μｍ〜４００μｍ、２５０μｍ〜３５０μｍ、又は２５０μｍ〜３００μｍの範囲でもよく、間隔は約５０、７５、１００、１２５、１５０、１７５、２００、２２５、２５０、２７５、３００、３２５、３５０、３７５、４００、４５０、５００、６００、７００、８００、９００、又は１０００μｍでもよい。
図２に示すように、第１接触部１０４はバッファ層１０６及び半導体デバイス層１０８から１１２へ延長し、これらとの電気的接触を容易に形成する。第１接触部１０４は、例えば図５（同じ要素は同じ参照数字で示す）に示す他の構成において、いずれかの第１層内に形成されてもよく、デバイスとの電気的接触を強化するために接触部１０４に隣接する高ドープ半導体材料３０２の領域を含んでもよい。基板、バッファ層、第１層又はこれらの組み合わせは、必要であれば図２に示すように延長した第１接触部を支持するために半導体デバイスを超えて延長してもよい。
図６に、基板４０２、基板上に蒸着した第２１金属窒化物層４０４、第１金属窒化物薄膜４０４上に形成される少なくとも１つの第１接触部４０６、第１接触部４０６の少なくとも１つの部分をカプセル化する第１金属窒化物薄膜４０４上に形成される第２金属窒化物層４０８、第２金属窒化物層４０８上に蒸着した半導体接合領域４１０、接合領域４１０上に蒸着した第３金属窒化物層４１２を含んでなり、第３金属窒化物層４１２は第１及び第２金属窒化物層４０２、４０８のそれぞれと逆の極性にドープした半導体を有し、第２接触部４１４は第３金属窒化物層４１２と電気的に導通する、包埋／埋め込み接触部を有する金属窒化物半導体デバイスのさらなる構成を示す。図３に関し、図６に、ｎ−又はｐ型半導体材料（例えばいずれかのＡｌＧａＮ等）の第１接合層４１６、例えばＩｎＧａＮ等の中間層４１８、及び他の接合アーキテクチャもさらなる構成において可能ではあるが、通常のヘテロ構造接合に従って第１接合層と逆極性（すなわち、それぞれｐ−又はｎ型）にドープした第２接合層４２０を有する二重ヘテロ構造接合を示す。
上述の包埋金属接触部を有する半導体デバイス構造の直列抵抗は、図１に示したようなメサ構造半導体デバイスよりも顕著に小さい。例えば、ｎ−接触部がＬＥＤメサ構造の一側面に沿うのみである場合において、ｎ−拡散層の抵抗Ｒは次式で与えられる。
Figure 2009044149
式中、ρｓｎはｎ型層の薄膜抵抗率、Ｌｓｐはｎ−層の拡散長、λはｎ−接触部とメサ構造との距離、Ｌは正方メサ構造の幅である。式（１）の変数に典型的な値を入れると（例えばＣｈａｋｒａｂｏｒｔｙら、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｆ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ、第５４巻、５号、２００７年）、典型的なメサ構造デバイスの抵抗は約１３オームである。これに対して、ｎ−接触部が上部ｐ−接触部の下方に直接ある構造において、埋め込み接触デバイス（例えば図２に示すものと同様）の等価抵抗Ｒｂｃはおよそ次のようになる。
Figure 2009044149
従って、埋め込み接触窒化物デバイスは、直列抵抗改善に基づくデバイス効率のみによっても、その利点は明白と言える。特定のデバイスの実際の直列抵抗は使用する接触部及び層の厚さや抵抗率等の要因に強く依存することは、当業者であれば言えることに注意されたい。例えば、ＡｌＧａＮの存在により直列抵抗がかなり追加される等、使用する接合層にも依存する。従って、任意の作製された埋め込み接触窒化物半導体デバイスの実際の直列抵抗は顕著に（例えば、０．０００１〜５オームの範囲内で）変化しうるが、実際の直列抵抗における現存デバイスからの改善はいずれも電力変換効率及びデバイスの総合的効率に関して顕著な利点を有すると言える。
さらなる態様において、金属窒化物層及び包埋接触部を有する半導体デバイスを形成する方法も提供する。図７から図９に、図２から図６の形式の包埋接触部を有する半導体デバイスを形成する方法を例示する。それぞれの場合において、基板はサファイア、ホウケイ酸ガラス又はシリカガラス等のガラス、石英、ＺｎＯ、シリコンカーバイド、シリコン又はサファイアでもよく、ガラスにおいては過塩素酸又は水酸化アンモニウムを用いる洗浄、シリコン基板には塩酸洗浄、ＺｎＯ基板は水酸化物層を飛ばすために加熱、サファイア基板にはリン酸洗浄等、当業者が考慮する通常の様式で最初に清浄化してもよい。基板は、蒸着又はその上に蒸着したバッファ層を含んでもよい。
本願明細書に記載の金属窒化物層（特にＧａＮ層）を有する半導体デバイス及び埋め込み接触部の形成は、窒素雰囲気内のトリメチルガリウムの熱分解によるリモートプラズマ化学気相成長（ＲＰＥＣＶＤ）源を用いて作成され、プラズマ下流にある窒素励起種は約５００〜８００℃の範囲の温度でガリウムと結合してＧａＮを生成する。埋め込み接触半導体又はデバイスを作製するための従来技術は、典型的には約１０００〜１１００℃の温度で発生するＭＯＣＶＤ技法を用いる。本発明に係るリモートプラズマ作製技法の顕著な利点は、特許出願明細ＰＣＴ／ＡＵ２００３／０００５９８及びＰＣＴ／ＡＵ２００５／００１４８３により詳細が記載され、これらの内容は相互参照により全体を本願明細書に取り入れるものとし、包埋金属接触部は５００〜８００℃の動作温度では分解しないこと（金属接触部は約１０００℃以上の温度では蒸発するか又は液溜まりを形成する場合がある）、及びアンモニア（これは後続の作製ステップ中に包埋金属接触部を腐食分解する場合がある）よりもむしろ窒素雰囲気下で作製が実施されることである。ＲＰＥＣＶＤ法においては、反応容器から遠隔配置されて窒素プラズマが生成され、プラズマ内に生成した準安定活性中性窒素種が輸送されて基板上に投射され、これにより１以上の前駆体と相互作用して、基板上にＩＩＩ族金属窒化物薄膜を形成する。活性種の運動エネルギーはこの時点では極めて小さい（熱エネルギーのみ）が、活性種のポテンシャルエネルギーは６〜１２ｅＶの範囲でありうる。反応してＩＩＩ族金属窒化物を形成すると、準安定活性中性種のポテンシャルエネルギーは他のエネルギー（運動、熱、他）に変換される。準安定活性中性窒素種は、分子状窒素の準安定種［Ｎ２ ＊］でありうる。活性中性窒素種は典型的には窒素種がプラズマから獲得するモーメント及び／又は運動エネルギーを介して得られる。活性中性窒素種は好適には６ｅＶ〜９ｅＶの範囲のポテンシャルエネルギーを有し、これは準安定分子状窒素種のポテンシャルエネルギーでありうる。活性中性窒素種はＩＩＩ族金属前駆体と反応してＩＩＩ族金属窒素半導体材料を基板上に形成しうる。原子状窒素はＩＩＩ族金属有機前駆体種と反応してＩＩＩ族金属有機窒化物半導体材料を基板上に形成しうる。
プラズマが好適に生成される窒素は高純度窒素であり、すなわち不純物レベルは約１０ｐｐｂ未満（ｗ／ｗ、ｖ／ｖ又はモル／モル）、又は約９、８、７、６、５、４、３、２、１、０．５、０．２、０．１、０．０５又は０．０１ｐｐｂ未満である。窒素プラズマ中に生成される活性中性窒素種は、ガリウム窒化物の結合エネルギー未満又はこれとほぼ等しい平均エネルギーを有しうる。１種以上の活性中性窒素種生成されうる。活性中性窒素種又はこの種の１つは励起分子状窒素であり、準安定活性中性窒素種でありうる。安定的に活性化された窒素種はＮ２ ＊（Ａ３Σｕ ＋）であり、約６ｅＶのエネルギーを有する。他の適切な活性窒素種はＮ２ ＊（Ｂ３Πｇ）及びＮ２ ＊（ａ１Πｇ）であり、それぞれ約７．５ｅＶ及び５．８ｅＶのエネルギーを有する。これらの反応中性種の利点は、相対的に運動エネルギーが低いために、運動衝撃よりもポテンシャルエネルギー励起を介して基板表面に作用することで、成長している薄膜表面に生じるダメージがより小さいということである。
原子状窒素も準安定であり、プラズマ中にしばしば生成し（通常は少量）、約１１．５ｅＶのエネルギーレベルを有する。原子状窒素種は高いポテンシャルエネルギーを有する傾向があり、他のエネルギーに変換されると（すなわち、ＧａＮ生成反応の際に）そのエネルギーは運動エネルギーに変換され、基板及び成長中の半導体薄膜にダメージを発生しうるため、好適には除かれる。本発明の方法は好適にはＭＢＥ（分子ビームエピタキシー）であり、後半のプロセスにおいては比較的高圧を用いることにより高エネルギー種の生産調節は困難になる。対照的に本発明においては低圧（一般的に約０．１〜５Ｔｏｒｒ）が用いられ、高エネルギー種の制御向上が可能になり、これにより薄膜ダメージは低減する。
金属接触部上の半導体ＩＩＩ族金属窒化物デバイスは、ＲＥＰＣＶＤ法を用いて適切な基板（例えば、サファイア、ガラス、石英等）上に成長させてもよい。金属接触部は、ニッケル、クロム、プラチナ、タングステン、又はモリブデンの１つ以上、上記金属の任意の１以上の合金、又は金属窒化物半導体材料と比較して良好な導電率を有して成長温度（約６００〜７００℃）よりも融点の高い任意の他の適切な金属から選択してもよい。例えば金属接触部にはニクロムを用いてもよく、これはＧａＮ（又は他のＩＩＩ族金属窒化物半導体材料）と比較して良好な導電率を有し、高温に耐えうるニッケルとクロムの合金である。７９％ニッケル及び２１％クロムを含んでなるニクロム合金の導電性は抵抗率として約１．０７５×１０−６Ω・ｍであり、これはＧａＮ（〜０．００１Ω・ｃｍ）よりも何桁も高い導電性である。
例示的な構成において、以下の方法により、１以上の導通接触部（例えばニクロム又は他の適切な金属又は金属合金で形成される金属接触部等）を含んでなる基板上に二重ヘテロ構造デバイスを成長させてもよい。導通接触部は当業に公知の適切な蒸着方法により基板上に形成してもよく、導通接触部の蒸着に先立って基板をパターン化し、適切な構造の金属接触部又は接触部を形成してもよい。当業者であれば、導通接触部上に導通バッファ層を適宜形成してもよいことを考慮するであろう。
第１の金属窒化物（例えば、窒化ガリウムＧａＮ）は、約５００℃〜約７００℃の範囲の温度で、約０．５時間〜２４時間の時間に、導通接触部上に成長させてもよい。あるいは反応容器温度は約５００〜６５０、５００〜６００、５００〜５８０、５００〜５６０、５００〜５４０、５２０〜７００、５２０〜６５０、５２０〜６００、５２０〜５８０、５３０〜５６０、５３５〜５５５、５４０〜５５０又は５４０〜５４５℃の範囲でもよく、約５３５、５３８、５４０、５４１、５４２、５４３、５４４、５４５、５４６、５４７、５４８、５４９、５５０、５５３、５５５、５６０、５７０、５８０、５９０、６００、６２５、６５０、６７５又は約７００℃でもよい。あるいは第１層の成長時間は、層の所望の厚さに依存して約０．５〜１８、０．５〜１２０．５〜１０、０．５〜８．０．５〜７、０．５〜６、０．５〜５、０．５〜４、０．５〜３、０．５〜２．５、０．５〜２、０．５〜１、２〜２４、２〜１８、２〜１２、２〜１０、２〜８、２〜６、２〜５、２〜４、２〜３、３〜５、３．５〜４．５又は３．８〜４．２時間の範囲でもよく２、２．５、３、３．５、４、４．５、５、５．５又は約６時間でもよい。接触部の上に形成される（金属窒化物半導体層内の接触部を包埋又は埋め込むため）この層は、窒素豊富条件で成長させてもよい。しかしながら、このような窒素豊富条件下においては、量的関係において低窒素薄膜を生じうる高エネルギー窒素活性種による薄膜へのダメージを最小化するための注意が必要となりうる。
金属窒化物層はｎ型又はｐ型のいずれでもよい（以下の説明はｎ型層を仮定するが、第１層をｐ型層として以下の記載の必要箇所は変更して適用してもよい）。第１層の成長のための反応容器圧力は０．０１Ｔｏｒｒ〜５Ｔｏｒｒの範囲、あるいは約０．０１〜４、０．０１〜３、０．０１〜２、０．０１〜１、０．０１〜０．５、０．１〜５、０．１〜４、０．１〜３、０．１〜２、０．１〜１、０．１〜０．５、１−５、１〜４、１〜３、１〜２、１〜１．５、０．５〜２、０．５〜１．８、０．５〜１．６、０．５〜１．５、０．５〜１．４、０．５〜１．３、０．５〜１．２、０．５〜１．１、０．５〜１、０．７〜１．８、０．７〜１．６、０．７〜１．５、０．７〜１．４、０．７〜１．３、０．７〜１．２、０．７〜１．１、０．７〜１、０．８〜１．８、０．８〜１．６、０．８〜１．５、０．８〜１．４、０．８〜１．３、０．８〜１．２、０．８〜１．１、０．８〜１、０．９〜１．８、０．９〜１．６、０．９〜１．５、０．９〜１．４、０．９〜１．３、０．９〜１．２、０．９〜１．１、０．９〜１、１〜１．８、１〜１．６、１〜１．５、１〜１．４、１〜１．３、１〜１．２、又は１〜１．１Ｔｏｒｒの範囲でもよく、約０．５、０．６、０．７、０．８、０．９、１．０、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９Ｔｏｒｒ、又は約２Ｔｏｒｒでもよい。
第１層用の金属窒化物前駆体は、前駆体を通じる窒素流通により輸送されてもよい。例示的な前駆体は、
ＧａＮ成長のためのトリメチルガリウム（ＴＭＧ）；
ＡｌＮ成長のためのトリメチルアルミニウム（ＴＭＡｌ）；
ＩｎＮ成長のためのトリメチルインジウム（ＴＭＩｎ）；
又は、ＡｌＧａＮ、ＩｎＧａＮ及び／又はＡｌＩｎＧａＮ等の他の半導体材料成長のためのこれらの組み合わせである。当業者であれば、他のガリウム前駆体もまた用いてよいことを考慮するであろう。
前駆体は成長期間中に所望の動作温度に保持されてもよく、典型的には「液体」原料の融点と沸点との間であり、ＴＭＧにおいてはこの温度は約−１５．８℃〜５５．７℃の範囲であり、ＴＭＡｌにおいてはこの温度は約１５．４℃〜１２６℃の範囲である。ＴＭＩｎ及びＣｐ２Ｍｇ等の「固体」原料については、これらの融点と同程度の動作温度で用いてもよく、ＴＭＩｎにおいてはこの温度は約８８℃以下（より典型的には、範囲内の蒸気圧データが利用可能であることから約０℃〜約５０℃の範囲内）であり、Ｃｐ２Ｍｇ（ｐ型ドーパントとして金属窒化物薄膜をマグネシウムドープするために用いられる）においてはこの温度は約１７６℃以下（又はより典型的には約０℃〜５０℃の範囲内）である。当業者であれば、とりわけ酸素前駆体等、特に金属窒化物薄膜をドープするための他の前駆体もまた用いてよいことを考慮するであろう。
必要に応じて他の前駆体材料も用いてよい。例えば、金属窒化物半導体のｐ型ドープは、材料内にマグネシウムを取り入れることにより達成してもよい。マグネシウム前駆体はＣｐ２Ｍｇ前駆体から得てもよい。あるいは必要に応じて他の前駆体材料を用いてもよい。
前駆体は、前駆体を通じるガスの流通により基板に輸送されてもよい。例えば、このガスは、特定の薄膜成長のため、基板に所望の前駆体濃度を得るために所望の流速で輸送される窒素ガスでもよい。ガス流速は、約５〜５００ｓｃｃｍ（標準立法センチメートル毎分）、又は約５〜４５０、５〜４００、５〜３５０、５〜３００、５〜２５０、５〜２００、５ｔ１５０、５〜１００、５〜９０、５〜８０、５〜７０、５〜６０、５〜５０、５〜４０、５〜３０、５〜２０、５〜１５、５〜１０、１０〜１００、１０〜９０、１０〜８０、１０〜７０、１０〜６０、１０〜５０、１０〜４０、１０〜３０、１０〜２０、１０〜１５、１５〜２０、２０〜９０、２０〜８０、２０〜７０、２０〜６０、２０〜５０、２０〜４０、２０〜３０ｓｃｃｍの範囲でもよく、約５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、３０、４０、５０、６０、７０、８０、９０又は１００ｓｃｃｍでもよく、要求に従い、すなわち一般的に蒸着面積に比例して必要とされ、体積面積が広いほど大きな流速が必要である（例えば直径約６０ｃｍの蒸着領域には５００ｓｃｃｍ以上の流速が必要）。
ＲＰＥＣＶＤ反応容器のリモートプラズマは窒素プラズマでもよい。窒素は、要求に従って、基板表面に存在する活性中性窒素種の濃度を調節するような流速でＲＰＥＣＶＤ反応容器のプラズマチューブを通じて流通してもよい。プラズマチューブを介する窒素の流速は、要求に従い、約３００〜１０００ｓｃｃｍの範囲でもよく、約４００〜８００、４００〜７００、４００〜６００、４００〜５００、４５０〜７００、４５０〜６５０、４５０〜６００、４５０〜５５０、４５０〜５００、５００〜７００、５００〜６５０、５００〜６００、又は５００〜５５０ｓｃｃｍの範囲でもよく、約３００、４００、４５０、５００、５５０、６００、６５０、７００、８００、９００又は１０００ｓｃｃｍでもよい。さらに、典型的には流速は体積面積に従ってスケールアップし、例えば直径約６０ｃｍの蒸着面積に対しては流速は３０リットル／分（３００００ｓｃｃｍ）以下又はこれを超える。
第２のより薄いｎ型金属窒化物層を第１層の上に形成してもよい。この層は化合物半導体材料（特にＡｌＧａＮ、又はＩｎＧａＮ等）から形成されてもよい。第２層は第１層よりも低い温度で形成してもよい。第２層成長中の反応容器温度は約２０℃〜約１１００℃の範囲でもよく、さらに典型的には一般のＲＰＥＣＶＤシステムにおいて約７００℃以下の温度でもよい。あるいは反応容器温度は約２０〜７００、２０〜６５０、２０〜６００、２０〜５５０、２０〜５４０、２０〜５３０、２０〜５２０、２０〜５１０、２０〜５００、１００〜７００、１００〜６００１００〜５５０、１００〜５２５、１００〜５００、２５０〜７００、２５０〜６５０、２５０〜６００、２５０〜６００、２５０〜５５０、２５０〜５２５、２５０〜５００、４００〜７００、４００〜６５０、４００〜６００、４００〜５５０、４００〜５００、５００〜７００、５００〜６５０、５００〜６００、５００〜５５０、５００℃〜５４０℃、５０５〜５３５、５１０〜５３０、５１５〜５２５又は５１５〜５２０℃の範囲でもよく、約５００、５０５、５０８、５０９、５１０、５１２、５１３、５１４、５１５、５１６、５１７、５１８、５１９、５２０５２１、５２２、５２３、５２４、５２５、５２８、５３０、５３５又は５４０℃でもよい。第２層は約３０分〜約３時間の期間にわたって成長させてもよく、あるいは要求に従って１分〜３時間、１分〜２時間、１分〜１時間、１〜３０分、５分〜３時間、５分〜２時間、５分〜１時間、５〜３０分、５〜２５、５〜２０、５〜１５、１０〜３０、１０〜２５、１０〜２０、１０〜１５分でもよく、約０．５、１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２５、３０、４０、５０、６０分でもよく、約１．５、２、２．５、３時間でもよい。
第２層の成長中の反応容器圧力は第１層に対するよりも高くてもよく、約０．０１Ｔｏｒｒ〜５Ｔｏｒｒでもよく、あるいは０．０１〜４、０．０１〜３、０．０１〜２、０．０１〜１、０．０１〜０．５、０．１〜５、０．１〜４、０．１〜３、０．１〜２、０．１〜１、０．１〜０．５、１−５、１〜４、１〜３、１〜２、１〜１．５、０．５〜２、２〜５、２〜４．５、２〜４、２〜３．５、２〜３、２．５〜４、２．５〜３．５、２．５〜３、２．８、−３．５、２．８〜３．２Ｔｏｒｒの範囲でもよく、約２、２．５、２．７、２．８、２．９、３．０、３．１、３．２、３．３、３．４、３．５、３．７、３．８、４．０、４．５又は５Ｔｏｒｒでもよい。
反応容器温度は第１及び第２層の成長の間に（又は要求に従い任意の後続の層の間に）低下（又は上昇）させてもよい。この温度低下フェーズにおいて、リモート窒素プラズマ源のプラズマチューブを通じて窒素気流を維持してもよいが、プラズマが存在してはならない。このフェーズ中のプラズマチューブを通じた窒素気流は約４００〜６５０ｓｃｃｍの範囲でもよく、あるいは４５０〜６００又は５００〜５５０ｓｃｃｍの範囲でもよく、約４５０、５００、５５０、６００又は６５０ｓｃｃｍでもよい。反応容器温度はデバイス内の次層の成長に対して要求に従ってこのフェーズ中に上昇（あるいは低下）してもよい。さらに、必要な流速は典型的には蒸着面積に従ってスケールアップし、このため流速は、例えば直径約６０ｃｍの蒸着領域に対しては３０リットル毎分（３００００ｓｃｃｍ）以下又はこれよりも大きい。
次いで第１のｐ型層を約５００℃〜約７００℃の温度範囲で約０．５分〜約３時間の間にｎ型層の上に蒸着してもよい。さらに第３層は化合物半導体材料でもよく、ｐ型ドーパントを含んでもよい。あるいは反応容器温度は、５００〜６５０、５００〜６００、５００〜５８０、５００〜５６０、５００〜５４０、５００〜２５０、５００〜５１０、５０５〜５３５、５１０〜５３０、５１５〜５２５又は５１５〜５２０℃の範囲でもよく、約５００、５０５、５０８、５０９、５１０、５１２、５１３、５１４、５１５、５１６、５１７、５１８、５１９、５２０５２１、５２２、５２３、５２４、５２５、５２８、５３０、５３５又は５４０℃でもよい。温度は第２層に対する温度とほぼ同じでもよい。圧力は第２層に対する圧力とほぼ同じでもよい。第３層は第２層よりも短い期間にわたって成長させてもよく、約２〜１５分の範囲、あるいは３〜１５、３〜１０、３〜６、３〜５、４〜１０、４〜６分でもよく、約２、３、４、５、６、７、８、９、１０、１２分、又は約１５分でもよい。
例えば単一量子ウェルデバイス、又は多量子ウェルデバイス等の代替接合様式を接合領域内に形成するために、当業者が考慮するであろう同様の条件下において、適宜、第１のｐ型層の上に１、２、３、４、５又はこれ以上の層を形成してもよい。接合領域は、単純なｐ−ｎ、ｎ−ｐ、ｐ−ｎ−ｐ、又はｎ−ｐ−ｎ接合を含んでもよく、あるいは他の構成において接合領域は単一量子ウェルデバイスでもよく、多量子ウェルデバイスでもよい。接合領域は内部に１、２、３、４、５、６、７、８、９、１０又はこれ以上の量子ウェルを含有する多量子ウェルを含んでもよい。１以上の接合領域があってもよく、例えば、２、３、４、５、６、７、８、９、１０又はこれ以上の接合領域があってもよい。
第２のｐ−型層は第１のｐ−型層内で成長させてもよい。反応容器温度は約５００℃〜約７００℃、５００〜６５０、５００〜６００、５００〜５８０、５００〜５６０、５００〜５４０、５０５〜５３５、５１０〜５３０、５１５〜５２５又は５１５〜５２０℃の範囲でもよく、約５００、５０５、５０８、５０９、５１０、５１２、５１３、５１４、５１５、５１６、５１７、５１８、５１９、５２０５２１、５２２、５２３、５２４、５２５、５２８、５３０、５３５又は５４０℃でもよい。反応容器圧力は約０．０１〜５Ｔｏｒｒでもよく、あるいは約０．０１〜４、０．０１〜３、０．０１〜２、０．０１〜１、０．０１〜０．５、０．１〜５、０．１〜４、０．１〜３、０．１〜２、０．１〜１、０．１〜０．５、１−５、１〜４、１〜３、１〜２、１〜１．５、２〜５、２〜４．５、２〜４、２〜３．５、２〜３、２．５〜４、２．５〜３．５、２．５〜３、２．８、−３．５、２．８〜３．２Ｔｏｒｒでもよく、約、２．５、２．７、２．８、２．９、３．０、３．１、３．２、３．３、３．４、３．５、３．７、３．８、４．０、４．５又は約５Ｔｏｒｒでもよい。第２のｐ型層は約３０秒〜約３時間の期間にわたって成長させてもよく、あるいは分〜３時間、１分〜２時間、１分〜１時間、１〜３０分、５分〜３時間、５分〜２時間、５分〜１時間、５〜３０分でもよく、あるいは５〜２５、５〜２０、５〜１５、１０〜３０、１０〜２５、１０〜２０、１０〜１５分でもよく、約０．５、１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２５、３０、４０、５０、６０分でもよく、約１．５、２、２．５又は３時間でもよい。第２のｐ型層は第２のｎ型層とほぼ同じ時間にわたって成長させてもよく、第２のｎ型層とほぼ同じ厚さに成長させてもよい。
成長させた最終層は厚いｐ型金属窒化物層でもよく、その期間は約１５分〜６時間、１５分〜４時間、１５分〜３時間、１５分〜２時間、１５分〜１時間、０．５〜６時間、０．５〜５、０．５〜４、０．５〜３０．５〜２、０．５〜１、１〜６、１〜５、１〜４、１〜３、１〜２、２〜６時間、３〜５、３．５〜４．５又は３．８〜４．２時間にわたってもよく、約０．２５（１５分）、０．５（３０分）、０．７５（４５分）、１、１．５、２、２．５、３、３．５、４、４．５、５、５．５又は約６時間でもよい。反応容器温度は第２のｐ型層の反応容器温度よりも高くてもよく、約５００℃〜約７００℃の範囲でもよく、あるいは００〜６５０、５００〜６００、５００〜５８０、５００〜５６０、５００〜５４０、５２０〜７００、５２０〜６５０、５２０〜６００、５２０〜５８０、５２０℃〜５６０℃、５００〜５４０、５２０〜７００、５２０〜６５０、５２０〜６００、５２０〜５８０、５２０℃〜５６０℃、５２５〜５５５、５３０〜５５０又は５３０〜５４５、５３０−５４０、５３０〜５３５℃でもよく、約５２０、５２５、５３０、５３１、５３２、５３３、５３４、５３５、５３６、５３７、５３８、５３９、５４０、５４２、５４４、５４６、５４８、５５０、５５３、５５５、５６０、５７０、５８、６００、６２５、６５０、６７５℃又は約７００℃でもよい。
当業者が考慮するように、層数の変更、各層の型（ｎ−又はｐ型）、各層の成長時間、各層の前駆体及び／又はドーパントを変更することにより、他のデバイス構造（例えば、単一又は多量子ウェル接合又は何らかの他の様式の半導体接合）を成長させてもよい。
図７に、第１金属接触部を図３に示したバッファ層内に包埋する半導体のためのプロセスを示す。第１金属接触部１０４（例えばｎ型ＧａＮ抵抗性金属接触部）は基板７０２上に蒸着（図９Ａ及び９Ｂに図示）され、必要であればアニール（７０４）される。次いで、さらなるプロセス期間中に第１金属接触部をマスクするために、適宜、例えば機械的「シャドー型」マスク等のマスク層（図１０Ａ及び１０Ｂの７０７）を塗布（７０６）してもよい。マスクは、対応する複数の半導体デバイスが形成される基板上の複数の領域（図１０Ａの７０９）を画定するために用いられ、これにより、構造物の必要な層が基板上に蒸着していくときに、第１金属接触部（図２に示すように）を露出してここに電気的接触が直ちに作られるよう、マスクを除去してもよい。次いで、バッファ層１０６（例えば、絶縁又はｎ型いずれかのＺｎＯ）を第１金属接触部上方に蒸着する（図１１Ａ及び１１Ｂに図示）。再び、必要であれば金属のアニールを実施する。一般的に、接触部がデバイス層に覆われない状況、例えば包埋接触部の一部分が電気的接触（図２に図示）又は上方ｐ−層接触部（例えば、図２の第２接触部１１４であるが、このような電気的又は抵抗性接触部の全てがアニールを必要とするわけではない）に対して被覆されない状況においては、アニールするステップ（ＧａＮデバイスでは窒素雰囲気下で実施しなければならない）が必要であり、これは、デバイスの後続の層が積層する温度は通常の金属アニール温度と同様であり、後続の層の成長も接触部をアニールするよう作用するからである。同様に、アニールするプロセスは急速熱アニールプロセスであり、デバイスは急速に１〜１０秒間（通常薬２〜５秒）アニール温度（通常４００〜８００℃）に昇温され、このアニール温度に約２〜２０分（通常約５〜１０分）維持された後、少なくとも最初は１０秒間にわたって急冷されるが、本来これは当業者が考慮するであろう利用可能なアニール装置に依存して変化してもよい。
次いで、第１半導体層１０８がバッファ層の上方に蒸着され（７１０）、続いてデバイスの作動層（例えば、ＩｎＧａＮ層、ＩｎＧａＮ／ＧａＮ多量子ウェル、又は単一量子ウェル）が蒸着される（７１２）。次いで、接合の上方に第２半導体層１１２が蒸着され（７１４）、第２半導体層上に第２金属接触部（例えば、ｐ型ＧａＮ抵抗性金属接触部）が蒸着され（７１６）、必要であれば金属系がアニールされる（７１８）。二重放射効果として観測されるような、電子のデバイス接合領域の通過及び接合領域外側での再結合が生じないよう、適宜、中間ステップ７１２及び７１４において、例えばＡｌＧａＮ ｐ型層等の電子ブロック層を蒸着してもよい（７１８）。電子ブロック層は一般的に近接する接合領域及びドープした（すなわちｎ−又はｐ型）半導体層よりも大きなバンドギャップを有する材料であり、例えば、接合層とｐ型半導体層との間の電子ブロック層は、接合層とｐ型半導体層の間に追加のｐ型層（ｐ−ＡｌＧａＮ等）を含んでなる。
次いで、（使用する場合は）マスクを、基板１０２上に形成した複数のメサ様半導体デバイス１００内に埋め込まれている（又は包埋されている）第１接触部（図１２Ａ及び１２Ｂの１０４）から再度除去し、基板を切り出し（７２０）、図２に示すように複数の独立した半導体デバイス１００とする。最終的に、第１及び第２金属接触部は、半導体デバイス動作の通常の様式で電気的に結合する（７２２）。
第１金属接触部を適宜マスクするステップを実施しない場合、切り出しステップ後に得られる半導体デバイスには、これへの電気的接続を行うために直接露出した第１金属接触部がない。従って、全体を包埋された第１接触部に電気的又は抵抗性に接触可能とするには追加のプロセスを行わねばならないこのような追加プロセスは、第１接触部を露出するための半導体デバイス作製中のエッチングステップ、又は作製したデバイス全体を基板から取り出して露出したデバイス下面から第１接触部に直接接触するステップを含んでなる。作製したデバイス全体を基板から取り出すための技法はレーザー誘導リフト技法を含んでもよく、使用する基板の様式に特定した技法を含んでもよい。例えば、サファイア基板の場合は、半導体デバイス作製に先立ってＺｎＯ層を最初に形成してもよく、デバイス作製の完了時に当初のＺｎＯ層をエッチングにより除去して、作製したデバイスをサファイア基板から外し、第１金属接触部を後続の接触のために露出してもよい。
このように接触部をマスクせずに半導体デバイスを形成し接触部全体を包埋する利点は、当業者であれば考慮するであろうが、薄膜成長システムにおいてはマスクとの協動は困難である可能性があり、適切な場合を除いては、露出領域のシャドーイング、マスク下に後続成長層の拡散を生じてマスク境界が不明瞭化する等の多くの問題を発生する可能性がある。従って、可能であればマスクするステップを除くことが有利な場合がある。
図８に、図６のようにドープした半導体層内に形成された第１金属接触部を有する半導体デバイスを形成するための、図７と類似のプロセスを示し、図７のプロセスと同様のステップを同様の参照番号で示す。ステップ７２４において蒸着したバッファ層は、図７のステップ７０８のようなバッファ層（例えば、絶縁又はドープしたｎ−又はｐ型のＺｎＯ層）で代替してもよく、図６に示した金属窒化物層でもよい。あるいはまた、第１金属接触部が基板及び当該基板上に蒸着される第１のドープした半導体層（すなわち、前述した金属窒化物層）の上に直接配置され、第１半導体層内に第１接触部を包埋するように、バッファ層蒸着ステップ７２４の全体を省略してもよい。
金属上ガリウム窒化物デバイスは上述のＲＰＥＣＶＤ法を用いてサファイア基板上に成長する。一実施形態において、５層を含んでなる二重ヘテロ構造デバイスを説明した。当該デバイスは、ＲＰＥＣＶＤ成長反応容器内の配置に先立って基板表面上に蒸着したニクロム接触層を有するサファイア基板上に成長させた。ニクロムは高い電気抵抗を有して高温に耐えうるニッケル及びクロムの合金である
ｎ型ＧａＮ層は、約１．３Ｔｏｒｒの反応容器圧力下、ニクロム層上に５４１℃で４時間成長させた。ｎ型ＧａＮ層のための前駆体は、−１０℃で２０ｓｃｃｍ（標準立方センチメートル毎分）に維持されたトリメチルガリウム（ＴＭＧ）に窒素を通気することにより試料に輸送した。窒素は流速６００ｓｃｃｍでプラズマが存在するＲＰＥＣＶＤ反応容器のプラズマチューブを通じて流し、ニクロム層上でＴＭＧと反応して窒化ガリウムを生成する、窒素の活性中性化学種を生成した。ＴＭＧ及び活性中性窒素化学種の前駆体混合はまた、流速１００ｓｃｃｍでＴＭＧ供給ラインを通じて窒素気流で希釈した。
次いで反応容器の温度を約７分間にわたって約５４２℃に低下させ、反応容器圧力を約３Ｔｏｒｒに昇圧した。このフェーズの間、プラズマチューブを通じて５００ｓｃｃｍの窒素フローを維持したが、ここではプラズマは存在しない。プラズマが存在しなくてもなお窒素フローを維持する利点は、ある真空条件で発生する薄膜からの窒素の蒸発を最小化することである。反応容器内温度はＩｎＧａＮの成長が可能になるまで低下させる。ＩｎＧａＮ層は、インジウム成分が非常に急速に分解するか又は薄膜内に取り込まれるため、一般的にＧａＮよりも低い成長温度を必要とする。
次いでｎ型ＡｌＧａＮ層を、温度５１７℃、圧力３Ｔｏｒｒでｎ型ＧａＮ層上に蒸着させた。ＴＭＧ及びトリメチルアルミニウム（ＴＭＡｌ）前駆体をそれぞれ１６ｓｃｃｍ、１５ｓｃｃｍの流速で用いた。再度ＴＭＧを−１０℃の温度に保持し、ＴＭＡｌを２５℃の温度に保持した。プラズマチューブ（プラズマあり）を通じる窒素の流速は５００ｓｃｃｍだった。
第３層は、温度５１８℃、圧力３Ｔｏｒｒで５分間成長させたｐ型ＩｎＧａＮ層であった。使用した前駆体はそれぞれ流速１０ｓｃｃｍのＴＭＧ及びトリメチルインジウム（ＴＭＩｎ）であった。ｐ型ドーパントは１０ｓｃｃｍの流速で２３℃に保持したＣｐ２Ｍｇ前駆体由来のマグネシウム（Ｍｇ）であった。プラズマチューブ（プラズマあり）を通じる窒素の流速は６００ｓｃｃｍだった。
次層は温度５２０℃、圧力３Ｔｏｒｒで１５分成長させたｐ型ＡｌＧａＮ層であった。前駆体は、ＴＭＧ及びＴＭＡｌをｐ型ドーパントであるＭｇ用Ｃｐ２Ｍｇと共に使用し、流速はそれぞれ１６ｓｃｃｍ、１５ｓｃｃｍ、４０ｓｃｃｍであった。プラズマチューブ（プラズマあり）を通じる窒素の流速は５００ｓｃｃｍだった。
最終層（本実施例用）は、温度５３４℃、圧力３Ｔｏｒｒで２時間成長させたｐ型ＧａＮ層であった。前駆体は、ＴＭＧをｐ型ドーパントであるＭｇ用Ｃｐ２Ｍｇと共に使用し、流速はそれぞれ１６ｓｃｃｍ、及び５０ｓｃｃｍであった。プラズマチューブ（プラズマあり）を通じる窒素の流速は５００ｓｃｃｍだった。
最終的なデバイス全体の厚さは約８００ｎｍであり、ＲＰＥＣＶＤシステムにおける成長速度は毎時１２５ｎｍであった。
図１３に、ニクロム層上に形成した上述の実施例と同様に成長させた、ＧａＮ二重ヘテロ構造デバイスの室温光ルミネセンスのグラフを示す。このグラフは、約３７２ｎｍを中心に可視及び紫外の両方において強いルミネセンスを明瞭に示している。可視発光は、炭素、水素、酸素又は水のいずれか１つ以上でありうる、成長過程で入った薄膜中の夾雑物によるものであるが、この夾雑物の正確な性質に関しては文献中においてなお議論のあるところである。こうした夾雑の可能性を最小化する環境でデバイスを成長させれば、欠陥の混入を最小化できる利点がある。
包埋ニクロム層とデバイス最上層との間にも電気的接触を作製すると、デバイスが電気伝導して接合から発光が見られた。
上述に記載及び／又は図示の半導体デバイス及びその製造方法は、少なくとも実質的に包埋／埋め込み接触部を有する金属窒化物半導体デバイスを提供することを考慮されたい。
本願明細書に記載及び／又は図面に図示の半導体デバイス及びその製造方法は、例示のためのみであり、本発明の範囲を限定するものではない。特に明記のない場合、半導体デバイス及びその製造方法の個々の態様及び構成要素は変更してもよく、すなわち公知の等価物、さらに将来開発されるかもしれない未知の置換物、あるいは将来受容可能と認められる置換物と置換してもよい。潜在的応用範囲が広いため、及び本発明の半導体デバイス及びその製造方法はそうした多くの変形に適用可能であることを意図しているため、半導体デバイス及びその製造方法は、特許請求の範囲に示される本発明の範囲内にある種々の応用のために変更してもよい。本発明を定義する特許請求の範囲は添付の通りである。
以下、本発明の好適な実施形態を添付の図面を参照して記載するが、これらは例示のためのみである。
従来技術の外部接触部を有するメサ構造半導体デバイスの例である。 埋め込み接触部半導体デバイスの第１の構成である。 埋め込み接触部半導体デバイスの第２の構成である。 埋め込み接触部半導体デバイスの第３の構成である。 埋め込み接触部半導体デバイスの第４の構成である。 埋め込み接触部半導体デバイスの第５の構成である。 埋め込み接触部半導体デバイスを形成する方法の第１の構成を示すフロー図である。 埋め込み接触部半導体デバイスを形成する方法の第２の構成を示すフロー図である。 図９Ａは図７の方法の初期プロセス段階中の半導体の頂面図である。図９Ｂは図９ＡのラインＢ−Ｂに沿った初期プロセス段階中半導体デバイスの断面図である。 図１０Ａは図７の方法の初期プロセス段階中の半導体の頂面図である。図１０Ｂは図１０ＡのラインＣ−Ｃに沿った初期プロセス段階中半導体デバイスの断面図である。 図１１Ａは図７の方法の初期プロセス段階中の半導体の頂面図である。図１１Ｂは図１１ＡのラインＤ−Ｄに沿った初期プロセス段階中半導体デバイスの断面図である。 図１２Ａは図７の方法の初期プロセス段階中の半導体の頂面図である。図１２Ｂは図１２ＡのラインＥ−Ｅに沿った初期プロセス段階中半導体デバイスの断面図である。 本発明の方法に従って形成される二重ヘテロ構造接合由来の光ルミネセンスのグラフである。

Claims (28)

  1. 基板と、
    第１接触部と、
    前記基板上に蒸着したドープ半導体材料の第１層と、
    前記第１層に蒸着した半導体接合領域と、
    前記接合領域に蒸着したドープ半導体材料の第２層であって、前記第１層と逆極性にドープした半導体を有する第２層と、
    第２接触部とを含んでなり、
    前記第２接触部は前記第２層と電気的に導通し、前記第１接触部は前記基板と前記接合領域との間で前記半導体デバイス内に包埋されて前記第１層と電気的に導通する、
    半導体デバイス。
  2. 半導体材料の前記第１及び第２層は半導体窒化物層である、請求項１に記載のデバイス。
  3. 前記半導体窒化物層はＧａＮ、ＡｌＧａＮ及びＩｎＧａＮ半導体窒化物から選ばれる、請求項２に記載のデバイス。
  4. 前記第１接触部は前記第１半導体層に包埋される、請求項１に記載のデバイス。
  5. さらに、前記基板と前記第１半導体層との中間にバッファ層を含んでなり、前記第１接触部は前記バッファ層に包埋される、請求項１に記載のデバイス。
  6. 前記バッファ層は直列抵抗を降下するバッファ層である、請求項５に記載のデバイス。
  7. 前記バッファ層は絶縁バッファ層及びアクティブ半導体バッファ層からなる群から選ばれる、請求項５又は６に記載のデバイス。
  8. 前記アクティブ半導体バッファ層はｎ型又はｐ型半導体を含んでなる、請求項５から７のいずれか１項に記載のデバイス。
  9. 前記アクティブ半導体バッファ層は窒化物半導体を含んでなる、請求項８に記載のデバイス。
  10. 前記絶縁バッファ層はＺｎＯから形成される、請求項８に記載のデバイス。
  11. 基板と、
    前記基板上の少なくとも１つの第１接触部と、
    第１半導体窒化物層であって、前記第１接触部はこの第１層に包埋されて前記第１層と電気的に導通する第１半導体窒化物層と、
    前記第１半導体層に近接する接合領域と、
    前記接合領域に近接する第２半導体窒化物層と、
    前記第２半導体窒化物層に近接して前記第２層と電気的に導通する第２接触部とを含んでなり、
    前記第１及び第２接触部は前記接合領域を通じて電気的に相互接続する、
    半導体窒化物材料から形成される包埋接触半導体デバイス。
  12. 基板と、
    前記基板上に蒸着した第１金属窒化物層と、
    前記第１金属窒化物薄膜上に形成される第１接触部と、
    前記第１金属窒化物層に蒸着され少なくとも１つの前記第１接触部部分をカプセル化する第２金属窒化物層と、
    前記第２金属窒化物層上に蒸着される半導体接合領域と、
    前記接合領域上に蒸着する第３金属窒化物層であって前記第３金属窒化物層は前記第１及び第２金属窒化物層と逆の半導体ドープ極性を有する第３金属窒化物層と、
    前記第３金属窒化物層と電気的に導通する第２接触部を含んでなる、
    包埋接触金属窒化物半導体デバイス。
  13. 前記基板はボロシリケートガラス、シリカガラス、サファイア、石英、ＺｎＯ、炭化シリコン又はシリコンである、請求項１から１２のいずれか１項に記載のデバイス。
  14. ＧａＮ青色ＬＥＤ、ＧａＮ系青色ＬＥＤ、ＧａＮ青色レーザダイオード又はＧａＮ系青色レーザダイオードである、請求項１から１２のいずれか１項に記載のデバイス。
  15. 少なくとも１つの第１接触部を含んでなる基板を提供するステップと、
    前記第１接触部の第２の部分を含んでなる少なくとも１つのデバイス領域を露出するために前記第１接触部の第１部分をマスクするステップと、
    前記第１接触部を前記第１層内に包埋するために前記デバイス領域内の前記第１接触部の前記第２の部分の上方に第１半導体窒化物層を形成するステップと、
    前記第１層の上方に接合を形成するステップと、
    前記接合の上方に第２半導体窒化物層を形成するステップと、
    前記第２層上に第２接触部を形成するステップと、
    前記マスクを除去することにより前記第１接触部の前記第１の部分を露出するステップと
    を含んでなる、包埋接触半導体窒化物デバイスを形成する方法。
  16. 少なくとも１つの第１接触部を含んでなる基板を提供するステップと、
    前記第１接触部を前記第１層内に包埋するために前記第１接触部の上方に第１半導体窒化物層を形成するステップと、
    前記第１層の上方に接合を形成するステップと、
    前記接合の上方に第２半導体窒化物層を形成するステップと、
    前記第２層上に第２接触部を形成するステップと
    を含んでなる、包埋接触半導体窒化物デバイスを形成する方法。
  17. 前記第１及び第２半導体窒化物層はＧａＮ、ＡｌＧａＮ及びＩｎＧａＮ半導体窒化物から選ばれる、請求項１５又は１６に記載の方法。
  18. 前記第１半導体窒化物層はｎ型半導体窒化物層であり且つ前記第２半導体窒化物層はｐ型半導体窒化物層であるか、又は、前記第１半導体窒化物層はｐ型半導体窒化物層であり且つ前記第２半導体窒化物層はｎ型半導体窒化物層であるかのいずれかである、請求項１７に記載の方法。
  19. 前記第１及び第２半導体窒化物層は約５００〜８００℃の範囲の温度で形成される、請求項１５から１８のいずれか１項に記載の方法。
  20. 前記半導体層は窒素雰囲気下においてリモートプラズマファブリケーション法により形成される、請求項１５から１８のいずれか１項に記載の方法。
  21. さらに前記第１接触部が前記バッファ層の上に形成されるよう、少なくとも１つの前記第１接触部を形成する前に前記基板上にバッファ層を形成するステップを含んでなる、請求項１５から１７のいずれか１項に記載の方法。
  22. 前記第１接触部が前記バッファ層内に包埋されるように少なくとも１つの前記第１接触部を形成した後に、前記基板上にバッファ層を形成するステップを含んでなる、請求項１５から１７のいずれか１項に記載の方法。
  23. 前記バッファ層は絶縁バッファ層又はドープバッファ層のいずれかである、請求項２０から２２のいずれか１項に記載の方法。
  24. 前記ドープバッファ層はｎ型又はｐ型半導体層のいずれかである、請求項２３に記載の方法。
  25. 前記バッファ層は前記半導体窒化物デバイスの直列抵抗を降下する材料から形成される、請求項２２から２４のいずれか１項に記載の方法。
  26. 前記バッファ層はＺｎＯから形成される、請求項２２から２５のいずれか１項に記載の方法。
  27. 添付図面及び又は実施例に示された本発明の実施形態のいずれか１つを参照して本願明細書に実質的に記載の、包埋接触半導体デバイス。
  28. 添付図面及び又は実施例に示された本発明の実施形態のいずれか１つを参照して本願明細書に実質的に記載の、包埋接触半導体デバイスを形成する方法。
JP2008188941A 2007-07-20 2008-07-22 窒化物系薄膜用埋め込み接触デバイス及びその製造 Pending JP2009044149A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
AU2007903940A AU2007903940A0 (en) 2007-07-20 Buried contact devices for a nitride-based films and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2009044149A true JP2009044149A (ja) 2009-02-26

Family

ID=39884395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008188941A Pending JP2009044149A (ja) 2007-07-20 2008-07-22 窒化物系薄膜用埋め込み接触デバイス及びその製造

Country Status (12)

Country Link
US (1) US20090020768A1 (ja)
EP (1) EP2017884A3 (ja)
JP (1) JP2009044149A (ja)
KR (1) KR20090009761A (ja)
CN (1) CN101604665A (ja)
AU (1) AU2008203209A1 (ja)
BR (1) BRPI0805314A2 (ja)
CA (1) CA2638191A1 (ja)
RU (1) RU2394305C2 (ja)
SG (1) SG149774A1 (ja)
TW (1) TW200915476A (ja)
ZA (1) ZA200806479B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019522356A (ja) * 2016-05-20 2019-08-08 ルミレッズ リミテッド ライアビリティ カンパニー 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
JP2021502713A (ja) * 2017-11-07 2021-01-28 ガリウム エンタープライジズ プロプライエタリー リミテッド 埋込み活性化ｐ−（ＡＬ，ＩＮ）ＧＡＮ層

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070240631A1 (en) * 2006-04-14 2007-10-18 Applied Materials, Inc. Epitaxial growth of compound nitride semiconductor structures
US20080092819A1 (en) * 2006-10-24 2008-04-24 Applied Materials, Inc. Substrate support structure with rapid temperature change
US20080314311A1 (en) * 2007-06-24 2008-12-25 Burrows Brian H Hvpe showerhead design
US20090149008A1 (en) * 2007-10-05 2009-06-11 Applied Materials, Inc. Method for depositing group iii/v compounds
US20090194026A1 (en) * 2008-01-31 2009-08-06 Burrows Brian H Processing system for fabricating compound nitride semiconductor devices
JP4247413B1 (ja) * 2008-03-19 2009-04-02 株式会社 東北テクノアーチ デバイスの製造方法
US20100139554A1 (en) * 2008-12-08 2010-06-10 Applied Materials, Inc. Methods and apparatus for making gallium nitride and gallium aluminum nitride thin films
CA2653581A1 (en) 2009-02-11 2010-08-11 Kenneth Scott Alexander Butcher Migration and plasma enhanced chemical vapour deposition
US8110889B2 (en) * 2009-04-28 2012-02-07 Applied Materials, Inc. MOCVD single chamber split process for LED manufacturing
US20110079251A1 (en) * 2009-04-28 2011-04-07 Olga Kryliouk Method for in-situ cleaning of deposition systems
TW201039381A (en) * 2009-04-29 2010-11-01 Applied Materials Inc Method of forming in-situ pre-GaN deposition layer in HVPE
US9800017B1 (en) 2009-05-29 2017-10-24 Soraa Laser Diode, Inc. Laser device and method for a vehicle
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
US20110104843A1 (en) * 2009-07-31 2011-05-05 Applied Materials, Inc. Method of reducing degradation of multi quantum well (mqw) light emitting diodes
JP2013501374A (ja) * 2009-08-03 2013-01-10 ニューポート コーポレーション 誘電体コーティングを用いる高出力ｌｅｄ装置アーキテクチャおよび製造方法
CN102414801A (zh) 2009-08-27 2012-04-11 应用材料公司 在原位腔室清洁后的处理腔室去污方法
US20110064545A1 (en) * 2009-09-16 2011-03-17 Applied Materials, Inc. Substrate transfer mechanism with preheating features
US20110076400A1 (en) * 2009-09-30 2011-03-31 Applied Materials, Inc. Nanocrystalline diamond-structured carbon coating of silicon carbide
WO2011044046A2 (en) * 2009-10-07 2011-04-14 Applied Materials, Inc. Improved multichamber split processes for led manufacturing
US20110204376A1 (en) * 2010-02-23 2011-08-25 Applied Materials, Inc. Growth of multi-junction led film stacks with multi-chambered epitaxy system
US20110207256A1 (en) * 2010-02-24 2011-08-25 Applied Materials, Inc. In-situ acceptor activation with nitrogen and/or oxygen plasma treatment
US9076827B2 (en) 2010-09-14 2015-07-07 Applied Materials, Inc. Transfer chamber metrology for improved device yield
JP5935315B2 (ja) * 2010-12-20 2016-06-15 東ソー株式会社 窒化ガリウム焼結体または窒化ガリウム成形体ならびにそれらの製造方法
KR20120099318A (ko) * 2011-01-26 2012-09-10 엘지이노텍 주식회사 발광 소자 및 그 제조방법
RU2479070C2 (ru) * 2011-02-03 2013-04-10 Государственное образовательное учреждение высшего профессионального образования "Российский университет дружбы народов" (РУДН) Светодиодный источник света
US8143147B1 (en) 2011-02-10 2012-03-27 Intermolecular, Inc. Methods and systems for forming thin films
US20120267658A1 (en) * 2011-04-20 2012-10-25 Invenlux Limited Large-area light-emitting device and method for fabricating the same
US9419182B2 (en) 2012-01-05 2016-08-16 Micron Technology, Inc. Solid-state radiation transducer devices having at least partially transparent buried-contact elements, and associated systems and methods
RU2512742C1 (ru) * 2012-12-06 2014-04-10 Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" Биполярный транзистор
JP2015177132A (ja) * 2014-03-17 2015-10-05 ウシオ電機株式会社 半導体発光素子及びその製造方法
US10879673B2 (en) 2015-08-19 2020-12-29 Soraa Laser Diode, Inc. Integrated white light source using a laser diode and a phosphor in a surface mount device package
US10170604B2 (en) * 2016-08-08 2019-01-01 Atomera Incorporated Method for making a semiconductor device including a resonant tunneling diode with electron mean free path control layers
KR102582394B1 (ko) 2016-08-30 2023-09-26 삼성디스플레이 주식회사 반도체 장치
CN107293629A (zh) * 2017-07-31 2017-10-24 广东工业大学 一种紫外led外延芯片倒装结构及其制作方法
JP2021518671A (ja) * 2018-03-19 2021-08-02 キング・アブドゥッラー・ユニバーシティ・オブ・サイエンス・アンド・テクノロジー Ｉｉｉ族窒化物光電子デバイスおよび製造方法
CN109216442A (zh) * 2018-09-11 2019-01-15 苏州汉骅半导体有限公司 半导体结构制造方法
KR20200049026A (ko) * 2018-10-31 2020-05-08 엘지이노텍 주식회사 표면발광 레이저소자 및 이를 포함하는 발광장치
US20210074880A1 (en) * 2018-12-18 2021-03-11 Bolb Inc. Light-output-power self-awareness light-emitting device
US11239637B2 (en) 2018-12-21 2022-02-01 Kyocera Sld Laser, Inc. Fiber delivered laser induced white light system
US11421843B2 (en) 2018-12-21 2022-08-23 Kyocera Sld Laser, Inc. Fiber-delivered laser-induced dynamic light system
US11884202B2 (en) 2019-01-18 2024-01-30 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system
DE102019112762A1 (de) * 2019-05-15 2020-11-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit vergrabenen dotierten bereichen und verfahren zur herstellung eines bauelements
FR3098019B1 (fr) * 2019-06-25 2022-05-20 Aledia Dispositif optoélectronique comprenant des éléments semi-conducteurs tridimensionnels et procédé pour sa fabrication
RU196426U1 (ru) * 2019-12-27 2020-02-28 федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет ИТМО" (Университет ИТМО) Прозрачный гетеропереход на основе оксидов
CN114204414A (zh) * 2021-11-16 2022-03-18 深圳市德明利光电有限公司 一种光学路径可控高导热、低电阻的vcsel制作方法及vcsel
CN115881866B (zh) * 2023-03-03 2023-05-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058918A (ja) * 1998-08-07 2000-02-25 Murata Mfg Co Ltd 半導体発光素子
JP2001261498A (ja) * 2000-03-24 2001-09-26 Nikon Corp ＧａＮ系結晶成長用基板およびその用途
JP2003008143A (ja) * 2001-06-18 2003-01-10 Sony Corp マルチビーム半導体レーザ素子
JP2003234505A (ja) * 2002-01-31 2003-08-22 Osram Opto Semiconductors Gmbh 半導体デバイス及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4378629A (en) * 1979-08-10 1983-04-05 Massachusetts Institute Of Technology Semiconductor embedded layer technology including permeable base transistor, fabrication method
US4292730A (en) * 1980-03-12 1981-10-06 Harris Corporation Method of fabricating mesa bipolar memory cell utilizing epitaxial deposition, substrate removal and special metallization
JPH04258182A (ja) * 1991-02-12 1992-09-14 Mitsubishi Electric Corp 半導体発光装置
US5905275A (en) * 1996-06-17 1999-05-18 Kabushiki Kaisha Toshiba Gallium nitride compound semiconductor light-emitting device
DE19715572A1 (de) * 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
US6222207B1 (en) * 1999-05-24 2001-04-24 Lumileds Lighting, U.S. Llc Diffusion barrier for increased mirror reflectivity in reflective solderable contacts on high power LED chip
US6410940B1 (en) * 2000-06-15 2002-06-25 Kansas State University Research Foundation Micro-size LED and detector arrays for minidisplay, hyper-bright light emitting diodes, lighting, and UV detector and imaging sensor applications
AUPS240402A0 (en) 2002-05-17 2002-06-13 Macquarie Research Limited Gallium nitride
CA2581626C (en) 2004-09-27 2013-08-13 Gallium Enterprises Pty Ltd Method and apparatus for growing a group (iii) metal nitride film and a group (iii) metal nitride film
KR100631133B1 (ko) * 2005-05-31 2006-10-02 삼성전기주식회사 수직구조 질화물계 반도체 발광 다이오드
JP2007221029A (ja) * 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法
JP2008283028A (ja) * 2007-05-11 2008-11-20 Fuji Xerox Co Ltd 面発光型半導体レーザ、面発光型半導体レーザの製造方法、モジュール、光源装置、情報処理装置、光送信装置、光空間伝送装置および光空間伝送システム。
KR20070118064A (ko) * 2007-11-24 2007-12-13 (주)제네라이트테크놀러지 매립전극 발광다이오드

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058918A (ja) * 1998-08-07 2000-02-25 Murata Mfg Co Ltd 半導体発光素子
JP2001261498A (ja) * 2000-03-24 2001-09-26 Nikon Corp ＧａＮ系結晶成長用基板およびその用途
JP2003008143A (ja) * 2001-06-18 2003-01-10 Sony Corp マルチビーム半導体レーザ素子
JP2003234505A (ja) * 2002-01-31 2003-08-22 Osram Opto Semiconductors Gmbh 半導体デバイス及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019522356A (ja) * 2016-05-20 2019-08-08 ルミレッズ リミテッド ライアビリティ カンパニー 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
JP2021502713A (ja) * 2017-11-07 2021-01-28 ガリウム エンタープライジズ プロプライエタリー リミテッド 埋込み活性化ｐ−（ＡＬ，ＩＮ）ＧＡＮ層
JP7003282B2 (ja) 2017-11-07 2022-02-04 ガリウム エンタープライジズ プロプライエタリー リミテッド 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層
JP2022040180A (ja) * 2017-11-07 2022-03-10 ガリウム エンタープライジズ プロプライエタリー リミテッド 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層
JP7295935B2 (ja) 2017-11-07 2023-06-21 ガリウム エンタープライジズ プロプライエタリー リミテッド 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層

Also Published As

Publication number Publication date
EP2017884A3 (en) 2011-03-23
RU2008129818A (ru) 2010-01-27
US20090020768A1 (en) 2009-01-22
AU2008203209A1 (en) 2009-02-05
CA2638191A1 (en) 2009-01-20
SG149774A1 (en) 2009-02-27
KR20090009761A (ko) 2009-01-23
ZA200806479B (en) 2009-04-29
TW200915476A (en) 2009-04-01
RU2394305C2 (ru) 2010-07-10
CN101604665A (zh) 2009-12-16
EP2017884A2 (en) 2009-01-21
BRPI0805314A2 (pt) 2009-07-28

Similar Documents

Publication Publication Date Title
JP2009044149A (ja) 窒化物系薄膜用埋め込み接触デバイス及びその製造
TWI240969B (en) Nitride semiconductor device and method for manufacturing same
USRE45217E1 (en) Semiconductor light emitting device with transparent electrode having holes
TW200410466A (en) GaN semiconductor device
WO2008054994A2 (en) Deep ultraviolet light emitting device and method for fabricating same
TW201539786A (zh) ｎｐｎ型氮化物半導體發光元件之製造方法及ｎｐｎ型氮化物半導體發光元件
WO2005029588A1 (ja) 窒化物系半導体素子及びその製造方法
US9252325B2 (en) Method for producing group III nitride semiconductor light-emitting device
TW442981B (en) Method for manufacturing a semiconductor light emitting element
TWI493747B (zh) 發光二極體及其形成方法
US20110233603A1 (en) Semiconductor light-emitting device
US20090315065A1 (en) Nitride semiconductor light-emitting diode and method of manufacturing the same
CN102334203B (zh) 发光器件的制造方法
US8431936B2 (en) Method for fabricating a p-type semiconductor structure
JP2007149966A (ja) 発光素子
CN104465916B (zh) 氮化镓发光二极管外延片
US20070108519A1 (en) Semiconductor light emitting device and method for manufacturing the same
KR100960277B1 (ko) 3족 질화물 반도체 발광소자를 제조하는 방법
JP3724267B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JPH11177135A (ja) 窒化ガリウム系半導体素子およびその製造方法
JP2002353503A (ja) 窒化ガリウム系化合物半導体発光素子
KR101337615B1 (ko) 질화갈륨계 화합물 반도체 및 그 제조방법
JP2006066892A (ja) 発光素子およびその製造方法
US20070069226A1 (en) Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby
CN109473518A (zh) 一种氮化镓基发光二极管外延片及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403