CN101604665A - 用于氮化物基膜以及其制造的掩埋接触器件 - Google Patents

用于氮化物基膜以及其制造的掩埋接触器件 Download PDF

Info

Publication number
CN101604665A
CN101604665A CNA200810214758XA CN200810214758A CN101604665A CN 101604665 A CN101604665 A CN 101604665A CN A200810214758X A CNA200810214758X A CN A200810214758XA CN 200810214758 A CN200810214758 A CN 200810214758A CN 101604665 A CN101604665 A CN 101604665A
Authority
CN
China
Prior art keywords
contact
layer
semiconductor
nitride
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200810214758XA
Other languages
English (en)
Inventor
K·S·A·布彻
M-P·F·温特伯特埃普富凯
A·J·J·费尔南德斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gallium Enterprises Pty Ltd
Original Assignee
Gallium Enterprises Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2007903940A external-priority patent/AU2007903940A0/en
Application filed by Gallium Enterprises Pty Ltd filed Critical Gallium Enterprises Pty Ltd
Publication of CN101604665A publication Critical patent/CN101604665A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/746—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts for AIII-BV integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明涉及一种用于氮化物基膜以及其制造的掩埋接触器件。本发明公开一种半导体器件包括：衬底；第一接触；在该衬底上沉积的第一层掺杂半导体材料；在该第一层上沉积的半导体结区域；在该结区域上沉积的第二层掺杂半导体材料，该第二层具有与该第一层半导体掺杂极性相反的半导体掺杂极性；以及第二接触；其中该第二接触与该第二层电通信以及该第一接触嵌入到该半导体器件之内在该衬底和该结区域之间并且与该第一层电通信；以及用于制造该嵌入接触半导体器件的工艺。

Description

用于氮化物基膜以及其制造的掩埋接触器件
技术领域
本发明涉及半导体器件并且更具体地涉及由GaN基半导体材料膜形成的半导体器件。
主要对于用作包括嵌入导体(例如，金属)接触的GaN和/或InGaN和/或AlGaN基半导体器件，本发明已经有了发展，并且会在下文中参考应用来进行解释。然而，可以理解，本发明不限于使用在该具体领域。
背景技术
贯穿说明书的有关现有技术的任何讨论，决不应该理解为承认这样的现有技术是本领域公知的或是形成本领域一般普通知识的部分。
氮化镓是一种在蓝、紫和白发光二极管、蓝激光二极管、紫外探测器和高功率微波晶体管器件的构建中广泛地使用的材料。
由于适合在广泛应用中使用的低能耗器件制造中氮化镓的实际和潜在的用途，人们对氮化镓膜非常感兴趣。
远程等离子增强化学气相沉积(RPECVD，可以与RPCVD交换使用)是另外一种生长方法，该方法可用于生长(III)族金属氮化物膜。当生长的膜是氮化镓时，RPECVD技术可以使用约500℃至约800℃、或者约500℃至约700℃的生长温度，这被认为是比MOCVD工艺的生长温度低并且可以缩减设备成本。RPECVD工艺的另一优势在于可以使用与GaN的晶格匹配更接近的温度敏感衬底材料，例如氧化锌。
由于普遍地认为依靠远离衬底的等离子源的PRECVD是使得膜免受等离子中产生的类型(species)的损伤的技术，发明人发现通过这种方法生长的膜甚至可以在相对的能量类型下经受严重的损害。为了克服这个工艺特别是GaN膜及其合金的问题，在专利合作条约公开号为WO/2006/034540名称为Method and apparatus for growing a group(III)metal nitride film and a group(III)metal nitride film的专利中，申请公开了用于借助于REPCVD工艺的GaN膜的生长的方法和设备，其中该工艺进一步缩减了到衬底的有源(active)中性氮类型的能量，于此全部并入其内容交叉参考。在WO/2006/034540中表述的工艺也提供氮化镓膜的生长，其中最小化了氮化镓膜的氧污染，以及新型加热器设计能够经受用于生长金属氮化物的RPECVD生长系统中遇到的苛刻操作条件。
虽然获得了用以生长金属氮化物膜的技术，但是具有结构不同于台面结构的金属氮化物半导体器件生长中存在相当的困难。其他的生长金属氮化物器件的方法被使用，例如在导电SiC上沉积以及GaN激光剥离(lift)，然而这些方法还是有问题的：SiC非常昂贵并且由于在激光加热对器件中的GaN产生损伤而使用激光剥离(lift-off)方法的器件良率非常低。还已知例如化学剥离技术，通过在牺牲缓冲层上生长器件并且在生长后化学刻蚀以移除该缓冲层(见，例如，Ha等的theuse of chromium nitride(CrN)as such a buffer layer，IEEE PhotonicTechnology Letters 2008，20(3)p.175-177)。然而，化学刻蚀技术也是有问题的，原因在于其引入了额外的器件处理，例如需要在膜中提供蚀刻孔，其是不成熟技术并且是对于GaN器件仍旧在研究的领域。在金属氮化物层上的直接生长免除了对化学刻蚀处理的进一步需要。然而，当前用以制造具有用以与器件结构形成电接触的嵌入(或可交替的、掩埋的)接触的半导体器件的方法，对于金属氮化物膜是不可转移的。因此，金属氮化物器件被限制为与图1类似的台面结构，其中包括衬底2、缓冲层4、第一层n或p型掺杂半导体材料6、结区域8、半导体材料与第一层(即p或n掺杂)掺杂相反的第二层10，以及分别与半导体层10和6接触的接触12和14，其中暴露每个接触12和14以使得与半导体器件电接触。这个安排的缺陷是接触12和14间的有效距离可能是几十微米直至几百微米的数量级。接触12和14间的这个大的距离从而导致了接触间的巨大的串联电阻，该串联电阻一定要在器件操作前克服并且因此在器件形成效率中具有有害结果并且在器件结构中有不希望的热产生(参考Chakraborty等IEEE Transactions ofElectron.Devices 2007，54(5)的further discussion of series resistance inGaN semiconductor devices)。在器件结构中具有嵌入接触，接触间的有效分隔可以显著降低，具有关于器件串联电阻和操作效率的明显益处。
由于金属接触不能经受在氮化镓生长的MOCVD或HVPE(氢化物汽相外延)过程中使用的强烈化学环境，在金属氮化物半导体器件的情况中，制造嵌入接触结构的困难增大了。特别地，在通常采用的相对高温情况下使用的氨和/或卤素基气体，肯定使得大部分金属接触在GaN层沉积之前就被破坏。更复杂的是金属从接触层扩散到GaN，通过在低温下生长膜时该问题会减小很多。
因此，需要金属氮化物半导体器件，尤其是有GaN材料形成的具有嵌入/掩埋接触的，以及需要用以制造这样器件的工艺。
于此使用的术语“包括”意味着“主要包括，但没有必要为仅仅地”。此外，词“包括”的变化，例如“包括”和“含有”，具有相应变化的含义。
发明内容
本发明的目的是克服或改善现有技术的至少一个缺陷，或提供有价值的替换物。
贯穿说明书，术语嵌入或嵌可以与术语掩埋和埋替换使用。
根据第一方面，提供一种半导体器件，包括：
衬底；
第一接触；
在该衬底上沉积的第一层掺杂半导体材料；
在该第一层上沉积的半导体结区域；
在该结区域上沉积的第二层掺杂半导体材料，该第二层具有与该第一层掺杂极性相反的半导体；以及
第二接触；
其中该第二接触与该第二层电通信，以及该第一接触嵌入到该半导体器件之内在该衬底和该结区域之间，并且与该第一层电通信。该第一接触可以直接或间接地与该第一层电通信。该第一接触可以通过导电缓冲层与该第一层电通信。
在一个特定方案中提供一种半导体器件，包括：
衬底；
第一掩埋接触；
在该衬底上沉积的第一层掺杂半导体材料；
在该第一层上或邻近该第一层沉积的半导体结区域；
在该结区域上沉积的第二层掺杂半导体材料，该第二层具有与该第一层掺杂极性相反的半导体；以及
第二接触；
其中该第二接触与该第二层电通信，以及该第一接触掩埋到该半导体器件之内在该衬底和该结区域之间，并且与该第一层电通信。该第一接触可以直接或间接地与该第一层电通信。该第一接触可以通过导电缓冲层与该第一层电通信。
根据第二方面，提供一种由半导体氮化物材料形成的半导体器件，包括：
衬底；
在该衬底上的至少一个第一接触；
第一半导体氮化物层，其中该第一接触嵌入在该第一层中并且与该第一层电通信；
邻近该第一半导体层的结层；
邻近该结层的第二半导体氮化物层；
邻近该第二半导体层并且与该第二层电通信的第二接触；
其中该第一和第二接触通过该结层电互连。该第一和第二接触可以经由该结层电互连。
根据第二方面的特定方案，提供一种由半导体氮化物材料形成的半导体器件，包括：
衬底；
在该衬底上的至少一个第一接触；
第一半导体氮化物层，其中第一接触埋入在该第一层中并且与该第一层电通信；
沉积在该第一半导体层上或邻近该第一半导体层的结层；
邻近该结层的第二半导体氮化物层；
邻近该第二半导体层并且与该第二层电通信的第二接触；
其中该第一和第二接触通过该结层电互连。对于“通过该结层电互连”，意味着该第一和第二接触经由该结层电互连而不是直接相互连接。
根据第三方面，提供一种半导体氮化物器件，包括：
衬底；
在该衬底上沉积的第一金属氮化物层；
至少形成在该第一金属氮化物层上的第一接触；
在该第一金属氮化物层上沉积的第二金属氮化物层，封住至少部分该第一接触；
在该第二金属氮化物层上沉积的半导体结区域；
在该结区域上沉积的第三金属氮化物层，该第三金属氮化物层具有与该第一和第二金属氮化物层掺杂极性相反的半导体；以及
第二接触与该第三金属氮化物层电通信。
根据第三方面的方案，提供一种根据第三方面的半导体氮化物器件，包括：
衬底；
在该衬底上沉积的第一金属氮化物层；
至少形成在该第一金属氮化物层上的第一接触；
在该第一金属氮化物层上沉积的第二金属氮化物层，封住至少部分该第一接触；
在该第二金属氮化物层上或邻近该第二金属氮化物层沉积的半导体结区域；
在该结区域上沉积的第三金属氮化物层，该第三金属氮化物层具有与该第一和第二金属氮化物层掺杂极性相反的半导体；以及
第二接触与该第三金属氮化物层电通信。
第一至第三方面每个的金属氮化物层可以是由金属氮化物半导体材料形成的，例如GaN、AlGaN、InGaN、InGaAlN、InAlN或他们的组合，例如InGaN/AlGaN、InGaN/GaN、GaN/AlGaN、GaN/Al InGaN、InGaN/AlInGaN、AlGaN/AlInGaN，以及其它作为技术人员(skilledaddressee)所理解的内容。
在第一至第三方面的每个器件中，第一接触可以是在衬底上或邻近衬底，或者可选择地，在导电缓冲层上或邻近、嵌入或埋入该导电缓冲层中，其中该导电缓冲层可以在该衬底上或邻近该衬底。封住至少部分该第一接触可包括形成至少部分嵌入或部分掩埋的接触。
在第一至第三方面的每个器件中，每个第一和第二接触可以是导电接触，并且可以是金属接触。导电接触可具有比金属氮化物半导体材料小的多的电阻率，例如接触的电阻率可以是小于金属氮化物半导体材料的一、二、三、四、五、六、七、八个甚至更大的数量级。
在第一至第三方面的每个器件中，处于或约为对应器件中使用材料的本征带隙(直接或间接带隙中的一个)波长的器件的光致发光，可以超过在其他波长的器件的光致发光。其他波长可对应来自器件之中缺陷的光致发光。例如，对于金属氮化物半导体(举例来说，GaN或与在此描述的相类似的半导体材料)，对应带隙的波长可以是在约300至550nm的范围，或可选择地约300至500，300至450，320至550，320至500，320至450，340至450，360至450，360至420，360至400nm以及可以是约300、310、320、330、340、350、360、370、380、390、400、410、420、430、440或约450nm，并且在此波长的光致发光可超过波长范围约450至800nm的缺陷相关光致发光的最大亮度。处于该带隙波长的光致发光的亮度以至少0.5、1、1.5、2或更大的系数超过处于其他波长(例如，缺陷相关)光致发光的亮度。
根据第四方面，提供一种形成具有嵌入接触的半导体器件的工艺，包括步骤：
在衬底上形成至少一个第一接触；
掩盖该第一接触以暴露至少一个器件区域；
在该器件区域的附近在该第一接触上形成第一层，以在该第一层中嵌入该第一接触；
在该第一层上形成结；
在该结上形成第二层；
在该第二层上形成第二接触；以及
移除该掩模以暴露该衬底上的该第一接触的不对应该器件区域的区域。
根据第四方面的方案，提供一种形成具有埋入接触的半导体器件的工艺，包括步骤：
在衬底上形成至少一个第一接触；
掩盖该第一接触以暴露至少一个器件区域；
在该器件区域的附近在该第一接触上形成第一层，以在该第一层中埋入该第一接触；
在该第一层上形成结；
在该结上形成第二层；
在该第二层上形成第二接触；以及
移除该掩模以暴露该衬底上的该第一接触的不对应该器件区域的区域。
根据第四方面的方案，提供一种形成具有嵌入或埋入接触的半导体器件的工艺，包括步骤：
提供衬底，包括至少一个第一导电接触；
掩盖该第一接触以暴露至少一个器件区域；
在该器件区域的附近在该第一接触上形成第一层，以在该第一层中嵌入或埋入该第一接触；
在该第一层上形成结；
在该结上形成第二层；
在该第二层上形成第二接触；以及
移除该掩模以暴露该衬底上的该第一接触的不对应该器件区域的区域。
该第一和第二接触可分别为第一和第二导电接触，并且可分别为第一和第二金属接触。该第一导电接触和该第二导电接触可以是金属接触。
根据第五方面，提供一种形成嵌入接触半导体氮化物器件的工艺，包括步骤：
提供衬底，包括至少一个第一接触；
掩盖该第一接触的第一部分以暴露至少包括该第一接触的第二部分的一个器件区域；
在该器件区域中的该第一接触的该第二部分上形成第一半导体氮化物层从而在该第一层中嵌入该第一接触；
在该第一层上形成结；
在该结上形成第二半导体氮化物层；
在该第二层上形成第二接触；以及
移除该掩模从而暴露该第一接触的该第一部分。
根据第五方面方案，提供一种形成埋入接触半导体氮化物器件的工艺，包括步骤：
在衬底上形成至少一个第一导电接触；
掩盖该第一接触的第一部分以暴露至少包括该第一接触的第二部分的一个器件区域；
在该器件区域中的该第一接触的该第二部分上形成第一半导体氮化物层从而在该第一层中埋入该第一接触；
在该第一层上形成结；
在该结上形成第二半导体氮化物层；
在该第二层上形成第二导电接触；以及
移除该掩模从而暴露该第一接触的该第一部分。
根据第五方面的方案，提供一种形成嵌入或埋入接触半导体氮化物器件的工艺，包括步骤：
提供衬底，包括至少一个导电接触；
掩盖该第一接触的第一部分以暴露至少包括该第一接触的第二部分的一个器件区域；
在该器件区域中的该第一接触的该第二部分上形成第一半导体氮化物层从而在该第一层中嵌入或埋入该第一接触；
在该第一层上形成结；
在该结上形成第二半导体氮化物层；
在该第二层上形成第二导电接触；以及
移除该掩模从而暴露该第一接触的该第一部分。
该第一和第二接触可分别为第一和第二导电接触，并且可分别为第一和第二金属接触。该第一导电接触和该第二导电接触可以是金属接触。
根据第六方面，提供一种形成嵌入接触的半导体氮化物器件的工艺，包括步骤：
提供衬底，包括至少一个第一导电接触；
在该第一接触上形成第一半导体氮化物层从而在该第一层中嵌入该第一接触；
在该第一层上形成结；
在该结上形成第二半导体氮化物层；以及
在该第二层上形成第二导电接触。
根据第六方面的方案，提供一种形成埋入接触的半导体氮化物器件的工艺，包括步骤：
在衬底上形成至少一个第一导电接触；
在该第一接触上形成第一半导体氮化物层从而在该第一层中埋入该第一接触；
在该第一层上形成结；
在该结上形成第二半导体氮化物层；以及
在该第二层上形成第二导电接触。
根据第六方面的方案，提供一种形成嵌入或埋入接触的半导体氮化物器件的工艺，包括步骤：
提供衬底，包括至少一个第一导电接触；
在该第一接触上形成第一半导体氮化物层从而在该第一层中嵌入或埋入该第一接触；
在该第一层上形成结；
在该结上形成第二半导体氮化物层；以及
在该第二层上形成第二导电接触。
可以这样执行本发明第四至第六方面的任何一个工艺，以使得器件的半导体层可以在不超过约800℃的温度下制备，或者在其他方案中，在不大于超过约700℃的温度下。器件可以在约500℃至约800℃的范围内的一个或多个温度下制备，或可选择的，在约500℃至约700℃的范围内。
第四至第六方面每个的金属氮化物层可以是由金属氮化物半导体材料形成的，例如GaN、AlGaN、InGaN、InGaAlN、InAlN或他们的组合，例如InGaN/AlGaN、InGaN/GaN、GaN/AlGaN、GaN/Al InGaN、InGaN/AlInGaN、AlGaN/AlInGaN，以及其它作为技术人员(skilledaddressee)所理解的内容。
在第四至第六方面每个中，每个第一和第二接触可为导电接触，并且可以为金属接触。该第一导电接触和该第二导电接触可以是金属接触。导电接触可具有比金属氮化物半导体材料小的多的电阻率，例如接触的电阻率可以是小于金属氮化物半导体材料的一、二、三、四、五、六、七、八个或更大的数量级。
第四至第六方面的每个工艺包括在约500至800摄氏度或约500℃至700℃的温度范围下形成第一和第二半导体氮化物层。每个工艺可以可选的包括沉积缓冲层的步骤，该缓冲层可以是绝缘缓冲层或掺杂缓冲层。掺杂缓冲层可以是n型或p型。缓冲层可以是在形成至少一个第一金属接触之前沉积在衬底上的，其中该第一接触形成在该缓冲层上。第一接触可以是电接触。第一接触可与第一层形成欧姆接触。第一接触可与导电缓冲层形成欧姆接触。第一接触和缓冲层的结合可与第一层形成欧姆接触。电通信可以是以欧姆接触的形式形成。缓冲层可在形成至少一个第一金属接触之后沉积在衬底上，其中该第一接触嵌入到缓冲层之中。缓冲层可以是串联电阻降低的缓冲层。缓冲层可以是有源半导体缓冲层以及可以是有源半导体氮化物层。缓冲层可以由ZnO或其他适合的材料形成。在第一至第六方面的每个中，结层是与器件的第一和第二层电通信的。
本发明还包括通过本发明工艺获得的器件。为本发明工艺形成的器件，同样在发明范围之内。
第一层可以是第一半导体层并且可以是第一金属氮化物半导体层。第一金属氮化物半导体层可以是n型或p型。结可以是双异质结。双异质结可以由InGaN和或AlGaN金属氮化物构成。结可以是单或多量子阱结或其他类型的半导体结。半导体层可以借助于在氮气大气下的远程等离子制造技术形成。
在第一至第三方面的半导体器件的每个或第四至第六方面的任一的方案中，结层可以在第一或第二半导体层中的结区域。类似地，第一和第二半导体层的一个或两者可以是独立地或每个由适合的半导体材料中的掺杂区域确定。
这样制备本发明的半导体器件，以使得器件的半导体层可以在不超过约800℃的温度下形成，或者在其他方案中，在不大于超过约700℃的温度下。器件可以在约500℃至约700℃的范围内的一个或多个温度下制备。
在半导体器件的第一至第三方面的每个方案中或第四至第六方面的任何一个的工艺中，可单独应用下列特征或两个或多个特征结合应用：
第一接触可嵌入到缓冲层中，该缓冲层可以是导电缓冲层。在半导体器件的其他方案中，第一接触可以是位于缓冲层的顶部。在又一个进一步的方案中，第一接触可以是嵌入第一层中。在其他方案中，半导体器件可包括在衬底和第一层之间的缓冲层。第一接触可以嵌入在缓冲层或第一层中。第一接触可以是电接触。第一接触可与第一层形成欧姆接触。第一接触可与导电缓冲层形成欧姆接触。第一接触和缓冲层的结合可与第一层形成欧姆接触。电通信可以是欧姆接触的形式。可以多于一个缓冲层，例如两个、三个、四个或五个或更多缓冲层。缓冲层可以是有源半导体缓冲层以及可以是有源半导体氮化物层。缓冲层可以由ZnO形成。缓冲层可以是串联电阻降低的缓冲层。
第一层可以是n型半导体层以及第二层可以是p型半导体层。在其他方案中，第一层可以是p型半导体层以及第二层可以是n型半导体层。第一和第二层的每个都可以是轻掺杂的或第一和第二层的每个都可以是重掺杂的。在其他方案中，第一层可以是可以是轻掺杂的以及第二层可以是重掺杂的，或可选择地，第一层可以是重掺杂的以及第二层可以是轻掺杂的。每个第一或第二层的任何一层可以包括掺杂的分级或梯度区域，其中掺杂从轻掺杂变化到重掺杂或相反。n型层可以是富镓的氮化物层并且可以是硅掺杂的氮化物层。p型层可以是镁掺杂的氮化物层，并且可以是镁掺杂的氮化镓层。可选择地，p型层可以是铍或锌掺杂的氮化物层。
第一和/或第二层可具有1×1018cm-3至1×1019cm-3间的掺杂浓度，或1×1016cm-3至1×1021cm-3、1×1017cm-3至1×1020cm-3、5×1017cm-3至1×1020cm-3、1×1018cm-3至1×1020cm-3、1×1018cm-3至5×1019cm-3、5×1018cm-3至5×1019cm-3、2×1018cm-3至1×1019cm-3或5×1018cm-3至1×1019cm-3间的掺杂浓度。掺杂浓度可接近1×1016cm-3、5×1016cm-3、1×1017cm-3、5×1017cm-3、8×1017cm-3、1×1018cm-3、2×1018cm-3、3×1018cm-3、4×1018cm-3、5×1018cm-3、6×1018cm-3、7×1018cm-3、8×1018cm-3、9×1018cm-3、1×1019cm-3、1×1019cm-3、2×1019cm-3、5×1019cm-3或1×1020cm-3。邻近第一接触第一层可以更重地掺杂。
半导体器件可以是金属氮化物半导体器件。第一和第二层可以由III-V族半导体材料形成。第一和第二层可以由金属氮化物形成。金属氮化物可以是氮化镓(GaN)。在其他方案中，第一和第二层可以由铝GaN(AlGaN)、铟GaN(InGaN)、InGaAlN或InAlN形成。在进一步方案中，第一和第二层可以由不同半导体材料形成，例如InGaN/AlGaN、InGaN/GaN、GaN/AlGaN、GaN/AlInGaN、InGaN/AlInGaN、AlGaN/AlInGaN或其他的它们的结合。在进一步方案中，可在结中使用多层，例如InGaN量子阱，或夹在GaN和AlGaN势垒之间的层。半导体器件可形成半导体晶体管，例如双极结晶体管、场效应晶体管以及许多其它类型。半导体器件可形成发光器件，例如发光二极管，激光器件，例如激光二极管(边发射激光二极管或垂直空腔表面发光激光VCSEL之一，或一些其他类型的激光二极管)以及可以例如是InGaN/GaN激光二极管。发光器件可以在约300至600nm的波长范围内发光。发光器件可以是GaN蓝光LED、GaN基蓝光LED、GaN基蓝激光二极管或GaN蓝激光二极管。半导体器件可形成光检测器件，例如光电二极管、光电晶体管、电荷耦合器件、太阳能电池或日盲检测器以及许多其他类型。光检测器件可检测波长约350至700nm的光。
第一接触可以是n型接触以及第二接触可以是p型接触。在其他方案中，第一接触可以是p型接触以及第二接触可以是n型接触。
第一和第二接触间的距离可以是在约10nm至10000nm的范围内。可选择地，第一和第二接触间的距离可以是10nm至5000nm、10至1000、10至900、10至800、10至700、10至600、10至500、10至400、10至350、10至300、10至250、10至200、10至150、10至100、10至50、50至10000、50至5000、50至1000、50至750、50至500、50至300、100至10000、100至5000、100至1000、100至750、100至600、100至500、100至450、100至400、100至350、100至300、100至250、100至200、100至150、200至10000、200至5000、200至1000、200至750、200至600、200至500、200至450、200至400、200至350、200至300、200至250、400至10000、400至5000、400至1000、400至750、400至600、400至500、400至450、1000至10000、1000至7500、1000至5000、1000至2500、1000至2000、2500至10000或5000至10000nm，以及第一和第二接触间的距离可以是约10nm或50、100、150、200、250、300、350、400、450、500、550、600、650、700、750、800、900、1000、1500、2000、2500、3000、3500、4000、4500、5000、6000、7000、8000、9000或10000nm。
邻近第一接触(即，掩埋接触，n型或p型结构)的层中串联电阻可以小于5欧姆并且可以在约0.00001至5欧姆的范围内。可选择地，串联电阻可以在约0.0001至2、0.0001至1、0.0001至0.1、0.0001至0.01、0.0001至0.001、0.001至5、0.001至2、0.001至1、0.001至0.1、0.001至0.01、0.01至5、0.01至2、0.01至1、0.01至0.1、0.1至5、0.1至2、0.1至1的范围内，并且可以是约0.0001、0.0005、0.001、0.002、0.003、0.004、0.005、0.006、0.007、0.008、0.009、0.01、0.02、0.03、0.04、0.05、0.06、0.07、0.08、0.09、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、2或约5欧姆。
衬底可以是蓝宝石、玻璃，例如硼硅酸盐或石英玻璃、石英、ZnO、碳化硅、硅或其他适合的衬底。
半导体器件可包括至少一个嵌入器件中并与第一接触分隔开的附加第一接触。半导体器件可选择地包括嵌入器件的多个附加第一接触。第一接触和邻近附加第一接触间的间距可以在约50μm至1000μm的范围内，或可选择地在约50至750、50至500、50至450、50至400、50至350、50至300、50至250、50至200、50至150、50至100、100至1000、100至750、100至500、100至450、100至400、100至350、100至300、100至250、100至200、100至150、250至500、250至450、250至400、250至350或250至300μm的范围内，并且间距可为约50、75、100、125、150、175、200、225、250、275、300、325、350、375、400、450、500、600、700、800、900或1000μm。
结区域可包括单一p-n、n-p、p-n-p或n-p-n结，或者，在其他方案中，结区域可以是双异质结、单一量子阱结或多量子阱结。结区域可包括具有2、3、4、5、6、7、8、9、10或更多量子阱包括于其中的多量子阱结。可以存在多于一个的结区域，例如两个、三个、四个、五个、六个、七个、八个、九个或十个或更多的结区域。结区域可包括具有耗尽区域或区的器件区域，如技术人员所知，并且可于器件中包括一-八、二-八或三-八或更多层，其中层可从一个或多个半导体层、金属氮化物半导体层、缓冲层或导电缓冲层中选取。一个或多个半导体器件层和/或结区域可以是半导体材料掺杂区域或可以由具有杂质的掺杂半导体材料形成，例如通过将杂质扩散入半导体材料或其他适合的方法，如技术人员所理解的。结区域可选择地由在半导体材料上和/或掺杂半导体材料上沉积或形成一个或多个半导体层形成。
如上所述的电互连和电通信，包括第一和第二接触经过器件结区域间接电接触，而不是相互直接电接触。
第一接触可延伸超过半导体器件，从而促进在此形成电接触。衬底、缓冲层或第一层或它们的结合，可延伸超过半导体器件以支持延伸的第一接触。例如，暴露嵌入或埋入接触的部分以使得能够形成电接触，或者，嵌入或埋入接触(或者其部分)可延伸超过其中嵌入或埋入以使得能够形成电接触的层。
附图说明
现在将仅仅通过示例的方式，参考其中的附图，表述本发明的优选实施例。
图1是具有外部接触的现有技术的台面结构半导体器件示例；
图2是埋入接触半导体器件的第一方案；
图3是埋入接触半导体器件的第二方案；
图4是埋入接触半导体器件的第三方案；
图5是埋入接触半导体器件的第四方案；
图6是埋入接触半导体器件的第五方案；
图7是说明用以形成埋入接触半导体器件的第一方案工艺的流程图；
图8是说明用以形成埋入接触半导体器件的第二方案工艺的流程图；
图9A、10A、11A和12A分别是在图7工艺的初始处理阶段中半导体器件的顶平面视图；
图9B、10B、11B和12B分别是在工艺的初始处理阶段中分别沿图9A、10A、11A和12A的B-B、C-C、D-D和E-E选取的截面视图；以及
图13是根据本发明工艺形成的双异质结的光致发光图。
具体实施方式
于此揭示了具有嵌入/埋入接触的金属氮化物半导体器件和设备。这样器件的优势包括器件电接触间的显著减小的串联电阻，从而提供增强的操作效率和减少了的器件发热。金属氮化物半导体器件中的嵌入接触的进一步优势包括：如果嵌入接触的部分保持沉积的自由，那么可不需要制造该器件的光刻。可使用掩模以免除在接触表面沉积。依赖于其他操作限制，例如电流、电压和热耗散，制造较宽面积的器件将会是可能的。
参考图2的附图，提供金属氮化物半导体器件100，该器件100以三维视图示出，并且沿图2中A-A虚线在图3中以截面图示出。半导体器件包括衬底102、第一接触104、导电缓冲层106、在该缓冲层106上沉积的掺杂半导体材料第一层108、在该第一层108上沉积的半导体结区域110、在该结区域110上沉积的掺杂半导体材料第二层112，该第二层112具有与第一层108掺杂极性相对的半导体；以及第二接触114，其中第二接触114与第二层112电通信以及第一接触104嵌入到半导体器件100中衬底102和结区域110之间。在示出的特定方案中，尽管方案中第一接触104可位于缓冲层102的顶上，第一接触也可以嵌入缓冲层102之中。在进一步的又一方案中，第二接触可嵌入半导体材料106的第一层之内。
第一层106可以是n型半导体层以及第二层112可以是p型半导体层。在其他方案中，第一层102可以是p型半导体层以及第二层112可以是n型半导体层。第一和第二层的每个都可以是轻掺杂的或它们的每个都可以是重掺杂的。在其他方案中，第一层可以是轻掺杂的以及第二层可以是重掺杂的，或可选择地，第一层可以是重掺杂的以及第二层可以是轻掺杂的。第一或第二层的任何一层可以包括掺杂的分级或梯度区域，其中掺杂从轻掺杂变化到重掺杂或相反(未示出)。邻近第一接触第一层可以更重地掺杂。第一层可具有1×1018cm-3至1×1019cm-3间的掺杂浓度，或范围在1×1016cm-3至1×1021cm-3、1×1017cm-3至1×1020cm-3、5×1017cm-3至1×1020cm-3、1×1018cm-3至1×1020cm-3、1×1018cm-3至5×1019cm-3、5×1018cm-3至5×1019cm-3、2×1018cm-3至1×1019cm-3或5×1018cm-3至1×1019cm-3间的掺杂浓度。掺杂浓度可接近1×1016cm-3、5×1016cm-3、1×1017cm-3、5×1017cm-3、8×1017cm-3、1×1018cm-3、2×1018cm-3、3×1018cm-3、4×1018cm-3、5×1018cm-3、6×1018cm-3、7×1018cm-3、8×1018cm-3、9×1018cm-3、1×1019cm-3、1×1019cm-3、2×1019cm-3、5×1019cm-3或1×1020cm-3。
半导体器件100可以是金属氮化物半导体器件。第一和第二层108和112由III-V族金属氮化物半导体材料例如氮化镓(GaN)形成。在其他方案中，第一和第二层108和112可以由铝GaN(AlGaN)、铟GaN(InGaN)、InGaAlN或InAlN形成。在进一步方案中，第一和第二层108和112可以由不同半导体材料形成，例如InGaN/AlGaN、InGaN/GaN、GaN/AlGaN、GaN/AlInGaN、InGaN/AlInGaN、AlGaN/AlInGaN或其他的它们的结合。
图2和3的结110可描述为双异质结，根据通常的双异质结，包括n或p型半导体材料例如AlGaN的第一结层116、例如InGaN的媒介层118以及与第一结层掺杂极性(即分别p或n型)相反的第二结层120。在其他方案中，半导体器件可以是单或多量子阱器件。图4(其中以相似的附图标记表示相似的元件)示出具有嵌入接触的金属氮化物半导体器件的示例方案，其中结区域210包括2量子阱结构。结缓冲层202和208以及量子阱层204和206由InGaN或AlGaN构成的n或p型掺杂材料形成，具有媒介层210、212和214形成阱结构的势垒，由例如GaN或AlGaN构成，根据通常的量子阱结构。根据需要，媒介层210、212和214可具有实质上与结层106或112的任何一个相似的带隙，或者带隙不同，假设其具有完全大于阱层204和206的带隙。在其他方案中，根据需要，半导体器件具有3、4、5或更多的量子阱层。
第一接触104可以是n型接触以及第二接触114可以是p型接触。在其他方案中，第一接触104可以是p型接触以及第二接触114可以是n型接触。
第一接触104和第二接触114间的距离可以是在约10nm至10000nm的范围内。可选择地，第一和第二接触间的距离可以是10nm至5000nm、10nm至1000nm、10nm至900nm、10nm至800nm、10nm至700nm、10nm至600nm、10nm至500nm、10nm至400nm、10nm至350nm、10nm至300nm、10nm至250nm、10nm至200nm、10nm至150nm、10nm至100nm、10nm至50nm、50nm至10000nm、50nm至5000nm、50nm至1000nm、50nm至750nm、50nm至500nm、50nm至300nm、100nm至10000nm、100nm至5000nm、100nm至1000nm、100nm至750nm、100nm至600nm、100nm至500nm、100nm至450nm、100nm至400nm、100nm至350nm、100nm至300nm、100nm至250nm、100nm至200nm、100nm至150nm、1000nm至10000nm、1000nm至7500nm、1000nm至5000nm、1000nm至2500nm、1000nm至2000nm、2500nm至10000nm、5000nm至10000nm，并且第一接触和第二接触间的距离可以是约10nm或50、100、150、200、250、300、350、400、450、500、550、600、650、700、750、800、900、1000、1500、2000、2500、3000、3500、4000、4500、5000、6000、7000、8000、9000或10000nm。
半导体器件可包括至少一个嵌入器件中并与第一接触分隔开的附加第一接触。第一接触和附加第一接触间的间距可以在约50μm至1000μm的范围内，或可选择地在约50μm至750μm、50μm至500μm、50μm至450μm、50μm至400μm、50μm至350μm、50μm至300μm、50μm至250μm、50μm至200μm、50μm至150μm、50μm至100μm、100μm至1000μm、100μm至750μm、100μm至500μm、100μm至450μm、100μm至400μm、100μm至350μm、100μm至300μm、100μm至250μm、100μm至200μm、100μm至150μm、250μm至500μm、250μm至450μm、250μm至400μm、250μm至350μm或250μm至300μm的范围内，并且间距可为约50、75、100、125、150、175、200、225、250、275、300、325、350、375、400、450、500、600、700、800、900或1000μm。
如图2中描述，第一接触104延伸到超过缓冲层106和半导体器件层108至112，以由此促进形成电接触。在其他方案中，例如图5(其中以相似的附图标记表示相似的元件)中说明的，第一接触104可形成在任一第一层之间，并且可包括在邻近接触104的较重掺杂的半导体材料302区域，以提供与器件的增强的电接触。根据需要，如图2中所描述的，衬底、缓冲层或第一层或它们的结合可延伸超过半导体器件以支撑延伸了的第一接触。
在图6中说明了具有嵌入/埋入接触的金属氮化物半导体器件的进一步方案，具有衬底402、在该衬底上沉积的第一金属氮化物层404、在第一金属氮化物层404上形成的至少第一接触406、在第一金属氮化物层404上沉积的第二金属氮化物层408封住至少部分第一接触406、在第二金属氮化物层408上沉积的半导体结区域410、在半导体结区域410上沉积的第三金属氮化物层412，第三金属氮化物层412具有与第一和第二金属氮化物层402和408的分别的掺杂极性相反的半导体，以及第二接触414与第三金属氮化物层412电通信。至于图3，将图6描述成双异质结，根据通常的双异质结，具有诸如例如任一AlGaN的n或p型半导体材料的第一结层416，例如InGaN的媒介层418，以及与第一结层掺杂极性(即分别p或n型)相反的第二结层420，尽管在进一步方案中，其他结结构也是可以的。
如上表述的具有嵌入金属接触的半导体器件结构的串联电阻，显著小于图1中描述的那些台面结构半导体器件。例如，对于n接触仅仅是沿LED台面结构的一边的情况，n延伸层的电阻R通过下述给出：
R＝ρsn·(Lsp+λ)/L    (1)
其中ρsn是n型层的薄片电阻率，Lsp是n型层的延伸长度，λ是n型接触和台面结构间的距离，以及L是方型台面结构的宽度。选取对于方程(1)中变量的典型值(例如，在Chakraborty等在IEEE Transactionsof Electron Devices v.54，No.52007中给出的)，台面结构器件的典型电阻为接近13欧姆。相比较，对于n接触直接在顶p接触之下的结构，掩埋接触器件(例如与图2中描述的相似的器件)的等效电阻Rbc将接近：
Rbc＝(n型层电阻率*n型层厚度)/器件面积
＝0.003ohm.cm*0.0003cm/(0.03×0.03cm)
＝0.001ohm
因此，掩埋接触氮化物器件的关于仅基于串联电阻改进的器件效率的优势，明显易于理解。值得注意的是，对于技术人员，可以理解，特定器件的实际串联电阻高度依赖于例如所使用层的接触面积和厚度和所使用的层的电阻率等因素。还依赖于所使用的结层，例如AlGaN的存在增加了相当地串联电阻。因此，任何制造的掩埋接触氮化物器件的实际串联电阻可以是显著不同的(例如。在0.0001至5欧姆范围内)，然而，可以理解，任何使得实际串联电阻相对现有器件的改进，在器件墙栓(wall-plug)和全面效率上具有显著有利效果。
根据进一步的方面，还提供用以形成具有金属氮化物层和掩埋金属接触的半导体器件的工艺。图7至9示出了用以形成具有图2至6形式的嵌入接触的半导体器件的示例工艺步骤。在每个情况中，衬底可以是蓝宝石、玻璃，例如硼硅酸盐或石英玻璃、石英、ZnO、碳化硅、硅或蓝宝石，并且以通常的方式初始清洗，例如使用冲洗玻璃的过氧化氢或氢氧化铵、冲洗硅衬底的氢氟酸；加热ZnO衬底以去除氢氧化物层；或者使用清洗蓝宝石衬底的磷酸；或者如技术人员所知的。衬底可以包括设置或沉积在其上的缓冲层。
使用远程氮等离子增强化学汽相沉积(RPECVD)源，通过在氮气大气中热分解三甲基色氨酸镓，以受激氮类型结合有镓的等离子体顺流，在约500至800摄氏度范围的温度下形成GaN，制造于此表述的具有金属氮化物层(尤其是GaN层)和掩埋金属接触的半导体器件的形成。用以制造掩埋接触半导体器件的在先的技术，使用典型地在约1000-1100摄氏度温度下发生的MOCVD技术。此远程等离子体制造技术的显著优势在于嵌入金属接触在500至800度的操作温度下不分解(金属接触在1000摄氏度以上会蒸发或形成液体水体)，以及在于制造在氮气大气下进行而不是在氨气大气下进行(在随后的制造步骤中，氨会刻蚀嵌入金属接触并且使之恶化)，远程等离子体制造技术在专利申请PCT/AU2003/000598和PCT/AU2005/001483中更详细表述，其全部内容于此并入作为交叉参考。以这个RPECVD方法，形成位于远离反应腔的氮等离子体，并且等离子体中形成的亚稳活性中性氮种类被传送从而投射到衬底上，从而与第一或多个前体反应以在衬底上形成III族金属氮化物膜。活性种类的动能在这点非常低(仅仅有热能)，然而，活性种类的势能可以在6至12eV的范围内。当种类反应形成III族金属氮化物时，亚稳活性中性种类的势能转化成其他能量(动能、热能等)。亚稳活性中性氮种类可以是分子氮[N2 *]的亚稳种类。典型地，借助于氮种类从等离子体获得的动量和/或动能，获得活性中性氮种类的转移。活性中性氮种类可具有势能，优选在约6eV至约9eV范围间，这个是亚稳分子氮种类的势能。活性中性氮种类可与三族金属前体反应以在衬底上形成III族金属氮化物半导体材料。原子氮可与III族金属有机前体种类反应以在衬底形成III族金属有机氮化物半导体材料。
等离子体氮优选由高纯度氮形成，即，具有小于约10ppb(w/w、v/v或mole/mole)的纯度级，或小于约9、8、7、6、5、4、3、2、1、0.5、0.2、0.1、0.05或0.01ppb。由氮等离子体形成的活性中性氮种类具有小于或约等于氮化镓带能量的平均能量。可形成多于一种的活性中性氮种类。活性中性氮种类，或种类之一，可为受激分子氮，以及可以为亚稳分子氮种类。适合的活性氮种类为N2 *(A3∑u +)，其具有约6eV的能量。其他适合的活性氮种类包括N2 *(B3∏g)和N2 *(a1∏g)，其分别具有约7.5eV和8.5eV的能量。这些反应中性种类的一个优势在于他们具有相对低的动能，并且因此是借助于他们的势激发能而不是通过动能对衬底表面进行作用，因此对生长的膜产生较小的损伤。
原子氮也是亚稳的并且经常在等离子体中形成(尽管通常以小数量)，并且具有约11.5eV的能量级。由于原子氮种类趋向具有较高的势能并且当转化成其他能量时(即，当反应形成GaN时)过剩的能量可转化成动能并且会对生长的衬底和半导体膜产生损伤，而优选避免原子氮种类。本发明的工艺优选MBE(分子束外延)，在于在后续工艺中，由于使用相对高的压力，难于控制较高能量种类的制造。相反在本工艺中使用较低的压力(通常约0.1至约5托(Torr))，可以更好地控制高能量种类并且因而带来较小膜损伤。
使用REPCVD方法，金属接触上半导体III族金属氮化物器件可在适合的衬底(例如蓝宝石、玻璃、石英等)上生长。金属接触可从镍、铬、铂、钨或钼、上述金属任一种或多种的合金中选取的一个或多个，或者相对于金属氮化物半导体材料具有良好导电性和熔点高于生长温度(即，约600℃至700℃)的任何其他适合的金属。例如可使用镍铬合金作为金属接触，其是镍和铬的合金，与GaN(或其他III族金属氮化物半导体材料)相比具有良好的导电性并且能经受高温，包括79％镍和21％铬的镍铬合金的导电性具有约1.075×10-6Ω.m的电阻率，其比GaN(～0.001Ω.m)的导电性高几个数量级。
在示例性方案中，通过以下方法，在包括一个或多个导电接触(例如，金属接触例如由镍铬合金或其他适合金属或金属合金形成)的衬底上生长双异质结器件。借助于本领域公知的适合沉积的方法在衬底上形成导电接触，该方法并且包括在沉积导电接触之前图案化衬底以形成适当构造的金属接触或接触。导电缓冲层可以可选择地形成导电接触之上，如技术人员所知。
第一金属氮化物(例如，氮化镓，GaN)在约500℃至约700℃的温度范围下经历约0.5小时至约24小时的时间范围，在导电接触上生长。反应温度可选择地在500至650、500至600、500至580、500至560、500至540、520至700、520至650、520至600、520至580、530至560、535至555、540至550或540至545范围内，并且可在约535、538、540、541、542、543、544、545、546、547、548、549、550、553、555、560、570、580、590、600、625、650、675或约700℃。可选择地，第一层的生长时间可在约0.5至18、0.5至12、0.5至10、0.5至8、0.5至7、0.5至6、0.5至5、0.5至4、0.5至3、0.5至2.5、0.5至2、0.5至1、2至24、2至18、2至12、2至10、2至8、2至6、2至5、2至4、2至3、3至5、3.5至4.5或3.8至4.2小时的范围内，并且可为约2、2.5、3、3.5、4、4.5、5、5.5或约6小时，而依赖于所需的层厚度。这形成在接触上的层(在金属氮化物半导体层之内嵌入或埋入接触)可在氮富足的条件下生长。在这样的富氮条件下，然而，需要注意最小化由高能量氮活性种类的对膜的损伤，该种类会导致低氮膜计量(stoichometry)。
金属氮化物层可以是n型或p型层(下面的讨论将假定n型层，尽管第一层是p型层，下面的表述也已作必要的修正地应用)。对于生长该第一层的反应压力可在0.01托(Torr)至5托(Torr)范围内，或可选择地约0.01至4、0.01至3、0.01至2、0.01至1、0.01至0.5、0.1至5、0.1至4、0.1至3、0.1至2、0.1至1、0.1至0.5、1至5、1至4、1至3、1至2、1至1.5、0.5至2、0.5至1.8、0.5至1.6、0.5至1.5、0.5至1.4、0.5至1.3、0.5至1.2、0.5至1.1、0.5至1、0.7至1.8、0.7至1.6、0.7至1.5、0.7至1.4、0.7至1.3、0.7至1.2、0.7至1.1、0.7至1、0.8至1.8、0.8至1.6、0.8至1.5、0.8至1.4、0.8至1.3、0.8至1.2、0.8至1.1、0.8至1、0.9至1.8、0.9至1.6、0.9至1.5、0.9至1.4、0.9至1.3、0.9至1.2、0.9至1.1、0.9至1、1至1.8、1至1.6、1至1.5、1至1.4、1至1.3、1至1.2或1至1.1托(Torr)，并且可为约0.5、0.6、0.7、0.8、0.9、1.0、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9或约2托(Torr)。
通过将氮流过该前体将用于第一层的金属氮化物前体输送至衬底。示例前体可以是：
用以生长GaN的三甲基色氨酸镓(TMG)；
用以生长AlN的三甲基色氨酸铝(TMAl)；
用以生长InN的三甲基色氨酸铟(TMIn)；
或用以生长例如AlGaN、InGaN和/或AlInGaN的其它半导体材料的这些的组合。也可使用其他镓前体，如技术人员所知。
生长过程中，前体保持在所需操作温度下，典型地其介于“液体”源的熔点和沸点之间，即，对于TMG，温度在约-15.8℃至55.7℃范围内；对于TMAl，温度在约15.4℃至126℃范围内。对于“固态”源，例如TMIn和Cp2Mg，这些可在他们的熔点温度下操作，即，对于TMIn，温度上至88℃(尽管更典型地在约0℃至约50℃的范围内，因为气压数据在该范围内是可以得到的)以及对于Cp2Mg(用于金属氮化物膜的镁掺杂作为p型掺杂)上至176℃(或者更典型地在约0℃至约50℃的范围内)。也可使用其他前体，如技术人员所知，特别是掺杂金属氮化物膜例如氧前体以及其它。
根据需要也可使用其他前体材料。例如通过在材料中引入镁而获得p型掺杂的金属氮化物半导体。还可从Cp2Mg前体获得镁前体。根据需要可选择地使用其他前体材料。
通过穿过前体的气流，将前体输送至衬底。例如该气体可以是氮气，以希望的流速输送，以获得衬底上生长特定膜所需前体浓度。气体流速可在约5至500sccm(标准立方厘米每分钟)，或约5至450、5至400、5至350、5至300、5至250、5至200、5至150、5至100、5至90、5至80、5至70、5至60、5至50、5至40、5至30、5至20、5至15、5至10、10至100、10至90、10至80、10至70、10至60、10至50、10至40、10至30、10至20、10至15、15至20、20至90、20至80、20至70、20至60、20至50、20至40、20至30，并且可为约5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、30、40、50、60、70、80、90或100sccm，是根据需要的，即通常以沉积面积衡量的所需流速，因而较大的沉积面积，需要较大的流速(即，约500sccm或更大的流速是约60cm直径的沉积面积所需要的)。
RPECVD反应器的远程等离子体可以是氮等离子体。氮可通过RPECVD的等离子管以某流速流动，以根据需要调节在衬底表面存在的活性中性氮种类的浓度。通过等离子体管的氮的流速可在约300至1000sccm的范围内，或约400至800、400至700、400至600、400至500、450至700、450至650、450至600、450至550、450至500、500至700、500至650、500至600或500至550sccm，并且根据需要约为300、400、450、500、550、600、650、700、800、900或1000sccm。又，典型地根据沉积面积按比例提高所需流速，例如对于约60cm直径的沉积面积，因此流速提升至或大于30升/分钟(Litres/minute，30000sccm)。
较薄的第二n型金属氮化物层形成在第一层上。该层由化合物半导体材料(例如，AlGaN或InGaN或者其他适合材料)形成。第二层可在比第一层低的温度下生长。在第二层生长过程中反应器温度可在约20℃至约1100℃的范围内，或更典型地对于当前RPECVD系统升至约700℃的温度。可选择地，反应器温度可在约20至700、20至650、20至600、20至550、20至540、20至530、20至520、20至510、20至500、100至700、100至600、100至550、100至525、100至500、250至700、250至650、250至600、250至600、250至550、250至525、250至500、400至700、400至650、400至600、400至550、400至500、500至700、500至650、500至600、500至550、500℃至540℃、505至535、510至530、515至525或515至520℃范围内，并且约为500、505、508、509、510、512、513、514、515、516、517、518、519、520、521、522、523、524、525、528、530、535或540℃。第二层可在约30秒至约3小时的期间生长，或可选择地，在1分钟至3小时、1分钟至2小时、1分钟至1小时、1至30分钟、5分钟至3小时、5分钟至2小时、5分钟至1小时、5至30分钟、5至25、5至20、5至15、10至30、10至25、10至20、10至15分钟的期间生长，以及可以根据需要约为0.5、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、25、30、40、50、60分钟或约1.5、2、2.5或3小时。
在第二层生长过程中反应器压力可高于第一层的生长过程中反应器压力，并且可在约0.01托(Torr)至5托范围内，或可选择地，0.01至4、0.01至3、0.01至2、0.01至1、0.01至0.5、0.1至5、0.1至4、0.1至3、0.1至2、0.1至1、0.1至0.5、1至5、1至4、1至3、1至2、1至1.5、0.5至2、2至5、2至4.5、2至4、2至3.5、2至3、2.5至4、2.5至3.5、2.5至3、2.8至3.5、2.8至3.2托并且可约为2、2.5、2.7、2.8、2.9、3.0、3.1、3.2、3.3、3.4、3.5、3.7、3.8、4.0、4.5或约5托。
在第一和第二层生长间(或在所需任何层之间)，反应器温度可以降低(或增高)。在该温度降低状态，氮流可保持通过远程氮等离子体源的等离子体管中，但没有等离子体出现。在这个状态中，通过等离子体管的氮流可在约400至650sccm的范围内或可选择地在450至600或500至550sccm，并且可为约450、500、550、600或650sccm。在该状态中根据器件中生长另一层所需反应器压力可增大(或可选择地降低)。又，典型地根据沉积面积按比例提高所需流速，例如对于约60cm直径的沉积面积，因此流速提升至或大于30升/分钟(30000sccm)。
接下来，以约500℃至约700℃温度范围下持续约0.5分钟至约3小时之间的时间，在n型层的层上沉积第一p型层。第三层可以是又一化合物半导体材料，并且可包括p型掺杂。反应器温度可选择地在500至650、500至600、500至580、500至560、500至540、500至520、500至510、505至535、510至530、515至525或515至520℃的范围内，并且可以是约500、505、508、509、510、512、513、514、515、516、517、518、519、520，521、522、523、524、525、528、530、535或540℃。温度约为与第二层相同的温度。压力约为与第二层相同的压力。第三层可在比第二层短的周期生长，并且可在约2至15分钟的范围内，或可选择地，在3至15、3至10、3至6、3至5、4至10、4至6分钟，以及可为约2、3、4、5、6、7、8、9、10、12或约15分钟。
在第一p型层上，在相似条件下，如技术人员所知，可选地，可形成一、二、三、四、五或更多的层，以形成可选结类型，例如，结区域中的单一量子阱器件或多量子阱器件。结区域可包括简单的p-n、n-p、p-n-p或n-p-n结，或，在其他方案中，结区域可以是单一量子阱结或多量子阱结。结区域可以包括其中包括具有2、3、4、5、6、7、8、9、10或更多量子阱的多量子阱结。可多于一个结区域，例如存在一、二、三、四、五、六、七、八、九或十或更多结区域。
第二p型层可在第一p型层中生长。反应器温度在约500℃至约700℃、500至650、500至600、500至580、500至560、500至540、505至535、510至530、515至525或515至520℃的温度范围内，并且可以是约500、505、508、509、510、512、513、514、515、516、517、518、519、520、521、522、523、524、525、528、530、535或540℃。反应器压力可在约0.01托(Torr)至5托范围内，或可选择地，0.01至4、0.01至3、0.01至2、0.01至1、0.01至0.5、0.1至5、0.1至4、0.1至3、0.1至2、0.1至1、0.1至0.5、1至5、1至4、1至3、1至2、1至1.5、2至5、2至4.5、2至4、2至3.5、2至3、2.5至4、2.5至3.5、2.5至3、2.8至3.5、2.8至3.2托(Torr)并且可约为2、2.5、2.7、2.8、2.9、3.0、3.1、3.2、3.3、3.4、3.5、3.7、3.8、4.0、4.5或约5托。第二p型层可在约30秒至约3小时的周期生长，或可选择地，1分钟至3小时、1分钟至2小时、1分钟至1小时、1至30分钟、5分钟至3小时、5分钟至2小时、5分钟至1小时、5至30分钟，或者可选择的在5至25、5至20、5至15、10至30、10至25、10至20、10至15分钟，并且根据需要约为0.5、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、25、30、40、50、60分钟或约1.5、2、2.5或3小时。第二p型层可在约与第二n型层相同的时间内生长，并且约是与第二n型层相同的厚度。
最终生长的层可为厚p型金属氮化物层，在约15分钟至约6小时、15分钟至5小时、15分钟至4小时、15分钟至3小时、15分钟至2小时、15分钟至1小时、0.5至6小时、0.5至5、0.5至4、0.5至3、0.5至2、0.5至1、1至6、1至5、1至4、1至3、1至2、2至6小时、3至5、3.5至4.5或3.8至4.2小时的周期生长，并且可在约为0.25(15分钟)、0.5(30分钟)、0.75(45分钟)、1、1.5、2、2.5、3、3.5、4、4.5、5、5.5或约6小时生长。反应器温度可以高于第二p型层的温度，可以在约500℃至约700℃温度范围，或可选择地，500至650、500至600、500至580、500至560、500至540、520至700、520至650、520至600、520至580、520至560、525至555、530至550或530至545、530至540、530至535摄氏度，并且可以是约520、525、530、531、532、533、534、535、536、537、538、539、540、542、544、546、548、550、553、555、560、570、580、600、625、650、675或约700摄氏度。
通过改进层数量、每层类型(n或p型)、每层生长时间、每层前体和/或掺杂，可生长其他器件结构(例如单一或多量子阱结或一些其他类型的半导体结器件)，如技术人员所知。
图7描述了用于半导体器件的工艺，其中第一金属接触嵌入到图3中描述的缓冲层之内。第一金属接触104(例如n型GaN欧姆金属接触)沉积在衬底702(如图9A和9B中所描述)并且经历退火704，如果需要的话。可选择地，然后，掩模层(图10A至11B中的707)，例如机械“遮蔽型”掩模，被应用706，以在进一步处理中掩蔽第一金属接触。使用掩模以确定衬底上对应多个半导体器件形成的多个区域(图10A中的709)，因此，当结构的所需层沉积在衬底上时，可移除掩模以暴露第一金属接触(如图2中描述)以允许易于电连接。然后缓冲层106(例如ZnO-绝缘或n型)沉积708在第一金属接触(如图11A和11B中所描述)。又，如果需要，对金属执行退火。通常，在接触没有被器件层覆盖的时候需要退火步骤(其对于GaN器件必须在氮气大气下执行)，例如嵌入的部分保持未覆盖是用于电接触(如图2中描述)或对于顶p层接触(例如，图2的第二接触114-然而，并非所有这样的电接触或欧姆接触需要退火)当器件随后层的温度设置成与通常金属退火温度相似，并且随后层生长也作用于退火接触。而且，当执行时，退火工艺可以是快速热退火工艺，其中在快速冷却前，器件快速升至退火温度(典型地400-800摄氏度持续1至10秒(典型地约2至5秒)的周期并且在退火温度保持约2至20分钟(典型地约5至10分钟)的周期)，所述快速冷却最少初始化持续数十秒的周期，尽管这个主要会依赖于退火设备可用性而变化，如技术人员所知。
然后在器件有源层的沉积712之后(例如InGaN层、InGaN/GaN多量子阱或单一量子阱层)，在缓冲层上沉积710第一半导体层108。然后第二半导体层112沉积714在结以及第二金属接触(例如n型GaN欧姆金属接触)上，其中第二金属接触沉积716在第二半导体层上，如果需要，金属退火718。可选地，电子阻挡层，例如AlGaN p型层，可在步骤712和714中间沉积718，以阻止电子穿过器件的结区域和在结区域外重组，从而引起要观测的双发射效率。通常电子阻挡层是具有比邻近的结区域具有更高带隙的材料，以及是掺杂的半导体层(即n或p型)，例如，结区域和p型半导体层间的电子阻挡层包括结区域和p型半导体层之间的附加p型层(例如p AlGaN)。
然后移除掩模(如果使用了)以再次暴露第一接触(图12A和12B的104)，其现在埋入(或者嵌入)在多个形成在衬底102上的台面型的半导体器件100之内，并且切割720衬底以形成多个如图2中描述的独立的半导体器件100。最后，第一和第二金属接触以一般方式电连接722，从而进行半导体器件的操作。
掩蔽第一金属接触的可选步骤不执行时，切割步骤后得到的半导体器件不具有为了形成电接触易于暴露的第一金属接触。因此，必须执行附加工艺步骤以实现对整个嵌入的第一接触的电或欧姆接触。这样的附加工艺可包括贯穿制造半导体器件的刻蚀以暴露第一接触，或从衬底剥离整个被制造的器件并且直接从暴露的器件下面接触第一接触。用于从衬底剥离整个制造器件的技术包括激光感应剥离技术，或可包括相对所使用衬底类型的特定技术。例如，在蓝宝石衬底的情况中，在制造半导体器件之前在衬底上初始沉积ZnO层，并且在完成器件制造之后，初始ZnO层会被刻蚀走，从而将被制造的器件从蓝宝石衬底上解除并且暴露用以随后接触的第一金属接触。
不掩蔽接触和以这样的方式形成具有整体嵌入接触的半导体器件的优势在于，如技术人员所知，在膜生长系统中掩模难于起作用，并且如果没有适当的注意，会引起许多问题，例如遮蔽暴露区域、在掩模下发生随后生长层的扩散以及引起掩模边缘区域不清晰。因此，在可能的情况下去除掩蔽步骤是有优势的。
图8描述了与图7的相似的工艺，用以形成具有第一金属接触的半导体器件，其中第一金属接触形成在图6中表述的掺杂半导体层之内，其中相对图7工艺，相似步骤以相同附图标记描述。可选择地，在步骤724中沉积的缓冲层可以如图7中每步骤708的缓冲层(例如，ZnO层-绝缘层或掺杂n或p型层)，或可以是如图6中表述的金属氮化物层。又可选择地，缓冲层沉积步骤724可完全省略，因此第一金属接触直接沉积在衬底上以及第一掺杂半导体层(即如前表述的金属氮化物层)沉积在衬底上在第一接触上，从而在第一半导体层中嵌入第一接触。
示例
使用上面表述的RPECVD方法，金属上氮化镓器件生长在蓝宝石衬底上。在一个示例中，论证了包括5层的双异质结器件。器件生长在蓝宝石衬底上，其具有镍铬合金接触层，在放置到RPECVD生长腔中之前沉积在衬底表面上。镍铬合金是镍和铬的合金，具有高电阻，并且可以经受高温。
在541℃持续四个小时，在约1.3托的反应器压力下，n型GaN层在镍铬合金层上生长。通过氮流以保持在-10℃的以20sccm(标准立方厘米每分钟)的流速的三甲基色氨酸镓(TMG)，用于n型GaN层的前体输送到样本上。经过RPECVD反应器(具有于600sccm速率出现的等离子体)的等离子体管，氮流动，以形成氮活性中性种类，其与TMG反应在镍铬合金层上形成氮化镓。经过100sccm的TMG输送线，TMG和活性中性种类的混合前体由氮流稀释。
其次经过约7分钟的周期，反应器腔体温度降低到约524℃，并且腔体压力减小到约3托。在这个状态过程中，500sccm氮流通过等离子体管保持而没有等离子体出现。即使在没有等离子体的情况下保持氮流的优势在于最小化了膜的氮蒸发，其可在特定真空条件下发生。反应器腔体中的温度降低以允许InGaN的生长。通常，由于铟成分非常容易分离，并且在另一方面不容易结合于膜中，InGaN层需要比GaN低的生长温度。
然后在3托压力下并且在517℃的温度下，持续10分钟在n型GaN层上沉积n型AlGaN层。分别以16sccm和15sccm的流速，使用TMG和三甲基色氨酸铝(TMAl)前体。TMG又保持在-10℃的温度以及TMAl保持在25℃的温度。经过等离子体管(以等离子体)的氮流速为500sccm。
第三层是在518℃温度下并且在3托压力下经历5分钟生长的p型InGaN层。使用的前体是TMG和三甲基色氨酸铟(TMIn)，每个流速都是10sccm。p型掺杂是来自保持23℃具有10sccm流速的Cp2Mg前体的镁(Mg)。经过等离子体管(以等离子体)的氮流速为600sccm。
再次层是在520℃温度下并且在3托压力下经历15分钟生长的p型AlGaN层。使用的前体是TMG和TMAI以及用作Mg p型掺杂的Cp2Mg，分别以16sccm、15sccm和40sccm的速率。经过等离子体管(以等离子体)的氮流速为500sccm。
最终层(对于这一实例来讲)是在534℃温度下并且在3托压力下经历2小时生长的p型GaN层。使用的前体是TMG和用作Mg p型掺杂的Cp2Mg，分别以16sccm和50sccm的速率。经过等离子体管(以等离子体)的氮流速为500sccm。
最终器件的总厚度约为800nm，厚度显示RPECVD系统的生长速度是为约每小时125nm。
图13示出了来自双异质结GaN结构的室温光致发光的图，该结构是如上述每个示例生长形成在镍铬合金层上。图清楚地示出了可见光和约372nm集中的紫外光的强烈发光。可见发射是由于在生长工艺中植入膜中的污染，其可以是碳、氢、氧或水中的任何一个或多个，虽然在文献中关于这个污染精确特性仍存在争论。通过在最小化了这些污染可能性的环境中生长器件，缺陷污染可有利地最小化。
还可在嵌入镍铬合金层和器件顶层之间形成电互连，并且形成器件是导电的并且从结发射光。
可以理解，半导体器件和表述的和/或图示的用于其制造的工艺，至少实质上提供了具有嵌入/埋入接触的金属氮化物半导体器件。
半导体器件和于此表述的和/或图中示出的用于其制造的工艺，仅仅通过示例的方式示出并且不限制本发明的范围。除非另外明确表述的，半导体器件和用于其制造的工艺的各个方面，可进行改进，或可以替换，因此，已知等价物，或者诸如未来发展的还未知的替换物或诸如未来发现可接受的替换物。当仍然在发明权利要求范围和精神之内，由于潜在应用的范围很大，并且由于意指本半导体器件和用于其制造的工艺适合应用于许多这样的变化，还可以为了多种应用改进半导体器件和用于其制造的工艺。

Claims (28)

1、一种半导体器件，包括：
衬底；
第一接触；
在该衬底上沉积的第一层掺杂半导体材料；
在该第一层上沉积的半导体结区域；
在该结区域上沉积的第二层掺杂半导体材料，该第二层具有与该第一层半导体掺杂极性相反的半导体掺杂极性；以及
第二接触；
其中该第二接触与该第二层电通信，以及该第一接触嵌入到该半导体器件之内在该衬底和该结区域之间并且与该第一层电通信。
2、根据权利要求1所述的器件，其中该第一和第二半导体材料层是半导体氮化物层。
3、根据权利要求2所述的器件，其中该半导体氮化物层是选自GaN、AlGaN和InGaN半导体氮化物。
4、根据权利要求1所述的器件，其中该第一接触是嵌入到该第一半导体层之内的。
5、根据权利要求1所述的器件，进一步包括该衬底和该第一半导体层之间的缓冲层，其中该第一接触嵌入到该缓冲层之内。
6、根据权利要求5所述的器件，其中该缓冲层是使得串联电阻降低的缓冲层。
7、根据权利要求5或权利要求6所述的器件，其中该缓冲层是选自由绝缘缓冲层或有源半导体缓冲层构成的组。
8、根据权利要求5至7的任一权利要求所述的器件，其中该有源半导体缓冲层包括n型或p型半导体。
9、根据权利要求8所述的器件，其中该有源半导体缓冲层包括氮化物半导体。
10、根据权利要求8所述的器件，其中该绝缘缓冲层是由ZnO形成。
11、一种由半导体氮化物材料形成的嵌入接触半导体器件，包括：
衬底；
在该衬底上的至少一个第一接触；
第一半导体氮化物层，其中第一接触嵌入在第一层中并且与该第一层电通信；
邻近该第一半导体层的结区域；
邻近该结区域的第二半导体氮化物层；
邻近该第二半导体层并且与该第二层电通信的第二接触；
其中该第一和第二接触通过该结区域电互连。
12、一种嵌入接触金属氮化物半导体器件，包括：
衬底；
在该衬底上沉积的第一金属氮化物层；
至少形成在该第一金属氮化物层上的第一接触；
在该第一金属氮化物层上沉积的第二金属氮化物层，封住至少部分该第一接触；
在该第二金属氮化物层上沉积的半导体结区域；
在该结区域上沉积的第三金属氮化物层，该第三金属氮化物层具有与该第一和第二金属氮化物层半导体掺杂极性相反的半导体掺杂极性；以及
第二接触与该第三金属氮化物层电通信。
13、根据权利要求1至12任一权利要求所述的器件，其中该衬底是硼硅酸盐玻璃、石英玻璃、蓝宝石、石英、ZnO、碳化硅或硅。
14、根据权利要求1至12任一权利要求所述的器件，其中该器件是GaN蓝光LED、GaN基蓝光LED、GaN蓝激光二极管或GaN基蓝激光二极管。
15、一种形成嵌入接触半导体氮化物器件的工艺，包括步骤：
提供衬底，包括至少一个第一接触；
掩盖该第一接触的第一部分以暴露包括该第一接触的第二部分的至少一个器件区域；
在该器件区域中的该第一接触的该第二部分上形成第一半导体氮化物层从而在该第一层中嵌入该第一接触；
在该第一层上形成结；
在该结上形成第二半导体氮化物层；
在该第二层上形成第二接触；以及
移除该掩模从而暴露该第一接触的该第一部分。
16、一种形成嵌入接触的半导体氮化物器件的工艺，包括步骤：
提供衬底，包括至少一个第一接触；
在该第一接触上形成第一半导体氮化物层从而在该第一层中嵌入该第一接触；
在该第一层上形成结；
在该结上形成第二半导体氮化物层；以及
在该第二层上形成第二接触。
17、根据权利要求15或权利要求16所述的工艺，其中该第一和第二半导体氮化物层是选自GaN、AlGaN和InGaN半导体氮化物。
18、根据权利要求17所述的工艺，其中该第一半导体氮化物层是n型半导体氮化物层以及该第二半导体氮化物层是p型半导体氮化物层，或者该第一半导体氮化物层是p型半导体氮化物层以及该第二半导体氮化物层是n型半导体氮化物层。
19、根据权利要求15至18的任一权利要求所述的工艺，其中该第一和第二半导体氮化物层是在约500至800摄氏度的温度范围中形成。
20、根据权利要求15至18的任一权利要求所述的工艺，其中该半导体氮化物层是在氮气大气下通过远程等离子体制造技术形成。
21、根据权利要求15至17的任一权利要求所述的工艺，进一步包括在形成至少一个第一接触前在该衬底上形成缓冲层的步骤，从而该第一接触形成在该缓冲层上。
22、根据权利要求15至17的任一权利要求所述的工艺，进一步包括在形成至少一个第一接触后在该衬底上形成缓冲层的步骤，从而该第一接触嵌入该缓冲层中。
23、根据权利要求20或权利要求22所述的工艺，其中该缓冲层是绝缘缓冲层或掺杂缓冲层。
24、根据权利要求23所述的工艺，其中该缓冲层是n型或p型半导体层。
25、根据权利要求22至24的任一权利要求所述的工艺，其中该缓冲层是由减小该半导体氮化物器件的串联电阻的材料形成。
26、根据权利要求22至25的任一权利要求所述的工艺，其中该缓冲层是由ZnO形成的。
27、一种实质上于此表述的参考在附图和/或示例中表述的任何一个发明实施例的嵌入接触半导体器件。
28、一种用于形成实质上于此表述的参考在附图和/或示例中表述的任何一个发明实施例的嵌入接触半导体器件的工艺。
CNA200810214758XA 2007-07-20 2008-07-18 用于氮化物基膜以及其制造的掩埋接触器件 Pending CN101604665A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AU2007903940 2007-07-20
AU2007903940A AU2007903940A0 (en) 2007-07-20 Buried contact devices for a nitride-based films and manufacture thereof

Publications (1)

Publication Number Publication Date
CN101604665A true CN101604665A (zh) 2009-12-16

Family

ID=39884395

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200810214758XA Pending CN101604665A (zh) 2007-07-20 2008-07-18 用于氮化物基膜以及其制造的掩埋接触器件

Country Status (12)

Country Link
US (1) US20090020768A1 (zh)
EP (1) EP2017884A3 (zh)
JP (1) JP2009044149A (zh)
KR (1) KR20090009761A (zh)
CN (1) CN101604665A (zh)
AU (1) AU2008203209A1 (zh)
BR (1) BRPI0805314A2 (zh)
CA (1) CA2638191A1 (zh)
RU (1) RU2394305C2 (zh)
SG (1) SG149774A1 (zh)
TW (1) TW200915476A (zh)
ZA (1) ZA200806479B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623585A (zh) * 2011-01-26 2012-08-01 Lg伊诺特有限公司 发光器件
CN107293629A (zh) * 2017-07-31 2017-10-24 广东工业大学 一种紫外led外延芯片倒装结构及其制作方法
CN109216442A (zh) * 2018-09-11 2019-01-15 苏州汉骅半导体有限公司 半导体结构制造方法
CN109791952A (zh) * 2016-08-08 2019-05-21 阿托梅拉公司 包含具超晶格的共振隧穿二极管结构的半导体器件及相关方法
CN114096779A (zh) * 2018-12-21 2022-02-25 京瓷Sld激光公司 光纤传送的激光诱导白光系统
CN114204414A (zh) * 2021-11-16 2022-03-18 深圳市德明利光电有限公司 一种光学路径可控高导热、低电阻的vcsel制作方法及vcsel
US11788699B2 (en) 2018-12-21 2023-10-17 Kyocera Sld Laser, Inc. Fiber-delivered laser-induced dynamic light system
US11817675B1 (en) 2009-05-29 2023-11-14 Kyocera Sld Laser, Inc. Laser device for white light
US11884202B2 (en) 2019-01-18 2024-01-30 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system
US11973308B2 (en) 2015-08-19 2024-04-30 Kyocera Sld Laser, Inc. Integrated white light source using a laser diode and a phosphor in a surface mount device package

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070240631A1 (en) * 2006-04-14 2007-10-18 Applied Materials, Inc. Epitaxial growth of compound nitride semiconductor structures
US20080092819A1 (en) * 2006-10-24 2008-04-24 Applied Materials, Inc. Substrate support structure with rapid temperature change
US20080314311A1 (en) * 2007-06-24 2008-12-25 Burrows Brian H Hvpe showerhead design
US20090149008A1 (en) * 2007-10-05 2009-06-11 Applied Materials, Inc. Method for depositing group iii/v compounds
US20090194026A1 (en) * 2008-01-31 2009-08-06 Burrows Brian H Processing system for fabricating compound nitride semiconductor devices
JP4247413B1 (ja) * 2008-03-19 2009-04-02 株式会社 東北テクノアーチ デバイスの製造方法
US20100139554A1 (en) * 2008-12-08 2010-06-10 Applied Materials, Inc. Methods and apparatus for making gallium nitride and gallium aluminum nitride thin films
CA2653581A1 (en) 2009-02-11 2010-08-11 Kenneth Scott Alexander Butcher Migration and plasma enhanced chemical vapour deposition
US8110889B2 (en) * 2009-04-28 2012-02-07 Applied Materials, Inc. MOCVD single chamber split process for LED manufacturing
US20110079251A1 (en) * 2009-04-28 2011-04-07 Olga Kryliouk Method for in-situ cleaning of deposition systems
CN102414797A (zh) * 2009-04-29 2012-04-11 应用材料公司 在HVPE中形成原位预GaN沉积层的方法
US20110104843A1 (en) * 2009-07-31 2011-05-05 Applied Materials, Inc. Method of reducing degradation of multi quantum well (mqw) light emitting diodes
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
KR20120055580A (ko) * 2009-08-03 2012-05-31 뉴포트 코포레이션 유전체 코팅을 이용한 고출력 ｌｅｄ 디바이스 아키텍처 및 제조 방법
KR20120090996A (ko) * 2009-08-27 2012-08-17 어플라이드 머티어리얼스, 인코포레이티드 인-시튜 챔버 세정 후 프로세스 챔버의 제염 방법
US20110064545A1 (en) * 2009-09-16 2011-03-17 Applied Materials, Inc. Substrate transfer mechanism with preheating features
US20110076400A1 (en) * 2009-09-30 2011-03-31 Applied Materials, Inc. Nanocrystalline diamond-structured carbon coating of silicon carbide
CN102414846A (zh) * 2009-10-07 2012-04-11 应用材料公司 用于led制造的改良多腔室分离处理
US20110204376A1 (en) * 2010-02-23 2011-08-25 Applied Materials, Inc. Growth of multi-junction led film stacks with multi-chambered epitaxy system
US20110207256A1 (en) * 2010-02-24 2011-08-25 Applied Materials, Inc. In-situ acceptor activation with nitrogen and/or oxygen plasma treatment
US9076827B2 (en) 2010-09-14 2015-07-07 Applied Materials, Inc. Transfer chamber metrology for improved device yield
KR101935755B1 (ko) * 2010-12-20 2019-01-04 토소가부시키가이샤 금속 갈륨 침투 질화갈륨 성형물 및 이의 제조방법
RU2479070C2 (ru) * 2011-02-03 2013-04-10 Государственное образовательное учреждение высшего профессионального образования "Российский университет дружбы народов" (РУДН) Светодиодный источник света
US8143147B1 (en) 2011-02-10 2012-03-27 Intermolecular, Inc. Methods and systems for forming thin films
US20120267658A1 (en) * 2011-04-20 2012-10-25 Invenlux Limited Large-area light-emitting device and method for fabricating the same
US9419182B2 (en) 2012-01-05 2016-08-16 Micron Technology, Inc. Solid-state radiation transducer devices having at least partially transparent buried-contact elements, and associated systems and methods
RU2512742C1 (ru) * 2012-12-06 2014-04-10 Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" Биполярный транзистор
JP2015177132A (ja) * 2014-03-17 2015-10-05 ウシオ電機株式会社 半導体発光素子及びその製造方法
WO2017201363A1 (en) * 2016-05-20 2017-11-23 Lumileds Llc Methods for using remote plasma chemical vapor deposition (rp-cvd) and sputtering deposition to grow layers in light emitting devices
KR102582394B1 (ko) 2016-08-30 2023-09-26 삼성디스플레이 주식회사 반도체 장치
EP4071835A1 (en) * 2017-11-07 2022-10-12 Gallium Enterprises Pty Ltd Buried activated p-(al,in)gan layers
WO2019180513A1 (en) * 2018-03-19 2019-09-26 King Abdullah University Of Science And Technology Iii-nitride optoelectronic devices and method of production
KR20200049026A (ko) * 2018-10-31 2020-05-08 엘지이노텍 주식회사 표면발광 레이저소자 및 이를 포함하는 발광장치
US20210074880A1 (en) * 2018-12-18 2021-03-11 Bolb Inc. Light-output-power self-awareness light-emitting device
DE102019112762A1 (de) * 2019-05-15 2020-11-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit vergrabenen dotierten bereichen und verfahren zur herstellung eines bauelements
RU196426U1 (ru) * 2019-12-27 2020-02-28 федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет ИТМО" (Университет ИТМО) Прозрачный гетеропереход на основе оксидов
CN115881866B (zh) * 2023-03-03 2023-05-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4378629A (en) * 1979-08-10 1983-04-05 Massachusetts Institute Of Technology Semiconductor embedded layer technology including permeable base transistor, fabrication method
US4292730A (en) * 1980-03-12 1981-10-06 Harris Corporation Method of fabricating mesa bipolar memory cell utilizing epitaxial deposition, substrate removal and special metallization
JPH04258182A (ja) * 1991-02-12 1992-09-14 Mitsubishi Electric Corp 半導体発光装置
US5905275A (en) * 1996-06-17 1999-05-18 Kabushiki Kaisha Toshiba Gallium nitride compound semiconductor light-emitting device
DE19715572A1 (de) * 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
JP2000058918A (ja) * 1998-08-07 2000-02-25 Murata Mfg Co Ltd 半導体発光素子
US6222207B1 (en) * 1999-05-24 2001-04-24 Lumileds Lighting, U.S. Llc Diffusion barrier for increased mirror reflectivity in reflective solderable contacts on high power LED chip
JP2001261498A (ja) * 2000-03-24 2001-09-26 Nikon Corp ＧａＮ系結晶成長用基板およびその用途
US6410940B1 (en) * 2000-06-15 2002-06-25 Kansas State University Research Foundation Micro-size LED and detector arrays for minidisplay, hyper-bright light emitting diodes, lighting, and UV detector and imaging sensor applications
JP2003008143A (ja) * 2001-06-18 2003-01-10 Sony Corp マルチビーム半導体レーザ素子
DE10203801A1 (de) * 2002-01-31 2003-08-21 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zu dessen Herstellung
AUPS240402A0 (en) 2002-05-17 2002-06-13 Macquarie Research Limited Gallium nitride
WO2006034540A1 (en) 2004-09-27 2006-04-06 Gallium Enterprises Pty Ltd Method and apparatus for growing a group (iii) metal nitride film and a group (iii) metal nitride film
KR100631133B1 (ko) * 2005-05-31 2006-10-02 삼성전기주식회사 수직구조 질화물계 반도체 발광 다이오드
JP2007221029A (ja) * 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法
JP2008283028A (ja) * 2007-05-11 2008-11-20 Fuji Xerox Co Ltd 面発光型半導体レーザ、面発光型半導体レーザの製造方法、モジュール、光源装置、情報処理装置、光送信装置、光空間伝送装置および光空間伝送システム。
KR20070118064A (ko) * 2007-11-24 2007-12-13 (주)제네라이트테크놀러지 매립전극 발광다이오드

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11817675B1 (en) 2009-05-29 2023-11-14 Kyocera Sld Laser, Inc. Laser device for white light
CN102623585A (zh) * 2011-01-26 2012-08-01 Lg伊诺特有限公司 发光器件
CN102623585B (zh) * 2011-01-26 2016-12-14 Lg伊诺特有限公司 发光器件
US11973308B2 (en) 2015-08-19 2024-04-30 Kyocera Sld Laser, Inc. Integrated white light source using a laser diode and a phosphor in a surface mount device package
CN109791952A (zh) * 2016-08-08 2019-05-21 阿托梅拉公司 包含具超晶格的共振隧穿二极管结构的半导体器件及相关方法
CN107293629A (zh) * 2017-07-31 2017-10-24 广东工业大学 一种紫外led外延芯片倒装结构及其制作方法
CN109216442A (zh) * 2018-09-11 2019-01-15 苏州汉骅半导体有限公司 半导体结构制造方法
CN114096779A (zh) * 2018-12-21 2022-02-25 京瓷Sld激光公司 光纤传送的激光诱导白光系统
US11788699B2 (en) 2018-12-21 2023-10-17 Kyocera Sld Laser, Inc. Fiber-delivered laser-induced dynamic light system
US11862940B2 (en) 2018-12-21 2024-01-02 Kyocera Sld Laser, Inc. Fiber delivered laser induced white light system
US11884202B2 (en) 2019-01-18 2024-01-30 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system
CN114204414A (zh) * 2021-11-16 2022-03-18 深圳市德明利光电有限公司 一种光学路径可控高导热、低电阻的vcsel制作方法及vcsel

Also Published As

Publication number Publication date
SG149774A1 (en) 2009-02-27
US20090020768A1 (en) 2009-01-22
RU2394305C2 (ru) 2010-07-10
CA2638191A1 (en) 2009-01-20
TW200915476A (en) 2009-04-01
EP2017884A2 (en) 2009-01-21
ZA200806479B (en) 2009-04-29
RU2008129818A (ru) 2010-01-27
KR20090009761A (ko) 2009-01-23
AU2008203209A1 (en) 2009-02-05
EP2017884A3 (en) 2011-03-23
JP2009044149A (ja) 2009-02-26
BRPI0805314A2 (pt) 2009-07-28

Similar Documents

Publication Publication Date Title
CN101604665A (zh) 用于氮化物基膜以及其制造的掩埋接触器件
CN101896997B (zh) 半导体基板、半导体基板的制造方法及电子器件
CN101896998B (zh) 半导体基板、半导体基板的制造方法及电子器件
TW201125162A (en) Photonic device and method of making the same
CN109585592B (zh) p-BN/i-AlGaN/n-AlGaN的紫外探测器及制作方法
TW201834142A (zh) 具有整合式夾鉗二極體之橫向高電子遷移率電晶體
US11094843B2 (en) High voltage photovoltaics integrated with light emitting diode containing zinc oxide containing layer
TW201133556A (en) Method for fabricating compound semiconductor crystal and electronic device, and semiconductor substrate
JPH1032347A (ja) 窒素−３族元素化合物半導体発光素子
CN111739989A (zh) AlGaN基深紫外LED外延片及制备方法
CN105720154B (zh) 一种led外延片及其制造方法
WO2009152207A2 (en) Zinc oxide alloys and devices including the same
KR101618832B1 (ko) 반도체 소자
KR20130068448A (ko) 발광다이오드
KR20130022088A (ko) 반도체 기판, 이를 이용한 발광소자 및 그 제조방법
WO2010085754A1 (en) Semiconductor devices having dopant diffusion barriers
TWI469389B (zh) 垂直式固態發光元件之製程
US9680055B2 (en) Hetero-substrate, nitride-based semiconductor light emitting device, and method for manufacturing the same
JP4041906B2 (ja) 半導体発光素子
US20230022774A1 (en) Manufacturing method for semiconductor element, and semiconductor device
CN102593279A (zh) 制造发光二极管的方法和由此制造的发光二极管
KR101397097B1 (ko) Ｌｅｄ용 기판 제작 방법
US8680554B2 (en) Epitaxial structure and method for making the same
US20230039342A1 (en) Heteroepitaxial growth method of compound semiconductor materials on multi-oriented semiconductor substrates and devices
JP3639275B2 (ja) ｐ形リン化硼素半導体層の製造方法、化合物半導体素子及び発光ダイオード

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20091216