KR20130022088A - 반도체 기판, 이를 이용한 발광소자 및 그 제조방법 - Google Patents
반도체 기판, 이를 이용한 발광소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20130022088A KR20130022088A KR1020110084832A KR20110084832A KR20130022088A KR 20130022088 A KR20130022088 A KR 20130022088A KR 1020110084832 A KR1020110084832 A KR 1020110084832A KR 20110084832 A KR20110084832 A KR 20110084832A KR 20130022088 A KR20130022088 A KR 20130022088A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- substrate
- graphene
- light emitting
- emitting device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 239000000758 substrate Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims description 29
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 75
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 73
- 239000010409 thin film Substances 0.000 claims abstract description 41
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 145
- 239000002356 single layer Substances 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000010408 film Substances 0.000 claims description 20
- 239000011888 foil Substances 0.000 claims description 11
- 230000007547 defect Effects 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 7
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 5
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 125000004432 carbon atom Chemical group C* 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
반도체 기판, 이를 이용한 발광소자 및 그 제조방법이 개시된다. 개시된 반도체 기판은 기판; 상기 기판 상에 형성된 것으로, 상기 기판 표면을 노출하는 다수의 결함을 가지는 데미지 그래핀층(damaged graphene layer); 상기 데미지 그래핀층 상에 형성된 반도체 박막층;을 포함한다.
Description
본 개시는 반도체 기판, 발광소자 및 그 제조방법에 관한 것이다.
질화물 반도체는 열적, 화학적으로 안정하고, 자외선 영역부터 적색광 범위까지 넓은 파당 대역의 빛을 생성할 수 있어 발광소자(Light emitting device; LED)나 고전력 소자(high power device)등을 제작할 때 널리 사용되는 물질이다.
그러나, 질화물 반도체, 예를 들어, GaN 박막은 동종 기판의 부재로 인해 사파이어(Sapphire), 실리콘 카바이드(SiC), 실리콘(Si) 기판 등 이종 기판에서 성장되고 있는 실정이다. 이렇게 이종 기판에서 성장을 하기 때문에 격자 상수의 불일치(mismatch)에 의해 많은 결함이 발생하고, 열팽창 계수(coefficient of thermal expansion: CTE)의 불일치로 인해 웨이퍼의 보우(bow)가 커져, 심한 경우 균열(crack)이 생기거나 웨이퍼 자체가 깨지는 현상이 발생된다.
이를 극복하기 위해, GaN과 Si간의 격자상수 불일치나 열팽창 계수의 불일치에 의한 결함, 균열 발생을 완화시키도록, AlN, AlGaN과 같은 물질로 두꺼운 버퍼층을 성장하는 방법 등이 제시되고 있다. 즉, 실리콘 기판 상에 GaN 박막을 성장시킬 때, Si 기판과의 열팽창 계수 차이로 인해 냉각 중 GaN 층에 열 인장 응력(thermal tensile stress)가 생성되고, 이 열 인장 응력이 임계점을 넘게 되면 크랙이 발생되는데, 두꺼운 버퍼층을 이용하여 성장 및 냉각 중 발생하는 스트레스를 제어하는 방법이다.
본 개시는 균열, 결함이 적고 양호한 품질의 반도체 박막을 형성할 수 있는 반도체 기판, 이를 이용한 발광소자 및 그 제조방법을 제시하고자 한다.
일 유형에 따르는 반도체 기판은 기판; 상기 기판 상에 형성된 것으로, 상기 기판 표면을 노출하는 다수의 결함을 가지는 데미지 그래핀층(damaged graphene layer); 상기 데미지 그래핀층 상에 형성된 반도체 박막층;을 포함한다.
상기 반도체 박막층은 GaN을 포함하여 이루어질 수 있다.
상기 반도체 박막층은 불순물로 도핑될 수 있다.
일 유형에 따르는 발광소자는 다수의 결함을 가지는 데미지 그래핀층(damaged graphene layer); 상기 데미지 그래핀층 상에 형성된 반도체 박막층; 상기 반도체 박막층 위에 형성된 것으로, 제1형 불순물로 도핑된 제1형 반도체층; 상기 제1형 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 것으로, 제2형 불순물로 도핑된 제2형 반도체층; 상기 제1형 반도체층과 상기 제2형 반도체층 각각에 전압을 인가하기 위해 마련된 제1전극 및 제2전극;을 포함한다.
상기 제1전극은 상기 제1형 반도체층 위에 형성되고, 상기 제2전극은 상기 제2형 반도체층 위에 형성될 수 있다.
또는, 상기 제1전극은 상기 데미지 그래핀층의 하면에 형성되고, 상기 제2전극은 상기 제2형 반도체층 위에 형성될 수 있다.
상기 반도체 박막층은 제1형 불순물로 도핑될 수 있다.
일 유형에 따르는 발광소자 제조방법은 기판 상에, 상기 기판 표면을 노출하는 다수의 결함을 가지는 데미지 그래핀층(damaged graphene layer)을 형성하는 단계; 상기 데미지 그래핀층을 덮는 반도체 박막층을 형성하는 단계; 상기 반도체 박막층 위로 제1형 불순물이 도핑된 제1형 반도체층을 형성하는 단계; 상기 제1형 반도체층 위에 활성층을 형성하는 단계; 상기 활성층 위로 제2형 불순물이 도핑된 제2형 반도체층을 형성하는 단계;를 포함한다.
상기 데미지 그래핀층을 형성하는 단계는 그래핀 단층막(graphene monolayer)을 상기 기판 상에 전사하는 단계; 상기 그래핀 단층막을 산소 플라즈마(O2 Plasma) 처리하는 단계;를 포함할 수 있다.
상기 그래핀 단층막을 상기 기판 상에 전사하는 단계는, 금속박(foil) 위에 순차적으로 상기 그래핀 단층막과 보호막이 형성된 전사필름을 형성하는 단계; 상기 전사필름으로부터 상기 금속박을 제거하는 단계; 상기 금속박이 제거된 전사필름을, 상기 그래핀 단층막이 상기 기판 면에 마주하도록 상기 기판상에 배치하는 단계; 상기 보호막을 제거하는 단계를 포함할 수 있다.
상기 금속박은 Cu 또는 Ni를 포함할 수 있으며, 상기 보호막은 PMMA(polymethyl methacrylate)를 포함할 수 있다.
상기 데미지 그래핀층을 형성하는 단계는 상기 기판 상에 금속층을 형성하는 단계; 상기 금속층 위로 그래핀 단층막을 형성하는 단계; 상기 금속층을 제거하는 단계;를 포함할 수 있다.
상술한 반도체 기판은 기판과 반도체 박막 사이에 그래핀을 도입하고, 그래핀의 유연성(flexibility), 열팽창계수 특성을 이용하여 기판과 반도체 박막 간의 스트레스를 완화시키고 있다. 따라서, 고품질 질화물 반도체 형성을 위한 템플릿으로 사용될 수 있으며, 이를 이용하여 고효율, 고신뢰성을 가지는 전자소자, 발광소자를 형성할 수 있다.
도 1은 실시예에 따른 반도체 기판의 개략적인 구조를 보이는 단면도이다.
도 2는 실시예에 따른 발광소자의 개략적인 구조를 보이는 단면도이다.
도 3은 다른 실시예에 따른 발광소자의 개략적인 구조를 보이는 단면도이다.
도 4a 내지 도 4f는 실시예에 따른 발광소자 제조방법을 설명하는 도면들이다.
도 5는 기판 상에 그래핀 단층막을 전사하는 방법을 설명하는 도면이다.
<도면의 주요 부분에 대한 부호설명>
100...반도체 기판 110...기판
130...데미지 그래핀층 130'...그래핀 단층막
140...반도체 박막층 150...제1형 반도체층
160...활성층 170...제2형 반도체층
180...제1전극 190...제2전극
200, 201, 202...발광소자
도 2는 실시예에 따른 발광소자의 개략적인 구조를 보이는 단면도이다.
도 3은 다른 실시예에 따른 발광소자의 개략적인 구조를 보이는 단면도이다.
도 4a 내지 도 4f는 실시예에 따른 발광소자 제조방법을 설명하는 도면들이다.
도 5는 기판 상에 그래핀 단층막을 전사하는 방법을 설명하는 도면이다.
<도면의 주요 부분에 대한 부호설명>
100...반도체 기판 110...기판
130...데미지 그래핀층 130'...그래핀 단층막
140...반도체 박막층 150...제1형 반도체층
160...활성층 170...제2형 반도체층
180...제1전극 190...제2전극
200, 201, 202...발광소자
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다.
도 1은 실시예에 따른 반도체 기판(100)의 개략적인 구조를 보이는 단면도이다.
도 1을 참조하면, 반도체 기판(100)은 기판(110)과, 기판(110) 상에 형성된 데미지 그래핀층(damaged graphene layer)(130)과, 데미지 그래핀층(130) 상에 형성된 반도체 박막층(140)을 포함한다.
기판(110)으로는 실리콘(Si) 기판, 실리콘 카바이드(SiC) 기판, 사파이어(Sapphire) 기판이 채용될 수 있다.
데미지 그래핀층(130)은 반도체 박막층(140)과 기판(110)과의 격자 상수 불일치, 열팽창 계수 불일치에 의한 스트레스를 줄여, 양호한 품질의 반도체 박막층(140)을 구현하기 위해 도입된 것으로, 기판(110) 면을 드러내는 다수의 데미지(damage)(d)을 가지는 그래핀(graphene)으로 이루어진다.
그래핀(graphene)은 탄소로 이루어진 육방정계(hexagonal) 단층 구조물로서, 복수개의 탄소원자들이 서로 공유결합으로 연결되어 이차원 구조의 탄소 육각망면, 즉 벌집 구조의 2차원 박막을 형성한 폴리시클릭 방향족 분자를 의미한다. 이러한 공유결합으로 연결된 탄소원자들은 기본 반복단위로서 6원환을 형성하나, 5원환 및/또는 7원환을 더 포함하는 것도 가능하다. 따라서 그래핀은 서로 공유결합된 탄소원자들(통상 sp2 결합)의 단일층으로서 보이게 된다. 그래핀은 다양한 구조를 가질 수 있으며, 이와 같은 구조는 그래핀 내에 포함될 수 있는 5원환 및/또는 7원환의 함량에 따라 달라질 수 있다.
일반적으로 2차원 물질은 열역학적으로 불안정하여 자연스러운 형태로 존재할 수 없다고 생각되어 왔으나, 한 층의 그래핀은 매우 안정적이며 결정성이 뛰어나다는 것이 밝혀졌다. 이러한 그래핀은 안정적인 2차원 결정 구조에 의해 수분과 같은 외부 환경에 대해 강한 특성을 지니며, 또한, 우수한 투광성과 저항이 거의 없는 특징적인 전하이동 성질에 의해 전자소자 및 광학 분야에서 각광받는 소재이다.
데미지 그래핀층(130)은 이러한 그래핀에 기판(110) 면을 드러내는 다수의 데미지(d)을 형성하여, 기판(110) 면으로부터 반도체 박막층(140)이 성장될 수 있도록 마련되는 것이다. 도면상, 다수의 데미지(d)는 일정한 크기, 간격으로 도시되어 있으나 이는 예시적인 것이며, 랜덤한 크기 및 분포로 형성될 수 있다.
반도체 박막층(140)은 데미지 그래핀층(130)을 덮는 형태로 마련되며, 질화물 반도체, 예를 들어, GaN을 포함할 수 있다. 반도체 박막층(140)은 도전성을 갖도록 소정 불순물로 도핑될 수 있다.
반도체 박막층(140)은 고온 성장 공정 및 냉각 공정시, 기판(110)과의 열팽창 계수 불일치에 의한 스트레스를 데미지 그래핀층(140)이 완화하게 되어, 결함이 적은 양호한 품질을 갖게 된다.
상술한 구조의 반도체 기판(110)은 이종 접합 트랜지스터(HBT), 고전자 이동도 트랜지스터 (HEMT), 금속전계효과 트랜지스터(MESFET) 등의 전자소자나 짧은 파장대의 빛을 발생하는 레이저 다이오드(LD), 발광 다이오드(LED) 등의 발광소자 형성을 위한 템플릿으로 활용될 수 있다.
도 2는 실시예에 따른 발광소자(201)의 개략적인 구조를 보이는 단면도이다.
발광소자(201)는 다수의 데미지(damage)(d)를 가지는 데미지 그래핀층(130), 데미지 그래핀층(130) 상에 형성된 반도체 박막층(140), 반도체 박막층(140) 위에 형성된 것으로, 제1형 불순물로 도핑된 제1형 반도체층(150), 제1형 반도체층(150) 위에 형성된 활성층(160), 활성층(160) 위에 형성된 것으로, 제2형 불순물로 도핑된 제2형 반도체층(170), 제1형 반도체층(150)과 제2형 반도체층(170) 각각에 전압을 인가하기 위해 마련된 제1전극(180) 및 제2전극(190)을 포함한다.
데미지 그래핀층(140)의 하부에는 기판(110)이 구비될 수 있으며, 기판(110)은 필요에 따라 제거될 수도 있다.
제1형 반도체층(150)은 질화물, 예를 들어, GaN을 포함하여 이루어질 수 있으며, n형 불순물로 도핑될 수 있다. n형 불순물로는 Si, Ge, Se, Te, C 중 어느 하나가 사용될 수 있다.
활성층(160)은 전자-정공 재결합에 의해 빛을 발광하는 층으로, 예를 들어, InGaN 기반의 질화물 반도체층으로 이루어지며, 밴드갭 에너지를 제어함으로써 그 발광 파장 대역이 조절된다. 예를 들어, 활성층(160)은 InGaN 기반의 양자우물구조로서, 양자우물층과 장벽층이 InGaN/GaN, InGaN/InGaN, InGaN/AlGaN 또는 InGaN/InAlGaN의 쌍으로 구성된 단일양자우물(single quantum well) 구조 또는 다중양자우물(multi quantum well)구조로 이루어질 수 있다. 활성층(160)의 InGaN층에서의 In 몰분율을 조절하여 발광색을 조절할 수 있다.
제2형 반도체층(170)은 질화물, 예를 들어, GaN을 포함하여 이루어질 수 있으며, p형 불순물로 도핑될 수 있다. p형 불순물로는 Mg, Be, Zn, Sc 등 중 어느 하나가 사용될 수 있다.
제1전극(180)은 제1형 반도체층(150) 위에 형성되고, 제2전극(190)은 제2형 반도체층(170)) 위에 형성된 메사 구조를 가질 수 있다.
도 3은 다른 실시예에 따른 발광소자(202)의 개략적인 구조를 보이는 단면도이다.
본 실시예의 발광소자(202)는 제1전극(180)과 제2전극(190)이 수직 배치 구조를 가지는 점에서 도 2의 발광소자(210)와 차이가 있다. 즉, 제1전극(180)은 데미지 그래핀층(130)의 하부에 마련되고, 제2전극(190)은 제2형 반도체층(170) 위에 형성될 수 있다. 도면에서 기판(도 2의 110)은 제거되어 있으나, 기판 재질의 도전성 여부에 따라 기판이 제거되지 않고, 기판 하면에 제1전극(180)이 마련되는 것도 가능하다. 이와 같은 전극 배치에서 반도체 박막층(140)이 도전성을 갖도록, 불순물, 예를 들어, 제1형 반도체층(150)과 동일한 제1형의 불순물로 도핑될 수 있다.
도 4a 내지 도 4f는 실시예에 따른 발광소자 제조방법을 설명하는 도면들이고, 도 5는 기판(110) 상에 그래핀 단층막(130')을 전사하는 방법을 설명하는 도면이다.
도 4a 내지 도 4c는 기판(110) 상에, 기판(110) 표면을 노출하는 다수의 데미지(d)을 가지는 데미지 그래핀층(damaged graphene layer)을 형성하는 방법을 예시적으로 보인다.
먼저, 도 4a와 같이, 기판(110) 상에 그래핀 단층막(130')을 형성한다. 그래핀 단층막(130')은 전사(transfer) 방법 또는 기판(110) 상에 그래핀 단층막(130')을 성장시키는 방법을 사용할 수 있다.
도 5를 참조하면, 먼저, 금속박(F) 위에 그래핀 단층막(130')과 보호막(P)이 순차 형성된 전사막을 준비한다. 금속박(F)은 Ni 또는 Cu를 포함하여 이루어질 수 있으며, 보호막(P)은 PMMA(polymethyl methacrylate)을 포함할 수 있다. 다음, 금속박(F)을 제거하고, 그래핀 단층막(130')이 기판(110) 면을 향하도록 전사막을 기판(110) 위에 배치한 후, 보호막(P)을 제거한다.
도 5는 전사 방법을 사용하여 기판(110) 상에 그래핀 단층막(130')을 형성하는 것을 예시적으로 보인 것이며, 이 외에도, 기판(110) 상에 금속층(미도시)을 형성한 후, 직접, 그래핀 단층막(130')을 성장시키고, 금속층을 제거하는 방법을 사용하는 것도 가능하다.
기판(110) 상에 그래핀 단층막(130')을 형성한 다음, 도 4b와 같이 산소 플라즈마 공정을 수행하여, 도 4c와 같이 다수의 데미지(d)가 형성된 데미지 그래핀층(130)을 형성한다. 산소 플라즈마 공정 수행시, 파워와 시간 조건을 적절히 조정하여 데미지(d)의 개수나 형태를 조절할 수 있다.
다음, 도 4d 및 도 4e는 데미지 그래핀층(130)을 덮는 반도체 박막층(140)을 형성하는 과정을 예시적으로 보인다. 즉, 도 4d와 같이 데미지(d)에 의해 드러난 기판(110) 면으로부터 다수의 반도체 로드층(140')을 성장시킨다. 반도체 로드층(140')은 데미지 그래핀층(130)에 의해 분리되어 서로 합체되지 않은 형태이다. 다음, 도 4e와 같이, 반도체 로드층(140')에 측면 과성장(epitaxial lateral overgrowth; ELOG)을 유도하여 다수의 반도체 로드층(140')들이 서로 합체되어 반도체 박막층(140)이 형성된다.
다음, 도 4f와 같이, 반도체 박막층(140) 위로, 제1형 불순물이 도핑된 제1형 반도체층(150), 활성층(160), 제2형 불순물이 도핑된 제2형 반도체층(170)을 순차적으로 형성한다.
반도체 로드층(140'), 반도체 박막층(140), 제1형반도체층(150), 활성층(160), 제2형 반도체층(170)의 형성에 있어서는 일반적으로 Ⅲ-Ⅴ족 화합물 반도체 성장방법으로 알려진 다양한 방법을 사용할 수 있다. 예를 들어, 금속 유기 화학 증착법(metal organic chemical vapor deposition;MOCVD), 혼성 기상 결정 성장법(hydride vapor phase epitaxy;HVPE), 분자선 결정 성장법(molecular beam epitaxy;MBE), 유기 금속 기상 결정 성장법(metal organic vapor phase epitaxy;MOVPE), HCVD 법(halide chemical vapour deposition) 등이 사용될 수 있다.
제조된 발광소자(200)는 전극 구조가 생략된 것으로 도시되어 있으나, 일반적으로, 도 2와 같은 메사 전극 구조의 발광소자(201), 도 3과 같은 수직 전극 구조(202)를 형성하기 위한 공정이 추가로 진행될 수 있다.
이러한 본원 발명인 반도체 기판, 이를 이용한 발광소자 및 제조방법은 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
Claims (14)
- 기판;
상기 기판 상에 형성된 것으로, 상기 기판 표면을 노출하는 다수의 결함을 가지는 데미지 그래핀층(damaged graphene layer);
상기 데미지 그래핀층 상에 형성된 반도체 박막층;을 포함하는 반도체 기판. - 제1항에 있어서,
상기 반도체 박막층은 GaN을 포함하여 이루어진 반도체 기판. - 제1항에 있어서,
상기 반도체 박막층은 불순물로 도핑된 반도체 기판. - 다수의 결함을 가지는 데미지 그래핀층(damaged graphene layer);
상기 데미지 그래핀층 상에 형성된 반도체 박막층;
상기 반도체 박막층 위에 형성된 것으로, 제1형 불순물로 도핑된 제1형 반도체층;
상기 제1형 반도체층 위에 형성된 활성층;
상기 활성층 위에 형성된 것으로, 제2형 불순물로 도핑된 제2형 반도체층;
상기 제1형 반도체층과 상기 제2형 반도체층 각각에 전압을 인가하기 위해 마련된 제1전극 및 제2전극;을 포함하는 발광소자. - 제4항에 있어서,
상기 제1전극은 상기 제1형 반도체층 위에 형성되고,
상기 제2전극은 상기 제2형 반도체층 위에 형성된 발광소자. - 제5항에 있어서,
상기 데미지 그래핀층의 하부에는 기판이 더 구비된 발광소자. - 제4항에 있어서,
상기 제1전극은 상기 데미지 그래핀층의 하면에 형성되고,
상기 제2전극은 상기 제2형 반도체층 위에 형성된 발광소자. - 제7항에 있어서,
상기 반도체 박막층은 제1형 불순물로 도핑된 발광소자. - 기판 상에, 상기 기판 표면을 노출하는 다수의 결함을 가지는 데미지 그래핀층(damaged graphene layer)을 형성하는 단계;
상기 데미지 그래핀층을 덮는 반도체 박막층을 형성하는 단계;
상기 반도체 박막층 위로 제1형 불순물이 도핑된 제1형 반도체층을 형성하는 단계;
상기 제1형 반도체층 위에 활성층을 형성하는 단계;
상기 활성층 위로 제2형 불순물이 도핑된 제2형 반도체층을 형성하는 단계;를 포함하는 발광소자 제조방법. - 제9항에 있어서,
상기 데미지 그래핀층을 형성하는 단계는
그래핀 단층막(graphene monolayer)을 상기 기판 상에 전사하는 단계;
상기 그래핀 단층막을 산소 플라즈마(O2 Plasma) 처리하는 단계;를 포함하는 발광소자 제조방법. - 제10항에 있어서,
상기 그래핀 단층막을 상기 기판 상에 전사하는 단계는,
금속박(foil) 위에 순차적으로 상기 그래핀 단층막과 보호막이 형성된 전사필름을 형성하는 단계;
상기 전사필름으로부터 상기 금속박을 제거하는 단계;
상기 금속박이 제거된 전사필름을, 상기 그래핀 단층막이 상기 기판 면에 마주하도록 상기 기판상에 배치하는 단계;
상기 보호막을 제거하는 단계를 포함하는 발광소자 제조방법. - 제11항에 있어서,
상기 금속박은 Cu 또는 Ni를 포함하는 발광소자 제조방법. - 제11항에 있어서,
상기 보호막은 PMMA를 포함하는 발광소자 제조방법. - 제9항에 있어서,
상기 데미지 그래핀층을 형성하는 단계는
상기 기판 상에 금속층을 형성하는 단계;
상기 금속층 위로 그래핀 단층막을 형성하는 단계;
상기 금속층을 제거하는 단계;를 포함하는 발광소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110084832A KR101274211B1 (ko) | 2011-08-24 | 2011-08-24 | 반도체 기판, 이를 이용한 발광소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110084832A KR101274211B1 (ko) | 2011-08-24 | 2011-08-24 | 반도체 기판, 이를 이용한 발광소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130022088A true KR20130022088A (ko) | 2013-03-06 |
| KR101274211B1 KR101274211B1 (ko) | 2013-06-17 |
Family
ID=48174831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110084832A KR101274211B1 (ko) | 2011-08-24 | 2011-08-24 | 반도체 기판, 이를 이용한 발광소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101274211B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180008994A (ko) * | 2016-07-15 | 2018-01-25 | 연세대학교 산학협력단 | 이차원 나노 물질을 이용한 반도체 소자의 제조 장치 및 방법 |
| KR20180009877A (ko) * | 2016-07-20 | 2018-01-30 | 한국세라믹기술원 | 광전극 재료 및 그 제조방법 |
| CN116314245A (zh) * | 2023-05-10 | 2023-06-23 | 季华实验室 | 发光面板及其制作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101498688B1 (ko) * | 2013-07-08 | 2015-03-06 | 전북대학교산학협력단 | 그라핀층을 갖는 발광소자와 그 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100683447B1 (ko) * | 2005-08-11 | 2007-02-20 | 서울옵토디바이스주식회사 | 메쉬형 절연층을 갖는 발광 다이오드 및 그 제조 방법 |
| KR20100042122A (ko) * | 2008-10-15 | 2010-04-23 | 고려대학교 산학협력단 | 반도체 발광 소자 및 그 제조 방법 |
| KR101121735B1 (ko) * | 2009-12-16 | 2012-03-22 | 경희대학교 산학협력단 | 그래핀/반도체 복합구조를 이용한 광증폭 방법 |
-
2011
- 2011-08-24 KR KR1020110084832A patent/KR101274211B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180008994A (ko) * | 2016-07-15 | 2018-01-25 | 연세대학교 산학협력단 | 이차원 나노 물질을 이용한 반도체 소자의 제조 장치 및 방법 |
| KR20180009877A (ko) * | 2016-07-20 | 2018-01-30 | 한국세라믹기술원 | 광전극 재료 및 그 제조방법 |
| CN116314245A (zh) * | 2023-05-10 | 2023-06-23 | 季华实验室 | 发光面板及其制作方法 |
| CN116314245B (zh) * | 2023-05-10 | 2023-08-04 | 季华实验室 | 发光面板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101274211B1 (ko) | 2013-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8592289B2 (en) | Epitaxial wafer, method for manufacturing gallium nitride semiconductor device, gallium nitride semiconductor device and gallium oxide wafer | |
| US8415180B2 (en) | Method for fabricating wafer product and method for fabricating gallium nitride based semiconductor optical device | |
| JP5702739B2 (ja) | ホウ素導入ｉｉｉ族窒化物発光ダイオード装置 | |
| US8044409B2 (en) | III-nitride based semiconductor structure with multiple conductive tunneling layer | |
| US20100044719A1 (en) | III-V Compound Semiconductor Epitaxy Using Lateral Overgrowth | |
| JP2015167231A (ja) | 厚みのある擬似格子整合型の窒化物エピタキシャル層 | |
| CN104518062B (zh) | 制造半导体发光器件的方法 | |
| JP2010010678A (ja) | 量子ドットデバイスおよびその製造方法 | |
| WO2017134713A1 (ja) | 紫外線発光素子 | |
| TW201222872A (en) | Limiting strain relaxation in III-nitride heterostructures by substrate and epitaxial layer patterning | |
| US8772800B2 (en) | Semiconductor light-emitting device | |
| US20120292632A1 (en) | Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer | |
| KR101274211B1 (ko) | 반도체 기판, 이를 이용한 발광소자 및 그 제조방법 | |
| EP2525417A2 (en) | Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer | |
| US20230238421A1 (en) | Led precursor | |
| US9159870B2 (en) | Method of fabricating gallium nitride based semiconductor device | |
| KR101384071B1 (ko) | 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드 | |
| KR100834698B1 (ko) | 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판 | |
| US9680055B2 (en) | Hetero-substrate, nitride-based semiconductor light emitting device, and method for manufacturing the same | |
| US8779437B2 (en) | Wafer, crystal growth method, and semiconductor device | |
| US10672948B2 (en) | Methods for producing light extraction structures for semiconductor devices | |
| US20200194619A1 (en) | Semiconductor devices with superlattice layers | |
| Isroi | Characteristics and Fabrication of Gallium Nitride | |
| WO2024094613A1 (en) | Method for manufacturing a semiconductor device and semiconductor device | |
| WO2013141618A1 (ko) | 질화갈륨계 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |