JP2003234505A - 半導体デバイス及びその製造方法 - Google Patents

半導体デバイス及びその製造方法

Info

Publication number
JP2003234505A
JP2003234505A JP2003020946A JP2003020946A JP2003234505A JP 2003234505 A JP2003234505 A JP 2003234505A JP 2003020946 A JP2003020946 A JP 2003020946A JP 2003020946 A JP2003020946 A JP 2003020946A JP 2003234505 A JP2003234505 A JP 2003234505A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
substrate
semiconductor device
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003020946A
Other languages
English (en)
Inventor
Georg Bruderl
ブリューデル ゲオルク
Johannes Baur
バウル ヨハネス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2003234505A publication Critical patent/JP2003234505A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Abstract

(57)【要約】 【課題】 半導体ボディと基板との間の可能な限り僅か
な電気直列抵抗を有する移行部を備えた半導体デバイス
を開発すること。 【解決手段】 導電性基板（１）と、半導体ボディ
（３）とを備え、前記の半導体ボディ（３）は少なくと
も１つの窒化物−化合物半導体を有し、かつ前記の半導
体ボディ（３）は基板（１）の表面上に配置されている
半導体デバイスにおいて、基板（１）と半導体ボディ
（３）との間に、半導体デバイスの直列抵抗を減少させ
るための所定のマスク構造を有する導電性のマスク層
（２）が配置されており、このマスク層は基板（１）の
表面を部分的に覆っていることを特徴とする、半導体デ
バイス。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、請求項１の上位概
念に記載の半導体デバイス並びに請求項１５の上位概念
に記載の前記半導体デバイスの製造方法に関する。
【０００２】
【従来の技術】この種の半導体デバイスは、基板と、窒
化物−化合物半導体を有する半導体ボディとを有し、こ
の半導体ボディは基板の表面上に配置されている。コン
タクトの配置に関して、垂直に導電する構造が有利であ
り、この場合、動作電流は半導体ボディ及び基板を通過
して流れる。このために、特に導電性の基板が必要とな
る。この構造の場合には、コンタクトは簡単に半導体ボ
ディの主面と、基板の、前記の主面と反対側の主面とに
配置され、半導体ボディを通過する均一の電流の流れが
生じる。
【０００３】窒化物−化合物半導体、たとえばＧａＮ、
ＡｌＧａＮ、ＩｎＧａＮ又はＡｌＩｎＧａＮをベースと
する半導体デバイスに対しては、しばしば導電性のＳｉ
Ｃ基板が使用され、この基板上に半導体ボディの構築の
ために複数の半導体層をエピタキシャル成長させる。
【０００４】エピタキシーのために、エピタキシー基板
とこの基板上に成長させる半導体層との格子定数を整合
させる必要がある。ＳｉＣ基板の場合には、このために
窒化物−化合物半導体層を基板上に成長させる前に、ま
ず緩衝層を設置することができる。この緩衝層は、整合
された格子定数の他に、ＳｉＣ基板の良好な濡れ性を有
する。緩衝層のための材料は、特にＡｌＧａＮである。
もちろん、ＡｌＧａＮ緩衝層を基板表面上に成長させる
際に、高いＡｌ含有量を有するＡｌＧａＮ層もしくはＡ
ｌＮ層が形成され、これは高い電気抵抗を有するか又は
それどころか絶縁性である。このことはたとえばP. Ven
negues, H. Lahreche, Applied PhysicsLetters, Vol.
77, No. 26, pp. 4310 - 4312から公知である。それに
より垂直方向の導電性の構造体の電気抵抗は著しく高め
られてしまう。
【０００５】また、緩衝層としてＧａＮ緩衝層も使用で
きるが、炭化ケイ素との格子整合が比較的悪いため基板
表面付近での欠陥の多い、僅かな導電性の層が形成され
る。
【０００６】このような緩衝層により得られた僅かな導
電性のために、相応する半導体デバイスは高い直列抵抗
もしくは高い順方向電圧を有し、それによりこのデバイ
スの効率は低下する。さらに、緩衝層の導電性が低下す
ると共に、生じる損失熱によりデバイスを損傷する危険
性が向上する。
【０００７】
【非特許文献１】P. Vennegues, H. Lahreche著, Appli
ed Physics Letters, Vol. 77, No. 26,pp. 4310 - 431
2
【０００８】
【発明が解決しようとする課題】本発明の課題は、半導
体ボディと基板との間の改善された移行部を有する冒頭
に記載した種類の半導体デバイスを開発することであっ
た。特に、このような半導体デバイスは可能な限り僅か
な電気直列抵抗を有するのが好ましい。さらに、本発明
の課題はこのような半導体デバイスの製造方法を提供す
ることであった。
【０００９】
【課題を解決するための手段】前記の課題は請求項１記
載の半導体デバイス並びに請求項１５記載の方法により
解決される。本発明の有利な実施態様は引用形式請求項
の対象である。
【００１０】本発明の場合に、導電性の基板と、少なく
とも１つの窒化物−化合物半導体を有する半導体ボディ
とを備え、前記半導体ボディは基板表面上に配置されて
いる半導体デバイスが形成され、この場合、半導体ボデ
ィと基板との間に所定のマスク構造を有する導電性のマ
スク層が配置されており、このマスク層は基板表面を部
分的に覆っている。有利に半導体デバイスは、基板の、
半導体ボディとは反対側と、半導体ボディとで、電気的
に接続可能である。
【００１１】この場合に、本発明は、デバイスの製造の
際に半導体層をまず、基板のマスク層で覆われていない
領域に成長させ、引き続きこの半導体層をマスク層の上
方にラテラル方向に成長させて一体的な半導体層を生じ
させるという基本思想に基づく。この場合、有利に基板
のマスク層で覆われていない領域では、導電性でない層
も、たとえば格子整合のために配置することができる、
それというのも導電性マスク層は僅かな導電性を有する
ような層に橋かけするためである。
【００１２】半導体ボディもしくは半導体ボディの１つ
又は複数の半導体層が、マスク層に向かう側で、マスク
層を少なくとも部分的に埋め込むように構成するのが有
利である。基板と半導体ボディとの間にマスク層を埋め
込むことは、直列抵抗をさらに減少させ、かつ半導体ボ
ディの動作電流を均一に分配する。
【００１３】導電性基板は本発明の場合にＳｉＣ基板で
あるのが有利である。マスク層としては、たとえば金属
層又は導電性金属酸化物層が基板上に配置されていても
よい。このマスク層は所定のマスク構造を、たとえば多
数の平行又は格子状に配置された導電性のストライプの
形のマスク構造を有する。格子状の構造は、半導体ボデ
ィ内での特に均一な電流分配の利点を有する。ストライ
プ状の構造の場合には、マスク層で覆われていない部分
はラテラルにさらに拡張し、僅かな数の界面に基づきマ
スク層を覆う一体的な半導体層の構築が容易となる。
【００１４】本発明の有利な実施態様の場合には、基板
表面上でのマスク層で覆われていない領域内に緩衝層が
形成される。この緩衝層は半導体ボディの後続する層と
基板との間の格子整合のために用いられ、エピタキシー
の際の半導体ボディと基板との間の有利に欠陥のない移
行を可能にする。本発明の場合に、この緩衝層は格子整
合に関して最適に構成することができ、特に導電性が悪
いか又は導電性でなくてもよい、それというのも緩衝層
の場合により僅かな導電性は、導電性のマスク層によっ
て補償されるためである。
【００１５】本発明は、特に窒化物−化合物半導体をベ
ースとする放射線を発する半導体デバイス、たとえば発
光ダイオード（ＬＥＤ）又はレーザーダイオードに適し
ている。有利に、これらのデバイスはｎ型導電層、たと
えばｎ−ＡｌＧａＮ層、ｎ−ＩｎＧａＮ層又はｎ−Ａｌ
ＩｎＧａＮ層（この層は基板もしくはマスク層と境界を
接している）を有し、並びにｐ型導電層、たとえばｐ−
ＡｌＧａＮ層、ｐ−ＩｎＧａＮ層又はｐ−ＡｌＩｎＧａ
Ｎ層を有し、この場合、ｎ型導電層とｐ型導電相との間
に活性の放射線を発する区域が形成されている。この区
域はたとえばＩｎＧａＮを含有することができる。この
種のデバイス構造体は、放射線発生の際に高い効率を特
徴とし、その際、主要な発光波長は、半導体構造体の材
料組成及び／又は寸法により広範囲に調整することがで
きる。
【００１６】基板及びその上に配置された半導体ボディ
を備えた半導体デバイスの本発明による製造方法の場合
に、まず適当な基板、たとえば導電性の炭化ケイ素基板
を準備し、その上に所定のマスク構造を有するマスク層
を設置する。
【００１７】マスク層をまず一貫する層として構築し、
その後に基板表面が導電性のマスク層により部分的にだ
け覆われるように、所定の構造にマスク層を構造化す
る。すでに構造化されたマスク層が基板上に配置される
か又はこの構造はマスク層の設置と同時に形成すること
ができる。
【００１８】引き続き、半導体ボディの少なくとも１つ
の層を基板上にもしくはマスク層上に設置し、その後に
半導体ボディを完成させる。有利にこの半導体層は基板
上にエピタキシャルに堆積される。この場合、成長プロ
セスの開始時にまず、基板表面の、マスク層により覆わ
れていない領域にだけ成長させる（この場合、半導体材
料でマスク層が僅かに覆われることは度外視される）。
半導体層がマスク層の厚さを上回ると、高い成長速度で
ラテラルな成長が生じ、このマスク層は半導体層により
ラテラルに覆われる。この成長は、半導体層がマスク層
を封鎖しかつ一体の半導体表面を形成するまで行われ
る。
【００１９】本発明の有利な実施態様の場合に、マスク
層の構築及びマスク層の構造化の後に、基板上に緩衝層
を成長させ、引き続き、半導体ボディの半導体層を緩衝
層上に堆積させる。窒化物−化合物半導体にとっては、
特にＡｌＧａＮ層又はＡｌＮ層が適しており、この場
合、有利にこのような緩衝層の僅かな導電性はマスク層
の導電性により補償される。
【００２０】有利に、この緩衝層はできる限り低温で、
特にこの種の緩衝層の製造のために通常使用される温度
と比較して低められた温度で堆積させ、マスク層の材料
がたとえば金属−半導体化合物へ転移することを抑制す
る。
【００２１】本発明の他の特徴、利点及び有効性は、図
面１〜４との関連での本発明の４つの実施例の次の記載
から明らかである。
【００２２】図面中で同じ又は同様の作用の部材は同じ
符号が付与されている。
【００２３】
【実施例】図１に示された半導体デバイスは、複数の半
導体層４，５，６及び７を有する半導体ボディ３を有
し、この半導体ボディ３は基板１上に配置されている。
基板として導電性のＳｉＣ基板が使用される。これらの
半導体層は、ＧａＮをベースとし、かつ一般的な化合
物、たとえばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡ
ｌＮ、ＡｌＩｎＧａＮ、ＡｌＮ、ＩｎＮを有する、放射
線を発する半導体構造体を形成する。たとえば層６は活
性の、放射線を発するＩｎＧａＮ層であるか又は放射線
を発する構造体、たとえば単一量子井戸構造又は複数の
ＩｎＧａＮ層を備えた多重量子井戸構造を有する。
【００２４】放射線を発する層６は、基板に向かう側で
はｎ型導電層、たとえばｎ−ＡｌＧａＩｎＮ層５によ
り、その反対側ではｐ型導電層７、たとえばｐ−ＡｌＩ
ｎＧａＮ層により挟まれている。
【００２５】エピタキシー法を用いてこのような構造体
の製造のために、ＳｉＣ基板が適しており、この場合、
格子定数の整合のためにはＳｉＣ基板上に緩衝層を堆積
させるのが有利である。このために、図示された実施例
の場合には、格子状の、導電性のマスク層２を基板上に
配置し、この層は半導体ボディ３により覆われ、埋め込
まれる。基板に接する緩衝層４、たとえばＡｌＧａＮ層
は、マスク層で覆われていない範囲内の基板表面上に設
置される。この緩衝層４上に引き続き前記された半導体
層５，６及び７を配置し、この場合に緩衝層４はマスク
層２よりも薄い。
【００２６】この構造は、導電性マスク層が、基板と半
導体ボディの電流供給する層との間に高い導電性を有す
る電気的結合を作り出すという利点を有する。従って、
緩衝層４自体は格子整合に関して最適化することがで
き、この場合には従って、高いＡｌ含有量、基板表面上
のＡｌＮ層の形成又は欠陥の多い層の形成に基づき場合
により生じる導電性の悪化は、基板１と半導体ボディ３
との間の電流運搬に著しい悪影響を及ぼさない。
【００２７】マスク層２として、たとえばニッケル、モ
リブデン及び／又はアルミニウムを含有する相応して構
造化された金属層を用いることができる。一般に、マス
ク層２のための材料として、できる限り僅かな仕事関数
を有する金属、有利に基板、たとえば記載された実施例
においてＳｉＣ基板の仕事関数よりも小さい仕事関数を
有する金属が有利である。
【００２８】さらに、マスク層２について、８００℃以
上の高い融点を有する材料、特に金属が適している。純
粋な金属の他に、このマスク層２は金属合金又は金属化
合物、特に金属酸化物、たとえば酸化インジウム、酸化
スズ、酸化亜鉛又はＩＴＯ（インジウム−スズ酸化物）
を含有することもできる。
【００２９】接触のために、このデバイスは、適当な支
持体９上に固定され、この支持体９は導電性であるか又
は基板１のマウンティング側で相応する導電性の構造を
有する。この支持体９とは反対側で、半導体ボディ３に
はコンタクト面８が設けられており、このコンタクト面
８にたとえばワイヤボンディング１２が接続することが
できる。
【００３０】図２ａ〜２ｅには、本発明による製造方法
の実施例が、５つの中間工程を用いて図式的に示されて
いる。
【００３１】第１の段階、図２ａでは、基板１、たとえ
ばＳｉＣ基板上に、導電性の一貫した層２ａが設置され
ており、この層から次にマスク層を形成する。この層は
ニッケル層であるか又はすでに前記した他の金属又は金
属化合物からなる層であることができる。金属層の層厚
は有利に１０ｎｍ〜１００ｎｍである。
【００３２】この層２ａの設置のために、慣用のスパッ
タ法又は蒸着法が適している。
【００３３】次の工程、図２ｂでは、工程２ａがたとえ
ばフォトリソグラフィー法を用いて構造化され、基板１
上に開口１１を備えたマスク層２が生じ、この場合、開
口１１の範囲内で基板１の表面が露出する。
【００３４】第３の工程、図２ｃでは、半導体ボディ又
は半導体ボディの少なくとも１つの半導体層５が設置さ
れる。この層５は基板１上に直接エピタキシャル成長さ
れるか又は最適には予めエピタキシャル成長させた緩衝
層上に成長させる。この層５及び場合により緩衝層４
は、この場合まず、基板１の、マスク層２により覆われ
ていない領域にだけ成長し、つまりこのマスク層２はま
ずは覆われない。
【００３５】両方の場合に、窒化物ベースの半導体材
料、たとえばＡｌＧａＮを基板上に設置するのが有利で
ある。このような半導体基板５のエピタキシャル堆積の
場合に、基板１上に絶縁性のＡｌＮ皮膜が形成すること
ができる。格子定数の整合のための緩衝層４の設置は、
一般にＡｌ含有量の高い層の堆積を必要とし、この層は
同様に僅かな導電性を有する。先行技術によるデバイス
の場合では従ってデバイスの直列抵抗が著しい上昇を伴
うことになる。しかしながら、本発明の場合には直列抵
抗のこのような上昇はマスク層２の導電性により補償さ
れる、それというのもマスク層２は半導体ボディと基板
との間の導電性の悪い層に橋かけするためである。
【００３６】マスク層の厚さを上回るように半導体層５
をさらに成長させる場合に、この半導体層５は比較的高
いラテラル方向の成長速度に基づき、ラテラル方向に拡
大し、マスク層２はこの半導体層５により覆われ（図２
ｄ）、最終的に半導体層５内に完全に埋め込まれる。エ
ピタキシャル層はマスク層２を覆う領域でも良好な結晶
品質を有し、かつ特に低い欠陥密度を有する。この種の
被覆プロセスは、ＥＬＯＧ法（Epitaxial Lateral Over
Growth）として公知でもある。この半導体層５の成長
は、一体的に閉じた半導体表面１０がマスク層２の上方
に生じるまで行われる（図２ｅ）。
【００３７】基板と隣接する半導体層５もしくは緩衝層
４は、従来の成長プロセスにおいて形成される層に対す
る一般的な成長温度よりも低い、低められた温度で成長
させるのが有利である。相応する温度は当業者に公知で
あるかもしくは関連する文献から推知できる。たとえ
ば、ＡｌＧａＮ層は通常１０５０℃の温度で成長させ
る。それに対して、本発明の場合には９５０℃の温度に
低下させ、マスク層２及び基板１の材料から不利な化合
物が生じることを回避する。特に、ニッケルを含有する
マスク層の場合に、液相の形のケイ化ニッケルが形成さ
れる危険が生じ、これは次の層の引き続く堆積を阻害し
てしまう。
【００３８】図３において、本発明の第２の実施例の図
式的な断面図を表す。この断面は、図１に対応するデバ
イスの場合に、Ａ−Ａ線に沿っ延びており、マスク層２
のラテラルな構造を示す。
【００３９】このマスク層２は、複数の相互に垂直に交
差するストライプを形成し、このストライプの間に複数
の長方形又は正方形の開口１１が形成されている。この
開口は、基板の、マスク層２により覆われていない領域
に相当し、この開口中に半導体層５もしくは緩衝層４を
まず成長させる。ストライプ幅ｓ及び開口１１の幅ｂは
有利に０．５〜５０μｍ、特に有利に１μｍ〜２０μｍ
である。この寸法もしくはラスタ基準（Rastermass）Ｒ
＝ｓ＋ｂは、この場合必要に応じて適合させることがで
きる。たとえばストライプ幅ｓ約２μｍ及びラスタ基準
Ｒ約５μｍの長方形状の格子は、デバイス中に電流が均
一に流れるという利点を有する。同じストライプ幅ｓで
ラスタ基準Ｒを高める、たとえば７μｍに高めた場合
に、閉じた半導体層の構築のために必要な層厚は低下
し、それにより製造コストも低減する。より大きなラス
タ基準、たとえば１２μｍの場合にも、半導体層中での
転位密度の有利な減少が生じる。
【００４０】また、図４に示されているような、マスク
のストライプ状の構造も可能である。図３で示した実施
態様と比べて、この半導体層５はこの場合には僅かな数
の個別の領域に区分されているため、マスク層２を覆う
際に少ない界面が相互に接合する。それにより一体的に
閉じた半導体層が形成するまでに必要な層厚を減少され
る。ストライプ幅ｓ、開口幅ｂもしくはラスタ基準Ｒ＝
ｂ＋ｓについて、図３に示した実施例と同じ領域の数値
が通用し、その際、一般にストライプ状の構造の場合に
電流の流れの均一性は、必要なより薄い層厚及びより僅
かな転位密度が生じるように調整される。
【００４１】この実施例を用いて本発明を詳説するが、
もちろん、この実施例は本発明を限定するものではな
い。
【図面の簡単な説明】
【図１】本発明による半導体デバイスの第１の実施例の
図式的な断面図
【図２】本発明による製造方法の実施例の５つの中間工
程の図式的な断面図
【図３】本発明による半導体デバイスの第２の実施例の
図式的な平面図
【図４】本発明による半導体デバイスの第３の実施例の
図式的な平面図
【符号の説明】
１ 基板、 ２ マスク層、 ３ 半導体ボディ、４，
５，６，７ 半導体層、 ８ コンタクト面、 ９ 支
持体、 １０ 半導体表面、 １１ 開口、１２ ワイ
ヤボンディング、
フロントページの続き (72)発明者 ゲオルク ブリューデル ドイツ連邦共和国 ブルクレンゲンフェル ト アカツィエンヴェーク 19 (72)発明者 ヨハネス バウル ドイツ連邦共和国 ドイエルリング アム ハスラッハ ９ Ｆターム(参考） 5F041 AA03 AA24 CA33 CA40 CA83 CA93

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 導電性基板（１）と、半導体ボディ
    （３）とを備え、前記の半導体ボディ（３）は少なくと
    も１つの窒化物−化合物半導体を有し、かつ前記の半導
    体ボディ（３）は基板（１）の表面上に配置されている
    半導体デバイスにおいて、基板（１）と半導体ボディ
    （３）との間に、半導体デバイスの直列抵抗を減少させ
    るための所定のマスク構造を有する導電性のマスク層
    （２）が配置されており、このマスク層は基板（１）の
    表面を部分的に覆っていることを特徴とする、半導体デ
    バイス。
  2. 【請求項２】 半導体デバイスは、基板の、半導体ボデ
    ィとは反対側と、半導体ボディの側とで電気的に接続可
    能である、請求項１記載の半導体デバイス。
  3. 【請求項３】 基板（１）が炭化ケイ素を有するか又は
    炭化ケイ素からなる、請求項１又は２記載の半導体デバ
    イス。
  4. 【請求項４】 マスク層（２）が金属、金属合金又は金
    属酸化物を有する、請求項１から３までのいずれか１項
    記載の半導体デバイス。
  5. 【請求項５】 マスク層（２）はニッケル、モリブデ
    ン、アルミニウム及び／又は酸化ジルコニウム、特にｎ
    型導電性酸化ジルコニウムを有する、請求項４記載の半
    導体デバイス。
  6. 【請求項６】 基板（１）の、マスク層（２）で覆われ
    ていない領域及びマスク層（２）は少なくとも部分的に
    半導体ボディ（３）で覆われている、請求項１から５ま
    でのいずれか１項記載の半導体デバイス。
  7. 【請求項７】 窒化物−化合物半導体は、第３及び／又
    は第５主族の元素の窒化物−化合物である、請求項１か
    ら６までのいずれか１項記載の半導体デバイス。
  8. 【請求項８】 窒化物−化合物半導体は、ＧａＮ、Ｉｎ
    Ｎ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ又は
    ＡｌＩｎＧａＮの化合物の少なくとも１種を有する、請
    求項７記載の半導体デバイス。
  9. 【請求項９】 半導体ボディ（３）は緩衝層（４）を有
    し、この緩衝層（４）はマスク層（２）により覆われて
    いない領域内で基板（１）に隣接している、請求項１か
    ら８までのいずれか１項記載の半導体デバイス。
  10. 【請求項１０】 緩衝層（４）はＡｌＮ又はＡｌＧａＮ
    を有する、請求項９記載の半導体デバイス。
  11. 【請求項１１】 半導体デバイスが放射線を発するデバ
    イスである、請求項１から１０までのいずれか１項記載
    の半導体デバイス。
  12. 【請求項１２】 半導体デバイスが、発光ダイオード、
    特にレーザーダイオード又は可視光発光ダイオードであ
    る、請求項１１記載の半導体デバイス。
  13. 【請求項１３】 半導体ボディは、基板（１）、マスク
    層（２）もしくは緩衝層（４）に隣接する、ＡｌＧａ
    Ｎ、ＩｎＧａＮ又はＡｌＩｎＧａＮを有するｎ型導電性
    の層（５）、活性区域（６）及びＡｌＧａＮ、ＩｎＧａ
    Ｎ又はＡｌＩｎＧａＮを有するｐ型導電性の層（７）を
    有する、請求項１から１２までのいずれか１項記載の半
    導体デバイス。
  14. 【請求項１４】 活性区域（６）はＩｎＧａＮを有す
    る、請求項１３記載の半導体デバイス。
  15. 【請求項１５】 基板（１）と、半導体ボディ（３）と
    を備え、前記の半導体ボディ（３）は窒化物−化合物半
    導体を有し、かつ前記の半導体ボディ（３）は基板
    （１）の表面上に配置されている半導体デバイスの製造
    方法において、 ａ） 基板（１）を準備する工程、 ｂ） 導電性マスク層（２）を基板表面上に設置し、基
    板表面がマスク層（２）により部分的に覆われるように
    所定のマスク構造体を形成させる工程、及び ｃ） 半導体ボディの少なくとも１つの半導体層（４，
    ５）を設置する工程 を特徴とする、半導体デバイスの製造方法。
  16. 【請求項１６】 工程ｃ）において、半導体層（４，
    ５）をエピタキシャル成長させ、成長の開始時に半導体
    層（４，５）を主にマスク層（２）により被覆されてい
    ない領域で成長させる、請求項１５記載の方法。
  17. 【請求項１７】 半導体層（４，５）の成長の間に、マ
    スク層（２）がラテラル方向に覆われる、請求項１６記
    載の方法。
  18. 【請求項１８】 工程ｃ）の後に半導体層（４，５）は
    閉じた表面（１０）を有する、請求項１７記載の方法。
  19. 【請求項１９】 工程ｃ）において、マスク層（２）は
    少なくとも部分的に半導体層（４，５）により覆われて
    いる、請求項１７又は１８記載の方法。
  20. 【請求項２０】 工程ｃ）において、開始時に、緩衝層
    （４）をマスク層（２）で覆われていない領域で成長さ
    せる、請求項１５から１９までのいずれか１項記載の方
    法。
  21. 【請求項２１】 緩衝層（４）を、低めた温度で、特に
    ９５０℃以下の温度で成長させる、請求項２０記載の方
    法。
  22. 【請求項２２】 緩衝層（４）はＡｌＮ又はＡｌＧａＮ
    を有する、請求項２０又は２１記載の方法。
JP2003020946A 2002-01-31 2003-01-29 半導体デバイス及びその製造方法 Pending JP2003234505A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10203801A DE10203801A1 (de) 2002-01-31 2002-01-31 Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10203801.5 2002-01-31

Publications (1)

Publication Number Publication Date
JP2003234505A true JP2003234505A (ja) 2003-08-22

Family

ID=27588174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003020946A Pending JP2003234505A (ja) 2002-01-31 2003-01-29 半導体デバイス及びその製造方法

Country Status (3)

Country Link
US (1) US20030141512A1 (ja)
JP (1) JP2003234505A (ja)
DE (1) DE10203801A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268775A (ja) * 2004-02-19 2005-09-29 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
WO2006054543A1 (ja) * 2004-11-22 2006-05-26 Matsushita Electric Industrial Co., Ltd. 窒素化合物系半導体装置およびその製造方法
JP2006191072A (ja) * 2004-12-31 2006-07-20 Samsung Electro Mech Co Ltd 凹凸構造を含む発光素子及びその製造方法
JP2007027417A (ja) * 2005-07-15 2007-02-01 Sanken Electric Co Ltd 窒化物半導体装置及びその製造方法
JP2007243189A (ja) * 2006-03-06 2007-09-20 Lg Innotek Co Ltd 発光素子及びその製造方法
JP2008159980A (ja) * 2006-12-26 2008-07-10 Kyocera Corp 発光素子及び照明装置
JP2008172040A (ja) * 2007-01-12 2008-07-24 Sony Corp 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器
JP2008227553A (ja) * 2004-02-19 2008-09-25 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
JP2009044149A (ja) * 2007-07-20 2009-02-26 Gallium Enterprises Pty Ltd 窒化物系薄膜用埋め込み接触デバイス及びその製造
JP2009525607A (ja) * 2006-02-02 2009-07-09 ソウル オプト デバイス カンパニー リミテッド 窒化物半導体発光ダイオード及びその製造方法
KR101144370B1 (ko) * 2009-08-03 2012-05-10 엘지이노텍 주식회사 질화물 반도체 발광소자

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640649B2 (en) * 2004-12-30 2017-05-02 Infineon Technologies Americas Corp. III-nitride power semiconductor with a field relaxation feature
JP2009522812A (ja) * 2006-01-09 2009-06-11 インターナショナル レクティファイアー コーポレイション 電界緩和機能を有するｉｉｉ族窒化物電力半導体
DE102007020291A1 (de) 2007-01-31 2008-08-07 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung einer Kontaktstruktur für einen derartigen Chip
KR101449035B1 (ko) * 2008-04-30 2014-10-08 엘지이노텍 주식회사 반도체 발광소자
TWI425558B (zh) 2008-08-11 2014-02-01 Taiwan Semiconductor Mfg 形成電路結構的方法
US8803189B2 (en) * 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth
DE102010032497A1 (de) 2010-07-28 2012-02-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
US8993437B2 (en) * 2011-10-27 2015-03-31 Infineon Technologies Ag Method for etching substrate
US8569799B2 (en) * 2011-12-20 2013-10-29 Infineon Technologies Austria Ag III-V semiconductor devices with buried contacts
DE102013105227A1 (de) * 2013-05-22 2014-11-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102015109761B4 (de) * 2015-06-18 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
FR3089687B1 (fr) * 2018-12-05 2021-04-30 Commissariat Energie Atomique Dispositif d'affichage électroluminescent multi-couleurs et procédé de fabrication d'un tel dispositif

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828088A (en) * 1996-09-05 1998-10-27 Astropower, Inc. Semiconductor device structures incorporating "buried" mirrors and/or "buried" metal electrodes
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP4083866B2 (ja) * 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
US6368733B1 (en) * 1998-08-06 2002-04-09 Showa Denko K.K. ELO semiconductor substrate
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
US6469320B2 (en) * 2000-05-25 2002-10-22 Rohm, Co., Ltd. Semiconductor light emitting device
JP3863720B2 (ja) * 2000-10-04 2006-12-27 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268775A (ja) * 2004-02-19 2005-09-29 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
US7569863B2 (en) 2004-02-19 2009-08-04 Panasonic Corporation Semiconductor light emitting device
JP2008227553A (ja) * 2004-02-19 2008-09-25 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
WO2006054543A1 (ja) * 2004-11-22 2006-05-26 Matsushita Electric Industrial Co., Ltd. 窒素化合物系半導体装置およびその製造方法
JP4880456B2 (ja) * 2004-11-22 2012-02-22 パナソニック株式会社 窒素化合物系半導体装置およびその製造方法
US7704860B2 (en) 2004-11-22 2010-04-27 Panasonic Corporation Nitride-based semiconductor device and method for fabricating the same
JP2006191072A (ja) * 2004-12-31 2006-07-20 Samsung Electro Mech Co Ltd 凹凸構造を含む発光素子及びその製造方法
JP2007027417A (ja) * 2005-07-15 2007-02-01 Sanken Electric Co Ltd 窒化物半導体装置及びその製造方法
JP2009525607A (ja) * 2006-02-02 2009-07-09 ソウル オプト デバイス カンパニー リミテッド 窒化物半導体発光ダイオード及びその製造方法
JP2007243189A (ja) * 2006-03-06 2007-09-20 Lg Innotek Co Ltd 発光素子及びその製造方法
US8174026B2 (en) 2006-03-06 2012-05-08 Lg Innotek Co., Ltd. Light emitting device and method of manufacturing the same
JP2008159980A (ja) * 2006-12-26 2008-07-10 Kyocera Corp 発光素子及び照明装置
JP2008172040A (ja) * 2007-01-12 2008-07-24 Sony Corp 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器
JP2009044149A (ja) * 2007-07-20 2009-02-26 Gallium Enterprises Pty Ltd 窒化物系薄膜用埋め込み接触デバイス及びその製造
KR101144370B1 (ko) * 2009-08-03 2012-05-10 엘지이노텍 주식회사 질화물 반도체 발광소자

Also Published As

Publication number Publication date
US20030141512A1 (en) 2003-07-31
DE10203801A1 (de) 2003-08-21

Similar Documents

Publication Publication Date Title
JP2003234505A (ja) 半導体デバイス及びその製造方法
US8502193B2 (en) Light-emitting device and fabricating method thereof
US8354663B2 (en) Micro-pixel ultraviolet light emitting diode
US6611004B2 (en) Gallium nitride based light emitting element
US8471239B2 (en) Light-emitting element and a production method therefor
US20170338370A1 (en) Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US11335830B2 (en) Photo-emission semiconductor device and method of manufacturing same
KR20090069304A (ko) 심자외선 발광 디바이스 및 이를 제조하기 위한 방법
JP2015082662A (ja) 半導体バッファ構造体、それを含む半導体素子及び半導体バッファ構造体を利用した半導体素子の製造方法
JP2007157853A (ja) 半導体発光素子およびその製造方法
US8859315B2 (en) Epitaxial wafer and manufacturing method thereof
US8633508B2 (en) Semiconductor element and a production method therefor
JP2002164570A (ja) 窒化ガリウム系化合物半導体装置
JP2014515183A (ja) めっきされた支持基板を有する固体光電子素子
US20070108519A1 (en) Semiconductor light emitting device and method for manufacturing the same
US20060234411A1 (en) Method of manufacturing nitride semiconductor light emitting diode
KR100878418B1 (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법
KR20020084710A (ko) 질화갈륨계 발광다이오드 및 그 제조방법
CN112652689A (zh) 一种发光二极管及其制造方法
JP2000174333A (ja) 窒化ガリウム系化合物半導体発光素子及び製造方法
KR100576847B1 (ko) 질화갈륨계 반도체 발광 소자 및 제조방법
JPH1065214A (ja) 半導体発光素子の製造方法
KR101205831B1 (ko) 반도체 발광소자 및 그 제조방법
KR101295468B1 (ko) 발광소자 및 그 제조방법
JP2003179263A (ja) 窒化ガリウム系半導体発光素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050922