KR20090069304A - 심자외선 발광 디바이스 및 이를 제조하기 위한 방법 - Google Patents

심자외선 발광 디바이스 및 이를 제조하기 위한 방법 Download PDF

Info

Publication number
KR20090069304A
KR20090069304A KR1020097007991A KR20097007991A KR20090069304A KR 20090069304 A KR20090069304 A KR 20090069304A KR 1020097007991 A KR1020097007991 A KR 1020097007991A KR 20097007991 A KR20097007991 A KR 20097007991A KR 20090069304 A KR20090069304 A KR 20090069304A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
buffer layer
sub
Prior art date
Application number
KR1020097007991A
Other languages
English (en)
Other versions
KR101067823B1 (ko
Inventor
아시프 칸
Original Assignee
니텍 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39344988&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20090069304(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 니텍 인코포레이티드 filed Critical 니텍 인코포레이티드
Publication of KR20090069304A publication Critical patent/KR20090069304A/ko
Application granted granted Critical
Publication of KR101067823B1 publication Critical patent/KR101067823B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

안정한 cw-파워를 나타내는 AlInGaN 다중-양자-우물 활성 영역을 갖는 자외선 방출 발광 디바이스 및 자외선 발광 디바이스(LED)를 제조하기 위한 방법이 제공된다. LED는 그위에 자외선 발광 구조를 갖는 템플레이트를 포함한다. 템플레이트는 기판상에 제1 버퍼층을, 그다음, 제1버퍼층 상에 제2 버퍼층을 포함하며, 바람직하게는 양쪽 모두의 버퍼층에 변형-경감 층을 갖는다. 다음으로, 제1 타입의 전도도를 갖는 반도체 층이 있고, 그 다음에 190㎚ 내지 369㎚ 범위의 방출 스펙트럼을 갖는 양자-우물 영역을 제공하는 층이 뒤따른다. 제2 타입의 전도도를 갖는 또 하나의 반도체 층이 그 다음에 가해진다. 이 구성에 2개 금속 접점이 가해지는데, 하나는 제1 타입의 전도도를 갖는 반도체 층에 가해지고 나머지 하나는 제2 타입의 전도도를 갖는 반도체 층에 가해져 LED를 완성한다.
LED, 자외선, 방출, 양자우물,

Description

심자외선 발광 디바이스 및 이를 제조하기 위한 방법{DEEP ULTRAVIOLET LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING SAME}
본 발명은 일반적으로 자외선 발광 디바이스 및 발광 디바이스를 제조하는 방법에 관한 것이다.
예를 들면, 갈륨 질화물(GaN), 알루미늄 질화물(AlN), 인듐 질화물(InN) 등의 Ⅲ 족 질화물 화합물 반도체(이하에서 "Ⅲ 족-질화물 반도체" 또는 "Ⅲ-질화물" 로도 칭한다)는 녹색, 청색 또는 자외선 광을 방출하는 반도체 디바이스용 물질로 주목 받고 있다. 청색 광을 방출하는 발광 다이오드 또는 레이저 다이오드는 디스플레이, 조명 및 고-밀도 광학 디스크 디바이스에 이용될 수 있다. 자외선 복사를 방출하는 발광 디바이스(두문자어 LED와 함께, 본 명세서에서 사용되는 경우, 편의상, 달리 명시되지 않으면 발광 다이오드 및 레이저 다이오드 양쪽 모두를 칭한다)는 자외선 경화, 광선요법(phototherapy), 물 및 공기 정화, 바이오검출(bio-detection) 및 살균 처리(germicidal treatment)의 분야에 응용될 것으로 기대된다. 전자기 스펙트럼의 자외선 부분은 종종 파장에 의해 UVA(315-380㎚), UVB(280-315㎚) 및 UVC(<280㎚)으로 나누어진다.
이러한 LED들은 많은 이유로 제조하기 힘들다. 예를 들면, 사파이어, 실리콘 카바이드 또는 실리콘 등의 기판과, 이 기판상에 구성되는 Ⅲ 족-질화물계 반도체 층들 사이의 격자 및 열적 부정합으로 인해 결함들이 발생한다. 게다가, 불순물 및 경사 입계는 결정 결함의 형성에 귀착된다. 이러한 결함들은 이러한 물질들로부터 제조되는 LED 및 LD의 효율과 수명을 감소시키는 것으로 나타나있다. 이러한 결함들은, 금속-유기 화학 기상 증착(MOCVD), 분자 빔 에피택시(MBE), 하이드라이드 기상 에피택시(HVPE) 및 수개의 기타의 보다 덜 일반적인 성장 기법을 통하여 성장된 막에 대해 108cm-2 내지 1010cm-2의 전형적인 전위(dislocation) 밀도를 갖는 위에서 언급된 기판 상에 헤테로 에피택시로(hetero-epitaxially) 성장된 Ⅲ-질화물 필름에 대해 관찰되었다. 따라서, 전위 밀도를 줄이는 것이 중요한 목표가 되었다.
전위 밀도를 줄이는 하나의 방법은 에피택셜 측방향 과성장(ELOG)의 사용을 기초로하며, 이는 종래 기술로 잘 알려진 기법이다. 이러한 방법으로, 전위 밀도를 약 105cm-2 내지 106cm-2 까지 줄일 수 있다. 하지만, 이 방법은 알루미늄이 마스크된 물질에 달라 붙고 측방향 과성장을 혼란시키는 경향때문에, 알루미늄-함유 Ⅲ-질화물 계 반도체의 성장에는 효과가 없는 것으로 나타나 있다. PENDEO 에피택시 및 FACELO 성장을 포함하는 이러한 접근법의 수개의 변형들도 설명되어 있다. 모든 이러한 기법들은 알루미늄 함유 Ⅲ-질화물 물질에 대한 ELOG 접근법과 동일한 제한을 받고 있다.
추가로, 캔티레버 에피택시(cantilever epitaxy)로 불리는 기법은 예를 들면, 마스킹에 반대되는 식각을 통하여 정의된 필러(pillar)로부터의 성장을 포함한 다.
전위 감소에 대한 수개의 기타의 접근법들은 기판과 반도체층 사이에 층간물을 삽입하여 변형을 경감하고, 그들을 서로에게 휘게하거나 표면 면 형성을 제어하거나 Applied Physics Letters, July 22, 2002; Volume 81, Issue 4, pp. 604-606에 설명된 Ⅲ 족-질화물 초격자(super-lattice)층을 버퍼 층과 활성 층 사이에 삽입하여 전위를 필터링하는 것을 포함하는 선택적인 영역 성장을 수반하지 않는 것으로 보고되어 있다.
따라서, 현재 수개의 연구 그룹은 공기 및 물 정화 및 바이오-의학 시스템 분야에서의 응용을 위해 Ⅲ-질화물 심 자외선(DUV) 발광 다이오드(LEDs)를 개발하고 있다. AlGaN 다중 양자 우물(MQW) 활성 영역을 갖는 사파이어 기판상의 밀리-와트 파워의 DUV LED는 UVA, UVB 및 UVC 영역에 대해 이전에 보고된 바 있다. 종래기술에 이용되는 LED 디자인은 수개의 중요한 혁신, 즉: (1) 버퍼 AlN 층의 품질을 향상시키기 위한 펄스형 원자 층 에피택시(PALE)의 사용; (2) 박-막 응력을 제어하고 에피층 균열(epilayer cracking)을 완화시키기 위한 n-접점 AlGaN 층과 버퍼 AlN 사이의 PALE 퇴적형 AlN/AlxGa1-xN, 단-주기 초격자 층 삽입의 사용; 및 (3) 향상된 정공(hole) 주입을 위한 p-GaN/p-AlGaN 헤테로-정션(hetero-junction) 접점 층으로부터 이익을 얻었다.
지금까지, 20mA의 cw-펌프 전류하에서, 최신 기술의 UVC LED에 대한 평균 출력 파워는 약 1mW이다. 전형적으로, 이러한 LED들은 약 200㎛×200㎛ 내지 300㎛× 300㎛의 유효 면적을 가지며, 다양한 기하학적 형상들이 설명된다. 사파이어 기판의 나쁜 열 전도도에 기인하여, 출력 파워는 약 40-50mA의 펌프 전류에서 빠르게 포화된다. 20mA 펌프 전류에서, 디바이스 수명(50% 파워 감소)은 열 소멸자(heat sink)로 플립-칩(flip-chip)된 패키지화 디바이스에 대해 약 1000h이다. 이론에 의해 얽매임 없이, 이 파워/수명 제한에 대한 중요한 이유는 활성 영역에 있는 전위 및 사파이어의 나쁜 열 전도도에 기인한 과도한 가열이다. 하지만, 불행하게도, 많은 상업적인 응용들은 출력 파워 및 수명이 지금까지 보고된 최상의 값보다 현저히 더 좋을 것을 요구한다.
현재, 수개의 연구 그룹들이 심 UV LED의 파워-수명 성능을 향상시키기 위해 저-결함 빈도 AlN 기판을 활발히 개발하고 있다. DUV LED를 위한 템플레이트로서 SiC 기판 위에 12-㎛ 두께, 고-품질 AlN 층을 퇴적하는 새로운 에어-브릿지-보조, 고온(1500℃) 측방향 에피택시 접근법에 대한 보고가 있다. AlxGa1-xN의 펄스형 측방향 과성장(PLOG)이 기부의 평면 사파이어 기판 위에 15-20㎛ 두께 AlxGa1-xN을 퇴적하기 위한 접근법으로서 이전에 설명된 바 있다. 고온 접근법 대신에, 1150℃에서의 펄스형 성장 모드가 성장 표면에 대한 전구체 이동성을 향상시키도록 사용된다. 이러한 펄스형, 측방향으로 과성장된(PLOG), AlxGa1-xN 층들은 측방향-과성장 영역에서 현저히 감소된 수의 스레딩(threading) 전위(~ 107-2)를 나타내며, 이는 214㎚에서 광학적으로 펌프된 레이징의 설명을 가능하게 한다. 이전의 보고에서, PLOG AlxGa1-xN는 얕은 (∼0.3㎛) 트랜치형 사파이어나 얇은 AlN 식각형 템플레이트 (∼0.3㎛) 중 어느 하나로부터 성장되었다.
하지만, 보다 높은 품질의, 보다 높은 신뢰성의, 보다 튼튼한, 심 UV 발광 다이오드 및 레이저 다이오드에 대한 요구가 여전히 남아있다.
본 발명은 자외선 발광 디바이스 및 자외선 발광 디바이스를 제조하는 방법이다. 바람직한 구현예에서, 본 발명은 템플레이트(template) 상의 AlxInyGa1-x-yN, 여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1인, 양자-우물 활성 영역(quantum-well active region)을 갖는 심 자외선(deep ultra-violet) 발광 구조(λ피크=200 - 369㎚)이다. 템플레이트는 기판을 포함할 수 있으나 두개의 버퍼 층을 가지며, 그중 하나는 트랜치형이고 그중 다른 하나는 첫번째 버퍼 층 위에 합체된 평면 층(coalesced planar layer)을 형성한다. 합체(coalescing)는 깊은 트렌치(AlN의 경우에 높이 ≥ 0.4㎛) 위에 PLOG를 수행하거나 필라(pillar)가 하나 이상의 Ⅲ 족 종 또는 다중 층의 조합을 포함하면 얕은 또는 깊은 트렌치위에 PLOG를 수행하는 것을 포함한다. 필라는 AlN을 포함하는 Ⅲ-질화물 계 반도체의 다중-층 스택(multi-layer stack) 및 변형-경감 초격자(strain-relieving superlattice)로 구성될 수 있다. 몇몇 구현예에서는 추가의 층들이 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)를 포함하는 초격자 및 첫번째 초격자 보다 다른 평균 조성을 갖는 추가의 초격자의 상부의 필라에 포함된다. AlN 또는 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)의 제2 버퍼 층이 합체하여 평면 표면을 형성할 때까지 식각된 필라 위로 PLOG 기법에 의해 성장된다. 템플레이트 상의 평면 표면의 상부에 퇴적된 자외선 발광 구조는 PALE 또는 전통적인 MOCVD 퇴적형 AlN으로 이루어지고, 일부 구현예에서는 추가의 변형 경감 초격자가 AlN상에 퇴적된다. 두꺼운(두께≥ 1.5㎛) 비도핑형 또는 n-타입 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)층이 다음에 퇴적된다. AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)이 비도핑형이면, 추가의 n-타입 AlxInyGa1-x-yN(여기서 0 < x ≤1 및 0 ≤ y ≤1)층이 퇴적된다. 이것 다음에 양자 우물 활성 영역 및 발광 디바이스를 위한 상부 전극을 형성하는 p-타입 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1) 물질이 뒤따른다. 이론에 의해 얽매이는 것을 원하지 않으며, 본 발광 다이오드의 탁월한 성능은 두꺼운 PLOG 성장 AlN 또는 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1) 물질로부터 감소된 열적 임피던스 및 측방향으로 과성장된 AlN 또는 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1) 버퍼에서의 보다 낮은 전체 결함 빈도의 조합 덕분으로 돌려진다.
Ⅲ 족-질화물 에피택셜 층이 패턴형 템플레이트와 함께 사용되고, 여기서 템플레이트가 필라로 식각되는 Ⅲ-질화물 반도체 층의 단일 또는 다중-층 제1 버퍼와 사파이어 등의 기판으로 이루어지는 경우, 본 발명의 다이오드는 그의 감소된 결함 빈도를 얻게 된다. 낮은 결함 빈도 Ⅲ-질화물 제2 버퍼 층이 그 위에 펄스형 측방향 과성장 Ⅲ-질화물 층을 이용하여 형성된다.
본 발명의 방법은 기판 상에 단일 또는 다중 층 버퍼를 퇴적하고, 버퍼 층을 트렌칭하고, 펄스형 측방향 과성장 기법을 이용하여, 트렌칭된 버퍼에 AlInGaN 제2 버퍼 층을 적용하여 템플레이트를 형성하는 단계들을 포함한다. 다음에, 심자외선 발광 구조(190㎚ 내지 369㎚)가 템플레이트 상에 적용된다.
본 발명의 특징은 본 발명의 버퍼층이 AlN에 대하여 얇지 않은(두께 > 0.3㎛) 단일 Ⅲ-질화물 층이거나 Ⅲ-질화물의 삼원(AlGaN, AlInN), 사원(AlInGaN) 또는 다중 층으로 이루어질 수 있으며, 바람직하게는 AlInGaN으로부터 만들어지고 변형 경감 및 광학 투명도 양쪽 모두에 대해 최적화된 디자인을 포함한다는 것이다. 종래에는, 버퍼층이 단일층의 얇은 AlN으로 이루어진다. 또 하나의 특징은 결함을 줄이고 변형을 경감하는 것 모두에 대해 초격자를 이용하는 것이다. 초격자는 하부층으로부터 상부층까지 트랜스듀서(transducer)의 역할을 하는 교대 조성(alternating composition)의 일련의 얇은 층들이며, 응력을 경감하고 제1층으로부터 제2층까지 격자내 구조(geometry)를 바꾼다.
본 발명의 또 하나의 특징은 PLOG 성장을 실행하기 전에 깊은 트렌치(깊이≥0.4㎛)를 형성하는 것이다. 식각 깊이는 종래에는 0.3㎛이었고 이 얕은 식각 깊이는 성장이 트랜치에서도 일어나기 때문에 성공적으로 실행될 수 있었던 측방향 과성장의 양을 제한했다. 또한, 종래에는 AlN 또는 식각된 사파이어 중 어느 하나였던 필라를 포함했다. 본 발명에서, 필라는 단일 AlInGaN 층 또는 기판으로 발생되는 식각을 포함하여, 0.1㎛ 이상의 식각 깊이를 갖는 다중 AlInGaN 층 중 어느 하나로 이루어질 수 있다.
위에서 언급한 바처럼, 종래 기술은 캔틸레버형 에피택시로 불리는 기술을 교시하지만, 이 기술은 측방향 성장을 강화시키는 데에 현저한 이익을 제공하는 성장 종의 펄싱(pulsing)을 포함하지 않고, 식각된 필러 내의 변형 경감 구조의 집적화(integration)을 포함하지 않고, 감소된 결함 물질상의 전기적으로 주입된 발광 구조를 얻기 위한 형성 방법을 설명하지 않는다는 점에서 본 발명과는 다르다.
본 발명의 또 하나의 특징은 두꺼운, 도핑형 또는 비도핑형, AlInGaN 층을 PLOG 버퍼 상에 그러나 발광 다이오드 AlInGaN:Si n-접점 층 아래, AlInGaN 층의 두께가 1㎛ 이상이 되도록 성장시키는 것이다.
특히 이전의 바람직한 구현예에 대한 상세한 설명 및 다음의 도면들을 주의 깊게 읽음으로써 기타 특징들 및 장점들이 반도체 디자인 및 발광 다이오드 기술 분야에서 통상의 지식을 가진 자에게 분명해질 것이다.
도 1은 본 발명의 바람직한 구현예에 따라, 단일 Ⅲ-질화물 버퍼 층을 갖는 발광 다이오드의 부분의 에피층 구조의 개략적인 도면이다.
도 2a는 본 발명의 바람직한 구현예에 따라, 다중 Ⅲ-질화물 버퍼 층을 갖는 발광 다이오드의 부분의 에피층 구조의 개략적인 도면이다.
도 2b는 본 발명의 다른 바람직한 구현예에 따라, 다중 Ⅲ-질화물 버퍼 층을 갖는 발광 다이오드의 부분의 에피층 구조의 개략적인 도면이다.
도 2c는 본 발명의 다른 바람직한 구현예에 따라, 다중 Ⅲ-질화물 버퍼 층을 갖는 발광 다이오드의 부분의 에피층 구조의 개략적인 도면이다.
도 3a는 바람직한 구현예에 따라 트렌칭된 제1 버퍼의 일부와, 바람직한 구현예에 따라 측방향으로 과성장된 PLOG 버퍼로 나타낸, 도 4의 발광 다이오드의 에피층 구조의 일부의 개략적인 도면이다.
도 3b는 바람직한 구현예에 따라 트렌칭된 제1 버퍼의 일부와, 바람직한 구현예에 따라 측방향으로 과성장된 PLOG 버퍼로 나타낸, 도 4의 발광 다이오드의 에피층 구조의 일부의 개략적인 도면이다.
도 3c는 바람직한 구현예에 따라 트렌칭된 제1 버퍼의 일부와, 바람직한 구현예에 따라 측방향으로 과성장된 PLOG 버퍼로 나타낸, 도 4의 발광 다이오드의 에피층 구조의 일부의 개략적인 도면이다.
도 4는 본 발명의 바람직한 구현예에 따른 발광 다이오드의 에피층 구조의 개략적인 도면이다.
본 발명은 특히 심 자외선 광을 방출하는 발광 다이오드(LED) 및 LED를 제조하기 위한 방법이다. 특히, 이것은 도 4에 나타낸 자외선 발광 구조(12)를 위한 플랫폼의 역할을 하는 템플레이트(10)이다. 간단하게, 템플레이트(10)은 기판 및 LED 웨이퍼를 형성하는 제1 단계에서 기판상에 추가된 제1 버퍼 층을 포함한다. 그 다음, 제1 버퍼층을 식각하여 버퍼가 AlN이고 기판이 사파이어인 경우 0.4㎛ 이상의 식각 깊이를 갖거나 제1 버퍼 층이 하나 이상의 AlInGaN 층으로 이루어지는 경우 0.1㎛ 이상의 식각 깊이를 갖는 트렌치 패턴을 형성한다. 웨이퍼를 패터닝한 후에, 제2 버퍼를 제1 버퍼에 가하여 패터닝된 웨이퍼가 합체되게 한다. 그 다음, 자외선 발광 구조(12)를 템플레이트(10)에 가한다. 먼저, 제1 타입의 전도도를 갖는 반도체 층을 가한 다음, 190㎚ 내지 369㎚ 범위의 방출 스펙트럼을 갖는 양자-우물 영역을 형성하는 수개의 층들이 뒤따른다. 제2 타입의 전도도를 갖는 또 하나의 반도체 층을, 가능하게는 하나 보다 많은, 다음에 가한다. 두 개의 금속 접점(contact)을 이 구성에, 하나는 제1 타입의 전도도를 갖는 반도체 층에, 그리고 다른 하나는 제2 타입의 전도도를 갖는 반도체 층에 가하여 LED를 완성한다. 이러한 층들을 각각 아래에서 상세히 설명한다.
수개의 층들 및 버퍼층들을 펄스형 원자 층 에피택시(PALE) 성장 기법을 이용하여 가하고, 패터닝된 웨이퍼 상에서 성장된 층을 펄스형 측방향 과성장 기법을 이용하여 성장시킨다. 바람직하게는 사파이어인, 기판 이외 각각의 층을 Ⅲ 족-질화물, 바람직하게는 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)로부터 만든다. 펄스형 측방향 과성장 기법을 채용함에 있어서, 전구체 소스는 금속-유기 소스(바람직하게는 트리메틸 알루미늄, 트리메틸 갈륨, 트리에틸 갈륨, 트리메틸 인듐, 암모니아, 운반 가스(carrier gas)(수소 및/또는 질소 등) 및, 선택적으로, 실란 등의 도핑 소스, 및/또는 비스시클로펜타디엔일 마그네슘을 포함한다.
도 1-3은 제조된 상태의 본 LED의 템플레이트(10)의 다양한 구현예들을 나타낸다. 도 1에 나타낸 바와 같이, 제1 버퍼층(301)을 바람직하게는 사파이어인, 기판(100)상에 성장시킨다. Ⅲ 족-질화물 물질, 바람직하게는 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)으로부터 제1 버퍼층(301)을 만든다. 대안으로는, 도 2A-2C에 나타낸 바와 같이, 실제로 다중 서브-층들로 제1 버퍼층(321)을 만들 수 있다. 도 2A, 2B 및 2C는 각각, Ⅲ 족-질화물 물질, 바람직하게는 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)의 서브-층(301, 302, 303, 304)을 이용한 제1 버퍼층(321, 321', 321'')의 3개의 다른 실시를 나타낸다. 바람직하게는, AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)으로부터 서브-층(301)을 만든다; 바람직하게는, 서브-층(302)은 AlInGaN/AlInGaN 초격자이다. 바람직하게는, 서브-층(303)은 비도핑형 AlInGaN인 한편, 서브-층(304)는 실리콘(silicon)이 도핑된 AlInGaN이다. 도 2A의 버퍼 층(321)은 서브-층들(301, 302)을 포함한다. 도 2B의 버퍼 층(321')은 서브-층들(301, 302, 303)을 포함한다. 도 2c의 버퍼 층(321'')은 서브-층들(301, 302, 303, 304)을 포함한다.
제1 Ⅲ-질화물 버퍼 층(321)을, 펄스형 원자 층 에피택시(PALE) 기법과 전통적인 금속-유기 화학 기상 증착(MOCVD)의 조합을 이용하여, 기판(100) 위에, 사용되는 층들의 조성 및 순서에 따라, 약 0.1-5㎛ 두께로 성장시킨다. 바람직하게는, AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)의 적어도 하나의 서브-층으로부터 제1 버퍼층(321)을 형성한다.
그 다음, 최종 LED 에피층의 부분을 트랜칭한다. 트렌칭(trenching)은 제1 버퍼층(321)에서 행하고, 또한 기판(100)으로 확장될 수 있다. 종래 기술에서 잘 확립된 습식 또는 건식중 하나의 식각 공정과 함께 표준 포토리소그래피 기술을 이용하여 트렌칭 공정을 수행한다. 하지만, 트렌치는 종래 기술보다 훨씬 더 깊어질 수 있다. 특히, 트렌치는, AlN으로부터 제1 버퍼층을 만들 경우 적어도 0.4㎛ 깊이이고 제1 버퍼층(321, 321', 321'')을 사용할 경우 적어도 0.1㎛ 깊이이다.
트렌칭은 도 3A-3C에 보여진 바처럼 남게되는 물질 또는 필라의 가는 스트립(narrow strip)을 남기는 물질의 선택적인 제거이다. 이러한 가는 스트립은 직선 또는 곡선형일 수 있으나, 바람직하게는 평행하고 가장 바람직하게는 예를 들면, 줄무늬형, 원형, 육각형, 정사각형 또는 직사각형 등의 패턴형이다. 패터닝 후에, 층(401)이 펄스형 측방향 과성장 기법에 의해 제1 버퍼에 가해져, 층이 측방향으로 성장하여 도 3A-3C에 예시된 줄무늬 사이의 갭을 연결하게 된다. 바람직하게는, AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)으로부터 층(401)을 만든다. 도 3A-3C에 예시된 3개의 구현예들의 각각에 대해 나타낸 바처럼, 층(401)이 완성된 후에, 추가의 층들을 퇴적하여 제2 버퍼 층(421, 421', 421'')의 대안의 바람직한 구현예를 완성할 수 있다.
도 3A는, 제1 버퍼층(321'')을 트렌칭하여 필라(322)를 형성한 후에, 도 2C에 나타낸 에피층 구성의 상부에, 제2 버퍼(421)의 하나의 실시를 나타낸다. 어떠한 제1 버퍼 층(321, 321', 321'') 도 사용될 수 있으나, 도면을 단순화하기 위하 여, 도 3A-3C에서는 오직 도 2C의 에피층, 즉 제1 버퍼층(321'')으로 나타낸다. 도 3B 및 3C는, 제2 버퍼층(421)의 추가의 실시, 즉 (421', 421'')를 도 3B 및 3C에 각각 나타내며, 서브-층(401, 402, 403, 404)은 도 3A-3C의 각각에서 특정 조합으로 나타내어진다. 도 3A는 서브-층(401) 및 서브-층(402)를 포함하는 제2 버퍼층(421)을 나타낸다; 도 3B는 서브-층(401, 402, 403)을 포함하는 제2 버퍼층(421')을 나타낸다; 그리고 도 3C는 서브-층(401, 402, 403, 404)을 포함하는 제2 버퍼층(421'')을 나타낸다.
도 4는 금속 접점(980, 990)에 더하여, 아래에서 설명될 도 3C의 템플레이트(10)와 템플레이트(10) 위의 층상, UV 방출 구조(12)를 예시한다. 금속 접점(990, 980) 및 기판(100)을 제외하고, 모든 층들은 Ⅲ-질화물 물질로 만들어진다. 바람직하게는 사파이어로 만들어지지만, 기판은 실리콘 카바이드, GaN, AlN, AlGaN, InN, InGaN, AlInGaN, 실리콘, GaAs, LiAlO3, LiGaO3, ZnO 또는 금속으로부터 만들어질 수 있다. 더욱이, 기판은 C-평면, A-평면, M-평면 또는 R-평면을 따라 결정학적인 오리엔테이션(crystallographic orientation)를 갖고, 그의 축으로부터 0.0°내지 10°범위의 미스-오리엔테이션(mis-orientation)을 갖는다.
그 다음 버퍼층(321)과 일부의 경우 기판(100)을 트렌칭한다. 트렌칭 후에, 형성된 트렌치 위로 웨이퍼 표면이 합체되도록 PLOG 층(401)을 버퍼층상에 성장시킨다(도 3A, 도 3B, 도 3C 및 도 4 참조). PLOG 층(401)이 완전히 합체되고 버퍼층(321)의 전위밀도 보다 더 작은 전위밀도를 갖는 영역을 가질 때까지 수직 성장 율에 비하여 측방향 성장율을 강화시키도록 적어도 하나의 프리커서 소스를 펄싱하여, Ⅲ 족-질화물 PLOG 층(401)을 성장시킨다.
그 후에, (401)과 함께 제2 버퍼(421)을 형성하는 합체후 추가의 AlInGaN 층을 퇴적한다. 이러한 층들은 도 3A, 도 3B 및 도 3C에서 (402, 403, 404)로 나타낸다. 이러한 층들은 에피택셜 층의 전체적인 변형을 최소화하는 것을 돕고 또한 발광 디바이스 활성 영역에 대해 이로운 효과를 갖는 에피택셜 평탄화(epitaxial planarization)를 돕는다.
그 다음, 도 4에 예시된 바처럼, LED 구조가 또 하나 Ⅲ-질화물 층(500)으로 시작되는 에피층에 추가되나, 제1 타입의 전도도를 가지며, 제2 버퍼(421)상에 직접 가해지며, 바람직하게는 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)으로부터 만들어지는 n+층은 양자 우물 활성 영역으로부터 방출될 광에 투명하도록 형성된다. 그 다음, 또 하나의 Ⅲ-질화물 초격자 층(600)이 형성되는데, 이 층은 하나 이상의 배리어(barrier) 및 하나 이상의 우물(well) 서브-층을 가지며, 각각은 배리어 층의 밴드갭이 우물 층의 밴드갭보다 더 크도록 다른 조성을 갖는다. 배리어 및 우물 층의 두께는 1 내지 200Å이어야 한다. 이 우물 서브-층은 특정 밴드갭을 가지며, 전자 및 정공이 쉽게 결합하는 양호한 양자 구속을 갖는 영역을 제공하도록 디자인되며, 바람직하게는 복사 및 비-복사 재결합을 가지나 복사 재결합이 비-복사 재결합에 비해 우세하다. 양자 우물 서브-층은 190㎚ 내지 369㎚ 범위의 광을 방출한다. 양쪽 모두의 층들(500, 600)은 실리콘을 이용하여 제1 타입 의 전도도가 주어지거나 실리콘, 산소 및/또는 인듐의 조합을 이용하여 코도핑된다. 층(500)은 PLOG 층(401)보다 더 낮지만 (600)의 배리어 서브층 및 양자 우물 보다 더 높은 밴드갭을 갖는다. 일부 실시들에서, 우물 서브층은 비도핑형이다.
p-타입 AlInGaN 전자 블로킹 층(700)이 활성 영역 층(600) 바로 위에 통합되어, (700)의 밴드갭이 (600)에 있는 배리어 서브층의 밴드갭 보다 더 커진다. 마그네슘이 p-타입 도펀트로 사용된다. 2개의 추가의 p-타입 AlInGaN 층들(800, 900)이 (700)의 상부에 형성되어, 층들의 밴드갭이 각기 다음 층에 대해 감소한다. 층(800)은 하나의 단일 AlInGaN 층일 수 있거나 조성경사층(compositionally graded layer), 일련의 감소 조성 초격자, 또는 감소 밴드갭을 갖는 수개의 별개의 층으로 이루어질 수 있다.
그 다음, 바닥 n+층을 입수하기 위해, 반응성 이온 식각(RIE)을 이용하여, 도 4에 나타나 있는 타입의, 메사-타입 LED(mesa-type LED)를 제조할 수 있다. 이 타입의 디바이스의 구조(geometry)는 저-결함 빈도의 측방향으로 성장된 "윙(wing)" 영역을 포함하는 활성 영역의 오직 일부에 귀착됨을 주목해야 한다. 마지막으로, 프로브 금속 전도 패드(980, 990)를 n+ 및 p+ 층 양쪽 모두 위에 각각 퇴적한다. Ti/Al/Ti/Au 및 Ni/Au는 n- 및 p-접점을 위한 금속 접점으로 각각 사용되지만, n-금속 접점은 Ti, Al, Ni, Au, Mo, Ta 또는 이들 금속의 임의의 조합으로부터 만들어질 수 있다. p+ 층 접점인, 제2 접점은 Pd, Ni, Ag, Au, ITO, NiO, PdO 또는 위에서 언급한 금속들의 임의의 조합으로부터 만들어질 수 있다. 이러한 접점들은 공기, 형성 가스, 질소 또는 이들의 임의의 조합 중에서 소둔(annealing)될 수 있다.
대안의 구성에서, 제조후 기판을 레이저를 이용하여 연마, 식각 또는 리프팅-오프(lifting-off)에 의해 제거될 수 있고 그 다음 금속 접점 층을 n-층(500) 이면에 가할 수 있다. 이러한 구성에서, 접점(980)은 상위 대신 (500)의 이면 상에 위치되며 p-접점(990) 아래 수직으로 위치될 수 있다.
첨부된 청구항들에 의해 정의되는 본 발명의 사상 및 범위로부터 벗어남이 없이, 본 명세서에 설명된 바람직한 구현예에 많은 수정 및 치환이 행해질 수 있음은 자외선 발광 다이오드 및 레이저 다이오드 기술 분야에서 통상의 지식을 가진 자에게 분명해질 것이다.

Claims (47)

  1. a. 자외선 발광 구조로서:
    ⅰ. 제1 전도도를 갖는 제1층,
    ⅱ. 제2 전도도를 갖는 제2층, 및
    ⅲ. 상기 제1층 및 상기 제2층 사이의 발광 양자 우물 영역을 포함하는 자외선 발광 구조;
    b. 상기 제1층과 전기적으로 연결되는 제1 전기 접점;
    c. 상기 제2층과 전기적으로 연결되는 제2 전기 접점; 및
    d. 상기 자외선 발광 구조를 위한 플랫폼 역할을 하는 템플레이트로서:
    ⅰ. 트렌칭되는 제1 버퍼층, 및
    ⅱ. 상기 제1 버퍼층위로 합체되며, AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)으로부터 만들어지는 제2 버퍼층을 포함하는 템플레이트를 포함하고, 전기 포텐셜이 상기 제1 및 제2 전기 접점에 가해질 때, 자외선을 방출하는 것을 특징으로 하는 발광 디바이스.
  2. 제1항에 있어서, 상기 제1 버퍼층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)으로부터 만들어지는 것을 특징으로 하는 발광 디바이스.
  3. 제1항에 있어서, 상기 제1 버퍼층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)의 복수 층을 갖는 적어도 하나의 초격자 서브-층으로부터 만들어지는 것을 특징으로 하는 발광 디바이스.
  4. 제1항에 있어서, 상기 제1 버퍼층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)으로부터 만들어지는 제1 서브-층을 포함하고, 상기 제1 서브-층은 도핑되지 않은 것을 특징으로 하는 발광 디바이스.
  5. 제4항에 있어서, 상기 제1 버퍼층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)으로부터 만들어지는 제2 서브-층을 포함하고, 상기 제2 서브-층은 실리콘으로 도핑되는 것을 특징으로 하는 발광 디바이스.
  6. 제1항에 있어서, 상기 제1 버퍼층은:
    AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)으로부터 만들어지고, 도핑되지 않은 제1 서브-층;
    AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)의 복수의 층을 갖는 적어도 하나의 초격자 서브-층; 및
    AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)으로부터 만들 어지고, 실리콘으로 도핑된 제2 서브-층을 포함하는 것을 특징으로 하는 발광 디바이스.
  7. 제6항에 있어서, 상기 제1 버퍼층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)으로부터 만들어지는 제3 서브-층을 더 포함하고, 상기 제3 서브-층은 도핑되지 않은 것을 특징으로 하는 발광 디바이스.
  8. 제1항에 있어서, 상기 제1 버퍼층은 AlxInyGa1-x-yN(여기서 0.01 < x
    Figure 112009023503747-PCT00001
    1, 0 ≤ y ≤1 및 0.01 ≤ x + y≤1)를 포함하는 것을 특징으로 하는 발광 디바이스.
  9. 제8항에 있어서, 상기 제1 버퍼층은 AlxInyGa1-x-yN(여기서 0.1 < x ≤1, 0 ≤ y ≤1 및 0.1 ≤ x + y≤1)를 포함하는 것을 특징으로 하는 발광 디바이스.
  10. 제9항에 있어서, 상기 제1 버퍼층은 AlxInyGa1-x-yN(여기서 0.25 < x ≤1, 0 ≤ y ≤1 및 0.25 ≤ x + y≤1)를 포함하는 것을 특징으로 하는 발광 디바이스.
  11. 제10항에 있어서, 상기 제1 버퍼층은 AlxInyGa1-x-yN(여기서 0.5 < x ≤1, 0 ≤ y ≤1 및 0.5 ≤ x + y≤1)를 포함하는 것을 특징으로 하는 발광 디바이스.
  12. 제11항에 있어서, 상기 제1 버퍼층은 AlxInyGa1-x-yN(여기서 0.9 < x ≤1, 0 ≤ y ≤1 및 0.9 ≤ x + y≤1)를 포함하는 것을 특징으로 하는 발광 디바이스.
  13. 제12항에 있어서, 상기 제1 버퍼층은 AlxInyGa1-x-yN(여기서 0.99 < x ≤1, 0 ≤ y ≤1 및 0.99 ≤ x + y≤1)를 포함하는 것을 특징으로 하는 발광 디바이스.
  14. 제1항에 있어서, 상기 제1 버퍼층과 상기 제2 버퍼층을 Ⅲ 족 및 Ⅴ 족 물질이 펄스형 성장 방법을 통해 주입되는 방식으로 퇴적하고, 상기 Ⅲ 족 및 상기 Ⅴ 족 물질이 연속 흐름을 갖지 않지만 순차적으로 또는 Ⅲ 족 소스 펄스가 Ⅴ 족 소스 펄스 없이 부분적으로 행해지거나 Ⅴ 족 소스 펄스와 부분적으로 오버랩되도록 펄싱되는 것을 특징으로 하는 발광 디바이스.
  15. 제1항에 있어서, 상기 제2 버퍼층은,
    상기 제1 버퍼층 위에 합체되어 제1 평면층을 형성하는 제1 서브-층; 및
    상기 제1 서브-층에 가해지는 제2 서브-층을 더 포함하는 것을 특징으로 하는 발광 디바이스.
  16. 제15항에 있어서, 상기 제2 서브-층은 초격자층인 것을 특징으로 하는 발광 디바이스.
  17. 제16항에 있어서, 제3 서브-층을 더 포함하고, 상기 제3 서브-층은 초격자 층인 것을 특징으로 하는 발광 디바이스.
  18. 제16항에 있어서, 제4 서브-층을 더 포함하는 것을 특징으로 하는 발광 디바이스.
  19. 제1항에 있어서, 상기 제1 전도도를 갖는 상기 제1 버퍼층이 상기 제1 전기 접점을 지니는 것을 특징으로 하는 발광 디바이스.
  20. 제1항에 있어서, 상기 제1 전도도를 갖는 상기 제1 층이 상기 제1 전기 접점을 지니고, 상기 템플레이트는 기판을 더 포함하며, 상기 제1 버퍼층은 상기 기판과 상기 제2 버퍼층 사이에 있는 것을 특징으로 하는 발광 디바이스.
  21. 제1항에 있어서, 상기 제1 버퍼층은 AlN으로부터 만들어지고 적어도 0.4㎛의 깊이로 트렌칭되는 것을 특징으로 하는 발광 디바이스.
  22. 제1항에 있어서, 상기 발광 구조는:
    AlxInyGa1-x-yN(여기서 0 ≤ x ≤1, 0 ≤ y ≤1 및 0 ≤ x + y≤1)을 포함하며, 표면 및 밴드갭을 갖는 양자 우물; 및
    상기 양자 우물의 상기 표면 상의, 상기 양자 우물의 상기 밴드갭 보다 큰 밴드갭을 갖는 배리어 층의 교대 층을 포함하는 양자 우물 영역을 포함하고, 상기 배리어 층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)을 포함하고, 상기 양자 우물 영역은 상기 배리어 층으로 시작하여 상기 배리어 층으로 종결되는 것을 특징으로 하는 발광 디바이스.
  23. 제22항에 있어서, 상기 양자 우물 영역은 단일 양자 우물 및 다중 양자 층들을 포함하는 것을 특징으로 하는 발광 디바이스.
  24. 제22항에 있어서, 상기 양자 우물 및 상기 배리어 층은 다른 조성을 갖는 것을 특징으로 하는 발광 디바이스.
  25. 제22항에 있어서, 상기 양자 우물은 실리콘, 인듐, 탄소로 이루어지는 군으로부터 선택되는 적어도 하나의 n-타입 도펀트로 도핑되는 것을 특징으로 하는 발광 디바이스.
  26. 제22항에 있어서, 상기 양자 우물은 마그네슘, 아연 및 베릴륨으로 이루어지 는 군으로부터 선택되는 적어도 하나의 p-타입 도펀트로 도핑되는 것을 특징으로 하는 발광 디바이스.
  27. 제22항에 있어서, 상기 양자 우물은 적어도 하나의 n-타입 및 적어도 하나의 p-타입 도펀트로 도핑되는 것을 특징으로 하는 발광 디바이스.
  28. 제22항에 있어서, 상기 양자 우물 영역은 자외선 광자를 생산하는 것을 특징으로 하는 발광 디바이스.
  29. 제24항에 있어서, 상기 양자 우물 영역이 190㎚
    Figure 112009023503747-PCT00002
    λ ≤ 240㎚ 범위의 파장 λ로 방출하도록 상기 조성을 선택하는 것을 특징으로 하는 발광 디바이스.
  30. 제22항에 있어서, 상기 양자 우물 영역이 240㎚
    Figure 112009023503747-PCT00003
    λ ≤ 280㎚ 범위의 파장 λ로 방출하도록 상기 조성을 선택하는 것을 특징으로 하는 발광 디바이스.
  31. 제22항에 있어서, 상기 양자 우물 영역이 280㎚
    Figure 112009023503747-PCT00004
    λ ≤ 320㎚ 범위의 파장 λ로 방출하도록 상기 조성을 선택하는 것을 특징으로 하는 발광 디바이스.
  32. 제22항에 있어서, 상기 양자 우물 영역이 320㎚
    Figure 112009023503747-PCT00005
    λ ≤ 369㎚ 범위의 파장 λ로 방출하도록 상기 조성을 선택하는 것을 특징으로 하는 발광 디바이스.
  33. a. 자외선 발광 구조로서:
    ⅰ. 제1 전도도를 갖는 제1층,
    ⅱ. 제2 전도도를 갖는 제2층, 및
    ⅲ. 상기 제1층 및 상기 제2층 사이의 발광 양자 우물 영역을 포함하는 자외선 발광 구조;
    b. 상기 제1층과 전기적으로 연결되는 제1 전기 접점;
    c. 상기 제2층과 전기적으로 연결되는 제2 전기 접점; 및
    d. 상기 자외선 발광 구조를 위한 플랫폼 역할을 하는 템플레이트로서:
    ⅰ. AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)으로부터 만들어지며, 트렌칭되는 제1 버퍼층, 및
    ⅱ. 상기 제1 버퍼층위로 합체되는 제2 버퍼층을 포함하는 템플레이트를 포함하는 것을 특징으로 하는 발광 디바이스.
  34. 제33항에 있어서, 상기 제2 버퍼층은:
    상기 제1 버퍼층 위에 합체되어 제1 평면층을 형성하는 제1 서브-층; 및
    상기 제1 서브-층에 가해지는 제2 서브-층을 더 포함하고, 상기 제1 및 상기 제2 서브-층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)으로부 터 만들어지는 것을 특징으로 하는 발광 디바이스.
  35. 제34항에 있어서, 상기 제2 서브-층은 초격자인 것을 특징으로 하는 발광 디바이스.
  36. 제34항에 있어서, 제3 서브-층을 더 포함하고, 상기 제3 서브-층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)으로부터 만들어지는 초격자 층인 것을 특징으로 하는 발광 디바이스.
  37. 제36항에 있어서, 제4 서브-층을 더 포함하는 것을 특징으로 하는 발광 디바이스.
  38. 제33항에 있어서, 상기 제1 전도도를 갖는 상기 제1 버퍼층이 상기 제1 전기 접점을 지니는 것을 특징으로 하는 발광 디바이스.
  39. 제33항에 있어서, 상기 제1 전도도를 갖는 상기 제1 층이 상기 제1 전기 접점을 지니고, 상기 템플레이트는 기판을 더 포함하며, 상기 제1 버퍼층은 상기 기판과 상기 제2 버퍼층 사이에 있는 것을 특징으로 하는 발광 디바이스.
  40. 제39항에 있어서, 상기 기판은 C-평면, A 평면, M 평면 또는 R 평면을 따라 결정학적인 오리엔테이션을 갖는 것을 특징으로 하는 발광 디바이스.
  41. 제40항에 있어서, 상기 기판은 상기 기판의 축으로부터 10°미만의 미스-오리엔테이션을 갖는 것을 특징으로 하는 발광 디바이스.
  42. 제41항에 있어서, 상기 제1 버퍼층은 상기 기판상에 성장되며, 상기 기판은 1Å 내지 100미크론의 근 평균 제곱 거칠기를 갖는 것을 특징으로 하는 발광 디바이스.
  43. 제33항에 있어서, 상기 제1 버퍼층은 패턴 형태로 트렌칭되는 것을 특징으로 하는 발광 디바이스.
  44. 제33항에 있어서, 상기 제1 버퍼층은 적어도 0.1㎛의 깊이로 트렌칭되는 것을 특징으로 하는 발광 디바이스.
  45. 제33항에 있어서, 상기 제1 전기 접점은 단일 층 또는 멀티스택 층으로서 Ti, Al, Ni, Au, Mo, Ta 또는 이들 금속들의 조합으로부터 만들어지는 것을 특징으로 하는 발광 디바이스.
  46. 제33항에 있어서, 상기 제2 전기 접점은 단일 층 또는 멀티스택 층으로서 Pd, Ni, Ag, Au, ITO, NiO 또는 PdO 또는 이들 금속들의 조합으로부터 만들어지는 것을 특징으로 하는 발광 디바이스.
  47. AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)으로부터 만들어지는 제1 버퍼층을 사파이어로부터 만들어지는 기판에 가하는 단계;
    상기 제1 버퍼층에 트렌치를 적어도 0.1㎛ 깊이로 형성하는 단계;
    펄스형 측방향 과성장 기법을 이용하여 상기 제1 버퍼층에 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)으로부터 만들어지는 제2 버퍼층을 가하여 상기 제2 버퍼층이 합체되어 평면층을 형성하는 단계;
    상기 제2 버퍼층상에 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤1 및 0 < x + y≤1)으로부터 만들어지는 초격자 층을 가하여 템플레이트를 형성하는 단계;
    제1 전도도를 갖는 제1층 및 제2 전도도를 갖는 제2층을 포함하는 자외선 발광 구조를 상기 템플레이트 상에 놓는 단계; 및
    제1 전기 접점을 상기 자외선 발광 구조의 상기 제1층에 전기적으로 연결하고, 제2 전기 접점을 상기 자외선 발광 구조의 상기 제2층에 전기적으로 연결하는 단계를 포함하는 것을 특징으로 하는 발광 디바이스의 제조방법.
KR1020097007991A 2006-10-18 2007-10-17 자외선 발광 디바이스 및 이를 제조하기 위한 방법 KR101067823B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US85267306P 2006-10-18 2006-10-18
US60/852,673 2006-10-18

Publications (2)

Publication Number Publication Date
KR20090069304A true KR20090069304A (ko) 2009-06-30
KR101067823B1 KR101067823B1 (ko) 2011-09-27

Family

ID=39344988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097007991A KR101067823B1 (ko) 2006-10-18 2007-10-17 자외선 발광 디바이스 및 이를 제조하기 위한 방법

Country Status (4)

Country Link
US (1) US8304756B2 (ko)
JP (1) JP5084837B2 (ko)
KR (1) KR101067823B1 (ko)
WO (1) WO2008054994A2 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012093757A1 (ko) * 2011-01-04 2012-07-12 (주)세미머티리얼즈 템플레이트, 그 제조방법 및 이를 이용한 수직형 질화물 반도체 발광소자의 제조방법
WO2013009394A1 (en) * 2011-07-08 2013-01-17 Bridgelux, Inc. Laterally contacted blue led with superlattice current spreading layer
US9818826B2 (en) 2013-10-21 2017-11-14 Sensor Electronic Technology, Inc. Heterostructure including a composite semiconductor layer
US9911901B2 (en) 2014-04-07 2018-03-06 Lg Innotek Co., Ltd. Light emitting device having buffer layer with graded composition

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009152062A2 (en) * 2008-06-09 2009-12-17 Nitek, Inc. Ultraviolet light emitting diode with ac voltage operation
US8686396B2 (en) * 2007-05-08 2014-04-01 Nitek, Inc. Non-polar ultraviolet light emitting device and method for fabricating same
TWI415295B (zh) * 2008-06-24 2013-11-11 Advanced Optoelectronic Tech 半導體元件的製造方法及其結構
US9142714B2 (en) 2008-10-09 2015-09-22 Nitek, Inc. High power ultraviolet light emitting diode with superlattice
WO2010132785A2 (en) 2009-05-15 2010-11-18 Cummins Filtration Ip, Inc. Surface coalescer
TW201118946A (en) * 2009-11-24 2011-06-01 Chun-Yen Chang Method for manufacturing free-standing substrate and free-standing light-emitting device
TWI499099B (zh) * 2009-12-30 2015-09-01 Epistar Corp 具有保護層之半導體發光元件
EP2634294B1 (en) * 2010-10-29 2020-04-29 Tokuyama Corporation Method for manufacturing optical element and optical element multilayer body
US8879598B2 (en) 2011-08-11 2014-11-04 Sensor Electronic Technology, Inc. Emitting device with compositional and doping inhomogeneities in semiconductor layers
US9595634B2 (en) 2011-08-11 2017-03-14 Sensor Electronic Technology, Inc. Device with transparent and higher conductive regions in lateral cross section of semiconductor layer
US10411156B2 (en) 2011-08-11 2019-09-10 Sensor Electronic Technology, Inc. Device with transparent and higher conductive regions in lateral cross section of semiconductor layer
US9385271B2 (en) 2011-08-11 2016-07-05 Sensor Electronic Technology, Inc. Device with transparent and higher conductive regions in lateral cross section of semiconductor layer
US8787418B2 (en) * 2011-08-11 2014-07-22 Sensor Electronic Technology, Inc. Emitting device with compositional and doping inhomogeneities in semiconductor layers
US8653478B2 (en) 2012-01-03 2014-02-18 Najeeb Ashraf KHALID Method and apparatus for enhanced pathogen mortality in ventilation systems using solid state means of generation of UVC
JP5606465B2 (ja) * 2012-02-01 2014-10-15 株式会社東芝 半導体発光素子及びその製造方法
US10058808B2 (en) 2012-10-22 2018-08-28 Cummins Filtration Ip, Inc. Composite filter media utilizing bicomponent fibers
KR102141815B1 (ko) * 2012-11-02 2020-08-06 리켄 자외선 발광 다이오드 및 그 제조 방법
JP6278285B2 (ja) * 2014-03-31 2018-02-14 ウシオ電機株式会社 半導体発光素子、半導体発光素子の製造方法、led素子、電子線励起型光源装置
KR102240023B1 (ko) 2014-11-03 2021-04-15 삼성전자주식회사 자외선 발광장치
US11021789B2 (en) 2015-06-22 2021-06-01 University Of South Carolina MOCVD system injector for fast growth of AlInGaBN material
US10340416B2 (en) * 2016-02-26 2019-07-02 Riken Crystal substrate, ultraviolet light-emitting device, and manufacturing methods therefor
US9680056B1 (en) * 2016-07-08 2017-06-13 Bolb Inc. Ultraviolet light-emitting device with a heavily doped strain-management interlayer
CN109475790A (zh) 2016-07-19 2019-03-15 康明斯滤清系统知识产权公司 穿孔层聚结器
JP6921603B2 (ja) * 2017-04-24 2021-08-18 セイコーエプソン株式会社 発光装置およびプロジェクター
CN110459656B (zh) * 2019-08-19 2023-02-24 晶能光电(江西)有限公司 紫外led外延片及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP3455512B2 (ja) 1999-11-17 2003-10-14 日本碍子株式会社 エピタキシャル成長用基板およびその製造方法
JP4204163B2 (ja) * 2000-02-03 2009-01-07 株式会社リコー 半導体基板の製造方法
US6599362B2 (en) 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
US6906352B2 (en) * 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
JP3705791B2 (ja) 2002-03-14 2005-10-12 株式会社東芝 半導体発光素子および半導体発光装置
TWI271877B (en) 2002-06-04 2007-01-21 Nitride Semiconductors Co Ltd Gallium nitride compound semiconductor device and manufacturing method
TWI234915B (en) * 2002-11-18 2005-06-21 Pioneer Corp Semiconductor light-emitting element and method of manufacturing the same
JP2004186509A (ja) 2002-12-04 2004-07-02 Nitride Semiconductor Co Ltd 窒化ガリウム系化合物半導体装置
US7192849B2 (en) * 2003-05-07 2007-03-20 Sensor Electronic Technology, Inc. Methods of growing nitride-based film using varying pulses
JP2005259827A (ja) 2004-03-10 2005-09-22 Ishikawajima Harima Heavy Ind Co Ltd 窒化物半導体発光素子と窒化物半導体の成長方法
WO2009023722A1 (en) * 2007-08-14 2009-02-19 Nitek, Inc. Micro-pixel ultraviolet light emitting diode

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012093757A1 (ko) * 2011-01-04 2012-07-12 (주)세미머티리얼즈 템플레이트, 그 제조방법 및 이를 이용한 수직형 질화물 반도체 발광소자의 제조방법
WO2013009394A1 (en) * 2011-07-08 2013-01-17 Bridgelux, Inc. Laterally contacted blue led with superlattice current spreading layer
US9818826B2 (en) 2013-10-21 2017-11-14 Sensor Electronic Technology, Inc. Heterostructure including a composite semiconductor layer
US9911901B2 (en) 2014-04-07 2018-03-06 Lg Innotek Co., Ltd. Light emitting device having buffer layer with graded composition

Also Published As

Publication number Publication date
JP2010521059A (ja) 2010-06-17
US20100320440A1 (en) 2010-12-23
WO2008054994A2 (en) 2008-05-08
KR101067823B1 (ko) 2011-09-27
WO2008054994A3 (en) 2008-08-07
US8304756B2 (en) 2012-11-06
JP5084837B2 (ja) 2012-11-28

Similar Documents

Publication Publication Date Title
KR101067823B1 (ko) 자외선 발광 디바이스 및 이를 제조하기 위한 방법
US8563995B2 (en) Ultraviolet light emitting diode/laser diode with nested superlattice
US8686396B2 (en) Non-polar ultraviolet light emitting device and method for fabricating same
US8354663B2 (en) Micro-pixel ultraviolet light emitting diode
US8415654B2 (en) Low resistance ultraviolet light emitting device and method of fabricating the same
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
TWI287256B (en) Semiconductor substrate and semiconductor device manufactured by epitaxial growth on the semiconductor substrate
US20110220867A1 (en) Superlattice free ultraviolet emitter
JP2003037289A (ja) 低駆動電圧のiii族窒化物発光素子
US9142714B2 (en) High power ultraviolet light emitting diode with superlattice
US20150053918A1 (en) Light-emitting diode with current-spreading region
KR20080091826A (ko) 질화물 반도체 소자
JP3733008B2 (ja) Iii−n系化合物半導体装置
JP5401145B2 (ja) Iii族窒化物積層体の製造方法
JP4424840B2 (ja) Iii−n系化合物半導体装置
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
KR20070011671A (ko) 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법
JP2005340762A (ja) Iii族窒化物半導体発光素子
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
JPH10290047A (ja) 窒化物半導体素子
US9859457B2 (en) Semiconductor and template for growing semiconductors
JP4229625B2 (ja) 窒化物半導体層とそれを含む窒化物半導体素子
JP2005340789A (ja) Iii族窒化物半導体発光素子
JP4492013B2 (ja) 窒化物半導体素子
JP2006019713A (ja) Iii族窒化物半導体発光素子およびそれを用いたled

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160713

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 8