WO2012093757A1 - 템플레이트, 그 제조방법 및 이를 이용한 수직형 질화물 반도체 발광소자의 제조방법 - Google Patents

템플레이트, 그 제조방법 및 이를 이용한 수직형 질화물 반도체 발광소자의 제조방법 Download PDF

Info

Publication number
WO2012093757A1
WO2012093757A1 PCT/KR2011/004062 KR2011004062W WO2012093757A1 WO 2012093757 A1 WO2012093757 A1 WO 2012093757A1 KR 2011004062 W KR2011004062 W KR 2011004062W WO 2012093757 A1 WO2012093757 A1 WO 2012093757A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride layer
nitride
etching
layer
growing
Prior art date
Application number
PCT/KR2011/004062
Other languages
English (en)
French (fr)
Inventor
오충석
장성환
정호일
박치권
박건
Original Assignee
(주)세미머티리얼즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)세미머티리얼즈 filed Critical (주)세미머티리얼즈
Publication of WO2012093757A1 publication Critical patent/WO2012093757A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus

Definitions

  • the present invention relates to a technique for manufacturing a nitride semiconductor light emitting device using a template.
  • the nitride semiconductor light emitting device Since the nitride semiconductor light emitting device has various advantages such as long life, low power consumption, excellent initial driving characteristics, and high vibration resistance, the demand is continuously increasing.
  • a nitride semiconductor light emitting device is composed of a plurality of nitride layers including an n-type nitride layer, an active layer, and a p-type nitride layer grown on a substrate.
  • the n-type nitride layer and the p-type nitride layer provide electrons and holes as active layers, respectively, and light emission occurs as they recombine in the active layer.
  • a mask having a pattern made of SiO 2 or the like is formed on a template on which an undoped nitride layer is deposited, and a nitride layer is grown from an opening of the mask to induce lateral growth over the mask.
  • a growth technique such as an epitaxial lateral overgrowth (ELO) method is proposed.
  • ELO epitaxial lateral overgrowth
  • a growth technique involves a SiO 2 film deposition process by a CVD method, a resist coating process, a photolithography process, an etching process and a cleaning process, and thus, the process is complicated and takes a long time.
  • the present invention provides a template manufacturing method capable of reducing the stress caused by the difference in lattice constant of the substrate and eliminating dislocations by providing a nitride buffer layer having a porous structure and a vertical nitride semiconductor light emitting device using the same. It is to provide a method of manufacturing.
  • An object of the present invention is to grow a first nitride layer containing a Group III material on a substrate, a plurality of etching barriers different in etching characteristics from the first nitride layer on the upper side of the first nitride layer ( forming a barrier; etching the first nitride layer with a chloride-based gas according to a pattern of the etching barrier to form a columnar nano structure;
  • the second nitride layer may be grown to form a nitride buffer layer including a plurality of voids therein.
  • an object of the present invention is to grow a buffer layer having an etch barrier (barrier) formed on the growth substrate, by etching the buffer layer according to the pattern of the etching barrier is formed of a chloride (chloride) -based gas columnar nano Forming a nano structure, growing an n-type nitride layer, an active layer, and a p-type nitride layer to the upper side of the nanostructure to form a nitride multilayer having a plurality of voids formed therein; Manufacturing a vertical nitride semiconductor light emitting device, comprising: installing a conductive substrate; removing the growth substrate by using a portion having the plurality of voids as a cut surface; and forming an electrode pad by processing the cut surface. It may also be achieved by the method.
  • the lattice stress is alleviated by the plurality of voids formed in the undoped nitride layer, and the dislocation defects are reduced, thereby improving the quality of the nitride layer grown on the template.
  • the workability of the manufacturing process can be improved, and the luminous efficiency of the light emitting device can be improved.
  • FIG. 1 is a cross-sectional view showing a cross section of a template according to a first preferred embodiment of the present invention
  • FIG. 2 is a flow chart illustrating the steps of manufacturing the template of FIG.
  • 3 is a schematic illustration of the steps of manufacturing the template of 2;
  • FIG. 4 is a SEM photograph of a cross section of the first nitride layer subjected to the etching process for 15 minutes without forming the etching barrier of FIG. 2;
  • FIG. 5 is a SEM photograph of a cross section of the first nitride layer subjected to the etching process for 15 minutes in the form of the etching barrier;
  • FIG. 6 is a cross-sectional view showing a cross section of a horizontal nitride semiconductor manufactured in this manner
  • FIG. 7 is a view schematically showing a method of manufacturing a vertical nitride semiconductor light emitting device using the present invention.
  • FIG. 1 is a cross-sectional view showing a cross section of a template according to a first preferred embodiment of the present invention.
  • the template 10 includes a substrate 100 and a nitride buffer layer 200 grown on the substrate 100.
  • the nitride buffer layer 200 has a porous structure in which a plurality of voids 214 are formed, and another nitride layer may be stacked and grown on the nitride buffer layer 200.
  • the substrate 100 forms a base surface on which nitride layer growth starts, and is made of a material suitable for lattice growth of the nitride layer.
  • a sapphire (Al 2 O 3 ) substrate having a hexagonal structure and having stable properties at high temperature is used.
  • a substrate made of materials such as spinel (MgAlO 4), silicon carbide (SiC), silicon (Si), zinc oxide (ZnO), gallium arsenide (AsGa), and gallium nitride (GaN) may be used.
  • the nitride buffer layer 200 is formed on the top surface of the sapphire substrate 100.
  • the nitride buffer layer 200 is formed by using a gallium nitride (GaN) layer having a hexagonal structure like the sapphire substrate 100, and the nitride buffer layer (using a group III nitride layer other than this) is used. It is also possible to configure 200).
  • GaN gallium nitride
  • the nitride buffer layer 200 includes a first nitride layer 210 and a second nitride layer 220 made of GaN.
  • the first nitride layer 210 is grown on the sapphire substrate 100, and then a plurality of nanostructures 213 are formed on the upper layer by an anisotropic etching process.
  • the second nitride layer is then grown to form a roof structure over the nanostructure 213 to form the nitride buffer layer 200 having a plurality of voids 214 as shown in FIG. 1.
  • etching barriers 212 are provided inside the nitride buffer layer 200.
  • the etching barrier 212 is a region doped with foreign matter on the first nitride layer, and the region has different etching characteristics from adjacent nitride layers by forming a different lattice structure by the doped foreign matter.
  • the foreign material means a material different from the group III element forming the lattice of the first nitride layer 210, and the group II and group III may be substituted in place of the group III element in the lattice structure to form the lattice. Or group IV.
  • the doped position of the foreign material has a characteristic of the etching barrier 212 in which etching does not proceed well compared to the nitride layer in which the foreign material is not doped during the etching process. Therefore, during the anisotropic etching process, it is possible to form a nanostructure 213 of a predetermined size according to the pattern of the etching barrier 212, it is to form a void 214 of uniform size from the nanostructure 213 It is possible.
  • FIG. 2 is a flow chart illustrating the steps of manufacturing the template of FIG. 1, and FIG. 3 schematically illustrates the steps of manufacturing the template of FIG. 2.
  • the growth method of the nitride buffer layer will be described in detail with reference to FIGS. 2 and 3.
  • the first nitride layer 210 is grown to a thickness of 0.2 to 10 ⁇ m on a sapphire substrate (S10).
  • the process can be carried out in a metal organic chemical vapor deposition (MOCVD) device, a hydride vapor phase epitaxy (HVPE) device, or a molecular beam epitaxy (MBE) device.
  • MOCVD metal organic chemical vapor deposition
  • HVPE hydride vapor phase epitaxy
  • MBE molecular beam epitaxy
  • the MOCVD device is used for good growth of the nitride layer lattice. .
  • a sapphire substrate 100 is placed inside the MOCVD apparatus, and trimethyl gallium (TMGa) and ammonia (NH 3) are supplied together with a hydrogen (H 2) carrier gas to supply a first nitride layer 210 made of u-GaN (undopped-GaN) material.
  • TMGa trimethyl gallium
  • NH 3 ammonia
  • H 2 hydrogen
  • a 20-nm u-GaN layer is grown at a low temperature of 500-700 ° C. for about 10 to 30 minutes to form a buffer, and then the temperature is increased to 1000-1200 ° C., additionally 2 ⁇ m thick.
  • -GaN layer is grown to form a first nitride layer.
  • an etching barrier is formed on the first nitride layer.
  • TMGa trimethyl gallium
  • NH 3 ammonia
  • this step is performed in-situ in the MOCVD apparatus, and can be performed continuously with the above-described first nitride layer growth step.
  • magnesium (Mg) is used as a foreign material, and a small amount of Cp 2 Mg (bis magnesium) is supplied together with trimethyl gallium (TMGa) and ammonia (NH 3) to grow the nitride layer thin film 211.
  • Cp 2 Mg bis magnesium
  • TMGa trimethyl gallium
  • NH 3 ammonia
  • the magnesium atom thermally decomposed in Cp2Mg forms a lattice structure at the position of Ga in the GaN lattice of the nitride layer thin film 211.
  • the atom of magnesium has a larger atomic radius than the Ga atom, and the doped magnesium atom causes deformation to occur not only in the lattice but also in the lattice structure adjacent thereto.
  • a hexagonal hillrock is formed in a predetermined pattern on the upper surface of the mirror-like smooth nitride layer.
  • the position where the lattice structure is deformed by the doped foreign matter forms an etching barrier 212 in which etching does not proceed properly in the etching process compared to the adjacent nitride layer.
  • magnesium is used as a foreign material for forming an etching barrier, this is only an example and the present invention is not limited thereto.
  • various elements of Group II, Group III, and Group IV may be used as foreign substances, and preferably magnesium used in growing the nitride layer of the light emitting device so that the present step may be performed in-situ.
  • One or a plurality of materials of (Mg), indium (In), aluminum (Al), and silicon (Si) may be used.
  • an etching process for forming a nanostructure is performed (S30).
  • the etching process is continuously performed in the MOCVD apparatus, the nitride layer coated on the inner wall of the chamber may be etched in the previous step to generate a large amount of particles. Therefore, the etching process is performed as an ex-situ process, and uses an hydride vapor phase epitaxy (HVPE) device which can provide a high temperature etching environment as an example.
  • HVPE hydride vapor phase epitaxy
  • the substrate on which the etch barrier is formed in the first nitride layer is moved from the MOCVD apparatus to the HVPE apparatus, and the internal temperature of the HVPE apparatus is raised to 800 ° C. or higher.
  • anisotropic etching is performed by supplying a chloride-based gas and ammonia (NH 3) gas.
  • NH 3 ammonia
  • hydrogen chloride (HCl) is used as an example of chloride-based gas.
  • HCl hydrogen chloride
  • NH3 ammonia
  • HCl hydrogen chloride
  • NH3 ammonia
  • FIG. 4 is a SEM photograph of a cross section of a first nitride layer subjected to an etching process for 15 minutes without forming an etch barrier
  • FIG. 5 illustrates a first etching process for 15 minutes with an etching barrier formed. SEM photograph of the cross section of the nitride layer.
  • the upper surface of the first nitride layer 210 forms a plurality of valley structures having a recessed shape while being anisotropically etched downward. In the less etched portion, a plurality of nanostructures 213 are formed (see FIG. 3C). However, since the etching proceeds randomly on the upper surface of the nitride layer in the state in which the etching barrier 212 is not formed as shown in FIG. 4, the size and shape of the nanostructures may be very irregular.
  • the etching barrier 212 is formed on the upper surface of the nitride layer as in this embodiment, the etching proceeds in the portion where the etching barrier is not located, the nano-etched at the position where the etching barrier 212 is formed, respectively The structure is formed (see FIG. 5).
  • the etch barrier 212 As such, when the nitride layer is etched using the etch barrier 212 as in the present exemplary embodiment, since the etch selectivity for each position is excellent, it is possible to form the nanostructure 213 having a predetermined size. In addition, when the nitride layer is etched without an etch barrier, it is difficult to induce horizontal growth during growth of the second nitride layer because the end of the nanostructure has a sharp shape (see FIG. 4). The end of the 213 has a sinusoidal bud shape, so it is easy to form a void by inducing horizontal growth during the growth of the second nitride layer 220.
  • the first nitride layer 210 is cooled for a predetermined time.
  • the cooling step is performed by the natural cooling method in the HVPE device, it is possible to stabilize the first nitride layer 210 through this process.
  • This cooling step can be carried out for 15 to 60 minutes, in this embodiment is a natural cooling for 30 minutes.
  • the substrate is then moved from the HVPE device to the MOCVD device to grow the second nitride layer 220.
  • the MOCVD apparatus is used to induce horizontal growth of the second nitride layer within a few ⁇ m range.
  • the heater is driven to increase the temperature of the process space in order to create a growth environment of the second nitride layer 220.
  • Ammonia (NH 3) gas can be supplied continuously while the temperature of the process space is raised. As such, by supplying ammonia (NH 3) gas, cracks may be prevented from occurring in the first nitride layer 210 grown during the temperature increase, and the first nitride layer 210 may be moved in the process of moving the substrate. The oxide film which may be formed on the phase can be removed.
  • TMGa trimethyl gallium
  • NH3 ammonia
  • H2 hydrogen
  • the second nitride layer 220 may be formed at a low pressure and high temperature environment compared to a general GaN growth environment so that horizontal growth may proceed on the upper side of the nanostructure 213. desirable. Therefore, in the present embodiment, at the beginning of the second nitride layer 220 growth process, the GaN layer grows in the horizontal direction at a high temperature of 1150 to 1250 ° C. and a low pressure environment of 200 mb or less to induce a loop structure.
  • the GaN layer is vertically controlled by adjusting the process environment to a temperature of 1000 to 1200 ° C. and a pressure of 300 mb or more, respectively.
  • the micrometer is grown.
  • the specific process conditions of this step may be carried out by those skilled in the art in consideration of the size of the nanostructure 213 or the size of the pores 214 to be formed.
  • the nitride buffer layer 200 grown according to the above process has a plurality of voids 214 structures therein. Particularly, in the case of the present invention, since the nanostructure having a constant height and a bud-shaped end portion is used, not only can easily form the pore 214 structure, but also has a uniform size of pores 214 distributed relatively uniformly. can do.
  • This pore 214 structure can mitigate stress caused by the difference in lattice constant and coefficient of thermal expansion between the nitride layer and the sapphire substrate.
  • dislocations generated in the nitride layer adjacent to the substrate may be eliminated by the pore structure, thereby preventing the nitride layer from progressing upward.
  • the dislocation density of the nitride buffer layer grown according to the present embodiment even when the thickness of the nitride buffer layer was 2 to 4 ⁇ m, the dislocation density of about 10 6 / cm 2 was measured. It is reduced to less than 1%.
  • the template according to the present invention includes a nitride buffer layer having a relaxed stress and reduced dislocation density, thereby growing a nitride layer of a light emitting device having a good crystal quality on the upper surface of the nitride buffer layer. It is possible to manufacture a light emitting device that is improved by about 30 to 40%.
  • the template according to the present invention can be produced by applying in various ways in addition to the above-described embodiment.
  • the template according to the present invention forms an etching barrier using one foreign material, but in addition to this, the etching barrier may be formed by doping two or more foreign materials.
  • the etching characteristics of the etching barrier are different depending on the type of the doped foreign matter. Therefore, nanostructures having various sizes and various end shapes may be formed during the etching process.
  • the template according to the present invention forms an etching barrier in a random pattern by supplying a doping gas containing a foreign substance, but in addition to this, the etching barrier may be formed at a position designed through a separate pattern forming apparatus using a mask or the like. have. In this case, it is possible to control the pattern of the etching barrier, it is possible to control the formation position of the nanostructures and voids.
  • the template according to the present invention is formed as a single layer of the etching barrier on the same plane, in addition to this, it is also possible to form an etching barrier of a multi-layer structure.
  • Cp 2 Mg (bis magnesium) is supplied together with trimethyl gallium (TMGa) and ammonia (NH 3) to form a magnesium-doped first nitride thin film, and Cp 2 Mg (bis magnesium) is supplied.
  • TMGa trimethyl gallium
  • NH 3 ammonia
  • Cp 2 Mg (bis magnesium) is supplied.
  • the supply of Cp2Mg (bis magnesium) can be resumed to form a magnesium doped second nitride thin film.
  • it is possible to form a nanostructure having two kinds of height through the etching process it is possible to vary the shape of the voids formed by the nanostructure.
  • the present invention may control the shape, size and pattern of the nanostructures and voids by forming the etching barrier in various forms.
  • the etching barrier may be formed in various forms.
  • the template according to the present invention can grow the nitride layer of the light emitting device above the nitride buffer layer as described above, and FIG. 6 shows a cross section of a horizontal nitride semiconductor manufactured in this manner.
  • an n-type nitride layer 310, an active layer 320, and a p-type nitride layer 330 are sequentially stacked on the template 10. Structure. Therefore, after the nitride buffer layer 200 of the template 10 is grown in the MOCVD apparatus, the nitride layer of the light emitting device can be grown as a continuous process.
  • the temperature and the process gas are controlled while being n-type.
  • the nitride layer, active layer and p-type nitride layer are grown sequentially.
  • the n-type nitride layer may be grown as the second nitride layer, and the active layer and the p-type nitride layer may be additionally grown on the n-type nitride layer.
  • the horizontal nitride semiconductor light emitting device since a plurality of voids are formed in the nitride layer adjacent to the substrate 100, the stress and dislocation density of the nitride layer are reduced, thereby improving internal quantum efficiency and improving polarization. can do.
  • these voids have different refractive indices than adjacent nitride layers. Therefore, the light traveling toward the substrate is scattered or refracted while passing through a plurality of pores, and thus the path is switched, thereby improving light extraction efficiency of the light emitting device.
  • the present invention can also be used in the process of manufacturing a vertical nitride semiconductor light emitting device.
  • 7 schematically illustrates a method of manufacturing a vertical nitride semiconductor light emitting device using the present invention.
  • an undoped nitride layer is grown on the nitride layer growth substrate 100, an etch barrier is formed on the undoped nitride layer in a predetermined pattern, and then an etching process is performed.
  • the n-type nitride layer 410, the active layer 420, and the p-type nitride layer 430 are sequentially grown directly on the nanostructure formed by the etching process to form a nitride multilayer of the light emitting device.
  • a plurality of voids are arranged at the boundary between the undoped nitride layer and the n-type nitride layer (see a in FIG. 7).
  • the conductive adhesive layer 440 is formed on the p-type nitride layer and then the conductive substrate 450 is attached.
  • the conductive substrate 450 is electrically connected to an external circuit to form a p-side electrode.
  • the growth substrate 100 is removed from the nitride layer (see FIG. 7B).
  • the position where the plurality of pores 214 is formed of the nitride layer grown on the growth substrate 100 has a relatively weak structure compared to the nitride layer of the other position because the nitride layer is present in the form of a nano structure (nano structure).
  • the growth substrate 100 can be easily separated by using a position where a plurality of voids 214 are formed as a removal surface.
  • a laser lift off (LLO) laser beam may be used to remove the substrate by irradiating a laser to the nitride layer adjacent to the growth substrate 100.
  • LLO laser lift off
  • the nitride layer forms a rigid lattice structure, the nitride layer is severely damaged during laser irradiation, resulting in poor yield.
  • the structure is relatively weak due to a plurality of pores 214. Irradiation of the laser to the position having a can minimize the damage of the nitride layer.
  • the growth substrate may be separated by controlling the temperature of the nitride layer and the growth substrate 100.
  • the growth substrate and the nitride layer made of sapphire material have a large difference in coefficient of thermal expansion, so when the cooling proceeds from the high temperature environment in which the nitride layer is grown on the growth substrate, a large stress is generated in the nitride layer due to thermal deformation. .
  • the growth substrate is cooled, cracks are generated along a portion where a plurality of pores are formed, and the growth substrate can be separated by providing a small amount of energy to this portion.
  • the present invention easily separates the growth substrate based on the position where the plurality of pores are formed.
  • a change in stress applied to the nitride layer when the growth substrate is separated is relatively small, a freestanding layer having a good quality can be formed as compared with the conventional art.
  • the step of processing the removal surface so that the n-type nitride layer 410 is exposed when the removal surface was processed, there was a difficulty in carrying out this step while determining whether the n-type nitride layer 410 was exposed, but according to the present invention, the undoped nitride layer 120 and the n-type nitride layer ( Since the removal surface is formed at the boundary of 410, this step may be more easily performed.
  • the present invention not only contributes to forming a nitride layer of good quality, but also can provide a light emitting device having improved workability and excellent light emitting efficiency and durability in manufacturing a light emitting device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 템플레이트를 이용한 질화물 반도체 발광소자의 제조방법에 관한 것으로, 본 발명에서는 기판 상에 3족 물질을 포함하는 제1 질화물층을 성장시키는 단계, 상기 제1 질화물층의 상측에, 상기 제1 질화물층과 식각 특성이 상이한 다수개의 식각 배리어를 형성하는 단계, 클로라이드 계열의 가스로 상기 제1 질화물층을 상기 식각 배리어의 패턴에 따라 식각하여 기둥 형상의 나노 구조물을 형성하는 단계 및 상기 나노 구조물 상측으로 제2 질화물층을 성장시켜, 내부에 다수개의 공극을 구비하는 질화물 완충층을 형성하는 단계를 포함하는 템플레이트 제조 방법 및 이를 이용한 질화물 반도체 발광소자의 제조방법을 제공한다.

Description

템플레이트, 그 제조방법 및 이를 이용한 수직형 질화물 반도체 발광소자의 제조방법
본 발명은 템플레이트를 이용하여 질화물 반도체 발광소자를 제조하는 기술에 관한 것이다.
질화물 반도체 발광소자는 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성 및 높은 진동 저항 등 다양한 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다.
일반적으로 질화물 반도체 발광소자는 기판상에 성장되는 n형 질화물층, 활성층, p형 질화물층을 포함하는 다수개의 질화물층으로 구성된다. 여기서, n형 질화물층과 p형 질화물층은 각각 전자와 정공을 활성층으로 제공하며, 이들이 활성층에서 재결합되면서 발광이 일어난다.
그런데, 일반적으로 사파이어(Al2O3) 등의 재질로 형성되는 기판은 질화물층과 격자상수가 다르기 때문에, 기판상에 질화물층을 직접 성장시키게 되면 격자 왜곡이 심하게 발생한다. 따라서, 최근에는 기판 상에 언도핑 질화물층이 증착된 템플레이트를 이용함으로써 질화물층 성장시 격자 왜곡을 완화시키는 방법이 제안된 바 있다. 그러나 이 방법에 의할 경우에도 109 내지 1010 /㎠의 전위밀도가 나타나는 바, 질화물층의 결정 품질을 개선하는데 한계가 있다.
최근, 이러한 전위밀도를 저감시키는 방법으로서 언도핑 질화물층이 증착된 템플레이트 상에 SiO2 등으로 패턴을 구비하는 마스크를 형성하고, 마스크의 개구된 부분으로부터 질화물층을 성장시켜 마스크 위로 측면 성장을 유도하는 ELO(epitaxial lateral overgrowth) 방식 등의 성장기술이 제안되고 있다. 그러나, 이러한 성장기술은 CVD법 등에 의한 SiO2막 증착 공정, 레지스트의 도포공정, 포토리소그래피 공정, 에칭 및 세정 공정 등을 수반하므로, 공정이 복잡하고 많은 시간이 소요되는 문제가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해, 다공성 구조의 질화물 완충층을 구비하여 기판의 격자 상수 차이로 발생되는 응력을 저감하고 전위를 해소할 수 있는 템플레이트 제조방법 및 이를 이용한 수직형 질화물 반도체 발광소자의 제조방법을 제공하기 위함이다.
상기한 본 발명의 목적은, 기판 상에 3족 물질을 포함하는 제1 질화물층을 성장시키는 단계, 상기 제1 질화물층의 상측에, 상기 제1 질화물층과 식각 특성이 상이한 다수개의 식각 배리어(barrier)를 형성하는 단계, 클로라이드(chloride) 계열의 가스로 상기 제1 질화물층을 상기 식각 배리어의 패턴에 따라 식각하여 기둥 형상의 나노 구조물(nano structure)을 형성하는 단계 그리고, 상기 나노 구조물 상측으로 제2 질화물층을 성장시켜, 내부에 다수개의 공극을 구비하는 질화물 완충층을 형성하는 단계를 포함하는 템플레이트 제조 방법에 의해 달성될 수 있다.
한편, 상기한 본 발명의 목적은 성장 기판 상에 식각 배리어(barrier)가 형성된 버퍼층 성장시키는 단계, 클로라이드(chloride) 계열의 가스로 상기 식각 배리어가 형성된 패턴에 따라 상기 버퍼층을 식각하여 기둥 형상의 나노 구조물(nano structure)을 형성하는 단계, 상기 나노 구조물의 상측으로 n형 질화물층, 활성층 및 p형 질화물층을 성장시켜 내부에 다수개의 공극이 형성된 질화물 다중층을 형성하는 단계, 상기 질화물 다중층 상측으로 도전성 기판을 설치하는 단계, 상기 다수개의 공극이 형성된 부분을 절단면으로 하여 상기 성장 기판을 제거하는 단계 그리고, 상기 절단면을 가공하여 전극패드를 형성하는 단계를 포함하는 수직형 질화물 반도체 발광소자의 제조방법에 의해 달성될 수도 있다.
본 발명에 의할 경우, 언도핑 질화물층에 형성되는 다수개의 공극에 의해 격자간 응력이 완화되고 전위 결함이 감소하여 템플레이트에 성장되는 질화물층의 품질을 개선시킬 수 있다.
나아가, 본 발명의 템플레이트를 이용하여 발광소자를 제조하는 경우, 제조 공정의 작업성이 개선되고, 발광소자의 발광효율을 개선할 수 있다.
도 1은 본 발명의 바람직한 제1 실시예에 따른 템플레이트의 단면을 도시한 단면도,
도 2는 도 1의 템플레이트를 제조하는 단계를 도시한 순서도,
도 3은 2의 템플레이트를 제조하는 단계를 개략적으로 도시한 도면,
도 4는 도 2의 식각 배리어를 형성하지 않은 상태에서 15분간 식각 공정을 진행한 제1 질화물층의 단면을 SEM 촬영한 사진,
도 5는 식각 배리어를 형성한 상태에서 15분간 식각 공정을 진행한 제1 질화물층의 단면을 SEM 촬영한 사진,
도 6은 이러한 방식으로 제조된 수평형 질화물 반도체의 단면을 도시한 단면도,
도 7은 본 발명을 이용한 수직형 질화물 반도체 발광소자의 제조 방법을 개략적으로 도시한 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 구체적으로 설명하도록 한다. 다만, 아래의 실시예에서는 발광 소자 제조에 이용되는 템플레이트를 중심으로 설명하나, 본 발명이 이에 한정되는 것은 아니며 이 이외에도 질화물 성장에 이용되는 다양한 템플레이트에 적용될 수 있음을 앞서 밝혀둔다.
도 1은 본 발명의 바람직한 제1 실시예에 따른 템플레이트의 단면을 도시한 단면도이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 템플레이트(10)는 기판(100) 및 기판(100) 상에 성장되는 질화물 완충층(200)을 포함하여 구성된다. 그리고, 질화물 완충층(200)에는 다수개의 공극(214)이 형성된 다공성 구조로 이루어지며, 질화물 완충층(200) 상측으로 다른 질화물층이 적층 성장될 수 있다.
기판(100)은 질화물층 성장이 시작되는 기초면을 형성하며, 질화물층의 격자 성장에 적합한 재질로 이루어진다. 본 실시예에서는 육방정계 구조로 이루어지며, 고온에서 안정한 특성을 갖는 사파이어(Al2O3) 기판을 이용한다. 다만, 이 이외에도 스피넬(MgAlO4), 실리콘 카바이드(SiC), 실리콘(Si), 산화아연(ZnO), 비화갈륨(AsGa), 질화갈륨(GaN) 등의 재질로 구성된 기판을 이용할 수 있다.
그리고, 사파이어 기판(100) 상면에는 질화물 완충층(200)이 형성된다. 본 실시예에서는 사파이어 기판(100)과 같이 육방정계 구조를 갖는 질화갈륨(GaN : gallium nitride)층을 이용하여 질화물 완충층(200)을 구성하며, 이 이외의 Ⅲ족 질화물층을 이용하여 질화물 완충층(200)을 구성하는 것도 가능하다.
도 1에 도시된 바와 같이 질화물 완충층(200)은 GaN 재질의 제1 질화물층(210) 및 제2 질화물층(220)으로 구성된다. 제1 질화물층(210)은 사파이어 기판(100)에 성장되고, 이후 이방성 식각(anisotropic etching) 공정에 의해 상층부에 다수개의 나노 구조물(213)이 형성된다. 그리고, 제2 질화물층이 나노 구조물(213) 위로 루프(roof) 구조를 형성하도록 성장되어, 도 1에 도시된 바와 같이 다수개의 공극(214)을 구비한 질화물 완충층(200)을 형성한다.
이때, 질화물 완충층(200) 내측에 다수개의 식각 배리어(212)가 구비된다. 식각 배리어(212)는 제1 질화물층 상에 이물질이 도핑된 영역으로써, 해당 영역은 도핑된 이물질에 의해 상이한 격자 구조를 형성함으로써 인접한 질화물층과 상이한 식각 특성을 갖는다.
여기서, 이물질이라 함은 제1 질화물층(210)의 격자를 형성하는 Ⅲ족 원소와 다른 물질을 의미하며, 해당 격자 구조에서 Ⅲ족 원소 대신에 치환되어 격자를 형성할 수 있는 Ⅱ족, Ⅲ족, 또는 Ⅳ족 등의 물질일 수 있다.
이러한 이물질이 도핑된 위치는 식각 공정시 이물질이 도핑되지 않은 질화물층에 비해 식각이 잘 진행되지 않는 식각 배리어(212)의 특성을 갖는다. 따라서, 이방성 식각 공정 진행시, 식각 배리어(212)의 패턴에 따라 일정한 크기의 나노 구조물(213)을 형성할 수 있고, 이러한 나노 구조물(213)로부터 균일한 크기의 공극(214)을 형성하는 것이 가능하다.
도 2는 도 1의 템플레이트를 제조하는 단계를 도시한 순서도이고, 도 3은 2의 템플레이트를 제조하는 단계를 개략적으로 도시한 것이다. 이하에서는, 도 2 및 도 3을 참조하여 질화물 완충층의 성장 방법에 대해 구체적으로 설명하도록 한다.
우선 도 3의 a 에 도시된 바와 같이, 사파이어 기판상에 0.2~10㎛의 두께로 제1 질화물층(210)을 성장시킨다(S10). 본 공정은 MOCVD(metal organic chemical vapor deposition) 장치, HVPE(hydride vapor phase epitaxy) 장치 또는 MBE(molecular beam epitaxy) 장치에서 진행될 수 있으며, 본 실시예에서는 질화물층 격자의 양호한 성장을 위해 MOCVD 장치를 이용한다.
MOCVD 장치 내부에 사파이어 기판(100)을 안착시키고, 수소(H2) 캐리어 가스와 함께 트리메틸 갈륨(TMGa) 및 암모니아(NH3)를 공급하여 u-GaN(undopped-GaN) 재질의 제1 질화물층(210)을 성장시킨다. 이때, 성장 공정 초기에는 500~700℃의 저온에서 10분 내지 30분 가량 20nm의 u-GaN층을 성장시켜 버퍼를 형성한 후, 온도를 1000~1200℃까지 상승시켜 대략 2㎛ 두께로 추가적으로 u-GaN층을 성장시켜 제1 질화물층을 형성한다.
그리고, 제1 질화물층 상에 식각 배리어를 형성하는 단계를 진행한다(S20). 본 단계에서는 이전 단계와 마찬가지로 MOCVD 장치 내부로 u-GaN층 성장을 위한 트리메틸 갈륨(TMGa) 및 암모니아(NH3)를 공급하되, 추가적으로 이물질을 포함하는 공정가스를 공급한다. 따라서, 본 단계는 MOCVD 장치에서 인시츄(in-situ)로 이루어지며, 전술한 제1 질화물층 성장 단계와 연속하여 진행될 수 있다.
본 실시예에서는 이물질로서 마그네슘(Mg)을 사용하며, 트리메틸 갈륨(TMGa), 암모니아(NH3)와 함께 Cp2Mg(bis magnesium)를 소량 공급하여 질화물층 박막(211)을 성장시킨다. 이때, Cp2Mg에서 열 분해된 마그네슘 원자는 질화물층 박막(211)의 GaN 격자 중 Ga의 위치에서 격자 구조를 형성한다. 여기서, 마그네슘의 원자는 Ga 원자보다 큰 원자 반경을 갖는 바, 도핑된 마그네슘 원자로 인해 해당 격자는 물론 이와 인접한 격자 구조까지 변형이 발생하게 된다. 따라서, 거울과 같이(mirror-like) 매끄러운 질화물층의 상면에 소정 패턴으로 육각형 모양의 힐락(hillrock)이 형성된다. 이처럼, 도핑된 이물질에 의해 격자 구조가 변형된 위치는 인접한 질화물층에 비해 식각 공정시 식각이 제대로 진행되지 않는 식각 배리어(212)를 형성한다.
본 실시예에서는 식각 배리어를 형성하기 위한 이물질로서 마그네슘을 이용하였으나, 이는 일 예에 불과하며 본 발명이 이에 한정되는 것은 아니다. 이 이외에도, Ⅱ족, Ⅲ족, Ⅳ족의 다양한 원소를 이물질로 이용할 수 있으며, 바람직하게는 본 단계를 인시츄(in-situ) 방식으로 진행할 수 있도록, 발광소자의 질화물층 성장시 사용되는 마그네슘(Mg), 인듐(In), 알루미늄(Al), 실리콘(Si) 중 하나 또는 다수개의 물질을 이용할 수 있다.
이와 같이, 제1 질화물층 상에 식각 배리어가 형성되면, 나노 구조물(structure)을 형성하기 위한 식각 공정을 진행한다(S30). 이때, MOCVD 장치에서 연속적으로 식각 공정을 진행하는 경우, 이전 단계에서 챔버 내벽에 코팅된 질화물층이 식각되어 다량의 파티클이 발생할 우려가 있다. 따라서, 본 식각 공정은 익스시츄(ex-situ) 공정으로 진행되며, 일 예로서 고온의 식각 환경을 제공할 수 있는 HVPE(hydride vapor phase epitaxy) 장치를 이용한다.
제1 질화물층에 식각 배리어가 형성된 기판을 MOCVD 장치로부터 HVPE 장치로 이동하고, HVPE 장치의 내부 온도를 800℃ 이상으로 상승시킨다. 그리고, 클로라이드(chloride) 계열의 가스와 암모니아(NH3)가스를 공급하여 이방성 식각을 진행한다. 본 실시예에서는 클로라이드(chloride) 계열 가스의 일 예로서 염화수소(HCl)를 이용한다. 여기서, 염화수소(HCl)만을 공급하거나, 암모니아(NH3) 가스만을 공급하는 경우에도 제1 질화물층을 식각하는 효과를 볼 수 있으나, 이 경우 식각이 진행되지 않는 부분의 질화물층 구조까지 불안정해질 우려가 있다. 따라서, 염화수소(HCl) 가스 및 암모니아(NH3) 가스를 각각 0~1000sccm 와 100~2000sccm의 범위에서 조합하여 공급하는 것이 바람직하며, 본 실시예에서는 각각 300sccm 및 1000sccm으로 공급하여 식각 공정을 진행한다.
도 4는 식각 배리어를 형성하지 않은 상태에서 15분간 식각 공정을 진행한 제1 질화물층의 단면을 SEM 촬영한 모습이고, 도 5는 식각 배리어를 형성한 상태에서 15분간 식각 공정을 진행한 제1 질화물층의 단면을 SEM 촬영한 것이다.
도 4 및 도 5에 도시된 바와 같이, 식각 공정이 진행됨에 따라, 제1 질화물층(210)의 상면은 하향으로 이방성 식각이 이루어지면서 움푹 패인 형상의 다수개의 밸리(valley) 구조를 형성하고, 식각이 덜 진행된 부분에서는 다수개의 나노 구조물(213)을 형성한다(도 3의 c 참조). 다만, 도 4와 같이 식각 배리어(212)가 형성되지 않은 상태에서는 질화물층의 상면에서 랜덤하게 식각이 진행되기 때문에, 나노 구조물의 크기 및 형상이 매우 불규칙할 수 밖에 없다. 이에 비해, 본 실시예와 같이 질화물층 상면에 식각 배리어(212)가 형성된 경우에는, 질화물층 상면 중 식각 배리어가 위치하지 않은 부분에서 식각이 진행되며, 식각 배리어(212)가 형성된 위치에는 각각 나노 구조물이 형성된다(도 5 참조).
이처럼, 본 실시예와 같이 식각 배리어(212)를 이용하여 질화물층을 식각하게 되면 위치별 식각 선택성이 우수하기 때문에 일정한 크기의 나노 구조물(213)을 형성하는 것이 가능하다. 또한, 식각 배리어 없이 질화물층을 식각하는 경우 나노 구조물의 단부가 뾰족한 형상으로 이루어져 제2 질화물층 성장시 수평 성장을 유도하는 것이 곤란하였으나(도 4 참조), 본 실시예에 의할 경우 나노 구조물(213)의 단부가 동근 봉오리 형상을 갖는 바 제2 질화물층(220) 성장시 수평 성장을 유도하여 공극을 형성하는 것이 용이한 장점이 있다.
전술한 식각 공정을 통해 나노 구조물을 형성하면, 제1 질화물층(210)을 소정 시간 동안 냉각시키는 단계를 진행한다. 냉각 단계는 HVPE 장치에서 자연 냉각 방식으로 진행되며, 본 공정을 통해 제1 질화물층(210)을 안정화시킬 수 있다. 본 냉각 단계는 15~60분 동안 진행될 수 있으며, 본 실시예에서는 30분 동안 자연 냉각을 진행한다.
이후, 제2 질화물층(220)을 성장시키기 위해 기판을 HVPE 장치로부터 MOCVD 장치로 이동시킨다. 이때, MOCVD 장치 이외의 다른 장치에서 제2 질화물층을 성장시키는 것도 가능하나, 본 실시예에서는 수 ㎛ 범위 내에서 제2 질화물층의 수평 방향 성장을 유도할 수 있도록 MOCVD 장치를 이용한다.
우선, 기판(100)을 MOCVD 장치 내부로 반입한 후, 제2 질화물층(220)의 성장 환경을 조성하기 위해 히터를 구동하여 공정 공간의 온도를 상승시킨다. 공정 공간의 온도를 상승시키는 동안에는 지속적으로 암모니아(NH3) 가스를 공급할 수 있다. 이처럼 암모니아(NH3) 가스를 공급함으로써, 온도 상승 중 기 성장된 제1 질화물층(210)에 크랙(crack)이 발생하는 것을 방지할 수 있고, 기판을 이동시키는 과정에서 제1 질화물층(210) 상에 형성될 수 있는 산화막을 제거할 수 있다.
그리고, MOCVD 장치의 온도가 충분히 상승하면 수소(H2) 캐리어 가스와 함께 트리메틸 갈륨(TMGa) 및 암모니아(NH3)를 공급하여 GaN 재질의 제2 질화물층을 성장시킨다(S40, 도 3의 d 참조).
여기서, 제2 질화물층(220)의 성장 공정 초반에는 제2 질화물층(220)이 나노 구조물(213)의 상측에서 수평 성장이 진행될 수 있도록 일반적인 GaN 성장 환경에 비해 저압 고온의 환경을 조성하는 것이 바람직하다. 따라서, 본 실시예에서는 제2 질화물층(220) 성장 공정의 초기에는 1150~1250℃의 고온과 200mb 이하의 저압 환경에서 GaN층이 수평 방향으로 성장하여 루프 구조를 형성하도록 유도한다. 제2 질화물층(220)이 수평 성장하여 나노 구조물의 상측으로 루프 구조를 형성한 후에는, 공정 환경을 각각 1000~1200℃의 온도 및 300mb 이상의 압력으로 조절하여 GaN층을 수직 방향으로 1~5㎛ 정도 성장시킨다. 다만, 본 단계의 구체적인 공정 조건은 나노 구조물(213)의 크기 또는 형성하고자 하는 공극(214)의 사이즈 등을 고려하여 당업자가 변경하여 실시할 수 있다.
이와 같은 과정에 따라 성장된 질화물 완충층(200)은 내부에 다수개의 공극(214) 구조를 구비한다. 특히, 본 발명의 경우 높이가 일정하고 봉오리 형상의 단부를 갖는 나노 구조물을 이용하므로, 용이하게 공극(214) 구조를 형성할 수 있을 뿐 아니라 비교적 균일하게 분포하는 일정한 크기의 공극(214)을 구비할 수 있다.
이러한 공극(214) 구조는 질화물층과 사파이어 기판 사이의 격자 상수 및 열팽창 계수 차이로 인해 발생하는 응력(stress)을 완화시킬 수 있다. 그리고, 기판과 인접한 질화물층에서 발생하는 전위(dislocation)들이 공극 구조에 의해 해소되면서, 질화물층 상측으로 진행하는 것을 차단시킬 수 있다.
실제로, 본 실시예에 따라 성장된 질화물 완충층의 전위밀도를 측정한 결과, 질화물 완충층의 두께가 2~4㎛인 경우에도 106/㎠ 정도만의 전위밀도가 측정되었으며, 이는 종래에 비해 전위 밀도가 1% 이하로 감소된 수치이다.
따라서, 본 발명에 따른 템플레이트는 응력이 완화되고 전위밀도가 감소된 질화물 완충층을 구비하는 바, 질화물 완충층의 상면으로 양호한 결정 품질을 갖는 발광소자의 질화물층을 성장시킬 있으며, 실험 결과 종래 대비 발광효율이 30~40% 정도 개선되는 발광소자를 제조하는 것이 가능하다.
한편, 본 발명에 따른 템플레이트는 전술한 실시예 이외에도 다양한 방식으로 응용하여 제작할 수 있다.
예를 들어, 본 발명에 따른 템플레이트는 하나의 이물질을 이용하여 식각 배리어를 형성하였으나, 이 이외에도 두 개 이상의 이물질을 도핑하여 식각 배리어를 형성할 수 있다. 이 경우, 도핑된 이물질의 종류에 따라 식각 배리어의 식각 특성이 상이하다. 따라서, 식각 공정시 다양한 크기와 다양한 단부 형상을 갖는 나노 구조물을 형성할 수 있다.
다른 예로, 본 발명에 따른 템플레이트는 이물질을 포함하는 도핑 가스를 공급하여 랜덤한 패턴으로 식각 배리어를 형성하였으나, 이 이외에도 마스크 등을 이용하는 별도의 패턴 형성 장치를 통해 설계된 위치에 식각 배리어를 형성할 수 있다. 이 경우, 식각 배리어의 패턴을 제어할 수 있는 바, 나노 구조물 및 공극의 형성 위치를 제어하는 것이 가능하다.
또 다른 예로서, 본 발명에서 따른 템플레이트는 동일한 평면 상에 식각 배리어를 단층으로 형성하였으나, 이 이외에도 다층 구조의 식각 배리어를 형성하는 것도 가능하다. 예를 들어, 식각 배리어를 형성하는 단계에서, 트리메틸 갈륨(TMGa) 및 암모니아(NH3)와 함께 Cp2Mg(bis magnesium)를 공급하여 마그네슘 도핑된 제1 질화물 박막을 형성하고, Cp2Mg(bis magnesium)의 공급을 소정 시간 동안 중단하여 언도핑된 제2 질화물 박막을 형성한 후, 다시 Cp2Mg(bis magnesium)의 공급을 재개하여 마그네슘 도핑된 제2 질화물 박막을 형성할 수 있다. 이 경우, 식각 공정을 통해 두 종류의 높이를 갖는 나노 구조물을 형성하는 것이 가능하므로, 나노 구조물에 의해 형성되는 공극의 형상을 다양화시킬 수 있다.
이와 같이, 본 발명은 다양한 형태로 식각 배리어를 형성함으로써, 나노 구조물 및 공극의 형상, 크기 및 패턴을 다양하게 제어할 수 있다. 따라서, 사용되는 용도에 따라 사용자가 원하는 공극 구조를 갖는 템플레이트를 제공하는 것이 가능하다.
본 발명에 따른 템플레이트는 전술한 바와 같이 질화물 완충층 상측으로 발광소자의 질화물층을 성장시킬 수 있으며, 도 6은 이러한 방식으로 제조된 수평형 질화물 반도체의 단면을 도시한 것이다.
도 6에 도시된 바와 같이, 수평형 질화물 반도체 발광소자(20)는 템플레이트(10)의 상측으로 n형 질화물층(310), 활성층(320) 및 p형 질화물층(330)이 순차적으로 적층되는 구조이다. 따라서, MOCVD 장치에서 템플레이트(10)의 질화물 완충층(200)을 성장시킨 후, 연속 공정으로서 발광소자의 질화물층을 성장시킬 수 있다.
본 실시예와 같이 템플레이트(10)의 제1, 제2 질화물층(210, 220)을 언도핑 GaN 재질로 성장시키는 경우에는, 제2 질화물층을 성장시킨 후 온도와 공정가스를 제어하면서 n형 질화물층, 활성층 및 p형 질화물층을 순차적으로 성장시킨다.
다만, 이 이외에도 제1 질화물층의 식각 공정을 진행한 후 제2 질화물층으로써 n형 질화물층을 성장시키고, n형 질화물층 상에 추가적으로 활성층 및 p형 질화물층을 성장시키는 것도 가능하다.
이처럼, 본 발명에 의한 수평형 질화물 반도체 발광소자는 기판(100)과 인접한 질화물층에 다수개의 공극이 형성되는 바, 질화물층의 응력 및 전위 밀도가 감소하여 내부 양자 효율이 개선되고 분극 현상을 개선할 수 있다.
또한, 이러한 공극은 인접한 질화물층과 상이한 굴절률을 갖는다. 따라서, 기판 방향으로 진행하는 빛이 다수개의 공극을 거치면서 산란 또는 굴절되어 경로가 전환되는 바, 발광소자의 광추출 효율을 개선할 수 있다.
한편, 본 발명은 수직형 질화물 반도체 발광소자를 제조하는 공정에도 이용할 수 있다. 도 7은 본 발명을 이용한 수직형 질화물 반도체 발광소자의 제조 방법을 개략적으로 나타낸 것이다.
우선, 앞서 설명한 템플레이트를 제조하는 방법과 마찬가지로, 질화물층 성장 기판(100)에 언도핑 질화물층을 성장시키고, 언도핑 질화물층 상에 소정 패턴으로 식각 배리어를 형성한 후 식각 공정을 진행한다. 그리고, 식각 공정에 의해 형성되는 나노 구조물의 상측으로 직접 n형 질화물층(410), 활성층(420) 및 p형 질화물층(430)을 순차적으로 성장시켜 발광소자의 질화물 다중층을 형성한다. 그리고, 언도핑 질화물층과 n형 질화물층의 경계부에 다수개의 공극이 배치된다(도 7의 a 참조).
질화물 다중층의 성장이 완료되면, p형 질화물층 상측에 도전성 접착층(440)을 형성한 후 도전성 기판(450)을 부착한다. 여기서, 도전성 기판(450)은 외부 회로와 전기적으로 연결되어 p측 전극을 형성한다.
그리고, 질화물층으로부터 성장기판(100)을 제거하는 단계를 진행한다(도 7의 b 참조). 여기서, 성장 기판(100)에 성장된 질화물층 중 다수개의 공극(214)이 형성된 위치는 질화물층이 나노 구조물(nano structure)형태로 존재하기 때문에, 다른 위치의 질화물층에 비해 상대적으로 약한 구조를 갖는다. 따라서, 본 발명에서는 다수개의 공극(214)이 형성된 위치를 제거면으로 하여 성장 기판(100)을 용이하게 분리시킬 수 있다.
이때, 성장 기판(100)과 인접한 위치의 질화물층으로 레이저를 조사하여 기판을 제거하는 레이저 리프트 오프(LLO : laser lift off) 방식을 이용할 수 있다. 다만, 종래의 경우에는 질화물층이 견고한 격자구조를 형성하고 있어 레이저 조사시 질화물층이 심하게 훼손되어 수율이 저조한 문제가 있었으나, 본 발명에 의할 경우 다수개의 공극(214)에 의해 상대적으로 약한 구조를 갖는 위치로 레이저를 조사함으로써 질화물층의 훼손을 최소화시킬 수 있다.
전술한 LLO 방식 이외에도 질화물층과 성장 기판(100)의 온도를 제어하여 성장기판을 분리시키는 것도 가능하다. 일반적으로 사파이어 재질의 성장 기판과 질화물층은 열 팽창 계수의 차이가 크기 때문에, 성장 기판상에 질화물층이 성장된 고온의 환경으로부터 냉각이 진행되면 열변형에 의해 질화물층에 큰 응력이 발생하게 된다. 실험 결과, 성장 기판을 냉각함에 따라 다수개의 공극이 형성되는 부분을 따라 균열이 발생하였으며, 이 부분으로 소량의 에너지를 추가로 제공함으로써 성장기판을 분리시킬 수 있다.
이처럼, 본 발명은 다수개의 공극이 형성된 위치를 기준으로 성장 기판을 용이하게 분리된다. 그리고, 성장 기판 분리시 질화물층에 가해지는 응력의 변화 또한 상대적으로 적게 발생하는 바, 종래와 비교하여 양호한 품질의 자립막(freestanding layer)을 형성할 수 있다.
한편, 성장기판(100)이 분리되면, 전극 패드(360)를 설치하기 위해, n형 질화물층(410)이 노출되도록 제거면을 가공하는 단계를 진행한다. 종래의 경우 제거면 가공시에는 n형 질화물층(410)이 노출되었는지 여부를 가늠하면서 본 단계를 진행해야하는 어려움이 있었으나, 본 발명에 의할 경우 언도핑 질화물층(120)과 n형 질화물층(410)의 경계에서 제거면이 형성되기 때문에 본 단계를 보다 용이하게 진행할 수 있다.
이와 같이, 본 발명은 양호한 품질의 질화물층을 형성하는 데 기여할 뿐 아니라, 발광소자 제조시 작업성이 개선되고 발광 효율 및 내구성이 우수한 발광소자를 제공할 수 있다.

Claims (20)

  1. 기판과, 상기 기판 상에 형성되어 다수개의 공극 구조를 갖는 질화물 완충층을 포함하고,
    상기 질화물 완충층은 상측에 다수개의 나노 구조물을 형성하는 제1 질화물층 및 상기 다수개의 나노 구조물 상측으로 루프 구조를 형성하는 제2 질화물층을 포함하며, 상기 다수개의 나노 구조물의 상단부에는 인접한 부분과 상이한 식각 특성을 갖는 다수개의 식각 배리어가 형성된 것을 특징으로 하는 템플레이트.
  2. 제1항에 있어서,
    상기 식각 배리어는
    상기 제1 질화물층 상에 이물질이 도핑되어 형성되는 것을 특징으로 하는 템플레이트.
  3. 제2항에 있어서,
    상기 이물질은
    인듐(In), 알루미늄(Al), 마그네슘(Mg) 및 실리콘(Si) 중에서 1 이상의 물질을 포함하는 것을 특징으로 하는 템플레이트.
  4. 기판 상에 3족 물질을 포함하는 제1 질화물층을 성장시키는 단계;
    상기 제1 질화물층의 상측에, 상기 제1 질화물층과 식각 특성이 상이한 다수개의 식각 배리어(barrier)를 형성하는 단계;
    클로라이드(chloride) 계열의 가스로 상기 제1 질화물층을 상기 식각 배리어의 패턴에 따라 식각하여 기둥 형상의 나노 구조물(nano structure)을 형성하는 단계; 및
    상기 나노 구조물 상측으로 제2 질화물층을 성장시켜, 내부에 다수개의 공극을 구비하는 질화물 완충층을 형성하는 단계;를 포함하는 템플레이트 제조 방법.
  5. 제4항에 있어서,
    상기 식각 배리어를 형성하는 단계는
    이물질이 도핑된 질화물 박막을 성장시키는 공정으로 이루어지며, 상기 이물질이 도핑된 위치에서 상기 식각 배리어가 형성되는 것을 특징으로 하는 템플레이트 제조 방법.
  6. 제5항에 있어서,
    상기 나노 구조물은
    상기 식각 배리어가 형성된 위치에 형성되는 것을 특징으로 하는 템플레이트 제조 방법.
  7. 제5항에 있어서,
    상기 이물질은
    상기 제1 질화물층의 상기 3족 물질보다 원자 반경이 큰 것을 특징으로 하는 템플레이트 제조 방법.
  8. 제5항에 있어서,
    상기 이물질은
    인듐(In), 알루미늄(Al), 마그네슘(Mg) 및 실리콘(Si) 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는 템플레이트 제조방법.
  9. 제4항에 있어서,
    상기 식각 배리어를 형성하는 단계는
    상기 제1 질화물층을 성장시킨 후 인시츄(in-situ)로 진행되는 것을 특징으로 하는 템플레이트 제조방법.
  10. 제4항에 있어서,
    상기 제1 질화물층을 성장시키는 단계는 상기 기판 상측으로 복수개의 공정가스를 공급하여 진행되고,
    상기 식각 배리어를 형성하는 단계는 상기 복수개의 공정가스와 함께 상기 이물질을 포함하는 도핑가스를 추가적으로 공급하여, 상기 제1 질화물층을 성장시키는 단계와 연속된 공정으로 진행하는 것을 특징으로 하는 템플레이트 제조방법.
  11. 제4항에 있어서,
    상기 식각 배리어를 형성하는 단계는
    상기 이물질이 도핑된 제1 질화물 박막을 성장시키는 단계,
    상기 이물질이 도핑되지 않은 제2 질화물 박막을 성장시키는 단계 및
    상기 이물질이 도핑된 제3 질화물 박막을 성장시키는 단계를 포함하는 것을 특징으로 하는 템플레이트 제조방법.
  12. 성장 기판 상에 식각 배리어(barrier)가 형성된 언도핑 질화물층을 성장시키는 단계;
    클로라이드(chloride) 계열의 가스로 상기 식각 배리어가 형성된 패턴에 따라 상기 언도핑 질화물층을 식각하여 기둥 형상의 나노 구조물(nano structure)을 형성하는 단계;
    상기 나노 구조물의 상측으로 n형 질화물층, 활성층 및 p형 질화물층을 성장시켜 내부에 다수개의 공극이 형성된 질화물 다중층을 형성하는 단계;
    상기 질화물 다중층 상측으로 도전성 기판을 설치하는 단계;
    상기 다수개의 공극이 형성된 부분을 절단면으로 하여 상기 성장 기판을 제거하는 단계; 및
    상기 절단면을 가공하여 전극패드를 형성하는 단계;를 포함하는 수직형 질화물 반도체 발광소자의 제조방법.
  13. 제12항에 있어서,
    상기 식각 배리어는
    상기 언도핑 질화물층의 상측에 도핑된 이물질에 의해 형성되며, 상기 이물질이 도핑된 위치는 인접한 상기 언도핑 질화물층과 서로 상이한 식각 특성을 갖는 것을 특징으로 하는 수직형 질화물 반도체 발광소자의 제조방법.
  14. 제13항에 있어서,
    상기 이물질은
    인듐(In), 알루미늄(Al), 마그네슘(Mg) 및 실리콘(Si) 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는 수직형 질화물 반도체 발광소자의 제조방법.
  15. 제13항에 있어서,
    상기 성장 기판을 제거하는 단계는
    상기 다수개의 공극이 형성된 부분으로 레이저를 조사하여 상기 성장 기판을 제거하는 것을 특징으로 하는 수직형 질화물 반도체 발광소자의 제조방법.
  16. 제13항에 있어서,
    상기 성장 기판을 제거하는 단계는
    상기 질화물 다중층을 냉각하여 상기 다수개의 공극이 형성된 부분의 균열을 유도하는 것을 특징으로 하는 수직형 질화물 반도체 발광소자의 제조방법.
  17. 성장 기판 상에 식각 배리어가 형성된 언도핑 질화물층을 성장시키고, 클로라이드 계열의 가스로 상기 식각 배리어가 형성된 패턴에 따라 상기 언도핑 질화물층을 식각하여 기둥 형상의 나노 구조물을 형성하며, 상기 나노 구조물의 상측으로 n형 질화물층, 활성층 및 p형 질화물층을 성장시켜 내부에 다수개의 공극이 형성된 질화물 다중층을 형성한 후, 상기 질화물 다중층 상측으로 도전성 기판을 설치한 상태에서, 상기 다수개의 공극이 형성된 부분을 절단면으로 하여 상기 성장 기판을 제거하고, 상기 절단면을 가공하여 전극패드를 형성하여 제조되는 것을 특징으로 하는 수직형 질화물 반도체 발광소자.
  18. 제17항에 있어서,
    상기 식각 배리어는
    상기 언도핑 질화물층의 상측에 도핑된 이물질에 의해 형성되며, 상기 이물질이 도핑된 위치는 인접한 상기 언도핑 질화물층과 서로 상이한 식각 특성을 갖는 것을 특징으로 하는 수직형 질화물 반도체 발광소자.
  19. 제18항에 있어서,
    상기 다수개의 공극이 형성된 부분으로 레이저를 조사하여 상기 성장 기판을 제거하는 것을 특징으로 하는 수직형 질화물 반도체 발광소자.
  20. 제18항에 있어서,
    상기 질화물 다중층을 냉각하여 상기 다수개의 공극이 형성된 부분의 균열을 유도하여 상기 성장 기판을 제거하는 것을 특징으로 하는 수직형 질화물 반도체 발광소자.
PCT/KR2011/004062 2011-01-04 2011-06-03 템플레이트, 그 제조방법 및 이를 이용한 수직형 질화물 반도체 발광소자의 제조방법 WO2012093757A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0000642 2011-01-04
KR1020110000642A KR20120079392A (ko) 2011-01-04 2011-01-04 반도체 발광소자의 제조방법

Publications (1)

Publication Number Publication Date
WO2012093757A1 true WO2012093757A1 (ko) 2012-07-12

Family

ID=45219102

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/004062 WO2012093757A1 (ko) 2011-01-04 2011-06-03 템플레이트, 그 제조방법 및 이를 이용한 수직형 질화물 반도체 발광소자의 제조방법

Country Status (7)

Country Link
US (1) US20120187445A1 (ko)
EP (1) EP2472609A1 (ko)
JP (1) JP2012142544A (ko)
KR (1) KR20120079392A (ko)
CN (1) CN102593297A (ko)
TW (1) TW201230383A (ko)
WO (1) WO2012093757A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552182A (zh) * 2016-03-09 2016-05-04 太原理工大学 一种高发光效率氮化镓基led外延片的制备方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2502818A (en) * 2012-06-08 2013-12-11 Nanogan Ltd Epitaxial growth of semiconductor material such as Gallium Nitride on oblique angled nano or micro-structures
WO2014034338A1 (ja) * 2012-08-30 2014-03-06 日本碍子株式会社 複合基板、その製造方法、１３族元素窒化物からなる機能層の製造方法および機能素子
KR101966623B1 (ko) * 2012-12-11 2019-04-09 삼성전자주식회사 반도체층 형성 방법 및 반도체 발광소자
CN103199004A (zh) * 2013-02-22 2013-07-10 国家纳米科学中心 一种iii族氮化物纳米结构的制作方法
US9520281B2 (en) * 2013-03-18 2016-12-13 Epistar Corporation Method of fabricating an optoelectronic device with a hollow component in epitaxial layer
US20150048301A1 (en) * 2013-08-19 2015-02-19 Micron Technology, Inc. Engineered substrates having mechanically weak structures and associated systems and methods
DE112014004806B4 (de) * 2013-10-21 2022-10-20 Sensor Electronic Technology Inc. Heterostruktur, optoelektronische Vorrichtung und Verfahren zum Herstellen einer optoelektronischen Vorrichtung
CN105140318B (zh) * 2015-06-30 2017-05-17 苏州强明光电有限公司 太阳能电池外延片及其制作方法
CN104979412B (zh) * 2015-07-08 2017-09-29 苏州强明光电有限公司 太阳能电池外延片和其制作方法
CN108352425B (zh) * 2015-10-15 2022-02-11 苏州乐琻半导体有限公司 半导体器件、半导体器件封装和包括其的照明系统
JP6995304B2 (ja) * 2016-12-06 2022-01-14 株式会社サイオクス 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス
CN108922947B (zh) * 2018-07-04 2020-12-25 中国科学院半导体研究所 一种基于多孔外延模板的紫外发光二极管及其制作方法
JP2022524159A (ja) * 2019-03-13 2022-04-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 隙間部分を使用した素子の除去のための基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030032965A (ko) * 2000-06-19 2003-04-26 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 기판 및 그 제조방법과 질화물 반도체기판을 이용한 질화물 반도체 장치
KR20060135568A (ko) * 2005-06-25 2006-12-29 (주)에피플러스 휘도가 향상된 반도체 발광 소자 및 그 제조 방법
KR20090069304A (ko) * 2006-10-18 2009-06-30 니텍 인코포레이티드 심자외선 발광 디바이스 및 이를 제조하기 위한 방법
US20100032647A1 (en) * 2008-06-06 2010-02-11 University Of South Carolina Utlraviolet light emitting devices and methods of fabrication
JP2010219269A (ja) * 2009-03-17 2010-09-30 Toshiba Corp 半導体素子、半導体装置、半導体ウェーハ及び半導体結晶の成長方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682880B1 (ko) * 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법
JP5307975B2 (ja) * 2006-04-21 2013-10-02 日立電線株式会社 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
JP4816277B2 (ja) * 2006-06-14 2011-11-16 日立電線株式会社 窒化物半導体自立基板及び窒化物半導体発光素子
KR100856089B1 (ko) * 2006-08-23 2008-09-02 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
CN101452980B (zh) * 2007-11-30 2012-03-21 展晶科技(深圳)有限公司 三族氮化合物半导体发光二极管的制造方法
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
JP5199057B2 (ja) * 2008-12-24 2013-05-15 スタンレー電気株式会社 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030032965A (ko) * 2000-06-19 2003-04-26 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 기판 및 그 제조방법과 질화물 반도체기판을 이용한 질화물 반도체 장치
KR20060135568A (ko) * 2005-06-25 2006-12-29 (주)에피플러스 휘도가 향상된 반도체 발광 소자 및 그 제조 방법
KR20090069304A (ko) * 2006-10-18 2009-06-30 니텍 인코포레이티드 심자외선 발광 디바이스 및 이를 제조하기 위한 방법
US20100032647A1 (en) * 2008-06-06 2010-02-11 University Of South Carolina Utlraviolet light emitting devices and methods of fabrication
JP2010219269A (ja) * 2009-03-17 2010-09-30 Toshiba Corp 半導体素子、半導体装置、半導体ウェーハ及び半導体結晶の成長方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552182A (zh) * 2016-03-09 2016-05-04 太原理工大学 一种高发光效率氮化镓基led外延片的制备方法

Also Published As

Publication number Publication date
JP2012142544A (ja) 2012-07-26
EP2472609A1 (en) 2012-07-04
CN102593297A (zh) 2012-07-18
TW201230383A (en) 2012-07-16
KR20120079392A (ko) 2012-07-12
US20120187445A1 (en) 2012-07-26

Similar Documents

Publication Publication Date Title
WO2012093757A1 (ko) 템플레이트, 그 제조방법 및 이를 이용한 수직형 질화물 반도체 발광소자의 제조방법
WO2012093758A1 (ko) 템플레이트, 그 제조방법 및 이를 이용한 수직형 질화물 반도체 발광소자의 제조방법
TWI463558B (zh) 固態照明裝置及相關製造方法
US9711352B2 (en) Large-area, laterally-grown epitaxial semiconductor layers
JP2010153450A (ja) 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。
WO2011030001A1 (en) A method for reducing internal mechanical stresses in a semiconductor structure and a low mechanical stress semiconductor structure
WO2010036002A2 (ko) 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법
US9515222B2 (en) Gallium nitride on 3C—SiC composite wafer
KR20160008339A (ko) 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법
WO2014071879A1 (zh) 一种分离发光二极管衬底的方法
TWI474966B (zh) 外延構造體的製備方法
US9620675B2 (en) Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing
KR101966623B1 (ko) 반도체층 형성 방법 및 반도체 발광소자
JP2001274093A (ja) 半導体基材及びその製造方法
EP2668662A2 (en) Semiconductor device and method for growing semiconductor crystal
Zang et al. Defect reduction by periodic SiNx interlayers in gallium nitride grown on Si (111)
KR101153861B1 (ko) 실리콘 웨이퍼 상에 ＧａＮ 박막을 형성하는 방법
TW201212120A (en) A method for treating group III nitride semiconductor
KR101557083B1 (ko) 반도체 적층 구조 및 그 형성 방법
CN110838539B (zh) 一种硅基氮化镓外延结构及其制作方法
RU2758776C2 (ru) Способ изготовления наноколончатой гетероструктуры на основе соединений iii-n
KR101173985B1 (ko) 기판 제조 방법
TWI505984B (zh) 外延構造體
WANG et al. NANOHETEROEPITAXY OF GaN ON NANOPOROUS SAPPHIRE SUBSTRATES
TWI426159B (zh) 用於生長外延結構的掩模及其使用方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11855104

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11855104

Country of ref document: EP

Kind code of ref document: A1