JP2008227553A - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP2008227553A
JP2008227553A JP2008163168A JP2008163168A JP2008227553A JP 2008227553 A JP2008227553 A JP 2008227553A JP 2008163168 A JP2008163168 A JP 2008163168A JP 2008163168 A JP2008163168 A JP 2008163168A JP 2008227553 A JP2008227553 A JP 2008227553A
Authority
JP
Japan
Prior art keywords
light emitting
layer
light
emitting diode
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008163168A
Other languages
English (en)
Other versions
JP4857310B2 (ja
JP2008227553A5 (ja
Inventor
Tetsuzo Ueda
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2008163168A priority Critical patent/JP4857310B2/ja
Publication of JP2008227553A publication Critical patent/JP2008227553A/ja
Publication of JP2008227553A5 publication Critical patent/JP2008227553A5/ja
Application granted granted Critical
Publication of JP4857310B2 publication Critical patent/JP4857310B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】白色の演色性に優れたＧａＮ系化合物半導体からなる白色発光ダイオード素子を実現できるようにする。
【解決手段】青色発光ダイオード部１０と、該青色発光ダイオード部１０の上にエピタキシャル成長してなる赤色発光層１５と、ＹＡＧ蛍光体を含む絶縁材１９とから構成されている。赤色発光層１５は、例えば禁制帯幅が１．９ｅＶであるアンドープのＩｎ０．４Ｇａ０．６Ｎからなり、ｐ型半導体層１４の上に互いに間隔をおいた複数の島状に形成されている。
【選択図】図１

Description

本発明は、例えば白色発光ダイオードに適用可能な半導体発光素子及びその製造方法に関する。
窒化ガリウム（ＧａＮ）系III-Ｖ族窒化物半導体（ＩｎＧａＡｌＮ）は、例えばＧａＮの室温における禁制帯幅が３．４ｅＶであり、大きい禁制帯幅を有しているため、緑色又は青色、さらには紫外域の波長帯において高出力が可能な発光ダイオード素子を実現できる材料である。既に青色・緑色発光ダイオード素子として、各種表示パネル、大型ディスプレイ装置及び信号機等として実用化されている。
また、ＹＡＧ蛍光体を青色発光ダイオード素子からの発光光で励起することにより、白色光を得る白色発光ダイオード素子についても、既に液晶ディスプレイパネルのバックライトを始め、種々の用途で商品化されるに至っている。
さらに、高輝度化でき且つ発光効率を改善できれば、現状の蛍光灯及び白熱灯をこれと置き換える半導体照明装置の実現が可能であり、照明用白色発光ダイオード素子は、将来非常に大きな市場として予測されている。
ところで、照明用途では、輝度及び発光効率の向上に加えて、照明に使用した際の色の見え方、すなわち演色性を向上させることも重要である。
これまでに商品化されている白色発光ダイオード素子は、青色発光ダイオード素子からの約４７０ｎｍでの発光光により、ＹＡＧ（イットリウムアルミニウムガーネット）蛍光体を励起し黄色発光を得る方式であるため（例えば、非特許文献１を参照。）、発光スペクトルにおいて赤色の発光成分が少なく、その結果、演色性が従来の蛍光灯や白熱灯と比べても劣ることが課題となっている。
現状では、青色発光による励起によって励起効率が十分に高い赤色蛍光体が存在せず、演色性を向上させるのが困難である。従って、演色性を改善するには、特に赤色発光蛍光材料の高輝度化が必要となっている。
以下、従来のＧａＮ系青色発光ダイオード素子からの青色光と、該青色光によりＹＡＧ蛍光体を励起して出力される黄色光とを混合して白色光を得る白色発光ダイオード素子の構成及びその発光特性について図３６を参照しながら説明する。
図３６に示すように、白色発光ダイオード素子は、波長が４７０ｎｍの青色光を出力する青色発光ダイオード素子３００がパッケージ３１０上に実装され且つその上面及び側面をＹＡＧ蛍光体を含む絶縁材３２０により覆われて形成されている。
青色発光ダイオード素子３００は、その製造方法を説明すると、例えば有機金属気相成長（Metal Organic Chemical Vapor Deposition：MOCVD）法により、サファイアからなる基板３０１の上に、ｎ型ＧａＮ層３０２、ＩｎＧａＮからなる活性層３０３及びｐ型ＧａＮ層３０４を順次形成する。
次に、例えば塩素ガスによりｐ型ＧａＮ層３０４及び活性層３０３に対してドライエッチングを行なって、ｎ型ＧａＮ層３０２の一部を選択的に露出する。続いて、露出したｎ型ＧａＮ層３０２の上に、チタンと金との積層膜からなるｎ側電極３０５を形成する。一方、ｐ型ＧａＮ層３０４の上には、ニッケルと金との積層膜からなり、活性層３０３からの発光光を透過するように厚さが１０ｎｍ以下とされたｐ側透明電極３０６を形成する。
次に、ｐ側透明電極３０６の上に、金からなるパッド電極３０７を選択的に形成する。これにより、活性層３０３からの出力される青色光はその大部分がｐ側透明電極３０６を透過する。
次に、ウエハ状態にある青色発光ダイオード素子３００を、例えば３５０μｍ角のチップ状に分割して、パッケージ３１０上の所定位置に実装した後、ｎ側電極及びパッド電極３０７に対してワイヤボンディングを行なう。続いて、青色発光ダイオード素子３００を覆うようにその上にＹＡＧ蛍光体を含む絶縁材３２０を塗布又は滴下して硬化させる。
このようにして得られた白色発光ダイオード素子の発光特性は、図３７に示す通り、青色発光ダイオード素子３００からの青色の発光光３００ＡとＹＡＧ蛍光体３２０からの黄色の発光光３２０Ａとが混合された白色光となる。
S.Nakamura et. al., "The Blue Laser Diode", Springer-Verlag Berlin Heidelberg New York: p.216 特開２００１−１７７１４５号公報 特開２００３−０７８１６５号公報
しかしながら、前記従来の白色発光ダイオード素子は、図３７に示す通り、青色発光ダイオード素子３００のスペクトルに赤色の発光成分が少ないため、白色としての演色性に優れないという問題がある。
本発明は、前記従来の問題に鑑み、演色性に優れたＧａＮ系化合物半導体からなる白色発光ダイオード素子を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は、青色光又は紫外光等の短波長の光を出力する発光ダイオード部に、該発光ダイオード部からの発光光により励起して緑色光又は赤色光等の長波長の光を放出する半導体層を設ける構成とする。
また、他の構成として、本発明は、発光ダイオード部を構成するｎ型半導体層及びｐ型半導体層における該ｐ型半導体層と接するように他のｎ型半導体層を設け、他のｎ型半導体層とｐ型半導体層との間はトンネル電流を流す構成とする。これにより、発光ダイオード部に用いられる透明電極を不要にすることができる。
具体的に、本発明に係る第１の半導体発光素子は、第１の発光光を出力する発光ダイオード部と、発光ダイオード部に設けられ、第１の発光光を吸収して第２の発光光を放出する半導体膜とを備え、半導体膜は第２の発光光を第１の発光光による光励起によって放出することを特徴とする。
第１の半導体発光素子によると、発光ダイオード部から出力される第１の発光光を青色とし、半導体膜から該青色の第１の発光光を吸収して赤色又は緑色の第２の発光光を放出させることが可能となるため、演色性に優れた白色発光ダイオード部を実現できる。
第１の半導体発光素子は、発光ダイオード部に設けられ、第１の発光光又は第２の発光光を透過する透明電極をさらに備えていることが好ましい。このようにすると、発光ダイオード部に対して、該ダイオード素子を発光させるために注入する電流の注入効率を高めることができる。
第１の半導体発光素子において、半導体膜は半導体発光素子の発光面上に部分的に形成されていることが好ましい。このようにすると、第１の発光光の一部が半導体膜に吸収される結果、第１の発光光の残部が第２の発光光に変換されることがないため、演色性に優れた白色光を確実に得ることができる。
第１の半導体発光素子は、発光ダイオード部及び半導体膜を覆うと共に、第１の発光光を吸収して第３の発光光を放出する蛍光体をさらに備えていることが好ましい。このようにすると、蛍光体に例えばＹＡＧ蛍光体を用いた場合には、青色励起により高輝度の黄色発光が可能となるため、蛍光体からの黄色光と半導体膜からの高輝度の赤色光とを組み合わせることにより、演色性に優れた白色光を得ることができる。
第１の半導体発光素子において、発光ダイオード部又は半導体膜は単結晶からなる基板上に形成されていることが好ましい。このようにすると、発光ダイオード部又は半導体膜を単結晶からなる基板上にエピタキシャル成長により形成できるため、発光ダイオード部又は半導体膜の結晶性が向上するので、高輝度の白色発光ダイオードを実現できる。
第１の半導体発光素子において、基板は第１の発光光及び第２の発光光を透過することが好ましい。このようにすると、第１の発光光及び第２の発光光を基板を通して取り出せるため、例えば、基板の上に発光ダイオード部及び半導体膜をこの順に形成した場合に、該半導体膜の上に第１の発光光及び第２の発光光に対して高反射率を持つ材料からなる電極を形成し、形成した電極をパッケージ面と対向させて実装する、いわゆるフリップチップ実装が可能となる。このため、放熱性に優れ且つ高輝度の白色発光ダイオード部を得ることができる。
透明電極を備えている場合に、透明電極には複数の開口部が設けられ、半導体膜は発光ダイオード部における発光面上の各開口部に埋め込まれるように形成されていることが好ましい。このようにすると、半導体膜からの第２の発光光は透明電極を透過せずに取り出せるため、透明電極での光吸収による輝度の低下がなくなる。その上、半導体膜は発光ダイオード部と接しているため、第２の発光光も高輝度化される。
この場合に、半導体膜は透明電極の各開口部にそれぞれ分割して形成されていることが好ましい。
また、この場合に、半導体膜は透明電極上における各開口部の近傍を覆うように形成されていることが好ましい。
また、第１の半導体発光素子において、半導体膜は透明電極上に位置する部分の結晶欠陥密度が各開口部上に位置する部分の結晶欠陥密度よりも小さい。
このように、半導体膜又は発光ダイオード部が透明電極の各開口部から選択的に横方向成長して形成される場合には、半導体膜又は発光ダイオード部における透明電極上に位置する部分の結晶性が向上するため、より高輝度で発光する。
第１の半導体発光素子において、第１の発光光は青色光又は紫外光であることが好ましい。
この場合に、半導体膜は、第１の発光光により励起され、赤色の第２の発光光を放出することが好ましい。このようにすると、例えばＹＡＧ蛍光体を含む絶縁材により、半導体膜及び発光ダイオード部を覆うと、白色の演色性に優れた白色発光ダイオードを得ることができる。
第１の半導体発光素子において、半導体膜は互いに波長が異なる発光光を放出する複数の半導体膜が積層されて形成されていることが好ましい。
第１の半導体発光素子において、半導体膜は不純物が添加されており、該半導体膜は、第１の発光光により励起され、且つ不純物に起因するエネルギー準位を介して可視域の第２の発光光を放出することが好ましい。このようにすると、不純物が添加された半導体膜において、高輝度発光中心となり得る不純物の準位を介した高輝度発光を得ることができるため、第２の発光光の輝度を高めることができるので、演色性をより向上させることができる。
また、第１の半導体発光素子において、半導体膜は不純物が添加されており、該半導体膜は、不純物における内殻電子を介した発光により可視域の前記第２の発光光を放出することが好ましい。このようにすると、高効率の赤色発光を実現できるため、より演色性に優れた白色発光ダイオード素子を得ることができる。
この場合に、不純物は、ユウロピウム、サマリウム又はイッテルビウムであることが好ましい。
該不純物は半導体膜に対してイオン注入により添加されていることが好ましい。このようにすると、半導体膜に制御性良く不純物を添加することができる。
第１の半導体発光素子において、発光ダイオード部又は半導体膜は窒素を含む化合物半導体により構成されていることが好ましい。このようにすると、第１の発光光に高輝度の青色光又は紫外光を且つ第２の発光光に高輝度の赤色光を確実に得ることができるため、演色性に優れた白色光を得ることができる。
第１の半導体発光素子において、透明電極は膜厚が０ｎｍより大きく且つ２０ｎｍ以下の、ニッケルを含む導電膜又は酸化インジウム錫（ＩＴＯ）により構成されていることが好ましい。このようにすると、透明電極自体における発光光の吸収が少なくなる。また、例えばニッケルは窒化物半導体層について良好なオーミックコンタクトを実現できるため、高輝度で且つ直列抵抗が小さい白色発光ダイオード部を実現できる。
また、蛍光体を備えている場合に、該蛍光体はイットリウムアルミニウムガーネット（ＹＡＧ）であることが好ましい。このようにすると、発光ダイオード部からの青色励起光により高輝度の黄色発光を得ることができ、例えば半導体膜からの赤色の第２の発光光と混合することにより、白色の演色性に優れた高輝度白色発光ダイオード部を実現することが可能となる。
また、発光ダイオード部が単結晶からなる基板上に形成されている場合に、単結晶は、サファイア、炭化ケイ素、窒化ガリウム、窒化アルミニウム、酸化マグネシウム、酸化リチウムガリウム、酸化リチウムアルミニウム、又は酸化リチウムガリウムと酸化リチウムアルミニウムとの混晶を用いることができる。これらの単結晶を基板に用いると、該基板上に結晶性に優れる窒化物半導体層を形成できるため、第１の発光光として、より高輝度の青色又は紫外光を得られるので、該第１の発光光を励起光として高輝度で赤色の第２の発光光を得ることができる。
第１の半導体発光素子は、発光ダイオード部に設けられ、膜厚が少なくとも１０μｍの金属膜をさらに備え、発光ダイオード部は金属膜を通して電流が注入されることが好ましい。このようにすると、動作時の発光ダイオード部から生じる発熱を金属膜を通して放熱できるため、放熱性に優れ且つ高出力動作が可能な白色発光ダイオード素子を得ることができる。
この場合に、金属膜は金、銅又は銀により構成されていることが好ましい。
また、第１の半導体発光素子において、発光ダイオード部は第１の発光光又は第２の発光光に対する反射率が６０％以上である金属電極が設けられていることが好ましい。このようにすると、発光光の取り出し効率が格段に向上する。
この場合に、金属電極は金、白金、銅、銀及びロジウムからなる群より選択される少なくとも１つの材料からなる単層膜又は多層膜により構成されていることが好ましい。
本発明に係る第１の半導体発光素子の製造方法は、単結晶からなる基板上に、複数の半導体層からなる発光ダイオード部を形成する工程（ａ）と、発光ダイオード部の上に、該発光ダイオード部が出力する第１の発光光を吸収し、吸収した第１の発光光による光励起によって第２の発光光を放出する半導体膜を選択的に形成する工程（ｂ）とを備えていることを特徴とする。
第１の半導体発光素子の製造方法によると、単結晶からなる基板上に形成した発光ダイオード部から出力される第１の発光光を青色とし、発光ダイオード部の上に選択的に形成した半導体膜からは青色の第１の発光光を吸収し、吸収した青色光による光励起によってて赤色又は緑色の第２の発光光を放出させることが可能となるため、演色性に優れた白色発光ダイオード素子を実現できる。
第１の半導体発光素子の製造方法は、工程（ａ）と工程（ｂ）との間に又は工程（ｂ）よりも後に、発光ダイオード部の上に、第１の発光光を透過する透明電極を形成する工程（ｃ）をさらに備えていることが好ましい。
この場合に、工程（ｃ）は、透明電極に複数の開口部を設ける工程を含むことが好ましい。このようにすると、半導体膜からなる放出される第２の発光光が透明電極を透過せずに取り出せるため、透明電極での光吸収による輝度の低下がなくなるので、高輝度の白色発光ダイオード素子を得ることができる。
また、この場合に、工程（ｂ）において、半導体膜は発光ダイオード部の上面における透明電極の複数の開口部から露出する領域から選択的に成長するように形成することが好ましい。
第１の半導体発光素子の製造方法は、工程（ｂ）よりも後に、基板における発光ダイオード部の反対側の面から、基板に吸収されず且つ発光ダイオード部を構成する半導体層で吸収される波長を持つ光を照射することにより、ダイオード部から基板を分離する工程（ｄ）をさらに備えていることが好ましい。このようにすると、例えば基板がサファイア等の放熱性が悪い材料で構成されている場合には、この基板を分離することにより放熱性に優れ大出力動作が可能な白色発光ダイオード素子を実現できる。
この場合に、工程（ｄ）において、光が照射された半導体層の一部に該半導体層が熱分解されてなる分解層を形成することが好ましい。このようにすると、基板と発光ダイオード部とを大面積で且つ再現性良く分離することができる。
本発明に係る第２の半導体発光素子の製造方法は、単結晶からなる基板上に半導体膜を形成する工程（ａ）と、半導体膜の上に、複数の半導体層からなる発光ダイオード部を形成する工程（ｂ）とを備え、半導体膜は発光ダイオード部が出力する第１の発光光を吸収し、吸収した第１の発光光による光励起によって第２の発光光を放出することを特徴とする。
第２の半導体発光素子の製造方法によると、単結晶からなる基板上に半導体膜及び発光ダイオード部を形成し、例えば、発光ダイオード部から出力される第１の発光光を青色とし、半導体膜から青色の第１の発光光を吸収し、吸収した青色光による光励起によって赤色又は緑色の第２の発光光を放出させることが可能となるため、白色の演色性に優れた白色発光ダイオード部を実現できる。
第２の半導体発光素子の製造方法は、工程（ａ）と工程（ｂ）との間に、半導体膜の上に、第１の発光光を透過する透明電極を形成する工程（ｃ）をさらに備えていることが好ましい。
この場合に、工程（ｃ）は、透明電極に複数の開口部を設ける工程を含むことが好ましい。
また、この場合に、工程（ｂ）において、複数の半導体層のうちの下層は、半導体膜の上面における透明電極の複数の開口部から露出する領域から選択的に成長するように形成することが好ましい。
第２の半導体発光素子の製造方法は、工程（ｂ）よりも後に、基板における半導体膜の反対側の面から、基板に吸収されず且つ半導体膜で吸収される波長を持つ光を照射することにより、半導体膜から基板を分離する工程（ｄ）をさらに備えていることが好ましい。
この場合に、工程（ｄ）において、光が照射された半導体層の一部に該半導体層が熱分解されてなる分解層を形成することが好ましい。
第１又は第２の半導体発光素子の製造方法は、工程（ｄ）よりも後に、発光ダイオード部又は半導体膜の上に金属膜を形成する工程（ｅ）をさらに備えていることが好ましい。
本発明に係る第２の半導体発光素子は、第１のｎ型半導体層、ｐ型半導体層及び第２のｎ型半導体層が順次形成されてなり、第１の発光光を出力する発光ダイオード部と、発光ダイオード部に設けられ、第１の発光光を吸収し、吸収した第１の発光光による光励起によって第２の発光光を放出する半導体膜とを備え、第２の半導体層が第１のｎ型半導体層に対して正電位となるように電圧を印加された場合に、第２のｎ型半導体層から第１のｎ型半導体層に電流が流れることを特徴とする。
第２の半導体発光素子によると、発光ダイオード部から出力される第１の発光光を青色とし、半導体膜から青色の第１の発光光を吸収し、吸収した青色光による光励起によってて赤色又は緑色の第２の発光光を放出させることが可能となるため、白色の演色性に優れた白色発光ダイオード素子を実現できる。その上、発光ダイオード部に動作電流を注入した場合には、ｐ型半導体層と第２のｎ型半導体層とから形成されるｐ＋ｎ＋接合にはいわゆるトンネル電流が流れる構成を採るため、第２のｎ型半導体層と第１のｎ型半導体層との間に第２のｎ型半導体層側が高い電圧を印加することにより整流性を示す。また、高濃度の第２のｎ型半導体層は低抵抗であるため、ｐｎ接合面の面内方向に電流が拡がりやすいので、透明電極を用いる必要がなくなり、発光光の輝度を上げることができる。
第２の半導体発光素子において、ｐ型半導体層及び第２のｎ型半導体層の不純物濃度は１０１８ｃｍ−３以上であることが好ましい。このようにすると、ｐ型半導体層と第２の型半導体層との間のｐ＋ｎ＋接合にトンネル電流をより確実に流すことができる。
第２の半導体発光素子は、発光ダイオード部及び半導体膜を覆い且つ第１の発光光を吸収して第３の発光光を放出する蛍光体をさらに備えていることが好ましい。このようにすると、蛍光体に例えばＹＡＧ蛍光体を用いた場合には、第３の発光光を青色励起により高輝度の黄色光とすることが可能となるため、半導体薄膜からの高輝度で赤色の第２の発光光と組み合わせることにより、演色性に優れた白色発光ダイオード素子を実現することができる。
第２の半導体発光素子において、発光ダイオード部又は半導体膜は、単結晶からなる基板上に形成されていることが好ましい。このようにすると、発光ダイオード部及び半導体膜を単結晶からなる基板上にエピタキシャル成長により形成することができるため、第１のｎ型半導体層、ｐ型半導体層、第２のｎ型半導体層及び半導体膜の結晶性が向上するので、高輝度の白色発光ダイオード素子を得ることができる。さらに、半導体膜から放出される第２の発光光を基板を通して取り出せるため、例えば半導体膜側に高反射率の電極を形成するとフリップチップ実装が可能となるので、放熱性に優れた白色発光ダイオード素子を実現できる。
第２の半導体発光素子は、発光ダイオード部に設けられ、膜厚が少なくとも１０μｍの金属膜をさらに備え、発光ダイオード部は金属膜を通して動作電流が注入されることが好ましい。このようにすると、動作時の発光ダイオード部から生じる発熱を金属膜を通して放熱できるため、放熱性に優れ且つ高出力動作が可能な白色発光ダイオード素子を得ることができる。
この場合に、金属膜は金、銅又は銀により構成されていることが好ましい。
第２の半導体発光素子において、発光ダイオード部は第１の発光光又は第２の発光光に対する反射率が６０％以上である金属電極が設けられていることが好ましい。このようにすると、第１又は第２の発光光が金属電極により強く反射されるため、発光光の取り出し効率が格段に向上する。
この場合に、金属電極は、金、白金、銅、銀及びロジウムからなる群より選択される少なくとも１つの材料からなる単層膜又は多層膜により構成されていることが好ましい。
第２の半導体発光素子において、第１の発光光は青色光又は紫外光であることが好ましい。このようにすると、例えばＹＡＧ蛍光体を含む絶縁材で発光ダイオード部及び半導体膜を覆うことにより、白色の演色性に優れた白色発光ダイオード素子を得ることができる。
第２の半導体発光素子において、第２の発光光は赤色光であることが好ましい。このようにすると、例えば、第１の発光光を青色とし且つＹＡＧ蛍光体を含む絶縁材で発光ダイオード部及び半導体膜を覆うことにより、白色の演色性に優れた白色発光ダイオード素子を得ることができる。
第２の半導体発光素子において、半導体膜は互いに波長が異なる発光光を放出する複数の半導体膜が積層されて形成されていることが好ましい。このようにすると、複数からなる半導体膜を、例えば紫外光励起により赤色・緑色・青色の３色で発光する構成とすれば、白色の演色性に優れた白色発光ダイオード素子を実現できる。
第２の半導体発光素子において、半導体膜は不純物が添加されており、該半導体膜は、第１の発光光により励起され、且つ不純物に起因するエネルギー準位を介して可視域の第２の発光光を放出することが好ましい。このようにすると、不純物が添加された半導体膜において、高輝度発光中心となり得る不純物の準位を介した高輝度発光を得ることができるため、第２の発光光の輝度を高めることができるので、演色性をより良好にできる。
また、第２の半導体発光素子において、半導体膜は不純物が添加されており、該半導体膜は不純物における内殻電子を介した発光により可視域の前記第２の発光光を放出することが好ましい。このようにすると、高効率の赤色発光を実現できるため、より演色性に優れた白色発光ダイオード素子を得ることができる。
この場合に、不純物は、ユウロピウム、サマリウム又はイッテルビウムであることが好ましい。
該不純物は半導体膜に対してイオン注入により添加されていることが好ましい。このようにすると、半導体膜に制御性良く不純物を添加することができる。
第２の半導体発光素子において、発光ダイオード部又は半導体膜は、窒素を含む化合物半導体により構成されていることが好ましい。このようにすると、第１の発光光に高輝度の青色光又は紫外光を且つ第２の発光光に高輝度の赤色光を確実に得ることができるため、演色性に優れた白色光を得ることができる。
発光ダイオード部及び半導体膜が蛍光体を含む絶縁材により覆われている場合に、蛍光体は、イットリウムアルミニウムガーネット（ＹＡＧ）であることが好ましい。のようにすると、発光ダイオード部からの青色励起光により高輝度の黄色発光を得ることができ、例えば半導体膜からの赤色の第２の発光光と混合することにより、白色の演色性に優れた高輝度白色発光ダイオード素子を実現することが可能となる。
また、発光ダイオード部又は半導体膜が単結晶からなる基板上に形成されている場合に、単結晶は、サファイア、炭化ケイ素、窒化ガリウム、窒化アルミニウム、酸化マグネシウム、酸化リチウムガリウム、酸化リチウムアルミニウム、又は酸化リチウムガリウムと酸化リチウムアルミニウムとの混晶であることが好ましい。これらの単結晶を基板に用いると、該基板上に結晶性が優れた窒化物半導体層を形成できるため、第１の発光光として、より高輝度の青色又は紫外光を得られるので、該第１の発光光を励起光として高輝度で赤色の第２の発光光を得ることができる。
本発明に係る第３の半導体発光素子の製造方法は、単結晶からなる基板上に第１のｎ型半導体層、ｐ型半導体層及び第２のｎ型半導体層を順次堆積して発光ダイオード部を形成する工程（ａ）と、発光ダイオード部の上に該発光ダイオード部が出力する第１の発光光を吸収し、吸収した第１の発光光による光励起によって第２の発光光を放出する半導体膜を選択的に形成する工程（ｂ）とを備え、工程（ａ）において、ｐ型半導体層及び第２のｎ型半導体層の不純物濃度を、第２の半導体層が第１のｎ型半導体層に対して正電位となるように電圧を印加した場合に、第２のｎ型半導体層から第１のｎ型半導体層に電流が流れるように設定することを特徴とする。
第３の半導体発光素子の製造方法によると、発光ダイオード部から出力される第１の発光光を青色とし、半導体膜から青色の第１の発光光を吸収し、吸収した青色光による光励起によって赤色又は緑色の第２の発光光を放出させることが可能となるため、白色の演色性に優れた白色発光ダイオード素子を実現できる。その上、動作時には、ｐ型半導体層及び第２の型半導体層の不純物濃度はこれらのｐ＋ｎ＋接合面にトンネル電流が流れるように設定されているため、第２のｎ型半導体層と第１のｎ型半導体層との間に第２のｎ型半導体層側が高い電圧を印加することにより整流性を示す。また、高濃度の第２のｎ型半導体層は低抵抗であるため、ｐｎ接合面の面内方向に電流が拡がりやすいので、透明電極を設ける必要がなくなり、発光光の輝度を上げることができる。
第３の半導体発光素子の製造方法において、ｐ型半導体層及び第２のｎ型半導体層の不純物濃度は１０１８ｃｍ−３以上であることが好ましい。
第３の半導体発光素子の製造方法は、工程（ｂ）よりも後に、発光ダイオード部から基板を分離する工程（ｃ）をさらに備えていることが好ましい。このようにすると、例えば基板にサファイア等の放熱性が悪い材料を用いた場合には、該基板を分離することにより放熱性に優れ大出力動作が可能な白色発光ダイオード素子を実現できる。
この場合に、工程（ｃ）は、基板における発光ダイオード部の反対側の面から、基板に吸収されず且つ発光ダイオード部を構成する半導体層で吸収される波長を持つ光を照射して、光が照射された半導体層の一部に該半導体層が分解してなる分解層を形成する工程を含むことが好ましい。このようにすると、基板と発光ダイオード部とを大面積で且つ再現性良く分離することができる。
さらにこの場合に、第３の半導体発光素子の製造方法は、工程（ｃ）よりも前に、発光ダイオード部又は半導体膜に、基板と異なる材料からなる保持基板を接着する工程（ｄ）と、工程（ｃ）の後に、保持基板を発光ダイオード部又は半導体膜から分離する工程（ｅ）を備えているこことが好ましい。このようにすると、工程（ｃ）において、分解層の形成時に、熱分解によって半導体のストレスが緩和される過程における半導体膜に生じるクラックを抑制することができるため、面積が大きい基板を用いたとしても、発光ダイオード部にクラックを発生させることなく、基板を分離できる。
本発明に係る第１の半導体発光素子及びその製造方法によると、発光ダイオード部から出力される第１の発光光により励起されて、該第１の発光光よりも波長が長い第２の発光光を放出する半導体膜を発光ダイオード部に設けるため、第１の発光光を青色光又は紫外光とすると、第２の発光光に赤色光、赤色・緑色光又は赤色・緑色・青色光を得ることができるので、発光スペクトルの赤色成分を多くでき、その結果、得られる白色光の演色性を向上することができる。
本発明に係る第２の半導体発光素子及びその製造方法によると、第１の半導体発光素子及びその製造方法と同様の効果を得れる上に、透明電極を用いる必要がなくなるため、発光輝度をさらに上げることができる。
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
図１（ａ）及び図１（ｂ）は本発明の第１の実施形態に係る半導体発光素子であって、（ａ）は断面構成を示し、（ｂ）は平面構成を示している。
図１（ａ）及び（ｂ）に示すように、第１の実施形態に係る半導体発光素子は、実装用部材であるパッケージ２０上の所定の位置に実装された青色発光ダイオード部１０と、該青色発光ダイオード部１０の上にエピタキシャル成長してなる赤色発光層１５と、イットリウムアルミニウムガーネット（ＹＡＧ）蛍光体を含む絶縁材１９とから構成されている。ここで、図１（ｂ）においては、絶縁材１９を省略している。
青色発光ダイオード部１０は、例えばサファイアからなる基板１１の上に順次エピタキシャル成長したｎ型ＧａＮからなるｎ型半導体層１２と、ＩｎＧａＮからなる多重量子井戸構造を有する活性層１３と、ｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ型半導体層１４とから構成されている。活性層１３は、厚さが２ｎｍのＩｎ０．３５Ｇａ０．６５Ｎからなる井戸層と厚さが１０ｎｍのＩｎ０．０２Ｇａ０．９８Ｎからなる障壁層とが３重に多重化されて構成されている。これにより、活性層１３からは４７０ｎｍの青色発光を生じる。
赤色発光層１５は、例えば禁制帯幅が１．９ｅＶであるアンドープのＩｎ０．４Ｇａ０．６Ｎからなり、ｐ型半導体層１４の上に一辺が２μｍ〜２０μｍの平面方形状に分割され且つ互いに間隔をおいたマトリックス状に形成されている。各赤色発光層１５は、青色発光ダイオード部１０から出力される青色光により励起されて６５０ｎｍの赤色光を発光する。なお、赤色発光層１５は、例えば亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）又はシリコン（Ｓｉ）をドープすることにより、Ｉｎの組成を小さくしながら赤色発光を得ることができる。このように、Ｉｎの組成を小さくすると、通常用いられるＧａＮからなる下地層との格子不整合を抑制でき、赤色発光層１５の結晶欠陥を低減できるので、高輝度発光が可能となる。このとき、赤色発光層１５から放出される発光光には、これらのドープされた不純物に起因するエネルギー準位を介して生成される可視領域の励起光が混合される。
ｐ型半導体層１４の上には、赤色発光層１５を含む全面にわたって、ＩＴＯ（酸化インジウム錫）からなる透明電極１６が形成されており、さらにｐ型半導体層１４の上の一部の領域には透明電極１６を介在させて、金（Ａｕ）からなるｐ側電極１７が選択的に形成されている。
ｎ型半導体層１２はその一部が露出され、その露出領域上にはチタン（Ｔｉ）と金（Ａｕ）との積層膜からなるｎ側電極１８が形成されている。
なお、図示はされていないが、ｐ側電極１７及びｎ側電極１８にはワイヤボンディングにより、必要な金属細線が接続される。
ＹＡＧ蛍光体を含む絶縁材１９は、パッケージ２０上であって、青色発光ダイオード部１０、透明電極１６、ｐ側電極１７及びｎ側電極１８を覆うように塗布又は滴下された後に硬化されて形成されており、青色発光ダイオード部１０から出力される青色光により励起されて黄色光を発光する。
透明電極１６は青色発光ダイオード部１０からの青色光を吸収せず且つｐ型半導体層１４とのコンタクト抵抗が例えば１×１０−３Ωｃｍ２ 以下となるように成膜条件が最適化されている。
青色発光ダイオード部１０には、ｐ側電極１７、透明電極１６及びｐ型半導体層１４を介して電流が注入され、例えば３Ｖ程度の比較的に低い電圧での動作が可能である。従って、青色発光ダイオード部１０に例えば２０ｍＡの電流を注入して、波長が４７０ｎｍの青色発光を生じさせることにより、図２に示すスペクトルを有する白色光を得ることができる。図２において、発光スペクトルは、波長が４７０ｎｍの青色光の透過分１０Ａと、ピーク波長が５５０ｎｍのＹＡＧ蛍光体からの黄色発光１９Ａと、波長が６５０ｎｍの赤色発光層１５からの赤色光１５Ａとにより構成され、これら青色光１０Ａ、黄色光１９Ａ及び赤色光１５Ａが混合されて白色光となる。
このように、第１の実施形態によると、黄色光を発光するＹＡＧ蛍光体を含む絶縁材１９と、青色光を発光する青色発光ダイオード部１０との間に、該青色発光ダイオード部１０が出力する青色光を受け、励起により赤色光を発光する赤色発光層１５を設ける構成が１チップの発光ダイオード素子として集積化が可能となる。従って、従来のＹＡＧ蛍光体を青色発光ダイオード素子からの青色光で励起することにより白色光を得る、図２３に示す白色発光ダイオード素子の発光スペクトルと比べて赤色領域の発光強度が大きくなるため、演色性に優れた白色光を出力する白色発光ダイオード素子を実現することができる。
なお、青色発光ダイオード部１０は、サファイアからなる基板１１とｎ型半導体層１２との間に、ＧａＮからなる下地層及びＧａＮ又はＡｌＮからなる薄膜バッファ層を介在させて形成してもよい。
また、活性層１３はＩｎの組成が活性層１３の面内方向（基板面に平行な方向）に不均一な構成としてもよい。
また、基板１１の上に形成されたｎ型半導体層１２、活性層１３、ｐ型半導体層１４及び赤色半導体層１５が格子定数を変化させずに、代わりに、四元以上の混晶としてIII 族元素の組成を変化させて青色発光ダイオード部１０及び赤色発光層１５を形成することにより、格子不整合による結晶欠陥及びこれに起因する非発光再結合が生じることなく高輝度発光を得られる構成としてもよい。
また、第１の実施形態においては、青色発光ダイオード部１０からの出力光を受け、ＹＡＧ蛍光体及び赤色発光層１５がそれぞれ励起されて、黄色光及び赤色光を発光することにより白色光を得ているが、青色発光ダイオード部１０に代えて、例えば波長が３４０ｎｍの紫外光を出力する紫外発光ダイオード部を形成してもよい。但し、この場合には、絶縁材１９には青色発光蛍光体と緑色発光蛍光体とを添加する。
また、サファイアからなる基板１１を青色発光ダイオード部１０から分離して、分離した基板の代わりに金属膜を設けてもよい。このようにすると、設けられた金属膜をｎ側電極として使用できるため、ｎ型半導体層１２を露出してｎ側電極１８を形成する必要がなくなる。
また、透明電極１６は、ＩＴＯに代えてニッケル（Ｎｉ）と金（Ａｕ）とが積層され透光性を有する積層膜としてもよい。
以下、前記のように構成された半導体発光素子の製造方法について図面を参照しながら説明する。
図３（ａ）〜図３（ｃ）及び図４（ａ）〜図４（ｃ）は本発明の第１の実施形態に係る半導体発光素子の製造方法の工程順の断面構成を示している。なお、ここでは、複数の半導体発光素子を一度に形成可能なウェハにおける１つの素子形成領域のみを図示している。
まず、図３（ａ）に示すように、有機金属気相成長（ＭＯＣＶＤ）法により、例えば主面の面方位が（０００１）面であるサファイアからなる基板１１の上に、ｎ型ＧａＮからなるｎ型半導体層１２、ＩｎＧａＮからなる多重量子井戸構造を有する活性層１３、ｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ型半導体層１４及びアンドープのＩｎ０．４Ｇａ０．６Ｎからなる赤色発光層１５を順次成長する。前述したように、活性層１３は、厚さが２ｎｍのＩｎ０．３５Ｇａ０．６５Ｎからなる井戸層と厚さが１０ｎｍのＩｎ０．０２Ｇａ０．９８Ｎからなる障壁層とが３重に多重化されてなるが、発光波長が４７０ｎｍ程度であればこの構成に限られない。また、基板１１とｎ型半導体層１２との間に、ＧａＮからなる下地層及びＧａＮ又はＡｌＮからなる薄膜バッファ層を形成してもよい。また、活性層１３のＩｎの組成を活性層１３の面内方向（基板面に平行な方向）に不均一となるように形成してもよい。また、赤色発光層１５はアンドープではなく、例えば亜鉛、マグネシウム又はシリコンをドープしてＩｎの組成を０．４よりも小さくしながら赤色発光を得られるようにしてもよい。
次に、図３（ｂ）に示すように、赤色発光層１５の上に、例えば一辺が２μｍ〜２０μｍで互いに間隔をおいてなる複数の方形パターンを有するニッケルからなる金属薄膜（図示せず）を形成する。続いて、形成した金属薄膜をマスクとして、例えば塩素（Ｃｌ２）ガスを用いた誘導結合型プラズマ（Inductive Coupled Plasma:ICP）エッチングにより、赤色発光層１５とｐ型半導体層１４の上部とを選択的に除去する。ここで、赤色発光層１５におけるｐ側電極形成領域の上側部分をも除去する。
次に、図３（ｃ）に示すように、マスク用の金属薄膜を除去した後、例えば高周波（ＲＦ）スパッタ法により、選択的に露出されたｐ型半導体層１４及び平面方形の島状に分割された複数の赤色発光層１５の上に、厚さが約３００ｎｍのＩＴＯからなり可視光を透過する透明電極１６を形成する。続いて、透明電極１６におけるｎ側電極形成領域の上側部分を、例えば塩化水素（ＨＣｌ）水溶液によりウェットエッチングして除去し、その後、例えば温度が約６００℃の酸素雰囲気で熱処理を行なって、コンタクト抵抗の低減並びに透明電極１６の抵抗率の低減及び透過率の向上を図る。
次に、図４（ａ）に示すように、ＩＣＰエッチングにより、ｐ型半導体層１４及び活性層１３におけるｎ側電極形成領域１２ａの上側部分を選択的に除去して、ｎ型半導体層１２におけるｎ側電極形成領域１２ａを露出する。
次に、図４（ｂ）に示すように、ドライエッチングの後に、例えばスパッタ法により、ｎ型半導体層１２の露出したｎ側電極形成領域１２ａの上にチタン（Ｔｉ）と金（Ａｕ）との積層膜からなるオーミック電極であるｎ側電極１８を形成する。その後、ｎ側電極１８のコンタクト抵抗を低減するために、例えば温度が約５５０℃の窒素雰囲気でシンタを行なってもよい。続いて、例えばスパッタ法により、透明電極１６におけるｐ側電極形成領域にｐ側電極パッドとなる、金（Ａｕ）からなるｐ側電極１７を選択的に形成する。なお、ｎ側電極１８とｐ側電極１７との形成順序は問われない。
次に、図４（ｃ）に示すように、ｐ側電極１７を形成した後、例えばダイシングにより、３５０μｍ角のサイズを持つ発光ダイオードチップに分割する。続いて、分割されたチップを例えば銀（Ａｇ）ペーストを用いてパッケージ２０上の所定領域に実装し、その後、ｐ側電極１７及びｎ側電極１８に対してワイヤボンディングを行ない、さらにＹＡＧ蛍光体を含む絶縁材１９をチップを覆うように塗布する。
このように、第１の実施形態に係る製造方法によると、赤色発光層１５とＹＡＧ蛍光体とを青色発光ダイオード部１０からの青色光により励起する構成を１チップの白色発光ダイオード素子として集積化することができる。従って、従来の白色発光ダイオード素子と比べて、赤色領域における発光強度を高くできるため、演色性に優れた白色光を出力する白色発光ダイオード素子を実現することが可能となる。
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
図５は本発明の第２の実施形態に係る半導体発光素子の断面構成を示している。図５において、図１（ａ）に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
図５に示すように、ｐ型半導体層１４の上に赤色発光層１５が選択的に形成された青色発光ダイオード部１０は、赤色発光層１５をパッケージ２０の実装面と対向するように、いわゆるフリップチップ実装されている。
ｐ型半導体層１４及び赤色発光層１５は、白金（Ｐｔ）と金（Ａｕ）との積層膜からなるｐ側電極１７及び銀からなる第１バンプ２２によりパッケージ２０のｐ側電極パッド（図示せず）と電気的に接続されており、一方、ｎ側電極１８は銀（Ａｇ）からなる第２バンプ２３により、パッケージ２０のｎ側電極パッド（図示せず）と電気的に接続されている。赤色発光層１５を含む青色発光ダイオード部１０は、ＹＡＧ蛍光体を含む絶縁材１９により覆われている。
このように、第２の実施形態に係る半導体発光素子は、活性層１３からの青色光と、赤色発光層１５からの青色光により励起されて発光される赤色光とは、サファイアからなる基板１１を通して上方に放出される。また、前述したように、活性層１３から出力される青色光はＹＡＧ蛍光体を励起し、励起されたＹＡＧ蛍光体は黄色光を発光する。
従って、フリップチップ実装により、基板１１側から出力光を取り出す構成であっても、青色発光ダイオード部１０に赤色発光層１５を設けたことにより、赤色領域における発光量を増大できるため、演色性に優れた白色光を出力する白色発光ダイオード素子を実現できる。
その上、第２の実施形態においては、基板１１側から出力光を取り出す構成であるため、ｐ側半導体層１４の表面に透明電極１６を設ける必要がなくなる。
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
図６（ａ）及び図６（ｂ）は本発明の第３の実施形態に係る半導体発光素子であって、（ａ）は断面構成を示し、（ｂ）は平面構成を示している。図６（ａ）及び（ｂ）において、図１（ａ）及び（ｂ）に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
図６（ａ）及び（ｂ）に示すように、第３の実施形態に係る半導体発光素子は、実装用部材であるパッケージ２０上の所定の位置に実装された青色発光ダイオード部１０と、該青色発光ダイオード部１０の上にエピタキシャル成長してなる赤色発光層１５と、イットリウムアルミニウムガーネット（ＹＡＧ）蛍光体を含む絶縁材１９とから構成されている。
第１の実施形態との相違点は、ＩＴＯからなる透明電極１６が赤色発光層１５を覆わずに、ｐ型半導体層１４の上面のみを覆う点である。従って、第３の実施形態に係る半導体発光素子の発光スペクトルは図２に示すパターンと同等のスペクトルパターンを示す。
このように、赤色発光層１５とＹＡＧ蛍光体とを青色発光ダイオード部１０からの青色光により励起する構成が１チップの発光素子に集積化される。その結果、従来のＹＡＧ蛍光体を青色発光ダイオード素子からの出射光で励起することにより白色光を得る白色発光ダイオード素子と比べて、赤色領域における発光量を増量できるため、白色の演色性に優れた白色発光ダイオード素子を実現することができる。その上、赤色発光層１５が透明電極１６で覆われない構成としているため、透明電極１６により赤色光が吸収されなくなるので、より高い強度の赤色発光を得ることができる。その結果、より演色性に優れた白色発光ダイオード素子を実現することが可能となる。
なお、平面方形で且つ島状の孤立パターンを持つ赤色発光層１５のサイズは、透明電極１６からｐ型半導体層１４に注入される電流が活性層１３に十分に拡がる程度のサイズに設定することが好ましい。
また、第３の実施形態においても、青色発光ダイオード部１０に代えて、例えば波長が３４０ｎｍの紫外光を出力する紫外発光ダイオード部を形成してもよい。但し、この場合には、絶縁材１９には青色発光蛍光体と緑色発光蛍光体とを添加する。
また、サファイアからなる基板１１を青色発光ダイオード部１０から分離して、分離した基板の代わりに金属膜を設けてもよい。このようにすると、設けられた金属膜をｎ側電極として使用できるため、ｎ型半導体層１２を露出してｎ側電極１８を形成する必要がなくなる。
また、透明電極１６は、ＩＴＯに代えてニッケル（Ｎｉ）と金（Ａｕ）とが積層され透光性を有する積層膜としてもよい。また、ＮｉとＩＴＯとの積層膜としてもよい。
以下、前記のように構成された半導体発光素子の製造方法について図面を参照しながら説明する。
図７（ａ）〜図７（ｄ）及び図８（ａ）〜図８（ｃ）は本発明の第３の実施形態に係る半導体発光素子の製造方法の工程順の断面構成を示している。
まず、図７（ａ）に示すように、ＭＯＣＶＤ法により、例えば主面の面方位が（０００１）面であるサファイアからなる基板１１の上に、ｎ型ＧａＮからなるｎ型半導体層１２、ＩｎＧａＮからなる多重量子井戸構造を有する活性層１３、ｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ型半導体層１４及びアンドープのＩｎ０．４Ｇａ０．６Ｎからなる赤色発光層１５を順次成長する。活性層１３は、厚さが２ｎｍのＩｎ０．３５Ｇａ０．６５Ｎからなる井戸層と厚さが１０ｎｍのＩｎ０．０２Ｇａ０．９８Ｎからなる障壁層とが３重に多重化されてなるが、発光波長が４７０ｎｍ程度であればこの構成に限られない。また、基板１１とｎ型半導体層１２との間に、ＧａＮからなる下地層及びＧａＮ又はＡｌＮからなる薄膜バッファ層を形成してもよい。また、活性層１３のＩｎの組成を活性層１３の面内方向（基板面に平行な方向）に不均一となるように形成してもよい。また、赤色発光層１５はアンドープではなく、例えば亜鉛、マグネシウム又はシリコンをドープしてＩｎの組成を０．４よりも小さくしながら赤色発光を得られるようにしてもよい。
次に、図７（ｂ）に示すように、赤色発光層１５の上に、例えば一辺が２μｍ〜２０μｍで互いに間隔をおいてなる複数の方形パターンを有するレジスト膜５１を形成する。続いて、形成したレジスト膜５１をマスクとして、例えば塩素（Ｃｌ２）ガスを用いたＩＣＰドライエッチングにより、赤色発光層１５とｐ型半導体層１４の上部とを選択的に除去する。ここで、赤色発光層１５におけるｐ側電極形成領域の上側部分をも除去する。
次に、図７（ｃ）に示すように、例えば電子ビーム蒸着法により、平面方形の島状に分割された複数の赤色発光層１５及びそれぞれの赤色発光層１５を覆うレジスト膜５１を含め、選択的に露出されたｐ型半導体層１４の上に、厚さが約３００ｎｍのＩＴＯからなり可視光を透過する透明電極１６を形成する。
次に、図７（ｄ）に示すように、レジスト膜５１を除去する、いわゆるリフトオフ法により、ｐ型半導体層１４の上にのみ選択的に形成された透明電極１６を得る。続いて、透明電極１６におけるｎ側電極形成領域の上側部分を、例えば塩化水素（ＨＣｌ）水溶液によりウェットエッチングして除去し、その後、例えば温度が約６００℃の酸素雰囲気で熱処理を行なって、コンタクト抵抗の低減並びに透明電極１６の抵抗率の低減及び透過率の向上を図る。
次に、図８（ａ）に示すように、ＩＣＰエッチングにより、ｐ型半導体層１４及び活性層１３におけるｎ側電極形成領域１２ａの上側部分を選択的に除去して、ｎ型半導体層１２におけるｎ側電極形成領域１２ａを露出する。
次に、図８（ｂ）に示すように、ドライエッチングの後に、例えばスパッタ法により、ｎ型半導体層１２の露出したｎ側電極形成領域１２ａの上にチタン（Ｔｉ）と金（Ａｕ）との積層膜からなるオーミック電極であるｎ側電極１８を形成する。その後、ｎ側電極１８のコンタクト抵抗を低減するために、例えば温度が約５５０℃の窒素雰囲気でシンタを行なってもよい。続いて、例えばスパッタ法により、透明電極１６におけるｐ側電極形成領域にｐ側電極パッドとなる、金（Ａｕ）からなるｐ側電極１７を選択的に形成する。なお、ｎ側電極１８とｐ側電極１７との形成順序は問われない。
次に、図８（ｃ）に示すように、ｐ側電極１７を形成した後、例えばダイシングにより、３５０μｍ角のサイズを持つ発光ダイオードチップに分割する。続いて、分割されたチップを例えば銀（Ａｇ）ペーストを用いてパッケージ２０上の所定領域に実装し、その後、ｐ側電極１７及びｎ側電極１８に対してワイヤボンディングを行ない、さらにＹＡＧ蛍光体を含む絶縁材１９をチップを覆うように塗布する。
このように、第３の実施形態に係る製造方法によると、赤色発光層１５とＹＡＧ蛍光体とを青色発光ダイオード部１０から出力される青色光により励起する構成を１チップの白色発光ダイオード素子として集積化することができる。その結果、従来の白色発光ダイオード素子と比べて、赤色領域における発光強度が高くなるため、演色性に優れた白色光を出力する白色発光ダイオード素子を実現することが可能となる。
その上、赤色発光層１５を透明電極１６で覆わないため、透明電極１６による赤色光の吸収がなくなるので、より高い強度の赤色発光を得ることができ、その結果、より演色性に優れた白色光を得ることができる。
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
図９（ａ）及び図９（ｂ）は本発明の第４の実施形態に係る半導体発光素子であって、（ａ）は断面構成を示し、（ｂ）は平面構成を示している。図９（ａ）及び（ｂ）において、図１（ａ）及び（ｂ）に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
図９（ａ）及び（ｂ）に示すように、第４の実施形態に係る半導体発光素子は、青色発光ダイオード部１０と、該青色発光ダイオード部１０の上にエピタキシャル成長してなる緑色発光層２４と、該緑色発光層２４の上にエピタキシャル成長してなる赤色発光層１５とから構成されている。
第１の実施形態との相違点は、青色発光ダイオード部１０から出射される波長が４７０ｎｍの青色光により励起されて波長が５５５ｎｍの緑色光を発光するＩｎ０．２Ｇａ０．８Ｎからなる緑色発光層２４を設けることにより、青色発光ダイオード部１０を覆って黄色光を発光するＹＡＧ蛍光体を含む絶縁材１９を不要としている点である。
なお、緑色発光層２４及び赤色発光層１５は、例えば亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）又はシリコン（Ｓｉ）をドープすることにより、それぞれのＩｎの組成を小さくしながら緑色光又は赤色光を得ることができる。このように、Ｉｎの組成を小さくすると、通常用いられるＧａＮからなる下地層との格子不整合を抑制でき、緑色発光層２４及び赤色発光層１５の結晶欠陥を低減できるので、高輝度発光が可能となる。
ここで、青色発光ダイオード部１０に例えば２０ｍＡの電流を注入して、波長が４７０ｎｍの青色発光を生じさせることにより、図１０に示すスペクトルを有する白色光を得ることができる。図１０において、発光スペクトルは、波長が４７０ｎｍの青色光の透過分１０Ａと、ピーク波長が５５５ｎｍの緑色発光層２４からの緑色発光２４Ａと、波長が６５０ｎｍの赤色発光層１５からの赤色光１５Ａとにより構成され、これら青色光１０Ａ、緑色光２４Ａ及び赤色光１５Ａが混合されて白色光となる。
このように、第４の実施形態によると、青色発光ダイオード部１０の上に、該青色発光ダイオード部１０が出力する青色光を受け、受けた青色光による励起によって緑色光及び赤色光をそれぞれ発光する緑色発光層２４及び赤色発光層１５を設ける構成が１チップの発光ダイオード素子として集積化が可能となる。従って、従来のＹＡＧ蛍光体を青色発光ダイオード素子からの青色光で励起することにより白色光を得る従来の白色発光ダイオード素子の発光スペクトルと比べて赤色領域の発光強度が大きくなるため、演色性に優れた白色光を出力する白色発光ダイオード素子を実現することができる。
なお、第４の実施形態においては、青色発光ダイオード部１０からの出力光を受け、緑色発光層２４及び赤色発光層１５がそれぞれ励起されて緑色光及び赤色光を発光することにより白色光を得ているが、青色発光ダイオード部１０に代えて、例えば波長が３４０ｎｍの紫外光を出力する紫外発光ダイオード部を形成してもよい。但し、この場合には、青色発光蛍光体を含む絶縁材により、該紫外発光ダイオード部を覆う構成とする。
また、サファイアからなる基板１１を青色発光ダイオード部１０から分離して、分離した基板の代わりに金属膜を設けてもよい。このようにすると、設けられた金属膜をｎ側電極として使用できるため、ｎ型半導体層１２を露出してｎ側電極１８を形成する必要がなくなる。
また、透明電極１６は、ＩＴＯに代えてニッケル（Ｎｉ）と金（Ａｕ）とが積層され透光性を有する積層膜としてもよい。また、ＮｉとＩＴＯとの積層膜としてもよい。
以下、前記のように構成された半導体発光素子の製造方法について図面を参照しながら説明する。
図１１（ａ）〜図１１（ｃ）、図１２（ａ）及び図１２（ｂ）は本発明の第４の実施形態に係る半導体発光素子の製造方法の工程順の断面構成を示している。
まず、図１１（ａ）に示すように、ＭＯＣＶＤ法により、例えば主面の面方位が（０００１）面であるサファイアからなる基板１１の上に、ｎ型ＧａＮからなるｎ型半導体層１２、ＩｎＧａＮからなる多重量子井戸構造を有する活性層１３、ｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ型半導体層１４、アンドープのＩｎ０．２Ｇａ０．８Ｎからなる緑色発光層２４及びアンドープのＩｎ０．４Ｇａ０．６Ｎからなる赤色発光層１５を順次成長する。活性層１３は、厚さが２ｎｍのＩｎ０．３５Ｇａ０．６５Ｎからなる井戸層と厚さが１０ｎｍのＩｎ０．０２Ｇａ０．９８Ｎからなる障壁層とが３重に多重化されてなるが、発光波長が４７０ｎｍ程度であればこの構成に限られない。ここで、緑色発光層２４の禁制帯幅は２．３ｅＶであり、５５５ｎｍの緑色光を発光する。赤色発光層１５の禁制帯幅は１．９ｅＶであり、６５０ｎｍの赤色光を発光する。また、基板１１とｎ型半導体層１２との間に、ＧａＮからなる下地層及びＧａＮ又はＡｌＮからなる薄膜バッファ層を形成してもよい。また、緑色発光層２４及び赤色発光層１５はアンドープではなく、例えば亜鉛、マグネシウム又はシリコンをドープしてＩｎの組成を０．２及び０．４よりもそれぞれ小さくしながら緑色発光及び赤色発光を得られるようにしてもよい。
次に、図１１（ｂ）に示すように、赤色発光層１５の上に、例えば一辺が２μｍ〜２０μｍで互いに間隔をおいてなる複数の方形パターンを有するニッケルからなる金属薄膜（図示せず）を形成する。続いて、形成した金属薄膜をマスクとして、例えば塩素（Ｃｌ２）ガスを用いたＩＣＰエッチングにより、赤色発光層１５、緑色発光層２４及びｐ型半導体層１４の上部を選択的に除去する。ここで、赤色発光層１５及び緑色発光層２４におけるｐ側電極形成領域の上側部分をも除去する。
次に、図１１（ｃ）に示すように、金属薄膜を除去した後、例えばＲＦスパッタ法により、選択的に露出されたｐ型半導体層１４及び平面方形の島状に分割された複数の赤色発光層１５の上に、厚さが約３００ｎｍのＩＴＯからなり可視光を透過する透明電極１６を形成する。続いて、透明電極１６におけるｎ側電極形成領域の上側部分を、例えば塩化水素（ＨＣｌ）水溶液によりウェットエッチングして除去し、その後、例えば温度が約６００℃の酸素雰囲気で熱処理を行なって、コンタクト抵抗の低減並びに透明電極１６の抵抗率の低減及び透過率の向上を図る。
次に、図１２（ａ）に示すように、ＩＣＰエッチングにより、ｐ型半導体層１４及び活性層１３におけるｎ側電極形成領域１２ａの上側部分を選択的に除去して、ｎ型半導体層１２におけるｎ側電極形成領域１２ａを露出する。
次に、図１２（ｂ）に示すように、ドライエッチングの後に、例えばスパッタ法により、ｎ型半導体層１２の露出したｎ側電極形成領域１２ａの上にチタン（Ｔｉ）と金（Ａｕ）との積層膜からなるオーミック電極であるｎ側電極１８を形成する。その後、ｎ側電極１８のコンタクト抵抗を低減するために、例えば温度が約５５０℃の窒素雰囲気でシンタを行なってもよい。続いて、例えばスパッタ法により、透明電極１６におけるｐ側電極形成領域にｐ側電極パッドとなる、金（Ａｕ）からなるｐ側電極１７を選択的に形成する。なお、ｎ側電極１８とｐ側電極１７との形成順序は問われない。その後、例えばダイシングにより、３５０μｍ角のサイズを持つ発光ダイオードチップに分割し、続いて、分割されたチップを例えば銀（Ａｇ）ペーストを用いてパッケージ（図示せず）上の所定領域に実装し、その後、ｐ側電極１７及びｎ側電極１８に対してワイヤボンディングを行なう。
このように、第４の実施形態に係る製造方法によると、緑色発光層２４及び赤色発光層１５を青色発光ダイオード部１０から出力される青色光により励起する構成を１チップの白色発光ダイオード素子として集積化することができる。その結果、従来の白色発光ダイオード素子と比べて、赤色領域における発光強度が高くなるため、演色性に優れた白色光を出力する白色発光ダイオード素子を実現することができる。
その上、ＹＡＧ蛍光体を含む絶縁材を塗布する工程をなくすことができるため、製造プロセスを簡略化することができる。
（第５の実施形態）
以下、本発明の第５の実施形態について図面を参照しながら説明する。
図１３（ａ）及び図１３（ｂ）は本発明の第５の実施形態に係る半導体発光素子であって、（ａ）は断面構成を示し、（ｂ）は平面構成を示している。
図１３（ａ）及び（ｂ）に示すように、第５の実施形態に係る半導体発光素子は、紫外発光ダイオード部３０と、該紫外発光ダイオード部３０の上にエピタキシャル成長してなる青色発光層２５、緑色発光層２４及び赤色発光層１５とから構成されている。
紫外発光ダイオード部３０は、例えばｎ型Ａｌ０．１Ｇａ０．９Ｎからなるｎ型半導体層３２と、ＩｎＧａＮ／ＡｌＧａＮからなる多重量子井戸構造を有する活性層３３と、ｐ型Ａｌ０．１５Ｇａ０．８５Ｎからなるｐ型半導体層３４とから構成されている。活性層３３は、厚さが１．５ｎｍのＩｎ０．０２Ｇａ０．９８Ｎからなる井戸層と厚さが１０ｎｍのＡｌ０．１５Ｇａ０．８５Ｎからなる障壁層とが５重に多重化されて構成されている。これにより、活性層３３からは３４０ｎｍの紫外発光を生じる。
ｎ型半導体層３２の活性層３３と反対側の面上には、その全面にチタン（Ｔｉ）と金（Ａｕ）との積層体からなるｎ側電極１８が形成されている。また、ｎ側電極１８のｎ型半導体層３２と反対側の面上にはその全面に厚さが１０μｍ以上の、例えば約５０μｍの金（Ａｕ）めっき層３１が形成されており、実質的なｎ側電極として機能する。ここで、ｎ側電極１８には、紫外光、青色光、緑色光及び赤色光に対する反射率が６０％以上である材料を用いることが好ましく、例えば、金（Ａｕ）、白金（Ｐｔ）、銅（Ｃｕ）、銀（Ａｇ）又はロジウム（Ｒｈ）の単層膜若しくはこれらのうち少なくとも２つを含む多層膜を用いることができる。また、金めっき層３１には、金（Ａｕ）に代えて、銅（Ｃｕ）又は銀（Ａｇ）を用いることができる。
青色発光層２５は、例えば禁制帯幅が２．６ｅＶであるアンドープのＩｎ０．１５Ｇａ０．８５Ｎからなり、ｐ型半導体層３４の上に互いに間隔をおいた複数の島状に形成されている。緑色発光層２４は、例えば禁制帯幅が２．２ｅＶであるアンドープのＩｎ０．２Ｇａ０．８Ｎからなり、青色発光層２５の上に該青色発光層２５と同一の平面形状となるように形成されている。赤色発光層１５は、例えば禁制帯幅が１．９ｅＶであるアンドープのＩｎ０．４Ｇａ０．６Ｎからなり、緑色発光層２４の上に該緑色発光層２４と同一の平面形状となるように形成されている。青色発光層２５、緑色発光層２４及び赤色発光層１５は、紫外発光ダイオード部３０から出力される紫外光により励起されて、波長が４７０ｎｍの青色光、５５５ｎｍの緑色光及び６５０ｎｍの赤色光をそれぞれ発光する。なお、青色発光層２５、緑色発光層２４及び赤色発光層１５は、例えば亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）又はシリコン（Ｓｉ）をドープすることにより、それぞれのＩｎの組成を小さくしながら、青色発光、緑色発光及び赤色発光を得ることができる。このように、Ｉｎの組成を小さくすると、通常用いられるＧａＮからなる下地層との格子不整合を抑制でき、青色発光層２５、緑色発光層２４及び赤色発光層１５の結晶欠陥を低減できるので、高輝度発光が可能となる。
ｐ型半導体層３４の上には、青色発光層２５、緑色発光層２４及び赤色発光層１５を含む全面にわたって、ＩＴＯからなる透明電極１６が形成されており、さらにｐ型半導体層３４の上の一部の領域には透明電極１６を介在させて、金（Ａｕ）からなるｐ側電極１７が形成されている。
紫外発光ダイオード部３０には、ｐ側電極１７、透明電極１６及びｐ型半導体層３４を介して電流が注入され、例えば３Ｖ程度の比較的に低い電圧での動作が可能である。従って、紫外発光ダイオード部３０に例えば２０ｍＡの電流を注入して、波長が３４０ｎｍの紫外発光を生じさせることにより、図１４に示すスペクトルを有する白色光を得ることができる。図１４において、発光スペクトルは、波長が３４０ｎｍで強度が小さい紫外光の透過分３０Ａと、ピーク波長が４７０ｎｍの青色発光層２５からの青色光２５Ａと、ピーク波長が５５５ｎｍの緑色発光層２４からの緑色光２４Ａと、波長が６５０ｎｍの赤色発光層１５からの赤色光１５Ａとにより構成され、これら青色光２５Ａ、緑色光２４Ａ及び赤色光１５Ａが混合されて白色光となる。
第５の実施形態の特徴として、エピタキシャル成長用のサファイアからなる基板を除去して、ｎ型半導体層３２における活性層３３の反対側の面（裏面）の全面にｎ側電極１８を形成し、さらに、金めっき層３１を設けている。これにより、紫外発光ダイオード部３０における放熱性が著しく向上するため、より高出力の白色発光ダイオード素子を実現できる。その上、ｎ側電極１８とｐ側電極１７とは活性層３３を挟んで互いに対向するため、ｎ側電極１８及びｐ側電極１７における電極間の直列抵抗を小さくできる。また、サファイア等の絶縁性基板を除去しているため、ｎ型半導体層３２の上部にｎ側電極１８を設ける必要がなくなるので、チップサイズを縮小することができる。また、ｎ型半導体層３２をｐ型半導体層３４側からエッチングして除去する工程をもなくすことができる。
このように、第５の実施形態によると、紫外発光ダイオード部３０の上に、該紫外発光ダイオード部３０が出力する紫外光を受け、受けた紫外光の励起によって青色光、緑色光及び赤色光をそれぞれ発光する青色発光層２５、緑色発光層２４及び赤色発光層１５を設ける構成が１チップの発光ダイオード素子として集積化が可能となる。従って、従来のＹＡＧ蛍光体を青色発光ダイオード素子からの青色光で励起することにより白色光を得る従来の白色発光ダイオード素子の発光スペクトルと比べて赤色領域の発光強度が大きくなるため、演色性に優れた白色光を出力する白色発光ダイオード素子を実現することができる。
その上、放熱性が良好ではないサファイアからなる基板を除去し、代わりに放熱性に優れる金めっき層３１を設けているため、より高出力で且つ演色性に優れた白色発光ダイオード素子を得ることができる。
なお、紫外発光ダイオード部３０を、第４の実施形態のような青色発光ダイオード部１０に置き換えた場合には、青色発光層２５を設ける必要はない。
また、透明電極１６は、ＩＴＯに代えてニッケル（Ｎｉ）と金（Ａｕ）とが積層され透光性を有する積層膜としてもよい。また、ＮｉとＩＴＯとの積層膜としてもよい。
以下、前記のように構成された半導体発光素子の製造方法について図面を参照しながら説明する。
図１５（ａ）〜図１５（ｅ）及び図１６（ａ）〜図１６（ｃ）は本発明の第５の実施形態に係る半導体発光素子の製造方法の工程順の断面構成を示している。
まず、図１５（ａ）に示すように、ＭＯＣＶＤ法により、例えば主面の面方位が（０００１）面であるサファイアからなる基板１１の上に、ｎ型Ａｌ０．１Ｇａ０．９Ｎからなるｎ型半導体層３２、ＩｎＧａＮ／ＡｌＧａＮからなる多重量子井戸構造を有する活性層３３、ｐ型Ａｌ０．１５Ｇａ０．８５Ｎからなるｐ型半導体層３４、アンドープのＩｎ０．１５Ｇａ０．８５Ｎからなる青色発光層２５、アンドープのＩｎ０．２Ｇａ０．８Ｎからなる緑色発光層２４及びアンドープのＩｎ０．４Ｇａ０．６Ｎからなる赤色発光層１５を順次成長する。活性層３３は、厚さが１．５ｎｍのＩｎ０．０２Ｇａ０．９８Ｎからなる井戸層と厚さが１０ｎｍのＡｌ０．１５Ｇａ０．８５Ｎからなる障壁層とが５重に多重化されてなるが、発光波長が３４０ｎｍ程度であればこの構成に限られない。ここで、青色発光層２５の禁制帯幅は２．６ｅＶであり、４７０ｎｍの青色光を発光する。緑色発光層２４の禁制帯幅は２．３ｅＶであり、５５５ｎｍの緑色光を発光する。赤色発光層１５の禁制帯幅は１．９ｅＶであり、６５０ｎｍの赤色光を発光する。また、基板１１とｎ型半導体層３２との間に、ＧａＮからなる下地層及びＧａＮ又はＡｌＮからなる薄膜バッファ層を形成してもよい。また、青色発光層２５、緑色発光層２４及び赤色発光層１５はアンドープではなく、例えば亜鉛、マグネシウム又はシリコンをドープしてＩｎの組成を０．１５、０．２及び０．４よりもそれぞれ小さくしながら青色発光、緑色発光及び赤色発光を得られるようにしてもよい。
次に、図１５（ｂ）に示すように、赤色発光層１５の上に、例えば一辺が２μｍ〜２０μｍで互いに間隔をおいてなる複数の方形パターンを有するニッケルからなる金属薄膜（図示せず）を形成する。続いて、形成した金属薄膜をマスクとして、例えば塩素（Ｃｌ２）ガスを用いたＩＣＰエッチングにより、赤色発光層１５、緑色発光層２４、青色発光層２５及びｐ型半導体層３４の上部を選択的に除去する。ここで、赤色発光層１５、緑色発光層２４及び青色発光層２５におけるｐ側電極形成領域の上側部分をも除去する。
次に、図１５（ｃ）に示すように、金属薄膜を除去した後、例えばＲＦスパッタ法により、選択的に露出されたｐ型半導体層１４及び平面方形の島状に分割された複数の赤色発光層１５の上に、厚さが約３００ｎｍのＩＴＯからなり可視光を透過する透明電極１６を形成する。続いて、例えば温度が約６００℃の酸素雰囲気で熱処理を行なって、コンタクト抵抗の低減並びに透明電極１６の抵抗率の低減及び透過率の向上を図る。
次に、図１５（ｄ）に示すように、例えばスパッタ法により、透明電極１６におけるｐ側電極形成領域にｐ側電極パッドとなる、金（Ａｕ）からなるｐ側電極１７を選択的に形成する。
次に、図１５（ｅ）に示すように、ｐ側電極１７を形成した後、シリコンからなる保持基板５２を、ｐ側電極１７を含む透明電極１６と例えばエポキシ系の接着剤５３を用いて貼り合わせる。なお、保持基板５２はシリコンに限られず、高分子フィルムを用いてもよい。
次に、図１６（ａ）に示すように、基板１１における保持基板５２の反対側の面から、基板１１に吸収されず且つｎ型半導体層３２で吸収される、例えば波長が３５５ｎｍであるＹＡＧレーザの第３次高調波光又は波長が２４８ｎｍのＫｒＦエキシマレーザ光であって、高出力且つ短波長のパルスレーザ光を基板１１の面内でスキャンしながら照射する。このとき、照射されたレーザ光は、基板１１とｎ型半導体層３２との界面及びその近傍においてＡｌ０．１Ｇａ０．９Ｎからなるｎ型半導体層３２に吸収される。その結果、ｎ型半導体層３２における基板１１との界面の近傍部分がレーザ光の吸収により加熱されて例えば温度が９００℃以上になると、その部分のｎ型半導体層３２が金属ガリウム（Ｇａ）、金属アルミニウム（Ａｌ）及び窒素（Ｎ２）ガスに分解され、その結果分解層が形成される。なお、分解層を形成するレーザ光にＹＡＧレーザを用いる場合には、ＹＡＧレーザ光の吸収が促進されるように、基板１１とｎ型半導体層３２との間に窒化ガリウム（ＧａＮ）からなる半導体薄膜を挿入し、挿入した半導体薄膜にＹＡＧレーザ光を照射して分解層を形成する。
次に、分解層が形成された基板１１をガリウムの融点である２９℃以上にまで加熱するか、又は塩化水素（ＨＣｌ）水溶液中に浸して、分解層のうちの金属ガリウムを溶融するか除去することにより、ｎ型半導体層３２から基板１１を分離する。その後、例えば電子ビーム蒸着法により、基板１１が分離され除去された露出面上にチタン（Ｔｉ）と金（Ａｕ）との積層膜からなるｎ側電極１８を形成する。続いて、電解めっき法により、ｎ側電極１８の金（Ａｕ）層を下地として、厚さが約５０μｍの金めっき層３１を形成して、図１６（ｂ）に示す構造を得る。
次に、図１６（ｃ）に示すように、例えばアセトンにより接着剤５３を除去して、保持基板５２を除去し、その後、例えばダイシングにより、３５０μｍ角のサイズを持つ発光ダイオードチップに分割する。続いて、分割されたチップを例えば銀（Ａｇ）ペーストを用いてパッケージ（図示せず）上の所定領域に実装し、その後、ｐ側電極１７に対してワイヤボンディングを行なって、白色発光ダイオード素子を得る。
このように、第５の実施形態に係る製造方法によると、青色発光層２５、緑色発光層２４及び赤色発光層１５を紫外発光ダイオード部３０から出力される紫外光により励起する構成を１チップの白色発光ダイオード素子として集積化することができる。その結果、従来の白色発光ダイオード素子と比べて、赤色領域における発光強度が高くなるため、演色性に優れた白色光を出力する白色発光ダイオード素子を実現することができる。
その上、ＹＡＧ蛍光体を含む絶縁材を塗布する工程をなくすことができるため、製造プロセスを簡略化することができる。また、放熱性に優れないサファイア基板１１を除去し、代わりに放熱性に優れる金めっき層３１を設けているため、高出力化を図ることができる。
（第６の実施形態）
以下、本発明の第６の実施形態について図面を参照しながら説明する。
図１７（ａ）及び図１７（ｂ）は本発明の第６の実施形態に係る半導体発光素子であって、（ａ）は断面構成を示し、（ｂ）は平面構成を示している。図１７（ａ）及び（ｂ）において、図１３（ａ）及び（ｂ）に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第６の実施形態に係る半導体発光素子は、第５の実施形態に係る半導体発光素子と同様に、紫外発光ダイオード部３０と、その上に形成された青色発光層２５、緑色発光層２４及び赤色発光層１５とから構成される点は同一であるが、透明電極１６がｐ型半導体層３４の上に平面方形状の複数の開口部１６ａを有するように形成され、青色発光層２５が、複数の開口部１６ａを有する透明電極１６を選択成長用のマスクとしてエピタキシャル成長している点が異なる。従って、第６の実施形態に係る半導体発光素子の発光スペクトルは図１４に示すパターンと同等のスペクトルパターンを示す。
紫外発光ダイオード部３０への電流注入は、パターニングされて選択成長用のマスクとして用いられる透明電極１６とｐ型半導体層３４とを介して行なわれる。
第６の実施形態においては、青色発光層２５、緑色発光層２４及び赤色発光層１５の面積を大きくできるため、白色光の強度を高めることができる。
その上、選択成長用のマスクである透明電極１６上において横方向、すなわち透明電極１６の上面に平行な方向に成長した部分は結晶性が改善される結果、結晶転位密度が小さく、紫外発光ダイオード部３０から出力される紫外光による励起によって高輝度の可視発光を得ることができる。
また、エピタキシャル成長用のサファイアからなる基板を除去して、ｎ型半導体層３２における活性層３３の反対側の面（裏面）の全面にｎ側電極１８を形成し、さらに、金めっき層３１を設けている。これにより、紫外発光ダイオード部３０における放熱性が著しく向上するため、より高出力の白色発光ダイオード素子を実現できる。その上、ｎ側電極１８とｐ側電極１７とは活性層３３を挟んで互いに対向するため、ｎ側電極１８及びｐ側電極１７の両電極間の直列抵抗を小さくすることができる。また、サファイア等の絶縁性基板を除去しているため、ｎ型半導体層３２の上部にｎ側電極１８を設ける必要がなくなるので、チップサイズを縮小することができる。また、ｎ型半導体層３２をｐ型半導体層３４側からエッチングして除去する工程をもなくすことができる。
このように、第６の実施形態によると、紫外発光ダイオード部３０の上に、該紫外発光ダイオード部３０が出力する紫外光を受け、受けた紫外光の励起によって青色光、緑色光及び赤色光をそれぞれ発光する青色発光層２５、緑色発光層２４及び赤色発光層１５を設ける構成が１チップの発光ダイオード素子として集積化が可能となる。従って、従来のＹＡＧ蛍光体を青色発光ダイオード素子からの青色光で励起することにより白色光を得る従来の白色発光ダイオード素子の発光スペクトルと比べて赤色領域の発光強度が大きくなるため、演色性に優れた白色光を出力する白色発光ダイオード素子を実現することができる。
その上、放熱性が良好ではないサファイアからなる基板を除去し、代わりに放熱性に優れる金めっき層３１を設けているため、より高出力で且つ演色性に優れた白色発光ダイオード素子を得ることができる。
なお、紫外発光ダイオード部３０を、第４の実施形態のような青色発光ダイオード部１０に置き換えた場合には、青色発光層２５を設ける必要はない。
また、透明電極１６は、ＩＴＯに代えてニッケル（Ｎｉ）と金（Ａｕ）とが積層され透光性を有する積層膜としてもよい。また、ＮｉとＩＴＯとの積層膜としてもよい。
以下、前記のように構成された半導体発光素子の製造方法について図面を参照しながら説明する。
図１８（ａ）〜図１８（ｄ）及び図１９（ａ）〜図１９（ｃ）は本発明の第６の実施形態に係る半導体発光素子の製造方法の工程順の断面構成を示している。
まず、図１８（ａ）に示すように、ＭＯＣＶＤ法により、例えば主面の面方位が（０００１）面であるサファイアからなる基板１１の上に、ｎ型Ａｌ０．１Ｇａ０．９Ｎからなるｎ型半導体層３２、ＩｎＧａＮ／ＡｌＧａＮからなる多重量子井戸構造を有する活性層３３及びｐ型Ａｌ０．１５Ｇａ０．８５Ｎからなるｐ型半導体層３４を順次成長する。活性層３３は、厚さが１．５ｎｍのＩｎ０．０２Ｇａ０．９８Ｎからなる井戸層と厚さが１０ｎｍのＡｌ０．１５Ｇａ０．８５Ｎからなる障壁層とが５重に多重化されてなるが、発光波長が３４０ｎｍ程度であればこの構成に限られない。続いて、例えばＲＦスパッタ法により、ｐ型半導体層３４の上に、厚さが約３００ｎｍのＩＴＯからなる透明電極１６を形成し、その後、例えばフッ化水素酸（ＨＦ）水溶液を用いて、透明電極１６に例えば一辺が２μｍ〜２０μｍの平面方形状の複数の開口部１６ａを形成する。その後、例えば温度が約６００℃の酸素雰囲気で熱処理を行なって、コンタクト抵抗の低減並びに透明電極１６の抵抗率の低減及び透過率の向上を図る。
次に、図１８（ｂ）に示すように、ＭＯＣＶＤ法により、複数の開口部１６ａが形成された透明電極１６をマスクとして、ｐ型半導体層３４の上に、アンドープのＩｎ０．１５Ｇａ０．８５Ｎからなる青色発光層２５、アンドープのＩｎ０．２Ｇａ０．８Ｎからなる緑色発光層２４及びアンドープのＩｎ０．４Ｇａ０．６Ｎからなる赤色発光層１５を順次成長する。このとき、透明電極１６に設ける開口部１６ａの開口寸法は、例えば青色発光層２５における開口部１６ａの上側部分に結晶欠陥が生じやすいため、青色発光層２５が平坦に成長できる範囲において、可能な限り小さい方が好ましい。ここで、青色発光層２５の禁制帯幅は２．６ｅＶであり、４７０ｎｍの青色光を発光する。緑色発光層２４の禁制帯幅は２．３ｅＶであり、５５５ｎｍの緑色光を発光する。赤色発光層１５の禁制帯幅は１．９ｅＶであり、６５０ｎｍの赤色光を発光する。また、基板１１とｎ型半導体層３２との間に、ＧａＮからなる下地層及びＧａＮ又はＡｌＮからなる薄膜バッファ層を形成してもよい。また、青色発光層２５、緑色発光層２４及び赤色発光層１５はアンドープではなく、例えば亜鉛、マグネシウム又はシリコンをドープしてＩｎの組成を０．１５、０．２及び０．４よりもそれぞれ小さくしながら青色発光、緑色発光及び赤色発光を得られるようにしてもよい。
次に、図１８（ｃ）に示すように、例えばスパッタ法により、透明電極１６上におけるｐ側電極形成領域にｐ側電極パッドとなる、金（Ａｕ）からなるｐ側電極１７を選択的に形成する。
次に、図１８（ｄ）に示すように、ｐ側電極１７を形成した後、シリコンからなる保持基板５２を、ｐ側電極１７を含む透明電極１６及び赤色発光層１５と例えばエポキシ系の接着剤５３を用いて貼り合わせる。なお、保持基板５２はシリコンに限られず、高分子フィルムを用いてもよい。
次に、図１９（ａ）に示すように、基板１１における保持基板５２の反対側の面から、例えば、波長が３５５ｎｍであるＹＡＧレーザの第３次高調波光又は波長が２４８ｎｍのＫｒＦエキシマレーザ光のように、高出力且つ短波長のパルスレーザ光を基板面内でスキャンしながら照射する。このとき、照射されたレーザ光は、基板１１とｎ型半導体層３２との界面及びその近傍においてＡｌ０．１Ｇａ０．９Ｎからなるｎ型半導体層３２に吸収される。その結果、ｎ型半導体層３２における基板１１との界面の近傍部分がレーザ光の吸収により加熱されて例えば温度が９００℃以上になると、その部分のｎ型半導体層３２が金属ガリウム（Ｇａ）、金属アルミニウム（Ａｌ）及び窒素（Ｎ２）ガスに分解され、その結果分解層が形成される。なお、分解層を形成するレーザ光にＹＡＧレーザを用いる場合には、ＹＡＧレーザ光の吸収が促進されるように、基板１１とｎ型半導体層３２との間に窒化ガリウム（ＧａＮ）からなる半導体薄膜を挿入し、挿入した半導体薄膜にＹＡＧレーザ光を照射して分解層を形成する。
次に、分解層が形成された基板１１をガリウムの融点である２９℃以上にまで加熱するか、又は塩化水素（ＨＣｌ）水溶液中に浸して、分解層のうちの金属ガリウムを溶融するか除去することにより、ｎ型半導体層３２から基板１１を分離する。その後、例えば電子ビーム蒸着法により、基板１１が分離され除去された露出面上にチタン（Ｔｉ）と金（Ａｕ）との積層膜からなるｎ側電極１８を形成する。続いて、電解めっき法により、ｎ側電極１８の金（Ａｕ）層を下地として、厚さが約５０μｍの金めっき層３１を形成して、図１９（ｂ）に示す構造を得る。
次に、図１９（ｃ）に示すように、例えばアセトンにより接着剤５３を除去して、保持基板５２を除去し、その後、例えばダイシングにより、３５０μｍ角のサイズを持つ発光ダイオードチップに分割する。続いて、分割されたチップを例えば銀（Ａｇ）ペーストを用いてパッケージ（図示せず）上の所定領域に実装し、その後、ｐ側電極１７に対してワイヤボンディングを行なって、白色発光ダイオード素子を得る。
このように、第６の実施形態に係る製造方法によると、青色発光層２５、緑色発光層２４及び赤色発光層１５を紫外発光ダイオード部３０から出力される紫外光により励起する構成を１チップの白色発光ダイオード素子として集積化することができる。その結果、従来の白色発光ダイオード素子と比べて、赤色領域における発光強度が高くなるため、演色性に優れた白色光を出力する白色発光ダイオード素子を実現することができる。
その上、透明電極１６が青色発光層２５、緑色発光層２４及び赤色発光層１５を覆わないため、青色光、緑色光及び赤色光の各発光輝度が高くなる。
また、ＹＡＧ蛍光体を含む絶縁材を塗布する工程をなくすことができるため、製造プロセスを簡略化することができる。また、放熱性に優れないサファイア基板１１を除去し、代わりに放熱性に優れる金めっき層３１を設けているため、高出力化を図ることができる。
また、第５及び第６の実施形態において、サファイアからなる基板１１を分離する際に高出力短波長パルスレーザ光を照射する分離法を説明したが、レーザ照射による分離法に限らない。例えば、サファイアからなる基板１１に代えて、シリコン（Ｓｉ）又はヒ化ガリウム（ＧａＡｓ）からなる基板１１を用いて、酸によるウェットエッチングにより該基板１１を分離して除去するようにしてもよい。
（第７の実施形態）
以下、本発明の第７の実施形態について図面を参照しながら説明する。
図２０及び図２１は本発明の第７の実施形態に係る半導体発光素子であって、図２０は断面構成を示し、図２１は電極側から見た平面構成を示している。図２０及び図２１において、図１（ａ）及び図１（ｂ）に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第７の実施形態に係る半導体発光素子は、第１の実施形態に係る半導体発光素子と同様に、青色発光ダイオード部１０と、該青色発光ダイオード部１０の上にエピタキシャル成長してなる赤色発光層１５と、イットリウムアルミニウムガーネット（ＹＡＧ）蛍光体を含む絶縁材１９とから構成されている。ここでも、図２１においては、絶縁材１９を省略している。
第７の実施形態に係る半導体発光素子は、第１の実施形態に係る半導体発光素子におけるアンドープのＩｎＧａＮからなる赤色発光層１５を、アンドープのＡｌ０．５Ｇａ０．５Ｎからなる赤色発光Ｅｕドープ層１５０としている点が異なる。
赤色発光Ｅｕドープ層１５０は、エピタキシャル成長後のＡｌＧａＮ層に、例えば、加速電圧が約２００ｋｅＶで、ドーズ量が約１×１０１５ｃｍ−２の注入条件により、ユウロピウム（Ｅｕ）イオンをイオン注入することにより形成されている。この注入条件により、図２２に示すように、赤色発光Ｅｕドープ層１５０におけるＥｕの濃度プロファイルは、ＡｌＧａＮ層の表面から７５ｎｍ程度の深さに１×１０２０ｃｍ−３のピークを持つ比較的に浅いプロファイルとなる。但し、加速電圧及びドーズ量を調節することにより、Ｅｕの濃度プロファイルを変更できることはいうまでもない。
赤色発光Ｅｕドープ層１５０は、可視光又は紫外光を受けることにより、添加されたＥｕ原子における内郭電子が励起され、励起状態から基底状態に戻る際に波長が６２２ｎｍの赤色光を放出する。なお、Ｅｕイオンの注入ドーズ量を増やすことにより、赤色励起光の発光強度を高めることができる。
赤色発光Ｅｕドープ層１５０を構成する半導体はＡｌＧａＮに限られず、ＧａＮを用いてもよい。さらには、Ｉｎ０．０２Ｇａ０．９８ＮとＡｌ０．４Ｇａ０．６Ｎとを対とする多重量子井戸構造を持つ半導体層を用いてもよい。
また、Ｅｕの半導体層への添加方法は、エピタキシャル成長後にイオン注入する方法に限られず、エピタキシャル成長中にＥｕを添加してもよい。
青色発光ダイオード部１０に例えば２０ｍＡの電流を注入して、波長が４７０ｎｍの青色発光を生じさせることにより、図２３に示すスペクトルを有する白色光を得ることができる。図２３において、発光スペクトルは、波長が４７０ｎｍの青色光の透過分１０Ａと、ピーク波長が５５０ｎｍのＹＡＧ蛍光体からの黄色発光１９Ａと、波長が６２２ｎｍの赤色発光Ｅｕドープ層１５０からの赤色光１５０Ａとにより構成され、これら青色光１０Ａ、黄色光１９Ａ及び赤色光１５０Ａが混合されて白色光となる。
このように、第７の実施形態によると、赤色発光Ｅｕドープ層１５０及び絶縁材１９に含まれるＹＡＧ蛍光体を青色発光ダイオード部１０からの出力光によりそれぞれ励起して白色光を得る発光ダイオード素子を１チップ化することができる。従って、第７の実施形態に係る半導体発光素子は、ＹＡＧ蛍光体を青色発光ダイオード部からの出力光により励起する従来の白色発光ダイオード素子と比べて赤色領域の発光強度が大きくなるため、演色性に優れた白色光を出力することができる。
なお、第５の実施形態のように、青色発光ダイオード部１０に代えて、波長が３４０ｎｍの紫外光を出力する紫外発光ダイオード部３０を設け、この紫外光によって、青色発光蛍光体、緑色発光蛍光体及び赤色発光Ｅｕドープ層１５０をそれぞれ励起して白色光を得る構成としてもよい。
以下、前記のように構成された半導体発光素子の製造方法について図面を参照しながら説明する。
図２４（ａ）〜図２４（ｄ）及び図２５（ａ）〜図２５（ｃ）は本発明の第７の実施形態に係る半導体発光素子の製造方法の工程順の断面構成を示している。
まず、図２４（ａ）に示すように、第１の実施形態と同様に、有機金属気相成長（ＭＯＣＶＤ）法により、例えば主面の面方位が（０００１）面であるサファイアからなる基板１１の上に、ｎ型ＧａＮからなるｎ型半導体層１２、ＩｎＧａＮからなる多重量子井戸構造を有する活性層１３、ｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ型半導体層１４及びアンドープのＡｌ０．５Ｇａ０．５Ｎ層１５０Ｂを順次成長する。ｎ型半導体層１２、活性層１３及びｐ型半導体層１４は、電流注入により例えば波長が４７０ｎｍの青色光を発光する構成である。
次に、図２４（ｂ）に示すように、成長したＡｌ０．５Ｇａ０．５Ｎ層１５０Ｂに対して、ユウロピウム（Ｅｕ）イオンを、例えば加速電圧が約２００ｋｅＶで、ドーズ量が約１×１０１５ｃｍ−２の注入条件によりイオン注入する。ここでは、Ｅｕイオンの注入時に基板１１を約５００℃程度にまで加熱することが好ましい。この注入条件により、図２２に示したように、Ａｌ０．５Ｇａ０．５Ｎ層１５０Ｂに注入されたＥｕイオンの濃度プロファイルは、該Ａｌ０．５Ｇａ０．５Ｎ層１５０Ｂの表面から７５ｎｍの深さにピークを持つ。続いて、イオン注入の後に、Ｅｕイオンの活性化を図るために、約１０００℃の窒素雰囲気でアニールを施して、Ａｌ０．５Ｇａ０．５Ｎ層１５０Ｂから赤色発光Ｅｕドープ層１５０を得る。前述したように、赤色発光Ｅｕドープ層１５０からは、可視光又は紫外光により励起されて波長が６２２ｎｍの赤色光を発光する。
次に、図２４（ｃ）に示すように、赤色発光Ｅｕドープ層１５０の上に、互いに間隔をおいた複数の方形パターンからなる金属マスク（図示せず）を用いて、例えば塩素（Ｃｌ２）ガスを用いたＩＣＰエッチングにより、赤色発光Ｅｕドープ層１５０とｐ型半導体層１４の上部とを選択的に除去する。ここで、赤色発光Ｅｕドープ層１５０におけるｐ側電極形成領域の上側部分をも除去する。
次に、図２４（ｄ）に示すように、金属マスクを除去した後、例えば高周波（ＲＦ）スパッタ法により、選択的に露出されたｐ型半導体層１４及び平面方形の島状に分割された複数の赤色発光Ｅｕドープ層１５０の上に、厚さが約３００ｎｍのＩＴＯからなり可視光を透過する透明電極１６を形成する。続いて、透明電極１６におけるｎ側電極形成領域の上側部分を、例えば塩化水素（ＨＣｌ）水溶液によりウェットエッチングして除去し、その後、例えば温度が約６００℃の酸素雰囲気で熱処理を行なって、コンタクト抵抗の低減並びに透明電極１６の抵抗率の低減及び透過率の向上を図る。
次に、図２５（ａ）に示すように、ＩＣＰエッチングにより、ｐ型半導体層１４及び活性層１３におけるｎ側電極形成領域１２ａの上側部分を選択的に除去して、ｎ型半導体層１２におけるｎ側電極形成領域１２ａを露出する。
次に、図２５（ｂ）に示すように、ドライエッチングの後に、例えばスパッタ法により、ｎ型半導体層１２の露出したｎ側電極形成領域１２ａの上にチタン（Ｔｉ）と金（Ａｕ）との積層膜からなるオーミック電極であるｎ側電極１８を形成する。その後、ｎ側電極１８のコンタクト抵抗を低減するために、例えば温度が約５５０℃の窒素雰囲気でシンタを行なってもよい。続いて、例えばスパッタ法により、透明電極１６上におけるｐ側電極形成領域にｐ側電極パッドとなる、金（Ａｕ）からなるｐ側電極１７を選択的に形成する。
次に、図２５（ｃ）に示すように、例えばダイシングにより、３５０μｍ角のサイズを持つ発光ダイオードチップに分割する。続いて、分割されたチップを例えば銀（Ａｇ）ペーストを用いてパッケージ２０上の所定領域に実装し、その後、ｐ側電極１７及びｎ側電極１８に対してワイヤボンディングを行ない、さらにＹＡＧ蛍光体を含む絶縁材１９をチップを覆うように塗布する。
このように、第７の実施形態に係る製造方法によると、赤色発光Ｅｕドープ層１５０とＹＡＧ蛍光体とを青色発光ダイオード部１０からの青色光により励起する構成を１チップの白色発光ダイオード素子として集積化することができる。従って、従来の白色発光ダイオード素子と比べて、赤色領域における発光強度を高くできるため、演色性に優れた白色光を出力する白色発光ダイオード素子を実現することができる。
なお、第７の実施形態において、赤色発光Ｅｕドープ層１５０には、発光中心となる元素としてユウロピウム（Ｅｕ）を添加したが、Ｅｕに限られず、サマリウム（Ｓｍ）又はイッテルビウム（Ｙｂ）を用いてもよい。
また、第１〜第７の実施形態においては、エピタキシャル成長用基板として用いたサファイアの主面の面方位は特に限定されない。例えば、サファイアを用いる場合には、（０００１）面等の代表的（典型的）な面方位からずれたオフアングルを持つ面方位を採用してもよい。
また、エピタキシャル成長用基板は、サファイアに限られず、炭化ケイ素（ＳｉＣ）、酸化亜鉛（ＺｎＯ）、シリコン（Ｓｉ）、ヒ化ガリウム（ＧａＡｓ）、燐化ガリウム（ＧａＰ）、燐化インジウム（ＩｎＰ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、酸化マグネシウム（ＭｇＯ）又は酸化リチウムアルミニウムガリウム（ＬｉＡｌｘ Ｇａ１−ｘ Ｏ２ （但し、０≦ｘ≦１））を用いることができる。
また、ｎ型半導体層１２及び３２、活性層１３及び３３並びにｐ型半導体層１４及び３４の組成、さらには赤色発光層１５等の励起による発光層の組成は、各実施形態に示した組成に限られない。また、結晶成長方法はＭＯＣＶＤ法に限られず、例えば、分子線エピタキシ(Molecular Beam Epitaxy:ＭＢＥ）法又はハイドライドＶＰＥ(Hydride Vapor Phase Epitaxy：HVPE）法を用いた半導体層を含んでもよい。また、各半導体層には、ヒ素（Ａｓ）又は燐（Ｐ）等のＶ族元素や、硼素（Ｂ）等のIII 族元素を構成元素として含む構成としてもよい。
（第８の実施形態）
本発明の第８の実施形態について図面を参照しながら説明する。
図２６（ａ）及び図２６（ｂ）は本発明の第８の実施形態に係る半導体発光素子であって、（ａ）は断面構成を示し、（ｂ）は平面構成を示している。
図２６（ａ）及び（ｂ）に示すように、第８の実施形態に係る半導体発光素子は、実装用部材であるパッケージ１２０上の所定の位置に実装された青色発光ダイオード部１１０と、該青色発光ダイオード部１１０の上にエピタキシャル成長してなる赤色発光層１１６と、イットリウムアルミニウムガーネット（ＹＡＧ）蛍光体を含む絶縁材１１９とから構成されている。ここで、図２６（ｂ）は、絶縁材１１９を省略して図示している。
青色発光ダイオード部１１０は、例えばサファイアからなる基板１１１の上に順次エピタキシャル成長したｎ型ＧａＮからなるｎ型半導体層１１２と、ＩｎＧａＮからなる多重量子井戸構造を有する活性層１１３と、ｐ＋型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ＋型半導体１１４と、ｎ＋型Ａｌ０．０５Ｇａ０．９５Ｎからなるｎ＋型半導体層１１５とから構成されている。活性層１１３は、厚さが２ｎｍのＩｎ０．３５Ｇａ０．６５Ｎからなる井戸層と厚さが１０ｎｍのＩｎ０．０２Ｇａ０．９８Ｎからなる障壁層とが３重に多重化されて構成されている。これにより、活性層１１３からは４７０ｎｍの青色発光を生じる。
赤色発光層１１６は、例えば禁制帯幅が１．９ｅＶであるアンドープのＩｎ０．４Ｇａ０．６Ｎからなり、ｎ＋型半導体層１１５の上に一辺が２μｍ〜２０μｍの平面方形状に分割され且つ互いに間隔をおいたマトリックス状に形成されている。各赤色発光層１１６は、青色発光ダイオード部１１０から出力される青色光により励起されて６５０ｎｍの赤色光を発光する。なお、赤色発光層１１６は、例えば亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）又はシリコン（Ｓｉ）をドープすることにより、Ｉｎの組成を小さくしながら赤色発光を得ることができる。このように、Ｉｎの組成を小さくすると、通常用いられるＧａＮからなる下地層との格子不整合を抑制でき、赤色発光層１１６の結晶欠陥を低減できるので、高輝度発光が可能となる。このとき、赤色発光層１１６から放出される発光光は、ドープされた不純物に起因するエネルギー準位を介して生成される可視光であり、この可視光に青色励起光が混合される。
このように、第８の実施形態に係る半導体発光素子には、青色発光ダイオード部１１０のｐ＋型半導体１１４の上にｎ＋型半導体層１１５が形成されており、ｐ＋型半導体１１４とｎ＋型半導体層１１５とによってｐ＋ｎ＋接合が形成されている。
本願明細書においては、ｐ＋半導体層（ｐ型高濃度半導体層）とは、ｐ型ドーパントである例えばマグネシウム（Ｍｇ）の濃度が１×１０２１ｃｍ−３程度であるｐ型半導体層をいい、ｎ＋半導体層（ｎ型高濃度半導体層）とは、ｎ型ドーパントである例えばシリコン（Ｓｉ）の濃度が１×１０１９ｃｍ−３以上であるｎ型半導体層をいう。
但し、本発明は、ｐ＋型半導体１１４及びｎ＋型半導体層１１５の不純物濃度は、１×１０１８ｃｍ−３以上で有れば効果を得ることができる。
青色発光ダイオード部１１０のｎ型半導体層１１２とｎ＋型半導体層１１５との間に、ｎ＋型半導体層１１５に対してｎ型半導体層１１２に印加する電圧よりも高い電圧を印加すると、ｐ＋ｎ＋接合に生じるトンネル電流により、低抵抗のオーミック特性に近い電圧電流特性を示すため、通常のｐｎ接合と同様の整流特性を得ることができる。
ここで、図２７（ａ）にトンネル接合（ｎ＋ｐｎ接合）を有する場合の電流−電圧特性を通常のｐｎ接合と比較した結果を示し、図２７（ｂ）にトンネル接合（ｎ＋ｐｎ接合）を有する場合の電流光出力特性を通常のｐｎ接合と比較した結果を示す。図２７（ａ）及び（ｂ）において、実線がトンネル接合を有する場合を表わし、破線がトンネル接合を有さない場合を表わしている。図２７（ａ）から分かるように、立ち上がりの動作電圧は通常のｐｎ接合の場合と比べて高くなるものの、図２７（ｂ）から分かるように、光出力は、注入電流の値が同一であれば、トンネル接合を有する場合の方が大きくなる。
その上、従来のような活性層の上にｐ型半導体層を設ける構成の場合には、一般に高抵抗なｐ型半導体層上には大面積の透明電極が必要となるが、第８の実施形態に係る半導体発光素子は、ｐ＋型半導体１１４上に低抵抗のｎ＋型半導体層１１５を設けているため、ｎ＋型半導体層１１５上に透明電極を設けなくても横方向（基板に平行な方向）にも注入電流が十分に拡がるようになる。これにより、透明電極を設ける必要がなくなるため、ｎ型半導体層１１２とｎ＋型半導体層１１５とに設ける後述のオーミック電極の組成を同一の組成にできるので、同一プロセスで形成できるようになり、半導体発光素子における製造プロセスを大幅に簡略化することができる。
ｎ＋型半導体層１１５上の一部の領域には、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）及び金（Ａｕ）が順次積層された積層膜からなるオーミック性の第１のｎ側電極１１７が選択的に形成されている。
ｎ型半導体層１１２はその一部が露出され、その露出領域上にはチタン（Ｔｉ）、アルミニウム（Ａｉ）、ニッケル（Ｎｉ）及び金（Ａｕ）が順次積層された積層膜からなるオーミック性の第２のｎ側電極１１８が形成されている。なお、図示はされていないが、第１のｎ側電極１１７及び第２のｎ側電極１１８にはワイヤボンディングにより、必要な金属細線が接続される。
ＹＡＧ蛍光体を含む絶縁材１１９は、パッケージ１２０上であって、青色発光ダイオード部１１０、赤色発光層１１６、第１のｎ側電極１１７及び第２のｎ側電極１１８を覆うように塗布又は滴下された後に硬化されて形成されており、青色発光ダイオード部１１０から出力される青色光により励起されて黄色光を発光する。
青色発光ダイオード部１１０には、第１のｎ側電極１１７、ｎ＋型半導体層１１５及びｐ型半導体１１４を介して電流が注入される。従って、青色発光ダイオード部１１０に例えば２０ｍＡの電流を注入して、波長が４７０ｎｍの青色発光を生じさせることにより、図２８に示すスペクトルを有する白色光を得ることができる。図２８において、発光スペクトルは、波長が４７０ｎｍの青色光の透過分１１０Ａと、ピーク波長が５５０ｎｍのＹＡＧ蛍光体からの黄色発光１１９Ａと、波長が６５０ｎｍの赤色発光層１１６からの赤色光１１６Ａとにより構成され、これら青色光１１０Ａ、黄色光１１９Ａ及び赤色光１１６Ａが混合されて白色光となる。
このように、第８の実施形態によると、黄色光を発光するＹＡＧ蛍光体を含む絶縁材１１９と、青色光を発光する青色発光ダイオード部１１０との間に、該青色発光ダイオード部１１０が出力する青色光を受け、励起により赤色光を発光する赤色発光層１１６を設ける構成が１チップの発光ダイオード素子として集積化が可能となる。従って、従来のＹＡＧ蛍光体を青色発光ダイオード素子からの青色光で励起することにより白色光を得る、図３７に示す白色発光ダイオード素子の発光スペクトルと比べて赤色領域の発光強度が大きくなるため、演色性に優れた白色光を出力する白色発光ダイオード素子を実現することができる。
その上、青色発光ダイオード部１１０に動作電流を注入した場合に、ｐ＋型半導体１１４とｎ＋型半導体層１１５とから形成されるｐ＋ｎ＋接合にはいわゆるトンネル電流が流れるため、ｎ＋型半導体層１１５とｎ型半導体層１１２との間にｎ＋型半導体層１１５側が高い電圧を印加することにより整流性を示す。また、ｎ＋型半導体層１１５は低抵抗であるため、該ｎ＋型半導体層１１５内の面内方向に注入電流が拡がりやすくなる。これにより、従来のような透明電極を用いる必要がなくなるので、発光光の輝度を上げることができる。
なお、青色発光ダイオード部１１０は、サファイアからなる基板１１１とｎ型半導体層１１２との間に、ＧａＮからなる下地層及びＧａＮ又はＡｌＮからなる薄膜バッファ層を介在させて形成してもよい。
また、第８の実施形態においては、赤色発光層１１６は平面方形の島状にパターニングしているが、必ずしもパターニングする必要はなく、例えば赤色発光層１１６をｎ＋型半導体層１１５の上面における第１のｎ側電極１１７の形成領域を除く全面に形成してもよい。但し、赤色発光層１１６を全面的に形成する場合は、該赤色発光層１１６の面積を出力光の演色性が最も良好となる値に最適化する。
また、活性層１１３はＩｎの組成が活性層１１３の面内方向（基板面に平行な方向）に不均一な構成としてもよい。
また、基板１１１の上に形成されたｎ型半導体層１１２、活性層１１３、ｐ＋型半導体１１４、ｎ＋型半導体層１１５及び赤色発光層１１６の格子定数を変化させずに、代わりに、四元以上の混晶とし、III 族元素の組成を変化させて青色発光ダイオード部１１０及び赤色発光層１１６を形成することにより、格子不整合による結晶欠陥及びこれに起因する非発光再結合が生じることなく高輝度発光を得られる構成としてもよい。
また、第８の実施形態においては、青色発光ダイオード部１１０からの出力光を受け、ＹＡＧ蛍光体及び赤色発光層１１６がそれぞれ励起されて、黄色光及び赤色光を発光することにより白色光を得ているが、青色発光ダイオード部１１０に代えて、例えば波長が３４０ｎｍの紫外光を出力する紫外発光ダイオード部を形成してもよい。但し、この場合には、絶縁材１１９には青色発光蛍光体と緑色発光蛍光体とを添加する。
また、サファイアからなる基板１１１を青色発光ダイオード部１１０から分離して、分離した基板の代わりに金属膜を設けてもよい。このようにすると、設けられた金属膜をｎ側電極として使用できるため、ｎ型半導体層１１２を露出して第２のｎ側電極１１８を形成する必要がなくなる。
以下、前記のように構成された半導体発光素子の製造方法について図面を参照しながら説明する。
図２９（ａ）〜図２９（ｅ）は本発明の第８の実施形態に係る半導体発光素子の製造方法の工程順の断面構成を示している。なお、ここでは、複数の半導体発光素子を一度に形成可能なウェハにおける１つの素子形成領域のみを図示している。
まず、図２９（ａ）に示すように、有機金属気相成長（ＭＯＣＶＤ）法により、例えば主面の面方位が（０００１）面であるサファイアからなる基板１１１の上に、ｎ型ＧａＮからなるｎ型半導体層１１２、ＩｎＧａＮからなる多重量子井戸構造を有する活性層１１３、ｐ＋型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ＋型半導体１１４、ｎ＋型Ａｌ０．０５Ｇａ０．９５Ｎからなるｎ＋型半導体層１１５及びアンドープのＩｎ０．４Ｇａ０．６Ｎからなる赤色発光層１１６を順次成長する。ここで、前述したように、ｐ＋型半導体１１４とｎ＋型半導体層１１５とから形成されるｐ＋ｎ＋接合は、トンネル電流により低抵抗のオーミック特性に近い電流電圧特性を示す。また、活性層１１３は、厚さが２ｎｍのＩｎ０．３５Ｇａ０．６５Ｎからなる井戸層と厚さが１０ｎｍのＩｎ０．０２Ｇａ０．９８Ｎからなる障壁層とが３重に多重化されてなるが、発光波長が４７０ｎｍ程度であればこの構成に限られない。また、基板１１１とｎ型半導体層１１２との間に、ＧａＮからなる下地層及びＧａＮ又はＡｌＮからなる薄膜バッファ層を形成してもよい。また、活性層１１３のＩｎの組成を活性層１１３の面内方向（基板面に平行な方向）に不均一となるように形成してもよい。また、赤色発光層１１６はアンドープではなく、例えば亜鉛、マグネシウム又はシリコンをドープしてＩｎの組成を０．４よりも小さくしながら赤色発光を得られるようにしてもよい。
次に、図２９（ｂ）に示すように、赤色発光層１１６の上に、例えば一辺が２μｍ〜２０μｍで互いに間隔をおいてなる複数の方形パターンを有するニッケルからなる金属薄膜（図示せず）を形成する。続いて、形成した金属薄膜をマスクとして、例えば塩素（Ｃｌ２）ガスを用いた誘導結合型プラズマ（Inductive Coupled Plasma:ICP）エッチングにより、赤色発光層１１６とｎ＋型半導体層１１５の上部とを選択的に除去する。ここで、赤色発光層１１６における第１のｎ側電極形成領域の上側部分をも除去する。
次に、図２９（ｃ）に示すように、ＩＣＰエッチングにより、ｎ＋型半導体層１１５、ｐ＋型半導体１１４及び活性層１１３における第２のｎ側電極形成領域１１２ａの上側部分を選択的に除去して、ｎ型半導体層１１２における第２のｎ側電極形成領域１１２ａを露出する。
次に、図２９（ｄ）に示すように、ドライエッチングの後に、リソグラフィ法により、第２のｎ側電極形成領域１１２ａと、ｎ＋型半導体層１１５における第１のｎ側電極形成領域とに開口パターンを有するレジスト膜（図示せず）を形成し、続いて、例えば電子ビーム蒸着法により、形成したレジスト膜の上に全面にわたって、Ｔｉ、Ａｌ、Ｎｉ及びＡｕとの積層膜からなる電極形成膜を形成する。その後、レジスト膜を除去する、いわゆるリフトオフ法により、電極形成膜からオーミック電極である第１のｎ側電極１１７及び第２のｎ側電極１１８を一括に形成する。ここで、第１のｎ側電極１１７及び第２のｎ側電極１１８の各コンタクト抵抗を低減するために、例えば温度が約５５０℃の窒素雰囲気でシンタを行なってもよい。
次に、図２９（ｅ）に示すように、第１のｎ側電極１１７及び第２のｎ側電極１１８を形成した後、例えばダイシングにより、３５０μｍ角のサイズを持つ発光ダイオードチップに分割する。続いて、分割されたチップを例えば銀（Ａｇ）ペーストを用いてパッケージ１２０上の所定領域に実装し、その後、第１のｎ側電極１１７及び第２のｎ側電極１１８に対してワイヤボンディングを行ない、さらにＹＡＧ蛍光体を含む絶縁材１１９をチップを覆うように塗布する。
このように、第８の実施形態に係る製造方法によると、赤色発光層１１６とＹＡＧ蛍光体とを青色発光ダイオード部１１０からの青色光によりそれぞれ励起する構成を１チップの白色発光ダイオード素子として集積化することができる。従って、従来の白色発光ダイオード素子と比べて、赤色領域における発光強度を高くできるため、演色性に優れた白色光を出力する白色発光ダイオード素子を実現することが可能となる。
その上、窒化物からなるｎ＋型半導体層１１５は、窒化物からなるｐ型半導体層又はｐ＋型半導体層と比べて不純物準位が浅く低抵抗化が可能であるため、横方向（基板面に平行な方向）の電流の拡がりが十分に大きいので、従来例に示すような透明電極を設ける必要がない。従って、製造プロセスが簡単化されるだけでなく、透明電極を設けた場合に生じる透明電極での発光光の吸収もなくなるので、高輝度の白色発光ダイオード素子を実現することができる。
さらに、オーミック電極である第１のｎ側電極１１７及び第２のｎ側電極１１８の組成が、従来例のようにｐ側電極とｎ側電極とで異ならず同一であり、従って、同一工程で一括に形成可能となるため、製造プロセスが簡単化されるので、より低コストで製造が可能となる。
なお、第８の実施形態においては、半導体発光素子からの出力光をｎ＋型半導体層１１５側から取り出す構造としたが、赤色発光層１１６及びｎ＋型半導体層１１５の上に、例えば下層に白金（Ｐｔ）、ロジウム（Ｒｈ）又は銀（Ａｇ）を用い、上層に金（Ａｕ）を用いた積層膜からなる高反射率電極を形成し、さらに高反射率電極をパッケージ１２０との間に銀バンプ等を介在させた状態でパッケージ１２０の上面に実装する、いわゆるフリップチップ実装を行なってもよい。フリップチップ実装を行なうと、出力光がサファイアからなる基板１１１を透過して取り出されるため、高輝度な白色発光ダイオード素子を実現することができる。
（第９の実施形態）
以下、本発明の第９の実施形態について図面を参照しながら説明する。
図３０（ａ）及び図３０（ｂ）は本発明の第９の実施形態に係る半導体発光素子であって、（ａ）は断面構成を示し、（ｂ）は平面構成を示している。図３０（ａ）及び（ｂ）において、図２６（ａ）及び（ｂ）に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
図３０（ａ）及び（ｂ）に示すように、第９の実施形態に係る半導体発光素子は、紫外発光ダイオード部１３０と、該紫外発光ダイオード部１３０の上にエピタキシャル成長してなる青色発光層１２１、緑色発光層１２２及び赤色発光層１１６とから構成されている。
第８の実施形態との相違点は、発光ダイオード部を青色発光ダイオード部１１０から紫外発光ダイオード部１３０に代えて、該紫外発光ダイオード部１３０から出力される波長が３４０ｎｍの紫外光によりそれぞれ励起されて、波長が４７０ｎｍの青色光を発光する青色発光層１２１と、波長が５５５ｎｍの緑色光を発光する緑色発光層１２２とを新たに設けることにより、紫外発光ダイオード部１３０を覆うＹＡＧ蛍光体を含む絶縁材１１９を不要としている点である。
紫外発光ダイオード部１３０は、例えばｎ型Ａｌ０．１Ｇａ０．９Ｎからなるｎ型半導体１３２と、ＩｎＧａＮ／ＡｌＧａＮからなる多重量子井戸構造を有する活性層１３３と、ｐ＋型Ａｌ０．１５Ｇａ０．８５Ｎからなるｐ＋型半導体層１３４と、ｎ＋型Ａｌ０．１５Ｇａ０．８５Ｎからなるｎ＋型半導体層１３５とから構成されている。活性層１３３は、厚さが１．５ｎｍのＩｎ０．０２Ｇａ０．９８Ｎからなる井戸層と厚さが１０ｎｍのＡｌ０．１５Ｇａ０．８５Ｎからなる障壁層とが５重に多重化されて構成されている。これにより、活性層１３３からは３４０ｎｍの紫外発光を生じる。
青色発光層１２１は、例えば禁制帯幅が２．６ｅＶであるアンドープのＩｎ０．１５Ｇａ０．８５Ｎからなり、ｎ＋型半導体層１３５の上に互いに間隔をおいた複数の島状に形成されている。緑色発光層１２２は、例えば禁制帯幅が２．２ｅＶであるアンドープのＩｎ０．２Ｇａ０．８Ｎからなり、青色発光層１２１の上に該青色発光層１２１と同一の平面形状となるように形成されている。赤色発光層１１６は、例えば禁制帯幅が１．９ｅＶであるアンドープのＩｎ０．４Ｇａ０．６Ｎからなり、緑色発光層１２２の上に該緑色発光層１２２と同一の平面形状となるように形成されている。青色発光層１２１、緑色発光層１２２及び赤色発光層１１６は、紫外発光ダイオード部１３０から出力される紫外光により励起されて、波長が４７０ｎｍの青色光、５５５ｎｍの緑色光及び６５０ｎｍの赤色光をそれぞれ発光する。なお、青色発光層１２１、緑色発光層１２２及び赤色発光層１１６は、例えば亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）又はシリコン（Ｓｉ）をドープすることにより、それぞれのＩｎの組成を小さくしながら、青色発光、緑色発光及び赤色発光を得ることができる。このように、Ｉｎの組成を小さくすると、通常用いられるＧａＮからなる下地層との格子不整合を抑制でき、青色発光層１２１、緑色発光層１２２及び赤色発光層１１６の結晶欠陥を低減できるので、高輝度発光が可能となる。
紫外発光ダイオード部１３０のｎ型半導体１３２とｎ＋型半導体層１３５との間に、ｎ＋型半導体層１３５に対してｎ型半導体１３２に印加する電圧よりも高い電圧を印加すると、第８の実施形態で説明したように、ｐ＋ｎ＋接合に生じるトンネル電流により、低抵抗のオーミック特性に近い電圧電流特性を示すため、通常のｐｎ接合と同様の整流特性を得ることができる。その上、ｎ＋型半導体層１３５の上に透明電極を設けなくても横方向（基板に平行な方向）にも注入電流が十分に拡がるため、後述するように、ｎ＋型半導体層１３５に設ける第１のｎ側電極１１７とｎ型半導体１３２に設ける第２のｎ側電極１１８とを同一の組成で形成できる。従って、第１のｎ側電極１１７と第２のｎ側電極１１８とを１つの工程で形成できるようになり、半導体発光素子における製造プロセスを大幅に簡略化することができる。
紫外発光ダイオード部１３０には、第１のｎ側電極１１７、ｎ＋型半導体層１３５及びｐ＋型半導体層１３４を介して電流が注入される。従って、紫外発光ダイオード部１３０に例えば２０ｍＡの電流を注入して、波長が３４０ｎｍの紫外発光を生じさせることにより、図３１に示すスペクトルを有する白色光を得ることができる。図３１において、発光スペクトルは、波長が３４０ｎｍで強度が小さい紫外光の透過分１３０Ａと、ピーク波長が４７０ｎｍの青色発光層１２１からの青色光１２１Ａと、ピーク波長が５５５ｎｍの緑色発光層１２２からの緑色光１２２Ａと、波長が６５０ｎｍの赤色発光層１１６からの赤色光１１６Ａとにより構成され、これら青色光１２１Ａ、緑色光１２２Ａ及び赤色光１１６Ａが混合されて白色光となる。
このように、第９の実施形態によると、紫外発光ダイオード部１３０の上に、該紫外発光ダイオード部１３０が出力する紫外光を受け、受けた紫外光の励起によって青色光、緑色光及び赤色光をそれぞれ発光する青色発光層１２１、緑色発光層１２２及び赤色発光層１１６を設ける構成が１チップの発光ダイオード素子として集積化が可能となる。従って、従来のＹＡＧ蛍光体を青色発光ダイオード素子からの青色光で励起することにより白色光を得る従来の白色発光ダイオード素子の発光スペクトルと比べて赤色領域の発光強度が大きくなるため、演色性に優れた白色光を出力する白色発光ダイオード素子を実現することができる。
その上、紫外発光ダイオード部１３０に動作電流を注入した場合に、ｐ＋型半導体層１３４とｎ＋型半導体層１３５とから形成されるｐ＋ｎ＋接合にはいわゆるトンネル電流が流れるため、ｎ＋型半導体層１３５とｎ型半導体１３２との間にｎ＋型半導体層１３５側が高い電圧を印加することにより整流性を示す。また、ｎ＋型半導体層１３５は不純物準位が浅く低抵抗化が可能であるため、該ｎ＋型半導体層１３５内の面内方向に注入電流が拡がりやすくなる。これにより、従来のような透明電極を用いる必要がなくなるので、発光光の輝度を上げることができる。また、ＹＡＧ蛍光体を含む絶縁材が不要となるため、透明電極及びＹＡＧ蛍光体を含む絶縁材の形成工程を省けるので、製造プロセスを簡略化することができる。
なお、赤色発光層１１６及び緑色発光層１２２は、励起光が透過しやすいように、十分な発光を得られる限りは可能な限りそれぞれの厚さを薄くすることが好ましい。
また、紫外発光ダイオード部１３０は、サファイアからなる基板１１１とｎ型半導体１３２との間に、ＧａＮからなる下地層及びＧａＮ又はＡｌＮからなる薄膜バッファ層を介在させて形成してもよい。
また、第９の実施形態においては、青色発光層１２１、緑色発光層１２２及び赤色発光層１１６をそれぞれ平面方形の島状にパターニングしているが、必ずしもパターニングする必要はなく、青色発光層１２１、緑色発光層１２２及び赤色発光層１１６をｎ＋型半導体層１３５の上面における第１のｎ側電極１１７の形成領域を除く全面に形成してもよい。但し、各発光層１２１、１２２、１１６を全面的に形成する場合は、各発光層の面積を出力光の演色性が最も良好となる値に最適化する。
また、紫外発光ダイオード部１３０を、第８の実施形態のような青色発光ダイオード部１１０に置き換えた場合には、青色発光層１２１を設ける必要はない。
また、サファイアからなる基板１１１を紫外発光ダイオード部１３０から分離して、分離した基板に代えて金属膜を設けてもよい。このようにすると、設けられた金属膜をｎ側電極として使用できるため、ｎ型半導体１３２を露出して第２のｎ側電極１１８を形成する必要がなくなる。
以下、前記のように構成された半導体発光素子の製造方法について図面を参照しながら説明する。
図３２（ａ）〜図３２（ｄ）は本発明の第９の実施形態に係る半導体発光素子の製造方法の工程順の断面構成を示している。
まず、図３２（ａ）に示すように、ＭＯＣＶＤ法により、例えば主面の面方位が（０００１）面であるサファイアからなる基板１１１の上に、ｎ型ＧａＮからなるｎ型半導体１３２、ＩｎＧａＮからなる多重量子井戸構造を有する活性層１３３、ｐ＋型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ＋型半導体層１３４、ｎ＋型Ａｌ０．０５Ｇａ０．９５Ｎからなるｎ＋型半導体層１３５、アンドープのＩｎ０．１５Ｇａ０．８５Ｎからなる青色発光層１２１、アンドープのＩｎ０．２Ｇａ０．８Ｎからなる緑色発光層１２２及びアンドープのＩｎ０．４Ｇａ０．６Ｎからなる赤色発光層１１６を順次成長する。ここで、前述したように、ｐ＋型半導体層１３４とｎ＋型半導体層１３５とから形成されるｐ＋ｎ＋接合は、トンネル電流により低抵抗のオーミック特性に近い電流電圧特性を示す。また、活性層１３３は、厚さが１．５ｎｍのＩｎ０．０２Ｇａ０．９８Ｎからなる井戸層と厚さが１０ｎｍのＡｌ０．１５Ｇａ０．８５Ｎからなる障壁層とが５重に多重化されてなるが、発光波長が３４０ｎｍ程度であればこの構成に限られない。ここで、青色発光層１２１の禁制帯幅は２．６ｅＶであり、４７０ｎｍの青色光を発光する。緑色発光層１２２の禁制帯幅は２．３ｅＶであり、５５５ｎｍの緑色光を発光する。赤色発光層１１６の禁制帯幅は１．９ｅＶであり、６５０ｎｍの赤色光を発光する。また、基板１１１とｎ型半導体１３２との間に、ＧａＮからなる下地層及びＧａＮ又はＡｌＮからなる薄膜バッファ層を形成してもよい。また、活性層１３３のＩｎの組成を活性層１３３の面内方向（基板面に平行な方向）に不均一となるように形成してもよい。また、赤色発光層１１６はアンドープではなく、例えば亜鉛、マグネシウム又はシリコンをドープしてＩｎの組成を０．４よりも小さくしながら赤色発光を得られるようにしてもよい。
次に、図３２（ｂ）に示すように、赤色発光層１１６の上に、例えば一辺が２μｍ〜２０μｍで互いに間隔をおいてなる複数の方形パターンを有するニッケルからなる金属薄膜（図示せず）を形成する。続いて、形成した金属薄膜をマスクとして、例えば塩素（Ｃｌ２）ガスを用いたＩＣＰエッチングにより、赤色発光層１１６、緑色発光層１２２、青色発光層１２１及びｎ＋型半導体層１３５の上部を選択的に除去する。ここで、赤色発光層１１６、緑色発光層１２２及び青色発光層１２１における第１のｎ側電極形成領域の上側部分をも除去する。
次に、図３２（ｃ）に示すように、ＩＣＰエッチングにより、ｎ＋型半導体層１３５、ｐ＋型半導体層１３４及び活性層１３３における第２のｎ側電極形成領域１３２ａの上側部分を選択的に除去して、ｎ型半導体１３２における第２のｎ側電極形成領域１３２ａを露出する。
次に、図３２（ｄ）に示すように、ドライエッチングの後に、リソグラフィ法により、第２のｎ側電極形成領域１３２ａと、ｎ＋型半導体層１３５における第１のｎ側電極形成領域とに開口パターンを有するレジスト膜（図示せず）を形成し、続いて、例えば電子ビーム蒸着法により、形成したレジスト膜の上に全面にわたって、Ｔｉ、Ａｌ、Ｎｉ及びＡｕとの積層膜からなる電極形成膜を形成する。その後、レジスト膜を除去する、いわゆるリフトオフ法により、電極形成膜からオーミック電極である第１のｎ側電極１１７及び第２のｎ側電極１１８を形成する。ここで、第１のｎ側電極１１７及び第２のｎ側電極１１８の各コンタクト抵抗を低減するために、例えば温度が約５５０℃の窒素雰囲気でシンタを行なってもよい。続いて、例えばダイシングにより、３５０μｍ角のサイズを持つ発光ダイオードチップに分割し、さらに、分割されたチップを例えば銀（Ａｇ）ペーストを用いてパッケージ１２０上の所定領域に実装する。その後、第１のｎ側電極１１７及び第２のｎ側電極１１８に対してワイヤボンディングを行なう。
このように、第９の実施形態に係る製造方法によると、青色発光層１２１、緑色発光層１２２及び赤色発光層１１６を紫外発光ダイオード部１３０からの紫外光によりそれぞれ励起する構成を１チップの白色発光ダイオード素子として集積化することができる。従って、従来の白色発光ダイオード素子と比べて、赤色領域における発光強度を高くできるため、演色性に優れた白色光を出力する白色発光ダイオード素子を実現することが可能となる。
その上、窒化物からなるｎ＋型半導体層１３５は、窒化物からなるｐ型半導体層又はｐ＋型半導体層と比べて不純物準位が浅く低抵抗化が可能であるため、横方向（基板面に平行な方向）の電流の拡がりが十分に大きいので、従来例に示すような透明電極を設ける必要がない。従って、製造プロセスが簡単化されるだけでなく、透明電極を設けた場合に生じる透明電極での発光光の吸収もなくなるので、高輝度の白色発光ダイオード素子を実現することができる。
また、第９の実施形態に係る製造方法は、ＹＡＧ蛍光体を含む絶縁材を設ける工程が不要となる上に、オーミック電極である第１のｎ側電極１１７及び第２のｎ側電極１１８の組成が同一であることから、同一の工程で形成可能となるため、製造プロセスがさらに簡単化されるので、より低コストで製造が可能となる。
なお、第９の実施形態においても、第８の実施形態で説明したような高反射率材料から電極を形成し、形成した高反射率材料からなる電極をパッケージとの間に銀バンプ等を介在させて実装するフリップチップ実装を行なってもよい。
（第１０の実施形態）
以下、本発明の第１０の実施形態について図面を参照しながら説明する。
図３３（ａ）及び図３３（ｂ）は本発明の第１０の実施形態に係る半導体発光素子であって、（ａ）は断面構成を示し、（ｂ）は平面構成を示している。図３３（ａ）及び（ｂ）において、図３０（ａ）及び（ｂ）に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第９の実施形態との相違点は、紫外発光ダイオード部１３０をエピタキシャル成長する際のサファイアからなる基板を分離して除去し、ｎ型半導体１３２における基板が除去された面上に、チタン（Ｔｉ）と金（Ａｕ）との積層膜からなる第２のｎ側電極１１８を設け、さらに、厚さが１０μｍ以上の、ここでは例えば約５０μｍの金（Ａｕ）めっき層１３１を設けて実質的なｎ側電極としている点である。ここで、第２のｎ側電極１１８には、紫外光、青色光、緑色光及び赤色光に対する反射率が６０％以上である材料を用いることが好ましく、例えば、金（Ａｕ）、白金（Ｐｔ）、銅（Ｃｕ）、銀（Ａｇ）又はロジウム（Ｒｈ）の単層膜若しくはこれらのうち少なくとも２つを含む多層膜を用いることができる。また、金めっき層１３１には、金（Ａｕ）に代えて、銅（Ｃｕ）又は銀（Ａｇ）を用いることができる。
紫外発光ダイオード部１３０に例えば２０ｍＡの電流を注入して、波長が３４０ｎｍの紫外発光を生じさせると、図３１に示すスペクトルと同等のスペクトルパターンを有する白色光を得ることができる。
この構成により、第１０の実施形態に係る半導体発光素子は、第９の実施形態に係る半導体発光素子と同様に、紫外発光ダイオード部１３０の上に、該紫外発光ダイオード部１３０が出力する紫外光を受け、受けた紫外光の励起によって青色光、緑色光及び赤色光をそれぞれ発光する青色発光層１２１、緑色発光層１２２及び赤色発光層１１６を設ける構成が１チップの発光ダイオード素子として集積化が可能となる。従って、従来のＹＡＧ蛍光体を青色発光ダイオード素子からの青色光で励起することにより白色光を得る従来の白色発光ダイオード素子の発光スペクトルと比べて赤色領域の発光強度が大きくなるため、演色性に優れた白色光を出力する白色発光ダイオード素子を実現することができる。
また、従来例のようなＹＡＧ蛍光体を含む絶縁材及び透明電極を設ける必要がないため、製造プロセスが簡単化されるだけでなく、透明電極を設けた場合に生じる透明電極での発光光の吸収もなくなるので、より高輝度化を実現できる。
その上、第１０の実施形態においては、エピタキシャル成長用のサファイアからなる基板を除去して、ｎ型半導体１３２における活性層１３３の反対側の面（裏面）の全面に第２のｎ側電極１１８を形成し、さらに、厚さが５０μｍと比較的に厚い金めっき層１３１を設けている。これにより、紫外発光ダイオード部１３０における放熱性が著しく向上するため、より高出力の白色発光ダイオード素子を実現できる。その上、第２のｎ側電極１１８と第１のｎ側電極１１７とは活性層１３３を挟んで互いに対向するため、第２のｎ側電極１１８及び第１のｎ側電極１１７における電極間の直列抵抗を小さくできる。また、サファイア等の絶縁性基板を除去しているため、ｎ型半導体１３２の上部に第２のｎ側電極１１８を設ける必要がなくなるので、チップサイズを縮小することができる。また、ｎ型半導体１３２をｐ＋型半導体層１３４側からエッチングして除去する工程をもなくすことができる。
なお、赤色発光層１１６及び緑色発光層１２２は、十分な発光が得られる限りは、励起光が透過しやすいように可能な限り厚さを小さくすることが好ましい。
また、紫外発光ダイオード部１３０は、サファイアからなる基板１１１とｎ型半導体１３２との間に、ＧａＮからなる下地層及びＧａＮ又はＡｌＮからなる薄膜バッファ層を介在させて形成してもよい。
また、第１０の実施形態においては、青色発光層１２１、緑色発光層１２２及び赤色発光層１１６をそれぞれ平面方形の島状にパターニングしているが、必ずしもパターニングする必要はなく、青色発光層１２１、緑色発光層１２２及び赤色発光層１１６をｎ＋型半導体層１３５の上面における第１のｎ側電極１１７の形成領域を除く全面に形成してもよい。但し、各発光層１２１、１２２、１１６を全面的に形成する場合は、各発光層の面積を出力光の演色性が最も良好となる値に最適化する。
また、紫外発光ダイオード部１３０を、第８の実施形態のような青色発光ダイオード部１１０に置き換えた場合には、青色発光層１２１を設ける必要はない。
以下、前記のように構成された半導体発光素子の製造方法について図面を参照しながら説明する。
図３４（ａ）〜図３４（ｄ）及び図３５（ａ）〜図３５（ｃ）は本発明の第１０の実施形態に係る半導体発光素子の製造方法の工程順の断面構成を示している。
まず、図３４（ａ）に示すように、ＭＯＣＶＤ法により、例えば主面の面方位が（０００１）面であるサファイアからなる基板１１１の上に、ｎ型ＧａＮからなるｎ型半導体１３２、ＩｎＧａＮからなる多重量子井戸構造を有する活性層１３３、ｐ＋型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ＋型半導体層１３４、ｎ＋型Ａｌ０．０５Ｇａ０．９５Ｎからなるｎ＋型半導体層１３５、アンドープのＩｎ０．１５Ｇａ０．８５Ｎからなる青色発光層１２１、アンドープのＩｎ０．２Ｇａ０．８Ｎからなる緑色発光層１２２及びアンドープのＩｎ０．４Ｇａ０．６Ｎからなる赤色発光層１１６を順次成長する。ここで、前述したように、ｐ＋型半導体層１３４とｎ＋型半導体層１３５とから形成されるｐ＋ｎ＋接合は、トンネル電流により低抵抗のオーミック特性に近い電流電圧特性を示す。また、活性層１３３は、厚さが１．５ｎｍのＩｎ０．０２Ｇａ０．９８Ｎからなる井戸層と厚さが１０ｎｍのＡｌ０．１５Ｇａ０．８５Ｎからなる障壁層とが５重に多重化されてなるが、発光波長が３４０ｎｍ程度であればこの構成に限られない。ここで、青色発光層１２１の禁制帯幅は２．６ｅＶであり、４７０ｎｍの青色光を発光する。緑色発光層１２２の禁制帯幅は２．３ｅＶであり、５５５ｎｍの緑色光を発光する。赤色発光層１１６の禁制帯幅は１．９ｅＶであり、６５０ｎｍの赤色光を発光する。また、基板１１１とｎ型半導体１３２との間に、ＧａＮからなる下地層及びＧａＮ又はＡｌＮからなる薄膜バッファ層を形成してもよい。また、活性層１３３のＩｎの組成を活性層１３３の面内方向（基板面に平行な方向）に不均一となるように形成してもよい。また、赤色発光層１１６はアンドープではなく、例えば亜鉛、マグネシウム又はシリコンをドープしてＩｎの組成を０．４よりも小さくしながら赤色発光を得られるようにしてもよい。
次に、図３４（ｂ）に示すように、赤色発光層１１６の上に、例えば一辺が２μｍ〜２０μｍで互いに間隔をおいてなる複数の方形パターンを有するニッケルからなる金属薄膜（図示せず）を形成する。続いて、形成した金属薄膜をマスクとして、例えば塩素（Ｃｌ２）ガスを用いたＩＣＰエッチングにより、赤色発光層１１６、緑色発光層１２２、青色発光層１２１及びｎ＋型半導体層１３５の上部を選択的に除去する。ここで、赤色発光層１１６、緑色発光層１２２、青色発光層１２１における第１のｎ側電極形成領域の上側部分をも除去する。
次に、図３４（ｃ）に示すように、ドライエッチングの後に、リソグラフィ法により、ｎ＋型半導体層１３５における第１のｎ側電極形成領域に開口パターンを有するレジスト膜（図示せず）を形成し、続いて、例えば電子ビーム蒸着法により、形成したレジスト膜の上に全面にわたって、Ｔｉ、Ａｌ、Ｎｉ及びＡｕとの積層膜からなる電極形成膜を形成する。その後、レジスト膜を除去する、いわゆるリフトオフ法により、電極形成膜からオーミック電極である第１のｎ側電極１１７を形成する。ここで、第１のｎ側電極１１７のコンタクト抵抗を低減するために、例えば温度が約５５０℃の窒素雰囲気でシンタを行なってもよい。
次に、図３４（ｄ）に示すように、第１のｎ側電極１１７を形成した後、シリコンからなる保持基板１５１を、第１のｎ側電極１１７及び赤色発光層１１６等を含むｎ＋型半導体層１３５と例えばエポキシ系の接着剤１５２を用いて貼り合わせる。なお、保持基板１５１はシリコンに限られず、高分子フィルムを用いてもよい。
次に、図３５（ａ）に示すように、基板１１１における保持基板１５１の反対側の面から、基板１１１に吸収されず且つｎ型半導体１３２で吸収される、例えば波長が３５５ｎｍであるＹＡＧレーザの第３次高調波光又は波長が２４８ｎｍのＫｒＦエキシマレーザ光であって、高出力且つ短波長のパルスレーザ光を基板１１１の面内でスキャンしながら照射する。このとき、照射されたレーザ光は、基板１１１とｎ型半導体１３２との界面及びその近傍においてＧａＮからなるｎ型半導体１３２に吸収される。その結果、ｎ型半導体１３２における基板１１１との界面の近傍部分がレーザ光の吸収により加熱されて例えば温度が９００℃以上になると、その部分のｎ型半導体１３２が金属ガリウム（Ｇａ）と窒素（Ｎ２）ガスとに分解され、その結果分解層が形成される。
次に、分解層が形成された基板１１１をガリウムの融点である２９℃以上にまで加熱するか、又は塩化水素（ＨＣｌ）水溶液中に浸して、分解層のうちの金属ガリウムを溶融するか除去することにより、ｎ型半導体１３２から基板１１１を分離する。その後、例えば電子ビーム蒸着法により、基板１１１が分離され除去された露出面上にチタン（Ｔｉ）と金（Ａｕ）との積層膜からなる第２のｎ側電極１１８を形成する。続いて、電解めっき法により、第２のｎ側電極１１８の金（Ａｕ）層を下地として、厚さが約５０μｍの金めっき層１３１を形成して、図３５（ｂ）に示す構造を得る。
次に、図３５（ｃ）に示すように、例えばアセトンにより接着剤１５２を除去して、保持基板１５１を除去し、その後、例えばダイシングにより、３５０μｍ角のサイズを持つ発光ダイオードチップに分割する。続いて、分割されたチップを例えば銀（Ａｇ）ペーストを用いてパッケージ（図示せず）上の所定領域に実装し、その後、第１のｎ側電極１１７に対してワイヤボンディングを行なって、白色発光ダイオード素子を得る。
このように、第１０の実施形態に係る製造方法によると、青色発光層１２１、緑色発光層１２２及び赤色発光層１１６を紫外発光ダイオード部１３０からの紫外光によりそれぞれ励起する構成を１チップの白色発光ダイオード素子として集積化することができる。従って、従来の白色発光ダイオード素子と比べて、赤色領域における発光強度を高くできるため、演色性に優れた白色光を出力する白色発光ダイオード素子を実現することが可能となる。
また、窒化物からなるｎ＋型半導体層１３５は、窒化物からなるｐ型半導体層又はｐ＋型半導体層と比べて不純物準位が浅く低抵抗化が可能であるため、横方向（基板面に平行な方向）の電流の拡がりが十分に大きいので、従来例に示すような透明電極を設ける必要がない。従って、製造プロセスが簡単化されるだけでなく、透明電極を設けた場合に生じる透明電極での発光光の吸収もなくなるので、高輝度の白色発光ダイオード素子を実現することができる。
その上、放熱性に優れないサファイア基板１１１を除去し、代わりに放熱性に優れる金めっき層１３１を設けているため、高出力化を図ることができる。
第１０の実施形態においては、サファイアからなる基板１１１を分離する際に高出力短波長パルスレーザ光を照射する分離法を説明したが、レーザ照射による分離法に限られない。例えば、サファイアからなる基板１１１に代えて、シリコン（Ｓｉ）又はヒ化ガリウム（ＧａＡｓ）からなる基板１１１を用いて、酸によるウェットエッチングにより該基板１１１を分離して除去するようにしてもよい。
なお、第９〜第１０の実施形態においては、エピタキシャル成長用基板として用いたサファイアの主面の面方位は特に限定されない。例えば、サファイアを用いる場合には、（０００１）面等の代表的（典型的）な面方位からずれたオフアングルを持つ面方位を採用してもよい。
また、エピタキシャル成長用基板は、サファイアに限られず、炭化ケイ素（ＳｉＣ）、酸化亜鉛（ＺｎＯ）、シリコン（Ｓｉ）、ヒ化ガリウム（ＧａＡｓ）、燐化ガリウム（ＧａＰ）、燐化インジウム（ＩｎＰ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、酸化マグネシウム（ＭｇＯ）又は酸化リチウムアルミニウムガリウム（ＬｉＡｌｘＧａ１−ｘＯ２（但し、０≦ｘ≦１））を用いることができる。
また、青色発光ダイオード部１１０及び紫外発光ダイオード部１３０を構成する窒化物半導体層の組成、並びに赤色発光層１１６等の励起による各発光層を構成する窒化物半導体層の組成は、各実施形態に示した組成に限られない。また、結晶成長方法はＭＯＣＶＤ法に限られず、例えば、分子線エピタキシ(Molecular Beam Epitaxy:ＭＢＥ）法又はハイドライドＶＰＥ(Hydride Vapor Phase Epitaxy：HVPE）法を用いた半導体層を含んでもよい。また、各半導体層には、ヒ素（Ａｓ）又は燐（Ｐ）等のＶ族元素や、硼素（Ｂ）等のIII 族元素を構成元素として含む構成としてもよい。
本発明に係る半導体発光素子は、演色性に優れた高輝度で且つ高出力の白色発光ダイオード構造を１チップで実現でき、液晶ディスプレイ装置のバックライトや照明用の白色光源等として有用である。
（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体発光素子を示し、（ａ）は断面図であり、（ｂ）は平面図である。 本発明の第１の実施形態に係る半導体発光素子の発光スペクトルを示すグラフである。 （ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体発光素子の製造方法を示す工程順の断面図である。 （ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体発光素子の製造方法を示す工程順の断面図である。 本発明の第２の実施形態に係る半導体発光素子を示す断面図である。 （ａ）及び（ｂ）は本発明の第３の実施形態に係る半導体発光素子を示し、（ａ）は断面図であり、（ｂ）は平面図である。 （ａ）〜（ｄ）は本発明の第３の実施形態に係る半導体発光素子の製造方法を示す工程順の断面図である。 （ａ）〜（ｃ）は本発明の第３の実施形態に係る半導体発光素子の製造方法を示す工程順の断面図である。 （ａ）及び（ｂ）は本発明の第４の実施形態に係る半導体発光素子を示し、（ａ）は断面図であり、（ｂ）は平面図である。 本発明の第４の実施形態に係る半導体発光素子の発光スペクトルを示すグラフである。 （ａ）〜（ｃ）は本発明の第４の実施形態に係る半導体発光素子の製造方法を示す工程順の断面図である。 （ａ）及び（ｂ）は本発明の第４の実施形態に係る半導体発光素子の製造方法を示す工程順の断面図である。 （ａ）及び（ｂ）は本発明の第５の実施形態に係る半導体発光素子を示し、（ａ）は断面図であり、（ｂ）は平面図である。 本発明の第５の実施形態に係る半導体発光素子の発光スペクトルを示すグラフである。 （ａ）〜（ｅ）は本発明の第５の実施形態に係る半導体発光素子の製造方法を示す工程順の断面図である。 （ａ）〜（ｃ）は本発明の第５の実施形態に係る半導体発光素子の製造方法を示す工程順の断面図である。 （ａ）及び（ｂ）は本発明の第６の実施形態に係る半導体発光素子を示し、（ａ）は断面図であり、（ｂ）は平面図である。 （ａ）〜（ｄ）は本発明の第６の実施形態に係る半導体発光素子の製造方法を示す工程順の断面図である。 （ａ）〜（ｃ）は本発明の第６の実施形態に係る半導体発光素子の製造方法を示す工程順の断面図である。 本発明の第７の実施形態に係る半導体発光素子を示す断面図である。 本発明の第７の実施形態に係る半導体発光素子を示す平面図である。 本発明の第７の実施形態に係る半導体発光素子における赤色発光Ｅｕドープ層に添加されたＥｕイオンの濃度プロファイルを示すグラフである。 本発明の第７の実施形態に係る半導体発光素子の発光スペクトルを示すグラフである。 （ａ）〜（ｄ）は本発明の第７の実施形態に係る半導体発光素子の製造方法を示す工程順の断面図である。 （ａ）〜（ｃ）は本発明の第７の実施形態に係る半導体発光素子の製造方法を示す工程順の断面図である。 （ａ）及び（ｂ）は本発明の第８の実施形態に係る半導体発光素子を示し、（ａ）は断面図であり、（ｂ）は平面図である。 （ａ）はトンネル接合の有無による電圧電流特性を示すグラフであり、（ｂ）はトンネル接合の有無による電流光出力特性を示すグラフである。 本発明の第８の実施形態に係る半導体発光素子の発光スペクトルを示すグラフである。 （ａ）〜（ｅ）は本発明の第８の実施形態に係る半導体発光素子の製造方法を示す工程順の断面図である。 （ａ）及び（ｂ）は本発明の第９の実施形態に係る半導体発光素子を示し、（ａ）は断面図であり、（ｂ）は平面図である。 本発明の第９の実施形態に係る半導体発光素子の発光スペクトルを示すグラフである。 （ａ）〜（ｄ）は本発明の第９の実施形態に係る半導体発光素子の製造方法を示す工程順の断面図である。 （ａ）及び（ｂ）は本発明の第１０の実施形態に係る半導体発光素子を示し、（ａ）は断面図であり、（ｂ）は平面図である。 （ａ）〜（ｄ）は本発明の第１０の実施形態に係る半導体発光素子の製造方法を示す工程順の断面図である。 （ａ）〜（ｃ）は本発明の第１０の実施形態に係る半導体発光素子の製造方法を示す工程順の断面図である。 は従来の白色発光ダイオード素子を示す断面図である。 は従来の白色発光ダイオード素子の発光スペクトルを示すグラフである。
符号の説明
１０ 青色発光ダイオード部
１１ 基板
１２ ｎ型半導体層
１２ａ ｎ側電極形成領域
１３ 活性層
１４ ｐ型半導体層
１５ 赤色発光層
１６ 透明電極
１６ａ 開口部
１７ ｐ側電極
１８ ｎ側電極
１９ ＹＡＧ蛍光体を含む絶縁材
２０ パッケージ
２２ 第１バンプ
２３ 第２バンプ
２４ 緑色発光層
２５ 青色発光層
３０ 紫外発光ダイオード部
３１ 金めっき層
３２ ｎ型半導体層
３３ 活性層
３４ ｐ型半導体層
５１ レジスト膜
５２ 保持基板
５３ 接着剤
１１０ 青色発光ダイオード部
１１１ 基板
１１２ ｎ型半導体層
１１２ａ 第２のｎ側電極形成領域
１１３ 活性層
１１４ ｐ＋型半導体層
１１５ ｎ＋型半導体層
１１６ 赤色発光層
１１７ 第１のｎ側電極
１１８ 第２のｎ側電極
１１９ 絶縁材
１２０ パッケージ
１２１ 青色発光層
１２２ 緑色発光層
１３０ 紫外発光ダイオード部
１３１ 金めっき層
１３２ ｎ型半導体層
１３２ａ 第２のｎ側電極形成領域
１３３ 活性層
１３４ ｐ＋型半導体層
１３５ ｎ＋型半導体層
１５０ 赤色発光Ｅｕドープ層
１５１ 保持基板
１５２ 接着剤

Claims (1)

  1. 第１の発光光を出力する発光ダイオード部と、
    前記発光ダイオード部に設けられ、前記第１の発光光を吸収して第２の発光光を放出する半導体膜とを備え、
    前記半導体膜は、前記第２の発光光を前記第１の発光光による光励起によって放出することを特徴とする半導体発光素子。
JP2008163168A 2004-02-19 2008-06-23 半導体発光素子及びその製造方法 Expired - Fee Related JP4857310B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008163168A JP4857310B2 (ja) 2004-02-19 2008-06-23 半導体発光素子及びその製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004042329 2004-02-19
JP2004042330 2004-02-19
JP2004042330 2004-02-19
JP2004042329 2004-02-19
JP2008163168A JP4857310B2 (ja) 2004-02-19 2008-06-23 半導体発光素子及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005043395A Division JP2005268775A (ja) 2004-02-19 2005-02-21 半導体発光素子及びその製造方法

Publications (3)

Publication Number Publication Date
JP2008227553A true JP2008227553A (ja) 2008-09-25
JP2008227553A5 JP2008227553A5 (ja) 2009-04-30
JP4857310B2 JP4857310B2 (ja) 2012-01-18

Family

ID=34863493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008163168A Expired - Fee Related JP4857310B2 (ja) 2004-02-19 2008-06-23 半導体発光素子及びその製造方法

Country Status (2)

Country Link
US (2) US7569863B2 (ja)
JP (1) JP4857310B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100114687A (ko) * 2009-04-16 2010-10-26 삼성전자주식회사 백색 발광 다이오드
JP2015026731A (ja) * 2013-07-26 2015-02-05 学校法人 名城大学 半導体光素子アレイ及びその作製方法と、半導体光素子アレイを用いた表示装置

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8545629B2 (en) 2001-12-24 2013-10-01 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
US20060005763A1 (en) 2001-12-24 2006-01-12 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
US7638346B2 (en) 2001-12-24 2009-12-29 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
US7268370B2 (en) 2003-06-05 2007-09-11 Matsushita Electric Industrial Co., Ltd. Phosphor, semiconductor light emitting device, and fabrication method thereof
US7915085B2 (en) * 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
JP2005268770A (ja) * 2004-02-19 2005-09-29 Matsushita Electric Ind Co Ltd 白色発光素子及び白色光源
US7569863B2 (en) * 2004-02-19 2009-08-04 Panasonic Corporation Semiconductor light emitting device
CN101331249B (zh) 2005-12-02 2012-12-19 晶体公司 掺杂的氮化铝晶体及其制造方法
US9034103B2 (en) 2006-03-30 2015-05-19 Crystal Is, Inc. Aluminum nitride bulk crystals having high transparency to ultraviolet light and methods of forming them
EP2918708B1 (en) 2006-03-30 2019-10-30 Crystal Is, Inc. Method for annealing of aluminium nitride wafer
KR100736623B1 (ko) 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
TWI349146B (en) * 2006-05-15 2011-09-21 Epistar Corp A light-mixing type light-emitting device
WO2007136097A1 (ja) * 2006-05-23 2007-11-29 Meijo University 半導体発光素子
TW200807760A (en) * 2006-05-23 2008-02-01 Alps Electric Co Ltd Method for manufacturing semiconductor light emitting element
JP2008098529A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 半導体装置及びその製造方法
JP4984824B2 (ja) * 2006-10-26 2012-07-25 豊田合成株式会社 発光装置
WO2008088838A1 (en) 2007-01-17 2008-07-24 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
US9771666B2 (en) 2007-01-17 2017-09-26 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
US9196799B2 (en) * 2007-01-22 2015-11-24 Cree, Inc. LED chips having fluorescent substrates with microholes and methods for fabricating
US8232564B2 (en) * 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9159888B2 (en) * 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP5730484B2 (ja) 2007-01-26 2015-06-10 クリスタル アイエス インコーポレイテッド 厚みのある擬似格子整合型の窒化物エピタキシャル層
US8080833B2 (en) 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
US8088220B2 (en) 2007-05-24 2012-01-03 Crystal Is, Inc. Deep-eutectic melt growth of nitride crystals
TWI492412B (zh) * 2007-09-07 2015-07-11 Cree Inc 晶圓級磷光體塗佈方法及使用該方法製造之裝置
US8167674B2 (en) * 2007-12-14 2012-05-01 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8878219B2 (en) * 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
US8637883B2 (en) 2008-03-19 2014-01-28 Cree, Inc. Low index spacer layer in LED devices
US7781780B2 (en) 2008-03-31 2010-08-24 Bridgelux, Inc. Light emitting diodes with smooth surface for reflective electrode
DE102008051048A1 (de) * 2008-10-09 2010-04-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper
KR100992743B1 (ko) * 2008-12-26 2010-11-05 엘지이노텍 주식회사 발광소자 및 그 제조방법
TWI466266B (zh) * 2009-02-24 2014-12-21 Epistar Corp 陣列式發光元件及其裝置
KR101611412B1 (ko) * 2009-10-28 2016-04-11 삼성전자주식회사 발광 소자
KR101011757B1 (ko) * 2010-04-09 2011-02-07 엘지이노텍 주식회사 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
CN105951177B (zh) 2010-06-30 2018-11-02 晶体公司 使用热梯度控制的大块氮化铝单晶的生长
KR101735670B1 (ko) * 2010-07-13 2017-05-15 엘지이노텍 주식회사 발광 소자
CN102339920B (zh) * 2010-07-20 2014-01-22 晶元光电股份有限公司 发光元件
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
CN102456775B (zh) * 2010-10-14 2015-05-20 晶元光电股份有限公司 发光元件及其制法
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
JP2012186195A (ja) * 2011-03-03 2012-09-27 Toshiba Corp 半導体発光素子及びその製造方法
JP5479391B2 (ja) * 2011-03-08 2014-04-23 株式会社東芝 半導体発光素子及びその製造方法
US8962359B2 (en) 2011-07-19 2015-02-24 Crystal Is, Inc. Photon extraction from nitride ultraviolet light-emitting devices
US8975614B2 (en) * 2011-08-23 2015-03-10 Micron Technology, Inc. Wavelength converters for solid state lighting devices, and associated systems and methods
US9331252B2 (en) * 2011-08-23 2016-05-03 Micron Technology, Inc. Wavelength converters, including polarization-enhanced carrier capture converters, for solid state lighting devices, and associated systems and methods
JP5988568B2 (ja) * 2011-11-14 2016-09-07 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
KR20140086624A (ko) * 2012-12-28 2014-07-08 삼성전자주식회사 질화물 반도체 발광 소자
TWI584493B (zh) * 2013-02-04 2017-05-21 晶元光電股份有限公司 發光二極體及其製作方法
CN108511567A (zh) 2013-03-15 2018-09-07 晶体公司 与赝配电子和光电器件的平面接触
RU2589449C1 (ru) * 2013-04-30 2016-07-10 Соко Кагаку Ко., Лтд. Излучающий ультрафиолетовое излучение прибор
US10456488B2 (en) 2014-03-07 2019-10-29 Sensor Electronic Technology, Inc. Ultraviolet transparent structure for ultraviolet illumination using scattered and focused radiation
US9339571B2 (en) * 2014-03-07 2016-05-17 Sensor Electronic Technology, Inc. Device for disinfecting a surface of an item using ultraviolet radiation
US20160111618A1 (en) * 2014-05-07 2016-04-21 Sensor Electronic Technology, Inc. Optoelectronic device including improved thermal management
KR102373677B1 (ko) * 2015-08-24 2022-03-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
CN106410006B (zh) * 2016-06-22 2018-08-17 厦门乾照光电股份有限公司 一种集成可见光指示装置的紫外发光二极管及其生产方法
US10734545B2 (en) * 2017-06-21 2020-08-04 The Regents Of The University Of Michigan Monolithically integrated InGaN/GaN quantum nanowire devices
US10199532B1 (en) * 2017-09-08 2019-02-05 Mikro Mesa Technology Co., Ltd. Light-emitting diode and method for manufacturing the same

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288549A (ja) * 1995-04-11 1996-11-01 Omron Corp 多波長発光半導体素子
JPH10261818A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd 発光半導体装置
JPH11274558A (ja) * 1998-03-23 1999-10-08 Toshiba Corp 半導体発光素子および半導体発光装置
JP2000082849A (ja) * 1999-09-27 2000-03-21 Toshiba Corp 半導体発光素子、半導体発光装置およびその製造方法
JP2000091703A (ja) * 1998-09-11 2000-03-31 Sony Corp 半導体発光素子およびその製造方法
JP2000101139A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 半導体発光素子及びその製造方法並びに半導体発光装置
JP2002009335A (ja) * 2000-06-19 2002-01-11 Hitachi Cable Ltd 発光ダイオード
JP2002111072A (ja) * 2000-09-29 2002-04-12 Toyoda Gosei Co Ltd 発光装置
JP2002171000A (ja) * 2000-09-21 2002-06-14 Sharp Corp 半導体発光装置およびそれを用いた発光表示装置
JP2002198561A (ja) * 2000-12-27 2002-07-12 Toshiba Corp 半導体発光装置
JP2002217450A (ja) * 2001-01-22 2002-08-02 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2002299686A (ja) * 2001-03-29 2002-10-11 Sharp Corp 半導体発光素子およびその製造方法
JP2002319703A (ja) * 2001-04-20 2002-10-31 Ricoh Co Ltd 半導体装置およびその作製方法
JP2002368265A (ja) * 2001-06-08 2002-12-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2003037291A (ja) * 2001-07-25 2003-02-07 Nichia Chem Ind Ltd 発光素子
JP2003068745A (ja) * 2001-06-11 2003-03-07 Lumileds Lighting Us Llc 埋込みｐ型ＧａＮ層におけるアクセプタを活性化する方法
JP2003234505A (ja) * 2002-01-31 2003-08-22 Osram Opto Semiconductors Gmbh 半導体デバイス及びその製造方法
JP2003243726A (ja) * 2001-12-14 2003-08-29 Nichia Chem Ind Ltd 発光装置およびその製造方法
JP2003318443A (ja) * 2002-04-23 2003-11-07 Sharp Corp 窒化物系半導体発光素子およびその製造方法
JP2003347587A (ja) * 2002-05-23 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232627A (ja) 1996-02-26 1997-09-05 Matsushita Electric Ind Co Ltd 白色発光素子
US6600175B1 (en) * 1996-03-26 2003-07-29 Advanced Technology Materials, Inc. Solid state white light emitter and display using same
US5955749A (en) * 1996-12-02 1999-09-21 Massachusetts Institute Of Technology Light emitting device utilizing a periodic dielectric structure
US6153894A (en) * 1998-11-12 2000-11-28 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting device
JP3950254B2 (ja) 1999-03-10 2007-07-25 住友電気工業株式会社 発光装置
TW497277B (en) * 2000-03-10 2002-08-01 Toshiba Corp Semiconductor light emitting device and method for manufacturing the same
KR20010000545A (ko) * 2000-10-05 2001-01-05 유태경 펌핑 층이 집적된 다 파장 ＡｌＧａＩｎＮ계 반도체ＬＥＤ 소자 및 그 제조 방법
JP2002222989A (ja) * 2001-01-26 2002-08-09 Toshiba Corp 半導体発光素子
CA2754097C (en) * 2002-01-28 2013-12-10 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
US6972516B2 (en) * 2002-06-14 2005-12-06 University Of Cincinnati Photopump-enhanced electroluminescent devices
US7005679B2 (en) * 2003-05-01 2006-02-28 Cree, Inc. Multiple component solid state white light
JP2005268770A (ja) * 2004-02-19 2005-09-29 Matsushita Electric Ind Co Ltd 白色発光素子及び白色光源
US7569863B2 (en) * 2004-02-19 2009-08-04 Panasonic Corporation Semiconductor light emitting device

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288549A (ja) * 1995-04-11 1996-11-01 Omron Corp 多波長発光半導体素子
JPH10261818A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd 発光半導体装置
JPH11274558A (ja) * 1998-03-23 1999-10-08 Toshiba Corp 半導体発光素子および半導体発光装置
JP2000091703A (ja) * 1998-09-11 2000-03-31 Sony Corp 半導体発光素子およびその製造方法
JP2000101139A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 半導体発光素子及びその製造方法並びに半導体発光装置
JP2000082849A (ja) * 1999-09-27 2000-03-21 Toshiba Corp 半導体発光素子、半導体発光装置およびその製造方法
JP2002009335A (ja) * 2000-06-19 2002-01-11 Hitachi Cable Ltd 発光ダイオード
JP2002171000A (ja) * 2000-09-21 2002-06-14 Sharp Corp 半導体発光装置およびそれを用いた発光表示装置
JP2002111072A (ja) * 2000-09-29 2002-04-12 Toyoda Gosei Co Ltd 発光装置
JP2002198561A (ja) * 2000-12-27 2002-07-12 Toshiba Corp 半導体発光装置
JP2002217450A (ja) * 2001-01-22 2002-08-02 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2002299686A (ja) * 2001-03-29 2002-10-11 Sharp Corp 半導体発光素子およびその製造方法
JP2002319703A (ja) * 2001-04-20 2002-10-31 Ricoh Co Ltd 半導体装置およびその作製方法
JP2002368265A (ja) * 2001-06-08 2002-12-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2003068745A (ja) * 2001-06-11 2003-03-07 Lumileds Lighting Us Llc 埋込みｐ型ＧａＮ層におけるアクセプタを活性化する方法
JP2003037291A (ja) * 2001-07-25 2003-02-07 Nichia Chem Ind Ltd 発光素子
JP2003243726A (ja) * 2001-12-14 2003-08-29 Nichia Chem Ind Ltd 発光装置およびその製造方法
JP2003234505A (ja) * 2002-01-31 2003-08-22 Osram Opto Semiconductors Gmbh 半導体デバイス及びその製造方法
JP2003318443A (ja) * 2002-04-23 2003-11-07 Sharp Corp 窒化物系半導体発光素子およびその製造方法
JP2003347587A (ja) * 2002-05-23 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100114687A (ko) * 2009-04-16 2010-10-26 삼성전자주식회사 백색 발광 다이오드
JP2010251714A (ja) * 2009-04-16 2010-11-04 Samsung Electronics Co Ltd 白色発光ダイオード
KR101603777B1 (ko) * 2009-04-16 2016-03-15 삼성전자주식회사 백색 발광 다이오드
JP2015026731A (ja) * 2013-07-26 2015-02-05 学校法人 名城大学 半導体光素子アレイ及びその作製方法と、半導体光素子アレイを用いた表示装置

Also Published As

Publication number Publication date
US20090261372A1 (en) 2009-10-22
JP4857310B2 (ja) 2012-01-18
US20050184305A1 (en) 2005-08-25
US7569863B2 (en) 2009-08-04

Similar Documents

Publication Publication Date Title
JP4857310B2 (ja) 半導体発光素子及びその製造方法
KR101451036B1 (ko) 반도체 발광 소자
US7482641B2 (en) White light emitting element and white light source
JP5358429B2 (ja) オーミック電極の形成方法及び半導体発光素子
US20140339566A1 (en) Semiconductor device and method of fabricating the same
JP2013102240A (ja) 二重ヘテロ構造の発光領域を有するｉｉｉ族窒化物発光デバイス
JP2009088521A (ja) 窒化ガリウム系発光ダイオード素子
KR20070105215A (ko) 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법 및질화물계 화합물 반도체 발광 소자
JP2005268775A (ja) 半導体発光素子及びその製造方法
JP4353125B2 (ja) 発光素子およびその製造方法
JP2007207869A (ja) 窒化物半導体発光素子
KR102135836B1 (ko) 발광 디바이스를 위한 p형 층을 형성하는 방법
JP2007149983A (ja) 窒化物半導体発光素子の製造方法
KR100648812B1 (ko) 질화 갈륨계 발광 다이오드 및 그 제조방법
CN1894807A (zh) 半导体发光元件及其制造方法
KR20110059075A (ko) 반도체 발광소자
US8217566B2 (en) Electroluminescent device and method for producing an electroluminescent device
KR20080033721A (ko) 발광 소자의 제조 방법
KR101700792B1 (ko) 발광 소자
KR101333332B1 (ko) 발광 다이오드 및 그 제조 방법
KR100743468B1 (ko) 3족 질화물 반도체 발광소자
TW201828493A (zh) 用於在紫外光照射下生長發光裝置的方法
KR100990642B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
KR100661715B1 (ko) 아일랜드(ｉｓｌａｎｄ )형상의 삽입층이 구비된 발광다이오드 및 이의 제조 방법
KR20180051848A (ko) 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4857310

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees