KR20070105215A - 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법 및질화물계 화합물 반도체 발광 소자 - Google Patents

금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법 및질화물계 화합물 반도체 발광 소자 Download PDF

Info

Publication number
KR20070105215A
KR20070105215A KR1020060037376A KR20060037376A KR20070105215A KR 20070105215 A KR20070105215 A KR 20070105215A KR 1020060037376 A KR1020060037376 A KR 1020060037376A KR 20060037376 A KR20060037376 A KR 20060037376A KR 20070105215 A KR20070105215 A KR 20070105215A
Authority
KR
South Korea
Prior art keywords
layer
metal
semiconductor layer
metal layer
electrode
Prior art date
Application number
KR1020060037376A
Other languages
English (en)
Other versions
KR100778820B1 (ko
Inventor
이종람
장호원
Original Assignee
포항공과대학교 산학협력단
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단, 서울옵토디바이스주식회사 filed Critical 포항공과대학교 산학협력단
Priority to KR1020060037376A priority Critical patent/KR100778820B1/ko
Priority to JP2009507583A priority patent/JP5235866B2/ja
Priority to US12/296,487 priority patent/US9219198B2/en
Priority to PCT/KR2007/001990 priority patent/WO2007123355A1/en
Publication of KR20070105215A publication Critical patent/KR20070105215A/ko
Application granted granted Critical
Publication of KR100778820B1 publication Critical patent/KR100778820B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법에 관한 것으로, 반도체층 상에 접합 금속층 및 반사 금속층을 형성하는 단계와, 열처리 공정을 실시하여 상기 접합 금속층과 상기 반사 금속층을 층반전시켜 금속 전극을 형성하는 단계를 포함하는 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법을 제공한다. 이와 같은 층반전 현상을 이용하여 반도체층과 반사 금속층을 포함하는 전극간의 계면 특성을 향상시킬 수 있고, 층반전을 통해 반사 금속층이 반도체층 상에 균일하게 분포하여 높은 반사도를 얻을 수 있으며, 층반전을 통해 반사 금속층의 외부 확산을 방지하여 전극의 열적 안정성을 증대시킬 수 있고, 또한, 산소 분위기에서의 열처리를 통해 홀을 생성하는 억셉터를 증대시켜 접촉 저항을 낮출 수 있다.
수직형 LED, 금속 보호막층, 금속 지지층, 반사막, 반사 방지막, 층반전 현상

Description

금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법 및 질화물계 화합물 반도체 발광 소자{METHOD FOR FORMING METAL ELECTRODE AND MANUFACTURING SEMICONDUCTOR LIGHT EMITTING ELEMENT AND GaN COMPOUND SEMICONDUCTOR LIGHT EMITTING ELEMENT}
도 1 내지 도 3은 본 발명의 제 1 실시예에 따른 금속 전극 형성 방법을 설명하기 위한 단면 개념도.
도 4는 본 실험예에 따른 금속 전극의 열처리 전후의 이차 이온-질량 분석법(secondary ion-mass spectroscopy; SIMS)을 통한 깊이 방향 분석 결과를 나타낸 결과표.
도 5는 본 발명의 실험예와 비교예에 따른 금속 전극의 전류 전압 특성을 나타낸 그래프.
도 6은 본 발명의 실험예와 비교예에 따른 금속 전극의 빛 반사율 특성을 나타낸 그래프.
도 7은 Ag 단층 구조의 금속 전극의 표면 형상과 본 실험예에 따른 층반전된 금속 전극의 표면 형상을 나타낸 주사 현미경 사진.
도 8은 본 발명의 제 2 실시예에 따른 수직 구조의 반도체 발광 소자의 단면 도.
도 9는 본 발명의 제 3 실시예에 따른 수직 구조의 반도체 발광 소자의 단면도.
도 10은 제 3 실시예의 제 1 변형예에 따른 수직 구조의 반도체 발광 소자의 단면도.
도 11은 제 3 실시예의 제 2 변형예에 따른 수직 구조의 반도체 발광소자의 단면도.
도 12는 본 발명의 제 4 실시예에 따른 수직 구조의 반도체 발광 소자의 단면도.
도 13은 제 4 실시예의 제 1 변형예에 따른 수직 구조의 반도체 발광 소자의 단면도.
도 14는 제 4 실시예의 제 2 변형예에 따른 수직 구조의 반도체 발광소자의 단면도.
도 15는 본 발명의 제 3 실시예에 따른 수직 구조의 반도체 발광 소자의 P형 전극 구조에 따른 전기 발광 스펙트럼을 나타낸 그래프.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체층 110 : 접합 금속층
120 : 반사 금속층 130 : 반전 금속층
210, 310 : N형 반도체층 220, 320 : 활성층
230, 330 : P형 반도체층
본 발명은 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법에 관한 것으로, 반도체층과 외부 배선과의 접속을 위해 반도체층 상에 형성되는 금속 전극의 형성 방법에 관한 것이다.
반도체 발광 소자는 p형과 n형 반도체의 접합으로 이루어져 있으며, 전압을 가하면 전자와 정공의 결합으로 반도체의 밴드갭(bandgap)에 해당하는 에너지를 빛의 형태로 방출하는 일종의 광전자 소자(optoelectronic device)이다. 즉, p-n접합에 순방향으로 전압을 인가하면 n형 반도체의 전자 및 p형 반도체의 정공은 각각 p쪽, n쪽에 주입되어 소수 운반자(carrier)로서 확산된다. 이들의 소수 운반자는 확산과정에서 다수 운반자와 재결합하며, 결합하는 전자와 정공의 에너지 차에 해당하는 빛을 방출한다.
이러한 반도체 발광 소자 즉, LED(light emitting diode)는 자외선은 물론 적색, 청색, 녹색을 발광할 수 있으며 이러한 반도체 발광 소자를 이용하여 백색을 구현하는 방법은 크게 3가지로 나뉜다.
첫째로 빛의 삼원색인 적색, 녹색, 청색을 내는 3개의 LED를 조합하여 백색 을 구현하는 방법이다. 이 방법은 하나의 백색광원을 만드는데 3개의 LED를 사용해야하며, 각각의 LED를 제어해야 하는 기술이 개발되어야 한다. 둘째는 청색 LED를 광원으로 사용하여 황색 형광체를 여기 시킴으로써 백색을 구현하는 방법을 들 수 있는데, 이 방법은 발광 효율이 우수한 반면, CRI(color rendering index)가 낮으며, 전류 밀도에 따라 CRI가 변하는 특징이 있기 때문에 태양광에 가까운 백색광을 얻기 위해서는 많은 연구가 필요하다. 마지막으로 자외선 발광 LED를 광원으로 이용하여 삼원색 형광체를 여기시켜 백색을 만드는 방법이다. 이 방법은 고전류 하에서의 사용이 가능하며, 색감이 우수하여 가장 활발하게 연구가 진행 중이다.
한편 이러한 백색의 LED를 이용하여 조명용 광원으로 사용하고자 하는 연구 또한 활발히 수행중이다. 이는 반도체 발광 소자는 긴 수명, 소형화, 경량화 가능, 빛의 지향성이 강하고 저전압 구동이 가능하며 또한 예열 시간과 복잡한 구동회로가 필요하지 않고 충격 및 진동에 강하기 때문이다. 이로 인해 다양한 형태의 고품격 조명 시스템의 구현이 가능하여 향후 10년 이내에 백열등, 형광등, 수은등과 기존의 광원을 대체할 것으로 기대되고 있다.
하지만, 이러한 백색 LED를 이용하여 기존의 수은등이나 형광등을 대체하는 광원으로 사용하기 위해서는 열적 안정성이 뛰어나야 할 뿐만 아니라 낮은 소비 전력에서도 고출력 광을 방출할 수 있어야 한다.
앞서 설명한 바와 같이 상기 반도체 발광 소자의 경우, 접합된 n형 반도체층과 p형 반도체층에 전원을 인가하여 그 접합 영역에서의 전자와 정공의 결합을 일으켜 발광을 한다. 따라서, 상기 n형 및 p형 반도체층에 전원을 인가하기 위해 상 기 n형 반도체층과 p형 반도체층 상에는 금속성의 n형 및 p형 전극을 형성하였다.
하지만, 이러한 금속성의 n형 및 p형 전극은 광을 외부로 방출시키지 못하고 흡수해버리기 때문에 전극으로 인한 반도체 발광 소자의 광 출력이 저하되는 문제가 발생하였다.
따라서, 현재 상기의 전극 중 어느 하나의 전극에 반사 금속층을 형성하여 일 전극으로 조사되는 광을 반사시켜 외부로 방출하여 반도체 발광 소자의 광 출력을 향상시키고자 하였다.
그러나, 현재 이러한 반사 금속층을 반도체층 표면에 형성할 경우 반도체층과의 계면 특성이 나빠 접촉저항이 커지는 문제가 있고, 열적 안정성이 낮아 고온 열처리시 집괴(agglomeration) 현상과 계면 공허(void)가 형성하는 문제가 있었다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 층반전(layer inversion) 현상을 이용하여 반도체층과 반사 금속층을 포함하는 전극간의 계면 특성을 향상시키고, 우수한 열적 안정성을 확보할 수 있으며 높은 반사도를 만족시킬 수 있는 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 반도체층이 형성된 기판을 마련하는 단계와, 상기 반도체층 상에 접합 금속층 및 반사 금속층을 형성하는 단계와, 열처리 공정을 실시하여 상기 접합 금속층과 상기 반사 금속층을 층반전시켜 금속 전극을 형성하는 단계를 포함하는 금속 전극 형성 방법을 제공한다.
여기서, 상기 접합 금속층은 상기 반사 금속층 보다 밀도가 낮은 금속을 사용하는 것이 바람직하다. 그리고, 상기 접합 금속층은 안정한 산화물을 형성할 수 있는 금속을 사용하는 것이 바람직하다. 물론 상기 접합 금속층은 녹는점이 낮으면서 확산도가 높은 금속을 사용하는 것이 효과적이다.
상기의 접합 금속층으로 Cu, In, Mg, Zn, Sb, Sn, Li, Be, B, Al,Ca, Sr, Ba 및 이들의 합금 금속 중 적어도 어느 하나를 사용하는 것이 효과적이다. 상기의 반사 금속층으로 Al, Au, Pd, Pt, Rh, Ru, Ir, Ag 및 이들의 합금 금속 중 적어도 어느 하나를 사용하는 것이 효과적이다.
상술한 열처리 공정은 350 내지 600도의 온도에서 10 내지 1000초간 실시하는 것이 바람직하다. 이때, 상기 열처리 공정은 산소 분위기, 대기 분위기, 질소 분위기, 아르곤 분위기, 산소와 질소 혼합 분위기 및 아르곤과 산소 혼합분위기 중 어느 하나의 분위기에서 실시하는 것이 효과적이다.
또한, 본 발명에 따른 기판 상에 N형 반도체층, 활성층 및 P형 반도체층을 형성하는 단계와, 상기 P형 반도체층 상에 접합 금속층 및 반사 금속층을 형성하는 단계와, 열처리 공정을 실시하여 상기 접합 금속층과 상기 반사 금속층을 층반전시켜 P형 전극을 형성하는 단계와, 상기 P형 전극 상에 금속 지지층을 부착하는 단계와, 상기 기판을 제거하는 단계와, 상기 N형 반도체층 상에 N형 전극을 형성하는 단계를 포함하는 반도체 발광 소자의 제조 방법을 제공한다.
여기서, 상기 접합 금속층은 녹는점이 낮으면서 확산도가 높고, 상기 반사 금속층 보다 밀도가 낮고, 안정한 산화물을 형성할 수 있는 금속을 사용하는 것이 효과적이다.
상기의 접합 금속층으로 Cu, In, Mg, Zn, Sb, Sn, Li, Be, B, Al,Ca, Sr, Ba 및 이들의 합금 금속 중 적어도 어느 하나를 사용하고, 상기 반사 금속층으로 Al, Au, Pd, Pt, Rh, Ru, Ir, Ag 및 이들의 합금 금속 중 적어도 어느 하나를 사용하는 것이 효과적이다.
상기 열처리 공정은 산소 분위기, 대기 분위기, 질소 분위기, 아르곤 분위기, 산소와 질소 혼합 분위기 및 아르곤과 산소 혼합분위기 중 어느 하나의 분위기와 350 내지 600도의 온도에서 10 내지 1000초간 실시하는 것이 바람직하다.
상기 기판 상에 상기 N형 반도체층, 상기 활성층 및 상기 P형 반도체층을 형성하는 단계 이후, 상기 P형 반도체층, 상기 활성층 및 상기 N형 반도체층의 일부를 제거하여 개개의 셀 별로 분리하는 단계를 더 포함하는 것이 바람직하다.
상기 기판 상에 상기 N형 반도체층, 상기 활성층 및 상기 P형 반도체층을 형성하는 단계 이후, 상기 P형 반도체층, 상기 활성층 및 상기 N형 반도체층의 측면을 보호하는 보호막을 형성하는 단계를 더 포함하는 것이 바람직하다.
상기 P형 전극을 형성하는 단계 이후, 상기 보호막과, 상기 P형 전극을 감싸는 금속 보호막을 형성하는 단계를 더 포함하는 것이 바람직하다.
상기 기판을 제거하는 단계 이후, 노출된 상기 N형 반도체층 상에 반사 방지 막을 형성하는 단계와, 상기 반사 방지막을 제거하여 상기 N형 전극 형성 영역의 N형 반도체층을 노출하는 단계를 포함하는 것이 바람직하다.
또한, 본 발명에 따른 질화물계 화합물 반도체 발광 소자에 있어서, p형 질화물계 화합물 반도체층과,광반사 특성 및 오믹 특성을 갖고 상기 p형 질화물계 화합물 반도체층 상에 형성되는 전극을 포함하며, 상기 전극은 열처리를 통한 층반전에 의해 상기 p형 질화물계 화합물 반도체층과 접촉하는 반사 금속층을 포함하는 질화물계 화합물 반도체 발광 소자를 제공한다.
이때, 상기 반사 금속층의 상부에는 적어도 일부에 산소를 함유하고 있는 반전 금속층이 마련되는 것이 바람직하다.
상기의 반사 금속층으로 Al, Au, Pd, Pt, Rh, Ru, Ir, Ag 및 이들의 합금 금속 중 적어도 어느 하나를 사용하고, 상기 반전 금속층으로 Cu, In, Mg, Zn, Sb, Sn, Li, Be, B, Al,Ca, Sr, Ba 및 이들의 합금 금속 중 적어도 어느 하나를 사용하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1 내지 도 3은 본 발명의 제 1 실시예에 따른 금속 전극 형성 방법을 설명하기 위한 단면 개념도이다.
도 1을 참조하면, 소정의 반도체층(100)이 형성된 하부 구조물(10)을 마련한 다음 그 표면 처리를 실시한다.
이때, 상기 반도체층(100)으로는 Si막, Ge막, GaN막, AlN막, InGaN막, AlGaN막, AlInGaN막 및 이들을 포함하는 막 중 적어도 어느 하나의 박막을 사용한다. 바람직하게는 본 실시예에서는 GaN막을 사용하는 것이 효과적이다. 물론 상기의 반도체층(100)은 p타입 또는 n타입의 불순물이 도핑된 막일 수도 있다.
상기의 반도체층(100)은 상압 화학 기상 증착(APCVD), 고압 화학 기상 증착(HPCVD), 저압 화학 기상 증착(LPCVD), 활성플라즈마 화학 기상 증착(PECVD), 유기 금속 화학 기상 증착(MOCVD), 스퍼터링(Sputtering), 전자빔증착법(E-beam evaporation), 열증착법(Thermal evaporation), 분자선 성장법(Molecular Beam Epitaxy; MBE), 펄스레이저증착법 (PLD, Pulsed Laser Deposition), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE) 및 단원자층 증착법(Atomic Layer Deposition; ALD)중 적어도 어느 하나의 방법을 통해 형성된다.
상기의 방법 중 어느 하나의 방법으로 반도체층(100)을 형성한 다음 표면 처리를 실시한다. 상기 표면 처리는 왕수(HCl : H2O = 3 : 1) 수용액에 상기 반도체층(100)을 1 내지 30분간 담근 다음 탈 이온수 세척 및 질소로 건조시킨다. 또한 염산(HCL)과 탈 이온수가 혼합된 용액에 10초 내지 100초간 담궈 표면 처리를 실시 실시할 수도 있다.
이때 본 발명은 상기의 표면 처리중 어느 하나의 표면 처리만을 실시할 수도 있고, 상기 표면 처리들을 각기 별도로 실시할 수 있다.
도 2를 참조하면, 상기 반도체층(100) 상에 접합 금속층(110) 및 반사 금속층(120)을 형성한다.
상기 접합 금속층(110)으로는 Cu, In, Mg, Zn, Sb, Sn, Li, Be, B, Al,Ca, Sr, Ba 및 이들의 합금 금속 중 적어도 어느 하나를 사용하여 형성하는 것이 바람직하다. 상기 반사 금속층(120)으로는 Al, Au, Pd, Pt, Rh, Ru, Ir, Ag 및 이들의 합금 금속 중 적어도 어느 하나를 사용하는 것이 바람직하다. 본 실시예에서는 상기 반사 금속층(120)으로 Ag를 사용한다. 이때, 상기 접합 금속층(110)은 10 내지 5000Å 두께로 형성하고, 반사 금속층(120)으로 100 내지 50000Å 두께로 형성하는 것이 바람직하다. 본 실시예에서는 상기 접합 금속층(110)을 50 내지 1000Å두께로 형성하고, 상기 반사 금속층(120)을 500 내지 5000Å두께로 형성한다.
상기 접합 금속층(100)과 반사 금속층(120) 각각은 화학 기상 증착(CVD), 유기 금속 화학 기상 증착(MOCVD), 스퍼터링(Sputtering), 전자빔 증착법(E-beam evaporation), 열증착법(Thermal evaporation), 분자선 성장법(Molecular Beam Epitaxy; MBE), 펄스레이저증착법 (PLD, Pulsed Laser Deposition), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE) 및 단원자층 증착법(Atomic Layer Deposition; ALD)중 적어도 어느 하나의 방법을 통해 형성된다. 본 실시예에서는 전자빔 증착법을 통해 상기 접합 금속층(110)과 반사 금속층(120)을 순차적으로 형 성한다.
도 3을 참조하면, 접합 금속층(110)과 반사 금속층(120)이 형성된 반도체층(100)을 산소 분위기에서 열처리하여 반도체층(100) 상에 반사 금속층(120)과 반전 금속층(130)이 순차로 형성된 금속 전극을 형성한다.
상기의 금속 전극은 층반전 현상을 이용한 것으로, 접합 금속층(110)과 반사 금속층(120)이 순차적으로 적층된 이중 층 구조를 산소 분위기에서 열처리를 실시하면 반사 금속층(120)과 반전 금속층(130)이 순차적으로 적층된 구조로 층반전이 일어난다. 상기 층반전이 일어나게 되면 반도체층(100)과 반사 금속층(120)의 계면 전체에서 금속화 반응이 균일하게 발생하여 둘 사이의 접착력이 향상된다.
앞서 설명한 바와 같이 상기 반도체층(100)으로 GaN을 사용하고, 반사 금속층(120)으로 Ag를 사용하게 되면 층반전으로 인해 GaN막과 Ag막의 계면 전체에서 금속화 반응이 균일하게 일어나, Ag막과 GaN막간의 높은 접착력을 얻을 수 있다. 또한, GaN 표면에 Ag가 균일하게 분포되기 때문에 Ag의 반사도를 100% 그대로 얻을 수 있고, 접촉 저항을 낮게 할 수 있다.
그리고, 층반전을 통해 상기 반사 금속층(120) 상에 형성되는 반전 금속층(130)은 후속 열처리 공정시 반사 금속층(120)의 외부 확산(out diffusion)을 막아 전극의 열적 안정성을 향상시킬 수 있다. 즉, 상기의 반전 금속층(130)은 Ga와 N의 반도체층(100) 구성 원소와 Ag 박막의 외부 확산을 막아준다.
상술한 바와 같은 층 반전을 얻기 위한 열처리 공정은 산소 분위기에서 350 내지 600도로 10 내지 1000초간 열처리하는 것이 바람직하다. 상기 열처리 공정은 진공 분위기 또는 대기압 분위기에서 실시할 수도 있다. 또한, 상기 산소 분위기 대신 대기 분위기, 질소 분위기, 아르곤 분위기, 산소와 질소 혼합 분위기 및 아르곤과 산소 혼합분위기에서 실시할 수 있다. 이때, 상기 열처리 공정의 분위기에 따라 상기 반전 금속층(130)은 금속산화물 또는 금속 질화물등이 될 수 있다. 예를 들어 산소 분위기에서 열처리를 실시하게 되면 접합 금속층(110)이 산소와 반응하여 금속 산화물화 된다.
이를 좀더 구체적으로 설명하면 상기 접합 금속층(110)과 반사 금속층(120)이 형성된 반도체층(100)을 노 또는 RTA(rapid thermal annealing)를 포함하는 열처리 장비에 로딩한다.
이후, 상기 열처리 장비 내부를 진공 또는 대기압 분위기를 유지한 상태에서 상기 열처리 장비 내부로 산소 가스, 질소 가스, 아르곤 가스 및 이들의 혼합 가스 중 어느 하나의 가스를 유입시킨다. 이후, 상기 열처리 장비의 내부 온도를 350 내지 600도로 상승시킨 다음 10 내지 1000초 동안 유지한다. 상기 열처리 장비로 RTA를 사용할 경우 승온 속도는 10도/sec 내지 200도/sec인 것이 바람직하다. 이후, 상기 열처리 장비에 유입되는 가스를 차단하고 그 온도는 하강시킨 다음 상기 반도체층(100)은 열처리 장비 외부로 언로딩한다. 상기의 열처리시 350보다 그 온도가 낮은 경우에는 층반전이 이루어 지지않고, 600도 보다 클 경우에는 두 금속층이 혼합되거나, 반사 금속층(120)이 외부로 확산되는 문제가 발생한다. 또한, 상기 열처리 시간은 상기 온도에 좌우 되지만 그 시간이 10초보다 작을 경우에는 층반전이 제대로 이루어지지 않는다.
이와 같은 열처리 공정을 실시하여 반도체층(100) 상의 금속층의 층반전이 이루어져 반도체층(100) 상에 반사 금속층(120)과 반전 금속층(130)이 순차적으로 적층된 금속 전극이 형성된다. 이를 통해 상기 반도체층(100)과 금속 전극 간의 계면 특성이 향상되어 낮은 접촉 저항과 높은 반사도 그리고 우수한 열적 안정성을 갖는 금속 전극을 형성할 수 있다.
또한, 상술한 바와 같은 층반전을 위해 상기 접합 금속층(110)은 상기 반사 금속층(120) 보다 밀도가 낮은 금속을 사용하는 것이 바람직하다. 즉, 접합 금속층(110)의 밀도가 반사 금속층(120)보다 밀도가 낮을 경우에는 열처리시 접합 금속층(110)의 금속이 위쪽으로 이동하고, 반사 금속층(120)이 아래로 이동하여 두 금속간의 층반전이 쉬워진다.
그리고, 접합 금속층(110)은 안정한 산화물을 형성할 수 있는 금속을 사용하는 것이 바람직하다. 즉, 접합 금속층(110)이 위쪽으로 이동하여 반전 금속층(130)이 될 경우, 산소 분위기의 열처리 공정시 안정한 산화물을 형성하면 하부의 반사 금속층(120)으로의 추가적인 산소 유입이 억제될 수 있다. 또한, 산화물의 형성으로 인해 금속 이동의 견인력이 증대되어 위쪽으로 이동을 가속화시킬 수 있게 된다.
그리고, 접합 금속층(110)은 녹는점이 낮으면서 확산도가 높은 금속을 사용하는 것이 바람직하다. 즉, 녹는점이 낮은 금속일수록 열처리 시 층반전을 위한 원자의 이동이 활발해지게 된다. 또한, 금속 원자의 확산도가 클수록 짧은 열처리 시간 내에 층반전 현상이 완료될 수 있다.
하기에서는 상술한 층반전 현상을 이용한 본 실시예의 금속 전극의 특성을 실험한 실험예의 결과를 통해 실시예의 금속 전극에 관해 설명한다.
하기 실험예에서는 반도체층 즉, GaN층 상에 Cu 층 또는 In 층을 형성한 다음 Ag 층을 형성한 후, 산소 분위기와 450도의 온도하에서 약 2분간 열처리하여 반사 금속층(Ag)과 반전 금속층(Cu 또는 In + O)을 갖는 금속 전극을 형성하였다. 그리고, 상기 실험예의 비교를 위한 비교예로는 GaN층 상에 Ni 층과 Au 층이 적층된 금속 전극을 형성하였다. 이와 같이 본 발명에 따른 실험예와 비교예의 실험 결과를 설명하면 다음과 같다
도 4는 본 실험예에 따른 금속 전극의 열처리 전후의 이차 이온-질량 분석법(secondary ion-mass spectroscopy; SIMS)을 통한 깊이 방향 분석 결과를 나타낸 결과표이다.
도 4의 (a)는 이차 이온-질량 분석법을 이용하여 열처리하기 전의 금속 전극의 깊이 방향 분석 결과이고, (b)는 산소 분위기에서 450도의 온도로 약 2 분간 열처리한 후의 금속 전극의 깊이 방향 분석 결과이다.
상기 결과를 살펴보면, 열처리 후 Ag층과 Cu층이 서로 자리를 바꾸는 현상 즉 층반전이 일어나, CuOx/Ag/GaN의 전극구조가 형성되었음을 알 수 있다. 즉, 도 4 (a)에서 보여주듯이 열처리 전에는 Ag/Cu/GaN 구조로 형성되어 있었으나, 도 4 (b)에서 보여주듯이 열처리 후에는 Cu가 표면으로 이동하고, Ag가 깊이 방향으로 이동하였다. 또한, Cu와 O의 깊이 분포가 동일하다는 것은 CuOx의 형성을 의미하며, Ga 의 외부 확산이 매우 크다는 것은 산소 분위기 열처리 후 GaN와 금속과의 계면에 갈륨 빈자리가 더 많이 생성될 수 있다는 것을 의미한다. 갈륨 빈자리는 홀을 생성하는 억셉터 역할을 하므로 산소 분위기 열처리 후 접촉 저항이 크게 낮아질 수 있었다.
도 5는 본 발명의 실험예와 비교예에 따른 금속 전극의 전류 전압 특성을 나타낸 그래프이다.
도 5의 그래프에서 A 및 B선은 본 발명의 실험예에 따른 금속 전극의 전류-전압 특성을 나타낸 선으로, A선은 층반전된 Cu/Ag 구조의 금속 전극 및 B선은 층반전된 In/Ag구조의 금속 전극의 결과이다. C 선은 비교예에 따른 Ni/Au 구조의 금속 전극의 전류-전압 특성을 나타낸 선이다. 상기 그래프의 A 및 B 선과 C 선을 비교하여 보면 실험예 즉, 층 반전을 통해 마련된 금속 전극의 전류-전압 특성이 더 우수함을 알 수 있다. 그리고 접촉 저항을 계산한 결과 2×10-5Ω㎠로 매우 낮은 값이 된다.
도 6은 본 발명의 실험예와 비교예에 따른 금속 전극의 빛 반사율 특성을 나타낸 그래프이다.
도 6의 A선은 본 실험예에 따른 층반전된 Cu/Ag 구조의 금속 전극의 반사율을 나타낸 선이고, B 선은 본 실험예에 따른 층반전된 In/Ag 구조의 금속 전극의 반사율을 나타낸 선이며 C 선은 비교예에 따른 Ni/Au 구조의 금속 전극의 반사율을 나타낸 선이다.
비교예의 Ni/Au 구조의 금속 전극은 460 nm 파장에서 27%의 낮은 반사도를 보이는 반면, 실험예의 층반전된 Cu/Ag, In/Ag 구조의 금속 전극은 92%로 매우 높은 반사도를 보여준다. 여기서, 본 실험예의 층반전된 금속 전극은 반사도가 Ag 거울의 반사도인 95%에 매우 근접한 한 것을 알 수 있다.
도 7은 Ag 단층 구조의 금속 전극의 표면 형상과 본 실험예에 따른 층반전된 금속 전극의 표면 형상을 나타낸 주사 현미경 사진이다.
도 7의 (a)는 Ag 전극의 표면 형상을 나타낸 주사 현미경 사진으로 집괴로 인해 매우 거친 표면 형상을 보여주고 있다. 반면에 (b)는 본 실험예에 따른 층반전된 Cu/Ag 구조의 금속 전극의 표면 형상을 나타낸 주사 현미경 사진으로 매우 매끄러운 표면 형상을 보여준다. 이는 층반전된 Cu/Ag 구조의 금속 전극의 경우, 표면에 형성된 CuOx가 열처리 시 Ag층으로 산소가 과다하게 유입되는 것을 막아주어 Ag의 집괴를 억제시킨 것임을 알 수 있다.
하기에서는 상기 금속 전극이 형성된 반도체 발광 소자에 관해 설명한다.
반도체 발광 소자의 경우, 금속 전극의 형성 위치에 따라 수평 구조의 반도체 발광 소자와, 수직 구조의 반도체 발광 소자로 정의된다. 여기서, 수평 구조는 광이 출사 되는 수평면상에 n형 금속 전극과 p형 금속 전극이 모두 마련되어 있다. 반면 수직 구조는 광이 출사 되는 면 상에 n형 금속 전극이 마련되고, 그 반대 면에 p형 금속 전극이 마련된다.
상기 수직 구조의 반도체 발광 소자의 경우, 광이 출사 되는 면의 반대 면의 전체 영역에 p형 금속 전극을 형성하므로 p형 투명 전극을 형성하지도 않아도 된다. 이로인해 광 흡수가 없고, 전류 확산 저항이 작아 상대적으로 균일한 전류 확산 분포를 얻을 수 있고, 낮은 동작 전압과 큰 광출력을 얻을 수 있다. 또한, 열 전도성이 좋은 금속 기판을 통해 원활한 열 방출이 가능하여 상대적으로 장 수명의 고출력 작동이 가능하다.
이러한 수직 구조의 반도체 발광 소자의 p형 금속 전극으로 앞서 설명한 금속 전극을 사용하여 p형 금속 전극 방향으로 방출되는 광을 모두 반사시켜 더욱 우수한 광출력을 얻을 수 있다.
하기에서는 이러한 수직 구조의 반도체 발광 소자에 관해 설명한다. 후술되는 설명중 앞서 설명한 실시예와 중복되는 설명은 생략한다.
도 8은 본 발명의 제 2 실시예에 따른 수직 구조의 반도체 발광 소자의 단면도이다.
도 8을 참조하면, 본 실시예에 따른 수직 구조의 반도체 발광 소자는 P형 반도체층(230)과, 상기 P형 반도체층(230) 상에 형성된 활성층(220)과, 상기 활성층(220) 상에 마련된 N형 반도체층(210)을 포함하고, 상기 N형 반도체층(210) 상부에 형성된 N형 전극(250)과, P형 반도체층(230) 하부 전면에 형성된 P형 전극(240)을 포함한다.
여기서, 상기의 P형 반도체층(230)과 N형 반도체층(210) 각각은 P형 불순물 및 N형 불순물이 주입된 반도체성 물질로 Si막, Ge막, GaN막, AlN막, InGaN막, AlGaN막, AlInGaN막 및 이들을 포함하는 막 중 적어도 어느 하나의 막을 사용한다. 상기 활성층(220)으로, Si막, Ge막, GaN막, AlN막, InGaN막, AlGaN막, AlInGaN막 및 이들을 포함하는 막 중 적어도 어느 하나의 단일막을 형성할 수 있고, 이들 막이 양자 우물 구조 또는 더블 헤터로 구조로 제작될 수 있다.
본 실시예에서는 상기의 N형 반도체층(210)으로 N형 불순물이 주입된 질화갈륨(GaN)막을 사용하는 것이 바람직하다. P형 반도체층(230) 또한 P형 불순물이 주입된 질화갈륨막을 사용하는 것이 바람직하다.
또한 상기의 N형 반도체층(210) 및 P형 반도체층(230)은 다층막으로 형성할 수도 있다. 상기에서 N형의 불순물로는 Si를 사용하고, P형의 불순물로는 InGaAlP를 사용할 경우에는 Zn을 사용하고, 질화물계일때는 Mg를 사용한다.
그리고, 또한 활성층(220)으로는 양자우물층과 장벽층이 반복적으로 형성된 다층막을 사용한다. 상기의 장벽층과 우물층은 2원 화합물인 GaN, InN, AlN 등을 사용할 수 있고, 3원 화합물 InxGa1 - xN(0≤x≤1), AlxGa1 - xN(0≤x≤1)등을 사용할 수 있고, 4원 화합물 AlxInyGa1 -x- yN(0≤x+y≤1)을 사용할 수 있다. 물론 상기의 2원 내지 4원 화합물에 소정의 불순물을 주입하여 N형 반도체층(210) 및 P형 반도체층(230)을 형성할 수도 있다.
상기 N형 반도체층(210) 상에 형성되는 N형 전극(250)으로 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, Ti 및 이들을 포함하는 합금 중 적어도 어느 하나의 금속을 사용한다. 물론 상기 N형 전극(250)으로 복수층의 금속막을 사용할 수도 있다.
P형 반도체층(230)의 하부 전면에 형성되는 P형 전극(240)은 층반전된 반사 금속층(120)과 반전 금속층(130)을 포함한다. 즉, 앞선 실시예에서 설명한 층반전 현상을 이용하여 제작된 반사 금속층(120)과 반전 금속층(130)을 사용하는 것이 바람직하다.
이를 통해 P형 반도체층(230)과 반사 금속층(120)간의 접착력이 향상되고, 이둘의 계면을 평탄화시켜 반사 금속층(120)의 광반사 효율을 극대화할 수 있다. 또한, 반전 금속층(130)이 반전되어 반사 금속층(120)을 보호하게 됨으로 인해 반사 금속층(120)이 열화를 방지할 수 있게 된다.
상술한 구조의 본 실시예의 수직 구조의 반도체 발광 소자의 제조 공정을 설명하면 다음과 같다.
모체 기판(미도시)상에 N형 반도체층(210), 활성층(220) 및 P형 반도체층(230)을 순차적으로 형성한다. 이때, 상기 모체 기판과 N형 반도체층(210) 사이에 버퍼층(미도시)을 형성할 수도 있다. 상기 모체 기판으로 Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AlN 및 GaN 중 적어도 어느 하나의 기판을 사용할 수 있다. 소정의 마스크를 이용한 패터닝 공정을 통해 상기 P형 반도체층(230), 활성층(220) 및 N형 반도체층(210)을 패터닝 하여 개개의 셀 별로 이를 분리한다.
이후, P형 반도체층(230) 상에 접합 금속층과 반사 금속층을 증착한다. 이후, 층반전을 위한 열처리 공정을 통해 상기 두 금속층을 층반전 시켜 P형 반도체층(230) 상에 반사 금속층(120)과 반전 금속층(130)이 순차적으로 적층된 P형 전극(240)을 형성한다.
상기 P형 전극(240) 상에 도전성 보조 기판(미도시)을 부착한 다음 상기 구조물을 회전시킨다. 레이저 리프트 오프(laser lift off)와 같은 공정을 진행하여 상기 N형 반도체층(210) 상측의 모체 기판을 제거한다. 모체 기판이 제거된 N형 반도체층(210) 상에 N형 전극(250)을 형성하여 수직 구조의 반도체 발광 소자를 제조한다.
이때, 상기 보조 기판을 셀별로 분리할 수도 있고, 이들을 직/병렬 연결하여 하나의 소자로 사용할 수도 있다.
또한, 본 발명은 상술한 구조에 한정되지 않고, 상기 수직 구조의 반도체 발광 소자의 측면을 보호하기 위한 보호막과 반사 방지막을 더 포함할 수도 있다. 하기에서는 이러한 본 발명의 제 3 실시예에 따른 수직 구조의 반도체 발광소자에 관해 설명한다. 후술되는 설명 중 상술한 실시예들과 중복되는 설명은 생략한다.
도 9는 본 발명의 제 3 실시예에 따른 수직 구조의 반도체 발광 소자의 단면도이다. 도 10은 제 3 실시예의 제 1 변형예에 따른 수직 구조의 반도체 발광 소자의 단면도이고, 도 11은 제 3 실시예의 제 2 변형예에 따른 수직 구조의 반도체 발광소자의 단면도이다.
도 9를 참조하면, 순차적으로 적층된 P형 반도체층(230), 활성층(220) 및 N형 반도체층(210)과, 상기 N형 반도체층(210) 상부에 형성된 N형 전극(250)과, 반전된 반사 금속층(120) 및 반전 금속층(130)을 포함하여 상기 P형 반도체층(230)의 하부에 형성된 P형 전극(240)과, 상기 적층물의 적어도 측면을 보호하는 보호막(270)과, 상기 적층물의 측면과 상부의 적어도 일부에 마련된 반사 방지막(280) 을 포함한다. 그리고, 도면에 도시된 바와 같이 P형 전극(240) 하부에 단일의 금속지지층(260)이 마련된다.
여기서, 상기 보호막(270)은 상기 P형 반도체층(230), 활성층(220) 및 N형 반도체층(210)을 보호하기 위한 절연성막으로 산화막 계열의 절연막 및 질화막 계열의 절연막을 사용하는 것이 바람직하다. 본 실시예에서는 SiO2막을 사용하는 것이 효과적이다. 상기 보호막(270)은 P형 반도체층(230), 활성층(220) 및 N형 반도체층(210)의 측면 영역에 형성되는 것이 바람직하고, 도면에서와 같이 P형 반도체층(230)의 하측 일부로 연장될 수도 있다.
상기 반사 방지막(anti-reflection coating; 280)은 상기 활성층(220)에서 생성된 광이 외부로 방출할 경우 다시 내측으로 반사되는 현상을 방지한다. 따라서, 상기 반사 방지막(280)은 노출된 N형 반도체층(210)의 상부면과 보호층(270)으로 덮인 적층물의 측면에 형성될 수 있다. 여기서, 상기 보호막(270) 및 반사 방지막(280) 중 적어도 어느 하나는 생략할 수도 있다.
상술한 구조의 반도체 발광 소자의 제조 방법을 간략히 설명하면 다음과 같다.
모체 기판(미도시) 상에 N형 반도체층(210), 활성층(220) 및 P형 반도체층(230)을 순차적으로 형성한 다음 마스크를 이용한 패터닝 공정을 실시하여 P형 반도체층(230), 활성층(220) 및 N형 반도체층(210)을 패터닝 하여 개개의 셀 별로 분리한다. 전체 구조상에 그 단차를 따라 보호막(270)을 형성한 다음 P형 반도체층 상(230)의 보호막(270)을 제거한다. 이를 통해 셀 각각의 N형 반도체층(210), 활성층(220) 및 P형 반도체층(230)의 측면에 보호막(270)이 형성된다. 이후, P형 반도체층(230) 상부 전면에 접합 금속층(110)과 반사 금속층(120)을 형성한 다음 산소 분위기에서 열처리하여 반사 금속층(120)과 반전 금속층(130)이 순차로 형성된 P형 전극(240)을 형성한다. P형 전극(240) 상에 금속 지지층(260)을 부착한 다음 레이저 리프트 공정을 통해 상기 N형 반도체층(210) 하측의 상기 모체 기판을 제거한다. 전체 구조상에 그 단차를 따라 반사 방지막(280)을 형성한 다음 반사 방지막(280)의 일부를 식각하여 N형 반도체층(210)의 일부를 노출한다. 이후, 상기 노출된 N형 반도체층(210) 상에 N형 전극(250)을 형성한다. 이후, 상기 금속 지지층(260)을 각 셀별로 분리하여 단일의 반도체 발광 소자를 제작한다.
또한, 본 실시예에 따른 반도체 발광 소자는 도 10의 제 1 변형예와 같이 상기 금속 지지층(260)을 두층의 금속으로 제작할 수 있다. 즉, 도 10에 도시된 바와 같이 금속 지지층(260)으로 제 1 금속 지지층(261)과 제 2 금속지지층(261)으로 제작할 수 있다. 물론 이에 한정되지 않고 복수의 금속층으로 상기 금속지지층(261, 262)을 제작할 수도 있다. 상기의 금속 지지층(260)으로는 적어도 한층 이상의 막으로 형성하되, Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, Cr, Nb가 도핑된 SrTiO3, Al이 도핑된 ZnO, ITO, IZO(Indium Zinc Oxide) 등의 전도성 세라믹막 및 B도핑된 Si, As 도핑된 Si, 불순물 도핑된 다이아몬드 등의 불순물 도핑된 반도체막 중 적어도 어느 하나를 사용하는 것이 바람직하다. 또한, 본 실시예에 따른 반도체 발광 소 자는 도 11의 제 2 변형예와 같이 적층물의 측면과 P형 반도체층(230) 하부의 복수 영역을 노출하는 보호막(270)과, 상기 노출된 P형 반도체층(230) 상에 마련된 반사 금속층(120)과 반전 금속층(130)을 포함하는 P형 전극(240)과, 상기 P형 전극(240)과 금속 지지층(260) 사이에 마련된 반사막(271)을 더 포함한다. 이와 같이 본 변형예에서는 반사막(271)을 통해 P형 반도체층(230) 하부로 조사된 광이 상측면으로 반사될 수 있다.
또한, 본 발명은 상술한 구조에 한정되지 않고, 수직 구조의 반도체 발광 소자의 발광 효율을 높이기 위한 금속 보호막층을 더 포함할 수도 있다. 하기에서는 이러한 본 발명의 제 4 실시예에 따른 수직 구조의 반도체 발광소자에 관해 설명한다. 후술되는 설명 중 상술한 실시예들과 중복되는 설명은 생략한다.
도 12는 본 발명의 제 4 실시예에 따른 수직 구조의 반도체 발광 소자의 단면도이다. 도 13은 제 4 실시예의 제 1 변형예에 따른 수직 구조의 반도체 발광 소자의 단면도이고, 도 14는 제 4 실시예의 제 2 변형예에 따른 수직 구조의 반도체 발광소자의 단면도이다.
도 12를 참조하면, 순차적으로 적층된 P형 반도체층(330), 활성층(320) 및 N형 반도체층(310)과, 상기 N형 반도체층(310) 상부에 형성된 N형 전극(350)과, 반전된 반사 금속층(120) 및 반전 금속층(130)을 포함하여 상기 P형 반도체층(330)의 하부에 형성된 P형 전극(340)과, 상기 적층물의 측면을 절연하는 절연막(360)과, 상기 적층물의 하부와 측면을 감싸는 금속 보호막(370)을 포함한다.
상기 절연막(360)은 금속 보호막(370)으로 인한 활성층(320) 및 N형 반도체 층(310)과, 상기 P형 반도체층(330)간이 도통되는 현상을 방지하기 위한 막이다. 따라서, 상기 절연막(360)은 적층물의 적어도 N형 반도체층(310)과 활성층(320)의 측면에 마련되어 이들과 P형 반도체층(330)간을 절연시키는 것이 바람직하다. 절연막으로는 산화막 계열의 절연막 및 질화막 계열의 절연막을 사용하는 것이 바람직하다.
상기 금속 보호막(370)으로는 적어도 한층 이상의 막으로 형성하되, Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, Cr, Nb가 도핑된 SrTiO3, Al이 도핑된 ZnO, ITO, IZO(Indium Zinc Oxide) 등의 전도성 세라믹막 및 B도핑된 Si, As 도핑된 Si, 불순물 도핑된 다이아몬드 등의 불순물 도핑된 반도체막 중 적어도 어느 하나를 사용하는 것이 바람직하다. 이와 같이 본 실시예에서는 금속 보호막(370)을 형성하여 외부 충격으로 부터 소자를 보호할 수 있고, 칩 분리를 용이하게 할 수 있고, 사파이어 기판 대신 금속기판을 사용하여 소자 동작시 발생하는 열 방출을 용이하게 할 수 있다.
상술한 구조의 본 실시예에 따른 수직 구조의 반도체 발광 소자의 제조 방법을 설명한다.
모체 기판(미도시) 상에 N형 반도체층(310), 활성층(320) 및 P형 반도체층(330)을 순차적으로 형성한 다음 마스크를 이용한 패터닝 공정을 실시하여 P형 반도체층(330), 활성층(320) 및 N형 반도체층(310)을 패터닝 하여 개개의 셀 별로 분리한다. 전체 구조상에 절연막(360)을 형성한 다음 P형 반도체층(330)상의 절연 막(360)을 제거한다. P형 반도체층(330) 전면에 반사 금속층(120)과 반전 금속층(130)을 포함하는 P형 전극(340)을 형성한다. 이후, 전체 구조상에 금속 보호막(370)을 형성한 다음 모체 기판을 제거한다. N형 반도체층(310) 상에 N형 전극(350)을 형성하고, 상기 금속 보호막(370)을 각 셀 별로 분리하여 단일의 반도체 발광 소자를 제작한다.
본 발명은 상술한 설명에 한정되지 않고, 도 13에 도시된 제 1 변형예와 같이 상기 N형 반도체층(310)상에 반사 방지막(380)을 더 형성할 수 있다. 즉, 모체 기판을 제거한 다음 N형 반도체층(310) 상에 반사 방지막(380)을 형성하고, 그 일부를 제거하여 N형 반도체층(310)을 노출시킨 다음 노출된 N형 반도체층(310) 상에 N형 전극(350)을 형성하는 것이 바람직하다. 그리고, 도 14에 도시된 제 2 변형예와 같이 적층물 하부의 금속 보호막(370) 하측에 금속 지지층(390)을 더 형성할 수도 있다. 이러한 금속 지지층(390)을 형성하여 각 셀간을 분리 공정에서의 소자의 손상을 방지할 수 있다.
또한, 본 발명은 상술한 설명에 한정되지 않고, 노출된 P형 반도체층 둘레에 상기의 반사 금속층과 반전 금속층을 포함하는 P형 전극을 형성할 수도 있다.
상술한 바와 같이 본 발명에 따른 실시예들에서는 P형 전극으로 열처리에 의해 반전된 반사 금속층과 반전 금속층을 포함하여 P형 반도체층 표면과 접하는 반사 금속층의 집괴를 방지하여 매끄러운 전극 표면을 얻을 수 있다. 이를 통해 P형 전극과 P형 반도체간의 접착력을 향상시킬 수 있고, 또한, 반사 금속층의 반사 능력을 향상시켜 발광 소자의 광출력을 향상시킬 수 있다. 그리고, 낮은 접촉 저항을 갖는 P형 전극을 형성할 수 있다.
도 15는 본 발명의 제 3 실시예에 따른 수직 구조의 반도체 발광 소자의 P형 전극 구조에 따른 전기 발광 스펙트럼을 나타낸 그래프이다.
도 15의 A선은 제 3 실시예에 따른 P형 전극(230)으로 층반전된 Cu/Ag를 사용한 청색 반도체 발광 소자의 상대적 빛의 세기를 나타낸 그래프이고, B선은 제 3 실시예에 따른 P형 전극(230)으로 층반전된 In/Ag를 사용한 청색 반도체 발광 소자의 상대적 빛의 세기를 나타낸 그래프이며, C선은 본 발명의 비교예에 따른 P형 전극으로 Ni/Au를 사용한 청색 반도체 발광 소자의 상대적 빛의 세기를 나타낸 그래프이다.
그래프를 참조하면 P형 전극으로 반전된 Cu/Ag 또는 In/Ag를 사용하는 경우는 비교예의 Ni/Au를 사용하는 경우에 비하여 빛의 세기가 2.5 내지 3개 정도 크게 증대됨을 알 수 있다. 그리고, 본 실시예에 따른 수직 구조의 반도체 발광 소자의 경우 20mA 인가 전류에서 소자의 작동 전압이 3.1V로 매우 낮은 값을 갖게 되었다. 상기 실험에 따른 그래프에서는 접합 금속층으로 Cu 또는 In을 사용하였지만 앞서 설명한 실시예의 금속들을 사용하여도 상기 실험에 따른 그래프와 유사한 값을 얻을 수 있고, 반사 금속층으로 Ag를 사용하였지만 다른 금속을 사용하더라고 상기 실험에 따른 그래프와 유사 결과를 얻을 수 있다.
이와 같이 층반전 현상을 이용한 P형 전극을 오믹 전극으로 사용할 경우, 수직 구조의 반도체 발광 소자의 특성을 향상시킬 수 있다.
상술한 바와 같이, 본 발명은 층반전 현상을 이용하여 반도체층과 반사 금속층을 포함하는 전극간의 계면 특성을 향상시킬 수 있다.
또한, 층반전을 통해 반사 금속층이 반도체층 상에 균일하게 분포하여 높은 반사도를 얻을 수 있다.
또한, 층반전을 통해 반사 금속층의 외부 확산을 방지하여 전극의 열적 안정성을 증대시킬 수 있다.
또한, 산소 분위기에서의 열처리를 통해 홀을 생성하는 억셉터를 증대시켜 접촉 저항을 낮출 수 있다.

Claims (19)

  1. 반도체층이 형성된 기판을 마련하는 단계;
    상기 반도체층 상에 접합 금속층 및 반사 금속층을 형성하는 단계;
    열처리 공정을 실시하여 상기 접합 금속층과 상기 반사 금속층을 층반전시켜 금속 전극을 형성하는 단계를 포함하는 금속 전극 형성 방법.
  2. 청구항 1에 있어서,
    상기 접합 금속층은 상기 반사 금속층 보다 밀도가 낮은 금속을 사용하는 금속 전극 형성 방법.
  3. 청구항 1에 있어서,
    상기 접합 금속층은 안정한 산화물을 형성할 수 있는 금속을 사용하는 금속 전극 형성 방법.
  4. 청구항 1에 있어서,
    상기 접합 금속층은 녹는점이 낮으면서 확산도가 높은 금속을 사용하는 금속 전극 형성 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 접합 금속층으로 Cu, In, Mg, Zn, Sb, Sn, Li, Be, B, Al,Ca, Sr, Ba 및 이들의 합금 금속 중 적어도 어느 하나를 사용하는 금속 전극 형성 방법.
  6. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 반사 금속층으로 Al, Au, Pd, Pt, Rh, Ru, Ir, Ag 및 이들의 합금 금속 중 적어도 어느 하나를 사용하는 금속 전극 형성 방법.
  7. 청구항 1에 있어서,
    상기 열처리 공정은 350 내지 600도의 온도에서 10 내지 1000초간 실시하는 금속 전극 형성 방법.
  8. 청구항 7에 있어서,
    상기 열처리 공정은 산소 분위기, 대기 분위기, 질소 분위기, 아르곤 분위 기, 산소와 질소 혼합 분위기 및 아르곤과 산소 혼합분위기 중 어느 하나의 분위기에서 실시하는 금속 전극 형성 방법.
  9. 기판 상에 N형 반도체층, 활성층 및 P형 반도체층을 형성하는 단계;
    상기 P형 반도체층 상에 접합 금속층 및 반사 금속층을 형성하는 단계;
    열처리 공정을 실시하여 상기 접합 금속층과 상기 반사 금속층을 층반전시켜 P형 전극을 형성하는 단계;
    상기 P형 전극 상에 금속 지지층을 부착하는 단계;
    상기 기판을 제거하는 단계;
    상기 N형 반도체층 상에 N형 전극을 형성하는 단계를 포함하는 반도체 발광 소자의 제조 방법.
  10. 청구항 9에 있어서,
    상기 접합 금속층은 녹는점이 낮으면서 확산도가 높고, 상기 반사 금속층 보다 밀도가 낮고, 안정한 산화물을 형성할 수 있는 금속을 사용하는 반도체 발광 소자의 제조 방법.
  11. 청구항 10에 있어서,
    상기 접합 금속층으로 Cu, In, Mg, Zn, Sb, Sn, Li, Be, B, Al,Ca, Sr, Ba 및 이들의 합금 금속 중 적어도 어느 하나를 사용하고, 상기 반사 금속층으로 Al, Au, Pd, Pt, Rh, Ru, Ir, Ag 및 이들의 합금 금속 중 적어도 어느 하나를 사용하는 반도체 발광 소자의 제조 방법.
  12. 청구항 9에 있어서,
    상기 열처리 공정은 산소 분위기, 대기 분위기, 질소 분위기, 아르곤 분위기, 산소와 질소 혼합 분위기 및 아르곤과 산소 혼합분위기 중 어느 하나의 분위기와 350 내지 600도의 온도에서 10 내지 1000초간 실시하는 반도체 발광 소자의 제조 방법.
  13. 청구항 9에 있어서, 상기 기판 상에 상기 N형 반도체층, 상기 활성층 및 상기 P형 반도체층을 형성하는 단계 이후,
    상기 P형 반도체층, 상기 활성층 및 상기 N형 반도체층의 일부를 제거하여 개개의 셀 별로 분리하는 단계를 더 포함하는 반도체 발광 소자의 제조 방법.
  14. 청구항 9에 있어서, 상기 기판 상에 상기 N형 반도체층, 상기 활성층 및 상기 P형 반도체층을 형성하는 단계 이후,
    상기 P형 반도체층, 상기 활성층 및 상기 N형 반도체층의 측면을 보호하는 보호막을 형성하는 단계를 더 포함하는 반도체 발광 소자의 제조 방법.
  15. 청구항 14에 있어서, 상기 P형 전극을 형성하는 단계 이후,
    상기 보호막과, 상기 P형 전극을 감싸는 금속 보호막을 형성하는 단계를 더 포함하는 반도체 발광 소자의 제조 방법.
  16. 청구항 9에 있어서, 상기 기판을 제거하는 단계 이후,
    노출된 상기 N형 반도체층 상에 반사 방지막을 형성하는 단계;
    상기 반사 방지막을 제거하여 상기 N형 전극 형성 영역의 N형 반도체층을 노출하는 단계를 포함하는 반도체 발광 소자의 제조 방법.
  17. 질화물계 화합물 반도체 발광 소자에 있어서,
    p형 질화물계 화합물 반도체층과,
    광반사 특성 및 오믹 특성을 갖고 상기 p형 질화물계 화합물 반도체층 상에 형성되는 전극을 포함하며,
    상기 전극은 열처리를 통한 층반전에 의해 상기 p형 질화물계 화합물 반도체층과 접촉하는 반사 금속층을 포함하는 질화물계 화합물 반도체 발광 소자.
  18. 청구항 17에 있어서,
    상기 반사 금속층의 상부에는 적어도 일부에 산소를 함유하고 있는 반전 금속층이 마련된 질화물계 화합물 반도체 발광 소자.
  19. 청구항 18에 있어서,
    상기 반사 금속층으로 Al, Au, Pd, Pt, Rh, Ru, Ir, Ag 및 이들의 합금 금속 중 적어도 어느 하나를 사용하고, 상기 반전 금속층으로 Cu, In, Mg, Zn, Sb, Sn, Li, Be, B, Al,Ca, Sr, Ba 및 이들의 합금 금속 중 적어도 어느 하나를 사용하는 질화물계 화합물 반도체 발광 소자.
KR1020060037376A 2006-04-25 2006-04-25 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법 및질화물계 화합물 반도체 발광 소자 KR100778820B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060037376A KR100778820B1 (ko) 2006-04-25 2006-04-25 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법 및질화물계 화합물 반도체 발광 소자
JP2009507583A JP5235866B2 (ja) 2006-04-25 2007-04-24 金属電極の形成方法、半導体発光素子の製造方法及び窒化物系化合物半導体発光素子
US12/296,487 US9219198B2 (en) 2006-04-25 2007-04-24 Method for forming metal electrode, method for manufacturing semiconductor light emitting elements and nitride based compound semiconductor light emitting elements
PCT/KR2007/001990 WO2007123355A1 (en) 2006-04-25 2007-04-24 Method for forming metal electrode, method for manufacturing semiconductor light emitting elements and nitride based compound semiconductor light emitting elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060037376A KR100778820B1 (ko) 2006-04-25 2006-04-25 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법 및질화물계 화합물 반도체 발광 소자

Publications (2)

Publication Number Publication Date
KR20070105215A true KR20070105215A (ko) 2007-10-30
KR100778820B1 KR100778820B1 (ko) 2007-11-22

Family

ID=38625217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060037376A KR100778820B1 (ko) 2006-04-25 2006-04-25 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법 및질화물계 화합물 반도체 발광 소자

Country Status (4)

Country Link
US (1) US9219198B2 (ko)
JP (1) JP5235866B2 (ko)
KR (1) KR100778820B1 (ko)
WO (1) WO2007123355A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581283B2 (en) 2008-04-28 2013-11-12 Advanced Optoelectronic Technology, Inc. Photoelectric device having group III nitride semiconductor

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101449005B1 (ko) * 2007-11-26 2014-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
DE102008008726A1 (de) * 2008-02-12 2009-09-24 Schott Solar Gmbh Photovoltaisches Modul und Verfahren zu dessen Herstellung
KR101004858B1 (ko) * 2008-11-06 2010-12-28 삼성엘이디 주식회사 화합물 반도체 발광 소자 및 그 제조방법
US8188496B2 (en) 2008-11-06 2012-05-29 Samsung Led Co., Ltd. Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same
WO2011010654A1 (ja) * 2009-07-22 2011-01-27 独立行政法人産業技術総合研究所 半導体ダイヤモンドデバイス用オーミック電極
JP5258707B2 (ja) 2009-08-26 2013-08-07 株式会社東芝 半導体発光素子
EP2369645A4 (en) 2010-01-18 2012-11-14 Panasonic Corp NITRIDE SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD THEREFOR
US9324905B2 (en) * 2011-03-15 2016-04-26 Micron Technology, Inc. Solid state optoelectronic device with preformed metal support substrate
JP2012238811A (ja) * 2011-05-13 2012-12-06 Toshiba Corp 半導体不揮発性記憶装置およびその製造方法
US8921944B2 (en) * 2011-07-19 2014-12-30 United Microelectronics Corp. Semiconductor device
DE102011115299B4 (de) * 2011-09-29 2023-04-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
JP6100275B2 (ja) * 2011-11-18 2017-03-22 アップル インコーポレイテッド 電気的絶縁層を持つマイクロled構造体及びマイクロled構造体のアレイの形成方法
US8333860B1 (en) 2011-11-18 2012-12-18 LuxVue Technology Corporation Method of transferring a micro device
US8426227B1 (en) 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
JP5395916B2 (ja) * 2012-01-27 2014-01-22 株式会社東芝 半導体発光素子
FR3009436B1 (fr) * 2013-08-01 2015-07-24 Saint Gobain Fabrication d'une electrode grille par demouillage d'argent
KR102187487B1 (ko) 2014-04-03 2020-12-08 엘지이노텍 주식회사 발광소자 및 이를 구비한 조명 장치
WO2017022142A1 (ja) * 2015-08-04 2017-02-09 三菱電機株式会社 半導体レーザ装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924580B2 (ja) * 1993-07-19 1999-07-26 日立電線株式会社 樹脂モールド型化合物半導体光素子及び樹脂モールド型発光ダイオード
JP3620926B2 (ja) * 1995-06-16 2005-02-16 豊田合成株式会社 p伝導形3族窒化物半導体の電極及び電極形成方法及び素子
KR970077764A (ko) * 1996-05-31 1997-12-12 도다 다다히데 p- 전도형 3족질화물 반도체의 전극과 전극 형성 방법 및 소자
JP3292044B2 (ja) 1996-05-31 2002-06-17 豊田合成株式会社 p伝導形3族窒化物半導体の電極パッド及びそれを有した素子及び素子の製造方法
JP3499385B2 (ja) 1996-11-02 2004-02-23 豊田合成株式会社 3族窒化物半導体の電極形成方法
US6229160B1 (en) * 1997-06-03 2001-05-08 Lumileds Lighting, U.S., Llc Light extraction from a semiconductor light-emitting device via chip shaping
JP3736181B2 (ja) 1998-05-13 2006-01-18 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子
US6936859B1 (en) * 1998-05-13 2005-08-30 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
CA2466141C (en) * 2002-01-28 2012-12-04 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
JP4154304B2 (ja) * 2003-05-08 2008-09-24 株式会社日立製作所 記録媒体、光ディスク装置、および、記録方法
JP4273928B2 (ja) * 2003-10-30 2009-06-03 豊田合成株式会社 Iii−v族窒化物半導体素子
KR100506741B1 (ko) * 2003-12-24 2005-08-08 삼성전기주식회사 플립칩용 질화물 반도체 발광소자 및 그 제조방법
KR20050095721A (ko) * 2004-03-27 2005-09-30 삼성전자주식회사 III - V 족 GaN 계 화합물 반도체 발광소자 및 그제조방법
JP4597796B2 (ja) 2004-07-08 2010-12-15 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
KR100616600B1 (ko) * 2004-08-24 2006-08-28 삼성전기주식회사 수직구조 질화물 반도체 발광소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581283B2 (en) 2008-04-28 2013-11-12 Advanced Optoelectronic Technology, Inc. Photoelectric device having group III nitride semiconductor

Also Published As

Publication number Publication date
US20090278150A1 (en) 2009-11-12
JP2009535802A (ja) 2009-10-01
US9219198B2 (en) 2015-12-22
KR100778820B1 (ko) 2007-11-22
JP5235866B2 (ja) 2013-07-10
WO2007123355A1 (en) 2007-11-01

Similar Documents

Publication Publication Date Title
KR100778820B1 (ko) 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법 및질화물계 화합물 반도체 발광 소자
JP4999696B2 (ja) GaN系化合物半導体発光素子及びその製造方法
JP5358429B2 (ja) オーミック電極の形成方法及び半導体発光素子
US7569863B2 (en) Semiconductor light emitting device
KR100670928B1 (ko) GaN계 화합물 반도체 발광 소자 및 그 제조 방법
US8318594B2 (en) Method for fabricating nitride-based semiconductor device having electrode on m-plane
KR100845037B1 (ko) 오믹 전극 및 그 형성 방법, 이를 구비하는 반도체 발광소자
US20050156185A1 (en) Flip chip nitride semiconductor light emitting diode
KR100910964B1 (ko) 오믹 전극 및 이의 형성 방법
JP2005260244A (ja) トップエミット型窒化物系発光素子及びその製造方法
JP2010028072A (ja) 窒化物半導体発光素子
TWI488333B (zh) LED element and manufacturing method thereof
KR20090115322A (ko) 그룹 3족 질화물계 반도체 소자
US8647907B2 (en) Nitride-based semiconductor device and method for fabricating the same
KR100830643B1 (ko) 발광 소자의 제조 방법
KR101459770B1 (ko) 그룹 3족 질화물계 반도체 소자
WO2008069429A1 (en) Ohmic electrode and method thereof, semiconductor light emitting element having this
JP2001332760A (ja) Iii族窒化物系化合物半導体発光素子
JP2001313420A (ja) Iii族窒化物系化合物半導体発光素子
JP2011086855A (ja) 半導体発光素子の製造方法
KR20120052790A (ko) 열적 안정성이 향상된 Ⅲ족 n형 질화물계 반도체 소자 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 13