JP2015026731A - 半導体光素子アレイ及びその作製方法と、半導体光素子アレイを用いた表示装置 - Google Patents

Abstract

【課題】セルを高密度集積化させた半導体光素子アレイを提供する。
【解決手段】基板１００と、基板１００上に成長させた導電性の高い導電性半導体からなり、一方向に向かってストライプ状にパターニングされた複数の下部電極層１０２と、活性層１０３を含んでおり、各下部電極層１０２上に並んで配置された複数の半導体光素子Ｃと、下部電極層１０２と交差する方向にパターニングされ、そのストライプ方向に並んだ複数の半導体光素子Ｃを連結し、かつ、その上面の一部を露出させるように開口部Ｈを有する上部電極層４０１とを備えている。
【選択図】図３

Description

本発明は、半導体光素子アレイ及びその作製方法と、半導体光素子アレイを用いた表示装置に関するものである。

複数個の半導体発光素子（以下では、セルと称する）を同一基板上に積層形成して集積化した半導体発光素子アレイはディスプレイ用途の光源として応用が期待されている。また、セルの高密度集積化が求められており、セルサイズについても微細化への要求が強い。

非特許文献１には、基板面内において直交するＸ、Ｙ方向にマトリックス状にセルＣが配置された半導体光素子アレイの従来構造が示されている。図７には半導体光素子アレイの従来構造のレイアウトを簡略化して示してある。セルＣは、基板と、基板上に積層形成されたｎ型半導体下地層２と、ｎ型半導体下地層２上に積層形成された活性層３とを含んで構成されている。セルＣは活性層３が上部に形成された発光領域Ａと、後述する下部電極配線４とのコンタクト領域（非発光領域）Ｂとに分かれている。更に、セルＣはそれぞれがパターニングによりマトリックス状に素子間分離されている。

また、図示Ｘ方向に下部電極配線４はストライプ状に形成されており、Ｘ方向に並んだセルＣをそれぞれコンタクト領域Ｂにて電気的に接続しつつ、それらを連結している。また、図示Ｙ方向に並んだセルＣを電気的に接続するための上部電極配線５は、下部電極配線４と交差するようにストライプ状に形成されている。そして、セルＣ間を絶縁するための第１絶縁層６が基板面内に積層形成されている。更に、下部電極配線４と上部電極配線５が短絡しないように、下部電極配線４と上部電極配線５の交差する領域を絶縁するための第２絶縁層７が介在されている。

このような構成を採れば、下部電極配線４と上部電極配線５のそれぞれの一端側に設けられた電極パッドＰに対して電圧を印加することで、各電極配線４、５が交差するセルＣに電流を流して発光させることができる。

Ｐｈｙｓｉｃａ Ｓｔａｔｕｓ Ｓｏｌｉｄｉ（ａ）１９２， Ｎｏ．２， ｐｐ３２５−３２８ （２００２）

しかしながら、上述のような従来構造では、ｎ型半導体下地層２は下部電極配線４とのコンタクト領域Ｂを兼ねているため、発光領域Ａが占める面積が小さくなり、セルＣの微細化及び高密度集積化に不利であるという問題点があった。また、各電極配線４、５間を絶縁するために第２絶縁層７を形成する必要があるため、半導体光素子アレイの作製工程が多くなるという問題点があった。

本発明は、上記従来の実情に鑑みてなされたものであって、作製工程が少なく、セルの微細化及び高密度集積化に有利な半導体光素子アレイとそれを用いた表示装置の実現を目的としている。

第１の発明の半導体光素子アレイは、
基板と、
前記基板上に成長させた導電性の高い半導体からなり、一方向に向かってストライプ状にパターニングされた複数の下部電極層と、
活性層を含んでおり、前記各下部電極層上に並んで配置された複数の半導体光素子と、
前記下部電極層と交差する方向にパターニングされ、そのストライプ方向に並んだ複数の前記半導体光素子を連結し、かつ、その上面の一部を露出させるように開口部を有する上部電極層とを備えていることを特徴とする。

第２の発明の半導体光素子アレイの作製方法は、
基板上に導電性の高い半導体からなる下部電極層を結晶成長させる下部電極層堆積工程と、
前記下部電極層上に、活性層を含む半導体光素子層を結晶成長させる半導体光素子層堆積工程と、
前記半導体光素子層をマトリックス状にパターニングして、複数の半導体光素子を露出させる半導体光素子パターニング工程と、
前記下部電極層を一方向にストライプ状にパターニングして、前記下部電極層間を電気的に分離させる下部電極層パターニング工程と、
前記下部電極層と前記半導体光素子上に複数個の開口部を形成しつつ絶縁層を堆積させる絶縁層形成工程と、
前記下部電極層と交差する方向に上部電極層をストライプ状に堆積させて、前記半導体光素子上を電気的に連結させる電極層形成工程とを備えていることを特徴とする。

第３の発明の表示装置は、
第１の発明の半導体光素子アレイを具備し、前記下部電極層から前記上部電極層に対して電圧を印加することで、複数の前記半導体光素子を発光表示させることを特徴とする。

第１の発明によれば、導電性の高い半導体から成るストライプ状に形成された下部電極層と、下部電極層と交差するようにストライプ状に形成された上部電極層との間に、活性層を含む複数の半導体光素子（セル）を配置させた。このような構成を採れば、従来構造のように、下部電極層と半導体光素子とのコンタクト領域をセルの表面側に設ける必要がなくなり、発光領域を広げつつ、セルの面積を小さくできる。よって、半導体光素子アレイの微細化及び高集積化に有利である。

第２の発明によれば、また、下部電極層と上部電極層とが交差する位置にはセルが介在されるため、各電極層は物理的及び電気的に分離される。よって、従来構造のように、各電極層間の短絡を防止するための絶縁層を形成する必要がなくなり、絶縁層形成工程を一回削減できる。また、これに伴って半導体光素子アレイの作製コストを低減できる。

第３の発明によれば、第１の発明の半導体光素子アレイを具備することで、微細なセルを高密度集積化できるので、高精細な表示装置が得られる。

実施例１に係る青発光ダイオードアレイのプロセスフローを示す図である。 実施例１に係る青色発光ダイオード（セル）の断面図を示す図である。 実施例１と係る青色発光ダイオードアレイのレイアウトを示す模式図である。 実施例１に係る青色発光ダイオードアレイの半導体光素子パターニング工程後のレイアウトを示す模式図である。 実施例１に係る青色発光ダイオードアレイの下部電極層パターニング工程後のレイアウトを示す模式図である。 実施例１に係る青色発光ダイオードアレイの絶縁層形成工程後のレイアウトを示す模式図である。 従来例の半導体光素子アレイのレイアウトを示す模式図である。 実施例１に係る青色発光ダイオード照明装置を示す写真である。（ａ）は１０×１０ドットの照明装置であり、全ドットを発光させた状態を示す写真である。（ｂ）は７×２５ドットの照明装置であり、「Ｍｅｉｊｏ」の文字を選択的に発光させた状態を示す写真である。 実施例２に係るフォトダイオード（セル）の断面図を示す図である。

本発明における好ましい実施の形態を説明する。
（１） 第１の発明の半導体光素子アレイは、
前記下部電極層にはｎ型不純物がドーピングされていることが好ましい。
この構成によれば、下部電極層にｐ型不純物をドーピングするのに比べて高い導電性を付与でき、低抵抗化が容易である。

（２） 第１の発明の半導体光素子アレイは、
前記上部電極層は金属層であることが好ましい。
この構成によれば、上部電極層を金属層とすれば、半導体光素子の凹凸形状に倣うようにして堆積させることができる。よって、上部電極層において段切れ等の発生を大幅に抑制でき、高い電気的信頼性が確保される。

（３） 第１の発明の半導体光素子アレイは、
前記基板と前記下部電極層は、前記活性層のバンドギャップエネルギーに対応する波長に対して透過性を有していることが好ましい。
この構成によれば、基板側から、活性層のバンドギャップエネルギーに対する波長の光を取り出し可能となる。

（４） 第２の発明の半導体光素子アレイの作製方法は、
前記半導体光素子層堆積工程は、前記活性層を形成後に、高濃度のｐ型不純物及びｎ型不純物をそれぞれドーピングしたｐ型層とｎ型層が積層されたトンネル接合層を形成させるトンネル接合層堆積工程を含んでいることが好ましい。
この構成によれば、トンネル接合層を利用してその上層を必要に応じてｐ型層又はｎ型層に反転させることが可能となる。

（５） 第２の発明の半導体光素子アレイの作製方法は、
前記下部電極層にはｎ型不純物をドーピングさせることが好ましい。
この構成によれば、下部電極層に高い導電性を付与でき、低抵抗化も容易である。

（６） 第２の発明の半導体光素子アレイの作製方法は、
前記下部電極層と前記トンネル接合層の上層とは同じ伝導型を有する同型層であり、
前記絶縁層形成工程により形成された前記開口部に対して、１回の前記電極層形成工程によって前記同型層とオーミック接合が形成可能な電極層を堆積させることで、下部電極用パッドと前記上部電極層及び上部電極用パッドとを一括で形成させることが好ましい。
この構成によれば、下部電極層及びトンネル接合層の上層を同型層とし、更にオーミック接合が形成可能な電極層を堆積させることにより、下部電極層用パッドと上部電極層用パッドとを一括して形成することが可能となる。よって、従来手法では、２工程必要であった電極層形成工程を１回に削減でき、作製コストについても低減できる。

次に、第１の発明の半導体光素子アレイと第３の発明の表示装置を具体化した実施例１、２について、図面を参照しつつ説明する。

＜実施例１＞
本発明の実施例１に係る青色発光ダイオードアレイ（半導体光素子アレイ）を構成する青色発光ダイオード単体セルＣ（半導体光素子：以下では、単にセルＣと称する）の断面構造を図２に示す。セルＣはサファイア基板上にＧａＮを図示しない低温バッファ層を介してエピタキシャル成長させたＧａＮ基板１００と、ｎ型下部電極層（下部電極層）１０２と、ＧａＩｎＮ量子井戸層１０８とＧａＮバリア層１０９で構成されるＧａＩｎＮ五重量子井戸活性層（活性層）１０３と、ｎ⁺−ＧａＮ層３０２とｐ⁺−ＧａＩｎＮ層３０１からなるトンネル接合層１０６とを備えている。以下の下部電極層堆積工程Ｐ１と半導体光素子層堆積工程Ｐ２では、有機金属気相成長法（ＭＯＣＶＤ法）を用いてＧａＮ基板１００上に窒化物半導体結晶を成膜した。

下部電極層堆積工程Ｐ１について説明する。まず、表面がＧａ面であるＧａＮ基板（以下では、成膜された基板をウエハと称する。）１００を、ＭＯＣＶＤ装置の反応炉内にセットした。その後、反応炉内に水素を流しながら昇温することで、ＧａＮ基板１００表面のサーマルクリーニングを行った。次に、基板温度を１０５０℃に昇温し、キャリアガスである水素と、原料であるＴＭＧａ（トリメチルガリウム）とアンモニアを流すことで、ＧａＮ基板１００上に高品質なアンドープＧａＮ層１０１を３０００ｎｍ成長させた。次に、基板温度を１０５０℃に維持し、キャリアガスである水素と、原料であるＴＭＧａ（トリメチルガリウム）とアンモニアと、ｎ型不純物原料ガスであるＳｉＨ₄（シラン）とを反応炉内に流すことで、アンドープＧａＮ層１０１上にｎ型下部電極層１０２を１０００ｎｍ成長させた。ｎ型下部電極層１０２中におけるＳｉのドーピング濃度は１×１０¹⁹ｃｍ^-3とし、高い導電性を付与した。

次に、半導体光素子層堆積工程Ｐ２について説明する。まず、基板温度を７８０℃とし、キャリアガスである窒素と、原料であるＴＭＧａとＴＭＩｎ（トリメチルインジウム）とアンモニアを反応炉内に供給することで、ｎ型下部電極層１０２上に、ＧａＩｎＮ量子井戸層２０１とＧａＮバリア層２０２を交互に４．５ペア積層させて、ＧａＩｎＮ五重量子井戸活性層１０３を形成した。ＧａＩｎＮ量子井戸層２０１の膜厚は２．５ｎｍとし、ＧａＮバリア層２０２の膜厚は１２．５ｎｍとした。また、ＧａＩｎＮ量子井戸層２０１におけるＩｎ組成は０．１５とし、発光中心波長は４６０ｎｍとした。

その後、基板温度を１０５０℃とし、キャリアガスである水素と、原料であるＴＭＧａとＴＭＡｌ（トリメチルアルミニウム）とアンモニアと、ｐ型不純物原料ガスであるＣＰ₂Ｍｇ（シクロペンタジエニルマグネシウム）を反応炉内に供給することで、ＧａＩｎＮ五重量子井戸活性層１０３上にｐ型ＡｌＧａＮ層１０４とｐ型ＧａＮ層１０５を順次積層させた。ｐ型ＡｌＧａＮ層１０４の膜厚は２０ｎｍとし、ｐ型ＧａＮ層１０５の膜厚は６０ｎｍとした。また、ｐ型ＡｌＧａＮ層１０４におけるＡｌ組成は０．１５とした。ｐ型ＡｌＧａＮ層１０４及びｐ型ＧａＮ層１０５におけるＭｇのドーピング濃度はいずれも２×１０¹⁹ｃｍ^-3とした。

続いて、ｐ型ＧａＮ層１０５上にトンネル接合層１０６を形成した。まず、基板温度を７８０℃とし、キャリアガスである窒素と、原料であるＴＭＧａとＴＭＩｎとアンモニアと、ｐ型不純物原料ガスであるＣＰ₂Ｍｇを反応炉内に供給することで、ｐ型ＧａＮ層１０５上にｐ⁺−ＧａＩｎＮ層（ｐ型層）３０１を形成した。ｐ⁺−ＧａＩｎＮ層３０１の膜厚は３ｎｍとし、Ｍｇのドーピング濃度は、キャリアがトンネルしやすいように２×１０²⁰ｃｍ^-3と高くした。また、ｐ⁺−ＧａＩｎＮ層３０１におけるＩｎ組成は０．１５とした。次に、同様の基板温度で、キャリアガスである窒素と、原料であるＴＭＧａと、ｎ型不純物ガスであるＳｉＨ₄を反応炉内に供給することで、ｐ⁺−ＧａＩｎＮ層３０１上にｎ⁺−ＧａＮ層３０２を形成した。ｎ⁺−ＧａＮ層３０２の膜厚は７．５ｎｍとし、Ｓｉのドーピング濃度についても、キャリアがトンネルしやすいように４×１０²⁰ｃｍ^-3と高くした。

最後に、基板温度を１０００℃とし、キャリアガスである水素と、原料であるＴＭＧａとアンモニアと、ｎ型不純物原料ガスであるＳｉＨ₄を反応炉内に供給することで、トンネル接合層１０６上にｎ型ＧａＮ上部層１０７とｎ型ＧａＮコンタクト層１０８を順次積層させた。ｎ型ＧａＮ上部層１０７の膜厚は５０ｎｍとし、ｎ型ＧａＮコンタクト層１０８の膜厚は１０ｎｍとした。ｎ型ＧａＮ上部層１０７及びｎ型ＧａＮコンタクト層１０８におけるＳｉのドーピング濃度はそれぞれ５×１０¹⁸ｃｍ^-3と１×１０¹⁹ｃｍ^-3とした。以上で、ウエハ上への半導体光素子層堆積工程Ｐ２は完了する。

次に、ウエハの加工工程に移る。図４に示すように、半導体光素子パターニング工程Ｐ３においては、図示Ｘ方向及びＹ方向に向かって３×３のマトリックス状にセルＣが配列するようにパターン形成した。まず、周知のフォトリソグラフィプロセスによって、Ｎｉ等のメタルマスクにてセルＣ領域をマスクした。その後、マスクされていない領域をドライエッチングすることにより、ｎ型下部電極層１０２を露出させた（図４）。その後、メタルマスクをウェットエッチングにより除去した。

次に、下部電極層パターニング工程Ｐ４について説明する。まず、図５に示すように、Ｘ方向に向かってｎ型下部電極層１０２がストライプ状を成すように加工し、アンドープＧａＮ層１０１を露出させた。そして、ｎ型下部電極層１０２のＸ方向の端部についても下部電極用パッドＰＬを形成するためにエッチング除去を行った（図５）。この時、半導体光素子パターニング工程Ｐ３と同様に、周知のフォトリソグラフィプロセスとドライエッチングプロセスを用いた。これにより、Ｘ方向に並んだ３つのセルＣはｎ型下部電極層１０２によって電気的に接続された状態となる。また、３本のｎ型下部電極層１０２間は分離され、電気的に絶縁される。

次に、絶縁層形成工程Ｐ５について説明する。まず、フォトレジストをウエハ面内に塗布した。その後、周知のフォトリソグラフィプロセスによって、９個のセルＣのｎ型ＧａＮコンタクト層１０８上にレジストを残した。また、ｎ型下部電極層１０２のＸ方向端部においても一部レジストを残した。そして、ＳｉＯ₂絶縁層４０１をスパッタリングによってウエハ面内に堆積させた。最後に、リフトオフによって、レジスト上に堆積した絶縁層４０１をレジストごと除去すれば、図６に示すように、計１２個の開口部Ｈが形成された絶縁層４０１がパターン形成される。

最後に、電極層形成工程Ｐ６について説明する。まず、絶縁層形成工程Ｐ５同様にフォトレジストをウエハ面内に塗布した。その後、周知のフォトリソグラフィプロセスによって、電極層４０２を形成しない領域にフォトレジストを残した。そして、電極層４０２として、Ｔｉ／Ａｌ／Ａｕの積層膜を真空蒸着により堆積させた。最後に、リフトオフによって、レジスト上に堆積したＴｉ／Ａｌ／Ａｕをレジストごと除去することで、図３に示すように、Ｙ方向にセルＣを連結した３本のストライプ状の上部電極層（図示上端部が上部電極用パッドＰＨ）４０２と、Ｘ方向左端部においてｎ型下部電極層１０２と接続する下部電極用パッドＰＬを形成した。また、上部電極層４０２のセルＣの上面に位置する領域には、セルから光が取り出し可能なように開口部Ｈを再び形成した。そして、半導体−金属接合界面の良好な接触を得る為にアニール処理を施せば、半導体−金属接合界面は低抵抗化する。尚、計１２個の開口部Ｈより露出していたｎ型ＧａＮコンタクト層１０８とｎ型下部電極層１０２はいずれもｎ型層であるから、Ｔｉ／Ａｌ／Ａｕの積層膜と良好なオーミック接合が形成される。以上で３×３セルを集積化した青色発光ダイオードアレイの作製は完了する。

図８には、青色発光ダイオードアレイを用いて作製した１０×１０ドット及び７×２５ドットの青色発光ダイオード照明装置（表示装置）の写真を示している。１つのセルＣが１ドットに対応しており、それぞれ１００個、１７５個のセルＣを同一チップ上に集積化させた。そして、図８（ａ）に示すように、上部電極用パッドＰＨ及び下部電極用パッドＰＬに対して電圧を印加してセルＣに電流を流すことで、１０×１０ドットの青色発光ダイオード照明装置は全ドットを点灯させた。また、図８（ｂ）に示すように、７×２５ドットの青色発光ダイオード照明装置については、「Ｍｅｉｊｏ」の文字を点灯表示させた。１０×１０ドットの青色発光ダイオード照明装置は２５０×２５０μｍ²であり、７×２５ドットの青色発光ダイオード照明装置は１５０×６５０μｍ²であり、通常用いられる青色発光ダイオード１個分とほぼ同じ大きさである。よって、同一チップ上に、高密度で微細なセルＣを集積化しつつ、ドット欠けのない高精細な照明装置が実現できていることがわかる。

次に、本実施例の作用・効果について説明する。

本実施例によれば、導電性の高い半導体から成るストライプ状に形成されたｎ型下部電極層１０２と、ｎ型下部電極層１０２と交差するようにストライプ状に形成された上部電極層４０２との間に、ＧａＩｎＮ五重量子井戸活性層１０３を含む複数の青色発光ダイオード（セル）Ｃを配置させた。このような構成を採れば、従来構造のように、下部電極層１０２とセルＣとのコンタクト領域ＢをセルＣの表面側に設ける必要がなくなり、発光領域Ａを広く確保しつつセルＣを小さくできる。よって、セルＣの微細化及び高集積化に有利である。

また、上部電極層４０２はｎ型ＧａＮ層（ｎ−ＧａＮ）とオーミック接合が可能なＴｉ／Ａｌ／Ａｕの積層メタル層であるから、セルＣの凹凸形状に倣って堆積させやすい。よって、上部電極層４０２の段切れ等の発生を大幅に抑制でき、高い電気的信頼性を確保できる。

また、ＧａＮ基板１００とｎ型下部電極層１０２は、ＧａＩｎＮ五重量子井戸活性層１０３のバンドギャップエネルギーに対応する波長（４６０ｎｍ）に対して透過性を有している。よって、ＧａＮ基板１００側から、ＧａＩｎＮ五重量子井戸活性層１０３のバンドギャップエネルギーに対する波長の光を取り出し可能となる。

また、本実施例によれば、導電性を高めた半導体から成るストライプ状に形成されたｎ型下部電極層１０２上にセルＣを形成し、その上部にｎ型下部電極層１０２と交差するように上部電極層４０１を形成するようにした。従来手法では、下部電極層１０２とセルＣとのコンタクト領域Ｂと上部電極層４０２がいずれもセルＣの表面側にて形成されている。よって、セルＣ間を絶縁する絶縁層４０１だけでなく、両電極層１０２、４０２が交差する領域においても両電極層１０２、４０２間が短絡しないように絶縁層を介在させる必要があった。しかし、本実施例のような作製手法を採れば、ｎ型下部電極層１０２と上部電極層４０２とが交差する領域には、セルＣが介在されるため、両電極層１０２、４０２は物理的及び電気的に分離される。よって、両電極層１０２、４０２間の短絡を防止する絶縁層が不要となり、絶縁層形成工程Ｐ５を１回削減することが可能となる。

また、半導体光素子層堆積工程Ｐ２において、ＧａＩｎＮ五重量子井戸活性層１０３を形成後に、高濃度のＭｇ及びＳｉをそれぞれドーピングしたｐ⁺−ＧａＩｎＮ層３０１とｎ⁺−ＧａＮ層３０２が積層されたトンネル接合層１０６を形成した。これにより、ｐ型層を導電性制御が容易なｎ型層に反転させることが可能となり、トンネル接合層１０６よりも上層領域の低抵抗化が容易となる。

また、開口部Ｈより露出するｎ型下部電極層１０２とｎ型ＧａＮコンタクト層１０８は共にｎ型層である。よって、絶縁層形成工程Ｐ５によりｎ型ＧａＮコンタクト層１０８上に形成された９個の開口部Ｈと、ｎ型下部電極層１０２上に形成された３個の開口部Ｈに対してＴｉ／Ａｌ／Ａｕの積層膜を堆積させることで、オーミック接合を実現しつつ、上部電極層用パッドＰＨ及び下部電極用パッドＰＬを一括して形成することできる。従来のように、両電極用パッドＰＨ、ＰＬを作り分ける必要がなくなるため、電極層形成工程Ｐ６を１回に削減できる。このように、絶縁層形成工程Ｐ５と電極層形成工程Ｐ６を１回ずつ減らすことができるので青色発光ダイオードアレイの作製コストを大幅に低減することが可能となる。

また、本実施例によれば、青色発光ダイオードアレイを具備することで、微細なセルＣを高密度集積化できるので、同一チップ上に高精細な青色発光ダイオード照明装置が得られる。

＜実施例２＞
本発明の実施例２に係るフォトダイオードアレイ（半導体光素子アレイ）を構成するフォトダイオード単体セルＣ（半導体光素子：以下では、単にセルＣと称する）の断面構造を図９に示す。実施例１のセルＣとの相違点は、活性層における量子井戸層とバリア層のペア数と、ＧａＩｎＮ量子井戸層におけるＩｎ組成のみである。

活性層はＧａＩｎＮ量子井戸活性層５０１と、ＧａＮバリア層２０２を交互に９．５ペア積層させたＧａＩｎＮ十重量子井戸活性層５０３とした。ＧａＩｎＮ量子井戸層５０１の膜厚は２．５ｎｍとし、ＧａＮバリア層２０２の膜厚は５ｎｍとした。また、ＧａＩｎＮ量子井戸層５０１におけるＩｎ組成は０．２０とし、受光中心波長は４８０ｎｍとした。活性層の作製方法と、フォトダイオードアレイの作製方法は実施例１と同様であるから詳細な説明は省略する。

実施例２のフォトダイオードアレイは中心波長を４８０ｎｍとする青緑色光に対して感度を有する受光センサとして用いることができる。まず、１チップに１００個のセルＣ（１０×１０のマトリックス配列）を集積化させたフォトダイオードアレイを作製して１０×１０画素の受光センサを構成した。受光センサは、受光面積を大きく取るために基板１００側を入射側とする。そして、上部電極層４０２及びｎ型下部電極層１０２の各パッドＰＨ、ＰＬに対してプロービングし、電流検出可能なＡ／Ｄコンバータ回路に接続する。各セルＣに対して光が入射すると、ＧａＩｎＮ十重量子井戸活性層５０３において、光電変換がなされ、入射光強度に応じた光電流が各パッドＰＨ、ＰＬから出力される。各セルＣからの光電流を一定の時間毎に区切ってそれぞれ検出する。この時、閾値を設けておき、閾値より光電流値が小さい場合は１、閾値より光電流値が大きい場合は０のデジタル信号をＡ／Ｄコンバータ回路より出力させる。そして、各セルＣに対するデジタル信号を取得し、外部モニタに対して、デジタル信号が１の場合は黒色を、０の場合は白色を表示させるようにすれば、１０×１０ドットの白黒画像を表示させることが可能となる。また、光電流の大きさに応じてＡ／Ｄコンバータ回路から階調を有するデジタル信号を出力すれば、外部モニタに対してグレイスケール表示させることも可能である。このような形態を採れば、フォトダイオードアレイを監視向けのイメージセンサとして使用することが可能となる。

本発明によれば、少ない作製工程で、セルＣが小さく、高密度集積化に有利な半導体光素子アレイとそれを用いた表示装置の実現可能となる。

＜他の実施例＞
本発明は上記記述及び図面によって説明した実施例に限定されるものではなく、例えば次のような実施例も本発明の技術的範囲に含まれる。
（１）上記実施例では、基板にサファイア上ＧａＮ基板を用いたが、これに限らず、ＳｉＣ上ＧａＮ基板や、ＺｎＯ上ＧａＮ基板、ＡｌＮ基板、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＧａＮ自立基板等を用いても良い。
（２）上記実施例では、活性層に窒化物半導体結晶を用いたが、これに限らず、ＧａＡｓやＧａＰなどのＩＩＩ−Ｖ族化合物半導体結晶やその他の直接遷移型半導体結晶を用いても良い。
（３）上記実施例では、ｎ型、ｐ型不純物にそれぞれＳｉ、Ｍｇを用いたが、これに限らず、ＧｅやＺｎ、Ｂｅ等であっても良い。
（４）上記実施例では、活性層にＧａＩｎＮ五重量子井戸層、ＧａＩｎＮ十重量子井戸層を用いたが、これに限らず、発光及び受光させたい光の波長に応じて、Ａｌを含む窒化物結晶層を用いても良いし、窒化物以外のＩＩＩ−Ｖ族化合物半導体結晶を用いても良い。また、活性層のペア数には制限はない。
（５）上記実施例では、下部電極層をｎ型としたが、これに限らず、ｐ型であっても良い。
（６）上記実施例では、上部電極層と上部電極用パッド及び下部電極用パッドを一括で形成したが、作り分けても良い。その際はトンネル接合層を用いなくても良い。
（７）上記実施例では、半導体光素子として青色発光ダイオードとフォトダイオードを例示したが、レーザダイオードや面発光レーザなどの発光デバイス、フォトダイオード以外の受光デバイスであっても良い。
（８）上記実施例では、同一基板上に半導体光素子を集積化させて表示装置を構成したが、基板を複数個並べて構成しても良い。
（９）上記実施例では、トンネル接合層を活性層上部に形成したが、これに限らず、形成しなくても良い。
（１０）上記実施例では、上部電極層にＴｉ／Ａｌ／Ａｕの積層膜を用いたが、これに限らず、上部電極層と接触する半導体材料とオーミック接合が形成できる金属層であれば、材料に制限はない。
（１１）上記実施例では、下部電極層のみを半導体材料にて形成したが、上部電極層を半導体材料にて形成しても良い。
（１２）上記実施例では、絶縁層にＳｉＯ₂を用いたが、これに限らず、ＰＳＧ（リンガラス）やＢＳＧ（ホウ素ガラス）、ＳｉＮ（窒化シリコン）などを用いても良い。
（１３）上記実施例では、半導体光素子を一方向に同一周期で配列させたが、これに限らず、千鳥状に配列させたり、配列のピッチを変更しても構わない。
（１４）上記実施例では、半導体素子のセルサイズをすべて同じにしたが、これに限らず、異なっていても構わない。
（１５）上記実施例では、絶縁層や電極層のパターニングにリフトオフを用いたが、これに限らず、ドライエッチングやウェットエッチングを用いても構わない。
（１６）上記実施例では、下部電極層及び半導体光素子層をＭＯＣＶＤ法により成膜したが、これに限らず、ＨＶＰＥ法やＭＢＥ法、スパッタリング法等で成膜しても良い。

１００…ＧａＮ基板（基板）
１０２…ｎ型下部電極層（下部電極層）
１０３…ＧａＩｎＮ五重量子井戸活性層（活性層）
１０６…トンネル接合層
１０３〜１０８、２０１、２０２、５０１…半導体光素子層
（１０４…ｐ型ＡｌＧａＮ層、１０５…ｐ型ＧａＮ層、１０６…トンネル接合層、１０７…ｎ型ＧａＮ上部層、１０８…ｎ型ＧａＮコンタクト層、２０１、５０１…ＧａＩｎＮ量子井戸活性層、２０２…ＧａＮバリア層）
３０１…ｐ⁺−ＧａＩｎＮ層（ｐ型層）
３０２…ｎ⁺−ＧａＮ層（ｎ型層）
４０１…絶縁層
４０２…上部電極層、電極層
５０３…ＧａＩｎＮ十重量子井戸活性層（活性層）
ＰＬ…下部電極用パッド
ＰＨ…上部電極用パッド
Ｃ…セル（半導体光素子）
Ｈ…開口部

Claims (9)

1. 基板と、
   前記基板上に成長させた導電性の高い半導体からなり、一方向に向かってストライプ状にパターニングされた複数の下部電極層と、
   活性層を含んでおり、前記各下部電極層上に並んで配置された複数の半導体光素子と、
   前記下部電極層と交差する方向にパターニングされ、そのストライプ方向に並んだ複数の前記半導体光素子を連結し、かつ、その上面の一部を露出させるように開口部を有する上部電極層とを備えていることを特徴とする半導体光素子アレイ。
2. 前記下部電極層にはｎ型不純物がドーピングされていることを特徴とする請求項１に記載の半導体光素子アレイ。
3. 前記上部電極層は金属層であることを特徴とする請求項１又は請求項２に記載に半導体光素子アレイ。
4. 前記基板と前記下部電極層は、前記活性層のバンドギャップエネルギーに対応する波長に対して透過性を有していることを特徴とする請求項１から請求項３の何れか１項に記載の半導体光素子アレイ。
5. 基板上に導電性の高い半導体からなる下部電極層を結晶成長させる下部電極層堆積工程と、
   前記下部電極層上に、活性層を含む半導体光素子層を結晶成長させる半導体光素子層堆積工程と、
   前記半導体光素子層をマトリックス状にパターニングして、複数の半導体光素子を露出させる半導体光素子パターニング工程と、
   前記下部電極層を一方向にストライプ状にパターニングして、前記下部電極層間を電気的に分離させる下部電極層パターニング工程と、
   前記下部電極層と前記半導体光素子上に複数個の開口部を形成しつつ絶縁層を堆積させる絶縁層形成工程と、
   前記下部電極層と交差する方向に上部電極層をストライプ状に堆積させて、前記半導体光素子上を電気的に連結させる電極層形成工程とを備えていることを特徴とする半導体光素子アレイの作製方法。
6. 前記半導体光素子層堆積工程は、前記活性層を形成後に、高濃度のｐ型不純物及びｎ型不純物をそれぞれドーピングしたｐ型層とｎ型層が積層されたトンネル接合層を形成させるトンネル接合層堆積工程を含んでいることを特徴とする請求項５に記載の半導体光素子アレイの作製方法。
7. 前記下部電極層にはｎ型不純物をドーピングさせることを特徴とする請求項５又は請求項６に記載の半導体光素子アレイの作製方法。
8. 前記下部電極層と前記トンネル接合層の上層とは同じ伝導型を有する同型層であり、
   前記絶縁層形成工程により形成された前記開口部に対して、１回の前記電極層形成工程によって前記同型層とオーミック接合が形成可能な電極層を堆積させることで、下部電極用パッドと前記上部電極層及び上部電極用パッドとを一括で形成させることを特徴とする請求項６に記載の半導体光素子アレイの作製方法。
9. 請求項１から請求項４の何れか１項に記載の半導体光素子アレイを具備し、前記下部電極層から前記上部電極層に対して電圧を印加することで、複数の前記半導体光素子を発光表示させることを特徴とする表示装置。