WO2006054543A1 - 窒素化合物系半導体装置およびその製造方法 - Google Patents

窒素化合物系半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2006054543A1
WO2006054543A1 PCT/JP2005/020927 JP2005020927W WO2006054543A1 WO 2006054543 A1 WO2006054543 A1 WO 2006054543A1 JP 2005020927 W JP2005020927 W JP 2005020927W WO 2006054543 A1 WO2006054543 A1 WO 2006054543A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitrogen compound
main surface
compound semiconductor
substrate
Prior art date
Application number
PCT/JP2005/020927
Other languages
English (en)
French (fr)
Inventor
Toshitaka Shimamoto
Yasutoshi Kawaguchi
Yoshiaki Hasegawa
Akihiko Ishibashi
Isao Kidoguchi
Toshiya Yokogawa
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US10/597,575 priority Critical patent/US7704860B2/en
Priority to JP2006517879A priority patent/JP4880456B2/ja
Publication of WO2006054543A1 publication Critical patent/WO2006054543A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes

Definitions

  • the present invention relates to a nitrogen compound semiconductor device such as a semiconductor laser that can be used for optical information processing and a display, and a method for manufacturing the same.
  • ⁇ —V group nitrogen compound semiconductor materials such as gallium nitride (GaN) (Al Ga In)
  • N (0 ⁇ x ⁇ l, 0 ⁇ y ⁇ l) is a blue-violet semiconductor laser that is a key device for achieving ultra-high-density recording with optical disc devices, and has reached a practical level. It's getting on. Increasing the output of a blue-violet semiconductor laser is an indispensable technology not only for enabling high-speed writing on optical discs but also for developing new technical fields such as application to laser displays.
  • a conventional example of a blue-violet semiconductor laser is disclosed in Non-Patent Document 1, for example.
  • GaN substrate has been considered promising as a substrate necessary for manufacturing a nitrogen compound semiconductor device. This is because the GaN substrate is superior in crystal lattice matching and heat dissipation compared to the sapphire substrate conventionally used. Another advantage is that the GaN substrate is conductive while the sapphire substrate is an insulator. In other words, it is possible to adopt a structure in which an electrode is also formed on the back side of the GaN substrate and current flows in the direction across the GaN substrate. If an electrode is formed on the back side of a conductive GaN substrate, the size (chip area) of each semiconductor device can be reduced. If the chip area is reduced, a chip that can be fabricated from a single wafer. This increases the total number of production costs, which can reduce manufacturing costs.
  • the GaN substrate is manufactured as follows, for example. First, a GaN single layer film is grown on a sapphire substrate by the MOVPE method. Then, a GaN thick film is grown on the GaN single layer film by a method such as hydride VPE (HVPE), and then the sapphire substrate is peeled off.
  • HVPE hydride VPE
  • the GaN substrate thus obtained has dislocations of about 5 X 10 7 cm 2 (edge dislocations, spirals). Dislocations, mixed dislocations). With this dislocation density, it is difficult to obtain a highly reliable semiconductor laser. In addition, pits and hillocks are present on the outermost surface of a GaN substrate manufactured by a method such as HVPE, and as a result, irregularities of about 0.1 mm may occur. Concavities and convexities on the main surface of the GaN substrate become obstacles such as photolithography, and reduce the manufacturing yield of devices.
  • ELO selective lateral growth
  • a GaN substrate 1001 is prepared, and its main surface is made of SiO.
  • a mask layer 1003 is formed.
  • the mask layer 1003 is formed with a stripe-shaped opening that selectively exposes a region functioning as a seed for crystal growth in the main surface of the substrate.
  • n-GaN layer 1002 is grown from each opening of the mask layer 1003.
  • other crystal GaN may also be deposited on the mask layer 1003, which employs a condition that makes it difficult for the GaN crystal to grow on the mask layer 1003.
  • the GaN substrate 1001 usually has n-type conductivity, and monosilane (SiH) or disilane (SiH) is formed on the GaN substrate together with a gallium nitride source gas.
  • a GaN layer 1002 having n-type conductivity is formed.
  • FIG. 12 (c) when the growth of the n-GaN layer 1002 is continued, as shown in FIG. 12 (d), adjacent n-GaN layers 1002 are combined to form one layer. Will do.
  • the n-GaN layer 1002 formed by the above method includes a region in which the dislocation density is reduced to 7 ⁇ 10 5 cm- 2 or less. If the device structure is formed above the region with few dislocations, the reliability can be improved. However, when polycrystalline GaN is deposited on the mask layer 1003 as shown in FIG. 12 (b), a crystalline degradation region 1004 is formed as shown in FIG. 12 (c).
  • Patent Document 1 discloses a semiconductor device in which a mask layer is formed in a stripe-shaped recess and an air gap is provided thereon in order to further reduce the dislocation density.
  • FIG. 13 shows a structure including an n-GaN substrate 101 having a recess covered with a mask layer 103 and an n-GaN layer 103 grown from a striped ridge portion.
  • the n-GaN layer 103 includes a low dislocation region 104 with a relatively low dislocation density and a high dislocation region 105 with a relatively high dislocation density.
  • the ridge stripe 106 that defines the current injection region and the like is disposed on the low dislocation region 104 in the n-GaN layer 102.
  • Non-Patent Document 1 Japanese Journal of Applied Physics (jpn.J.Appl.Phys.), No. 39, p. L648 (2000)
  • Patent Document 1 Japanese Patent Laid-Open No. 2002-9004
  • the present invention has been made in view of the above circumstances, and a main object of the present invention is to provide a highly reliable nitrogen compound semiconductor device with high yield.
  • the nitrogen compound semiconductor device of the present invention includes a substrate structure having conductivity and the substrate.
  • a nitrogen compound semiconductor device comprising a semiconductor multilayer structure supported by a structure, wherein the main surface of the substrate structure is at least one vertical functioning as a seed crystal for vertical growth of the nitrogen compound semiconductor. And a plurality of lateral growth regions that allow lateral growth of the nitride compound semiconductor grown on the vertical growth region, and a first parallel to the main surface of the substrate structure.
  • the semiconductor multilayer structure is formed of Al Ga In N (x2) grown from the longitudinal growth region on the main surface of the substrate structure.
  • N 1, x3 ⁇ 0, y3 ⁇ 0, z3 ⁇ 0
  • the semiconductor stacked structure includes Al Ga In grown from the vertical growth region in the main surface of the substrate structure.
  • the longitudinal growth region and the lateral growth region on the main surface of the substrate structure extend in a stripe shape in a direction perpendicular to the first direction.
  • the vertical growth region in the main surface of the substrate structure is defined by a stripe-shaped ridge portion existing in the main surface of the substrate structure.
  • a mask layer is further provided to cover the main surface of the substrate structure, and the mask layer is provided with at least one stripe-shaped opening provided at a position corresponding to the longitudinal growth region. And a mask portion provided at a position corresponding to the lateral growth region.
  • the area of the opening of the mask layer is the mask layer mass. It is larger than 1.0 times the area of the corner.
  • the semiconductor multilayer structure includes an active layer having a band gap smaller than that of the Al Ga In N crystal x2 y2 z2 layer, and carriers are injected into a part of the active layer.
  • a current confinement structure is further provided.
  • the current confinement structure is located immediately above the lateral growth region in the main surface of the substrate structure.
  • the Al Ga In N layer has a molar ratio of each constituent element x3 x3 y3 z3
  • Y3, and z3 have a structure that varies in the layer thickness direction.
  • the Al Ga In N layer has a multilayer structure.
  • a method for manufacturing a nitrogen compound semiconductor device includes a plurality of vertical growth regions functioning as seed crystals for vertical growth of a nitrogen compound semiconductor, and a nitrogen compound semiconductor grown on the vertical growth region.
  • a substrate structure having a plurality of lateral growth regions that enable lateral growth of the substrate structure on the main surface, each vertical growth region in a first direction parallel to the main surface of the substrate structure A substrate structure that satisfies the relationship X / Y> 1.0, where X is the size of X and Y is the size of each lateral growth region in the first direction, and the substrate structure
  • a method of manufacturing a nitrogen compound semiconductor device comprising a step (i) of growing a nitrogen compound semiconductor layer on a main surface of an object.
  • the step (B) includes Al Ga I x2 functioning as the nitrogen compound semiconductor layer.
  • y2 n N (x2 + y 2 + z2 1, x2 ⁇ 0, y2 ⁇ 0, z2 ⁇ 0)
  • the crystal layer is the principal surface z2 of the substrate structure
  • a step of growing the longitudinal growth region force in the step is
  • a step of preparing a wafer formed from a crystal as a substrate body (a 1), and Al Ga In N (x3 + whose surface functions as the main surface of the substrate structure) y3 + z3 x3 y3 z3
  • N (x2 + y2 + z2 l, x2 ⁇ 0, y2 ⁇ 0, z2 ⁇ 0) crystal layer on the main surface of the substrate structure
  • the longitudinal growth region and the lateral growth region on the main surface of the substrate structure extend in a stripe shape in a direction perpendicular to the first direction. .
  • the vertical growth region in the main surface of the substrate structure is defined by a striped ridge portion existing in the main surface of the substrate structure.
  • the step (A) includes a step of covering a main surface of the substrate structure with a resist mask having a pattern defining the vertical growth region, and the substrate structure. And selectively etching a portion of the main surface of the object that is covered with the resist mask.
  • the semiconductor device further includes a mask layer covering the main surface of the substrate structure, and the mask layer is at least one stripe-shaped opening provided at a position corresponding to the vertical growth region. And a mask portion provided at a position corresponding to the lateral growth region.
  • the total area of the openings of the mask layer is greater than 1.0 times the area of the mask portion of the mask layer.
  • the method includes a step (C) of forming a semiconductor multilayer structure having the nitrogen compound semiconductor layer and another semiconductor layer stacked on the nitrogen compound semiconductor layer, In step (C), x2 y2 z2 smaller than the band gap of the Al Ga In N crystal layer.
  • the step (c2) includes a step of disposing the current confinement structure immediately above the lateral growth region in the main surface of the substrate structure.
  • the step (a2) includes each x3 y3 z3 in the Al Ga In N layer.
  • the AlGaInN layer has a multilayer structure.
  • the step (a2) includes the step of growing the AlGaInN layer x3 y3 z3
  • the step of changing the growth temperature is included.
  • At least one of X and Y changes according to the position on the main surface of the substrate structure in the wafer state.
  • the present invention since the electrical resistance to the current flowing across the substrate main surface is reduced, the reliability and manufacturing yield of the nitrogen compound semiconductor device manufactured using the selective lateral growth method can be reduced. Can be improved.
  • FIG. 1 is a cross-sectional view showing a first embodiment of a nitrogen compound semiconductor device according to the present invention.
  • FIG. 2 is a plan view showing an n-GaN substrate 101 in the semiconductor device of FIG. 1, and (b) is a cross-sectional view taken along the line BB ′.
  • FIG. 3 (a) to (d) are process cross sections showing a growth method of the n-GaN layer 102 in FIG.
  • FIG. 4 (a) is a graph showing the relationship between the width X of the seed part and the voltage. (B) and (c)
  • 6 is a graph showing the relationship between ⁇ / ⁇ Y and voltage.
  • FIG. 5 is a cross-sectional view showing an improved example of the semiconductor device of FIG.
  • FIG. 6 is a cross-sectional view showing a second embodiment of the nitrogen compound semiconductor device according to the present invention.
  • FIG. 7 is a cross-sectional view showing an improved example of the semiconductor device of FIG.
  • FIG. 8 is a cross-sectional view showing a third embodiment of the nitrogen compound semiconductor device according to the present invention.
  • FIG. 9 is a cross-sectional view showing an improved example of the semiconductor device shown in FIG.
  • FIG. 10 is a cross-sectional view showing another improved example of the semiconductor device shown in FIG.
  • FIG. 11 is a cross-sectional view showing a fourth embodiment of the nitrogen compound semiconductor device according to the present invention.
  • FIG. 12 (a) Force and (d) are process cross-sectional views showing conventional selective lateral growth.
  • FIG. 13 is a cross-sectional view of a main part of a conventional semiconductor laser having an air gap manufactured by using selective lateral growth.
  • GaN layer low carrier concentration
  • GaN layer (high carrier concentration)
  • the ability to grow a nitrogen compound semiconductor using the MOVPE method is not limited to MOVPE, and the crystal growth method that can be used in the present invention (hydride vapor phase growth method (Known nitrogen compound semiconductor growth methods including H-VPE method and molecular beam epitaxy method (MBE method) can be widely used.
  • FIG. 1 schematically shows a cross section of the nitrogen compound semiconductor device according to the present embodiment.
  • the semiconductor device in FIG. 1 includes a GaN substrate 101 having a plurality of stripe-shaped ridge portions formed on the main surface, and an n-GaN layer 102 grown on the GaN substrate 101.
  • a nitrogen compound semiconductor layer is usually stacked on the n-GaN layer 102 as well.
  • a gate insulating film and a wiring structure are formed on the n-GaN layer 102.
  • FIG. 2 (a) is a top view showing the main surface of the GaN substrate 101 in the nitride compound semiconductor device, and FIG. FIG.
  • the upper surface of the ridge formed on the main surface of the GaN substrate 101 is a “vertical growth region” that functions as a seed crystal (seed) for vertical growth of a nitrogen compound semiconductor.
  • the recess is a “lateral growth region” that enables the lateral growth of the nitrogen compound semiconductor grown from the upper surface (vertical growth region) of the ridge portion. As shown in FIG.
  • the vertical growth regions and the horizontal growth regions in the present embodiment are alternately and periodically arranged in the direction of arrow A (first direction) parallel to the main surface of the substrate. ing. Both end portions 101a and 101b of the GaN substrate 101 are surfaces formed by cutting or cleaving the GaN wafer.
  • both end portions 101a of the GaN substrate 101 The size of the “vertical growth region” or “longitudinal growth region” located at 101b is usually the “vertical growth region” or “vertical growth region” located at a region other than both ends 1 Ola and 101b of the GaN substrate 101. It becomes smaller than the size of the “direction growth region”.
  • each vertical growth region in the direction of the arrow A is X
  • the size of each horizontal growth region in the first direction is Y
  • the sum of the sizes X of a plurality of vertical growth regions in one semiconductor device is expressed as ⁇
  • the sum of the sizes Y of a plurality of lateral growth regions in one semiconductor device is expressed as ⁇ .
  • the main surface of the n-GaN substrate 101 is processed so that a relationship of ⁇ X / ⁇ Y> 1.0 is established.
  • the vertical growth region and the horizontal growth region extend in stripes in the direction perpendicular to the first direction (second direction). May be called.
  • the uneven structure on the main surface of the n-GaN substrate 101 as shown in FIG. 2 can be formed by a known photolithography and etching technique.
  • an n-GaN substrate 101 having a substantially flat main surface is prepared, and the main surface of the n-GaN substrate 101 is covered with a resist layer.
  • a development process is performed to form a resist mask (not shown) having a stripe-shaped opening.
  • the recess shown in FIG. 2 is formed in the n-GaN substrate 10. Formed on the main surface of 1. Thereafter, the resist mask is removed.
  • the main surface of the n-GaN substrate 101 in this embodiment is a (0001) plane.
  • the resist mask pattern is set so that the width of the recess (size in the first direction) Y is about 10 / ⁇ ⁇ and the width of the ridge (size in the first direction) is about 7 ⁇ m. It prescribes.
  • a SiN layer is deposited on the main surface of the substrate by plasma CVD. Thereafter, a resist for flattening is deposited on the substrate 101 covered with the SiN layer. Subsequently, the resist and SiN layer are etched back until the top surface of the n-type GaN substrate 101 (upper surface of the ridge portion) is exposed, thereby forming the mask layer 103 having SiN layer force only in the recesses. Thereafter, the remaining resist is removed with an organic solvent or the like.
  • the mask layer 103 functions as a selective growth mask in the selective lateral growth process of the nitrogen compound semiconductor described below. For this reason, it is preferable that the mask layer 103 has a material force on the surface thereof that hardly causes growth of the nitrogen compound semiconductor.
  • the n-type G is removed from the upper surface (seed portion) of the ridge portion at 1050 ° C. by the MOVPE method.
  • aN layer 102 is grown.
  • SiH is used as an n-type dopant.
  • the N layer 102 grows in the vertical direction (perpendicular to the main surface of the substrate) on the ridge portion, and grows in the direction parallel to the main surface of the substrate (lateral direction), above the recess where the mask layer 103 exists. It extends to.
  • the GaN crystal in which the upper surface force of the ridge portion has grown also comes into contact with the GaN crystal in which the upper surface force of the adjacent ridge portion has also grown, and as a whole, one n-GaN layer 102 is formed That's it.
  • the n-GaN substrate 101 in which the main surface is covered with the n-GaN layer 102 has a plurality of air formed by the recesses on the main surface of the substrate and the n-GaN layer 102. It has a gap.
  • the air gaps are arranged in a stripe shape along the direction in which the stripe ridge portion extends.
  • each n-GaN crystal grown by each ridge force is an abbreviation of an air gap. They are united at the center position.
  • the growth rate in the a-axis direction (horizontal direction) and the c-axis direction (vertical direction) of the crystal are adjusted by adjusting the impurity concentration doped in the GaN crystal. It is possible to control.
  • the n-GaN layer 102 includes a low dislocation region 104 with a relatively low dislocation density and a high dislocation region 105 with a relatively high dislocation density.
  • the high dislocation region 105 is located on the ridge portion of the main surface of the substrate, and the low dislocation region 104 is located on the air gap.
  • polycrystalline GaN 107 grown on the mask layer 103 may exist.
  • a condition in which a nitride compound semiconductor crystal is difficult to grow on the mask layer 103 is adopted, but the polycrystalline GaN 107 is partially formed. Sometimes. If the growth rate of such polycrystalline GaN 107 is low, or if the depth of the recess in the main surface of the substrate is sufficiently large, the formation of the n-GaN layer 102 is not inhibited by the polycrystalline GaN 107.
  • a ridge stripe 106 force is placed on the low dislocation region 104 in the n-GaN layer 102.
  • the ridge stripe 106 is a semiconductor region having a low dislocation density and excellent crystallinity similar to the low dislocation region 104 that is the base, and the ridge stripe 106 is required to have particularly excellent crystallinity. Used as an active region of a semiconductor device.
  • FIGS. 3 (a) to 3 (d) the growth of the n-GaN layer 102 will be described in more detail with reference to FIGS. 3 (a) to 3 (d).
  • 3 (a) to 3 (d) only the portion of the wafer-like substrate that is finally used in the semiconductor device of FIG. 1 is shown.
  • an n ⁇ GaN substrate 101 in which a concave portion is formed on the main surface and the bottom and side surfaces of the concave portion are covered with a mask layer 103 is prepared, and the chamber of the MOVPE apparatus is prepared. Insert inside.
  • the n-GaN substrate 101 shown in FIG. 3 (a) corresponds to the n-GaN substrate 101 shown in FIG. 2 (a).
  • the main surface of the n-GaN substrate 101 is subjected to a heat treatment (thermal cleaning) of about 500 to L: 100 ° C.
  • This heat treatment is performed, for example, at 750 ° C for 1 minute or longer, preferably 5 minutes or longer.
  • gases containing nitrogen atoms (N) N, NH, hydrazine
  • the n-GaN layer 102 is formed on the ridge portion by a MOVPE method at a temperature of about 1050 ° C. To grow selectively.
  • FIG. 3 (b) shows the n-GaN layer 102 being grown.
  • the n-GaN crystal grown on each ridge has a stripe shape, and they are not connected to form a single layer.
  • FIG. 3 (c) when the growth of the n-GaN crystal is further continued, one n-GaN layer 102 can be formed as shown in FIG. 3 (d). .
  • the n-GaN crystal 102 was grown by the MOVPE method on the n-GaN substrate 101 in which the ridge portion or the recess shown in FIG. 3 (a) was formed, it was covered with the mask layer 103. GaN epitaxial growth does not occur in the region, and selective epitaxial growth proceeds on the ridge portion (seed portion) of the n-GaN substrate 101 exposed through the opening of the mask layer 103.
  • the crystal plane functioning as the seed portion is the same (0001) plane as the main surface of the substrate, and each has a stripe shape having a width of about 7 ⁇ m.
  • polycrystalline GaN 107 may be deposited on the mask layer 103 in the recess as shown in FIG. 3 (b).
  • the polycrystalline GaN 107 grows on the mask layer 103 from that point. It becomes easy.
  • the ridge top force does not adversely affect the crystallinity of the n-GaN crystal 102 grown in the lateral direction. .
  • the depth of the recess is preferably set to 500 nm or more.
  • the dislocation density in the currently available n-GaN substrate 101 is about 5 X 10 6 cm 2.
  • the portion of the n-GaN layer 102 formed by lateral growth (lateral growth) is The dislocation density can be reduced by an order of magnitude or more compared to the dislocation density of the substrate. As a result, the reliability of the formed semiconductor device can be greatly improved.
  • FIGS. 3A to 3D it is possible to reduce the influence of scratches existing on the main surface of the n-GaN substrate 101. On the main surface of the n—GaN substrate 101, a large number of scratches (depth: about several tens of nm) due to polishing usually exist randomly.
  • the GaN crystal layer is greatly swelled due to the effect of scratches.
  • the GaN crystal grown in that part is not affected by scratches.
  • the ridge portion is easily affected by the unevenness present on the main surface of the substrate, but the lateral growth (lateral growth) portion is susceptible to such influence. Due to these effects, the method shown in FIGS. 3 (a) to 3 (d) can greatly improve the flatness of the GaN crystal surface.
  • ⁇ ⁇ is set to be larger than 1.0, preferably larger than 2.0, and more preferably larger than 3. The effect obtained by this will be described below.
  • FIGS. 4 (a) to (c) 4A is a graph showing the relationship between the width X of the seed portion and the voltage
  • FIGS. 4B and 4C are graphs showing the relationship between ⁇ ⁇ and the voltage.
  • the difference between Figure 4 (b) and Figure 4 (c) is the scale and range of the horizontal axis.
  • the width X of the seed portion (vertical growth region) for crystal growth is increased on the main surface of the n-GaN substrate 101, and the recesses (lateral growth region) are formed.
  • the applied voltage required to obtain the same current can be reduced. This is because as ⁇ Z ⁇ Y increases, the area of the substrate main surface where current can flow in the vertical direction increases. When the area of the current flowing region increases, the resistance decreases, so that the applied voltage required when a current of the same magnitude flows between the electrodes can be reduced.
  • the seed portion width should be set to 6 m or more. That's fine. If this increase in voltage is 0.01 V or less, a decrease in the reliability of the semiconductor laser can be avoided.
  • the width (wing width) of each laterally grown portion in the n-GaN layer 102 is desirably 6 m or more. Therefore, when the laterally grown portion is formed symmetrically, it is preferable to set the width Y of the recess to about 12 m. However, if the asymmetric lateral growth as shown in Fig. 5 is executed, the width of one lateral growth portion can be effectively expanded, so the width of the recess can be reduced without reducing the wing width. Is possible.
  • ⁇ ⁇ has such a large value as to be included in the range of 30 or less greater than 1.0. According to the study by the present inventor, ⁇ ⁇ is more preferably set to 2 or more, and more preferably set to 3 or more.
  • ⁇ ⁇ 6 or more (for example, 9 or more). be able to. As shown in FIG. 4 (c), it is preferable to increase ⁇ because the applied voltage can be lowered.
  • the GaN substrate 101 which is the same kind (homo) material as the n-GaN layer 102, is used, so that almost no stress (strain) is generated between them. That is, even if lateral growth is performed to partially reduce the dislocation density, the amount of dislocations generated in the vertical growth region that wraps around the low dislocations on the lateral growth region can be greatly reduced. In particular, since the dislocation density of the GaN substrate 101 used in this embodiment is reduced to 10 7 cm 2 or less, the dislocation wraparound to the low dislocation region can be greatly reduced. For this reason, it is possible to form the air gap portion only in a unique region directly under the region where the current confinement structure is to be formed.
  • an n-GaN substrate is used as a substrate structure that supports the semiconductor stacked structure.
  • Al Ga In N (xl) is used as a substrate structure that supports the semiconductor stacked structure.
  • It may be a crystalline layer.
  • the mask layer 103 covers both the bottom surface and the side surface of the recess, but may cover only the bottom surface of the recess. Further, the mask layer may be formed using another dielectric or amorphous insulator instead of SiN. For example, SiO, SiON, Al O, AIO
  • the present invention is effective even when a substrate having the conventional configuration described with reference to FIG. 12 is used. That is, even in the substrate shown in FIG. 12, by setting ⁇ ⁇ to be larger than 1.0, preferably larger than 2.0, and more preferably larger than 3, the resistance when current crosses the main surface of the substrate. The effect which can reduce is acquired.
  • FIG. 6 schematically shows a cross-sectional structure of the nitrogen compound semiconductor laser according to the present embodiment.
  • the semiconductor laser shown in the figure has a concave portion extending in a stripe shape formed on the main surface.
  • a GaN substrate 101 and a semiconductor multilayer structure grown on the GaN substrate 101 are provided.
  • the lowest layer of the semiconductor multilayer structure is an n-GaN layer 102 grown on an n-GaN substrate 101.
  • the n-GaN substrate 101 and the n-GaN layer 102 in this embodiment are manufactured in the same manner as the n-GaN substrate 101 and the n-GaN layer 102 in Embodiment 1 described above.
  • the semiconductor stacked structure described above includes an n-AlGaN type GaN superlattice contact layer 201, an n- AlGaN type GaN superlattice cladding layer 202, an n-GaN light guide layer 203, an n-GaN layer 102, Multi-quantum well (MQW) active layer 204, p-GaN optical guide layer 205, p-AlGaN type GaN cladding layer 206, and p-GaN contact layer 207 are stacked in this order. .
  • These nitrogen compound semiconductor layers are preferably grown by the MOVPE method.
  • the p-GaN contact layer 207 and the p-AlGaN type GaN cladding layer 206 are processed so as to form a ridge stripe.
  • the width of the ridge stripe (stripe width) is moderate.
  • the upper surface of the semiconductor multilayer structure is covered with an insulating film 209 having a stripe-shaped opening located on the ridge stripe.
  • a part of the upper surface of the p-GaN contact layer 207 is in contact with the p-electrode 208 through the opening of the insulating film 209.
  • An n electrode 210 is provided on the back surface of the n-GaN substrate 101.
  • the shape and position of the opening of the insulating film 209 define the current (carrier) injection region of the active layer 204.
  • the opening of the insulating film 209 is disposed immediately above the low dislocation region in the n-GaN layer 102. For this reason, when a predetermined level of voltage is applied between the p-electrode 208 and the n-electrode 210, the carriers injected from the electrodes 208 and 210 are the recesses (air gaps) in the main surface of the substrate in the MQW active layer 204. Will flow selectively in the region located directly above the.
  • the portion located immediately above the recess (air gap) on the main surface of the substrate has a lower density of dislocations and defects than the other portions.
  • the ridge stripe is preferably arranged so as to avoid the void (combined material) 211 of the merged portion in the n-GaN layer 102 even immediately above the air gap. As shown in FIG. 6, a dislocation runs from the void 211 toward the top.
  • a gain is generated in the MQW active layer 204, and laser oscillation occurs in a wavelength region around 400 nm.
  • one recess is disposed below the current confinement structure, and ⁇ 7 ⁇ ⁇ is set within a range of 1.0 to 30.
  • the size XI + X2 shown in Fig. 6 is set to about 120 to 400 ⁇ m
  • the dislocation density in the semiconductor located on the air gap is reduced by one digit or more than the dislocation density existing in the GaN substrate 101, and the scratch existing on the main surface of the GaN substrate 101 is also reduced.
  • the effect of scratches can be greatly reduced.
  • the nitrogen compound semiconductor device is a semiconductor laser having a current confinement structure such as a ridge stripe, but the present invention is not limited to this, and does not require a current confinement structure, and emits light. It can be a diode (LED). Even in the case of a light emitting diode, by setting the size of the air gap portion (concave portion) to be relatively small, an effect of reducing the overall electric resistance when a current is passed across the substrate main surface can be obtained.
  • the force p electrode 208 and the n electrode 210 are arranged on different sides of the substrate 101 as shown in FIG. May be arranged on the same side (substrate main surface side).
  • the conventional ELO method it was necessary to form a thick film in order to reduce the electrical resistance against the current flowing in the direction parallel to the main surface of the substrate.
  • the electrical resistance to the current flowing in the lateral direction also decreases as a whole, so that the crystal growth time required for forming the thick film can be shortened, and the manufacturing throughput is improved.
  • the n-electrode is provided on the back surface of the substrate 101, it is not necessary to provide it on the entire back surface, and may be provided on a part of the back surface as shown in FIG.
  • the bonding portion 211 of the n-GaN layer 102 formed by lateral growth, and dislocations are easily formed in the vicinity of the bonding portion 211.
  • leakage current is likely to occur in the coupling portion 211 and its vicinity. Therefore, in order to reduce the threshold current of the semiconductor laser and improve long-term reliability, it is preferable to employ a structure in which no current flows through the coupling portion 211.
  • the n-electrode 210 is arranged on the same side as the current confinement structure such as a ridge stripe with respect to the coupling portion 211. By doing so, it is possible to prevent the current path from crossing the dislocation existing in the vicinity of the coupling portion 211.
  • the configuration of this embodiment is different from the configuration shown in FIG. 1 in that a GaN layer 801 (thickness 1 / z m) is provided on the surface of the n-GaN substrate 101 in this embodiment. Specifically, after a GaN layer 801 is grown on the main surface of the n-GaN substrate 101, stripe ridges are formed on the main surface of the substrate by the method described in the first embodiment.
  • the width X of the ridge portion (convex portion with resist) is set to about 20 ⁇ m, and the width Y of the concave portion is set to about 5 m.
  • the bottom and side surfaces of the recess are covered with a mask layer 103 made of SiO deposited by ECR sputtering or thermal CV D !.
  • ⁇ ⁇ is set to about 8.
  • the n-GaN substrate 101 On the main surface of the n-GaN substrate 101, as described above, scratch damage generated during polishing is present. On the main surface of the GaN substrate, there is also a variation in crystal orientation that occurs when the GaN substrate itself is manufactured in addition to surface damage caused by polishing. For this reason, when the GaN layer is epitaxially grown directly on the GaN substrate, the surface flatness and morphology of the obtained GaN layer may be deteriorated. In order to reduce such an adverse effect due to the state of the main surface of the substrate, it is preferable to insert a buffer layer such as the GaN layer 801 between the GaN substrate 101 and the n-GaN layer 102.
  • a buffer layer such as the GaN layer 801 between the GaN substrate 101 and the n-GaN layer 102.
  • the GaN layer 801 may have a multilayer structure.
  • Figure 9 shows a structure in which a low-temperature GaN layer 1101 is grown on an n-GaN substrate 101 at a temperature of about 500-600 ° C, and then a high-temperature GaN layer 1102 is grown at a temperature of 1000-: L 100 ° C. Show me! The growth of the low temperature GaN layer 1101 can reduce the influence of defects inherent in the n-GaN substrate 101, and the high temperature GaN layer 1102 can improve the crystallinity. For this reason, the defect density of the n ⁇ GaN layer 102 grown on the high-temperature GaN layer 1102 is further reduced.
  • FIG. 10 shows a structure in which a GaN layer having a doping concentration, that is, a carrier concentration that is not uniform in the thickness direction, is formed on the GaN substrate 101.
  • a low carrier concentration (Alln) GaN layer 1201 of about 5 ⁇ 10 17 cm — 3 and a high carrier concentration (Alln) GaN layer 1202 of about 1 ⁇ 10 17 cm 3 are stacked.
  • the (Alln) GaN layer refers to a GaN layer and a nitrogen compound semiconductor layer in which at least a part of Ga in the GaN layer is replaced with A or In.
  • irregularities are formed only in the high carrier concentration (Alln) GaN layer 1202, but the bottom surface of the recess may reach the low carrier concentration (Alln) GaN layer 1201. Good.
  • n-GaN layer 102 is performed by a method similar to the method described in the first embodiment.
  • the GaN layer 1201 having a low carrier concentration is first formed on the GaN substrate 101, but the ridge portion having a narrow stripe width has a high carrier concentration. Resistance is sufficiently reduced.
  • High carrier concentration (Alln)
  • the exposed surface of the GaN layer 1202 functions as a seed portion.
  • the n-GaN layer 102 grows not only in the vertical direction but also in the horizontal direction.
  • the carrier concentration of the n-GaN layer 102 may also have a distribution that need not be uniform.
  • a low carrier concentration GaN layer 1203 of 5 ⁇ 10 17 cm 3 or less is formed, and the A GaN layer 1204 with a high carrier concentration of about 5 X 10 17 cm— 3 is stacked on top.
  • the thickness of the GaN layer 1202 is preferably set in the range of 50 nm or more and 500 nm or less.
  • the thickness of the low carrier concentration GaN layer 1203 is in the range of 50 nm or more and lOOOnm or less. It is preferable to set to.
  • It can be formed from materials.
  • the upper surface of such a substrate body is made of Al Ga In x3 y3
  • Al Ga In N (x3 + y3 + z3 1, x3 ⁇ 0, y3 ⁇ 0 x3 y3 z3
  • the widths of the plurality of recesses formed on the main surface of the GaN substrate 101 are all set to about 5 m.
  • the width of the force ridge (projection) is positioned. It changes according to. In other words, the width of the ridge portion is relatively small at a position close to the outer periphery of the wafer, but the width increases as it approaches the center of the wafer.
  • the structure of FIG. 11 has the same configuration as that of the first embodiment described with reference to FIG. 1 in other points.
  • the lattice constant of the semiconductor multilayer structure is larger than the lattice constant of the GaN substrate 101, it is preferable to set the width of the ridge portion narrower toward the periphery of the wafer. This is because the stress generated in the peripheral portion of the wafer can be reduced.
  • the lattice constant of the semiconductor multilayer structure is smaller than the lattice constant of the GaN substrate 101, it is preferable to set the width of the ridge portion wider toward the periphery of the wafer.
  • XZY can be set to about 0.5 at the wafer center and about 2.0 at the wafer periphery.
  • XZY can be set to about 0.5 at the wafer center and about 1.0 at the wafer periphery.
  • the nitrogen compound semiconductor element of the present invention is useful as a light source for optical recording devices, optical display (laser display) devices, and the like that require a highly reliable GaN-based semiconductor laser.
  • the present invention is also useful for applications such as laser processing and medical use.
  • the present invention is applied to another nitrogen compound semiconductor device having an active region such as a channel region, a channel is formed in a low defect region, so that a highly reliable device can be realized.

Abstract

　本発明の窒素化合物半導体装置は、導電性を有する基板構造物１０１に支持された半導体積層構造物とを備えている。基板構造物１０１の主面は、窒素化合物系半導体の縦方向成長の種結晶として機能する少なくとも１つの縦方向成長領域と、前記縦方向成長領域上に成長した窒素化合物半導体の横方向成長を可能とする複数の横方向成長領域とを有している。矢印Ａで示される方向における縦方向成長領域のサイズの総和をΣＸ、その方向における複数の横方向成長領域のサイズの総和をΣＹとしたとき、ΣＸ／ΣＹ＞１．０の関係が成立する。                                                                       

Description

明 細 書
窒素化合物系半導体装置およびその製造方法
技術分野
[0001] 本発明は、光情報処理やディスプレイに用いられ得る半導体レーザなどの窒素化 合物系半導体装置およびその製造方法に関する。
背景技術
[0002] 窒化ガリウム（GaN)をはじめとする ΠΙ—V族窒素化合物系半導体材料 (Al Ga In
N (0≤x≤l、 0≤y≤l) )を用いて作製される青紫色半導体レーザは、光ディスク 装置による超高密度記録を実現するためのキーデバイスであり、現在、実用レベル に達しつつある。青紫色半導体レーザの高出力化は、光ディスクの高速書き込みを 可能にするのみならず、レーザディスプレイへの応用など、新たな技術分野の開拓に 必須の技術である。青紫色半導体レーザの従来例は、例えば、非特許文献 1に開示 されている。
[0003] 近年、窒素化合物系半導体装置を製造するために必要な基板として、 GaN基板が 有力視されている。 GaN基板は、従来カゝら用いられてきたサファイア基板と比べ、結 晶の格子整合や放熱性という点で優れているからである。また、サファイア基板が絶 縁物であるのに対して、 GaN基板は導電性を有することも利点の 1つである。すなわ ち、 GaN基板の裏面側にも電極を形成し、 GaN基板を横切る方向に電流が流れる 構造を採用することが可能になる。導電性を有する GaN基板の裏面に電極を形成す れば、個々の半導体装置のサイズ (チップ面積)を縮小することが可能になり、チップ 面積を縮小すると、 1枚のウェハから作製され得るチップの総数が増加するため、製 造コストを低くすることができる。
[0004] GaN基板は、例えば以下のようにして作製される。まず、 MOVPE法により、サファ ィァ基板上に GaN単層膜を成長させる。その後、ハイドライド VPE (HVPE)などの 方法により、 GaN単層膜上に GaNの厚膜を成長させ、その後、サファイア基板を剥 離する。
[0005] このようにして得られた GaN基板には、 5 X 107cm 2程度の転位（刃状転位、らせん 転位、混合転位)が存在する。この転位密度では、信頼性の高い半導体レーザを得 ることが困難である。また、 HVPEなどの方法によって作製された GaN基板の最表面 には、ピットゃヒロック等が存在しており、そのために、 0. 1mm程度の凹凸が生じる 場合もある。 GaN基板主面の凹凸は、フォトリソグラフイエ程などの障害となり、デバイ スの製造歩留まりを低下させる。
[0006] このような基板主面における凹凸を解消するためには、基板主面を研磨して平坦ィ匕 することが必要となる。 GaNは、薬品への耐性が高いため、ケミカル 'ポリツシングによ る平坦ィ匕は困難であり、メカ-カル 'ポリッシングが主に行われている。その結果、 Ga N基板表面にスクラッチ傷が発生するとともに、ダメージが結晶の表面近傍に残りや すい。
[0007] また、基板表面に加工歪みが残りやすく（残留歪み）、し力も歪みに面内分布が生 じてしまう。 AFM (原子間力顕微鏡)で観察した結果、傷は数十; z m程度の深さであ り、 50 m角エリアで評価した RMS (二乗平均粗さ）値は 1. 6nmであった。こうした GaN基板の主面上に GaN結晶をそのまま成長した場合、結晶表面はスクラッチ傷の 影響を大きく受けてしまうという課題がある。
[0008] GaN基板上に成長させた窒素化合物系半導体層における転位密度を、 GaN基板 の転位密度よりも低減するため、選択横方向成長（ELO :Epitaxial Lateral Over growth)が用いられている。以下、図 12 (a)から (d)を参照しながら、選択横方向成 長を説明する。
[0009] まず、図 12 (a)に示すように、 GaN基板 1001を用意し、その主面に SiOからなる
2 マスク層 1003を形成する。マスク層 1003には、基板主面のうち結晶成長のシードと して機能する領域を選択的に露出させるストライプ状の開口部が形成されている。
[0010] 次に、図 12 (b)に示すように、 MOVPE法による選択横方向成長を行ない、マスク 層 1003の各開口部から n— GaN層 1002を成長させる。このとき、マスク層 1003上 には GaN結晶が成長しにくい条件を採用する力 マスク層 1003上にも他結晶 GaN が析出する場合がある。 GaN基板 1001は、通常、 n型伝導性を有しやすぐ GaN基 板上には、窒化ガリウムの原料ガスとともに、モノシラン (SiH )ゃジシラン（Si H )を
4 2 6 供給することにより、 n型導電性を有する GaN層 1002が形成される。 [0011] 図 12 (c)に示すように、 n— GaN層 1002の成長を続けると、図 12 (d)に示すように 、隣接する n - GaN層 1002が結合して 1つの層を形成することになる。
[0012] 上記の方法によって形成された n— GaN層 1002は、転位密度が 7 X 105cm— 2まで 以下に低減された領域を含む。このように転位の少ない領域の上部にデバイス構造 を形成すると、信頼性を向上させることが可能となる。ただし、マスク層 1003の上に 図 12 (b)に示すように多結晶 GaNが析出すると、図 12 (c)に示すように、結晶性悪 化領域 1004が形成される。
[0013] 特許文献 1は、更に転位密度を低減するため、マスク層をストライプ状の凹部に形 成し、その上にエアギャップを設けた半導体装置を開示されている。図 13は、凹部が マスク層 103で覆われた n— GaN基板 101と、ストライプ状リッジ部から成長した n— GaN層 103とを備える構造を示している。 n— GaN層 103は、相対的に転位密度の 低減された低転位領域 104と、相対的に転位密度の高!ヽ高転位領域 105とを含ん でいる。電流注入領域などを規定するリッジストライプ 106は、 n— GaN層 102におけ る低転位領域 104上に配置される。
非特許文献 1：ジャパニーズ ·ジャ―ナル ·ォブ ·アプライド ·フイジタス (jpn.J.Appl.Ph ys.)、第 39卷、 p. L648 (2000年）
特許文献 1：特開 2002— 9004号公報
発明の開示
発明が解決しょうとする課題
[0014] 特許文献 1に開示されている半導体レーザによれば、マスク層上に析出する多結 晶 GaNに起因した結晶性の悪ィ匕を抑制することができる力 しかし、 GaN基板の裏 面に電極を設ける構造を採用した場合、図 12に示す方法で形成した構造を用 ヽた 場合と同様に、電極間に印加する電圧を大きくしないと、必要なレーザ発振を実現し にくいことがわかった。
[0015] 本発明は、上記の事情を鑑みてなされたものであり、その主たる目的は、信頼性の 高い窒素化合物半導体装置を歩留まり良く提供することにある。
課題を解決するための手段
[0016] 本発明の窒素化合物系半導体装置は、導電性を有する基板構造物と、前記基板 構造物に支持された半導体積層構造物とを備えた窒素化合物系半導体装置であつ て、前記基板構造物の主面は、窒素化合物系半導体の縦方向成長の種結晶として 機能する少なくとも 1つの縦方向成長領域と、前記縦方向成長領域上に成長した窒 素化合物半導体の横方向成長を可能とする複数の横方向成長領域とを有しており、 前記基板構造物の主面に平行な第 1方向における前記縦方向成長領域のサイズの 総和を∑ X、前記第 1方向における前記複数の横方向成長領域のサイズの総和を∑ Yとしたとき、∑XZ∑Y> 1. 0の関係が成立する。
[0017] 好ましい実施形態において、前記基板構造物は、 Al Ga In N (xl +yl +zl = l xl yl zl
、 xl≥0、 yl≥0、 zl≥0)結晶から形成されており、前記半導体積層構造物は、前 記基板構造物の主面における前記縦方向成長領域から成長した Al Ga In N (x2 x2 y2 z2
+y2 + z2= l、 x2≥0、y2≥0、 z2≥0)結晶層を含んでいる。
[0018] 好ましい実施形態において、前記基板構造物は、 Al Ga In N (xl +yl +zl = l xl yl zl
、 xl≥0、 yl≥0、 zl≥0)結晶から形成された基板本体と、前記基板本体の上面に 形成され、表面が前記基板構造物の主面として機能する Al Ga In N (x3+y3 + z x3 y3 z3
3 = 1、 x3≥0、 y3≥0、 z3≥0)結晶層とを含んでおり、前記半導体積層構造物は、 前記基板構造物の主面における前記縦方向成長領域から成長した Al Ga In N ( x2 y2 z2 x2+y2 + z2= l、 x2≥0、y2≥0、 z2≥0)結晶の層を含んでいる。
[0019] 好ましい実施形態において、前記基板構造物の主面における前記縦方向成長領 域および横方向成長領域は、前記第 1方向に垂直な方向にストライプ状に延びてい る。
[0020] 好ま ヽ実施形態にお!ヽて、前記基板構造物の主面における前記縦方向成長領 域は、前記基板構造物の主面に存在するストライプ状リッジ部によって規定されてい る。
[0021] 好ましい実施形態において、前記基板構造物の主面を覆うマスク層を更に備えて おり、前記マスク層は、前記縦方向成長領域に対応する位置に設けられた少なくとも 1つのストライプ状の開口部と、前記横方向成長領域に対応する位置に設けられた マスク部とを有している。
[0022] 好ましい実施形態において、前記マスク層の開口部の面積は、前記マスク層のマス ク部の面積の 1. 0倍より大きい。
[0023] 好ましい実施形態において、前記半導体積層構造物は、前記 Al Ga In N結晶 x2 y2 z2 層のバンドギャップよりも小さなバンドギャップを有する活性層を含み、前記活性層の 一部にキャリアを注入するための電流狭窄構造を更に備えている。
[0024] 好ま ヽ実施形態にお!ヽて、前記電流狭窄構造は、前記基板構造物の主面にお ける前記横方向成長領域の真上に位置して 、る。
[0025] 好ましい実施形態において、前記 Al Ga In N層は、各構成元素のモル比率 x3 x3 y3 z3
、 y3、および z3の少なくとも 1つが層厚方向に変化する構造を有している。
[0026] 好ましい実施形態において、前記 Al Ga In N層は多層構造を有している。
x3 y3 z3
[0027] 本発明による窒素化合物系半導体装置の製造方法は、窒素化合物系半導体の縦 方向成長の種結晶として機能する複数の縦方向成長領域と、前記縦方向成長領域 上に成長した窒素化合物半導体の横方向成長を可能とする複数の横方向成長領域 とを主面に有する基板構造物を用意する工程であって、前記基板構造物の主面に 平行な第 1方向における各縦方向成長領域のサイズを X、前記第 1方向における各 横方向成長領域のサイズを Yとしたとき、 X/Y> 1. 0の関係が成立する基板構造物 を用意する工程 (Α)と、前記基板構造物の主面上に窒素化合物系半導体層を成長 させる工程 (Β)とを包含する窒素化合物系半導体装置の製造方法。
[0028] 好ましい実施形態において、前記工程 (Α)は、 Al Ga In N (xl +yl + zl = l、 x xl yl zl
1≥0、 yl≥0、 zl≥0)結晶から形成されたウェハを前記基板構造物として用意する 工程を含み、前記工程 (B)は、前記窒素化合物系半導体層として機能する Al Ga I x2 y2 n N (x2 +y 2 + z2 = 1、 x2≥ 0、 y2≥ 0、 z2≥ 0)結晶層を前記基板構造物の主面 z2
における前記縦方向成長領域力 成長させる工程を含む。
[0029] 好ましい実施形態において、前記工程 (A)は、 Al Ga In N (xl +yl + zl = l、 x xl yl zl
1≥0、 yl≥0、 zl≥0)結晶から形成されたウェハを基板本体として用意する工程 (a 1)と、表面が前記基板構造物の主面として機能する Al Ga In N (x3+y3 + z3 = x3 y3 z3
1、 x3≥0、 y3≥0、 z3≥0)結晶層を前記基板本体の上面に成長させる工程 (a2)と を含み、前記工程 (B)は、前記窒素化合物系半導体層として機能する Al Ga In x2 y2 z2
N (x2+y2 + z2= l、 x2≥0、 y2≥0、 z2≥0)結晶層を前記基板構造物の主面に おける前記縦方向成長領域力 成長させる工程を含む。
[0030] 好ま ヽ実施形態にお!ヽて、前記基板構造物の主面における前記縦方向成長領 域および横方向成長領域は、前記第 1方向に対して垂直な方向にストライプ状に延 びている。
[0031] 好ましい実施形態において、前記基板構造物の主面における前記縦方向成長領 域は、前記基板構造物の主面に存在するストライプ状リッジ部によって規定されてい る。
[0032] 好ま ヽ実施形態にお!ヽて、前記工程 (A)は、前記縦方向成長領域を規定するパ ターンを有するレジストマスクで前記基板構造物の主面を覆う工程と、前記基板構造 物の主面のうち前記レジストマスクで覆われて ヽな 、部分を選択的にエッチングする 工程とを含む。
[0033] 好ましい実施形態において、前記基板構造物の主面を覆うマスク層を更に備えて おり、前記マスク層は、前記縦方向成長領域に対応する位置に設けられた少なくとも 1つのストライプ状の開口部と、前記横方向成長領域に対応する位置に設けられた マスク部とを有している。
[0034] 好ま 、実施形態にぉ 、て、前記マスク層の開口部の総面積は、前記マスク層の マスク部の面積の 1. 0倍より大きい。
[0035] 好ましい実施形態において、前記窒素化合物系半導体層、および、前記窒素化合 物半導体層上に積層された他の半導体層を有する半導体積層構造物を形成するェ 程 (C)を含み、前記工程 (C)は、前記 Al Ga In N結晶層のバンドギャップよりも小 x2 y2 z2
さなバンドギャップを有する活性層を形成する工程 (cl)と、前記活性層の一部にキヤ リアを注入するための電流狭窄構造を形成する工程 (c2)とを含む。
[0036] 好ま 、実施形態にぉ 、て、前記工程 (c2)は、前記基板構造物の主面における 前記横方向成長領域の真上に前記電流狭窄構造を配置する工程を含む。
[0037] 好ましい実施形態において、前記工程 (a2)は、前記 Al Ga In N層における各 x3 y3 z3
構成元素のモル比率 x3、 y3、および z3の少なくとも 1つを層厚方向に変化させるェ 程を含む。
[0038] 好ましい実施形態において、前記 Al Ga In N層は多層構造を有している。 [0039] 好ましい実施形態において、前記工程 (a2)は、前記 Al Ga In N層の成長途中 x3 y3 z3
に成長温度を変化させる工程を含む。
[0040] 好ま 、実施形態にぉ 、て、 Xおよび Yの少なくとも一方は、ウェハ状態にある前記 基板構造物の主面における位置に応じて変化している。
発明の効果
[0041] 本発明によれば、基板主面を横切るように流れる電流に対する電気抵抗が低減さ れるため、選択横方向成長法を用いて製造される窒素化合物系半導体装置の信頼 性および製造歩留まりを向上させることができる。
図面の簡単な説明
[0042] [図 1]本発明による窒素化合物半導体装置の第 1の実施形態を示す断面図である。
[図 2] (a)は、図 1の半導体装置における n—GaN基板 101を示す平面図であり、 (b) は、その B—B'線断面図である。
[図 3] (a)から（d)は、図 1における n—GaN層 102の成長方法を示す工程断面である
[図 4] (a)は、シード部の幅 Xと電圧との関係を示すグラフであり、 (b)および (c)は、
ΣΧ/ Σ Yと電圧との関係を示すグラフである。
[図 5]図 1の半導体装置の改良例を示す断面図である。
[図 6]本発明による窒素化合物半導体装置の第 2の実施形態を示す断面図である。
[図 7]図 6の半導体装置の改良例を示す断面図である。
[図 8]本発明による窒素化合物半導体装置の第 3の実施形態を示す断面図である。
[図 9]図 8に示す半導体装置の改良例を示す断面図である。
[図 10]図 8に示す半導体装置の他の改良例を示す断面図である。
[図 11]本発明による窒素化合物半導体装置の第 4の実施形態を示す断面図である。
[図 12] (a)力も (d)は、従来の選択横方向成長を示す工程断面図である。
[図 13]選択横方向成長を利用して作製された従来のエアギャップを有する半導体レ 一ザの主要部断面図である。
符号の説明
[0043] 101 n型 GaN基板 102 n型 GaN層
103 SiN
104 低転位領域
105 高転位領域
106 リッジストライプ形成位置
107 多結晶 GaN
201 n型 AlGaN型 GaN超格子コンタクト層
202 n型 AlGaN型 GaN超格子クラッド層
203 n型 GaN光ガイド層
204 MQW活性層
205 p型 GaN光ガイド層
206 p型 AlGaN型 GaN超格子クラッド層
207 p型 GaNコンタクト層
208 p電極
209 絶縁膜 (SiO )
2
210 n電極
211 ボイド (結合部）
601 n型 AlGaN型 GaN超格子コンタクト層
602 n型 AlGaN型 GaN超格子クラッド層
603 n型 GaN光ガイド層
604 MQW活性層
605 p型 GaN光ガイド層
606 p型 AlGaN型 GaN超格子クラッド層
607 p型 GaNコンタクト層
608 p電極
609 絶縁膜 (Si02)
610 n電極
801 (AlIn) GaN層 1001 n型 GaN基板構造物
1002 n型 GaN層
1003 SIO
2
1004 結晶性悪化領域
1007 多結晶 GaN
1101 低温（Alln) GaN層
1102 高温（Alln) GaN層
1201 (Alln) GaN層（低キャリア濃度)
1202 (Alln) GaN層（高キャリア濃度)
1203 n型 GaN層（低キャリア濃度層）
1204 n型 GaN層（高キャリア濃度層）
発明を実施するための最良の形態
[0044] 以下、図面を参照しながら、本発明の窒素化合物系半導体装置の実施形態を説 明する。
[0045] 下記の各実施形態では、 MOVPE法を用いて窒素化合物半導体を成長させて 、 る力 本発明で用いることのできる結晶成長方法は、 MOVPEに限定されず、ハイド ライド気相成長法 (H— VPE法)および分子線エピタキシー法 (MBE法)を含む公知 の窒素化合物半導体成長方法を広く用いることできる。
[0046] (実施形態 1)
まず、図 1を参照する。図 1は、本実施形態における窒素化合物系半導体装置の断 面を模式的に示している。
[0047] 図 1の半導体装置は、複数のストライプ状リッジ部が主面に形成された GaN基板 10 1と、 GaN基板 101上に成長した n— GaN層 102とを有している。現実の半導体装置 では、通常、 n— GaN層 102の上にも窒素化合物系半導体層が積層されることにな る。ただし、図 1における n— GaN層 102をトランジスタなどのチャネル層として用いる 場合は、 n— GaN層 102の上にゲート絶縁膜や配線構造が形成されることになる。
[0048] 図 2を参照して、 GaN基板 101の構成をより詳しく説明する。図 2 (a)は、窒素化合 物系半導体装置における GaN基板 101の主面を示す上面図であり、図 2 (b)は、そ の B— B'線断面図である。図 2に示されるように、 GaN基板 101の主面に形成された リッジ部の上面は、窒素化合物系半導体の縦方向成長の種結晶（シード)として機能 する「縦方向成長領域」である。また、凹部は、リッジ部の上面 (縦方向成長領域)か ら成長する窒素化合物半導体の横方向成長を可能とする「横方向成長領域」である 。本実施形態における縦方向成長領域および横方向成長領域は、図 2 (a)に示され るように、基板主面に平行な矢印 Aの方向（第 1方向）に交互に周期的に配列されて いる。 GaN基板 101の両端部 101a、 101bは、 GaNウェハを切断またはへき開する ことによって形成された面である。 1枚の GaNウェハ上に同一サイズの「縦方向成長 領域」および「横方向成長領域」を周期的に配置したとしても、 GaNウェハから多数 のチップ基板に分割すると、 GaN基板 101の両端部 101a、 101bに位置する「縦方 向成長領域」または「縦方向成長領域」のサイズは、通常、 GaN基板 101の両端部 1 Ola, 101b以外の領域に位置する「縦方向成長領域」または「縦方向成長領域」の サイズに比べて小さくなる。
[0049] ここで、矢印 Aの方向（第 1方向）における各縦方向成長領域のサイズを X、第 1方 向における各横方向成長領域のサイズを Yとする。また、 1つの半導体装置における 複数の縦方向成長領域のサイズ Xの総和を ΣΧと表記し、 1つの半導体装置におけ る複数の横方向成長領域のサイズ Yの総和を ΣΥと表記する。本実施形態では、∑ X/∑Y> 1. 0の関係が成立するように n— GaN基板 101の主面が加工されている。 本実施形態における縦方向成長領域および横方向成長領域は、第 1方向に垂直な 方向（第 2方向）にストライプ状に延びているため、矢印 Aの方向（第 1方向）における サイズを「幅」と称する場合がある。
[0050] 図 2に示すような n— GaN基板 101の主面における凹凸構造は、公知のフォトリソグ ラフィおよびエッチング技術によって形成できる。本実施形態では、まず略平坦な主 面を有する n— GaN基板 101を用意し、この n— GaN基板 101の主面をレジスト層で 覆う。次に、ストライプパターンを有するフォトマスクを用いてレジスト層の露光工程を 行った後、現像工程を行うことにより、ストライプ状開口部を有するレジストマスク（不 図示）を形成する。この後、 n— GaN基板 101の主面のうちレジストマスクで覆われて Vヽな 、部分を選択的にエッチングすることにより、図 2に示す凹部を n— GaN基板 10 1の主面に形成する。その後、レジストマスクは除去される。
[0051] 本実施形態における n— GaN基板 101の主面は、（0001)面である。本実施形態 では、凹部の幅 (第 1方向におけるサイズ) Yが約 10 /ζ πι、リッジ部の幅 (第 1方向に おけるサイズ）が約 7 μ mとなるように、レジストマスクのパターンを規定している。
[0052] レジストマスクを除去した後、プラズマ CVD法により、 SiN層を基板主面上に堆積 する。その後、 SiN層で覆われた基板 101上に平坦ィ匕のためのレジストを堆積する。 続いて、 n型 GaN基板 101の頂面（リッジ部の上面）が露出するまでレジストおよび Si N層のエッチバックを行なうことにより、凹部にのみ SiN層力もなるマスク層 103を形 成する。その後、残存するレジストを有機溶剤等によって除去する。
[0053] 上記の方法によれば、マスク層 103で基板主面の凹部のみを選択的に覆うことが 可能であり、露出するリッジ部の上面は、結晶成長のシードとして機能することになる 。このマスク層 103は、以下に説明する窒素化合物系半導体の選択横成長工程時 において選択成長用マスクとして機能する。このため、マスク層 103は、その表面に 窒素化合物系半導体の成長が生じにくい材料力も形成されることが好ましい。
[0054] 次に、図 2に示す構造を有する n— GaN基板 101を MOVPE装置の成長チャンバ 内に挿入した後、 MOVPE法により、 1050°Cでリッジ部の上面（シード部）から n型 G aN層 102を成長させる。本実施形態では、 n型のドーパントとして SiHを用いる。 Ga
4
N層 102は、リッジ部上で縦方向（基板主面に垂直な方向）に成長するとともに、基板 主面に平行な方向（横方向）〖こも成長し、マスク層 103が存在する凹部の上方へ延 びてゆく。
[0055] 上記の選択成長により、リッジ部の上面力も成長した GaN結晶は、隣接するリッジ 部の上面力も成長した GaN結晶と接触し、全体として、 1つの n— GaN層 102を形成 すること〖こなる。
[0056] 図 1に示すように、 n— GaN層 102で主面が覆われた状態の n— GaN基板 101は、 基板主面の凹部と n— GaN層 102とによって形成された複数のエアギャップを備えて いる。エアギャップは、ストライプ状リッジ部が延びる方向に沿ってストライプ状に配列 される。
[0057] 前述したように、各リッジ部力 成長した個々の n— GaN結晶は、エアギャップの略 中心位置において合体している。なお、 n—GaN結晶が成長するとき、結晶の a軸方 向（横方向）の成長レートおよび c軸方向（縦方向）の成長レートは、 GaN結晶にドー プする不純物濃度を調節することにより、制御することが可能である。
[0058] n— GaN層 102には、図 1に示されるように、相対的に転位密度が低い低転位領域 104、および、相対的に転位密度が高い高転位領域 105が含まれている。高転位領 域 105は、基板主面のリッジ部上に位置し、低転位領域 104は、エアギャップ上に位 置する。エアギャップの一部には、マスク層 103上に成長した多結晶 GaN107が存 在する場合がある。 n—GaN層 102を形成するための選択成長を行なうとき、窒素化 合物系半導体の結晶がマスク層 103上には成長しにくい条件を採用するが、多結晶 GaN107が部分的に形成されることがある。このような多結晶 GaN107の成長レート が低いか、あるいは、基板主面における凹部の深さが充分に大きいと、 n— GaN層 1 02の形成は多結晶 GaN107によって阻害されない。
[0059] 図 1に示す例では、 n—GaN層 102のうち低転位領域 104の上にリッジストライプ 1 06力 己置される。リッジストライプ 106は、下地である低転位領域 104と同様に転位 密度が低ぐ結晶性に優れた半導体領域である、リッジストライプ 106は、結晶性が特 に優れて ヽることが要求される、半導体装置の活性領域として用いられる。
[0060] 次に、図 3 (a)から（d)を参照しながら、 n—GaN層 102の成長をより詳細に説明す る。図 3 (a)から (d)では、ウェハ状基板のうち、最終的に図 1の半導体装置に用いら れる部分のみが示されて 、る。
[0061] まず、図 3 (a)に示すように、主面に凹部が形成され、凹部の底面および側面がマ スク層 103で覆われた n - GaN基板 101を用意し、 MOVPE装置のチャンバ内に揷 入する。図 3 (a)に示す n— GaN基板 101は、図 2 (a)に示す n— GaN基板 101に相 当している。
[0062] この後、 n—GaN基板 101の主面に対し、 500〜： L 100°C程度の熱処理（サーマル クリーニング）を行なう。この熱処理は、例えば 750°Cで 1分以上、望ましくは 5分以上 行なう。この熱処理を行なっている間、窒素原子 (N)を含むガス (N、 NH、ヒドラジ
2 3 ンなど）をチャンバ内に流すことが好ましい。
[0063] 熱処理後、 MOVPE法により、 1050°C程度の温度で n— GaN層 102をリッジ部上 に選択的に成長させる。図 3 (b)は、成長途中の n— GaN層 102を示している。この 段階では、各リッジ部上に成長した n— GaN結晶がストライプ形状を有しており、それ らは連結して一枚の層を形成していない。その後、図 3 (c)に示すように、更に n—Ga N結晶の成長を続けると、図 3 (d)に示すように、 1層の n— GaN層 102を形成するこ とがでさる。
[0064] このように、図 3 (a)に示すリッジ部または凹部が形成された n— GaN基板 101上に 、 MOVPE法によって n— GaN結晶 102を成長させると、マスク層 103で覆われた領 域には GaNのェピタキシャル成長は生じず、マスク層 103の開口部を介して露出し た n— GaN基板 101のリッジ部（シード部）上に選択的なェピタキシャル成長が進行 する。シード部として機能する結晶面は、基板主面と同一の（0001)面であり、各々 が約 7 μ m程度の幅を有するストライプ形状を有して 、る。
[0065] このようにして n— GaN結晶の選択横成長を行なうとき、図 3 (b)に示すように多結 晶 GaN107が凹部のマスク層 103上に析出する場合がある。特に、結晶形成前に行 なう熱処理（サーマルクリーニング）〖こより、凹部のマスク層 103上に Gaや GaNのドロ ップレットが付着すると、それを起点として多結晶 GaN107がマスク層 103上にも成 長しやくなる。しかし、マスク層 103上に成長する多結晶 GaN107はリッジ部の高さに 比べて小さいため、リッジ部上面力 横方向に成長する n— GaN結晶 102の結晶性 には悪い影響を与えることはない。この観点からは、凹部の深さは、 500nm以上に 設定されることが好ましい。
[0066] 現在入手可能な n— GaN基板 101における転位密度は、 5 X 106cm 2程度である 力 n— GaN層 102のうち、横方向成長（ラテラル成長）によって形成された部分では 、その転位密度を基板の転位密度に比べて 1桁以上低減することができる。その結 果、形成する半導体装置の信頼性を大きく向上させることが可能になる。また、図 3 ( a)から（d)に示す工程を行なうことにより、 n— GaN基板 101の主面に存在していた スクラッチ傷の影響を低減することもできる。 n— GaN基板 101の主面には、通常、研 磨による多数のスクラッチ傷 (深さ：数十 nm程度）がランダムに存在している。このた め、 n— GaN基板 101の主面上に GaN結晶をそのまま成長した場合、 GaN結晶層 には、スクラッチ傷の影響によって大きなうねりが生じてしまう。しかし、本実施形態の ように、 GaN基板 101にストライプ状の凹部（エアギャップ部）を形成しておけば、そ の部に成長する GaN結晶はスクラッチ傷による影響を受けないですむ。また、リッジ 部では、基板主面に存在する凹凸の影響を受けやすいが、横方向成長 (ラテラル成 長）部では、そのような影響は受けに《なる。これらの効果により、図 3 (a)から（d)に 示す方法は、 GaN結晶表面の平坦性を大きく改善できる。
[0067] 前述したように、本実施形態では、 ΣΧΖ ΣΥを 1. 0より大きぐ好ましくは 2. 0より 大きぐ更に好ましくは 3より大きく設定している。このことにより得られる効果を以下に 説明する。
[0068] まず、図 4 (a)から (c)を参照する。図 4 (a)は、シード部の幅 Xと電圧との関係を示 すグラフであり、図 4 (b)および (c)は、 ΣΧΖ ΣΥと電圧との関係を示すグラフである 。図 4 (b)と図 4 (c)との違いは、横軸のスケールと範囲にある。
[0069] 図 4からわ力るように、 n— GaN基板 101の主面において結晶成長のシード部（縦 方向成長領域)の各幅 Xを大きくし、かつ、凹部 (横方向成長領域)の各幅 Yを小さく すると、同一電流を得るために必要な印加電圧を低減することができる。これは、 ΣΧ Z∑Yを大きくするにつれ、基板主面のうち、縦方向に電流を流すことのできる領域 の面積が増大するためである。電流が流れる領域の面積が増大すると、抵抗が低下 するため、電極間に同じ大きさの電流を流すときに必要となる印加電圧を小さくでき る。
[0070] 例えば、半導体レーザの動作電流を 100mAに設定したとき、基板主面の抵抗に 起因する電圧の増加分を 0. 01V以下に抑えるためには、シード部幅を 6 m以上に 設定すればよい。この電圧増加分が 0. 01V以下であれば、半導体レーザの信頼性 低下を回避できる。なお、 n— GaN層 102における各横方向成長部分の幅（ウィング 幅）は、 6 m以上であることが望ましい。したがって、横方向成長部分を左右対称に 形成する場合は、凹部の幅 Yは 12 m程度に設定することが好ましい。ただし、図 5 に示すような非対称な横方向成長を実行すれば、一方の横方向成長部分の幅を実 効的に拡大できるため、ウィング幅を低減せずに、凹部の幅を小さくすることが可能 である。
[0071] なお、電気抵抗の観点からは、 n— GaN基板 101と n— GaN層 102との間に存在 するエアギャップ（凹部）の数を可能な限り少なくすることが好ましい。したがって、ェ ァギャップは、転位密度の低下が必要とされる部分 (電流狭窄構造)の真下のみに形 成することが好ましい。このように、 1つの半導体レーザ素子中に 1つのエアギャップ を設ける場合は、 ΣΧΖ ΣΥは、 1. 0より大きぐ 30以下の範囲に含まれるような大き な値を有することになる。本発明者の検討によると、 ΣΧΖ ΣΥは、 2以上に設定する ことがより好ましぐ 3以上に設定することが更に好ましい。 1つの半導体装置に含ま れる 1つの基板に単一の横方向成長領域を形成し、その両側に 2つの縦方向成長領 域を形成する場合、 ΣΧΖ ΣΥを 6以上 (例えば 9以上）に設定することができる。図 4 (c)からわ力るように、 ΣΧΖ ΣΥを大きくするほど、印加電圧を低下させることができ るので好ましい。
[0072] GaN基板の表面には、前述したようにスクラッチ傷が存在しているため、従来、縦 方向成長領域のサイズ Xは可能な限り小さく設定すべきとする技術常識が存在した。 また、縦方向成長領域上に成長した結晶領域の結晶性が相対的に悪いため、その サイズ Xが大きくなるほど、横方向成長領域上に成長する結晶領域に悪影響が及び やすくなると考えられていた。し力しながら、本願発明者の実験によると、縦方向成長 領域のサイズ Xを大きくしても、横方向成長領域上に成長する結晶領域の結晶性は 劣化しないことがわかった。これは、 n— GaN層 102と同種（ホモ）材料である GaN基 板 101を用いているため、両者の間に応力（歪）がほとんど発生しないためであると考 えられる。すなわち、部分的に転位密度を低下させるための横方向成長を行なっても 、縦方向成長領域に発生した転位が横方向成長領域上の低転位部へ回り込む量を 大幅に低減することができる。特に、本実施形態で用いる GaN基板 101の転位密度 は 107cm 2以下に低減されているため、低転位領域への転位の回り込みをより大きく 低減することができる。このため、電流狭窄構造が形成されるべき領域の真下に一意 する領域に限定してエアギャップ部を形成することが可能となる。
[0073] このように、電流狭窄構造を形成する必要のない領域にエアギャップ部を形成しな いようにする力 仮に形成しても、その形成領域の面積を小さくすることにより、不要 なエアギャップ領域を減らすことが好まし 、。不要なエアギャップを減らすことにより、 基板と半導体積層構造との間における密着性を大きく向上させることができる。その 結果、ウェハのへき開を行なうとき、スクライブ線を引く際に発生していたエアギャップ 部の潰れを抑制し、スクライブ線を基板構造物内部まで均一に引くことが可能となる 。これにより、研磨工程 ·実装工程時に発生する基板力 の半導体積層構造の剥離 を低減するとともに、へき開性を改善でき、歩留まり向上を実現できる。
[0074] 本実施形態および以下の実施形態では、 n— GaN基板を用いて 、る力 半導体積 層構造を支持する基板構造体としては、 n—GaN基板に代えて、 Al Ga In N (xl
xl yi zl
+yl + zl = l、xl≥0、yl≥0、zl≥0)結晶から形成された基板構造物を広く用い ることができる。また、その上に選択横方向成長によって形成する窒素化合物半導体 層も、 n—GaN層に限定されず、 Al Ga In N (x2+y2 + z2= l、 x2≥0、 y2≥0、
x2 y2 z2
z2≥0)結晶層であってもよい。
[0075] 本実施形態では、マスク層 103が凹部の底面および側面の両方を被覆して 、るが 、凹部の底面のみを被覆していても良い。また、 SiNに代えて、他の誘電体または非 晶質絶縁物を用いてマスク層を形成しても良い。例えば、 SiO、 SiON、 Al O、 AIO
2 2 3
N、 TiO、 ZrO、 Nb O力も形成したマスク層を用いても、選択横方向成長が可能で
2 2 2 5
ある。
[0076] なお、凹部の底面をマスク層で覆わない場合でも、凹部の底面上に窒素化合物半 導体の結晶が成長することを抑制することが可能になる場合がある。したがって、凹 部の底面はマスク層で覆うことが好ましいが、覆うことは不可欠ではない。更に、図 12 を参照して説明した従来の構成を有する基板を用いる場合でも、本発明は有効であ る。すなわち、図 12に示す基板においても、 ΣΧΖ ΣΥを 1. 0より大きぐ好ましくは 2 . 0より大きぐ更に好ましくは 3より大きく設定することにより、基板主面を電流が横切 るときの抵抗を低減できる効果が得られる。
[0077] 以上に説明したことは、以下の各実施形態でも成立する。
[0078] (実施形態 2)
次に、図 6を参照しながら、本発明による窒素化合物系半導体装置の第 2の実施形 態を説明する。図 6は、本実施形態に係る窒素化合物半導体レーザの断面構造を模 式的に示している。
[0079] 図示されている半導体レーザは、ストライプ状に延びる凹部が主面に形成された n — GaN基板 101と、 GaN基板 101上に成長した半導体積層構造とを備えている。半 導体積層構造の最下層は、 n— GaN基板 101上に成長させられた n— GaN層 102 である。本実施形態における n— GaN基板 101および n— GaN層 102は、前述した 実施形態 1における n— GaN基板 101および n— GaN層 102と同様にして作製され たものである。
[0080] 上記の半導体積層構造は、 n— GaN層 102の上に、 n— AlGaN型 GaN超格子コ ンタクト層 201、 n— AlGaN型 GaN超格子クラッド層 202、 n— GaN光ガイド層 203、 多重量子井戸（MQW)活性層 204、 p— GaN光ガイド層 205、 p— AlGaN型 GaNク ラッド層 206、および p— GaNコンタクト層 207を、この順序で積層することによって作 製されていている。これらの窒素化合物系半導体層は、 MOVPE法により、好適に 成長させられる。
[0081] p— GaNコンタクト層 207および p— AlGaN型 GaNクラッド層 206は、リッジストライ プを形成するように加工されている。リッジストライプの幅（ストライプ幅）は、 程 度である。半導体積層構造の上面は、リッジストライプの上に位置するストライプ状開 口部を有する絶縁膜 209によって覆われている。絶縁膜 209の開口部を介して、 p— GaNコンタクト層 207の上面の一部は p電極 208と接触している。なお、 n— GaN基 板 101の裏面には n電極 210が設けられている。
[0082] 上記のリッジストライプの形状および位置、厳密には、絶縁膜 209の開口部の形状 および位置は、活性層 204の電流 (キャリア）注入領域を規定する。本実施形態では 、 n— GaN層 102における低転位領域の真上に絶縁膜 209の開口部が配置されて いる。このため、 p電極 208と n電極 210との間に所定レベルの電圧を印加すると、電 極 208、 210から注入されたキャリアは、 MQW活性層 204のうち、基板主面の凹部（ エアギャップ)の真上に位置する領域を選択的に流れることになる。半導体積層構造 のうち、基板主面の凹部（エアギャップ）の真上に位置する部分は、他の部分に比べ て転位や欠陥の密度が低い。なお、エアギャップの真上であっても、 n— GaN層 102 における合体部のボイド (結合物） 211の真上を避けるようにリッジストライプを配置す ることが好ましい。図 6に示すように、このボイド 211からは、その真上に向かって転位 が走っている。 [0083] 本実施形態の半導体レーザによれば、 n電極 210と p電極 208間に電圧を印加す ると、 MQW活性層 204に向力つて p電極 208力ら正孔力 n電極 210から電子が注 入される。その結果、 MQW活性層 204で利得を生じ、およそ 400nm付近の波長域 でレーザ発振が生じる。本実施形態では、 1つの凹部を電流狭窄構造の下方に配置 し、∑ 7∑丫を1. 0〜30の範囲内に設定している。具体的には、図 6に示すサイズ XI +X2の値を 120〜400 μ m程度に設定し、サイ Yを 20〜40 μ m程度に設定し ている。このため、∑XZ∑Y= (Χ1 +Χ2) ΖΥは、 6以上 10以下の範囲にある。この ようにして本実施形態では、従来に比べて格段に低 、抵抗で注入電流が縦方向に 流れるため、電極間に印加する電圧を低減できる。
[0084] なお、本実施形態でも、エアギャップ上に位置する半導体中の転位密度を GaN基 板 101に存在する転位密度よりも 1桁以上低減するとともに、 GaN基板 101の主面に 存在するスクラッチ傷の影響を大きく低減できる。
[0085] 本実施形態に係る窒素化合物系半導体装置は、リッジストライプなどの電流狭窄構 造を備える半導体レーザであるが、本発明はこれに限定されず、電流狭窄する構造 を必要としな 、発光ダイオード (LED)であってもよ 、。発光ダイオードの場合でも、 エアギャップ部（凹部）のサイズを相対的に小さく設定することにより、基板主面を横 切るように電流を流すときにおける電気抵抗を全体として低減する効果が得られる。
[0086] なお、本実施形態の半導体レーザでは、図 6に示すように、 p電極 208と n電極 210 とを基板 101の異なる側に配置している力 p電極 208および n電極 210を基板 101 に対して同一の側（基板主面側）に配置してもよい。従来の ELO法による場合、基板 主面に平行な方向に流れる電流に対する電気抵抗を低下させるためには、厚膜を 形成することが必要であった力 本発明によれば、エアギャップ部分の面積が減少す ることにより、横方向に流れる電流に対する電気抵抗も全体として低下するため、厚 膜に形成に必要であった長 、結晶成長時間を短縮でき、製造のスループットが向上 する。なお、 n電極を基板 101の裏面に設ける場合でも、裏面全体に設ける必要はな く、図 7に示すように、裏面の一部に設けてもよい。
[0087] 横方向成長によって形成した n— GaN層 102の結合部 211にはボイドが存在して おり、転位は結合部 211の近傍に集中して形成されやすい。 n— GaN層 102の中で も、結合部 211およびその近傍では、リーク電流が発生しやすい。したがって、半導 体レーザのしきい値電流を低下させ、長期信頼性を向上させるためには、結合部 21 1を電流が流れない構造を採用することが好ましい。図 7の例では、 n電極 210が、結 合部 211に関してリッジストライプ等の電流狭窄構造と同じ側に配置されている。この ようにすることにより、電流径路が結合部 211の近傍に存在する転位を横切らな 、よ うにすることが可能になる。
[0088] (実施形態 3)
次に、図 8を参照しながら、本発明による窒素化合物系半導体装置の第 3の実施形 態を説明する。
[0089] 本実施形態の構成が図 1に示す構成と異なる点は、本実施形態における n— GaN 基板 101の表面に GaN層 801 (厚さ 1 /z m)が設けられている点にある。具体的には 、 n— GaN基板 101の主面に GaN層 801を成長させた後、実施形態 1について説明 した方法により、基板主面にストライプ状リッジが形成されている。
[0090] 本実施形態におけるリッジ部（レジストのある凸部）の幅 Xは約 20 μ m、凹部の幅 Y は約 5 mに設定している。凹部の底面およひ側面は、 ECRスパッタ法または熱 CV D法によって堆積された SiOからなるマスク層 103で覆われて!/、る。
2
[0091] n— GaN層 102の選択横方向成長は、実施形態 1について説明した方法と同様に して実行される。本実施形態における ΣΧΖ ΣΥは、 8程度に設定されている。
[0092] 以下、 n— GaN基板 101上に設けた GaN層 801の機能を説明する。
[0093] n— GaN基板 101の主面には、前述の通り、研磨時に発生するスクラッチ傷ゃダメ ージが存在する。 GaN基板の主面には、研磨による表面損傷だけではなぐ GaN基 板自体を製造する際に生じた結晶配向性のばらつきも存在している。このため、 Ga N基板上に直接的に GaN層をェピタキシャル成長させると、得られた GaN層の表面 平坦性やモフォロジ一が悪ィ匕してしまうことがある。このような基板主面の状態に起因 する悪影響を低減するため、 GaN基板 101と n— GaN層 102との間に GaN層 801な どのバッファ層を挿入することが好ましい。
[0094] ノッファ層の挿入により、基板構造物の最表面における凹凸が低減され、その結晶 表面の平坦性が改善される。また、 GaN基板の主面に存在していた結晶配向性の ばらつき〖こよる悪影響ち軽減することができる。
[0095] GaN層 801は、多層構造を有していてもよい。図 9は、 n—GaN基板 101上に 500 〜600°C程度の温度で低温 GaN層 1101を成長させた後、 1000〜： L 100°Cの温度 で高温 GaN層 1102を成長させた構造を示して!/、る。低温 GaN層 1101の成長によ り、 n—GaN基板 101に内在していた欠陥による影響を低減し、高温 GaN層 1102に より、結晶性を向上させることができる。このため、高温 GaN層 1102上に成長した n — GaN層 102の欠陥密度が更に低減される。
[0096] 図 10は、ドーピング濃度すなわちキャリア濃度が厚さ方向に均一ではない GaN層 を GaN基板 101上に形成した構造を示している。 GaN基板 101上には、 5 X 1017cm —3程度の低キャリア濃度 (Alln) GaN層 1201と、 1 X 1017cm 3程度の高キャリア濃度（ Alln) GaN層 1202とが積層されている。ここで、（Alln) GaN層とは、 GaN層、およ び、 GaN層における Gaの少なくとも一部が Aほたは Inで置換された窒素化合物系 半導体の層を示すものとする。
[0097] なお、本実施形態では、高キャリア濃度 (Alln) GaN層 1202のみに凹凸が形成さ れて 、るが、凹部の底面は低キャリア濃度 (Alln) GaN層 1201に達して ヽても良 、。
[0098] なお、 n— GaN層 102の成長は、実施形態 1について説明した方法と同様の方法 で行なわれる。
[0099] GaN基板 101の主面に直接、高キャリア濃度 (Alln) GaN層 1201を成長させると、 高キャリア濃度 GaN結晶中に転位が発生し、その結晶性が悪ィ匕してしまう。このため 、 GaN基板 101の主面に (Alln) GaN結晶を成長させる最初の段階では、キャリア濃 度が極力低くなる条件で結晶成長を行なうことが好ましい。
[0100] 図 10の例では、 GaN基板 101上に低キャリア濃度の GaN層 1201を最初に形成し ているが、ストライプ幅の狭いリッジ部は、高いキャリア濃度を有しているため、電気抵 抗が充分に低減されている。
[0101] 高キャリア濃度 (Alln) GaN層 1202の露出表面がシード部として機能する。このシ 一ド部カも n—GaN層 102が縦方向のみならず、横方向にも成長する。この n—GaN 層 102のキャリア濃度も一様である必要はなぐ分布を持っていても良い。例えば、成 長初期の段階では、 5 X 1017cm 3以下の低キャリア濃度 GaN層 1203を形成し、その 上に 5 X 1017cm— 3程度の高キャリア濃度 GaN層 1204を積層してもょ 、。
[0102] 高キャリア濃度（AlIn) GaN層 1202の厚さは、 50nm以上 500nm以下の範囲に設 定されることが好ましぐ低キャリア濃度 GaN層 1203の厚さは、 50nm以上 lOOOnm 以下の範囲に設定されることが好ましい。
[0103] なお、 n型 GaN層 102と GaN基板 101との間に挿入するバッファ層は、 GaN層に 限定されず、 Al Ga In N (x3+y3 + z3 = l、 x3≥0、 y3≥0、 z3≥0)で表される x3 y3 z3
材料から形成されて ヽてもよ ヽ。
[0104] このようにバッファ層が設けられた基板、および、ノ ッファ層が設けられてない基板 を、本願明細書では総称して「基板構造物」と称する場合がある。すなわち、基板構 造物 ίま ίま、 Al Ga In N (xl +yl + zl = l、 xl≥0、 yl≥0、 zl≥0)結晶力ら形成 xl yl zl
された基板本体のみからなる場合もあれば、このような基板本体の上面に Al Ga In x3 y3
N (x3 +y3 + z3 = 1、 x3≥ 0、 y3≥ 0、 z3≥ 0)結晶層が形成された構造物である z3
場合もある。基板本体の最上面に Al Ga In N (x3+y3 + z3 = 1、 x3≥0、 y3≥0 x3 y3 z3
、 z3≥0)結晶層が形成されている場合は、この結晶層の表面における特定領域力^ 縦方向成長領域」として機能すること〖こなる。
[0105] (実施形態 4)
以下、図 11を参照しながら、本発明による窒素化合物半導体装置の第 4の実施形 態を説明する。
[0106] 図 11に示す例では、 GaN基板 101の主面に形成された複数の凹部の幅は、いず れも約 5 mに設定されている力 リッジ部（凸部）の幅が位置に応じて変化している 。すなわち、リッジ部の幅がウェハの外周に近い位置では相対的に小さいが、ウェハ の中心に近づくにつれて幅が大きくなつている。図 11の構造は、他の点では、図 1を 参照して説明した実施形態 1の構成と同様の構成を有している。
[0107] このような構成を採用することにより、 GaN基板 101に存在する転位密度を 1桁以 上低減する効果に加え、基板と半導体積層構造との間に存在する格子定数の差に 起因して生じる基板 (ウェハ）のそりを低減できる。
[0108] 一般に、ウェハ状の n— GaN基板 101を結晶成長温度（1000〜： L 100°C)に昇温 した後、室温まで冷却すると、基板と半導体積層構造との間に存在する格子定数の 差に起因してウェハにそりが発生する。 GaN基板 101の格子定数よりも半導体積層 構造の格子定数力 、さい場合と、大きい場合とで、そりの向きが異なる。
[0109] GaN基板 101の格子定数よりも半導体積層構造の格子定数が大きい場合は、リツ ジ部の幅をウェハ周辺部に行くほど狭く設定することが好ましい。そうすることにより、 ウェハ周辺部に発生する応力を低減することができるからである。一方、 GaN基板 10 1の格子定数よりも半導体積層構造の格子定数が小さい場合は、リッジ部の幅をゥェ ハ周辺部に行くほど広く設定することが好ましい。この場合、 XZYをウェハ中心部で は 0. 5程度に設定し、ウェハ周辺部では 2. 0程度に設定することができる。
[0110] なお、リッジ部（凸部）の幅を位置によらず一定値に設定し、凹部の幅をウェハ上の 位置に応じて変化させても、同様の効果が得られる。ただし、凹部の幅を広くしすぎ ると、 n— GaN層 102の結合を達成するために必要な結晶成長時間が長くなりすぎる 場合があるため、適当な範囲内で幅を調節することが好ましい。この場合は、 XZYを ウェハ中心部では 0. 5程度に設定し、ウェハ周辺部では 1. 0程度に設定することが できる。
産業上の利用可能性
[0111] 本発明の窒素化合物半導体素子は、信頼性の高い GaN系半導体レーザを必要と する光記録装置、光ディスプレイ (レーザディスプレイ)装置等の光源として有用であ る。また、本発明は、レーザ加工、医用等への応用にも有用である。さらに、本発明を チャネル領域などの活性領域を備える他の窒素化合物系半導体装置に適用すれば 、チャネルを低欠陥領域に形成するため、信頼性の高いデバイスを実現することもで きる。

Claims

請求の範囲
[1] 導電性を有する基板構造物と、前記基板構造物に支持された半導体積層構造物 とを備えた窒素化合物系半導体装置であって、
前記基板構造物の主面は、窒素化合物系半導体の縦方向成長の種結晶として機 能する少なくとも 1つの縦方向成長領域と、前記縦方向成長領域上に成長した窒素 化合物半導体の横方向成長を可能とする複数の横方向成長領域とを有しており、 前記基板構造物の主面に平行な第 1方向における前記縦方向成長領域のサイズ の総和を∑X、前記第 1方向における前記複数の横方向成長領域のサイズの総和を ΣΥとしたとき、∑XZ∑Y> 1. 0の関係が成立する、窒素化合物系半導体装置。
[2] 前記基板構造物は、 Al Ga In N (xl +yl + zl = l、 xl≥0、 yl≥0、 zl≥0)結 xl yl zl
晶から形成されており、
前記半導体積層構造物は、前記基板構造物の主面における前記縦方向成長領域 力も成長した Al Ga In N (x2+y2 + z2= l、 x2≥0、 y2≥0、 z2≥0)結晶層を含 x2 y2 z2
んでいる、請求項 1に記載の窒素化合物系半導体装置。
[3] 前記基板構造物は、
Al Ga In N (xl +yl + zl = l、 xl≥0、 yl≥0、 zl≥0)結晶力も形成された基 xl yl zl
板本体と、
前記基板本体の上面に形成され、表面が前記基板構造物の主面として機能する A 1 Ga In N (x3+y3 + z3 = l、 x3≥0、 y3≥0、 z3≥0)結晶層と、
x3 y3 z3
を含んでおり、
前記半導体積層構造物は、前記基板構造物の主面における前記縦方向成長領域 力も成長した Al Ga In N (x2+y2 + z2= l、 x2≥0、 y2≥0、 z2≥0)結晶の層を x2 y2 z2
含んでいる、請求項 1に記載の窒素化合物系半導体装置。
[4] 前記基板構造物の主面における前記縦方向成長領域および横方向成長領域は、 前記第 1方向に垂直な方向にストライプ状に延びて 、る、請求項 1に記載の窒素化 合物系半導体装置。
[5] 前記基板構造物の主面における前記縦方向成長領域は、前記基板構造物の主面 に存在するストライプ状リッジ部によって規定されている、請求項 4に記載の窒素化合 物系半導体装置。
[6] 前記基板構造物の主面を覆うマスク層を更に備えており、
前記マスク層は、前記縦方向成長領域に対応する位置に設けられたストライプ状の 開口部と、前記横方向成長領域に対応する位置に設けられたマスク部とを有してい る、請求項 4または 5に記載の窒素化合物系半導体装置。
[7] 前記マスク層の開口部の面積は、前記マスク層のマスク部の面積の 1. 0倍より大き い、請求項 6に記載の窒素化合物系半導体装置。
[8] 前記半導体積層構造物は、前記 Al Ga In N結晶層のバンドギャップよりも小さな x2 y2 z2
バンドギャップを有する活性層を含み、
前記活性層の一部にキャリアを注入するための電流狭窄構造を更に備えて！/ヽる、 請求項 2に記載の窒素化合物系半導体装置。
[9] 前記電流狭窄構造は、前記基板構造物の主面における前記横方向成長領域の真 上に位置して 、る請求項 8に記載の窒素化合物系半導体装置。
[10] 前記 Al Ga In N層は、各構成元素のモル比率 x3、 y3、および z3の少なくとも 1 x3 y3 z3
つが層厚方向に変化する構造を有している、請求項 3に記載の窒素化合物系半導 体装置。
[11] 前記 Al Ga In N層は多層構造を有している、請求項 10に記載の窒素化合物系 x3 y3 z3
半導体装置。
[12] 窒素化合物系半導体の縦方向成長の種結晶として機能する複数の縦方向成長領 域と、前記縦方向成長領域上に成長した窒素化合物半導体の横方向成長を可能と する複数の横方向成長領域とを主面に有する基板構造物を用意する工程であって、 前記基板構造物の主面に平行な第 1方向における各縦方向成長領域のサイズを X、 前記第 1方向における各横方向成長領域のサイズを Yとしたとき、 X/Y> 1. 0の関 係が成立する基板構造物を用意する工程 (Α)と、
前記基板構造物の主面上に窒素化合物系半導体層を成長させる工程 (Β)と、 を包含する窒素化合物系半導体装置の製造方法。
[13] 前記工程 (Α)は、 Al Ga In N (xl +yl + zl = l、 xl≥0、 yl≥0、 zl≥0)結晶 xl yl zl
カゝら形成されたウェハを前記基板構造物として用意する工程を含み、 前記工程 (B)は、前記窒素化合物系半導体層として機能する Al Ga In N (x2 + x2 y2 z2 y 2 + z2 = 1、 x2≥ 0、 y2≥ 0、 z2≥ 0)結晶層を前記基板構造物の主面における前 記縦方向成長領域から成長させる工程を含む、請求項 12に記載の窒素化合物系半 導体装置の製造方法。
[14] 前記工程 (A)は、 Al Ga In N (xl +yl + zl = l、 xl≥0、 yl≥0、 zl≥0)結晶 xl yl zl
カゝら形成されたウェハを基板本体として用意する工程 (al)と、
表面が前記基板構造物の主面として機能する Al Ga In N (x3+y3 + z3 = 1、 x x3 y3 z3
3≥0、 y3≥0、 z3≥0)結晶層を前記基板本体の上面に成長させる工程 (a2)と、 を含み、
前記工程 (B)は、前記窒素化合物系半導体層として機能する Al Ga In N (x2 + x2 y2 z2 y 2 + z2 = 1、 x2≥ 0、 y2≥ 0、 z2≥ 0)結晶層を前記基板構造物の主面における前 記縦方向成長領域から成長させる工程を含む、請求項 12に記載の窒素化合物系半 導体装置の製造方法。
[15] 前記基板構造物の主面における前記縦方向成長領域および横方向成長領域は、 前記第 1方向に対して垂直な方向にストライプ状に延びている、請求項 12に記載の 窒素化合物系半導体装置の製造方法。
[16] 前記基板構造物の主面における前記縦方向成長領域は、前記基板構造物の主面 に存在するストライプ状リッジ部によって規定されている、請求項 15に記載の窒素化 合物系半導体装置の製造方法。
[17] 前記工程 (A)は、
前記縦方向成長領域を規定するパターンを有するレジストマスクで前記基板構造 物の主面を覆う工程と、
前記基板構造物の主面のうち前記レジストマスクで覆われて 、な 、部分を選択的 にエッチングする工程と、
を含む、請求項 16に記載の窒素化合物系半導体装置の製造方法。
[18] 前記基板構造物の主面を覆うマスク層を更に備えており、
前記マスク層は、前記縦方向成長領域に対応する位置に設けられたストライプ状の 開口部と、前記横方向成長領域に対応する位置に設けられたマスク部とを有してい る、請求項 16または 17に記載の窒素化合物系半導体装置の製造方法。
[19] 前記マスク層の開口部の面積は、前記マスク層のマスク部の面積の 1. 0倍より大き い、請求項 18に記載の窒素化合物系半導体装置の製造方法。
[20] 前記窒素化合物系半導体層、および、前記窒素化合物半導体層上に積層された 他の半導体層を有する半導体積層構造物を形成する工程 (C)を含み、
前記工程 (C)は、前記 Al Ga In N結晶層のバンドギャップよりも小さなバンドギヤ x2 y2 z2
ップを有する活性層を形成する工程 (cl)と、前記活性層の一部にキャリアを注入す るための電流狭窄構造を形成する工程 (c2)とを含む、請求項 13または 14に記載の 窒素化合物系半導体装置の製造方法。
[21] 前記工程 (c2)は、前記基板構造物の主面における前記横方向成長領域の真上に 前記電流狭窄構造を配置する工程を含む、請求項 20に記載の窒素化合物系半導 体装置の製造方法。
[22] 前記工程 (a2)は、前記 Al Ga In N層における各構成元素のモル比率 x3、 y3、 x3 y3 z3
および z3の少なくとも 1つを層厚方向に変化させる工程を含む、請求項 15に記載の 窒素化合物系半導体装置の製造方法。
[23] 前記 Al Ga In N層は多層構造を有している、請求項 22に記載の窒素化合物系 x3 y3 z3
半導体装置の製造方法。
[24] 前記工程 (a2)は、前記 Al Ga In N層の成長途中に成長温度を変化させる工程 x3 y3 z3
を含む、請求項 13に記載の窒素化合物系半導体装置の製造方法。
[25] Xおよび Yの少なくとも一方は、ウェハ状態にある前記基板構造物の主面における 位置に応じて変化している、請求項 12に記載の窒素化合物系半導体装置の製造方 法。
PCT/JP2005/020927 2004-11-22 2005-11-15 窒素化合物系半導体装置およびその製造方法 WO2006054543A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/597,575 US7704860B2 (en) 2004-11-22 2005-11-15 Nitride-based semiconductor device and method for fabricating the same
JP2006517879A JP4880456B2 (ja) 2004-11-22 2005-11-15 窒素化合物系半導体装置およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-337218 2004-11-22
JP2004337218 2004-11-22

Publications (1)

Publication Number Publication Date
WO2006054543A1 true WO2006054543A1 (ja) 2006-05-26

Family

ID=36407086

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/020927 WO2006054543A1 (ja) 2004-11-22 2005-11-15 窒素化合物系半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US7704860B2 (ja)
JP (1) JP4880456B2 (ja)
CN (1) CN100454699C (ja)
WO (1) WO2006054543A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219140A (ja) * 2009-03-13 2010-09-30 Sharp Corp 窒化物半導体発光素子とその製造方法
JP2010219376A (ja) * 2009-03-18 2010-09-30 Sharp Corp 窒化物半導体発光素子の製造方法
JP2011009417A (ja) * 2009-06-25 2011-01-13 Sharp Corp 窒化物半導体ウェハ、窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US8344413B2 (en) 2009-05-29 2013-01-01 Sharp Kabushiki Kaisha Nitride semiconductor wafer, nitride semiconductor chip, and method of manufacture of nitride semiconductor chip
US8664688B2 (en) 2009-03-27 2014-03-04 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting chip, method of manufacture thereof, and semiconductor optical device
WO2018235413A1 (ja) * 2017-06-20 2018-12-27 ソニー株式会社 面発光半導体レーザおよびその製造方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8458262B2 (en) * 2006-12-22 2013-06-04 At&T Mobility Ii Llc Filtering spam messages across a communication network
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8097081B2 (en) 2008-06-05 2012-01-17 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8871024B2 (en) 2008-06-05 2014-10-28 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8303710B2 (en) 2008-06-18 2012-11-06 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US20120000415A1 (en) * 2010-06-18 2012-01-05 Soraa, Inc. Large Area Nitride Crystal and Method for Making It
US8284810B1 (en) 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
US8124996B2 (en) 2008-08-04 2012-02-28 Soraa, Inc. White light devices using non-polar or semipolar gallium containing materials and phosphors
US8979999B2 (en) 2008-08-07 2015-03-17 Soraa, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8323405B2 (en) 2008-08-07 2012-12-04 Soraa, Inc. Process and apparatus for growing a crystalline gallium-containing nitride using an azide mineralizer
US8021481B2 (en) 2008-08-07 2011-09-20 Soraa, Inc. Process and apparatus for large-scale manufacturing of bulk monocrystalline gallium-containing nitride
US20100031873A1 (en) * 2008-08-07 2010-02-11 Soraa, Inc. Basket process and apparatus for crystalline gallium-containing nitride
US8430958B2 (en) 2008-08-07 2013-04-30 Soraa, Inc. Apparatus and method for seed crystal utilization in large-scale manufacturing of gallium nitride
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8148801B2 (en) 2008-08-25 2012-04-03 Soraa, Inc. Nitride crystal with removable surface layer and methods of manufacture
US8354679B1 (en) 2008-10-02 2013-01-15 Soraa, Inc. Microcavity light emitting diode method of manufacture
US8455894B1 (en) 2008-10-17 2013-06-04 Soraa, Inc. Photonic-crystal light emitting diode and method of manufacture
US8987156B2 (en) 2008-12-12 2015-03-24 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
US8878230B2 (en) 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
US8461071B2 (en) 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
USRE47114E1 (en) 2008-12-12 2018-11-06 Slt Technologies, Inc. Polycrystalline group III metal nitride with getter and method of making
US8299473B1 (en) 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
US8306081B1 (en) 2009-05-27 2012-11-06 Soraa, Inc. High indium containing InGaN substrates for long wavelength optical devices
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
US8435347B2 (en) 2009-09-29 2013-05-07 Soraa, Inc. High pressure apparatus with stackable rings
US9175418B2 (en) 2009-10-09 2015-11-03 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
DE102009058345B4 (de) 2009-12-15 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaser
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
US8729559B2 (en) 2010-10-13 2014-05-20 Soraa, Inc. Method of making bulk InGaN substrates and devices thereon
US8674393B2 (en) 2010-12-21 2014-03-18 Industrial Technology Research Institute Substrate structure and fabrication thereof, and light emitting diode devices fabricated from the same
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US9694158B2 (en) 2011-10-21 2017-07-04 Ahmad Mohamad Slim Torque for incrementally advancing a catheter during right heart catheterization
US10029955B1 (en) 2011-10-24 2018-07-24 Slt Technologies, Inc. Capsule for high pressure, high temperature processing of materials and methods of use
US8482104B2 (en) 2012-01-09 2013-07-09 Soraa, Inc. Method for growth of indium-containing nitride films
CN103165771B (zh) * 2013-03-28 2015-07-15 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
US9650723B1 (en) 2013-04-11 2017-05-16 Soraa, Inc. Large area seed crystal for ammonothermal crystal growth and method of making
JP5957771B2 (ja) * 2013-10-11 2016-07-27 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
DE102014116999A1 (de) * 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US9773906B2 (en) * 2015-04-28 2017-09-26 Samsung Electronics Co., Ltd. Relaxed semiconductor layers with reduced defects and methods of forming the same
US10174438B2 (en) 2017-03-30 2019-01-08 Slt Technologies, Inc. Apparatus for high pressure reaction
EP3816330A4 (en) * 2018-06-26 2022-10-05 Flosfia Inc. CRYSTALLINE OXIDE FILM
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
WO2021162727A1 (en) 2020-02-11 2021-08-19 SLT Technologies, Inc Improved group iii nitride substrate, method of making, and method of use
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009004A (ja) * 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
JP2003086905A (ja) * 2001-09-12 2003-03-20 Sharp Corp 窒化物半導体レーザ素子とその半導体光学装置
JP2003234505A (ja) * 2002-01-31 2003-08-22 Osram Opto Semiconductors Gmbh 半導体デバイス及びその製造方法
JP2003300800A (ja) * 1998-09-30 2003-10-21 Nec Corp Ｉｉｉ族元素窒化物半導体ウェーハの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809691B2 (ja) * 1989-04-28 1998-10-15 株式会社東芝 半導体レーザ
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
WO1998047170A1 (en) * 1997-04-11 1998-10-22 Nichia Chemical Industries, Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
US6252261B1 (en) 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
US6940098B1 (en) * 1999-03-17 2005-09-06 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
EP1104031B1 (en) 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP3455512B2 (ja) * 1999-11-17 2003-10-14 日本碍子株式会社 エピタキシャル成長用基板およびその製造方法
JP4547746B2 (ja) 1999-12-01 2010-09-22 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法
JP3642001B2 (ja) 2000-04-27 2005-04-27 日本電気株式会社 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
US6836498B2 (en) 2000-06-05 2004-12-28 Sony Corporation Semiconductor laser, semiconductor device and nitride series III-V group compound substrate, as well as manufacturing method thereof
JP2002076518A (ja) 2000-08-30 2002-03-15 Sony Corp 半導体レーザおよび半導体素子並びにそれらの製造方法
JP4639484B2 (ja) 2001-02-07 2011-02-23 ソニー株式会社 窒化物半導体素子の製造方法
JP2002246642A (ja) * 2001-02-13 2002-08-30 Canon Inc 窒化物系化合物半導体発光素子
US7052979B2 (en) * 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
JP2003158295A (ja) 2001-11-22 2003-05-30 Showa Denko Kk ＧａＮ系半導体薄膜、その製造方法、半導体発光素子
JP4115187B2 (ja) * 2002-07-19 2008-07-09 豊田合成株式会社 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子
JP4830315B2 (ja) * 2004-03-05 2011-12-07 日亜化学工業株式会社 半導体レーザ素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003300800A (ja) * 1998-09-30 2003-10-21 Nec Corp Ｉｉｉ族元素窒化物半導体ウェーハの製造方法
JP2002009004A (ja) * 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
JP2003086905A (ja) * 2001-09-12 2003-03-20 Sharp Corp 窒化物半導体レーザ素子とその半導体光学装置
JP2003234505A (ja) * 2002-01-31 2003-08-22 Osram Opto Semiconductors Gmbh 半導体デバイス及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219140A (ja) * 2009-03-13 2010-09-30 Sharp Corp 窒化物半導体発光素子とその製造方法
JP2010219376A (ja) * 2009-03-18 2010-09-30 Sharp Corp 窒化物半導体発光素子の製造方法
US8664688B2 (en) 2009-03-27 2014-03-04 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting chip, method of manufacture thereof, and semiconductor optical device
US8344413B2 (en) 2009-05-29 2013-01-01 Sharp Kabushiki Kaisha Nitride semiconductor wafer, nitride semiconductor chip, and method of manufacture of nitride semiconductor chip
JP2011009417A (ja) * 2009-06-25 2011-01-13 Sharp Corp 窒化物半導体ウェハ、窒化物半導体発光素子および窒化物半導体発光素子の製造方法
WO2018235413A1 (ja) * 2017-06-20 2018-12-27 ソニー株式会社 面発光半導体レーザおよびその製造方法
US11309686B2 (en) 2017-06-20 2022-04-19 Sony Corporation Surface emitting laser and method of manufacturing the same

Also Published As

Publication number Publication date
CN1922772A (zh) 2007-02-28
JP4880456B2 (ja) 2012-02-22
US20080272462A1 (en) 2008-11-06
CN100454699C (zh) 2009-01-21
US7704860B2 (en) 2010-04-27
JPWO2006054543A1 (ja) 2008-05-29

Similar Documents

Publication Publication Date Title
JP4880456B2 (ja) 窒素化合物系半導体装置およびその製造方法
US6911351B2 (en) Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same
US7846820B2 (en) Nitride semiconductor device and process for producing the same
KR100700677B1 (ko) 반도체 박막, 반도체 소자와 반도체 장치, 및 이들의 제조방법
JP3571641B2 (ja) 窒化物半導体素子
JP4928874B2 (ja) 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
US6927149B2 (en) Nitride semiconductor device and fabrication method thereof, and method for forming nitride semiconductor substrate
KR20020071787A (ko) Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법
JP2011084469A (ja) ＧａＮ単結晶基板の製造方法及びインゴット
US6670204B2 (en) Semiconductor light emitting device and method for manufacturing the same
US20100301393A1 (en) Field effect transistor and manufacturing method therefor
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2006273716A (ja) ＧａＮ単結晶基板の製造方法
JP2010272593A (ja) 窒化物半導体発光素子及びその製造方法
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
JP4255168B2 (ja) 窒化物半導体の製造方法及び発光素子
JP2004165550A (ja) 窒化物半導体素子
JP5056272B2 (ja) 窒化ガリウム系半導体面発光素子、および窒化ガリウム系半導体面発光素子を作製する方法
JP2022104771A (ja) 半導体基板、半導体デバイス、電子機器
US6855571B1 (en) Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor
JP4679867B2 (ja) 窒化物半導体発光素子、及びその製造方法
JP2005167194A (ja) 半導体素子
JP2004007009A (ja) 窒化物半導体素子の製造方法
JP4822674B2 (ja) 窒化物半導体素子およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2006517879

Country of ref document: JP

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 10597575

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200580005185.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05807104

Country of ref document: EP

Kind code of ref document: A1