JP4639484B2 - 窒化物半導体素子の製造方法 - Google Patents
窒化物半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4639484B2 JP4639484B2 JP2001031378A JP2001031378A JP4639484B2 JP 4639484 B2 JP4639484 B2 JP 4639484B2 JP 2001031378 A JP2001031378 A JP 2001031378A JP 2001031378 A JP2001031378 A JP 2001031378A JP 4639484 B2 JP4639484 B2 JP 4639484B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- substrate
- semiconductor layer
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、窒化物半導体層の製膜方法及び窒化物半導体素子に関し、更に詳細には、結晶欠陥の少ない結晶性の良好な窒化物半導体層を製膜する方法及び結晶欠陥の少ない結晶性の良好な窒化物半導体層を備えた窒化物半導体素子に関するものである。
【0002】
【従来の技術】
光記録の分野では、光ディスクなどの光記録媒体の記録密度を向上させるために、短波長域の光を発光する半導体レーザ素子の実用化が求められている。そこで、窒化ガリウム(GaN)系III −V族化合物半導体を利用したGaN系半導体レーザ素子の研究が盛んに行われている。
GaN系化合物半導体は、その禁制帯幅が1.9eVから6.2eVにわたる直接遷移半導体であって、可視光領域から紫外光領域の波長で発光する半導体発光素子を実現できる材料として、特に緑色から青色、更には紫外線の領域にわたる短波長域で発光する半導体レーザ素子や発光ダイオード(LED)などを実現できる材料として注目されている化合物半導体である。
【0003】
また、GaN系化合物半導体は、FETなどの電子走行素子の材料としても望ましく、例えば、GaNの飽和電子速度は約2.5eV×107 cm/sであって、Si、GaAs及びSiCに比べて大きく、しかも破壊電界は約5×106 V/cmとダイアモンドに次ぐ大きさを持っている。
GaN系化合物半導体は、このような優れた特性を有するので、高周波、高温、大電力用の電子走行素子の材料として有望視されている。
【0004】
GaN系化合物半導体を構成要素の少なくとも一部とするGaN系半導体素子、即ちGaN系半導体発光素子、或いはGaN系電子走行素子は、一般に、基板上に成長させたGaN系化合物半導体の積層構造により構成されている。
基板上に成長させたGaN系化合物半導体層の結晶性が、GaN系半導体素子の素子特性に大きく影響を及ぼすので、良好な素子特性を得るためには、結晶欠陥の少ないGaN系化合物半導体の積層構造を基板上に形成することが必要である。
【0005】
ところで、GaNと格子整合する適当な基板が見当たらないために、GaN系化合物半導体の成長用基板として、通常、サファイア基板が用いられているものの、サファイア基板とGaN層の格子定数は相互に異なっていて格子不整合であり、また熱膨張係数差も大きい。
基板に対するGaN系化合物半導体層の格子整合性が悪く、両者の熱膨張係数差が大きいと、基板上に成長させたGaN系化合物半導体層に歪みが発生するために、結晶性に対して好ましくない影響が種々生じる。例えば、発生した歪みを緩和するために、GaN系化合物半導体層中には108−1010/cm2台の転位密度の大量の転位が導入される。
【0006】
導入された転位のうち、GaN系化合物半導体層の厚さ方向に伝搬する貫通転位は、GaN系化合物半導体層近傍に形成されるデバイス活性層にも伝播して、電流リーク箇所や非発光中心などとして働く有害な結晶欠陥になり、デバイスの電気的・光学的特性を損なう原因になる。従って、良好な素子特性を有するGaN系半導体素子を作製するためには、貫通転位の発生を極力抑制しなければならない。
そこで、貫通転位を低減する有力な方法として、エピタキシャルに横方向成長を用いる、ELO(Epitaxial Lateral Overgrowth)法と呼ばれている方法が、近年、開発されている。
【0007】
ELO法は、いわゆるマスク付きELO法とフリースタンディングELO法(以下、FS−ELO法と言う)の2種類の方法に大別できる。
マスク付きELO法は、サファイア基板上にGaN下地層を成長させた後、そのGaN下地層表面上に例えばストライプ状のマスクを形成し、マスク上から再度GaN層をエピタキシャル成長させ、GaNエピタキシャル成長層をマスク上の領域に横方向成長させつつ上方に成長させるようにした方法である。
【0008】
FS−ELO法は、サファイア基板上にGaN下地層を成長させた後、反応性イオンエッチング(RIE)法などによってGaN下地層をエッチングし、GaN下地層上に凹凸ストライプパターンを形成する。凹凸ストライプパターンを形成する際には、基板に到達するまでGaN下地層を除去し、更に基板の極く上層部を除去して、基板面を底に露出させた凹部と、GaN下地層と基板の上層部からなる凸部とのストライプ状の凹凸構造を形成する。
次いで、凹凸構造上にGaN層をエピタキシャル成長させ、GaNエピタキシャル成長層を横方向成長させて凹部を埋めつつ上方に成長させるようにした方法である。
いずれの場合も、エピタキシャル成長層の横方向成長により成長した部分(以下、ウイング部(Wing部)と呼ぶ)の転位密度は低いと評価されている。
【0009】
【発明が解決しようとする課題】
しかし、本発明者等が行ったマスク付きELO法の評価試験を行った結果では、GaNエピタキシャル成長層の転位密度を出来るだけ低減させるように最適化した製膜条件下でも、ウイング部内の転位密度は107/cm2台半ば程度までしか低減できなかった。また、ウイング部内でGaNエピタキシャル成長層の結晶軸が傾くために、そのことがGaNエピタキシャル成長層上に別のエピタキシャル成長層を成長させる際の支障になるという問題もあった。
また、本発明者等が行ったFS−ELO法の評価試験の結果では、結晶軸が傾くという問題は大幅に改善されるものの、ウイング部内の転位密度を106/cm2台程度以下に低減することはできなかった。
【0010】
一方、現在、GaN系半導体レーザ素子より長波長域の信頼性の高い半導体レーザ素子として実用化されているAlGaAs系、GaInP系、GaInAsP系などの半導体レーザ素子中の転位密度は103/cm2台以下であり、また、素子結晶中には結晶軸の傾きが分布するといった問題もない。
従って、発光波長が短波長域のGaN系半導体レーザ素子に関しても、長波長域の半導体レーザ素子同様に、転位密度が小さく、結晶軸の傾き分布がない、結晶性の良好で特性に優れたGaN系半導体レーザ素子の実現が望まれている。
【0011】
本発明は、かかる問題点に鑑みてなされたものであって、その目的は、窒化物半導体層に対して格子不整合及び熱的不整合の基板上に、結晶欠陥密度を例えば105/cm2台以下に低減した窒化物半導体層を成長させる方法及び窒化物半導体素子を提供することにある。
【0012】
【課題を解決するための手段】
本発明者は、従来技術が有する上述の課題を解決すべく、鋭意検討を行った、マスク付きELO法に比べて転位密度の低いFS−ELO法により製膜したGaNエピタキシャル成長膜のウイング部であっても、106/cm2程度までしか転位密度を低減できない理由を、以下のように、明らかにすることができた。
【0013】
従来のFS−ELO法では、先ず、図8(a)に示すように、基板52上に第1の窒化物半導体層54を製膜する。
基板52と窒化物半導体層54との間には格子不整合や熱的不整合が存在するために、製膜する際、結晶欠陥が非常に高密度に生成している高密度欠陥領域56が、図8(b)に示すように、第1の窒化物半導体層54の基板近傍領域に形成される。
尚、第1の窒化物半導体層54を製膜する前に、基板52上にGaN、AlNなどからなるバッファ層を製膜した場合には、高密度欠陥領域56がバッファ層の基板近傍領域に形成される。
【0014】
高密度欠陥領域56に生成した欠陥種は、具体的には、積層欠陥、結晶成長面と平行に延伸する成分を有する転位ループ、及び成長方向にほぼ平行に延伸する貫通転位である。
このうち、成長方向にほぼ平行に延伸する貫通転位は、高密度欠陥領域56から更に第1の窒化物半導体層54中に延伸する。例えば、サファイア基板c面上にGaN層を形成させた場合、高密度欠陥領域56の厚さは0.4μm程度であり、貫通転位密度は108/cm2以上である。
【0015】
次いで、第1の窒化物半導体層54上にストライプ状マスク(図示せず)を形成した後、マスクを用いた反応性イオンエッチング(RIE)法によって第1の窒化物半導体層54及び基板52の上部をエッチングして、図8(c)に示すように、凹凸構造を基板面に形成する。
凹凸構造の凸部を種結晶部58と呼ぶ。
【0016】
続いて、種結晶部58に形成されたマスクを化学エッチング法等によって除去した後、横方向成長が主となるような成長条件で第2の窒化物半導体層62を結晶成長させることによって、図9に示すように、第2の窒化物半導体層62を種結晶部58間のウイング部60に横成長させつつ、種結晶部58上部に成長させる。
ウイング部60が第2の窒化物半導体層62により形成される際に、第2の窒化物半導体層62と基板52との間には空洞64が形成される。
【0017】
本発明者らが、上述のようにしてFS−ELO法により形成した窒化物半導体層の積層構造の断面を透過電子顕微鏡法(Transmission Electron Microsopy:TEM)によって詳細に調べた結果、第2の窒化物半導体層62を形成する際の横方向成長によって形成されたウイング部60内では、図10に示すように、結晶欠陥が生成している。
即ち、高密度欠陥領域56から基板とほぼ平行に横方向に延伸するA転位66やB転位68が形成されていて、この横方向へ延伸する転位のうち、A転位66は会合部70で垂直方向に屈曲し、延伸していることが観察され、またB転位68は会合部70以外の領域で垂直方向に屈曲し、延伸していることが観察される。更に、高密度欠陥領域56から第2の窒化物半導体層62の厚さ方向に種結晶部58を貫通して延伸する貫通転位72が観測される。
【0018】
このように、本発明者らは、ウイング部60内で発生している転位は、高密度欠陥領域56から延伸した転位に起因することを見い出した。
そして、高密度欠陥領域56に起源を有する転位の延伸を防止することにより、従来のFS−ELO法より更にウイング部内の転位密度を低減させることができることを確認した。
【0019】
上記目的を達成するために、上述の知見に基づいて、本発明に係る窒化物半導体素子の製造方法は、格子不整合及び熱的不整合の少なくとも一方の不整合性を基板に対して有する窒化物半導体層を基板上に成長させる方法において、
基板上に第1の窒化物半導体層を成長させる第1の工程と、
第1の窒化物半導体層上に所定のパターンを有するマスクを形成し、次いでマスクから露出した第1の窒化物半導体層及び基板の上層部を除去して、基板を露出させた凹部と第1の窒化物半導体層及び基板の上層部からなる凸部とを有する凹凸構造を基板面に形成する第2の工程と、
高密度結晶欠陥領域が存在する第1の窒化物半導体層下層部を少なくとも含む凸部下部に、凸部下部の側面を覆う側壁保護膜を形成する第3の工程と、
側壁保護膜を凸部下部の側面に備えた凹凸構造上に第2の窒化物半導体層を成長させる第4の工程と
を有することを特徴としている。
【0020】
本発明方法及び本発明で、窒化物半導体層、又は窒化物系III-V族化合物半導体層とは、V族元素として窒素(N)を有するIII-V族化合物半導体層のエピタキシャル成長層を言い、例えばGaN、AlGaN、GaInN、AlGaInN、BN等である。また、第1及び第2の窒化物半導体層は、双方とも同じ組成の半導体層でも、相互に異なる半導体層でも良い。
本発明方法で、格子不整合とは、基板の格子定数と窒化物半導体層の格子定数とが異なることを言い、熱的不整合とは、基板の熱膨張係数と窒化物半導体層の熱膨張係数とが異なることを言う。
また、本発明に係る窒化物半導体素子は、窒化物系エピタキシャル成長層を主たる構成要素とする半導体素子であって、例えば窒化物系III-V族化合物半導体層からなるレーザ構造を備えたGaN系埋め込み型半導体レーザ素子、或いはLED等の窒化物半導体発光素子でも、また、FETなどの電子走行素子でも良い。
【0021】
本発明方法及び本発明で形成する側壁保護膜及び上壁保護膜の材料は、窒化物半導体層の成長と共に転位が延伸しないようにするために、窒化物半導体層が成長しないか、若しくは成長し難い性質を有する材料、例えばSiNx である。
第1及び第2の窒化物半導体層の製膜方法には制約はなく、例えば有機金属気相成長法(Metal Organic Chemical Vapor Deposition;MOCVD)を好適に使用できる。
【0022】
本発明方法及び本発明では、凸部内の高密度欠陥領域の側面が側壁保護膜によって覆われ、ウイング部内に延伸する転位の起源が絶たれているので、第1の窒化物半導体層上にエピタキシャル成長させた第2の窒化物半導体層の結晶欠陥の密度が、従来のものに比べて、大幅に低下する。
【0023】
本発明に係る窒化物半導体素子は、基板上に形成された第1の窒化物半導体層及び基板の上層部からなる凸部と、基板を露出させた凹部とを有する凹凸構造を備えた基板面上に、凸部の上部を埋め込むようにして形成された、第2の窒化物半導体層の積層構造を備える窒化物半導体素子において、
側壁保護膜が凸部の下部側面を覆うように凸部の下部に設けてあることを特徴としている。
【0024】
本発明方法の好適な実施態様では、第3の工程の後、第4の工程の前に、側壁保護膜に加えて凸部上面に上壁保護膜を例えばSiNx 膜で形成する。
また、本発明の好適な実施態様では、凸部の下部側面を覆う側壁保護膜に加えて、凸部の上面を覆う上壁保護膜が凸部の上面に設けてある。
側壁保護膜及び上壁保護膜の厚さは、高密度欠陥領域からの転位の延伸を防止できる厚さであり、側壁保護膜の基板面からの高さは、少なくとも高密度結晶欠陥領域の上側の境界以上の高さである。
【0025】
本発明及び本発明方法の好適な実施態様では、これにより、凸部内の高密度欠陥領域の側面が側壁保護膜によって覆われ、更に、凸部上面が上壁保護膜によって覆われているので、凸部内の転位の垂直方向及び横方向の延伸が遮断されている。これにより、第1の窒化物半導体層上にエピタキシャル成長させた第2の窒化物半導体層の結晶欠陥の密度が、更に低下する。
【0026】
本発明の第2の窒化物半導体層では、第2の窒化物半導体層のウイング部内の結晶欠陥密度が105/cm2台以下になっているので、第2の窒化物半導体層のウイング部上部に、窒化物半導体素子を構成する窒化物半導体層を形成することにより、結晶欠陥密度が低く、結晶性が良好な窒化物半導体層を備え、結晶欠陥に起因する劣化がなく、素子寿命が長い、良好な素子特性を有する窒化物半導体素子を実現することができる。
【0027】
【発明の実施の形態】
以下に、添付図面を参照して、実施形態例に基づいて本発明をより詳細に説明する。
窒化物半導体層の成長方法の実施形態例
本実施形態例は、本発明に係る窒化物半導体層の成長方法の実施形態の一例であって、図1(a)から(c)、及び図2(d)と(e)は、本実施形態例の方法に従って窒化物半導体層を成長させる際の工程毎の模式的断面図である。
本実施形態例の方法では、先ず、図1(a)に示すよう、基板12の上に第1の窒化物半導体層14を成長させる第1の工程を実施する。
基板として、例えば、サファイア基板、SiC、Si、GaAs、スピネル、ZnOなどを用いることができる。好ましい基板としては、C面を主面とするサファイア基板やSiCが挙げられる。
【0028】
また、第1の工程では、基板12上に第1の窒化物半導体層を成長させる前に、基板12上に、図示しないが、バッファ層を形成しても良い。バッファ層には、GaN、AlN、InGaNなどを用いることができる。バッファ層の成長温度は、第1の窒化物半導体層14の後述する成長温度より低い温度で成長させ、その層厚は0.5μm以下にする。
【0029】
第1の窒化物半導体層14には、GaN、更には不純物をドープしたGaN、例えばSiなどn型の不純物をドープしたn型GaNを用いることができる。
第1の窒化物半導体層14の成長温度は、上述のバッファ層の成長温度よりも高温の成長温度、例えば900℃以上1100℃以下、好ましくは1050℃である。
また、第1の窒化物半導体層14の膜厚は特に限定しないが、図2(d)に示すような凹凸構造を形成することができるように、適宜設定する。凹凸構造の周期は3〜25μm程度が好ましいので、1〜5μm程度の膜厚で形成することが望ましい。
【0030】
図1(b)は、第1の工程で得られた積層構造の結晶状態を透過電子顕微鏡などで観測した結果を模式的に示したものであって、基板12と第1の窒化物半導体層14の間に、積層欠陥などの面欠陥、基板の面にほぼ平行に走る転位、あるいは基板と垂直に走る転位が非常に高密度に形成された高密度結晶欠陥領域16が形成されていることを示している。高密度結晶欠陥領域16の厚さは、種々の条件で変化するが、典型的には0.5μm以下である。
尚、バッファ層を形成した場合には、高密度欠陥領域16はバッファ層の基板近傍部に含まれる。
【0031】
次に実施する第2の工程では、先ず、基板12上に成長させた第1の窒化物半導体層14上に、保護膜マスク形成用のマスク形成膜を製膜し、パターニングして所定パターンの保護膜マスク(図示せず)を形成する。
続いて保護膜マスクから露出した第1の窒化物半導体層14及び基板12を選択的にエッチングにより除去し、その後、保護膜マスクを除去し、図1(c)に示すように、基板を露出させた凹部と第1の窒化物半導体層14及び基板12の上層部からなる凸部18とを有する凹凸構造を基板面に形成する。
【0032】
第2の工程で所定のパターンの保護膜マスクを形成する際、そのパターンは、形成する凹凸構造の凹部に対応する第1の窒化物半導体層14の一部を露出させる形状であれば特に限定されず、例えば、ストライプ状、千鳥状、ドット状、碁盤目状などがあげられる。
また、マスク形成膜の材料には、窒化物半導体層が保護膜上に成長しないか、もしくは、成長し難い性質を有する材料、例えば、SiOx、SiNx、TiN、TiO、Wなどを使用する。
【0033】
所定のパターンを有する保護膜マスクを形成するには、先ず、例えばCVD法、蒸着法、スパッタ法などの技術を用いて、第1の窒化物半導体層14上にマスク形成膜を製膜し、次いでレジスト膜をマスク形成膜上に製膜する。続いて、ストライプ状などの所望のパターンを露光し、現像することによって、パターンを転写したレジストパターンを形成し、形成したレジストパターンを使ってマスク形成膜をエッチングすることにより、所望のパターンを有する保護膜マスクを形成することができる。
ストライプ状のパターンの場合、例えば、ストライプ幅を0.5〜20μm、ストライプ間隔を1μm〜25μmとする。また、保護膜の厚さは、特に限定しないが、加工の容易さなどを考慮して、1μm以下が望ましい。
【0034】
第2の工程で、保護膜マスクが形成されていない領域、つまり保護膜マスクから露出した領域の第1の窒化物半導体層14と基板12の上層部をエッチングによって除去する際、基板12のエッチング量は、2μm以下であり、例えば0.2μm程度が好ましい。
エッチングにより形成した凸部の断面形状は、テーパー状になっていても良いが、望ましくは垂直面になるようにする。
エッチング方法として、ウェットエッチング法及びドライエッチング法などの方法が挙げられるが、望ましくは、ドライエッチング法が良い。ドライエッチング法では、具体的には、例えば、反応性イオンエッチング(RIE)法、反応性イオンビームエッチング(RIBE)法があげられるが、凸部の側壁を垂直にできる異方性エッチングが可能なエッチング法なら、いずれでもよい。
【0035】
次に、図2(d)に示すように、高密度結晶欠陥領域16を含む凸部下部に、凸部下部の側面を覆う側壁保護膜20を形成する第3の工程を実施する。
側壁保護膜20の厚さ(T、図2(d)参照)は、凸部18同士の間隔に依存するものの、0.05μm以上1.0μm以下である。また、側壁保護膜20の基板面からの高さ(H、図1(c)参照)は、少なくとも高密度結晶欠陥領域16の側面を覆う高さであって、高密度欠陥領域16の厚さを例えば0.4μmとすると、第2の工程で基板一部を0.2μm程度エッチングした場合、0.6μmより僅かに高い方が好ましい。
【0036】
側壁保護膜20の材料としては、窒化物半導体が成長しないか、もしくは、成長し難い性質を有する材料、例えば、SiOx、SiNx、TiN、TiO、Wなどが挙げられ、好適にはCVD法により製膜するSiNxである。
側壁保護膜20を形成するには、先ず、例えば、CVD法、蒸着法、スパッタ法などの製膜技術を用いて基板全面に側壁保護膜形成用の膜を製膜し、次いで既知のフォトリソグラフィー技術及びエッチング技術を用いて、凸部下部の側面を覆う側壁保護膜20を形成する。
【0037】
次いで実施する第4の工程では、図2(e)に示すように、側壁保護膜20を凸部下部の側面に備えた凹凸構造上に第2の窒化物半導体層22を成長させる
第2の窒化物半導体層22を成長させる場合、その成長初期は側壁保護膜20で覆われていない凸部側面からの成長が主となるような条件で行われる。
【0038】
本実施形態例の方法では、第1及び第2の窒化物半導体層の成長方法は、特に限定されず、例えば、MOCVD(有機金属気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)などが挙げられる。
【0039】
方法の実施例1
本実施例は、有機金属気相成長(MOCVD)法を用いた、本発明に係る窒化物半導体層の成長方法の一つの実施例である。以下に、図1から図3を参照して、実施例1の方法を説明する。図3は実施例1の方法で形成した窒化物半導体層の欠陥分布を示す模式図である。
C面を主面とするサファイア基板を基板12として反応容器管内に配置し、温度を550℃にして、キャリアガスとして水素を、及び原料ガスとしてアンモニアとTMG(トリメチルガリウム)とを用いて、サファイア基板12上にGaNよりなるバッファ層(図示せず)を約0.3μmの膜厚で成長する。
バッファ層の成長後、TMGの供給を止めた後、温度を1050℃に高め、次いでキャリアガスに水素を、及び原料ガスにTMGとアンモニアとを用いて、図1(a)に示すように、GaNよりなる第1の窒化物半導体層14を約2μmの厚さで成長させる。
【0040】
第1の窒化物半導体層14上にCVD法によってSiO2膜(図示せず)を1μmの厚さで製膜し、続いて既知のフォトリソグラフィ処理とエッチング加工によってSiO2膜をパターニングして、ストライプ幅16μm幅、ストライプ間隔2μmのパターンを有する保護膜マスク(図示せず)を形成する。
続いて、RIE法によって保護膜マスクから露出した第1の窒化物半導体層14を、更に基板12の上層部を0.2μmの深さだけ垂直エッチングして、凹凸構造を形成する。
次いで、CF4 ガスとO2ガスにより、凸部上のSiO2 膜の保護膜マスクを除去し、図1(c)に示すように、凹凸構造を形成する。
【0041】
次いで、フォトリソグラフィー処理及びエッチング加工によって、凹凸構造の凹部のみに、CVD法によって約0.5μm厚のSiNx膜(図示せず)を形成する。更に、凹部のSiNx膜をエッチングして、図2(d)に示すように、厚さ0.2μmで基板面からの高さが0.6μmの側壁保護膜20を凸部下部の側面に高密度欠陥領域16を覆うように形成する。
【0042】
再度、MOCVD装置反応管内に基板をセットし、温度を1050℃で、原料ガスにTMG、アンモニア及びシランガスを用い、1×1018/cm2の濃度でSiをドープしたGaNよりなる第2の窒化物半導体層22を5μmの膜厚で成長させ、図2(e)に示すように、積層構造を形成する。
【0043】
本実施例で得た図2(e)に示す積層構造の欠陥構造は、図3に示すように、貫通転位24は存在するものの、図10に示す従来の窒化物半導体層のウイング部に発生していた転位Aや転位Bの発生確率は極めて低く、ウイング部(凸部18同士の間の部分)内の結晶欠陥密度が極めて低くなっている。
これは、凸部内の高密度欠陥領域16の側面が側壁保護膜20によって覆われていて、高密度欠陥領域16で発生した転位がウイング部に伝搬するのが、絶たれているからである。
よって、本発明方法を適用することにより、高品質な窒化物半導体薄膜を得ることができる。
【0044】
方法の実施例2
本実施例は、有機金属気相成長(MOCVD)法を用いた、本発明に係る窒化物半導体層の成長方法の別の実施例である。以下に、図4及び図5を参照して、実施例2の方法を説明する。図4は実施例2の方法に従って第2の窒化物半導体層を製膜する工程を説明する断面図であり、図5は実施例2の方法で形成した積層構造の断面の欠陥分布を示す模式図である。
本実施例では、図2(d)に示すように、実施例1で側壁保護膜20を形成した後、図4に示すように、凸部18の上面に上壁保護膜26を形成する。上壁保護膜26は、CVD法によって膜厚が0.2μmのSiNx膜を製膜した後、エッチングして形成したものである。
次いで、再度、MOCVD装置の反応管内に試料をセットし、温度1050℃で、原料ガスにTMG、アンモニア及びシランガスを用い、図4に示すように、1×1018/cm2の濃度にSiをドープしたGaNよりなる第2の窒化物半導体層28を5μmの膜厚で成長させる。
【0045】
本実施例で得た図4に示す積層構造の欠陥分布は、図5に示すように、第2の窒化物半導体層28中には、図10に示す従来の窒化物半導体層のウイング部に発生していた転位Aや転位Bが観測されず、更に実施例1の積層構造で観測された貫通転位24も観測されない。
これは、凸部内の高密度欠陥領域16の側面が側壁保護膜20によって覆われ、更に、凸部上面が上壁保護膜26によって覆われているから、凸部18内の貫通転位の垂直方向の延伸が遮断されて、貫通転位24が凸部18内に閉じ込められているからである。
よって、本発明方法を適用することにより、極めて結晶欠陥密度が低い高品質な窒化物半導体薄膜を得ることができる。
【0046】
方法の実施例3
本実施例は、有機金属気相成長(MOCVD)法を用いた、本発明に係る窒化物半導体層の成長方法の更に別の実施例である。
本実施例の方法では、実施例2の方法で得られた図4に示す第2の窒化物半導体層28の上に、例えば、HVPE法によって、Siをドープしたn型GaNを厚さ250μm程度成長させる。
次いで、基板を製膜装置より取り出し、裏面からサファイア基板を機械研磨してサファイア基板を削除することにより、結晶欠陥密度の極めて少ないフリースタンディングなGaN基板を得ることができる。
【0047】
窒化物半導体素子の実施形態例
本実施形態例は、本発明に係る窒化物半導体素子の実施形態の例である。
本実施形態例の窒化物半導体素子は、図2(e)に示すように、基板12上に形成された第1の窒化物半導体層14及び基板12の上層部からなる凸部18と基板12を露出させた凹部19とを有する凹凸構造を備えた基板面上に、凸部18の上部を埋め込むようにして積層された第2の窒化物半導体層22の積層構造を備えている。
そして、本実施形態例では、凸部18の下部側面を覆う側壁保護膜20が凸部18の下部側面に設けてある。
【0048】
本実施形態例の窒化物半導体素子では、凸部内の高密度欠陥領域16の側面が側壁保護膜20によって覆われ、ウイング部(凸部18同士の間の部分)内で成長する転位の起源が側壁保護膜20によって絶たれているので、ウイング部内の結晶欠陥密度が極めて低くなっている。
【0049】
また、側壁保護膜20に加えて、図4に示すように、凸部18の上面を覆う上壁保護膜28を凸部18の上面に設けて、第2の窒化物半導体層28の結晶欠陥密度を更に低下させても良い。
【0050】
窒化物半導体素子の実施例1
本実施例は、本発明に係る窒化物半導体素子をGaN系半導体レーザ素子に適用した一つの実施例である。以下に、図6を参照して、実施例1のGaN半導体レーザ素子の構成を説明する。
本実施例のGaN系半導体レーザ素子30は、方法の実施例1の第2の窒化物半導体層22の上に、順次、成長させた、n側クラッド層32、n側光ガイド層34、活性層36、p型劣化防止層38、p側光ガイド層40、p側クラッド層42、及びp型コンタクト層44の積層構造を備えている。
【0051】
第2の窒化物半導体層22はn側コンタクト層として形成されている。n側クラッド層32は、例えば、n型不純物としてSiを添加した、厚さが1μmのn型AlOGaN混晶層である。n側光ガイド層34は、例えば、n型不純物としてSiを添加した、厚さが0.1μmのn型GaN層である。
活性層36は、例えば、井戸層の厚さが3nmであり、バリア層の厚さが4nmの多重量子井戸構造を有するGaInN混晶層として構成されている。
【0052】
p型劣化防止層38は、p側光ガイド層40を含む上部構造を活性層36上に形成する際に、活性層36の劣化するのを防止するために設けてあって、例えば、厚さが20nmのp型AlGaN層である。
p側光ガイド層40は、例えば、p型不純物としてMgを添加した、厚さが0.1μmのp型GaN層である。p側クラッド層42は、例えば、p型不純物としてMgを添加した、厚さが0.5μmのp型AlGaN混晶層、又はAlGaN層とGaN層とより成る超格子構造により構成されている。p側コンタクト層44は、例えば、p型不純物としてMgを添加した、厚さが0.1μmのp型GaN層である。
【0053】
p側クラッド層42の上部とp側コンタクト層44は、電流狭窄するために、断面形状がテーパー状でストライプ状の上部メサ構造として加工されており、更にメサ構造の上には、SiO2などの絶縁材料よりなる絶縁層48が、p型コンタクト層44を露出させる窓を除いて、形成されている。尚、上部メサ構造は、第2の窒化物半導体層22のウイング部上方に形成されている。
また、上述のストライプ状メサ構造を含めてその下のp側光ガイド層40、p型劣化防止層38、活性層36、n側光ガイド層34、及びn側クラッド層32は、更に上述のストライプ状メサ構造と同じ方向に延在するストライプ状の下部メサ構造として形成されている。
【0054】
p側コンタクト層44側から順次積層されたPd/Pt/Au多層金属膜構成のp側電極46が、絶縁層48に設けた窓を介してp側コンタクト層44の上に形成されている。
下部メサ構造横の露出した第2の窒化物半導体層22の上には、基板12に近い側からチタン(Ti)、アルミニウム(Al)及び金(Au)が順次積層された多層金属膜構成のn側電極50が設けられている。
また、GaN半導体レーザ素子は、図示しないが、p側電極46の長さ方向(すなわち共振器長方向)と垂直な一対の側面に、反射鏡層がそれぞれ設けられている。
【0055】
次に、図7を参照して、半導体レーザ素子30の製造方法を説明する。図7(a)から(c)は、それぞれ、実施例1のGaN系半導体レーザ素子30を作製する際の工程毎の模式的断面図である。
先ず、方法の実施例1で説明したように、基板12の凹凸構造上に第2の窒化物半導体層22を成長させる。
引き続き、MOCVD法により、図7(a)に示すように、第2の窒化物半導体層22上に、n側クラッド層32、n側光ガイド層34、活性層36、p型劣化防止層38、p側光ガイド層40、p側クラッド層42、及びp側コンタクト層44をそれぞれ成長させ、積層構造を形成する。
【0056】
積層構造を形成する際、例えば、基板12の温度は800〜1000℃とし、アルミニウムの原料ガスとしてトリメチルアルミニウムガス((CH3)3Al)、ガリウムの原料ガスとしてトリメチルガリウムガス((CH3)3Ga)、窒素の原料ガスとしてはアンモニアガス、ケイ素の原料ガスとしてモノシランガス(SiH4)、マグネシウムの原料ガスとしてはビス=メチルシクロペンタジェニルマグネシウムガス(MeCp2Mg)やビス=シクロペンタジェニルマグネシウムガス(Cp2Mg)をそれぞれ用いる。
【0057】
積層構造の最上層のp側コンタクト層44の上に、例えばCVD法により、SiO2膜(図示せず)を製膜し、続いてフォトリソグラフィ処理及びエッチング加工によりストライプ状のSiO2 膜マスクを形成する。
次いで、ストライプ状SiO2 膜マスクを使ってp側コンタクト層44及びp側クラッド層42の上部をエッチングして、図7(b)に示すように、p側コンタクト層44及びp側クラッド層42の上部からなるストライプ状リッジ部をウイング部の上方に形成する。
メサ構造をウイング部の上方に形成することにより、結晶欠陥密度は極めて低いストライプ状リッジ部を形成することができる。
【0058】
次いで、p型コンタクト層44上にSiO2よりなる絶縁層48をストライプ状リッジ部上全面に形成する。
次に、n側電極50の形成位置に対応して選択的に、絶縁層48、p型コンタクト層44、p側クラッド層42、p側光ガイド層40、p型劣化防止層38、活性層36、n側光ガイド層34及びn側クラッド層32を順次エッチング除去し、図7(c)に示すように、n側電極50の形成領域に第2の窒化物半導体層22を露出させる。
次いで、続いて絶縁層48に窓を設け、窓を介してp型コンタクト層44上にp側電極46を形成し、第2の窒化物半導体層22上にチタン、アルミニウム及び金を選択的に、順次、蒸着してn側電極50を形成する。
【0059】
更に、基板12をストライプ状リッジ部の長さ方向(共振器長方向)と垂直に所定の幅で劈開し、その劈開面に反射鏡層を形成する。
これにより、図6に示すGaN系半導体レーザ素子30を作製することができる。
【0060】
GaN系半導体レーザ素子30では、n側電極50とp側電極46との間に所定の電圧を印加すると、活性層36に電流が注入され、電子−正孔再結合により発光が起こる。
本実施例のGaN半導体レーザ素子では、n側クラッド層32、n側光ガイド層34、活性層36、p型劣化防止層38、p側光ガイド層40、p側クラッド層42及びp側コンタクト層44のレーザ構造積層構造と基板12との間に、著しく低欠陥密度な第2の窒化物半導体層22を介在させているので、積層方向に伝播する殆どの貫通転位が第2の窒化物半導体層22によって中断され、レーザ構造積層構造の貫通転位の密度が低くなっている。
よって、結晶欠陥が少なく、非発光再結合が起こり難いので、光出力−注入電流強度特性が向上し、使用と共に動作電圧が上昇がするような現象が抑制され、GaN系半導体レーザ素子の寿命が長くなる。
【0061】
このように、本実施例のGaN半導体レーザ素子は、低欠陥密度の第2の窒化物半導体層22の介在により、上部のエピタキシャル成長層中の貫通転位の密度が著しく低いので、素子品質を高めることができると共に、使用による動作電圧の上昇を抑えることができるので、素子寿命を長くすることができる。
【0062】
本実施形態例及び実施例では、窒化物半導体素子としてGaN系半導体レーザ素子を例に挙げて説明したが、本発明は、LEDなどのその他の半導体発光素子についても適用することができる。
また、本発明は、半導体発光素子に加えて、FET(Field Effect Transistor;電界効果トランジスタ)などの電子走行素子を含む他の半導体素子にも適用することができる。
【0063】
【発明の効果】
本発明によれば、第3の工程で、高密度結晶欠陥領域が存在する第1の窒化物半導体層下層部を含む凸部下部の側面を覆う側壁保護膜を形成することにより、従来のFS−ELO法に比べて、結晶欠陥密度が著しく低い、結晶性の良好な窒化物半導体層を成長させることがでできる。
本発明によれば、凸部の下部側面を覆う側壁保護膜が凸部の下部側面に設けてあることにより、結晶性の良好な窒化物半導体層からなる素子構造を備え、素子特性が良好で、素子寿命の長い窒化物半導体素子を実現している。
【図面の簡単な説明】
【図1】図1(a)から(c)は、それぞれ、実施形態例及び実施例1の方法に従って窒化物半導体層を成長させる際の工程毎の模式的断面図である。
【図2】図2(d)と(e)は、それぞれ、図1(c)に続いて、実施形態例及び実施例1の方法に従って窒化物半導体層を成長させる際の工程毎の模式的断面図である。
【図3】実施例1の方法によって成長させた窒化物半導体層の結晶欠陥の分布を示す模式図である。
【図4】実施例2の方法に従って窒化物半導体層を成長させる工程での模式的断面図である。
【図5】実施例2の方法によって成長させた窒化物半導体層の結晶欠陥の分布を示す模式図である。
【図6】実施例1のGaN系半導体レーザ素子の構成を示す断面図である。
【図7】図7(a)から(c)は、それぞれ、実施例1のGaN系半導体レーザ素子を作製する際の工程毎の模式的断面図である。
【図8】図8(a)から(c)は、それぞれ、従来のFS−ELO法によって窒化物半導体層を成長させる際の工程毎の模式的断面図である。
【図9】図8(c)に続いて、従来のFS−ELO法によって窒化物半導体層を成長させる工程での模式的断面図である。
【図10】従来のFS−ELO法によって窒化物半導体層を成長させた窒化物半導体層の結晶欠陥の分布を示す模式図である。
【符号の説明】
12……基板、サファイア基板、14……第1の窒化物半導体層、16……高密度結晶欠陥領域、18……凸部、19……凹部、20……側壁保護膜、22……第2の窒化物半導体層、24……貫通転位、26……上壁保護膜、28……第2の窒化物半導体層、30……実施例のGaN系半導体レーザ素子、32……n側クラッド層、34……n側光ガイド層、36……活性層、38……p型劣化防止層、40……p側光光ガイド層、42……p側クラッド層、44……p側コンタクト層、46……p側電極、48……絶縁層、50……n側電極、52……基板、54……第1の窒化物半導体層、56……高密度結晶欠陥領域、58……凸部、60……ウイング部、62……第2の窒化物半導体層、64……空洞、66……A転位、68……B転位、70……会合部、72……貫通転位。
Claims (6)
- 基板上に、当該基板に対して格子不整合及び熱的不整合の少なくとも一方の不整合性を有する第1の窒化物半導体層を成長させる第1の工程と、
第1の窒化物半導体層上に所定のパターンを有するマスクを形成し、次いでマスクから露出した第1の窒化物半導体層及び基板の上層部を除去して、基板を露出させた凹部と第1の窒化物半導体層及び基板の上層部からなる凸部とを有する凹凸構造を基板面に形成する第2の工程と、
格子不整合及び熱的不整合の少なくとも一方の不整合性を有することにより基板近傍領域に形成される高密度結晶欠陥領域が存在する第1の窒化物半導体層下層部を少なくとも含む凸部下部に、凸部下部の側面を覆う、SiN x 膜からなる側壁保護膜を形成する第3の工程と、
側壁保護膜を凸部下部の側面に備えた凹凸構造上に第2の窒化物半導体層を成長させる第4の工程とを有する窒化物半導体素子の製造方法。 - 側壁保護膜の基板面からの高さは、少なくとも高密度結晶欠陥領域の上側の境界以上の高さである請求項1に記載の窒化物半導体素子の製造方法。
- 基板がサファイア、SiC、Si、GaAs、スピネルまたはZnOからなる請求項1又は2に記載の窒化物半導体素子の製造方法。
- 第3の工程の後、第4の工程の前に、側壁保護膜に加えて凸部上面にSiN x 膜からなる上壁保護膜を形成する請求項1〜3のいずれか一項に記載の窒化物半導体素子の製造方法。
- 第1の窒化物半導体層はGaN層である請求項1〜4のいずれか一項に記載の窒化物半導体素子の製造方法。
- 窒化物半導体素子は半導体レーザ素子である請求項1〜5のいずれか一項に記載の窒化物半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001031378A JP4639484B2 (ja) | 2001-02-07 | 2001-02-07 | 窒化物半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001031378A JP4639484B2 (ja) | 2001-02-07 | 2001-02-07 | 窒化物半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002237656A JP2002237656A (ja) | 2002-08-23 |
JP4639484B2 true JP4639484B2 (ja) | 2011-02-23 |
Family
ID=18895469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001031378A Expired - Fee Related JP4639484B2 (ja) | 2001-02-07 | 2001-02-07 | 窒化物半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4639484B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4880456B2 (ja) | 2004-11-22 | 2012-02-22 | パナソニック株式会社 | 窒素化合物系半導体装置およびその製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000021771A (ja) * | 1998-04-17 | 2000-01-21 | Hewlett Packard Co <Hp> | トレンチ内に側方に成長させられるエピタキシャル材料及びその製造方法 |
-
2001
- 2001-02-07 JP JP2001031378A patent/JP4639484B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000021771A (ja) * | 1998-04-17 | 2000-01-21 | Hewlett Packard Co <Hp> | トレンチ内に側方に成長させられるエピタキシャル材料及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2002237656A (ja) | 2002-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3876649B2 (ja) | 窒化物半導体レーザ及びその製造方法 | |
JP3594826B2 (ja) | 窒化物半導体発光素子及びその製造方法 | |
JP3930161B2 (ja) | 窒化物系半導体素子、発光素子及びその製造方法 | |
JP3988018B2 (ja) | 結晶膜、結晶基板および半導体装置 | |
US7083996B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
US6541293B2 (en) | Semiconductor light-emitting device and manufacturing method thereof | |
JP3785970B2 (ja) | Iii族窒化物半導体素子の製造方法 | |
JP4666295B2 (ja) | 半導体レーザ及び半導体装置の製造方法 | |
KR101083872B1 (ko) | GaN계 Ⅲ-V족 화합물 반도체 발광 소자 및 그 제조방법 | |
JP4288743B2 (ja) | 窒化物半導体の成長方法 | |
JP4304750B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
JP4451846B2 (ja) | 窒化物半導体素子の製造方法 | |
JP2002016000A (ja) | 窒化物系半導体素子および窒化物系半導体基板 | |
JP2001196699A (ja) | 半導体素子 | |
JP2001267691A (ja) | 半導体素子およびその製造方法 | |
JP3804335B2 (ja) | 半導体レーザ | |
JP4631214B2 (ja) | 窒化物半導体膜の製造方法 | |
JP4016062B2 (ja) | 窒化物半導体構造とその製造方法および発光素子 | |
JP4255168B2 (ja) | 窒化物半導体の製造方法及び発光素子 | |
JP2004158500A (ja) | 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法 | |
JP3642001B2 (ja) | 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板 | |
JP4639484B2 (ja) | 窒化物半導体素子の製造方法 | |
JP3438675B2 (ja) | 窒化物半導体の成長方法 | |
JP3589185B2 (ja) | 窒化物半導体の成長方法と窒化物半導体基板 | |
JP4104234B2 (ja) | 半導体発光素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040316 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040604 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041224 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |