JP2010219376A - 窒化物半導体発光素子の製造方法 - Google Patents

窒化物半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2010219376A
JP2010219376A JP2009065635A JP2009065635A JP2010219376A JP 2010219376 A JP2010219376 A JP 2010219376A JP 2009065635 A JP2009065635 A JP 2009065635A JP 2009065635 A JP2009065635 A JP 2009065635A JP 2010219376 A JP2010219376 A JP 2010219376A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
thin film
semiconductor thin
type
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009065635A
Other languages
English (en)
Inventor
Takeshi Kamikawa
剛 神川
Masataka Ota
征孝 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009065635A priority Critical patent/JP2010219376A/ja
Priority to US12/659,557 priority patent/US20100240161A1/en
Priority to CN201010143281A priority patent/CN101867149A/zh
Publication of JP2010219376A publication Critical patent/JP2010219376A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/32025—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth non-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/3203—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth on non-planar substrates to create thickness or compositional variations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【課題】本発明は、無極性面または半極性面を有する窒化物半導体基板に、歩留まりの向上等の目的で形成されたの掘り込み領域が、窒化物半導体薄膜の成長時に埋まってしまうことを抑制することを目的し、さらに、Ａｌ組成の変動を抑制することを目的とする。
【解決手段】本発明は、無極性面または半極性面を有する窒化物半導体基板に掘り込み領域を形成し、該窒化物半導体基板上に、ｎ型窒化物半導体薄膜、活性層およびＡｌを含むｐ型窒化物半導体薄膜を含む窒化物半導体薄膜を形成する窒化物半導体発光素子の製造方法であって、上記ｐ型窒化物半導体薄膜を７００℃以上９００℃未満の温度で成膜することを特徴とする、窒化物半導体発光素子の製造方法である。
【選択図】図７

Description

本発明は、窒化物半導体発光素子の製造方法に関する。さらに詳細には、無極性面または半極性面を有する窒化物半導体基板を用いた窒化物半導体発光素子の製造方法に関する。
ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）およびそれらの混晶に代表される窒化物半導体材料により、紫外から可視領域で発振する半導体レーザ素子が試作されている。基板には、ＧａＮ基板が用いられることが多く、各研究機関において精力的に研究されている。
現在、窒化物半導体レーザ素子の歩留まり（たとえば、１ウエハーから何個良品が得られるかの割合）が低いため、製造コストを低下させるために、窒化物半導体レーザ素子の歩留まりの向上が求められている。
この歩留まりを低下させる原因の一つとして、クラックの発生が挙げられるが、クラックの発生を防止するために、例えば、特許文献１には、凹状の掘り込み領域を含む加工基板の表面上に最初に成膜する窒化物半導体層にＧａＮを組成に含む化合物を用いることでクラックの発生を防止することができ、さらにはその後に成膜される窒化物半導体層の層厚の均一性が高く、表面が平坦になることが記載されている（例えば、特許文献１の段落［０００６］および［０００７］等参照）。
また、薄膜表面の平坦性が悪く凹凸した表面モフォロジーになることも、半導体発光素子の特性のばらつきを生じさせ、歩留まりを下げる原因となっており、これを改善するために、基板または窒化物半導体層の欠陥集中領域を含む部分に、欠陥集中領域を除いた領域である低欠陥領域よりも掘り込まれた掘り込み領域を有する窒化物半導体発光素子が開示されている（特許文献２）。
このように、窒化物半導体発光素子の製造における歩留まり向上を目的として、掘り込み領域を形成した窒化物半導体基板上にｎ型窒化物半導体薄膜、活性層、ｐ型窒化物半導体薄膜などを含む窒化物半導体薄膜を形成する窒化物半導体発光素子の製造方法が知られている。
特開２００６−１５６９５３号公報 特開２００４−３５６４５４号公報
図１２に掘り込み領域Ａを有する窒化物半導体基板１００１上にｎ型窒化物半導体薄膜１００２、活性層、ｐ型窒化物半導体薄膜１００３の順に窒化物半導体薄膜を形成した時の基板断面の状態を示した（活性層はｎ型窒化物半導体薄膜とｐ型窒化物半導体薄膜の間にあるが、層の厚さが薄いため、図１２では省略している。）。
窒化物半導体基板としては、発光遷移確率の向上などを目的として無極性面または半極性面を有する基板が用いられる場合があるが、本発明者らは、このような無極性面または半極性面を有する窒化物半導体基板に掘り込み領域を形成して、その表面に窒化物半導体薄膜を成長させる場合において、特にｐ型窒化物半導体薄膜の成長に関して特徴的な成長が起こることを見出した。
図１２に示すように、掘り込み領域Ａに成膜されたｎ型窒化物半導体薄膜１００２のファセット面１００４から、ｐ型窒化物半導体薄膜１００３の表面までの層厚をＬｍとする。また、丘領域Ｂに成膜されたｎ型窒化物半導体薄膜１００２の表面１００５からｐ型窒化物半導体薄膜１００３の表面までの層厚をＬｐとする。以下では、Ｌｍを「掘り込み領域のｐ型窒化物半導体薄膜の厚さ」、Ｌｐを「丘領域のｐ型窒化物半導体薄膜の厚さ」と呼ぶことがある。無極性面または半極性面を有する窒化物半導体基板にｐ型窒化物半導体薄膜を成膜した場合には、Ｌｍ＞Ｌｐとなることが分かった。ｐ型窒化物半導体薄膜は成膜方向（図１２の矢印Ｙの方向）の膜厚増加分に比べ、横方向（図１２の矢印Ｘの方向）の膜厚増加分が非常に大きく、この横方向の膜厚増加により、掘り込み領域Ａが急速に埋まってしまうことが分かった。
このように、掘り込み領域Ａに形成されたｐ型窒化物半導体薄膜１００３の厚さ（Ｌｍ）が急速に増加し、窒化物半導体基板に形成した掘り込み領域Ａが完全に埋まってしまうと、クラック抑制などの効果は得られなくなってしまう。
また、掘り込み領域Ａに形成されたｐ型窒化物半導体薄膜１００３の厚さが急速に増加して、掘り込み領域Ａが急速に埋まっていくと、掘り込み領域内で消費される原料が時間とともに変動する、この変動により丘領域Ｂのｐ型窒化物半導体薄膜１００３の厚さ（Ｌｐ）にバラツキを生じることが分かった。Ｌｐのバラツキは、面内の抵抗値のバラツキを大きくし電流の不均一注入を引き起こすため、ゲインを得にくくなり、レーザの発振閾値の上昇を引き起こすため好ましくない。また、Ｌｐが面内で異なると、光閉じ込めのためにリッジを形成する際に、ｐ型窒化物半導体薄膜の残し膜厚が変動し、光閉じ込め状態が面内で異なってしまう。この場合は、ファーフィールドパターンのバラツキを引き起こし、歩留まりの低下、閾値の上昇を引き起こすために好ましくない。
したがって、できるだけｐ型窒化物半導体薄膜の厚さ（Ｌｐ）を面内で均一にすることが非常に重要になる。ｐ型窒化物半導体薄膜の厚さの面内分布を均一にするためには、できるだけ、掘り込み領域Ａのｐ型窒化物半導体薄膜１００３の厚さ（Ｌｍ）の増加を抑制することが重要であることが研究により判明した。
また、ｐ型クラッド層ＡｌＧａＮなどのＡｌを含むｐ型窒化物半導体薄膜を用いる場合、Ｌｍの増加が大きいと、ｐ型窒化物半導体薄膜を成膜した際に、丘領域Ｂのｐ型窒化物半導体薄膜の成膜方向にＡｌ組成の変動を起こすことも分かった。このような、ｐ型窒化物半導体薄膜のＡｌの組成変動も抑制する必要がある。
そこで、本発明においては、無極性面または半極性面を有する窒化物半導体基板に、歩留まりの向上等の目的で形成された掘り込み領域が、窒化物半導体薄膜の成長時に埋まってしまうことを抑制することを目的し、さらに、Ａｌ組成の変動を抑制することを目的とする。これらの効果により、高い歩留まりで窒化物半導体発光素子を得ることを目的としている。
本発明は、無極性面または半極性面を有する窒化物半導体基板に掘り込み領域を形成し、該窒化物半導体基板上に、ｎ型窒化物半導体薄膜、活性層およびｐ型窒化物半導体薄膜を含む窒化物半導体薄膜を形成する窒化物半導体発光素子の製造方法であって、上記ｐ型窒化物半導体薄膜を７００℃以上９００℃未満の温度で成膜することを特徴とする、窒化物半導体発光素子の製造方法である。
本発明において、上記ｐ型窒化物半導体薄膜がＡｌを含むことが好ましい。
上記ｎ型窒化物半導体薄膜を９００℃以上の温度で成膜することが好ましい。
上記活性層の井戸層がＩｎxＧａ1-xＮ（式中、ｘは０．１５以上）であることが好ましい。
上記井戸層の成長温度が６００℃以上８３０℃以下であることが好ましい。
上記無極性面または半極性面を有する窒化物半導体基板が、無極性面であるＭ面を有する窒化物半導体基板であることが好ましい。
上記掘り込み領域が、上記窒化物半導体基板の主面においてストライプ状に配列され、該ストライプ状の配列がｃ軸［０００１］方向にほぼ平行であることが好ましい。
上記Ｍ面を有する窒化物半導体基板において、ｃ軸［０００１］に平行な方向のオフ角度が０．５〜１０度であることが好ましい。
上記Ｍ面を有する窒化物半導体基板において、ｃ軸に垂直な方向のオフ角度が、ｃ軸に平行な方向のオフ角度より小さいことが好ましい。
上記掘り込み領域の窒化物半導体基板の表面に成長抑制膜または成長抑制領域が形成されていることが好ましい。
無極性面または半極性面を有する窒化物半導体基板に掘り込み領域を作製し、その基板上に、ｎ型窒化物半導体薄膜、活性層およびｐ型窒化物半導体薄膜などを成長させる窒化物半導体発光素子の製造方法において、ｐ型窒化物半導体薄膜を形成する際の成長温度を制御することにより、急速な横方向成長を抑制し、掘り込み領域が窒化物半導体薄膜によって埋まりきってしまうことを抑制することができる。これによって、窒化物半導体発光素子の製造におけるクラックの発生を抑えられ、また、ｐ型クラッド層の組成変動を抑制する効果も得られる。さらに、ｐ型窒化物半導体薄膜の厚みの面内分布を抑制することにより、電流の均一に注入されるなどの特性向上の効果が得られる。
窒化物半導体基板の掘り込み領域を説明するための断面模式図である。 窒化物半導体基板の掘り込み領域を説明するための上面模式図である。 窒化物半導体薄膜のエッジグロースを説明するための断面模式図である。 実施の形態１の窒化物半導体発光素子の層構造を示す断面模式図である。 ｎ型窒化物半導体薄膜を８００℃で成膜した時の表面モフォロジーを示す光学顕微鏡像である。 ｎ型窒化物半導体薄膜を９５０℃で成膜した時の表面モフォロジーの光学顕微鏡像である。 実施の形態１の窒化物半導体発光素子の模式図であり、（ａ）は断面模式図、（ｂ）は上面模式図である。 （ａ）実施の形態１の窒化物半導体発光素子の断面模式図であり、（ｂ）は、掘り込み領域上の窒化物半導体薄膜の表面に形成されたくぼみ部分の斜面が、Ｍ面［１−１００］と等価な面であるときの窒化物半導体薄膜の表面の光学顕微鏡像である。（ｃ）は、実施の形態２の窒化物半導体発光素子の断面模式図である。 実施の形態２の窒化物半導体基板の加工方法を説明するための断面模式図である。 実施の形態２の成長抑制膜の形状を説明するための断面模式図である。 実施の形態２の成長抑制領域を説明するための模式図である。（ａ）は窒化物半導体薄膜を形成する前の状態を示し、（ｂ）は窒化物半導体薄膜を形成した後の状態を示す。 従来の製造方法により、掘り込み領域を有する窒化物半導体基板上に形成された窒化物半導体薄膜を示す模式図である。
以下において、本発明による種々の実施の形態を説明するに際して、いくつかの用語の意味を予め明らかにしておく。なお、本明細書において、結晶の面や方位を示す指数（例えば、［１−１００］）を記載しているが、指数が負の場合、本来は絶対値の上に横線を付して表記するのが結晶学の決まりであるが、本明細書ではそのような表記ができないため、絶対値の前に負号「−」を付して負の指数を表している。
本発明において、「窒化物半導体」とは、ＡｌxＧａyＩｎzＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）からなる窒化物半導体を意味する。ただし、窒化物半導体の窒素元素のうちで、その約１０％以下がＡｓ、ＰまたはＳｂの元素で置換されてもよい（ただし、基板の六方晶系が維持されることが前提となる）。また、窒化物半導体中に、Ｓｉ、Ｏ、Ｃｌ、Ｓ、Ｃ、Ｇｅ、Ｚｎ、Ｃｄ、ＭｇまたはＢｅがドーピングされてもよい。ｎ型窒化物半導体としては、これらのドーピング材料のうちでも、Ｓｉ、ＯおよびＣｌが特に好ましく用いられる。
無極性面または半極性面を有する窒化物半導体基板を用いた窒化物半導体発光素子の製造において、本発明を用いると、図１２で示した掘り込み領域１１上のｐ型窒化物半導体薄膜１００３の表面にくぼみが形成されることが分かった。無極性面または半極性面を有する窒化物半導体基板の主面方位としては、Ａ面［１１−２０］、Ｒ面［１−１０２］、Ｍ面［１−１００］または［１−１０１］面、［１１−２２］面であり、また、これらの結晶面方位から１０°以内のオフ角度を有する基板主面であれば、本発明の効果は非常に高い。
「無極性面」とは、極性がない面であり、例えば、Ａ面［１１−２０］、Ｍ面［１−１００］または［１−１０１］面などが挙げられる。特に効果が大きい面として、無極性面であるＭ面［１−１００］または［１−１０１］面が挙げられる。また、「半極性面」とは、例えば、［１１−２２］面、［１０-１−3］面または［１０−１−１］面などが挙げられる。特に効果が大きい面として、［１１−２２］面が挙げられる。
このような無極性面または半極性面を有する窒化物半導体基板は、窒化物半導体のバルク結晶を、公知の方法によりスライスまたは研磨すること等により、無極性面または半極性面からなる面を形成し、該面を平坦な表面となるように加工することによって得ることができる。
無極性面または半極性面を有する窒化物半導体基板は、そのオフ角度が１０度以内の範囲であることが好ましい。また、掘り込み領域の掘り込み方向（窒化物半導体基板の主面に垂直な方向）と平行な方向のオフ角度が、掘り込み方向と垂直な方向のオフ角度より大きい方が好ましい。これは、掘り込み領域の端から３０μｍ程度はなれた領域間において窒化物半導体薄膜の厚さが変動しやすく、平行方向のオフ角度が大きい方が層厚の変動を抑制できるため好ましい。特に効果が大きい面として、無極性面であるＭ面［１−１００］または［１−１０１］面が挙げられる。
（掘り込み領域）
また、「掘り込み領域」とは、たとえば図１（ａ）に示されているように窒化物半導体基板表面に加工された凹部を意味する。図１（ａ）は掘り込み領域を形成する加工を施した後の基板の縦断面形状を模式的に示したものである。掘り込み領域の断面形状は、必ずしも図１（ａ）に示すような矩形状である必要はなく、図１（ｂ）に示したような三角形もしくは台形の形状であっても良く、凹凸の段差を生じさせるものであればよい。また、図１に示された掘り込み領域１１と丘領域１２は上面から見ると１方向に沿って加工されたストライプ状に配列されているが、掘り込み領域１１と丘領域１２が互いに交差し合った桝目状に配列されていてもよい。また、一つの基板上に、形状、深さ、幅などの異なる掘り込み領域が存在していても良い。また、一つの基板上で掘り込み領域の配列の周期が異なっていても構わない。なお、本願の図面において、長さ、幅、厚さ、深さなどの寸法関係は図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表わしてはいない。
本発明において、掘り込み領域は、図１に示すように窒化物半導体基板の表面にストライプ状等に加工された凹部を意味する。掘り込み領域の掘り込み深さは、加工基板の表面から掘り込み領域の底面部までの距離であり、例えば図１（ａ）、（ｂ）に符号ｆで示される距離である。クラックを有効に抑止するために、掘り込み深さは、０．１〜１５μｍであることが好ましい。浅すぎるとすぐに埋まってしまうので、０．１μｍ以上の深さが必要になり、１５μｍ以上では、プロセス時間が掛かってしまう。
また、図１に示すような窒化物半導体基板１の掘り込み領域の開口幅ｇは、１〜５０μｍであることが好ましい。掘り込み領域上にリッジストライプを形成することは好ましくないため、開口幅が５０μｍより大きくなると窒化物半導体基板の面内で使用できない領域が増え、１枚の窒化物半導体基板からの窒化物半導体発光素子の取れ数が減少するため好ましくない。
Ｍ面において、掘り込み領域をストライプ上に配列させ、該ストライプ状の配列がｃ軸［０００１］方向に平行になるようにすることが好ましい。また、ｃ軸に平行な方向のオフ角度を０．５〜１０度にすることが好ましく、さらに１．５〜５度がより好ましい。また、ｃ軸に垂直な方向のオフ角度は、ｃ軸に平行な方向のオフ角度より小さくすることが好ましい。これは、ｃ軸に垂直な方向のオフ角度がｃ軸に平行な方向のオフ角度に対して大きくなると、丘領域の両側に形成された掘り込み領域に流れ込む原料が左右で不均一になり、層厚分布の不均一化を引き起こす場合があるためで、ｃ軸に垂直な方向のオフ角度は、ｃ軸に平行な方向のオフ角度より小さくすることにより、歩留まり向上などの効果がある。
図２に示すように、窒化物半導体基板１のＭ面［１−１００］において、ｃ軸［０００１］方向に平行にストライプ状の掘り込み領域１１を形成することが好ましい。通常、窒化物半導体基板１に掘り込み領域１１を形成すると、掘り込み領域１１の両脇に窒化物半導体薄膜２の層厚が厚くなるエッジグロース２１が発生する（図３（ａ））。窒化物半導体基板１のＭ面［１−１００］において、ｃ軸［０００１］方向に平行にストライプ状の掘り込み領域１１を形成した場合は、エッジグロースが発生しないため、広い範囲で窒化物半導体薄膜２の丘領域１２上の厚さが均一となる（図３（ｂ））。そして、この場合、［１１−２０］方向（すなわち、掘り込み領域１１の中央へ向かって横方向）へのｐ型窒化物半導体薄膜の成長が非常に速くなるため、本発明を用いた時に、より効果が大きい。
この場合には、リッジストライプ（光導波路領域）を丘領域に形成する方が層厚の均一性などから好ましく、広い範囲で層厚が均一であれば、チップサイズを小さくし１枚のウエハーから取れるレーザの素子数を増やすときなどに非常にメリットがある。チップを小さくし多くの素子を取れるようにすると、リッジストライプを掘り込み領域の近傍に形成しなくてはならない。この時、歩留まりの観点からは、掘り込み領域の近傍で層厚が均一である必要がある。
（極性面の場合）
もし、本発明に含まれるものではない極性面であるＣ面を有する窒化物半導体基板を用いて、ｐ型窒化物半導体薄膜を９００度より低い温度（Ｔｇ＜９００℃）で成長させると、ｐ型窒化物半導体薄膜の表面に欠陥（貫通転位などによるもの）が多数発生する。また、表面の欠陥の大きさも大きくなり、通常走査型電子顕微鏡（ＳＥＭ）などで観察しないと分からないが、２００−８００倍程度の光学顕微鏡で観察できるほど大きな欠陥が発生する。これは、成長温度が低いため、原子のマイグレーションが抑制され、結晶性が悪化するためと考えられる。また、窒化物半導体はｎ型伝導を示しやすく、ｐ型伝導を示しにくい傾向があり、低温で作製すると、結晶性の悪化から、ｐ型伝導を示さなくなる。このため、極性面では、ｐ型窒化物半導体薄膜は１０００度程度の高温で成膜される。特にＡｌを含むＡｌＧａＮ型窒化物半導体薄膜などは、ＧａＮ型窒化物半導体薄膜などと比べて高温の成長温度が要求される。
（無極性面または半極性面の場合）
しかし、本発明のように無極性面や半極性面を有する窒化物半導体基板を用いた場合において、ｐ型窒化物半導体薄膜を９００度より低い成膜温度Ｔｇ（Ｔｇ＜９００℃）で成膜すると、ｐ型窒化物半導体薄膜の横方向成長を効果的に抑制することができることが分かった。より好ましくは、６００℃以上８８０℃以下の成膜温度で成膜することが望ましい。６００℃より低い温度で成膜すると、ピラミッド状の凸部が成長表面に多数発生するために、このピラミッド状の凸部の影響でｐ型窒化物半導体薄膜の厚さがばらつき、電流の活性層への不均一注入が発生する。この場合には、面内でゲインがばらつき、閾値の上昇を引き起こす場合があるため好ましくない。なお、成膜温度が低いほどピラミッド状の凸部は数多く発生する。６００℃以上の温度で成膜することにより、ピラミッド状の凸部の発生を抑制し、ｐ型窒化物半導体薄膜厚の層厚Ｌｐの面内分布バラツキを抑制することができる。
＜実施の形態１＞
本実施の形態は、無極性面または半極性面を有する窒化物半導体基板に掘り込み領域を形成し、該窒化物半導体基板上にｎ型窒化物半導体薄膜、活性層およびＡｌを含むｐ型窒化物半導体薄膜を含む窒化物半導体薄膜を形成する窒化物半導体発光素子の製造方法において、上記ｐ型窒化物半導体薄膜を７００℃以上９００℃未満の温度で成膜した実施の形態であり、以下に詳細を説明する。
窒化物半導体基板上に、そのまま窒化物半導体薄膜を成長した場合に関して図２、４を用いて述べる。本実施の形態においては、図２に示すように掘り込み領域１１がストライプ状に形成された窒化物半導体基板１の表面に、図４に示す窒化物半導体薄膜（図４の３１から３９）をＭＯＣＶＤを用いて成長させて、掘り込み領域上の窒化物半導体薄膜の表面にくぼみを有した窒化物半導体発光素子を製造する。
図４に示すように本実施の形態においては、窒化物半導体基板１上に厚さ２．２μｍのｎ型Ａｌ0.050Ｇａ0.950Ｎ第一クラッド層３１、厚さ０．１μｍのｎ型ＧａＮガイド層３４、厚さ１２ｎｍ（ＩｎＧａＮ／ＩｎＧａＮ＝４ｎｍ/８ｎｍ）のＩｎＧａＮ／ＩｎＧａＮ―２ＱＷ活性層３５、ｐ型Ａｌ0.15Ｇａ0.85Ｎ蒸発防止層（２０ｎｍ）３６、ｐ型ＧａＮガイド層（０．０５μｍ）３７、ｐ型Ａｌ0.050Ｇａ0.950Ｎクラッド層（０．５μｍ）３８、ｐ型ＧａＮコンタクト層３９（０．１μｍ）が順番に積層されている。
ここで、窒化物半導体基板としては、Ｍ面［１−１００］を有する厚さ０．１μｍのｎ型ＧａＮ基板であって、［０００１］方向に幅５μｍ、深さ３μｍ、周期４００μｍでストライプ状にＲＩＥ（Reactive Ion Etching）、ＩＣＰ（Ion Coupled Plasma）などの気相エッチングで掘り込んだ掘り込み領域が形成された基板を用いた。
本発明において窒化物半導体基板のエッチング方法は、気相エッチングを用いても良いし、液相のエッチャントを用いてエッチングを行ってもよい。また、掘り込み領域の作製は、ＧａＮ基板上に一度ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＮ等の窒化物半導体薄膜を成長した後に形成しても構わない。つまり、一度成長を行い、次に掘り込み領域を形成し、窒化物半導体薄膜を成長した場合であっても、本発明の内容は適用できる。
（ｐ型窒化物半導体薄膜の成長）
ここで、掘り込み領域である溝が窒化物半導体薄膜の成長によって埋まってしまわないように、さらには、ｐ型ＡｌＧａＮクラッド層３８の組成変動を抑制するために、各層の成膜温度が重要である。無極性面を有する窒化物半導体基板において、特にｐ型窒化物半導体薄膜の横方向成長が非常に強いため、ｐ型窒化物半導体薄膜で最も層厚の厚いクラッド層（ｐ型ＡｌＧａＮクラッド層３８）を９００℃より低い成膜温度で成膜する必要がある。
本実施の形態では、ｐ型Ａｌ0.050Ｇａ0.950Ｎクラッド層（０．５μｍ）３８を用いているが、ＩｎsＡｌtＧａuＮ（ｓ＋ｔ＋ｕ＝１、０≦ｓ＜１、０＜ｔ≦１、０＜ｕ＜１）の混晶を用いても良い。上記組成は光閉じ込めに必要な屈折率を得るために適宜決めることができる。この混晶であるｐ型クラッド層を９００℃以上で成膜すると、丘領域に形成されるｐ型ＡｌＧａＮクラッド層において、そのＡｌ組成が成膜方向で変動していることが分かった。
この理由としては、成膜が進むにつれ掘り込み領域が、強いｐ型窒化物半導体薄膜の横方向成長により急速に埋まってきて、掘り込み領域に掘り込まれている溝の体積がどんどん減少していく。埋まっていない溝の体積が大きい時には、Ａｌに対して拡散長の長いＧａ原子が溝に流れ込み、丘領域のＧａ原子が不足し、この時、丘領域はＡｌ組成の高い状態になる。溝が埋まってくるに従い、溝に流れ込むＧａ原子の量が減少し、丘領域のクラッド層のＡｌ組成は小さい値となると考えられる。
この時、９００℃より低い成長温度で成膜すると、ＧａとＡｌの拡散長が減少し、掘り込み領域の溝に流れ込む原子の量が減少するため、掘り込み領域上に形成される溝が埋まりにくくなる。これにより、ｐ型窒化物半導体薄膜の層厚分布を抑制することができる。さらに、ｐ型クラッド層の成膜温度を下げることで、丘領域のｐクラッド層の成膜方向の組成変動も抑制することができた。成長温度が９００℃以上のときには、Ａｌ組成比（ｐ型クラッド層の全組成に対する重量比）が５％に設定された場合において、３％≦Ａｌ組成比≦８％の範囲でＡｌ組成がばらついた。しかし、９００℃より低い成膜温度Ｔｇ（Ｔｇ＜９００℃）で成膜したときには、Ａｌ組成比が５％にされた場合において、４％≦Ａｌ組成比≦６.５％の範囲であり、８８０℃以下のＴｇで成膜したときには、４.５％≦Ａｌ組成比≦５．５％の範囲であった。これにより、ｐ型窒化物半導体薄膜（ｐ型クラッド層）を９００℃より低い成長温度で成膜すると、大幅にＡｌの組成変動を抑制することができることがわかった。
ｐ型窒化物半導体薄膜（ｐ型クラッド層）を９００℃より低い成長温度で成膜すると、Ａｌの組成変動が抑制できた理由としては、この温度領域では、Ｇａ原子とＡｌ原子の拡散長の差が減少し、溝に流れ込むＡｌとＧａ原子の量の差が小さくなるためであると考えられる。つまり、無極性面または半極性面を有する窒化物半導体基板上にＡｌを含むｐ型窒化物半導体薄膜を９００℃より低い成長温度で成膜することで、Ａｌの組成変動を抑制することができる。
このような特性は、窒化物半導体基板の無極性面または半極性面に窒化物半導体薄膜を形成する場合に顕著に現れる特徴的な特性である。特に無極性面ではｐ型窒化物半導体薄膜の成長温度の低減は、組成変動の抑制効果が大きい。無極性面では極性がないために、Ｇａ原子、Ｎ原子の収まらなければならないサイトが明確でないため、極性面より拡散長が大きいためとも考えられる。
なお、ｐ型Ａｌ0.15Ｇａ0.85Ｎ蒸発防止層（２０ｎｍ）３６も、ｐ型クラッド層３８と同様に９００℃より低い温度で成膜した方が好ましいが、膜厚が薄いため溝の埋まり具合の変動が小さく９００℃以上で成膜しても良い。
ｐ型ＧａＮコンタクト層３９（０．１μｍ）は混晶でないため、温度の違いによる組成変動は起こらない。このため、９００℃以上で成膜をしても良いが、溝を埋まりにくくするために、９００℃より低い温度で成膜することが好ましい。
また、本実施の形態に示す構造では、ｐ型の光ガイド層が設けられていないが、ｐ型の光ガイド層を入れてもまったく問題はない。入れる場合には、好ましくは、蒸発防止層の上部にＩｎsＡｌtＧａuＮ（ｓ＋ｔ＋ｕ＝１、０≦ｓ＜１、０＜ｔ≦１、０＜ｕ＜１）層を０．０５〜０．５μｍの層厚で形成してもよい。なお、ｐ型の光ガイド層はＡｌ組成を含むため、組成変動を抑える目的で９００℃より低い温度で成膜した方が好ましい。
さらに、無極性面または半極性面を有する窒化物半導体基板であれば、成長温度が９００℃より低い温度であっても、Ｍｇを不純物としてドープすることによりｐ型伝導を示すことが分かった。極性面であるＣ面では非常に高抵抗になってしまいデバイスとしては使用が難しくなるが、無極性面または半極性面を有する窒化物半導体基板であればｐ型伝導が可能である。しかし、ｐ型窒化物半導体薄膜の基板温度が７００℃より低い温度であると、高抵抗化することが分かった。このためｐ型クラッド層の成長温度としては、７００℃以上９００℃未満が好ましい。より好ましくは７００℃以上８８０℃以下である。
なお、活性層の井戸層に含まれるＩｎxＧａ1-xＮ型窒化物半導体薄膜（０＜ｘ＜１）のＩｎ組成が０．１５≦ｘの場合Ｉｎの偏析などにより、面内でＩｎ組成のバラツキを生じるため、ｐ型窒化物半導体薄膜の成膜温度は低い方が好ましい。ＩｎxＧａ1-xＮ型窒化物半導体薄膜のＩｎ組成が０．１５≦ｘの場合において、ｐ型窒化物半導体薄膜の成膜温度が９００℃より低い温度で成膜されることは、活性層の熱ダメージ回避の意味で、より好ましい。さらに活性層の井戸層とｐ型窒化物半導体薄膜の成膜温度の差は、２００℃未満が活性層の熱ダメージ回避の意味で、より好ましく、さらに好ましくは、１５０℃以下である。
（ｎ型窒化物半導体薄膜の成長）
Ｍ面を有する上記ｎ型ＧａＮ基板１（厚さ０．１μｍ）上に、ｎ型Ａｌ0.050Ｇａ0.950Ｎ第一クラッド層（厚さ２．２μｍ）３１、ｎ型ＧａＮガイド層（厚さ０．１μｍ）３４を順に成膜していく。上記で示したｎ型窒化物半導体薄膜は９００℃以上の温度で成膜することが好ましい。無極性面を有する窒化物半導体基板を用いた場合に、９００℃未満の温度でｎ型窒化物半導体薄膜を成膜すると、ピラミッド状の凸部が形成されることを上記で説明した。これは、成膜温度が低下すると顕著に現れ、多数のピラミッド状の凸部が発生する。図５は、無極性面を有する窒化物半導体基板の表面に、ｎ型窒化物半導体層を８００℃で成膜した時の表面モフォロジーを示す光学顕微鏡像である。多数のピラミッド状の凸部６が発生しているのが分かる。ピラミッド状の凸部６は掘り込み領域の有無によらず、低温成長時に発生することが分かった。
このピラミッド状の凸部の発生を抑制する方法を検討した結果、ｎ型窒化物半導体薄膜を９００℃以上の高温で成膜することでｎ型窒化物半導体薄膜を平坦化し、その平坦化したｎ型窒化物半導体薄膜上に、活性層、ｐ型窒化物半導体薄膜を成膜すれば、活性層およびｐ型窒化物半導体薄膜を低温で成膜しても、活性層およびｐ型窒化物半導体薄膜におけるピラミッド状の凸部の発生は抑制できることが分かった。
図６は、ｎ型窒化物半導体薄膜を９５０℃で成膜した時の表面モフォロジーの光学顕微鏡像である。なお、ｎ型窒化物半導体薄膜は、１０００℃以上の温度で形成されることがより好ましい。しかし、ｎ型窒化物半導体薄膜を９００℃以上で成膜しても、ｐ型窒化物半導体薄膜の層厚（Ｍｇがドープされている層厚の総膜厚：本実施の形態では蒸発防止層３６とその上に形成されているｐ型ＧａＮガイド層３７）が厚くなるとピラミッド状の凸部が発生してくるため、ｐ型窒化物半導体薄膜の層厚は１．５μｍより薄いことが好ましい。さらに好ましくは１μｍ以下である。
ｎ型窒化物半導体薄膜は複数層から形成されるが、各層で最適な成膜温度で成膜することが好ましく、特にｎ型クラッド層はＡｌを含むため、成長温度が高い方が好ましく、少なくともｎ型クラッド層を９００℃以上で成膜すれば本発明の効果は得られる。ｎ型ＧａＮガイド層などは、０．１μｍ程度と薄いため、この場合は、ｎ型ガイド層のみ８００℃で成膜しても問題はない。
ｎ型窒化物半導体薄膜を９００℃未満の成膜温度で形成すると、掘り込み領域が窒化物半導体薄膜で埋まってしまうことをさらに抑制できるが、ピラミッド状の凸部の発生を抑制しつつ、掘り込み領域のくぼみも有効に残すため（さらには、ｐ型クラッド層の組成変動を抑制するため）には、ｎ型窒化物半導体薄膜を９００℃以上の温度で成膜する必要があり、かつ、ｐ型窒化物半導体薄膜を９００℃より低い温度で成膜する必要がある。
掘り込み領域を有する窒化物半導体基板に窒化物半導体薄膜を成膜した際に形成されるくぼみを有効に残すためには、ｎ型窒化物半導体薄膜も９００℃より低い温度で成膜した方が好ましいが、ｎ型窒化物半導体薄膜に比べｐ型窒化物半導体薄膜の横方向成長が強いため、ｐ型窒化物半導体薄膜をｎ型窒化物半導体薄膜より低温で成膜する方が好ましい。また、一般的にｐ型窒化物半導体薄膜がｎ型窒化物半導体薄膜に比べ厚さが薄いため、ｐ型窒化物半導体薄膜をより低温で成膜した方が好ましい。
（活性層の成長）
活性層の井戸層の成長温度は６００℃以上８３０℃以下が好ましい。井戸層はＩｎ1-xＧａxＮ（０＜ｘ＜１）で形成するが、デバイスに求められる発光波長によりＩｎ組成ｘが決定される。Ｉｎ組成ｘが０．１５以上の場合には、６００℃以上７７０℃以下の温度が好ましい。これ以上の温度では、熱ダメージにより黒色化が起こる。より好ましくは６３０℃以上７４０℃以下である。温度が６００℃より低くなると原子の拡散長が短くなり結晶性が悪化するため好ましくない。
上記の方法で作製された、窒化物半導体ウエハーを半導体レーザに加工する。その後、半導体レーザに加工するプロセスが入るが、一般的に良く知られた方法であるので、ここでは詳細は省略する。概要としては、電流狭窄構造であるリッジ構造を作製し、ｐ電極の作製（たとえばｐ型窒化物半導体上にＰｄ／Ｐｔ／Ａｕ＝１５ｎｍ／１５ｎｍ／２００ｎｍ）、基板の研削研磨を行い、基板の裏面（窒化物半導体薄膜が成長していない面）にｎ電極（Ｈｆ／Ａｌ／Ｍｏ／Ｐｔ／Ａｕ＝５ｎｍ／１５０ｎｍ／３６ｎｍ／１８ｎｍ／２００ｎｍ）を作製する。このウエハーをバーの状態に分割する。このとき半導体レーザ素子のキャビティ長が３００〜１８００μｍの範囲になるように分割する。本実施の形態の場合は１２００μｍでバー状に分割を行った。その後このバーを、一つ一つの半導体レーザ素子にチップ分割を行う。
以下に、このようにしてできた窒化物半導体発光素子（ＬＤ素子）について、窒化物半導体発光素子の断面模式図である図７を用いて説明する。
図７（ａ）は本発明における実施の形態１の半導体レーザ素子１を示す断面模式図であり、光出射方向から見た図である。また、図７（ｂ）は半導体レーザ素子１を上面側から見た模式図（上面模式図）である。ここで、図７（ａ）において、Ｍ面［１−１００］を有する窒化物半導体基板（ｎ型ＧａＮ基板）１は、図４の窒化物半導体基板１に相当する。ＧａＮ基板にはストライプ状に掘り込み領域１１が形成されている。
掘り込み領域１１を形成した窒化物半導体基板１上には、図４の３１〜３９と同じ構成の窒化物半導体薄膜（エピタキシャル成長層）２が形成されている。また、窒化物半導体薄膜２にレーザ光導波路構造であるレーザストライプ２２が作製されている。レーザーストライプ２２の方向は、掘り込み領域のストライプ形状の方向とほぼ平行方向に形成した。レーザーストライプ２２を掘り込み領域のストライプ形状の方向と平行方向に形成することで、レーザストライプ２２直下の膜厚変動がより少なくなるため好ましい。
さらに、窒化物半導体薄膜２の上には、電流狭窄を目的としたＳｉＯ2からなる絶縁膜２３（他にもＴｉＯ2、ＺｒＯ2などの酸化絶縁膜を用いることができる。）、その上面にｐ型電極７が形成されている。また窒化物半導体基板１の下面には、ｎ型電極８が形成されている。本実施の形態で示した方法で作製した窒化物半導体発光素子（窒化物半導体レーザ）は、窒化物半導体ウエハー中のクラックは１本もなく、完全にクラックの発生を抑制することができた。さらにｐ型窒化物半導体薄膜におけるＡｌの組成変動が抑制されたため、本発明を用いない従来の素子に比べ電圧が平均で０．５Ｖ程度低下した。また、ファーフィールドパターン（ＦＦＰ）のバラツキが低減され、歩留まりが５０％から７５％程度まで改善した。
さらに、図８（ａ）に示すように、窒化物半導体基板１の掘り込み領域１１上の窒化物半導体薄膜２の表面に形成されたくぼみ部分の斜面２４が、Ｍ面［１−１００］と等価な面となると表面モフォロジーが改善することが分かった。図８（ｂ）に、窒化物半導体薄膜２のくぼみ部分の斜面２４にＭ面と等価な面が形成されたときの、窒化物半導体薄膜２の表面の光学顕微鏡像を示す。丘領域１２上の窒化物半導体薄膜２の表面と、くぼみ部分の斜面２４とがなす角度を図８（ａ）に示すようにθとすると、θがほぼ１２０度となったときに、くぼみ部分の斜面がＭ面［１−１００］と等価な面となる。本実施の形態を用いた場合、効率よく、掘り込み領域に丘領域の窒化物半導体薄膜の表面とほぼ１２０度の角度をなすＭ面［１−１００］と等価な面を形成することができる。こうすることで、窒化物半導体薄膜２の表面モフォロジーをより良化させることができる。これは、上記二つの成長面が等価になることにより、成長速度が同じになり、層厚の変動が抑制されるものと考えられる。Ｍ面基板で特に効果が大きい。つまり、掘り込まれていない領域上の窒化物半導体薄膜の結晶面と、掘り込み領域上の窒化物半導体薄膜の表面に形成されたくぼみ部分の斜面が同じ結晶面とすることで表面モフォロジーを改善するものである。
＜実施の形態２＞
本実施の形態は、窒化物半導体基板の掘り込み領域に後述の図１０に示すような成長抑制膜５を形成した後に、該窒化物半導体基板上に窒化物半導体薄膜を形成する以外は、実施の形態１と同様の窒化物半導体発光素子の製造方法である。本実施の形態により得られる窒化物半導体発光素子を図８（ｃ）に示す。実施の形態１でも本発明の効果が得られるが、本実施の形態のように成長抑制膜を形成した場合、掘り込み領域内の窒化物半導体薄膜（特にｐ型窒化物半導体薄膜）の成長速度をより遅くすることができる。
（成長抑制膜の形成）
図９を用いて、掘り込み領域に成長抑制膜を形成する方法の一例を詳しく説明する。図９（ａ）に示すように窒化物半導体基板（ＧａＮ基板）１の全面にＳｉＯ2等をスパッタ法（その他、Electron Beem蒸着、プラズマＣＶＤ法などの方法を用いることができる）を用いて付着させ、厚さ１μｍのＳｉＯ2層４を形成した。その後、図９（ｂ）に示すように一般的なフォトリソ工程により、レジスト５で［０００１］方向に幅５μｍ、周期４００μｍのストライプのウィンドウを形成する。ここでの周期は、半導体レーザのストライプ方向と垂直な方向における素子の幅で決めており、素子の幅を２００μｍにしたい場合は２００μｍで行えばよい。図９（ｃ）でＲＩＥ（Reactive Ion Etching）法などで、レジスト６２をマスクとしてＳｉＯ2層４をエッチングし、エッチング後、有機洗浄（アセトン、エタノールなど）でレジスト５を除去する。レジスト５を除去せずそのまま、次工程を行ってもかまわない。その後ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）法、もしくはＲＩＥ（Reactive Ion Etching）法により、図９（ｄ）に示すように、ＳｉＯ2層４をマスクとしてＳｉＯ2層４および窒化物半導体基板１をエッチングする。窒化物半導体基板１のエッチング深さは５μｍであった（図９（ｄ）の深さｄ１がエッチング深さとなる。）。その後、図９（ｅ）に示すようにアルミニウムの窒化物（ＡｌＮ）からなる厚さ０．２μｍの成長抑制膜５をスパッタ法（その他、Electron Beem蒸着、プラズマＣＶＤ法、ＥＣＲ（Electron cycrotｒon resonance）法、プラズマスパッタ法などの方法を用いることができる。）で成膜した。
その後、図９（ｆ）に示すように、ＨＦなどのエッチャントによりＳｉＯ2層４を除去して、成長抑制膜５を溝の側面と底面部にリフトオフ法を用いて形成する。以上の工程を行い窒化物半導体薄膜を成長する前の窒化物半導体基板１の処理を終了する。このようにして得られた基板を図１０（ａ）に示した。
図１０（ｂ）、（ｃ）は、窒化物半導体基板１の掘り込み領域１１に形成される成長抑制膜５の形状が図１０（ａ）と異なる形態を示している。図１０（ｂ）に示すように、成長抑制膜５の幅Ｄ１は、窒化物半導体基板１の溝開口部の幅Ｄ２より狭くなっている。逆に、図１０（ｃ）では成長抑制膜５の幅Ｄ１は、窒化物半導体基板１の溝開口部の幅Ｄ２より広くなっており、窒化物半導体基板１の掘り込み領域以外の領域上にも成長抑制膜５が形成されている。図１０（ａ）では、成長抑制膜の幅Ｄ１は、溝開口部の幅Ｄ２と同じ幅となっている。
図１０（ｂ）、（ｃ）の作製方法に関して、一例を説明する。図９（ａ）〜（ｄ）に示す工程については上記と同様にして窒化物半導体基板１上にＳｉＯ2層４を形成する。次に、ＨＦなどのエッチャントによりＳｉＯ2層４を除去し、掘り込み領域が形成された窒化物半導体基板１を作製する（この状態では、成長抑制膜５は形成されていない。）。この後、窒化物半導体基板１の全面にレジストを塗布して、図１０（ｂ）の場合には、窒化物半導体基板１の掘り込み領域の開口部より狭い範囲のレジストをフォトリソ法により、除去する。その後、成長抑制膜５をスパッタ法、ＥＢ蒸着法、プラズマＣＶＤ法などにより形成し、リフトオフ法により掘り込み領域の開口部より狭い範囲に成長抑制膜５を形成する。図１０（ｃ）では、基板全面にレジストを塗布した後に、窒化物半導体基板１の掘り込み領域の開口部より広い範囲のレジストをフォトリソ法により除去し、同様に成長抑制膜５を形成することで、掘り込み領域の開口部より広い範囲に成長抑制膜５を形成することができる。ｔ４は、０μｍ＜ｔ４≦３０μｍの範囲であることが好ましい。
（掘り込み領域側面部の傾斜）
本実施の形態では、成長抑制膜の形成方法としてＥＣＲスパッタ装置などの装置を用いることが好ましいが、ＥＢ蒸着などを用いることもできる。なお、ＥＢ蒸着などを用いる場合、掘り込み領域の側面部の成長抑制膜の厚さが極端に薄くなり膜状に形成されないか、もしくは全く形成されないことがあるが、この様な現象は、図８（ｃ）に示した掘り込み領域１１の側面部１１１の傾斜γを９０度より大きくすることにより回避することができる。本実施の形態においては、この様に側面部の傾斜γを９０度より大きくすることが好ましく、この場合、掘り込み領域１１の側面部１１１に効率よく成長抑制膜５を形成することが可能となる。側面部１１１の傾斜γの調整は、掘り込み領域をエッチングする際のエッチング条件等の制御により行うことができる。
（成長抑制膜の層厚）
成長抑制膜の層厚に関して、掘り込みにより形成された溝が成長抑制膜で完全に埋まってしまった状態では、クラックの発生を防止できないため好ましくない。このため、成長抑制膜により、溝が完全に埋まってしまわない状態が好ましい。より好ましくは、図１０（a）で示したｔ１が掘り込み深さｆ（図１に示したｆ）の半分以下が好ましい。またｔ２は掘り込み領域の開口幅ｇ（図１に示したｇ）の半分以下が好ましい。これより厚いと、掘り込み領域が確保できず、クラックの抑制効果がなくなる。また、クラッド層の組成変動が大きくなる。ｔ１とｔ２の関係として、好ましくはｔ１≧ｔ２の場合であった。この場合は、成長抑制膜のはがれなどの不良が減少する。
（成長抑制領域）
成長抑制膜が薄い場合（例えば、１０〜５０ｎｍ程度の厚さである場合）、窒化物半導体薄膜を７００〜１０００℃程度の温度で成膜する際に、基板である窒化物半導体と混ざり合い、混晶化する。かかる現象について、図１１を用いて説明する。まず、上述の図９、図１０を用いて説明したような方法により、窒化物半導体基板１の掘り込み領域１１にＡｌＮ（窒化アルミニウム）の成長抑制膜５を形成した（図１１（ａ））。この時、図１１（ａ）に示す成長抑制膜５の厚さｔ１、ｔ２は共に１０ｎｍであった。その後、成長抑制膜５の形成された窒化物半導体基板１をＭＯＣＶＤ装置の成長炉内に搬入し、その表面に１０００度の成長温度でｎ型ＧａＮ薄膜２５を成長させた。その後の状態を図１１（ｂ）に示す。ｎ型ＧａＮ薄膜２５を成長させるために１０００度に昇温した際に、成長抑制膜５のＡｌＮと窒化物半導体基板１のＧａＮが溶融し、ＡｌＧａＮの混晶に変化する。このように、窒化物半導体薄膜が形成される際に成長抑制膜５がそのまま存在している必要はなく、窒化物半導体基板１の掘り込み領域１１の側面部１１１および底面部１１２において、例えば上記のＡｌＧａＮの混晶が生成した領域のように、窒化物半導体基板１の他の部分とは異なる組成を有する領域（以下、成長抑制領域と呼ぶ。）が存在すれば、成長抑制膜と同じ効果をもたらすことが分かった。
また、成長抑制膜の層厚が厚い場合には一部が窒化物半導体基板と溶融し、成長抑制領域を形成し、その上に成長抑制膜が形成され、２層構造のようになることがあるが、その場合においても効果が見られる。なお、図１０で示した（ｂ）（ｃ）のような成長抑制膜５を用いた場合においても、同様の効果が認められる。
成長抑制領域を形成した場合には、成長抑制領域と窒化物半導体基板の表面との間に段差が形成されない。成長抑制膜を用いた場合は窒化物半導体基板と成長抑制膜との間に段差が生じる。このような段差がない成長抑制領域を用いた場合の方が、成長がスムースに行われる為、表面モフォロジーの観点から好ましい。
上記のＡｌＮ以外の成長抑制膜として、例えば、ＡｌＯＮ（アルミニウムの酸窒化膜）からなる成長抑制膜を用いた場合には、ＧａＮからなる窒化物半導体基板と溶融すると、成長抑制領域はＡｌＧａＯＮとなる。
なお、成長抑制膜は窒化物半導体基板と溶融するだけでなく、成膜される窒化物半導体薄膜とも溶融する場合があるが、溶融することで窒化物半導体薄膜の成長を抑制する効果もあるため、この場合であっても上記と同様の効果がもたらされる。
（成長抑制膜の種類）
成長抑制膜としては、アルミニウムの窒化物膜、アルミニウムの酸窒化物膜、アルミニウムとガリウムの窒化物膜が好ましい。上記材料はクラックの抑制効果、表面モフォロジーの改善効果、クラッド層のＡｌ組成変動抑制効果のすべてにおいて高い効果を得ることができた。上記材料は、窒化物半導体薄膜と同じ結晶構造をとることができるため、成長抑制膜と成長抑制膜のないところで、結晶構造が連続的になり、より好ましい。これらの理由により、上記の好ましい効果が得られるものと考えられる。
次に好ましいのが、シリコンの酸化物、窒化物および酸窒化物、アルミニウムの酸化物、チタン（Ｔｉ）の酸化物、ジルコニア（Ｚｒ）の酸化物、イットリア（Ｙ）の酸化物、シリコン（Ｓｉ）の酸化物、ニオビウム（Ｎｂ）の酸化物、ハフニウム（Ｈｆ）の酸化物、タンタル（Ｔａ）の酸化物、および上記材料の酸窒化物、もしくは窒化物が好ましい。次にこのましいのがモリブデン、タングステン、タンタルなどの高融点金属である。
成長抑制領域として、アルミニウムの窒化物膜、アルミニウムの酸窒化物膜、アルミニウムとガリウムの窒化物膜、アルミニウムとガリウムの酸窒化物膜が好ましい。
（成長抑制膜の掘り込み領域内部の形状）
図１０に（ａ）、（ｂ）、（ｃ）の三つのパターンで成長抑制膜を形成したが、どの場合においても、窒化物半導体層の組成変動を抑制し効果が得られた。
実施の形態２の状態においても、実施の形態１と同様以上の効果が得られる。なお、実施の形態１では、本実施の形態のような成長抑制膜の形成は行っていないが、成長抑制膜がなくても本発明の効果を得ることはできる。
＜実施の形態３＞
本実施の形態では、実施の形態１と基本的には同じであるが、基板は、Ａ面［１１−２０］を有するＧａＮ基板であり、［１−１００］方向に幅５μｍ、深さ３μｍ、周期４００μｍでストライプ状に気相エッチングで掘り込んだ掘り込み領域を有する基板を用いた。成長抑制膜は用いていない。本実施の形態においても、実施の形態１と同様の効果が得られた。
＜実施の形態４＞
本実施の形態では、実施の形態２と基本的には同じであるが、基板は、Ａ面［１１−２０］ＧａＮ基板であり、［０００１］方向に幅５μｍ、深さ３μｍ、周期４００μｍでストライプ状に気相エッチングで掘り込んだ基板を用いた。成長抑制膜としては、ＳｉＯ2を用いた。抑制膜の形状は、図１０（a）の形状を用いた。図１０（a）におけるt１は、０．３μｍ、ｔ２は０．１μｍとした。本実施の形態の状態においても、実施の形態１と同様の効果が得られた。
＜実施の形態５＞
本実施の形態では、実施の形態と基本的には同じであるが、基板は、半極性面［１１−２２］ＧａＮ基板であり、［−１−１２３］方向に幅５μｍ、深さ３μｍ、周期４００μｍでストライプ状に気相エッチングで掘り込んだ基板を用いた。成長抑制膜としては、Ａｌ2Ｏ3を用いた。抑制膜の形状は、図１０（a）の形状を用いた。図１０（a）におけるｔ１は、０．３μｍ、ｔ２は０．１μｍとした。この場合においても、クラック発生の抑制、表面モフォロジーの改善、ＡｌＧａＮ型窒化物半導体薄膜の組成変動の抑制効果が得られる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明によって得られる窒化物半導体発光素子は、半導体光学装置の光源などに用いられるものである。
１ 窒化物半導体基板、１１ 掘り込み領域、１１１ 側面部、１１２ 底面部、１２ 丘領域、１３ 混晶領域、２ 窒化物半導体薄膜、２１ エッジグロース、２２ レーザストライプ、２３ 絶縁膜、２４ くぼみ部分の斜面、２５ ｎ型ＧａＮ薄膜、３１ ｎ型Ａｌ0.050Ｇａ0.950Ｎ第一クラッド層、３２ ｎ型Ａｌ0.1Ｇａ0.9Ｎ第二クラッド層、３３ ｎ型Ａｌ0.062Ｇａ0.938Ｎ第三クラッド層、３４ ｎ型ＧａＮガイド層、３５ ＩｎＧａＮ／ＩｎＧａＮ―２ＱＷ活性層、３６ ｐ型Ａｌ0.15Ｇａ0.85Ｎ蒸発防止層、３７ ｐ型ＧａＮガイド層、３８ ｐ型Ａｌ0.050Ｇａ0.950Ｎクラッド層、３９ ｐ型ＧａＮコンタクト層、４ レジスト、５ 成長抑制膜、５１ 成長抑制領域、６ ピラミッド状の凸部、７ ｐ型電極、８ ｎ型電極、１００１ 窒化物半導体基板、１００２ ｎ型窒化物半導体薄膜、１００３ ｐ型窒化物半導体薄膜、１００４ ファセット面、１００５ ｎ型窒化物半導体薄膜の表面。

Claims (10)

  1. 無極性面または半極性面を有する窒化物半導体基板に掘り込み領域を形成し、該窒化物半導体基板上に、ｎ型窒化物半導体薄膜、活性層およびｐ型窒化物半導体薄膜を含む窒化物半導体薄膜を形成する窒化物半導体発光素子の製造方法であって、
    前記ｐ型窒化物半導体薄膜を７００℃以上９００℃未満の温度で成膜することを特徴とする、窒化物半導体発光素子の製造方法。
  2. 前記ｐ型窒化物半導体薄膜がＡｌを含むことを特徴とする、請求項１に記載の窒化物半導体発光素子の製造方法。
  3. 前記ｎ型窒化物半導体薄膜を９００℃以上の温度で成膜することを特徴とする、請求項１または２に記載の窒化物半導体発光素子の製造方法。
  4. 前記活性層の井戸層がＩｎxＧａ1-xＮ（式中、ｘは０．１５以上）であることを特徴とする、請求項１〜３のいずれかに記載の窒化物半導体発光素子の製造方法。
  5. 前記井戸層の成長温度が６００℃以上８３０℃以下であることを特徴とする、請求項１〜４のいずれかに記載の窒化物半導体素子の製造方法。
  6. 前記無極性面または半極性面を有する窒化物半導体基板が、無極性面であるＭ面を有する窒化物半導体基板であることを特徴とする、請求項１〜５のいずれかに記載の窒化物半導体素子の製造方法。
  7. 前記掘り込み領域が、前記窒化物半導体基板の主面においてストライプ状に配列され、該ストライプ状の配列がｃ軸［０００１］方向にほぼ平行であることを特徴とする、請求項６に記載の窒化物半導体素子の製造方法。
  8. 前記Ｍ面を有する窒化物半導体基板において、ｃ軸［０００１］に平行な方向のオフ角度が０．５〜１０度であることを特徴とする、請求項７に記載の窒化物半導体素子の製造方法。
  9. 前記Ｍ面を有する窒化物半導体基板において、ｃ軸に垂直な方向のオフ角度が、ｃ軸に平行な方向のオフ角度より小さいことを特徴とする、請求項８に記載の窒化物半導体素子の製造方法。
  10. 前記掘り込み領域の窒化物半導体基板の表面に成長抑制膜または成長抑制領域が形成されていることを特徴とする、請求項１〜９のいずれかに記載の窒化物半導体素子の製造方法。
JP2009065635A 2009-03-18 2009-03-18 窒化物半導体発光素子の製造方法 Pending JP2010219376A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009065635A JP2010219376A (ja) 2009-03-18 2009-03-18 窒化物半導体発光素子の製造方法
US12/659,557 US20100240161A1 (en) 2009-03-18 2010-03-12 Method for fabricating nitride semiconductor light-emitting device
CN201010143281A CN101867149A (zh) 2009-03-18 2010-03-18 氮化物半导体发光装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009065635A JP2010219376A (ja) 2009-03-18 2009-03-18 窒化物半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2010219376A true JP2010219376A (ja) 2010-09-30

Family

ID=42738011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009065635A Pending JP2010219376A (ja) 2009-03-18 2009-03-18 窒化物半導体発光素子の製造方法

Country Status (3)

Country Link
US (1) US20100240161A1 (ja)
JP (1) JP2010219376A (ja)
CN (1) CN101867149A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147804B2 (en) 2012-02-28 2015-09-29 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor light-emitting element and light source including the nitride semiconductor light-emitting element

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258730A (zh) * 2013-05-08 2013-08-21 中国科学院半导体研究所 Icp干法刻蚀工艺制备剖面为正梯形的台面的方法
JP6816008B2 (ja) * 2015-10-20 2021-01-20 日本碍子株式会社 下地基板、下地基板の製法及び１３族窒化物結晶の製法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135576A (ja) * 1996-02-23 1998-05-22 Fujitsu Ltd 半導体発光素子、光半導体素子、発光ダイオード及び表示装置
JPH11150321A (ja) * 1997-11-14 1999-06-02 Sony Corp 半導体発光装置とその製造方法
JP2004363401A (ja) * 2003-06-05 2004-12-24 Toyoda Gosei Co Ltd 半導体素子の製造方法
JP2005064204A (ja) * 2003-08-11 2005-03-10 Toyoda Gosei Co Ltd ＩＩＩ族窒化物系化合物半導体発光素子及びそれに用いる窒化ガリウム（ＧａＮ）基板の製造方法
WO2006054543A1 (ja) * 2004-11-22 2006-05-26 Matsushita Electric Industrial Co., Ltd. 窒素化合物系半導体装置およびその製造方法
JP2008016584A (ja) * 2006-07-05 2008-01-24 Sanyo Electric Co Ltd 半導体素子およびその製造方法
WO2008155958A1 (ja) * 2007-06-15 2008-12-24 Rohm Co., Ltd. 半導体発光素子及び半導体発光素子の製造方法
JP2010219140A (ja) * 2009-03-13 2010-09-30 Sharp Corp 窒化物半導体発光素子とその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072197A (en) * 1996-02-23 2000-06-06 Fujitsu Limited Semiconductor light emitting device with an active layer made of semiconductor having uniaxial anisotropy
US7012283B2 (en) * 2000-09-21 2006-03-14 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and optical device containing it
WO2003038957A1 (en) * 2001-10-29 2003-05-08 Sharp Kabushiki Kaisha Nitride semiconductor device, its manufacturing method, and semiconductor optical apparatus
JP3913194B2 (ja) * 2003-05-30 2007-05-09 シャープ株式会社 窒化物半導体発光素子
JP4390640B2 (ja) * 2003-07-31 2009-12-24 シャープ株式会社 窒化物半導体レーザ素子、窒化物半導体発光素子、窒化物半導体ウェハおよびそれらの製造方法
JP4540347B2 (ja) * 2004-01-05 2010-09-08 シャープ株式会社 窒化物半導体レーザ素子及び、その製造方法
JP4772314B2 (ja) * 2004-11-02 2011-09-14 シャープ株式会社 窒化物半導体素子
US8368183B2 (en) * 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
JP4854275B2 (ja) * 2004-12-08 2012-01-18 シャープ株式会社 窒化物半導体発光素子およびその製造方法
US8084781B2 (en) * 2005-09-07 2011-12-27 Showa Denko K.K. Compound semiconductor device
US20070221932A1 (en) * 2006-03-22 2007-09-27 Sanyo Electric Co., Ltd. Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device
JP2008226906A (ja) * 2007-03-08 2008-09-25 Sharp Corp 窒化物半導体発光素子
JP2008285364A (ja) * 2007-05-17 2008-11-27 Sumitomo Electric Ind Ltd ＧａＮ基板、それを用いたエピタキシャル基板及び半導体発光素子
CN101689586B (zh) * 2007-06-15 2012-09-26 罗姆股份有限公司 氮化物半导体发光元件和氮化物半导体的制造方法
JP2009081374A (ja) * 2007-09-27 2009-04-16 Rohm Co Ltd 半導体発光素子
JP5014967B2 (ja) * 2007-12-06 2012-08-29 シャープ株式会社 発光素子及び発光素子の製造方法
CN100532638C (zh) * 2008-05-16 2009-08-26 南京大学 生长非极性面GaN薄膜材料的方法及其用途
WO2010016914A1 (en) * 2008-08-06 2010-02-11 Peter Tsakiris Punching bag mounting bracket and damper system and method of use

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135576A (ja) * 1996-02-23 1998-05-22 Fujitsu Ltd 半導体発光素子、光半導体素子、発光ダイオード及び表示装置
JPH11150321A (ja) * 1997-11-14 1999-06-02 Sony Corp 半導体発光装置とその製造方法
JP2004363401A (ja) * 2003-06-05 2004-12-24 Toyoda Gosei Co Ltd 半導体素子の製造方法
JP2005064204A (ja) * 2003-08-11 2005-03-10 Toyoda Gosei Co Ltd ＩＩＩ族窒化物系化合物半導体発光素子及びそれに用いる窒化ガリウム（ＧａＮ）基板の製造方法
WO2006054543A1 (ja) * 2004-11-22 2006-05-26 Matsushita Electric Industrial Co., Ltd. 窒素化合物系半導体装置およびその製造方法
JP2008016584A (ja) * 2006-07-05 2008-01-24 Sanyo Electric Co Ltd 半導体素子およびその製造方法
WO2008155958A1 (ja) * 2007-06-15 2008-12-24 Rohm Co., Ltd. 半導体発光素子及び半導体発光素子の製造方法
JP2010219140A (ja) * 2009-03-13 2010-09-30 Sharp Corp 窒化物半導体発光素子とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147804B2 (en) 2012-02-28 2015-09-29 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor light-emitting element and light source including the nitride semiconductor light-emitting element

Also Published As

Publication number Publication date
US20100240161A1 (en) 2010-09-23
CN101867149A (zh) 2010-10-20

Similar Documents

Publication Publication Date Title
JP4540347B2 (ja) 窒化物半導体レーザ素子及び、その製造方法
JP4927121B2 (ja) 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
JP3571641B2 (ja) 窒化物半導体素子
JPWO2005106977A1 (ja) 窒化物半導体素子およびその製造方法
JP2008300584A (ja) 窒化物系半導体レーザ素子及びその製造方法
JP2005236109A (ja) 窒化物半導体発光素子及びその製造方法
JP2010219376A (ja) 窒化物半導体発光素子の製造方法
JP2009004645A (ja) 窒化物系半導体レーザ装置およびその製造方法
JP2011119374A (ja) 窒化物半導体素子及びその製造方法、並びに、半導体装置
JP4294077B2 (ja) 窒化物半導体発光素子の製造方法
JP4211358B2 (ja) 窒化物半導体、窒化物半導体素子及びそれらの製造方法
JP2006134926A (ja) 窒化物半導体素子
JP5261313B2 (ja) 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
JP5099524B2 (ja) 窒化物半導体発光素子とその製造方法
JP4679867B2 (ja) 窒化物半導体発光素子、及びその製造方法
JP2005322786A (ja) 窒化物半導体素子及びその製造方法
JP2003142769A (ja) 窒化物半導体レーザ素子
JP4822674B2 (ja) 窒化物半導体素子およびその製造方法
JP5204046B2 (ja) 窒化物半導体ウェハ、窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2004007009A (ja) 窒化物半導体素子の製造方法
JP4689195B2 (ja) 半導体素子の製造方法
JP4970517B2 (ja) 窒化物半導体素子、窒化物半導体ウェハおよび窒化物半導体素子の製造方法
JP5212829B2 (ja) 窒化物半導体発光素子
JP2003158343A (ja) 窒化物半導体レーザダイオードとその製造方法
JP5679699B2 (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106