JP2005236109A - 窒化物半導体発光素子及びその製造方法 - Google Patents

窒化物半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP2005236109A
JP2005236109A JP2004044630A JP2004044630A JP2005236109A JP 2005236109 A JP2005236109 A JP 2005236109A JP 2004044630 A JP2004044630 A JP 2004044630A JP 2004044630 A JP2004044630 A JP 2004044630A JP 2005236109 A JP2005236109 A JP 2005236109A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
groove
layer
semiconductor light
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004044630A
Other languages
English (en)
Other versions
JP4201725B2 (ja
Inventor
Teruyoshi Takakura
輝芳 高倉
Takeshi Kamikawa
剛 神川
Yoshika Kaneko
佳加 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004044630A priority Critical patent/JP4201725B2/ja
Priority to US11/060,381 priority patent/US7109049B2/en
Priority to CN2009101406702A priority patent/CN101645481B/zh
Priority to CN2005100716648A priority patent/CN1755957B/zh
Publication of JP2005236109A publication Critical patent/JP2005236109A/ja
Application granted granted Critical
Publication of JP4201725B2 publication Critical patent/JP4201725B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure

Abstract

【課題】クラックの発生を抑制し、表面平坦性の良好な窒化物半導体成長層が形成された窒化物半導体発光素子の製造方法を提供する。
【解決手段】上面にストライプ状に延在する溝及び丘が形成された窒化物半導体基板と、窒化物半導体基板上に積層される複数の窒化物半導体層から成る窒化物半導体成長部と、を備えた窒化物半導体発光素子において、窒化物半導体基板上に、窒化物半導体成長部を、溝上に積層した前記窒化物半導体成長部の高さが、丘上に積層した窒化物半導体成長部の高さより低くなるように、積層することにより、溝上又は丘上の少なくとも一方に、その幅が１０μｍ以上となる平坦な領域を形成する工程を備える。
【選択図】図１

Description

本発明は、窒化物半導体レーザ素子などの窒化物半導体発光素子に関するものである。
ＧａＮ、ＡｌＮ、ＩｎＮおよびそれらの混晶に代表される窒化物半導体材料により、紫外領域から可視領域で発振する窒化物半導体レーザ素子が作製、試作が行われている。通常、基板にはＧａＮ基板が用いられるが、十分な寿命を持つ窒化物半導体レーザ素子が得られておらず、更なる長寿命化が必要とされている。窒化物半導体レーザ素子の寿命は、ＧａＮ基板上に窒化物半導体層を積層したときに発生するクラックなどの影響を受ける。このようにクラックの発生は、窒化物半導体レーザ素子の劣化の要因とあり、発生を抑制する必要がある。
上述の問題に対して、従来技術として、ＧａＮ基板上にＧａＮより熱膨張係数の小さい窒化物半導体を成長させ、その上に半導体発光素子構造を形成することにより、特にＧａＮ基板上に形成されるｎ型コンタクト層内での微細なクラックの発生を抑制した窒化物半導体素子が提案されている（特許文献１参照）。
特開２０００−２９９４９７号公報
しかし、上述の特許文献１による技術を用いて、ＧａＮ基板上に半導体レーザ素子構造を積層した場合においても、ウエーハ表面にクラックが発生することがある。又、この表面に発生したクラックが、半導体レーザ素子の特性劣化要因となり、十分な半導体レーザ素子の寿命が得られないことや、チップ分割時にクラックに沿って割れが発生し意図せぬ箇所が割れてしまう等、歩留まりを低減する要因となっている。
本発明は、このような問題を鑑みて、窒化物半導体基板上に窒化物半導体成長層を積層し窒化物発光素子を作製するに際し、クラックの発生を抑制し、表面平坦性の良好な窒化物半導体成長層が形成された窒化物発光素子の製造方法を提供することを目的とする。
上記目的を達成するために本発明は、その上面にストライプ状に延在する溝及び丘が形成された窒化物半導体基板と、該窒化物半導体基板上に積層される複数の窒化物半導体層から成る窒化物半導体成長部と、を備えた窒化物半導体発光素子の製造方法において、前記窒化物半導体基板上に、前記窒化物半導体成長部を、前記溝上に積層した前記窒化物半導体成長部の高さが、前記丘上に積層した前記窒化物半導体成長部の高さより低くなるように、積層することにより、前記溝上又は前記丘上の少なくとも一方に、その幅が１０μｍ以上となる平坦な領域を形成する第１ステップと、形成された前記平坦な領域の前記窒化物半導体成長部の表面に凸状のリッジストライプ部を形成する第２ステップと、前記リッジストライプ部と平行な方向に延在する分割ラインに沿って、前記溝上又は前記丘上の少なくとも一方で分割を実施する第３ステップと、を備えることを特徴とする。
このような方法によると、前記溝上に前記窒化物半導体成長部を積層しても、前記溝が埋め込まれることがないため、前記窒化物半導体層中の歪みが分散され、前記溝及び前記丘の双方においてクラックが抑制される。又、前記窒化物半導体層に生じる歪みのムラも低減され、良好な平坦性が得られる。更に、前記リッジストライプ部を形成するには、前記平坦な領域の幅が少なくとも１０μｍ必要である。
又、本発明は、前記溝の断面形状が、矩形、又は、前記溝の開口部の幅が前記溝の底面部の幅より小さい逆テーパ形状、又は、前記溝の開口部の幅が前記溝の底面部の幅より大きい順テーパ形状であることを特徴とする。
又、このような窒化物半導体発光素子の製造方法において、前記窒化物半導体基板に形成される前記溝の幅が５０μｍ以上１２００μｍ以下としても構わない。即ち、前記溝の幅が十分に広くないと、後述する這い上がり成長によって前記溝は埋め込まれてしまい、前記溝の中心部に平坦な領域を得ることができない。このため、前記溝の幅は５０μｍ以上であることが、好ましい。又、前記溝の幅が広いと、前記溝全体が埋め込まれにくくなるが、前記窒化物半導体成長部に生じる歪みを十分に緩和することができず、結果、クラックが発生しやすくなる。また、平坦性も悪化するため、前記溝の幅は１２００μｍ以下であることが、好ましい。
又、このような窒化物半導体発光素子の製造方法において、前記窒化物半導体基板に作製される前記溝の深さが３μｍ以上２０μｍ以下としても構わない。即ち、深さ３μｍ未満の前記溝が形成された前記窒化物半導体基板を作製した場合、当該窒化物半導体基板に前記窒化物半導体成長部を積層させると、後述する這い上がり成長によって前記溝の埋め込まれる領域が広くなる。この場合、前記リッジストライプ部を作製する領域が得られなくなることや、前記窒化物半導体成長部の表面平坦性が低下するため、好ましくない。又、前記溝の深さが２０μｍを超えると、前記窒化物半導体発光素子を作製工程において、クラックが発生するなどの可能性があるため、好ましくない。よって、前記溝の深さＺは、３μｍ以上２０μｍ以下が好ましく、５μｍ以上１０μｍ以下であれば、より好ましい。
又、このような窒化物半導体発光素子の製造方法において、前記窒化物半導体基板表面に積層されるｎ型ＧａＮ層の層厚が０．１μｍ以上２μｍ以下としても構わない。即ち、前記ｎ型ＧａＮ層の層厚が０．１μｍ以下であると、前記窒化物半導体基板の影響で、前記窒化物半導体成長部の結晶性が良くない。又、前記ｎ型ＧａＮ層の層厚が厚すぎると、後述する這い上がり成長が進行し、平坦性が悪化するため、前記ｎ型ＧａＮ層の層厚が２μｍを超えることは好ましくない。
又、このような窒化物半導体発光素子の製造方法において、前記窒化物半導体基板上面のオフ角が０．２°以下としても構わない。即ち、当該オフ角が０．２°を超える前記窒化物半導体基板を用いて前記窒化物半導体成長部の積層を行った場合、前記丘の上面や前記溝の中央付近が特定方向に傾斜したり、前記窒化物半導体成長部の表面全体が、波を打ったような表面となり、平坦性が悪化し、好ましくない。
又、このような窒化物半導体発光素子の製造方法において、前記丘の幅が７０μｍ以上１２００μｍ以下としても構わない。即ち、前記リッジストライプ部を形成するには、前記平坦な領域の幅が少なくとも１０μｍ必要である。更に、前記丘の端には、幅２０〜３０μｍで０．３〜０．５μｍの盛り上がりとなるエッジグロースが発生する場合がある。このため、前記丘の端から前記エッジグロースが発生する領域の幅２０〜３０μｍの部分を避けて前記リッジストライプ部を形成するために、前記丘の幅は、７０μｍ以上であるのが好ましい。逆に前記丘１７の幅が広くなるとクラックが発生しやすくなるため、幅は１２００μｍ以下であることが望ましい。
又、このような窒化物半導体発光素子の製造方法において、前記リッジストライプ部を、前記平坦な領域の端から５μｍ以上離れた位置の前記平坦な領域に、形成するものとしても構わない。
又、このような窒化物半導体発光素子の製造方法において、前記第３ステップにおいて、前記分割ラインの位置が、前記リッジストライプ部から少なくとも２０μｍ以上離れているものとしても構わない。
又、このような窒化物半導体発光素子の製造方法において、前記第３ステップにおいて、前記溝上又は前記丘上に形成された前記窒化物半導体発光素子を、前記分割ラインによって分割する際、分割された前記窒化物半導体発光素子が、前記溝と前記丘により形成される段差部を含まないことを特徴とする。
又、このような窒化物半導体発光素子の製造方法において、前記第３ステップにおいて、前記溝上又は前記丘上に形成された前記窒化物半導体発光素子を、前記分割ラインによって分割する際、分割された前記窒化物発光素子が前記溝と前記丘により形成される段差部を含むことを特徴とする。
又、このような窒化物半導体発光素子の製造方法において、前記溝上と前記丘上の両方に前記窒化物半導体発光素子が形成されたとき、前記第３ステップにおいて、前記溝上及び前記丘上に形成された前記窒化物半導体発光素子を分割する際、分割されて得た前記溝上及び前記丘上の前記窒化物半導体発光素子のいずれか一方に、前記溝と前記丘により形成される段差部を含むことを特徴とする。
更に、本発明の窒化物半導体発光素子は、上述したいずれかに記載の前記窒化物半導体発光素子の製造方法によって製造されることを特徴とする。
本発明によれば、窒化物半導体基板上に窒化物半導体成長層を積層し窒化物半導体発光素子を作製するに際し、窒化物半導体基板上面に丘と溝がストライプ状に形成された基板を作製し、該基板上面に積層される窒化物半導体成長層上面が基板上面の溝形状を埋め込まないように成長することにより、クラックの発生を防止し、また表面平坦性の良好な窒化物半導体成長層が形成され、信頼性の高い窒化物半導体発光素子を高い歩留まりで得ることが出来る。
まず、本明細書において、いくつかの用語の意味を予め明らかにしておく。まず、「窒化物半導体基板」とは、窒化物半導体で構成されている基板であればよく、ＡｌaＧａbＩｎcＮ（０≦ａ≦１，０≦ｂ≦１，０≦ｃ≦１，ａ＋ｂ＋ｃ＝１）基板に置き換えても構わない。また、当該ＡｌaＧａbＩｎcＮ（０≦ａ≦１，０≦ｂ≦１，０≦ｃ≦１，ａ＋ｂ＋ｃ＝１）基板の窒素元素の内、約１０％以下（但し、六方晶系であること）が、Ａｓ，Ｐ，Ｓｂのいずれかの元素に置換されても構わない。また、本明細書では、これら全てを「ＧａＮ基板」とする。
本明細書に記載の「溝」とは、窒化物半導体基板の上面（成長面）に形成されたストライプ状の凹部を意味する。また、「丘」とは溝同様にストライプ状の凸部を意味する。尚、丘と溝の断面形状は、必ずしも矩形である必要はなく、例えば、順テーパや逆テーパといった形状であっても構わない。また、溝を掘ることによって丘および溝の側面が現れるが、これらは同じ面であり、本明細書では、これらを「丘の側面」とする。
本明細書に記載の「活性層」とは、井戸層もしくは井戸層と障壁層から構成された層の総称を意味するものとする。例えば、単一量子井戸構造の活性層は、１つの井戸層のみから構成されるか、もしくは、障壁層／井戸層／障壁層から構成される。また、多重量子井戸構造の活性層は、複数の井戸層と複数の障壁層から構成される。
本明細書に記載の「オフ角」とは、単結晶ＧａＮの結晶成長面である（０００１）面、即ち、Ｃ面に対し、単結晶ＧａＮから切り出しなどによって得られたＧａＮ基板表面とが成す角度を「オフ角」とする。
尚、結晶の面や方位を示す指数が負の場合、絶対値の上に横線を付して表記するのが結晶学の決まりであるが、本明細書では、そのような表記ができないため、絶対値の前に負号「−」を付して負の指数を表す。
＜第１の実施形態＞
本発明の第１の実施形態について図面を参照して説明する。窒化物発光素子の一例として窒化物半導体レーザ素子について説明する。図１は本実施形態における窒化物半導体レーザ素子が設けられたウエーハの一部の概略断面図である。図２は、本実施形態の、窒化物半導体成長層１１を積層する前のｎ型ＧａＮ基板１０の上面図である。面方位も併せて表示する。図２に示したｎ型ＧａＮ基板１０上に、窒化物半導体成長層１１を積層させるなどして、図１の窒化物半導体レーザ素子を得る。
図２に示すように、ｎ型ＧａＮ基板１０には、〈１−１００〉方向と平行な方向に丘１７、溝１８が形成されている。また、丘と溝の断面形状は矩形とする。また、図３は窒化物半導体成長層１１の構成を示す概略断面図である。
このような窒化物半導体レーザ素子において、まず、ｎ型ＧａＮ基板１０の作製方法について、図面を参照して説明する。ｎ型ＧａＮ基板１０上面の主面方位は（０００１）面であり、主面方位に対して０．１°のオフ角を有している（図示せず）。当該ｎ型ＧａＮ基板１０の上面に、ＳｉＯ2又はＳｉＮｘ等を蒸着する。尚、本実施形態ではＳｉＯ2を用いるとするが、これに限定されるものではなく、他の誘電体膜等でも構わない。次に、このＳｉＯ2膜上に、レジスト材を塗布し通常のリソグラフィ技術を用いて、ストライプ形状のレジストマスクパターンを〈１−１００〉方向に形成する。次に、ＲＩＥ（Reactive Ion Etching）技術等を用い、ＳｉＯ2およびｎ型ＧａＮ基板１０の上面をエッチングすることで、溝１８を形成する。その後、ＨＦ（フッ酸）などのエッチャントを用いて、ＳｉＯ2を除去し、図２に示すような、〈１−１００〉方向に丘１７と溝１８が形成されたｎ型ＧａＮ基板１０が作製される。尚、本実施形態では、ｎ型ＧａＮ基板１０の上面をエッチングして溝１８を形成するのに、ＲＩＥ技術を用いているが、この方法に限定されるものではなく、ウエットエッチング技術等を用いても構わない。
上述のように形成された溝１７と丘１８、はｎ型ＧａＮ基板１０の上面に〈１−１００〉方向と平行に形成され、溝の幅Ｍを５００μｍ、丘の幅Ｌを５００μｍ、溝の深さＺ（図１参照）を５μｍとする。また、丘１７と溝１８の断面形状は矩形であっても構わないし、溝１８の開口部の幅が底面部の幅より広い順テーパ形状や、逆に、溝１８の開口部の幅が底面部より狭い逆テーパ形状などであっても構わない。
又、溝１８の深さＺは、窒化物半導体成長層１１を形成する際、溝１８の埋め込まれやすさに影響する。このため、深さ３μｍ未満の溝１８が形成されたｎ型ＧａＮ基板１０を作製した場合、当該ｎ型ＧａＮ基板１０上に窒化物半導体成長層１１を積層させると、後述する這い上がり成長によって溝１８の埋め込まれる領域が広くなる。この場合、リッジストライプ部を作製する領域が得られなくなることや、窒化物半導体成長層１１の表面平坦性が低下するため、好ましくない。又、溝１８の深さＺが２０μｍを超えると、窒化物半導体レーザ素子を作製工程において、クラックが発生するなどの可能性があるため、好ましくない。よって、溝１８の深さＺは、３μｍ以上２０μｍ以下が好ましく、５μｍ以上１０μｍ以下であれば、より好ましい。
尚、丘１７と溝１８とを形成するｎ型ＧａＮ基板１０のオフ角は、主面に対して０．２°以内であることが好ましい。このオフ角が０．２°を超えるＧａＮ基板を用いて窒化物半導体成長層１１の積層を行った場合、丘１７の上面や溝１８の中央付近が特定方向に傾斜したり、窒化物半導体成長層１１の表面全体が、波を打ったような表面となり、ウエーハ表面全体で平坦性が悪化し、好ましくない。
上述の処理をして得られた基板上に、ＭＯＣＶＤ（Metal Organic Vapor Deposition:有機金属化学気相蒸着）法などを用い、図３で示すような窒化物半導体成長層１１をエピタキシャル成長させることで、図１に示された窒化物半導体レーザ素子を作製する。
図３に示すように、窒化物半導体成長層１１は、ｎ型ＧａＮ基板１０表面に、層厚１μｍのｎ型ＧａＮ層２１と、層厚１．２μｍのｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層２２と、層厚０．１μｍのｎ型ＧａＮ光ガイド層２３と、層厚８ｎｍのＩｎ0.01Ｇａ0.99Ｎ障壁層が４層および層厚４ｎｍのＩｎ0.1Ｇａ0.9Ｎ井戸層が３層から成る多重量子井戸構造活性層２４と、層厚２０ｎｍのｐ型Ａｌ0.3Ｇａ0.7Ｎキャリアブロック層２５と、層厚０．１μｍのｐ型ＧａＮ光ガイド層２６と、層厚０．５μｍのｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層２７と、層厚０．１μｍのｐ型ＧａＮコンタクト層２８と、が順に積層され構成される。
次に、窒化物半導体成長層１１の製造方法を説明する。以下の説明ではＭＯＣＶＤ法を用いた場合を示しているが、エピタキシャル成長できる成長法であれば、ＭＯＣＶＤ法に限定されるものではなく、ＭＢＥ法（Molecular Beam Epitaxy：分子線エピタキシ法）、ＨＤＶＰＥ法（Hydride Vapor Phase Epitaxy：ハイドライドＶＰＥ法）等、他の気相成長法を用いても構わない。
ｎ型ＧａＮ基板１０をＭＯＣＶＤ装置の成長炉内の所定のサセプタ上に設置し、サセプタ温度を１０５０℃まで昇温し、Ｈ2あるいはＮ2をキャリアガスとして用い、Ｎの原料としてＮＨ3を、Ｇａの原料としてＴＭＧａ（トリメチルガリウム）またはＴＥＧａ（トリエチルガリウム）を、ｎ型不純物（ドーパント）であるＳｉの原料としてＳｉＨ4とを、それぞれ成長炉内に供給し、ｎ型ＧａＮ層２１を成長させる。その後、Ａｌ原料としてＴＭＡｌ（トリメチルアルミニウム）またはＴＥＡｌ（トリエチルアルミニウム）を成長炉内に供給し、ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層２２を成長させる。尚、上述の膜において、ｎ型不純物（ドーパント）であるＳｉの濃度は、５×１０17／ｃｍ3〜１×１０19／ｃｍ3となるように調整されている。引き続き、膜中のＳｉの濃度が、１×１０16／ｃｍ3〜１×１０18／ｃｍ3となるように調整されたｎ型ＧａＮ光ガイド層２３を成長させる。
その後、サセプタ温度を７５０℃に降温し、３周期のＩｎ0.1Ｇａ0.9Ｎ井戸層と４周期のＩｎ0.01Ｇａ0.99Ｎ障壁層から構成された多重量子井戸構造活性層２４を成長させる。当該多重量子井戸構造活性層２４は、障壁層／井戸層／障壁層／井戸層／障壁層／井戸層／障壁層の順序で形成される。この多重井戸構造活性層２４を形成する際、障壁層、又は障壁層と井戸層の両方の膜中のＳｉ濃度が１×１０16〜１×１０18／ｃｍ3となるように、成長炉内にＳｉＨ4を供給する。
次に、サセプタ温度を再び１０５０℃まで昇温させ、ＳｉＨ4の供給を止め、Ｎの原料としてＮＨ3を、Ｇａの原料としてＴＭＧａ（トリメチルガリウム）またはＴＥＧａ（トリエチルガリウム）を、Ａｌ原料としてＴＭＡｌ（トリメチルアルミニウム）またはＴＥＡｌ（トリエチルアルミニウム）とを、それぞれ成長炉内に供給し、ｐ型Ａｌ0.3Ｇａ0.7Ｎキャリアブロック層２５、ｐ型ＧａＮ光ガイド層２６、ｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層２７とｐ型ＧａＮコンタクト層２８を順次成長させる。これらの膜を成長させる際、ｐ型不純物（ドーパント）であるＭｇの原料としてＥｔＣＰ2Ｍｇ（ビスエチルシクロペンタジエニルマグネシウム）を炉内に供給し、膜中のＭｇ濃度が１×１０18／ｃｍ3〜２×１０20／ｃｍ3になるように調整する。尚、Ｍｇの原料としてはシクロペンタジエニルマグネシウム、ビスメチルシクロペンタジエニルマグネシウムなど、他のシクロペンタ系のＭｇ原料を用いても構わない。また、ｐ型Ａｌ0.3Ｇａ0.7Ｎキャリアブロック層２５、ｐ型ＧａＮ光ガイド層２６、ｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層２７とｐ型ＧａＮコンタクト層２８などのｐ型層中の残留水素は、ｐ型ドーパントであるＭｇの活性化を妨げている。この残留水素を除去するために、ｐ型層の成長中に微量の酸素を混入しても構わない。
このようにして、ｐ型ＧａＮコンタクト層２８を成長させた後、ＭＯＣＶＤ装置の炉内を全てＮ2ガスとＮＨ3に入れ替え、サセプタ温度を６０℃／分の割合で降温させる。サセプタ温度が８００℃に達した時点で、ＮＨ3の供給を停止し、サセプタ温度を８００℃で５分間、維持し、その後、室温まで降下させる。尚、本実施形態では、サセプタ温度を８００℃で５分間維持するものとしたが、これに限定されるものではない。又、維持するサセプタ温度は６５０℃から９００℃の間が好ましく、待機時間は、３分以上１０分以下が好ましい。更に、降下する温度の割合は、３０℃／分以上が好ましい。
上述のようにして作製された窒化物半導体成長膜１１をラマン測定によって評価した結果、ＭＯＣＶＤ装置からウエーハを取りだした後、ｐ型化アニールが実施される前においても、既にＭｇが活性化してｐ型化の特性が示されていた。更に、ｐ電極形成後のコンタクト抵抗も低減した。即ち、従来のｐ型化アニールを実施すれば、Ｍｇの活性化率がより向上するものと考えられ、好ましい。
尚、多重井戸構造活性層２４を形成する際、障壁層を成長させた後、井戸層の成長を開始するまで、もしくは、井戸層を成長させた後、障壁層の成長を開始するまでの間に、１秒以上１８０秒以内の時間、成膜が中断されると、障壁層又は井戸層の各層の平坦性が向上する。良好な平坦性が得られると、障壁層又は井戸層の各層のＩｎ組成や層厚が均一になり、発光する波長のムラが抑制される。その結果、自然放出光の半値幅が減少し、好ましい。
又、多重井戸構造活性層２４にＡｓを添加する場合はＡｓＨ3（アルシン）またはＴＢＡｓ（ターシャリブチルアルシン）もしくはＴＭＡｓ（トリメチルアルシン）を、Ｐを添加する場合はＰＨ3（ホスフィン）またはＴＢＰ（ターシャリブチルホスフィン）もしくはＴＭＰ（トリメチルホスフィン）を、Ｓｂを添加する場合はＴＭＳｂ（トリメチルアンチモン）もしくはＴＥＳｂ（トリエチルアンチモン）とを、それぞれ供給しても構わない。また、多重井戸構造活性層２４を形成する際、Ｎの原料として、ＮＨ3以外にジメチルヒドラジン等のヒドラジン原料、もしくはエチルアジドなどのアジド原料を用いても構わない。
又、本実施形態のように、複数層のＩｎxＧａ1-xＮ量子井戸を用いて活性層を形成する場合や、該活性層にＡｓ又はＰを添加して量子井戸構造活性層を形成する場合に、量子井戸層中に貫通転位があると、Ｉｎが転位部分に偏析し、好ましくない。よって、上述したようにＩｎxＧａ1-xＮを用いた量子井戸層を活性層に用いる場合には、量子井戸層中の転位などの結晶欠陥を可能な限り少なくすることが、良好な窒化物半導体レーザ特性を得るには好ましい。
又、本実施形態における多重量子井戸構造活性層２４は、障壁層で始まり障壁層で終わる構成であったが、井戸層で始まり井戸層で終わる構成であっても構わない。また、井戸層の層数は、上述した３層に限定されるものではなく、１０層以下であれば、閾値電流密度が低く室温連続発振が可能であるので、構わない。特に、井戸層の層数は、２層以上６層以下のとき閾値電流密度が低く、好ましい。又、多重量子井戸構造活性層２４にＡｌを含有させても構わない。
又、本実施形態における多重量子井戸構造活性層２４は、井戸層と障壁層の両層に、不純物としてＳｉを添加するものとするが、不純物は添加しなくても構わない。又、添加する不純物はＳｉに限定されるものではなく、Ｏ、Ｃ、Ｇｅ、Ｚｎ、Ｍｇなどでも構わない。又、この不純物の添加量の総和は、１×１０17〜８×１０18／ｃｍ3程度が好ましい。更に、不純物を添加する層は、井戸層と障壁層の両層に限らず、一方の層のみに添加しても構わない。
このように、上述した方法により形成されたｎ型ＧａＮ基板１０の表面にｎ型ＧａＮ層２１をはじめとする窒化物半導体成長層１１を平坦性良く積層し、クラックのない窒化物半導体レーザ素子を形成する。このとき、溝１８の深さＺの値やｎ型ＧａＮ層２１の設計層厚などに大きく影響を受ける這い上がり成長を利用する。以下に、この這い上がり成長について説明をする。
溝１８と丘１７が形成されたｎ型ＧａＮ基板１０上に窒化物半導体成長層１１を構成する窒化物半導体層の積層を行うと、丘の側面部１７ｂ（図１参照）から略〈１１−２０〉方向（以下、「横方向」とする）に成長した窒化物半導体層の層厚及び溝の底面部１８ａ（図１参照）から略〈０００１〉方向（以下、「縦方向」とする）に成長した窒化物半導体層の層厚よりも、溝１８の端付近で成長した窒化物半導体層の層厚が厚くなる領域が生じる。その後、窒化物半導体層の成長を続けると、溝１８の端付近で成長した窒化物半導体層の縦方向の成長速度が、他の領域よりも速く、溝１８の端付近の領域での成長層が、丘の上面部１７ａ（図１参照）から縦方向に成長した窒化物半導体層の厚さにまで達し、結果、溝１８が埋め込まれ始める。
このように溝１８の端付近の領域での窒化物半導体層が成長する様子が、溝１８の底面から丘１７の側面を這い上がるように見えることから、本明細書では、これを「這い上がり成長」とする。更に、這い上がり成長が起こる領域を、「這い上がり成長領域」、這い上がり成長した部分を「這い上がり成長部」とする。又、本明細書において「溝が埋め込まれる」とは、丘の上面部１７ａ上に成長した窒化物半導体層表面と溝の底面部１８ａ上に成長した窒化物半導体層表面の高さが、ほぼ同等になることを指す。
このような這い上がり成長を含め、ｎ型ＧａＮ基板１０上に窒化物半導体層を成長させたときの膜成長の状態遷移について、図面を参照して、以下に説明する。図４は、溝１８と丘１７が形成されたｎ型ＧａＮ基板１０上に、それぞれ、層厚の異なるｎ型ＧａＮ層２１を成長させたときのウエーハの一部の断面形状図である。
図４のｎ型ＧａＮ基板１０は、〈１−１００〉方向と平行な方向に、丘１７の幅Ｌを３００μｍとし、溝１８の幅Ｍを１００μｍ及び深さＺを５μｍとして、形成されたものである。図４（ａ）は、当該ｎ型ＧａＮ基板１０上に、層厚０．２μｍを設計層厚として、ｎ型ＧａＮ層２１を成長させたときのウエーハの一部の断面形状図である。丘の上面部１７ａ及び丘の側面部１７ｂと、溝の底面部１８ａに、ｎ型ＧａＮ層２１がそれぞれ、上面成長部３１ａ、側面成長部３１ｂ、底面成長部３１ｃとして成長する。ここで、上面成長部３１ａと側面成長部３１ｂに挟まれた領域を、成長部３１ｄとする。
上面成長部３１ａ及び、底面成長部３１ｃの溝の中心部３２においては、略０．２μｍのｎ型ＧａＮ層２１が成長する。また、成長部３１ｄ付近の側面成長部３１ｂでは、溝１８の中心に向かって成長したｎ型ＧａＮ層２１の層厚が略０．３μｍである。また、溝の底面部１８ａに近い側面成長部３１ｂでは、丘の側面部１７ｂから成長したｎ型ＧａＮ層２１の盛り上がりが見られ、盛り上がり部３４が形成されている。又、盛り上がり部３４が形成される這い上がり領域３３において、這い上がり成長は初期段階であり、溝の底面部１８ａから縦方向に成長した底面成長部３１ｃと、丘の側面部１７ｂの盛り上がり部３４とは結合していない。
図４（ｂ）は、ｎ型ＧａＮ基板１０上に、層厚２μｍを設計層厚としてｎ型ＧａＮ層２１を成長させたときのウエーハの一部の断面形状図である。図４（ａ）に示された溝の底面部１８ａに近い側面成長部３１ｂに形成された盛り上がり部３４は、溝の底面部１８ａから縦方向に成長した底面成長部３１ｃと結合し、結果、這い上がり成長が起こり、這い上がり成長部３１ｅが形成されている。しかし、這い上がり成長領域３３に形成された這い上がり成長部３１ｅは、縦方向の層厚が、丘の上面部１７ａ上に成長した上面成長部３１ａの厚さまでは到達しておらず、傾斜形状となっている。又、這い上がり成長領域３３は溝１８の中心方向に向かって広がっているが、溝の中心部３２において、十分に広い平坦な領域が得られている。
上述したように、溝の底面部１８ａから縦方向に成長する底面成長部３１ｃと、丘の側面部１７ｂから横方向に成長する側面成長部３１ｂが溝１８の端部で結合し、その結果、這い上がり成長が促進される。さらに這い上がり成長が進行すると、這い上がり成長領域３３で形成された這い上がり成長部３１ｅにおいて成長したｎ型ＧａＮ層２１が、丘の上面部１７ａ上で成長したｎ型ＧａＮ層２１から成る上面成長部３１ａの表面の高さにまで達する。引き続き、成長行うと、溝１８において、まだ埋め込まれていない領域で、溝の低面部１８ａから縦方向の膜成長と這い上がり成長部３１ｅからの横方向の膜成長双方の影響受け、さらに溝１８の埋め込みが進行する。
図４（ｃ）に、ｎ型ＧａＮ基板１０上に、層厚５μｍを設計層厚としてｎ型ＧａＮ層２１を成長させたときのウエーハの一部の断面形状図を示す。このとき、図４（ｃ）に示すｎ型ＧａＮ層２１が這い上がり成長を起こし、這い上がり成長部３１ｅの横方向の層厚が厚くなる。そのため、這い上がり成長領域３３が広くなり、結果的に、溝の中心部３２の略２０μｍを残して溝１８は埋め込まれる。よって、溝の中心部３２で平坦な領域は得ることはできない。又、上面成長部３１ａの表面においても平坦性が低下している。これは這い上がり成長領域３３が広くなったことにより、ｎ型ＧａＮ層２１内の歪を十分に緩和できなくなったためである。上面成長部３１ａ上に、引き続き、窒化物半導体成長層１１を積層させ窒化物半導体レーザ素子を作製すると、クラックが発生する可能性が高く、良好な平坦性も得ることは出来ず、信頼性の高い窒化物半導体レーザ素子を作製することができない。
即ち、上述したように、這い上がり成長は、ｎ型ＧａＮ基板１０上に成長させるｎ型ＧａＮ層２１の層厚と関係する。這い上がり成長はＧａＮを成長させるときに最も顕著に表れ、ｎ型ＧａＮ層２１の層厚が厚すぎると這い上がり成長が進行し、平坦性が低下するため、層厚は２μｍを超えることは好ましくない。また、ｎ型ＧａＮ層２１を成長させずに、直接、ｎ型基板上にｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層２２を成長させ、窒化物半導体レーザ素子を作製した場合、ｎ型ＧａＮ基板１０の影響を窒化物半導体成長層１１が受け、結晶性が悪化する。このため、ｎ型ＧａＮ層２１は、少なくとも層厚０．１μｍ以上成長させた方が好ましい。よって、ｎ型ＧａＮ層２１は、０．１μｍ以上２μｍ以下が好ましい。更に、溝の底面部１８ａからｎ型ＧａＮ層２１が縦方向に成長した底面成長部３１ｃと、丘の側面部１７ｂからｎ型ＧａＮ層２１が横方向に成長した側面成長部３１ｂとが、結合するまでに、ｎ型ＧａＮ層２１の成長が完了することが、より好ましい。又、這い上がり成長は、ＡｌＧａＮやＩｎＧａＮでは生じにくいことが分かっている。
又、溝１８の幅が十分に広くないと、這い上がり成長によって溝１８は埋め込まれてしまい、溝の中心部３２に平坦な領域を得ることができない。このため、溝１８の幅は５０μｍ以上であることが、好ましい。又、溝１８の幅が広いと、溝１８全体が埋め込まれにくくなるが、窒化物半導体成長層１１に生じる歪みを十分に緩和することができず、結果、クラックが発生しやすくなる。また、平坦性も悪化するため、溝１８の幅は１２００μｍ以下であることが、好ましい。
次に、このような方法でｎ型ＧａＮ基板１０上に、ｎ型ＧａＮ層２１を始めとして積層された窒化物半導体成長層１１の表面には、丘１７の端付近に、幅２０〜３０μｍで高さ０．３μｍ程度の膜の盛り上がりであるエッジグロース１９（図１参照）が発生することが判明している。当該エッジグロース１９は、窒化物半導体成長層１１のうちｎ型層を成長させるときには殆ど発生せず、ｐ型層を成長させるときに顕著に生じる。
このようなエッジグロース１９は、図４（ｃ）のように這い上がり成長が促進され溝１８の埋め込みが進行したウエーハでは、殆ど発生しない。エッジグロース１９が発生しない状態では、丘１７および溝１８表面に積層された窒化物半導体成長層１１の上面の平坦性は、著しく悪化する傾向にある。一方、エッジグロース１９が生じた状態では、エッジグロース１９が生じた領域を除いて、丘１７表面に積層された窒化物半導体成長層１１の上面の平坦性は良好である。この丘１７表面の平坦な領域は、少なくともリッジストライプ部が形成できる幅が必要であり、このため、丘１７の端からエッジグロース１９が発生する領域の幅２０〜３０μｍの部分を避けてリッジストライプ部を形成するために、丘１７の幅Ｌは、７０μｍ以上であるのが好ましい。逆に丘１７の幅Ｌが広くなるとクラックが発生しやすくなるため、幅は１２００μｍ以下であることが望ましい。
上述したような本実施形態による方法を用いると、溝１８と丘１７が形成されたｎ型ＧａＮ基板１０上に図３で示したような窒化物半導体成長層１１を積層させ、ウエーハ全体でクラックの発生が無く、更に、丘１７部で幅４００μｍ、溝１８部で幅４００μｍの平坦な領域を得ることが出来た。このようにして得られた平坦な領域に図１に示された窒化物半導体レーザ素子を作製する。
図１の窒化物半導体レーザ素子は、上述したようにして溝１８と丘１７が形成されたｎ型ＧａＮ基板１０上に図３で示したような窒化物半導体成長層１１を積層させている。又、窒化物半導体成長層１１の表面にはレーザ光導波路であるリッジストライプ部１２と、リッジストライプ部１２を挟むように設置されて、電流狭窄を目的とした絶縁膜としてＳｉＯ2層１３とが形成される。そして、このリッジストライプ部１２及びＳｉＯ2層１３のそれぞれの表面には、ｐ電極１４が形成され、又、ｎ型ＧａＮ基板１０の裏面にはｎ電極１５が形成されている。
リッジストライプ部１２の作製される位置は、丘１７および溝１８の表面で平坦な領域であれば、特に限定されず、平坦な領域の端から５μｍ以上離れた位置であれば、より好ましい。本実施形態では、丘１７および溝１８の表面で積層された窒化物半導体成長層１１上面に、丘の側面部１７ｂより、それぞれ２５０μｍ離れた平坦な領域の中央付近にリッジストライプ部１２を作製する。
リッジストライプ部１２の作製方法を、以下に説明する。通常のフォトリソグラフィ技術とドライエッチング技術を用いて、窒化物半導体成長層１１の最表面（ｐ型ＧａＮコンタクト層２８）よりｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層２７の途中まで、ストライプ形状を残してエッチングを実施することで、リッジストライプ部１２が形成される。尚、ストライプ幅は１〜３μｍ、好ましくは１．３〜２μｍである。又、ｐ型ＧａＮ光ガイド層２６とｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層２７の界面からエッチング底面までの距離は、０．１〜０．４μｍとする。
引き続き、リッジストライプ部１２以外の部分に、電流狭窄を目的とした絶縁膜としてＳｉＯ2層１３を形成する。この際、エッチングされずに残ったストライプ形状のｐ型ＧａＮコンタクト層２８は露出しており、この露出した部分及びＳｉＯ2層１３上にＰｄ／Ｍｏ／Ａｕの順序で蒸着し、ｐ電極１４を形成する。
尚、本実施形態では、上述のように絶縁膜としてＳｉＯ2を用いているが、これに限定されるものではなく、珪素、チタン、ジルコニア、タンタル、アルミニウム等の酸化物又は窒化物でも構わない。又、ｐ電極１４の材料として、Ｐｄ／Ｍｏ／Ａｕを用いているが、これに限定されるものではなく、Ｐｄ／Ｐｔ／Ａｕ、Ｐｄ／Ａｕ、又はＮｉ／Ａｕ等を用いても構わない。
次に、ｎ型ＧａＮ基板１０の裏面側から、研磨もしくはエッチングすることによりｎ型ＧａＮ基板１０の一部を除去し、ウエーハの厚みを８０〜２００μｍ程度までに薄くする。その後、ｎ電極１５としてｎ型ＧａＮ基板１０の裏面側に、ｎ型ＧａＮ基板１０に近い側から、Ｈｆ／Ａｌを形成する。尚、ｎ電極１５に用いる材料は、これに限定されるものではなく、Ｈｆ／Ａｌ／Ｍｏ／Ａｕ、Ｈｆ／Ａｌ／Ｐｔ／Ａｕ、Ｈｆ／Ａｌ／Ｗ／Ａｕ、Ｈｆ／Ａｕ、Ｈｆ／Ｍｏ／Ａｕ、などを用いても構わない。又、これらの材料で、ＨｆをＴｉ、又はＺｒに置き換えた電極材料を用いても構わない。また、ｎ電極１５は図１のように、個々の窒化物半導体レーザ素子に対して、分割して形成されても構わないし、分割せず、ｎ電極１５の層が連続して形成されても構わない（図７参照）。
このようにしてリッジストライプ部１２及びｐ電極１４及びｎ電極１５が形成され、窒化物半導体成長層１１が積層されたウエーハを、リッジストライプ部１２が形成された〈１−１００〉方向（図１参照）に対して垂直方向に劈開し、共振器端面を形成し、共振器長４００μｍの導波型ファブリ・ペロー共振器を作製する。尚、共振器長は、４００μｍに限定されるものではなく、３００μｍから１０００μｍの範囲であれば、どの値でも構わない。
上述のように、ウエーハを劈開し共振器端面を形成する工程によって、バー形状にする。バーには、図1に示されるような窒化物半導体レーザ構造が、多数、横に連なって形成されている。形成された共振器端面は、窒化物半導体結晶の｛１−１００｝面に相当する。劈開は、ウエーハの裏面全面にダイヤモンドカッタによって罫書き線がつけられ、ウエーハに適宜力を加えられ、実施される。又、ウエーハの一部、例えば、ウエーハのエッジ部分にのみにダイヤモンドカッタによって罫書きがいれられ、これを起点に劈開しても構わない。また、共振器端面の形成はエッチングによって形成しても構わない。
このように、導波型ファブリ・ペロー共振器の前後に二つの共振器端面を形成した後、当該共振器端面の両面に、反射率７０％のＳｉＯ2及びＴｉＯ2から成る誘電体膜を交互に蒸着し、誘電体多層反射膜を形成する。なお、形成された二つの共振器端面のうち、一つはレーザ出射面とし、例えば、当該共振器端面に形成される誘電体多層反射膜の反射率を５％としても構わない。又、他方の共振器端面はレーザ反射面とし、例えば、当該共振器端面に形成される誘電体多層反射膜の反射率を９５％としても構わない。尚、反射率については、これに限定されるものではない。又、誘電体膜材料としては、ＳｉＯ2／ＴｉＯ2に限定されるものではなく、例えば、ＳｉＯ2／Ａｌ2Ｏ3などを用いても構わない。次に、窒化物半導体レーザ素子が、多数、横に連なって形成されているバーを、リッジストライプ部１２に平行な方向に沿って分割することで、個々の窒化物半導体レーザ素子（チップ）を得る。
このとき、ウエーハの裏面側を上にして、ステージ上に得られたバーを置き、光学顕微鏡を用いて、キズ入れ位置をアライメントし、バーの裏面にダイヤモンドカッタで罫書き線を入れる。そして、バーに適宜力を加え、罫書き線に沿ってバーを分割することで、窒化物半導体素子（チップ）を作製する。本方法はスクライビング法と言われるものである。
チップ分割工程は、スクライビング法による以外の方法で、バーの裏面側からキズ、溝等をいれてチップに分割する方法で構わない。このチップ分割工程での他の手法として、例えば、ワイヤーソーもしくは薄板ブレードを用いてキズ入れ、もしくは切断を行うダイシング法、エキシマレーザ等のレーザ光の照射加熱とその後の急冷により照射部に生じさせたクラックをスクライブラインとするレーザスクライブ法、高エネルギー密度のレーザ光を照射し、蒸発させることで溝入れ加工を行うレーザアブレーション法等を用いても構わない。
上述したチップ分割工程により、図１に示されるような丘１７の平坦な領域上および溝１８の平坦な領域上に形成された窒化物半導体レーザ素子が個々のチップに分割される。分割された個々の窒化物半導体レーザ素子の横幅を４００μｍとする。本実施形態では、ｎ型ＧａＮ基板１０に、５００μｍ周期で丘１７と溝１８が形成されており、図５のように、丘の側面部１７ｂより、丘１７と溝１８の中心部の向かって、それぞれ５０μｍ離れた位置で、分割ライン５１に沿って劈開が行われ、窒化物半導体レーザ素子に分割される。尚、本実施形態では、丘１７と溝１８との間の段差を含まないように分割を行われているが、図６のように、丘１７部に形成された窒化物半導体レーザ素子または溝１８部に形成された窒化物半導体レーザ素子が、当該段差を含むように、分割ライン６１に沿って分割しても構わない。尚、分割ラインの位置は、これらに限定されるものではないが、リッジストライプ部１２から少なくとも２０μｍ以上離れた位置であることが、好ましい。
上述のような方法で作製された本実施形態の窒化物半導体レーザ素子は、殆どの素子で、窒化物半導体成長層１１中の面積１ｃｍ2当たりの中にクラックは０本であった。従来技術による窒化物半導体レーザ素子では、窒化物半導体成長層１１中の面積１ｃｍ2当たりの中に３〜６本のクラックが入っている。このように、本実施形態による方法で、クラックの発生が抑制されている。また、良好な平坦性も得られウエーハ全体の均一化が図れるため、歩留りを向上させることが出来た。
即ち、従来技術による窒化物半導体レーザ素子では、窒化物半導体成長層１１の中に含まれるＡｌＧａＮクラッド層とＧａＮ層等、異なる膜の格子定数や熱膨張係数の違いから生じる歪により、クラックが引き起こされるのに対し、本実施形態の窒化物半導体レーザ素子では、ｎ型ＧａＮ基板１０に形成された溝１８が埋め込まれないように窒化物半導体成長層１１を積層させるため、窒化物半導体成長層１１に内在する歪みが分散され、クラックが抑制される。また、良好な平坦性が得られるのは、窒化物半導体成長層１１中の歪みのムラが低減するためである。
尚、本実施形態の窒化物半導体レーザは、ファブリ・ペロー共振器を備えるものとしたが、この方式に限定されるものではなく、グレーティングを電流注入領域の内側に設けた分布帰還型（Distributed Feedback：ＤＦＢ）レーザ、又はグレーティングを電流注入領域の外側に設けた分布ブラッグ反射型（Distributed Bragg Reflector：ＤＢＲ）レーザ等、他の帰還方式を用いた窒化物半導体レーザでも構わない。
＜第２の実施形態＞
本発明の第２の実施形態について図面を参照して説明する。図７は本実施形態における窒化物半導体レーザ素子が設けられたウエーハの一部の概略断面図である。本実施形態において、ｎ型ＧａＮ基板１０上に積層される窒化物半導体成長層１１は、その構成はｎ型ＧａＮ層２１の層厚の値以外は図３のような構成となるので、同一の符号を付し、その詳細な説明は第１の実施形態を参照するものとして、省略する。また、図７には示されていないが、本実施形態のｎ型ＧａＮ基板１０のオフ角は、主面方位のＣ面（０００１）に対して０．２°とする。
ｎ型ＧａＮ基板１０は、ｎ型ＧａＮ基板上に、溝１８と丘１７が〈１−１００〉方向と平行な方向に、丘１７の幅Ｌを５０μｍ、溝１８の幅Ｍを３００μｍ、深さＺを２０μｍとして形成されている。溝１８と丘１７の形成方法などは、第１の実施形態と同様なので、その詳細な説明は、省略する。尚、丘１７と溝１８の断面形状は矩形であっても構わないし、溝１８の開口部の幅が底面部の幅より広い順テーパ形状や、逆に、溝１８の開口部の幅が底面部より狭い逆テーパ形状などであっても構わない。
このような溝１８のと丘１７の形成されたｎ型ＧａＮ基板１０の上に、図３のような窒化物半導体成長層１１を積層させる。但し、本実施形態では、ｎ型ＧａＮ層２１の層厚を２μｍとする。このように窒化物半導体成長層１１が積層されたウエーハの上面は、丘１７の平坦な領域の幅が狭く、エッジグロース１９（図示せず）による盛り上がりが顕著となり、良好な平坦性は得られなかった。また溝１８においては、丘の側面部１７ｂより溝１８の中心部に向かって、略３０μｍ幅の這い上がり成長領域３３（図示せず）が現れ、溝１８部において、略２４０μｍ幅の平坦な領域が得られた。
次に、上述の方法で得られたウエーハに、窒化物半導体レーザ素子を形成する。本実施形態では、丘の幅が狭く、平坦な領域が十分に得られていないため、溝１８部の平坦な領域にリッジストライプ部１２及びＳｉＯ2層１３上にｐ電極１４を形成する。作製方法などは第１の実施形態と同様であるので、その詳細な説明は省略する。尚、本実施形態では、形成されたＳｉＯ2層１３上及びｐ電極１４は、窒化物半導体レーザ素子ごとに分割されていないが、通常のフォトリソグラフィ技術やドライエッチング技術などを用い、第１の実施形態と同様に、窒化物半導体レーザ素子ごとにＳｉＯ2層１３およびｐ電極１４が分割、形成されるものとしても構わない。
リッジストライプ部１２の作製される位置は、丘１７および溝１８の表面で平坦な領域であれば、特に限定されず、平坦な領域の端から５μｍ以上離れた位置であれば、より好ましい。本実施形態では、丘１７および溝１８の表面で積層された窒化物半導体成長層１１上面に、丘の側面部１７ｂより１５０μｍ離れた平坦な領域の中央付近にリッジストライプ部１２を作製する。
次に、ｎ型ＧａＮ基板１０の裏面側から、研磨もしくはエッチングすることによりｎ型ＧａＮ基板１０の一部を除去し、ウエーハの厚みを８０〜２００μｍ程度までに薄くする。その後、ｎ型ＧａＮ基板１０の裏面にｎ電極１５を形成する。ｎ型ＧａＮ基板１０の裏面の除去及びｎ電極１５の作製方法などは、第１の実施形態と同様なので、その詳細な説明は省略する。尚、本実施形態では、形成されたｎ電極１５は窒化物半導体レーザ素子ごとに分割されていないが、通常のフォトリソグラフィ技術やドライエッチング技術などを用い、第１の実施形態と同様に、窒化物半導体レーザ素子ごとにｎ電極１５が分割、形成されるものとしても構わない。
このようにしてリッジストライプ部１２及びｐ電極１４及びｎ電極１５が形成され、窒化物半導体成長層１１が積層されたウエーハを、リッジストライプ部１２が形成された〈１−１００〉方向（図７参照）に対して垂直方向に劈開し、共振器端面を形成する。本実施形態では共振器長６００μｍの導波型ファブリ・ペロー共振器を作製する。尚、共振器長は、６００μｍに限定されるものではなく、３００μｍから１０００μｍの範囲であれば、どの値でも構わない。尚、共振器端面の形成方法などは、第１の実施形態と同様であるので、その詳細な説明は省略する。
このように、導波型ファブリ・ペロー共振器の前後に二つの共振器端面を形成した後、当該共振器端面の両面に、反射率７０％のＳｉＯ2及びＴｉＯ2から成る誘電体膜を交互に蒸着し、誘電体多層反射膜を形成する。なお、形成された二つの共振器端面のうち、一つはレーザ出射面とし、例えば、当該共振器端面に形成される誘電体多層反射膜の反射率を５％としても構わない。又、他方の共振器端面はレーザ反射面とし、例えば、当該共振器端面に形成される誘電体多層反射膜の反射率を９５％としても構わない。尚、反射率については、これに限定されるものではない。又、誘電体膜材料としては、ＳｉＯ2／ＴｉＯ2に限定されるものではなく、例えば、ＳｉＯ2／Ａｌ2Ｏ3などを用いても構わない。次に、窒化物半導体レーザ構造が、多数、横に連なって形成されているバーを、リッジストライプ部１２に平行な方向に沿って分割することで、個々の窒化物半導体レーザ素子（チップ）を得る。チップ分割方法などについては、第１の実施形態と同様なので、その詳細な説明は省略する。
チップ分割工程により、図７に示されるような溝１８の平坦な領域上に形成された窒化物半導体レーザ素子が個々のチップに分割される。分割された個々の窒化物半導体レーザ素子の横幅を３５０μｍとする。本実施形態では、ｎ型ＧａＮ基板１０に、３５０μｍ周期で丘１７と溝１８が形成されているが、図７のように、丘の側面部１７ｂより、溝１８の中心部に向かって４０μｍ離れた位置において、分割ライン７１に沿って劈開が行われ、個々の窒化物半導体レーザ素子に分割される。尚、分割ライン７１の位置は、これに限定されるものではないが、リッジストライプ部１２から少なくとも２０μｍ以上離れた位置であることが、好ましい。
上述のような方法で作製された本実施形態の窒化物半導体レーザ素子は、殆どの素子で、窒化物半導体成長層１１中の面積１ｃｍ2当たりの中にクラックは０本であった。従来技術による窒化物半導体レーザ素子では、窒化物半導体成長層１１中の面積１ｃｍ2当たりの中に３〜６本のクラックが入っている。このように、本実施形態による方法で、クラックの発生が抑制されている。また、良好な平坦性も得られウエーハ全体の均一化が図れるため、歩留りを向上させることが出来た。
尚、本実施形態の窒化物半導体レーザは、ファブリ・ペロー共振器を備えるものとしたが、この方式に限定されるものではなく、グレーティングを電流注入領域の内側に設けた分布帰還型（Distributed Feedback：ＤＦＢ）レーザ、又はグレーティングを電流注入領域の外側に設けた分布ブラッグ反射型（Distributed Bragg Reflector：ＤＢＲ）レーザ等、他の帰還方式を用いた窒化物半導体レーザでも構わない。
＜第３の実施形態＞
本発明の第３の実施形態について図面を参照して説明する。図８は本実施形態における窒化物半導体レーザ素子が設けられたウエーハの一部の概略断面図である。ｎ型ＧａＮ基板１０上に積層される窒化物半導体成長層１１は、その構成はｎ型ＧａＮ層２１の層厚の値以外は図３のような構成となるので、同一の符号を付し、その詳細な説明は第１の実施形態を参照するものとして、省略する。また、図８には示されていないが、本実施形態のｎ型ＧａＮ基板１０のオフ角は、主面方位のＣ面（０００１）に対して０°（ジャスト）であるとする。
本実施形態では、ｎ型ＧａＮ基板１０は、ｎ型ＧａＮ基板上に、溝１８と丘１７が〈１−１００〉方向と平行な方向に、丘１７の幅Ｌを１２００μｍ、溝１８の開口部の幅Ｍを５０μｍ、深さＺを１０μｍとして形成されている。溝１８の断面形状は、溝１８の底面部１８ａの幅の値Ｎが溝の開口部の幅の値Ｍより大きい、逆テーパ形状とする。
まず、第１の実施形態と同様に、通常のフォトリソグラフィ技術とドライエッチング技術を用いて、ＳｉＯ2及びｎ型ＧａＮ基板１０の一部を除去し、第１の実施形態と同様な断面形状が矩形の溝１８が形成される。この後、引き続きウエットエッチングを行うと、図８に示されているように、断面形状が、底面部１８ａの幅の値Ｎが溝の開口部の幅の値Ｍより大きい逆テーパ形状をした溝１８が形成される。
このウエットエッチングに用いる溶液として、ＫＯＨ（水酸化カリウム）もしくは、ＮａＯＨ（水酸化ナトリウム）とＫＯＨとの混合液を用いる。これらの溶液を８０℃〜２５０℃に加熱することで、等方的なエッチングが可能となり、逆テーパ形状をした溝１８が形成される。
このような溝１８の断面形状が逆テーパ形状であるｎ型ＧａＮ基板１０の上に、図３のような窒化物半導体成長層１１を積層させる。尚、本実施形態では、ｎ型ＧａＮ層２１の層厚を０．１μｍとする。
本実施形態では、溝１８の開口部の幅Ｍが５０μｍと、溝１８の底面部の幅Ｎより小さく、溝１８の断面形状が逆テーパ形状となっている。このため、這い上がり成長が抑制され、溝１８が埋め込まれることがなく、窒化物半導体成長層１１を積層した後、溝１８部の中央付近には略１０μｍ幅の平坦な領域が、丘１７部では１１４０μｍ〜１１５０μｍ幅の平坦な領域が、それぞれ得られた。この溝１８部の平坦な領域のほぼ中央部と丘１７部の平坦な領域の中央部の双方に、リッジストライプ部１２、ＳｉＯ2層１３及びｐ電極１４を作製する。作製方法などは第１の実施形態と同様なので、同一の符号を付し、その詳細な説明を省略する。尚、本実施形態では、形成されたＳｉＯ2層１３上及びｐ電極１４は、窒化物半導体レーザ素子ごとに分割されていないが、通常のフォトリソグラフィ技術やドライエッチング技術などを用い、第１の実施形態と同様に、窒化物半導体レーザ素子ごとにＳｉＯ2層１３およびｐ電極１４が分割、形成されるものとしても構わない。
尚、リッジストライプ部１２の作製される位置は、丘１７および溝１８の表面で平坦な領域であれば、特に限定されず、平坦な領域の端から５μｍ以上離れた位置であれば、より好ましい。
次に、ｎ型ＧａＮ基板１０の裏面側から、研磨もしくはエッチングすることによりｎ型ＧａＮ基板１０の一部を除去し、ウエーハの厚みを８０〜２００μｍ程度までに薄くする。その後、ｎ型ＧａＮ基板１０の裏面にｎ電極１５を形成する。ｎ型ＧａＮ基板１０の裏面の除去及びｎ電極１５の作製方法などは、第１の実施形態と同様なので、その詳細な説明は省略する。尚、本実施形態では、形成されたｎ電極１５は窒化物半導体レーザ素子ごとに分割されていないが、通常のフォトリソグラフィ技術やドライエッチング技術などを用い、第１の実施形態と同様に、窒化物半導体レーザ素子ごとにｎ電極１５が分割、形成されるものとしても構わない。
このようにしてリッジストライプ部１２及びｐ電極１４及びｎ電極１５が形成され、窒化物半導体成長層１１が積層されたウエーハを、リッジストライプ部１２が形成された〈１−１００〉方向に対して垂直方向に劈開し、共振器端面を形成する。本実施形態では共振器長４００μｍの導波型ファブリ・ペロー共振器を作製する。尚、共振器長は、４００μｍに限定されるものではなく、３００μｍから１０００μｍの範囲であれば、どの値でも構わない。尚、共振器端面の形成方法などは、第１の実施形態と同様であるので、その詳細な説明は省略する。
このように、導波型ファブリ・ペロー共振器の前後に二つの共振器端面を形成した後、当該共振器端面の両面に、反射率７０％のＳｉＯ2及びＴｉＯ2から成る誘電体膜を交互に蒸着し、誘電体多層反射膜を形成する。なお、形成された二つの共振器端面のうち、一つはレーザ出射面とし、例えば、当該共振器端面に形成される誘電体多層反射膜の反射率を５％としても構わない。又、他方の共振器端面はレーザ反射面とし、例えば、当該共振器端面に形成される誘電体多層反射膜の反射率を９５％としても構わない。尚、反射率については、これに限定されるものではない。又、誘電体膜材料としては、ＳｉＯ2／ＴｉＯ2に限定されるものではなく、例えば、ＳｉＯ2／Ａｌ2Ｏ3などを用いても構わない。次に、窒化物半導体レーザ構造が、多数、横に連なって形成されているバーを、リッジストライプ部１２に平行な方向に沿って分割することで、個々の窒化物半導体レーザ素子（チップ）を得る。チップ分割方法などについては、第１の実施形態と同様なので、その詳細な説明は省略する。
チップ分割工程により、図８に示されるような丘１７の平坦な領域及び溝１８の平坦な領域上に形成された窒化物半導体レーザ素子が個々のチップに分割される。本実施形態では、溝１８の開口部の幅Ｍが５０μｍと狭いため、例えば、分割ライン８１に沿って、丘１７部で劈開を行う。この場合、第２の実施形態と同様に、リッジストライプ部１２より少なくとも２０μｍ以上離れた位置で劈開することが好ましい。
上述のような方法で作製された本実施形態の窒化物半導体レーザ素子は、殆どの素子で、窒化物半導体成長層１１中の面積１ｃｍ2当たりの中にクラックは０本であった。従来技術による窒化物半導体レーザ素子では、窒化物半導体成長層１１中の面積１ｃｍ2当たりの中に３〜６本のクラックが入っている。このように、本実施形態による方法で、クラックの発生が抑制されている。また、良好な平坦性も得られウエーハ全体の均一化が図れるため、歩留りを向上させることが出来た。
尚、本実施形態の窒化物半導体レーザは、ファブリ・ペロー共振器を備えるものとしたが、この方式に限定されるものではなく、グレーティングを電流注入領域の内側に設けた分布帰還型（Distributed Feedback：ＤＦＢ）レーザ、又はグレーティングを電流注入領域の外側に設けた分布ブラッグ反射型（Distributed Bragg Reflector：ＤＢＲ）レーザ等、他の帰還方式を用いた窒化物半導体レーザでも構わない。
本発明の窒化物半導体発光素子はレーザダイオードとして用いることができ、青色レーザを発振するＤＶＤ等の光ディスク装置の光ピックアップに好適に利用することができる。
本発明の第１の実施形態における窒化物半導体レーザ素子が設けられたウエーハの一部の概略断面図である。 本発明の第１の実施形態における窒化物半導体成長層を積層する前のｎ型ＧａＮ基板の上面図である。 本発明の第１〜第３の実施形態における窒化物半導体成長層の構成を示す概略断面図である。 這い上がり成長の状態遷移を示した図である。 本発明の第１の実施形態における窒化物半導体レーザ素子が設けられたウエーハのチップ分割の位置を示した図である。 本発明の第１の実施形態における窒化物半導体レーザ素子が設けられたウエーハのチップ分割の位置を示した図である。 本発明の第２の実施形態における窒化物半導体レーザ素子が設けられたウエーハの一部の概略断面図である。 本発明の第３の実施形態における窒化物半導体レーザ素子が設けられたウエーハの一部の概略断面図である。
符号の説明
１０ ｎ型ＧａＮ基板
１１ 窒化物半導体成長層
１２ リッジストライプ部
１３ ＳｉＯ2層
１４ ｐ電極
１５ ｎ電極
１７ 丘
１７ａ 丘の上面部
１７ｂ 丘の側面部
１８ 溝
１８ａ 溝の底面部
２１ ｎ型ＧａＮ層
２２ ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層
２３ ｎ型ＧａＮ光ガイド層
２４ 多重量子井戸構造活性層
２５ ｐ型Ａｌ0.3Ｇａ0.7Ｎキャリアブロック層
２６ ｐ型ＧａＮ光ガイド層
２７ ｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層
２８ ｐ型ＧａＮコンタクト層
３１ａ 上面成長部
３１ｂ 側面成長部
３１ｃ 底面成長部
３１ｄ 成長部
３１ｅ 這い上がり成長部
３２ 溝の中心部
３３ 這い上がり成長領域
３４ 盛り上がり部
５１ 分割ライン
６１ 分割ライン
７１ 分割ライン
８１ 分割ライン

Claims (13)

  1. その上面にストライプ状に延在する溝及び丘が形成された窒化物半導体基板と、該窒化物半導体基板上に積層される複数の窒化物半導体層から成る窒化物半導体成長部と、を備えた窒化物半導体発光素子の製造方法において、
    前記窒化物半導体基板上に、前記窒化物半導体成長部を、前記溝上に積層した前記窒化物半導体成長部の高さが、前記丘上に積層した前記窒化物半導体成長部の高さより低くなるように、積層することにより、前記溝上又は前記丘上の少なくとも一方に、その幅が１０μｍ以上となる平坦な領域を形成する第１ステップと、
    形成された前記平坦な領域の前記窒化物半導体成長部の表面に凸状のリッジストライプ部を形成する第２ステップと、
    前記リッジストライプ部と平行な方向に延在する分割ラインに沿って、前記溝上又は前記丘上の少なくとも一方で分割を実施する第３ステップと、
    を備えることを特徴とする窒化物半導体発光素子の製造方法。
  2. 前記溝の断面形状が、矩形、又は、前記溝の開口部の幅が前記溝の底面部の幅より小さい逆テーパ形状、又は、前記溝の開口部の幅が前記溝の底面部の幅より大きい順テーパ形状であることを特徴とする請求項１に記載の窒化物半導体発光素子の製造方法。
  3. 前記窒化物半導体基板に形成された前記溝の幅が５０μｍ以上１２００μｍ以下であることを特徴とする請求項１又は請求項２に記載の窒化物半導体発光素子の製造方法。
  4. 前記窒化物半導体基板に作製された前記溝の深さが３μｍ以上２０μｍ以下であること特徴とする請求項１〜請求項３のいずれかに記載の窒化物半導体発光素子の製造方法。
  5. 前記窒化物半導体基板表面に積層されるｎ型ＧａＮ層の層厚が０．１μｍ以上２μｍ以下であることを特徴とする請求項１〜請求項４のいずれかに記載の窒化物半導体発光素子の製造方法。
  6. 前記窒化物半導体基板上面のオフ角が０．２°以下であることを特徴とする請求項１〜請求項５のいずれかに記載の窒化物半導体発光素子の製造方法。
  7. 前記丘の幅が７０μｍ以上１２００μｍ以下であることを特徴とする請求項１〜請求項６のいずれかに記載の窒化物半導体発光素子の製造方法。
  8. 前記リッジストライプ部を、前記平坦な領域の端から５μｍ以上離れた位置の前記平坦な領域に、形成することを特徴とする請求項１〜請求項７のいずれかに記載の窒化物半導体発光素子の製造方法。
  9. 前記第３ステップにおいて、前記分割ラインの位置が、前記リッジストライプ部から少なくとも２０μｍ以上離れていることを特徴とする請求項１〜請求項８のいずれかに記載の窒化物半導体発光素子の製造方法。
  10. 前記第３ステップにおいて、前記溝上又は前記丘上に形成された前記窒化物半導体発光素子を、前記分割ラインによって分割する際、分割された前記窒化物半導体発光素子が、前記溝と前記丘により形成される段差部を含まないことを特徴とする請求項１〜請求項９のいずれかに記載の窒化物半導体発光素子の製造方法。
  11. 前記第３ステップにおいて、前記溝上又は前記丘上に形成された前記窒化物半導体発光素子を、前記分割ラインによって分割する際、分割された前記窒化物発光素子が前記溝と前記丘により形成される段差部を含むことを特徴とする請求項１〜請求項９のいずれかに記載の窒化物半導体発光素子の製造方法。
  12. 前記溝上と前記丘上の両方に前記窒化物半導体発光素子が形成されたとき、前記第３ステップにおいて、前記溝上及び前記丘上に形成された前記窒化物半導体発光素子を分割する際、分割されて得た前記溝上及び前記丘上の前記窒化物半導体発光素子のいずれか一方に、前記溝と前記丘により形成される段差部を含むことを特徴とする請求項１〜請求項９のいずれかに記載の窒化物半導体発光素子の製造方法。
  13. 請求項１〜請求項１２のいずれかに記載の前記窒化物半導体発光素子の製造方法によって製造されることを特徴とする窒化物半導体発光素子。
JP2004044630A 2004-02-20 2004-02-20 窒化物半導体発光素子の製造方法 Expired - Lifetime JP4201725B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004044630A JP4201725B2 (ja) 2004-02-20 2004-02-20 窒化物半導体発光素子の製造方法
US11/060,381 US7109049B2 (en) 2004-02-20 2005-02-17 Method for fabricating a nitride semiconductor light-emitting device
CN2009101406702A CN101645481B (zh) 2004-02-20 2005-02-18 制作氮化物半导体发光器件的方法
CN2005100716648A CN1755957B (zh) 2004-02-20 2005-02-18 制作氮化物半导体发光器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004044630A JP4201725B2 (ja) 2004-02-20 2004-02-20 窒化物半導体発光素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008150392A Division JP4294077B2 (ja) 2008-06-09 2008-06-09 窒化物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2005236109A true JP2005236109A (ja) 2005-09-02
JP4201725B2 JP4201725B2 (ja) 2008-12-24

Family

ID=34858069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004044630A Expired - Lifetime JP4201725B2 (ja) 2004-02-20 2004-02-20 窒化物半導体発光素子の製造方法

Country Status (3)

Country Link
US (1) US7109049B2 (ja)
JP (1) JP4201725B2 (ja)
CN (2) CN1755957B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294566A (ja) * 2006-04-24 2007-11-08 Nichia Chem Ind Ltd 半導体発光素子及び半導体発光素子の製造方法
US7405096B2 (en) 2004-03-31 2008-07-29 Sanyo Electric Co., Ltd. Manufacturing method of nitride semiconductor device and nitride semiconductor device
US7410819B2 (en) 2004-12-08 2008-08-12 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and method for producing same
JP2009200478A (ja) * 2008-01-21 2009-09-03 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP2010021491A (ja) * 2008-07-14 2010-01-28 Sharp Corp 窒化物系半導体レーザ素子およびその製造方法
KR101314618B1 (ko) * 2007-04-09 2013-10-07 엘지전자 주식회사 반도체 웨이퍼 및 그 절단방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3878868B2 (ja) 2002-03-01 2007-02-07 シャープ株式会社 ＧａＮ系レーザ素子
JP4540347B2 (ja) * 2004-01-05 2010-09-08 シャープ株式会社 窒化物半導体レーザ素子及び、その製造方法
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
JP4651312B2 (ja) * 2004-06-10 2011-03-16 シャープ株式会社 半導体素子の製造方法
EP1769568A1 (en) * 2004-07-16 2007-04-04 University College Cork-National University of Ireland, Cork Method for designing a semiconductor laser with intracavity reflecting features, semiconductor laser and method of fabrication thereof
US8368183B2 (en) * 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
JP2006193348A (ja) * 2005-01-11 2006-07-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板およびその製造方法
US20070221932A1 (en) * 2006-03-22 2007-09-27 Sanyo Electric Co., Ltd. Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device
TWI304278B (en) * 2006-06-16 2008-12-11 Ind Tech Res Inst Semiconductor emitting device substrate and method of fabricating the same
JP5076746B2 (ja) * 2006-09-04 2012-11-21 日亜化学工業株式会社 窒化物半導体レーザ素子及びその製造方法
TWI354382B (en) * 2007-06-01 2011-12-11 Huga Optotech Inc Semiconductor substrate with electromagnetic-wave-
JP2011124521A (ja) * 2009-12-14 2011-06-23 Sony Corp 半導体レーザおよびその製造方法
JP5052636B2 (ja) * 2010-03-11 2012-10-17 株式会社東芝 半導体発光素子
JP5206734B2 (ja) * 2010-06-08 2013-06-12 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子を作製する方法
CN103474331B (zh) * 2013-10-08 2016-03-23 中国电子科技集团公司第四十四研究所 在蓝宝石衬底上生长外延用AlN模板的方法
DE102018111227A1 (de) * 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Verfahren zum Durchtrennen eines epitaktisch gewachsenen Halbleiterkörpers und Halbleiterchip

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905275A (en) * 1996-06-17 1999-05-18 Kabushiki Kaisha Toshiba Gallium nitride compound semiconductor light-emitting device
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
JP3929008B2 (ja) * 2000-01-14 2007-06-13 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
JP2002151796A (ja) * 2000-11-13 2002-05-24 Sharp Corp 窒化物半導体発光素子とこれを含む装置
US6891201B2 (en) * 2001-01-15 2005-05-10 Sharp Kabushiki Kaisha Nitride semiconductor laser element and optical device containing it
US6984841B2 (en) * 2001-02-15 2006-01-10 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and production thereof
WO2003038957A1 (en) * 2001-10-29 2003-05-08 Sharp Kabushiki Kaisha Nitride semiconductor device, its manufacturing method, and semiconductor optical apparatus
US7462882B2 (en) * 2003-04-24 2008-12-09 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device, method of fabricating it, and semiconductor optical apparatus
US7118813B2 (en) * 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
JP4540347B2 (ja) * 2004-01-05 2010-09-08 シャープ株式会社 窒化物半導体レーザ素子及び、その製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405096B2 (en) 2004-03-31 2008-07-29 Sanyo Electric Co., Ltd. Manufacturing method of nitride semiconductor device and nitride semiconductor device
US7807490B2 (en) 2004-03-31 2010-10-05 Sanyo Electric Co., Ltd. Manufacturing method of nitride semiconductor device and nitride semiconductor device
US7410819B2 (en) 2004-12-08 2008-08-12 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and method for producing same
US7700963B2 (en) 2004-12-08 2010-04-20 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device
JP2007294566A (ja) * 2006-04-24 2007-11-08 Nichia Chem Ind Ltd 半導体発光素子及び半導体発光素子の製造方法
KR101314618B1 (ko) * 2007-04-09 2013-10-07 엘지전자 주식회사 반도체 웨이퍼 및 그 절단방법
JP2009200478A (ja) * 2008-01-21 2009-09-03 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP2010021491A (ja) * 2008-07-14 2010-01-28 Sharp Corp 窒化物系半導体レーザ素子およびその製造方法

Also Published As

Publication number Publication date
CN101645481A (zh) 2010-02-10
CN101645481B (zh) 2012-01-25
US7109049B2 (en) 2006-09-19
JP4201725B2 (ja) 2008-12-24
CN1755957A (zh) 2006-04-05
US20050186694A1 (en) 2005-08-25
CN1755957B (zh) 2012-06-06

Similar Documents

Publication Publication Date Title
JP4201725B2 (ja) 窒化物半導体発光素子の製造方法
JP4854275B2 (ja) 窒化物半導体発光素子およびその製造方法
US6984841B2 (en) Nitride semiconductor light emitting element and production thereof
JP3910041B2 (ja) 窒化物半導体レーザ素子及びこれを備えた半導体光学装置
JP4304750B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP2002246698A (ja) 窒化物半導体発光素子とその製法
JP5076656B2 (ja) 窒化物半導体レーザ素子
JP2000244061A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
US7183585B2 (en) Semiconductor device and a method for the manufacture thereof
JP4294077B2 (ja) 窒化物半導体発光素子の製造方法
JP2007131527A (ja) 窒化物半導体基板、窒化物半導体レーザ素子、窒化物半導体基板の製造方法、および窒化物半導体レーザ素子の製造方法
JP2001039800A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP4211358B2 (ja) 窒化物半導体、窒化物半導体素子及びそれらの製造方法
JP5031674B2 (ja) 窒化物半導体レーザ素子および窒化物半導体レーザ素子の製造方法
JP5658433B2 (ja) 窒化物半導体ウェハ及び窒化物半導体素子の製造方法
JP2002246694A (ja) 窒化物半導体発光素子とその製法
JP2008028375A (ja) 窒化物半導体レーザ素子
JP4318501B2 (ja) 窒化物半導体発光素子
JP2004165550A (ja) 窒化物半導体素子
JP4679867B2 (ja) 窒化物半導体発光素子、及びその製造方法
JP3438675B2 (ja) 窒化物半導体の成長方法
JP4623799B2 (ja) 半導体発光素子の製法および半導体レーザ
JP2008004662A (ja) 窒化物半導体レーザ素子
JP4689195B2 (ja) 半導体素子の製造方法
JP2004056051A (ja) 窒化物半導体基板の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080729

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081007

R150 Certificate of patent or registration of utility model

Ref document number: 4201725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350