JP2007294566A - 半導体発光素子及び半導体発光素子の製造方法 - Google Patents
半導体発光素子及び半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP2007294566A JP2007294566A JP2006118855A JP2006118855A JP2007294566A JP 2007294566 A JP2007294566 A JP 2007294566A JP 2006118855 A JP2006118855 A JP 2006118855A JP 2006118855 A JP2006118855 A JP 2006118855A JP 2007294566 A JP2007294566 A JP 2007294566A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- light emitting
- substrate
- semiconductor light
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
【解決手段】発光層3を含む積層構造10を有する半導体発光素子構造30を基板1上に設けた半導体発光素子であって、半導体発光素子構造30は、積層構造10の上端面4aにおいて、発光層3より基板面1aに近い層が露出した底面20bを有する凹状に形成された部位20における第1の側面20aと、積層構造10の外周に形成された第2の側面7とを有し、第1の側面20aは、発光層3若しくは基板面1aに略垂直に、かつ少なくとも一部が互いに対向するように形成され、第2の側面7は、積層構造10の上端面4aと基板面1aに接する積層構造10の下端面とを接続し、上端面4aから下端面に向かって内側に傾斜する傾斜面として形成される。
【選択図】図1
Description
また、非特許文献1、非特許文献2には、KOHエッチングによるGaNの各結晶面の異方性エッチング、各極性面による選択エッチングについての開示がある。
上記(1)により、基板を露出させてエッチングするため、半導体構造の上端面から下端面(基板面)にかけて形成された半導体発光素子構造の半導体構造における側面全域に対して逆傾斜面が形成される。上記(2)により、半導体構造の露出させた結晶面側の端部が、逆傾斜面となる。
本実施の形態にかかる半導体発光素子は、窒化物半導体を積層してなるLEDである。
<構成>
図1を参照して、実施の形態1のLED100の構成について説明する。ここで、図1(a)は、実施の形態1のLEDを電極配置面側からみた平面図であり、図1(b)は、図1(a)のA−A線における断面図である。
なお、本明細書において、半導体の順メサ形状あるいは積層方向に幅が狭くなる形状を構成する傾斜を順傾斜、逆メサ形状あるいは積層方向に幅が広くなる形状を構成する傾斜を逆傾斜ともいう。
(基板)
基板1は、半導体として窒化物半導体を用いた半導体発光素子用の基板として好適な、サファイア、SiC等からなる厚さ50〜200μm程度の基板を用いることができる。
半導体発光素子構造30は、基板1の基板面1a上に設けられ、窒化物半導体からなるn型半導体層2と発光層3とp型半導体層4とを積層した積層構造10と、積層構造10に電流を供給するためのn側電極5及びp側電極6と、から構成される。
半導体発光素子構造30は、積層構造10の上端面4aにおいて凹状に形成された部位(凹部20)を有し、凹部20の底面20bを囲む第1の側面20aと、外周に形成された第2の側面7とを有する。
基板上に設けられる半導体構造は、半導体発光素子構造となる第1導電型半導体層及び第2導電型半導体層を少なくとも有し、より好適には、その間に発光層を有する。半導体構造の具体的な例として、積層構造10は、基板1側から順に、n型半導体層2、発光層3及びp型半導体層4が積層された構成を有する。例えば窒化物半導体であるGaN系化合物半導体を用い、基板面1aをC面とした基板1上に、異種基板上では核形成層等のバッファ層を含む1〜2μm程度の厚さの下地層を介して、1〜2μm程度の厚さのn型半導体層2、50〜150nm程度の厚さの発光層3、100〜300nm程度の厚さのp型半導体層4を形成する。各層は2層以上で構成されていてもよい。
n型半導体層2は、例えばn型不純物としてSiがドープされたGaN、又はSiがドープされたGaNからなるn型コンタクト層と、n型AlGaNからなるn型クラッド層とをこの順に積層した2層構成としてもよい。
本実施の形態1の半導体発光素子構造30は、発光層3としてダブルへテロ構造の活性層を有する構成としたが、n型半導体層2とp型半導体層4の界面(pn接合面)を発光層とする半導体発光素子構造30としてもよい。また、発光層3として、例えばアンドープGaNからなる障壁層とアンドープInGaNからなる井戸層を交互に積層し、多重井戸構造からなる活性層を形成してもよい。
なお、n型半導体層2、発光層3及びp型半導体層4は、半導体発光素子(LED)として機能する構成であれば、他のどのような構成を採用してもよい。
n側電極5は、半導体発光素子構造30の積層構造10の上端面4aから凹状に形成された凹部20の底面20b上に形成され、LED100に電流を供給するためのAu線等の電流供給線と接続するための電極パッドを兼ねている。底面20bは、n型半導体層2の露出面である。n側電極5は、底面20b側から順にW、Pt、Auが積層されてなり、700〜2300nm程度の厚さに形成される。なお、n側電極5を構成する材料は、n型半導体層2とオーミック接触することができる材料であれば、他の金属を組み合わせた積層物、合金等、他の材料を用いることもできる。
凹部20(凹状に形成された部位)は、半導体発光素子構造30の一部において、積層構造10の上端面4aからn型半導体層2が露出するように空けられた穴であり、その底面20bには、LED100に電流を供給するためのn側電極5が配置される。
第2の側面7は、半導体構造の端部、具体的には半導体発光素子構造30における積層構造10の外周を囲む側面であり、積層構造10の厚さ方向全域に渡り、積層構造10の上端面4aから基板面1aに向かって内側に傾斜する傾斜面として形成される。
次に、図1を参照して、本発明の実施の形態に係るLED100の動作について説明する。
LED100は、p側パッド電極6bを正電極、n側電極5を負電極として直流電源に接続することにより、半導体発光素子構造30(LED構造)に対して順方向に電圧が印加され、発光層3からランダムな方向に光が放出される。発光層3から様々な方向に放出される光は、前記した経路によってLED100の外部に取り出される。
第2の側面7は横方向に伝播する光を観測面方向に反射する機能を有する。また、第1の側面20aは、発光層3若しくは基板面1aに対して略垂直若しくは順傾斜に、かつ少なくとも一部が互いに対向するように形成されているため、第1の側面20aから出射した光が、一部は反射されるが、再び対向する第1の側面20aから積層構造10内に入射する光もあり、積層構造10内に再入射した光は、第2の側面7によって観測面方向に反射される。
次に、図3を参照して、本実施の形態に係るLED100の製造方法について説明する。ここで、図3は、実施の形態に係るLEDの製造工程を説明するための模式図(断面図)であり、(a)から(e)は、各製造工程におけるLEDの加工の様子を示す図である。
なお、本実施の形態では、図1等に示すLED100が二次元的に配列されたウエハ状態で各工程が実施され、図3(e)に示す工程においてチップ状に分割されたLED素子が得られる。したがって、図3に示す図面においては、複数のLEDの加工の様子が描かれている。
半導体発光素子構造30を形成する工程は、基板1上に積層構造10(半導体構造)を形成する工程と、凹部20を形成する工程と、n側電極5を形成する工程と、p側電極6を形成する工程と、を含む。
図3(a)は、基板1上に半導体構造である半導体の積層構造10を形成した状態を示す図である。図3(a)に示すように、まずサファイア、SiC等からなる基板1上に、MOCVD法等により、例えば、下地層などを介して、SiをドープしたGaNからなるn型半導体層2、InGaNからなる発光層3、MgをドープしたGaNからなるp型半導体層4を順次積層し、窒化物半導体であるGaN系化合物半導体からなる積層構造10を形成する。
n型半導体層2は、n型不純物であるSiをドープしたGaNからなる結晶を成長させて形成する。また、n型半導体層2は、n型コンタクト層とn型クラッド層との2層構造にして形成してもよい。
図3(b)は、積層構造10に凹部20を形成し、その底面20bにn側電極5を形成すると共に、p型半導体層4上にp側全面電極6aを形成し、さらにp側全面電極6aの一部にp側パッド電極6bを形成した状態を示す。すなわち、第1導電型半導体層及び第2導電型半導体層を有する半導体構造、具体的にはそれらを順次積層した積層構造10において、下方に位置する導電型の半導体層(第1導電型半導体層)に電極を設けるために、その一部領域が露出される。
凹部20は、例えば、フォトリソグラフィ法により形成し、具体的には、凹部20を形成する領域を除く領域にフォトレジストを用いてマスクを形成、若しくはマスクをパターニングしてレジストを除去し、塩素系ガスを用いたRIE(反応性イオンエッチング)によって積層構造10を、n型半導体層2が露出するまで異方性エッチングをする。RIEを用いた異方性エッチングにより、マスクからn型半導体層2の露出面まで略垂直な、若しくは順傾斜した第1の側面20aを有する凹部20が形成される。この後、マスクを除去する。
前記した各導電型半導体層には、電極が形成される。n側電極5は、蒸着法、スパッタリング法などによりn型半導体層2側から順にW、Pt、Auを全面に積層する。そして、この金属層を所望の形状にパターニングすることによってn側電極5が形成される。他の金属や合金を用いることもできる。p側電極6を形成する工程は、p型半導体層4上にp側全面電極6aを形成する工程と、p側全面電極6aの一部にp側パッド電極6bを形成する工程とを含む。p側電極6の形成は、積層構造10の上にスパッタリング法によりITOを成膜し、p側全面電極6aを形成する領域に、フォトレジスト等を用いてマスクを形成し、ITOをエッチングした後に、有機溶剤を用いた洗浄等によってマスクを除去することにより、p側全面電極6aが形成される。次に、蒸着法、スパッタリング法等により、p側全面電極6a側から順にW、Pt、Auを全面に積層する。その後、フォトリソグラフィ法によって、この金属層を所望の形状にパターニングすることでp側パッド電極6bが形成される。電極材料として用いる材料は、Ni/Auを積層して形成してもよいし、他の金属や合金を用いることもできる。なお、p側パッド電極6bとn側電極5とに同じ材料を用いる場合には、p側パッド電極6bとn側電極5とを同じ工程において形成することもできる。
前記した通り、ウェットエッチングは、主に基板との界面から進行させるようにする。このため、エッチング時のマスクから露出された露出部の半導体結晶面が、基板との界面における結晶面よりもエッチングレートが小さくなるように、互いに異なる結晶面とする。例えば、半導体発光素子構造30の外周部に相当する部位の積層構造10を、積層構造10の上端面4a及びマスクから露出した端面(外周側面)と異なる結晶面を露出するまでエッチングによって積層構造10を除去する。好ましくは、半導体発光素子構造30の外周部に相当する部位の積層構造10を基板面1a(図1参照)までエッチングし、積層構造10の基板との界面を露出する。このように、積層構造10(半導体構造)において、エッチングレートが互いに異なる結晶面を露出させ、積層構造10の基板面側の結晶面のエッチングレートが大きいことで、基板面側の半導体が上端面側及び端面(側面)の半導体よりも優先的に、好適には選択的にエッチングされて、逆傾斜面が積層構造10の端面(側面)に形成される。
次に、図3(d)を参照して、第2の側面7を形成する工程について説明する。
前の工程におけるマスク50を除去せずに残したまま、作製中の基板1及び半導体発光素子構造30の全体を、ピロリン酸液、水酸化カリウム水溶液等を用いたエッチング液に浸漬することにより、マスク50の形成されていない半導体発光素子構造30の外周側面がウェットエッチングされ、第2の側面7として積層構造10を構成する半導体結晶の結晶性に応じた結晶面が形成される。
最後に、図3(e)に示すように、必要に応じて基板1の裏面を研磨して薄肉化し、ダイシング、スクライブなどによって切断し、個々のLED100をチップ状に分割する。
また、前記した第2の側面を形成する工程により、図3(d)に示すように、隣接する半導体発光素子構造30間において、積層構造10(半導体構造)の上端面側と基板面側とで距離が異なり、基板面側において隣接する端部の幅が広くなっている。このため、各半導体発光素子構造30の間隔を狭くして、ウエハ当たりに形成する半導体発光素子構造30の数を多くしても、基板面側の半導体発光素子構造30の間隔を広くすることができ、基板分割における切り代を確保することができる。また、各半導体発光素子構造30間で上端面側の幅が狭く、基板面側で広くなるため、基板の切り代幅を従来と同じにしても、発光領域を大きくした半導体発光素子構造30を作製でき、ウエハ当たりの半導体発光素子構造30の数を多くすることができる。また、図8に示す比較例のように、半導体発光素子構造の外周部をn型半導体層302の露出部とする場合に比して、実施の形態1のように発光層3の端面を半導体発光素子構造30の外周側面である第2の側面7に設けた構造の方が、発光領域を広くでき、積層構造10(半導体構造)の端面の逆傾斜面による光反射効果を高めることができる。このとき、積層構造10の上端面における端部が、素子毎に分割した後の基板の端部に最も近く配置される。すなわち、発光層3の端部よりも、上端面の端部の方が素子の外側に突出した構造であるため、逆傾斜面における好適な光反射、指向性の制御を実現することができる。
<構成>
次に、図4を参照して、実施の形態2のLED100の構成について説明する。ここで、図4(a)は、実施の形態2のLEDを電極配置面側からみた平面図であり、図4(b)は、図4(a)のB−B線における断面図である。実施の形態2のLED100は、図1に示した実施の形態1とは、主に凹部20を形成した位置及び凹部20の側面20aの形状が異なる以外は、同様の構成であるので、同じ構成の箇所については説明を省略する。
実施の形態1に係るLEDと同様に、実施の形態2に係るLED100は、第2の側面7に到達した光の経路は、実施の形態1のLEDと同様であるので説明を省略する。
実施の形態2のLED100は、図3(b)に示す凹部20を形成する位置及びn側電極5及びp側電極6を形成する位置が異なる他は、実施の形態1と同様の製造工程によって製造することができる。
<構成>
次に、図5及び図6を参照して、実施の形態3のLED100の構造について説明する。ここで、図5(a)は、実施の形態3のLEDを電極配置面側からみた平面図であり、図5(b)は、図5(a)のB−B線における断面図である。また、図6は実施の形態3のLEDの第2の側面の形状を説明するための斜視図である。
次に、図5を参照して、実施の形態3に係るLED100の動作について説明する。第2の側面7に凹凸形状7aを有さない実施の形態1及び実施の形態2のような構成について考える。第2の側面7に到達した光は、第2の側面7によって観測面方向である上方向に反射される。実施の形態3では、第2の側面7に凹凸形状7aを設けることにより、半導体発光素子構造30の積層構造10内を横方向に伝播して第2の側面7に到達した光の一部を、凹凸形状7aによって散乱し、外部に取り出すように構成した。図5(b)を参照して、実施の形態3のLED100における光の外部取り出しの様子を説明する。発光層3から観測面方向である上方向に放出された光線L1は、透光性のp側全面電極6aを透過して外部に取り出される。積層構造10内を横方向に伝播する光線L2は、積層構造10の界面で全反射を繰り返し光線L3のように第2の側面7に到達する。光線L3は、第2の側面7によって、その一部が上方向に反射される。第2の側面7で上方向に反射された光線L4は、半導体発光素子構造30の積層構造10の上端面4aに対して、全反射の臨界角以下の角度で入射すると、積層構造10から外部に取り出される。しかし、臨界角以上の角度で入射すると、積層構造10の上端面4aによって全反射され、外部に取り出されることなく、再び積層構造10内を伝播する。
直径2インチのC面サファイア基板上に、GaNを用いたバッファ層(下地層)を設けて、その上に、GaN系化合物半導体を用いた発光層を含む積層構造を形成する。
次に、積層構造の表面からn型半導体層が露出する深さで、フォトリソグラフィ法により、図1に示す凹部を形成する。
積層構造の表面にはITOによるp側全面電極を形成し、さらに蒸着法及びフォトリソグラフィ法を用いて、p側全面電極の一部に金属からなるp側パッド電極を、凹部の底面に金属からなるn側電極を形成する。
続いて、フォトリソグラフィ法により積層構造の上端面及び電極を覆うマスクを、SiO2を用いて形成し、各半導体発光素子構造の構成単位の外周部を、基板表面が露出する深さまで、塩素系ガスを用いたRIEによる異方性エッチングによってエッチングし、基板上で互いに分離された半導体発光素子構造を形成する。このとき、それぞれのエッチング端面は、基板面(発光層)にほぼ垂直な面となる。
半導体発光素子構造の表面のSiO2マスクを用いて、エッチング液である約200℃のピロリン酸溶液に浸漬し、半導体発光素子構造を囲む外周側面に、逆傾斜したエッチング面を形成する。
SiO2マスクを、フッ酸を用いて除去し、基板をダイシングによって割断して、LEDチップを得る。
ウェットエッチング法のエッチング液として、実施例1におけるピロリン酸溶液の代わりに水酸化カリウム水溶液を用い、半導体発光素子構造の端部であるその外周に逆傾斜面を形成し、LEDチップを作製する。他の条件は、実施例1と同じとする。
図4に示すように、凹部が部分的に外部に開口する形状の半導体発光素子構造を有するLEDチップを作製する。他の条件は、実施例1と同じとする。
実施例1において、積層構造を形成後に、各半導体発光素子構造部をマスクで覆い、基板面が露出するまでエッチングで除去して、ウェットエッチング法により、逆傾斜面を形成する。続いて、マスクを除去し、実施例1と同様にして、積層構造に凹部を形成し、n型半導体層及びp型半導体層の上に、それぞれn側電極及びp側電極を形成して、チップに割断してLEDチップを得る。このように、積層構造の端部に逆傾斜面を形成する工程(第2の側面を形成する工程)を、積層構造の加工(凹部を形成する工程)及びn側電極・p側電極を形成する工程よりも前に実施することで、ウェットエッチングによる侵食などの問題が発生せず、好ましい。
比較例として、図8に示すLEDチップを作製する。
基板301、n型半導体層302、発光層303、p型半導体層304、凹部320、n側電極305、p側全面電極306a及びp側パッド電極306bからなるp側電極6は、実施例3と同様であるが、凹部320を形成するエッチング工程において、n側電極305の形成部と、発光層303の外周部をマスクから露出させ、RIEによりn型半導体層が露出するまでエッチングする。その結果、発光層を含む積層構造の外周に、発光層に略垂直な側面307bが形成される。
その後、半導体発光素子構造の外周部を、RIEによって基板面が露出するまで除去することで発光層に略垂直な外周測面を形成し、凹部形成時に露出したn型半導体層の露出面より下の部分をウェットエッチングし、積層構造の下部の外周に逆傾斜面からなる側面307aを形成する。
1a 基板面(積層構造の下端面)
2 n型半導体層
3 発光層
4 p型半導体層
4a p型半導体層の上端面(積層構造の上端面)
5 n側電極
6 p側電極
6a p側全面電極
6b p側パッド電極
7 第2の側面(外周側面)
10 積層構造(半導体構造)
20 凹部(凹状に形成された部位)
20a 第1の側面
20b 底面
30 半導体発光素子構造
100 LED(半導体発光素子)
Claims (17)
- 発光層を含む半導体構造を有する半導体発光素子構造を基板上に設けた半導体発光素子であって、
前記半導体発光素子構造は、前記半導体構造の上端面において、前記発光層より前記基板面に近い半導体層が露出した底面を有する凹状に形成された部位における第1の側面と、当該半導体発光素子構造の外周の少なくとも一部に形成された第2の側面とを有し、
前記第1の側面は、前記発光層若しくは前記基板面に略垂直若しくは前記凹状に形成された部位の底面よりも開口部側が幅広に傾斜した面であり、かつ少なくとも一部が互いに対向するように形成され、
前記第2の側面は、前記半導体構造の上端面と前記基板面に接する前記半導体構造の下端面とを接続し、前記上端面から前記下端面に向かって内側に傾斜する傾斜面として形成されたことを特徴とする半導体発光素子。 - 前記半導体発光素子構造は、正負電極を、前記半導体発光素子構造の上端面側に設けたことを特徴とする請求項1に記載の半導体発光素子。
- 前記正負電極の一方を、前記凹状に形成された部位の底面上に設けたことを特徴とする請求項2に記載の半導体発光素子。
- 前記第1の側面は、前記凹状に形成された部位の底面を囲む全周に形成されたことを特徴とする請求項1乃至請求項3の何れか1項に記載の半導体発光素子。
- 前記半導体は窒化物半導体であり、前記基板の屈折率が前記窒化物半導体の屈折率より小さいことを特徴とする請求項1乃至請求項4の何れか1項に記載の半導体発光素子。
- 前記半導体は窒化物半導体であり、前記第2の側面が、前記窒化物半導体のエッチング面として形成されたことを特徴とする請求項1乃至請求項5の何れか1項に記載の半導体発光素子。
- 前記エッチング面が、前記半導体構造の下端面に略平行な前記窒化物半導体の(000−1)面(N極性面)からウェットエッチングされて形成された面であることを特徴とする請求項6に記載の半導体発光素子。
- 前記第2の側面が、前記窒化物半導体の{1−102}面であることを特徴とする請求項6又は請求項7に記載の半導体発光素子。
- 前記エッチング面が、凹凸形状を有することを特徴とする請求項6乃至請求項8の何れか1項に記載の半導体発光素子。
- 前記凹凸形状を有するエッチング面が、該凹凸形状を構成する凹部又は凸部の少なくとも一方が{1−102}面の多面体によって構成されたことを特徴とする請求項9に記載の半導体発光素子。
- 基板上に窒化ガリウム系半導体を用いた半導体発光素子構造を有する半導体発光素子であって、
前記窒化ガリウム系半導体は、前記基板との界面側がN極性面であり、前記半導体発光素子構造の端部側面の少なくとも一部は、前記窒化ガリウム系半導体の{1−102}面によって構成されたことを特徴とする半導体発光素子。 - 前記端部側面が、前記半導体発光素子構造の上端面側から前記下端面側に向かって内側に傾斜する傾斜面として形成されたことを特徴とする請求項11に記載の半導体発光素子。
- 発光層を含む半導体構造を有する半導体発光素子構造を備えた半導体発光素子の製造方法であって、
基板上に、前記半導体構造を前記基板との界面として前記半導体発光素子構造を形成する工程と、
前記半導体構造の上端面と異なる結晶面を露出させる工程と、
前記半導体構造に、ウェットエッチングによって前記発光層若しくは前記基板面に垂直な面に対して傾斜した側面を形成する工程と、を含み、
前記ウェットエッチングにおいて、前記半導体構造の上端面と異なる結晶面におけるエッチングレートは、前記半導体構造の上端面におけるエッチングレートよりも大きいことを特徴とする半導体発光素子の製造方法。 - 前記半導体構造の上端面と異なる結晶面を露出させる工程は、前記半導体構造との界面を構成する前記基板面を露出させることを特徴とする請求項13に記載の半導体発光素子の製造方法。
- 前記ウェットエッチングにおいて、前記半導体構造の前記露出させた結晶面側の端部が、前記半導体構造の上端面側の端部よりも前記半導体構造の内側になるまでウェットエッチングすることを特徴とする請求項14に記載の半導体発光素子の製造方法。
- 基板上に該基板との界面がN極性面である窒化ガリウム系半導体を用いた半導体発光素子構造を有する半導体発光素子の製造方法であって、
前記基板上に、n型半導体層とp型半導体層とを含み、該n型半導体層と該p型半導体層との間に発光層を有する半導体構造を形成する工程を具備し、
該半導体構造を形成する工程の後に、
前記p型半導体層の上に、p側電極を形成する工程と、
前記半導体構造においてn側電極を形成する領域を前記n型半導体層が露出するまでエッチングする工程と、
前記露出したn型半導体層の上に、n側電極を形成する工程と、
前記半導体構造の一部を、前記基板面が露出するまでエッチングして、前記半導体発光素子構造に端部を形成する工程と、
前記基板面が露出した前記半導体発光素子構造の端部を、前記界面からウェットエッチングする工程と、
を含むことを特徴とする半導体発光素子の製造方法。 - 基板上に該基板との界面がN極性面である窒化ガリウム系半導体を用いた半導体発光素子構造を有する半導体発光素子の製造方法であって、
前記基板上に、n型半導体層とp型半導体層とを含み、該n型半導体層と該p型半導体層との間に発光層を有する半導体構造を形成する工程を具備し、
該半導体構造を形成する工程の後に、
前記半導体構造の一部を、前記基板面が露出するまでエッチングして、複数の半導体発光素子構造の間に、前記半導体構造の端部を形成する工程と、
前記基板面が露出した前記半導体構造の端部を、前記界面からウェットエッチングし、前記複数の半導体発光素子構造間の、互いに隣接する前記半導体構造の端部間の距離を、前記半導体構造の上端面側より基板面側で広くする工程と、
前記複数の半導体発光素子構造間の、互いに隣接する前記半導体構造の端部間で、前記基板を切断して、各半導体発光素子に分離する工程と、
を含むことを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006118855A JP5157081B2 (ja) | 2006-04-24 | 2006-04-24 | 半導体発光素子及び半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006118855A JP5157081B2 (ja) | 2006-04-24 | 2006-04-24 | 半導体発光素子及び半導体発光素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007294566A true JP2007294566A (ja) | 2007-11-08 |
JP5157081B2 JP5157081B2 (ja) | 2013-03-06 |
Family
ID=38764905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006118855A Expired - Fee Related JP5157081B2 (ja) | 2006-04-24 | 2006-04-24 | 半導体発光素子及び半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5157081B2 (ja) |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009059969A (ja) * | 2007-08-31 | 2009-03-19 | Seiwa Electric Mfg Co Ltd | 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法 |
JP2009188240A (ja) * | 2008-02-07 | 2009-08-20 | Sharp Corp | 半導体発光素子の製造方法および半導体発光素子 |
WO2011010881A2 (ko) * | 2009-07-22 | 2011-01-27 | 주식회사 에피밸리 | 3족 질화물 반도체 발광소자 |
JP2011066048A (ja) * | 2009-09-15 | 2011-03-31 | Toyoda Gosei Co Ltd | Iii族窒化物半導体発光素子 |
CN102263176A (zh) * | 2010-05-24 | 2011-11-30 | Lg伊诺特有限公司 | 发光器件、发光器件封装以及发光装置系统 |
JP2013118327A (ja) * | 2011-12-05 | 2013-06-13 | Toyoda Gosei Co Ltd | 半導体発光素子、半導体発光素子の製造方法および発光装置 |
JP2014033090A (ja) * | 2012-08-03 | 2014-02-20 | Stanley Electric Co Ltd | 半導体発光装置 |
JP2014086555A (ja) * | 2012-10-23 | 2014-05-12 | Toyoda Gosei Co Ltd | 半導体発光素子および半導体発光素子の製造方法 |
JP2014103238A (ja) * | 2012-11-20 | 2014-06-05 | Toyoda Gosei Co Ltd | 半導体発光素子の製造方法および半導体発光素子 |
JP2014517543A (ja) * | 2011-06-15 | 2014-07-17 | ソウル バイオシス カンパニー リミテッド | 半導体発光素子及びその製造方法 |
JP2014137853A (ja) * | 2013-01-15 | 2014-07-28 | Nippon Hoso Kyokai <Nhk> | 発光素子 |
WO2016002359A1 (ja) * | 2014-07-03 | 2016-01-07 | ソニー株式会社 | 発光素子及び発光素子組立体 |
US9276170B2 (en) | 2012-10-23 | 2016-03-01 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element and method of manufacturing semiconductor light emitting element |
WO2016163101A1 (en) * | 2015-04-07 | 2016-10-13 | Sharp Kabushiki Kaisha | Fluidic assembly top-contact led disk |
US9627437B1 (en) | 2016-06-30 | 2017-04-18 | Sharp Laboratories Of America, Inc. | Patterned phosphors in through hole via (THV) glass |
US9755110B1 (en) | 2016-07-27 | 2017-09-05 | Sharp Laboratories Of America, Inc. | Substrate with topological features for steering fluidic assembly LED disks |
US9837390B1 (en) | 2016-11-07 | 2017-12-05 | Corning Incorporated | Systems and methods for creating fluidic assembly structures on a substrate |
US9892944B2 (en) | 2016-06-23 | 2018-02-13 | Sharp Kabushiki Kaisha | Diodes offering asymmetric stability during fluidic assembly |
US9917226B1 (en) | 2016-09-15 | 2018-03-13 | Sharp Kabushiki Kaisha | Substrate features for enhanced fluidic assembly of electronic devices |
JP2018060932A (ja) * | 2016-10-06 | 2018-04-12 | ローム株式会社 | Ledパッケージ |
JP2018078279A (ja) * | 2016-09-15 | 2018-05-17 | イーラックス・インコーポレイテッドeLux Inc. | 表面実装型発光素子を有するディスプレイ |
US9985190B2 (en) | 2016-05-18 | 2018-05-29 | eLux Inc. | Formation and structure of post enhanced diodes for orientation control |
US10115862B2 (en) | 2011-12-27 | 2018-10-30 | eLux Inc. | Fluidic assembly top-contact LED disk |
US10243097B2 (en) | 2016-09-09 | 2019-03-26 | eLux Inc. | Fluidic assembly using tunable suspension flow |
US10249599B2 (en) | 2016-06-29 | 2019-04-02 | eLux, Inc. | Laminated printed color conversion phosphor sheets |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07254732A (ja) * | 1994-03-15 | 1995-10-03 | Toshiba Corp | 半導体発光装置 |
JPH10308532A (ja) * | 1997-05-06 | 1998-11-17 | Sony Corp | 半導体発光素子 |
JP2001284650A (ja) * | 2000-03-29 | 2001-10-12 | Kyocera Corp | 半導体発光素子 |
JP2003110136A (ja) * | 2001-09-28 | 2003-04-11 | Toyoda Gosei Co Ltd | 発光素子 |
WO2005041283A1 (ja) * | 2003-10-27 | 2005-05-06 | Sumitomo Electric Industries, Ltd. | 窒化ガリウム系半導体基板と窒化ガリウム系半導体基板の製造方法 |
JP2005236109A (ja) * | 2004-02-20 | 2005-09-02 | Sharp Corp | 窒化物半導体発光素子及びその製造方法 |
-
2006
- 2006-04-24 JP JP2006118855A patent/JP5157081B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07254732A (ja) * | 1994-03-15 | 1995-10-03 | Toshiba Corp | 半導体発光装置 |
JPH10308532A (ja) * | 1997-05-06 | 1998-11-17 | Sony Corp | 半導体発光素子 |
JP2001284650A (ja) * | 2000-03-29 | 2001-10-12 | Kyocera Corp | 半導体発光素子 |
JP2003110136A (ja) * | 2001-09-28 | 2003-04-11 | Toyoda Gosei Co Ltd | 発光素子 |
WO2005041283A1 (ja) * | 2003-10-27 | 2005-05-06 | Sumitomo Electric Industries, Ltd. | 窒化ガリウム系半導体基板と窒化ガリウム系半導体基板の製造方法 |
JP2005236109A (ja) * | 2004-02-20 | 2005-09-02 | Sharp Corp | 窒化物半導体発光素子及びその製造方法 |
Cited By (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009059969A (ja) * | 2007-08-31 | 2009-03-19 | Seiwa Electric Mfg Co Ltd | 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法 |
JP2009188240A (ja) * | 2008-02-07 | 2009-08-20 | Sharp Corp | 半導体発光素子の製造方法および半導体発光素子 |
KR101098589B1 (ko) * | 2009-07-22 | 2011-12-26 | 주식회사 에피밸리 | 3족 질화물 반도체 발광소자 |
WO2011010881A2 (ko) * | 2009-07-22 | 2011-01-27 | 주식회사 에피밸리 | 3족 질화물 반도체 발광소자 |
WO2011010881A3 (ko) * | 2009-07-22 | 2011-04-28 | 주식회사 에피밸리 | 3족 질화물 반도체 발광소자 |
JP2011066048A (ja) * | 2009-09-15 | 2011-03-31 | Toyoda Gosei Co Ltd | Iii族窒化物半導体発光素子 |
EP2390931A3 (en) * | 2010-05-24 | 2014-04-30 | LG Innotek Co., Ltd. | Light emitting device, light emitting device package, and lighting device system |
CN102263176A (zh) * | 2010-05-24 | 2011-11-30 | Lg伊诺特有限公司 | 发光器件、发光器件封装以及发光装置系统 |
JP2011249805A (ja) * | 2010-05-24 | 2011-12-08 | Lg Innotek Co Ltd | 発光素子 |
JP2014517543A (ja) * | 2011-06-15 | 2014-07-17 | ソウル バイオシス カンパニー リミテッド | 半導体発光素子及びその製造方法 |
JP2013118327A (ja) * | 2011-12-05 | 2013-06-13 | Toyoda Gosei Co Ltd | 半導体発光素子、半導体発光素子の製造方法および発光装置 |
US8791469B2 (en) | 2011-12-05 | 2014-07-29 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element having a plurality of substrate cutouts and semiconductor layer side surface projections |
US10115862B2 (en) | 2011-12-27 | 2018-10-30 | eLux Inc. | Fluidic assembly top-contact LED disk |
US10475958B2 (en) | 2011-12-27 | 2019-11-12 | eLux Inc. | Fluidic assembly top-contact LED disk |
JP2014033090A (ja) * | 2012-08-03 | 2014-02-20 | Stanley Electric Co Ltd | 半導体発光装置 |
JP2014086555A (ja) * | 2012-10-23 | 2014-05-12 | Toyoda Gosei Co Ltd | 半導体発光素子および半導体発光素子の製造方法 |
US9276170B2 (en) | 2012-10-23 | 2016-03-01 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element and method of manufacturing semiconductor light emitting element |
JP2014103238A (ja) * | 2012-11-20 | 2014-06-05 | Toyoda Gosei Co Ltd | 半導体発光素子の製造方法および半導体発光素子 |
JP2014137853A (ja) * | 2013-01-15 | 2014-07-28 | Nippon Hoso Kyokai <Nhk> | 発光素子 |
WO2016002359A1 (ja) * | 2014-07-03 | 2016-01-07 | ソニー株式会社 | 発光素子及び発光素子組立体 |
JPWO2016002359A1 (ja) * | 2014-07-03 | 2017-04-27 | ソニー株式会社 | 発光素子及び発光素子組立体 |
WO2016163101A1 (en) * | 2015-04-07 | 2016-10-13 | Sharp Kabushiki Kaisha | Fluidic assembly top-contact led disk |
US9985190B2 (en) | 2016-05-18 | 2018-05-29 | eLux Inc. | Formation and structure of post enhanced diodes for orientation control |
US9892944B2 (en) | 2016-06-23 | 2018-02-13 | Sharp Kabushiki Kaisha | Diodes offering asymmetric stability during fluidic assembly |
US10643870B2 (en) | 2016-06-23 | 2020-05-05 | eLux Inc. | Diodes offering asymmetric stability during fluidic assembly |
US10347513B2 (en) | 2016-06-23 | 2019-07-09 | eLux Inc. | Diodes offering asymmetric stability during fluidic assembly |
US10249599B2 (en) | 2016-06-29 | 2019-04-02 | eLux, Inc. | Laminated printed color conversion phosphor sheets |
US9627437B1 (en) | 2016-06-30 | 2017-04-18 | Sharp Laboratories Of America, Inc. | Patterned phosphors in through hole via (THV) glass |
US9755110B1 (en) | 2016-07-27 | 2017-09-05 | Sharp Laboratories Of America, Inc. | Substrate with topological features for steering fluidic assembly LED disks |
US10243097B2 (en) | 2016-09-09 | 2019-03-26 | eLux Inc. | Fluidic assembly using tunable suspension flow |
US11211520B2 (en) | 2016-09-09 | 2021-12-28 | eLux Inc. | Fluidic assembly using tunable suspension flow |
US10243098B2 (en) | 2016-09-15 | 2019-03-26 | eLux Inc. | Substrate features for enhanced fluidic assembly of electronic devices |
JP2018078279A (ja) * | 2016-09-15 | 2018-05-17 | イーラックス・インコーポレイテッドeLux Inc. | 表面実装型発光素子を有するディスプレイ |
US9917226B1 (en) | 2016-09-15 | 2018-03-13 | Sharp Kabushiki Kaisha | Substrate features for enhanced fluidic assembly of electronic devices |
JP2018060932A (ja) * | 2016-10-06 | 2018-04-12 | ローム株式会社 | Ledパッケージ |
US9837390B1 (en) | 2016-11-07 | 2017-12-05 | Corning Incorporated | Systems and methods for creating fluidic assembly structures on a substrate |
Also Published As
Publication number | Publication date |
---|---|
JP5157081B2 (ja) | 2013-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5157081B2 (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
US7777242B2 (en) | Light emitting device and fabrication method thereof | |
US8716728B2 (en) | Nitride semiconductor light-emitting diode device | |
US9117972B2 (en) | Group III nitride semiconductor light-emitting device | |
CN105009308B (zh) | 用于创建多孔反射接触件的方法和装置 | |
JP5056799B2 (ja) | Iii族窒化物半導体発光素子およびその製造方法 | |
US8460949B2 (en) | Light emitting device with air bars and method of manufacturing the same | |
JP2009004625A (ja) | 半導体発光装置 | |
JP2011029612A (ja) | Iii族窒化物半導体発光素子 | |
JP2008141015A (ja) | 発光ダイオード素子 | |
JP2008140918A (ja) | 発光素子の製造方法 | |
JP2013232478A (ja) | 半導体発光装置及びその製造方法 | |
JP4957130B2 (ja) | 発光ダイオード | |
US11437427B2 (en) | Light-emitting device and manufacturing method thereof | |
JP4311173B2 (ja) | 半導体発光素子 | |
JP5729328B2 (ja) | Iii族窒化物半導体発光素子およびその製造方法 | |
JP2007150259A (ja) | 窒化物半導体発光素子およびその製造方法 | |
WO2015141166A1 (ja) | 半導体発光装置とその製造方法 | |
JPWO2014058069A1 (ja) | 半導体発光素子及びその製造方法 | |
JP5023674B2 (ja) | 半導体発光素子、半導体発光素子の製造方法及び半導体発光装置 | |
JP5168890B2 (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
JP2013239471A (ja) | 発光ダイオード素子の製造方法 | |
JP2011159650A (ja) | 発光素子 | |
JP5277066B2 (ja) | 半導体発光素子およびその製造方法 | |
KR100969160B1 (ko) | 발광소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5157081 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |