JP2014086555A - 半導体発光素子および半導体発光素子の製造方法 - Google Patents
半導体発光素子および半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP2014086555A JP2014086555A JP2012234187A JP2012234187A JP2014086555A JP 2014086555 A JP2014086555 A JP 2014086555A JP 2012234187 A JP2012234187 A JP 2012234187A JP 2012234187 A JP2012234187 A JP 2012234187A JP 2014086555 A JP2014086555 A JP 2014086555A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor layer
- layer
- substrate
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】半導体層の割れを抑制した半導体発光素子を提供する。
【解決手段】半導体発光素子は、通電により発光する発光層を含む積層半導体層を備え、積層半導体層は、下側半導体底面２１４と、下側半導体底面２１４の周縁から積層半導体層の上方且つ外方に立ち上がる半導体側面と、半導体側面の上方における周縁から積層半導体層の内方に向かって延びることで上方を向く下側半導体上面２１３とを有し、下側半導体上面２１３の周縁は、直線状に延びる第１直線部２３１および第２直線部２３２と、第１直線部２３１と第２直線部２３２とを接続する複数の接続部２３３とを有し、下側半導体上面２１３と垂直な方向から見た場合に、それぞれの接続部２３３は、接続部２３３に接続される第１直線部２３１および第２直線部２３２の延長線同士の交点よりも内側に位置することを特徴とする。
【選択図】図６
【解決手段】半導体発光素子は、通電により発光する発光層を含む積層半導体層を備え、積層半導体層は、下側半導体底面２１４と、下側半導体底面２１４の周縁から積層半導体層の上方且つ外方に立ち上がる半導体側面と、半導体側面の上方における周縁から積層半導体層の内方に向かって延びることで上方を向く下側半導体上面２１３とを有し、下側半導体上面２１３の周縁は、直線状に延びる第１直線部２３１および第２直線部２３２と、第１直線部２３１と第２直線部２３２とを接続する複数の接続部２３３とを有し、下側半導体上面２１３と垂直な方向から見た場合に、それぞれの接続部２３３は、接続部２３３に接続される第１直線部２３１および第２直線部２３２の延長線同士の交点よりも内側に位置することを特徴とする。
【選択図】図６
Description
本発明は、半導体発光素子および半導体発光素子の製造方法に関する。
基板状に、通電により発光する発光層を含むＩＩＩ族窒化物半導体層が積層された半導体発光素子が知られている。
このような半導体発光素子において、ＩＩＩ族窒化物半導体層の断面形状が基板側に向けて狭くなるように、ＩＩＩ族窒化物半導体層の側面を基板上面の法線に対して外側に傾斜させることで、半導体発光素子における光の取り出し効率を向上させる技術が存在する（特許文献１参照）。
このような半導体発光素子において、ＩＩＩ族窒化物半導体層の断面形状が基板側に向けて狭くなるように、ＩＩＩ族窒化物半導体層の側面を基板上面の法線に対して外側に傾斜させることで、半導体発光素子における光の取り出し効率を向上させる技術が存在する（特許文献１参照）。
ところで、半導体発光素子において半導体層の側面を基板上面の法線に対して外側に傾斜させた場合には、半導体層の端部において割れが発生しやすくなる懸念がある。
本発明は、半導体層の割れを抑制した半導体発光素子を提供することを目的とする。
本発明は、半導体層の割れを抑制した半導体発光素子を提供することを目的とする。
本発明の半導体発光素子は、通電により発光する発光層を含む半導体層を備える半導体発光素子であって、前記半導体層は、半導体底面と、当該半導体底面の第１の周縁から当該半導体層の上方且つ外方に立ち上がる半導体側面と、当該半導体側面の上方における第２の周縁から当該半導体層の内方に向かって延びることで上方を向く半導体上面とを有し、前記第２の周縁は、直線状に延びる複数の直線部と、隣接する当該直線部同士を接続する複数の接続部とを有し、前記半導体上面と垂直な方向から見た場合に、それぞれの接続部は、当該接続部に接続される２つの直線部の延長線同士の交点よりも内側に位置することを特徴とする。
また、本発明の半導体発光素子は、前記半導体層は、前記接続部における厚さが、前記直線部における厚さと比較して厚いことを特徴とすることができる。
さらに、本発明の半導体発光素子は、前記複数の直線部は、前記半導体層を前記半導体上面と垂直な方向から見た場合に、第１方向に延びる第１直線部と、当該第１方向と垂直な第２方向に延び前記接続部を介して当該第１直線部に接続される第２直線部とを有し、前記半導体層を前記半導体上面と垂直な方向から見た場合に、前記第１直線部から前記第１の周縁までの最短距離をＸとし、前記第２直線部から当該第１の周縁までの最短距離をＹとし、当該第１直線部の延長線と当該第２直線部の延長線との交点から当該第１の周縁までの最短距離を結んだ直線と前記接続部との交点から、当該第１の周縁までの最短距離をＬとした場合に、Ｘ、ＹおよびＬは、Ｌ２＝Ａ×（Ｘ２＋Ｙ２） ０＜Ａ≦０．９５の関係を有することを特徴とする。
さらにまた、前記接続部は、前記半導体層を前記半導体上面と垂直な方向から見た場合に、円弧形状を有することを特徴とする。
さらに、本発明の半導体発光素子は、前記複数の直線部は、前記半導体層を前記半導体上面と垂直な方向から見た場合に、第１方向に延びる第１直線部と、当該第１方向と垂直な第２方向に延び前記接続部を介して当該第１直線部に接続される第２直線部とを有し、前記半導体層を前記半導体上面と垂直な方向から見た場合に、前記第１直線部から前記第１の周縁までの最短距離をＸとし、前記第２直線部から当該第１の周縁までの最短距離をＹとし、当該第１直線部の延長線と当該第２直線部の延長線との交点から当該第１の周縁までの最短距離を結んだ直線と前記接続部との交点から、当該第１の周縁までの最短距離をＬとした場合に、Ｘ、ＹおよびＬは、Ｌ２＝Ａ×（Ｘ２＋Ｙ２） ０＜Ａ≦０．９５の関係を有することを特徴とする。
さらにまた、前記接続部は、前記半導体層を前記半導体上面と垂直な方向から見た場合に、円弧形状を有することを特徴とする。
また、本発明を半導体発光素子の製造方法として捉えると、本発明の半導体発光素子の製造方法は、基板上に、通電により発光する発光層を含みＩＩＩ族窒化物半導体から構成される半導体層が積層された半導体積層基板に対して、当該基板とは反対側から当該半導体層の一部を局所的に除去することで、当該半導体層が部分的に凹みまたは部分的に突出した凹凸部を形成する半導体除去工程と、前記凹凸部が形成された前記半導体積層基板に対して、前記基板とは反対側から前記半導体層の一部を局所的に当該基板に到達するまで除去することで、当該凹凸部にて交差し且つ当該半導体層を複数の領域に分割する複数の分割溝を形成する分割溝形成工程と、前記凹凸部および前記複数の分割溝が形成された前記半導体積層基板に対して、ウェットエッチングを施すウェットエッチング工程とを含む。
さらに、本発明の半導体発光素子の製造方法は、前記半導体除去工程では、前記半導体層の除去を妨げる除去抑制層を当該半導体層上に部分的に積層し、当該半導体層のうち当該除去抑制層が形成されていない領域を前記基板の反対側から除去することで、前記凹凸部を形成することを特徴とすることができる。
さらに、本発明の半導体発光素子の製造方法は、前記半導体除去工程では、前記半導体層の除去を妨げる除去抑制層を当該半導体層上に部分的に積層し、当該半導体層のうち当該除去抑制層が形成されていない領域を前記基板の反対側から除去することで、前記凹凸部を形成することを特徴とすることができる。
本発明によれば、半導体層の割れを抑制した半導体発光素子を提供することができる。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。なお、以下の説明において参照する図面における各部の大きさや厚さ等は、実際の半導体発光素子等の寸法とは異なっている場合がある。
［実施の形態１］
（半導体発光素子の構造）
図１は、本実施の形態が適用される半導体発光素子１の斜視図の一例であり、図２は、図１に示した半導体発光素子１の上面図の一例である。
図１および図２に示すように、本実施の形態の半導体発光素子１は、基板１００と、基板１００上に積層された半導体層の一例としての積層半導体層２００と、積層半導体層２００上に積層された透明導電層３００と、透明導電層３００上に形成されたｐ電極３５０と、積層半導体層２００上に形成されたｎ電極４００とを有している。
（半導体発光素子の構造）
図１は、本実施の形態が適用される半導体発光素子１の斜視図の一例であり、図２は、図１に示した半導体発光素子１の上面図の一例である。
図１および図２に示すように、本実施の形態の半導体発光素子１は、基板１００と、基板１００上に積層された半導体層の一例としての積層半導体層２００と、積層半導体層２００上に積層された透明導電層３００と、透明導電層３００上に形成されたｐ電極３５０と、積層半導体層２００上に形成されたｎ電極４００とを有している。
また、本実施の形態の積層半導体層２００は、基板１００上に積層される下側半導体層２１０と、下側半導体層２１０上に積層される上側半導体層２５０とを有している。なお、この例では、ｎ電極４００は、下側半導体層２１０上（後述する半導体露出面２１３ａ）に形成されている。
また、図１に示すように、本実施の形態の半導体発光素子１は、略直方体状の形状を有している。そして、図２に示すように、この半導体発光素子１は、ｐ電極３５０およびｎ電極４００が形成される側から見た場合に、長辺側と短辺側とを有する略長方形状の形状を有している。
本実施の形態においては、半導体発光素子１をｐ電極３５０およびｎ電極４００が形成される側からみた場合に、長辺側に沿う方向を第１方向ｘとし、短辺側に沿う方向を第２方向ｙとする。また、第１方向ｘと第２方向ｙとに垂直、且つ、半導体発光素子１において基板１００側から積層半導体層２００側へ向かう方向を第３方向ｚとする。
本実施の形態においては、半導体発光素子１をｐ電極３５０およびｎ電極４００が形成される側からみた場合に、長辺側に沿う方向を第１方向ｘとし、短辺側に沿う方向を第２方向ｙとする。また、第１方向ｘと第２方向ｙとに垂直、且つ、半導体発光素子１において基板１００側から積層半導体層２００側へ向かう方向を第３方向ｚとする。
さらに、図１に示すように、本実施の形態の基板１００は、略直方体の形状を有している。そして、図２に示すように、基板１００は、積層半導体層２００が積層される側から見た場合に、第１方向ｘに沿う長辺側と第２方向ｙに沿う短辺側とを有する略長方形の形状を有している。したがって、基板１００は、４つの基板側面と、積層半導体層２００が積層される基板上面１１３と、４つの基板側面を介して基板上面１１３と対向する基板底面１１４（後述する図３参照）とを有している。そして、基板上面１１３および基板底面１１４は、それぞれ、第１方向ｘに沿う２つの長辺および第２方向ｙに沿う２つの短辺を有する長方形の形状を備えている。
また、本実施の形態においては、４つの基板側面のうち、第１方向ｘに沿う２つの長辺側の基板側面を、それぞれ第１基板側面１１１と称し、第２方向ｙに沿う２つの短辺側の基板側面を、それぞれ第２基板側面１１２と称する。
また、本実施の形態においては、４つの基板側面のうち、第１方向ｘに沿う２つの長辺側の基板側面を、それぞれ第１基板側面１１１と称し、第２方向ｙに沿う２つの短辺側の基板側面を、それぞれ第２基板側面１１２と称する。
この例では、基板１００として、Ｃ面を基板上面１１３としたサファイア単結晶を用いている。なお、基板上面１１３の面方位としては、品質の良い積層半導体層２００を得やすいサファイア単結晶のＣ面を用いることが望ましい。そして、基板上面１１３としては、サファイア単結晶のＣ面に対して微小なオフ角が付与してある面を用いることが、更に望ましい。オフ角を付与する場合は、オフ角として１°以下が適用される。本実施の形態においては、このようなオフ角が付与された場合を含めて、単に、基板上面１１３はＣ面であると呼ぶ。また、基板１００として用いるサファイア単結晶は、微量の不純物が含まれたものであってもよい。
本実施の形態の下側半導体層２１０は、図１および図２に示すように、略直方体の形状を有している。したがって、下側半導体層２１０は、上側半導体層２５０が積層される半導体上面の一例としての下側半導体上面２１３と、下側半導体上面２１３と対向するとともに基板上面１１３と接する半導体底面の一例としての下側半導体底面２１４（後述する図４参照）と、下側半導体上面２１３の周縁（後述する上面周縁２３０）と下側半導体底面２１４の周縁（後述する底面周縁２４０）とを取り囲むように設けられる半導体側面の一例としての下側半導体側面とを有している。
本実施の形態においては、基板１００における基板上面１１３の面積よりも、下側半導体層２１０における下側半導体底面２１４の面積の方が小さく形成されている。また、基板上面１１３の面積よりも、下側半導体層２１０における下側半導体上面２１３の面積の方が小さく形成されている。したがって、基板１００の基板上面１１３における周縁が外部に露出しており、図２に示すように、半導体発光素子１をｐ電極３５０およびｎ電極４００が形成される側から見た場合に、外部に露出する基板上面１１３における周縁を視認することができる。
さらに、この例においては、下側半導体上面２１３の面積よりも、下側半導体底面２１４の面積の方が小さく形成されている。
本実施の形態においては、基板１００における基板上面１１３の面積よりも、下側半導体層２１０における下側半導体底面２１４の面積の方が小さく形成されている。また、基板上面１１３の面積よりも、下側半導体層２１０における下側半導体上面２１３の面積の方が小さく形成されている。したがって、基板１００の基板上面１１３における周縁が外部に露出しており、図２に示すように、半導体発光素子１をｐ電極３５０およびｎ電極４００が形成される側から見た場合に、外部に露出する基板上面１１３における周縁を視認することができる。
さらに、この例においては、下側半導体上面２１３の面積よりも、下側半導体底面２１４の面積の方が小さく形成されている。
また、図１および図２に示すように、本実施の形態の下側半導体上面２１３には、上側半導体層２５０の一部を切り欠くことによって露出した半導体露出面２１３ａが形成されている。そして、ｎ電極４００は、上述したように、半導体露出面２１３ａ上に設けられている。
図２に示すように、本実施の形態の下側半導体上面２１３は、四隅が円弧形状となった長方形に近似した形状（所謂、角丸長方形）を有している。すなわち、下側半導体上面２１３の上面周縁２３０は、第１方向ｘに沿う直線状の第１直線部２３１と、第２方向ｙに沿う直線状の第２直線部２３２と、第１直線部２３１と第２直線部２３２とを接続する円弧形状の接続部２３３とを有している。本実施の形態では、第１直線部２３１および第２直線部２３２はそれぞれ２つ設けられ、接続部２３３は４つ設けられている。
ここで、上面周縁２３０は、第２の周縁の一例であり、本実施の形態では、第１直線部２３１と第２直線部２３２とにより直線部が構成されている。
ここで、上面周縁２３０は、第２の周縁の一例であり、本実施の形態では、第１直線部２３１と第２直線部２３２とにより直線部が構成されている。
また、下側半導体層２１０の下側半導体側面は、図１に示すように、下側半導体上面２１３の第１直線部２３１から基板上面１１３に向けて延びる２つの第１下側半導体側面２１１と、下側半導体上面２１３の第２直線部２３２から基板上面１１３に向けて延びる２つの第２下側半導体側面２１２とを備えている。さらに、下側半導体層２１０の下側半導体側面は、下側半導体上面２１３の接続部２３３から基板上面１１３に向けて延びる４つの接続側面２３５を備えている。
さらに、本実施の形態の下側半導体底面２１４における第１の周縁の一例としての底面周縁２４０は、図２に示すように、長方形形状を有している。具体的には、下側半導体底面２１４における底面周縁２４０は、第１下側半導体側面２１１と下側半導体底面２１４との境界に相当する第１直線部２４１と、第２下側半導体側面２１２と下側半導体底面２１４との境界に相当する第２直線部２４２とを有している。そして、第１直線部２４１と第２直線部２４２とは互いに略垂直に延びるとともに、互いに交わっている。
なお、下側半導体層２１０の詳細な構造については後段にて説明する。
なお、下側半導体層２１０の詳細な構造については後段にて説明する。
さらに、図１、図２に示すように、本実施の形態の上側半導体層２５０は、略直方体の形状を有している。したがって、上側半導体層２５０は、４つの上側半導体側面と、透明導電層３００が積層される上側半導体上面２５３と、４つの上側半導体側面を介して上側半導体上面２５３と対向し、下側半導体層２１０における下側半導体上面２１３と接する上側半導体底面（図示せず）とを有している。本実施の形態においては、上側半導体層２５０における４つの上側半導体側面のうち、第１方向ｘに沿う２つの上側半導体側面を、それぞれ第１上側半導体側面２５１と称し、第２方向ｙに沿う２つの上側半導体側面を、それぞれ第２上側半導体側面２５２と称す。なお、２つの第２上側半導体側面２５２のうち一方の第２上側半導体側面２５２は、下側半導体上面２１３の半導体露出面２１３ａに沿って湾曲した部分を有している。
本実施の形態においては、２つの第１上側半導体側面２５１および２つの第２上側半導体側面２５２は、それぞれ、下側半導体層２１０における下側半導体上面２１３に対して略垂直に設けられている。
本実施の形態においては、２つの第１上側半導体側面２５１および２つの第２上側半導体側面２５２は、それぞれ、下側半導体層２１０における下側半導体上面２１３に対して略垂直に設けられている。
ここで、本実施の形態においては、下側半導体層２１０における下側半導体上面２１３の面積よりも、上側半導体層２５０における上側半導体底面の面積の方が小さく形成されている。したがって、下側半導体層２１０の下側半導体上面２１３における一部の領域が外部に露出している。
さらにまた、図１、図２に示すように、本実施の形態の透明導電層３００は、上側半導体層２５０における上側半導体上面２５３の略全面を覆うように形成されている。
なお、透明導電層３００はこのような形状に限定されるわけではなく、例えば透明導電層３００を、隙間を開けた格子状や樹形状に形成してもよい。
なお、透明導電層３００はこのような形状に限定されるわけではなく、例えば透明導電層３００を、隙間を開けた格子状や樹形状に形成してもよい。
続いて、本実施の形態の半導体発光素子１における基板１００、積層半導体層２００および透明導電層３００の積層構造について説明する。
図３は、本実施の形態が適用される基板１００、積層半導体層２００および透明導電層３００の縦断面図の一例である。なお、本実施の形態においては、基板１００の基板上面１１３と垂直な方向に沿った断面を縦断面と呼ぶことがある。
図３は、本実施の形態が適用される基板１００、積層半導体層２００および透明導電層３００の縦断面図の一例である。なお、本実施の形態においては、基板１００の基板上面１１３と垂直な方向に沿った断面を縦断面と呼ぶことがある。
図３に示すように、本実施の形態の基板１００は、平坦な基板上面１１３上に、積層半導体層２００側へ突出する複数の凸部１１３ａが形成されている。それぞれの凸部１１３ａの幅は０．０５μｍ〜５μｍであることが好ましく、それぞれの凸部１１３ａの高さは０．０５μｍ〜５μｍの範囲であることが好ましい。
なお、基板１００の基板上面１１３上には、必ずしも凸部１１３ａを設ける必要はないが、基板１００上に積層される積層半導体層２００の結晶性および半導体発光素子１における発光効率を向上させる観点からは、基板上面１１３上に複数の凸部１１３ａを設けることが好ましい。
なお、基板１００の基板上面１１３上には、必ずしも凸部１１３ａを設ける必要はないが、基板１００上に積層される積層半導体層２００の結晶性および半導体発光素子１における発光効率を向上させる観点からは、基板上面１１３上に複数の凸部１１３ａを設けることが好ましい。
また、図３に示すように、本実施の形態の積層半導体層２００は、基板１００の基板上面１１３上と、基板上面１１３上に形成される凸部１１３ａ上とに積層される。
そして、本実施の形態の積層半導体層２００は、基板１００上に積層される中間層２０１と、中間層２０１上に積層される下地層２０２と、下地層２０２上に積層されるｎ型半導体層２０３と、ｎ型半導体層２０３上に積層される発光層２０４と、発光層２０４上に積層されるｐ型半導体層２０５とを備えている。
そして、本実施の形態の積層半導体層２００は、基板１００上に積層される中間層２０１と、中間層２０１上に積層される下地層２０２と、下地層２０２上に積層されるｎ型半導体層２０３と、ｎ型半導体層２０３上に積層される発光層２０４と、発光層２０４上に積層されるｐ型半導体層２０５とを備えている。
ｎ型半導体層２０３は、下地層２０２上に積層されるｎコンタクト層２０３ａと、ｎコンタクト層２０３ａ上に積層されるｎクラッド層２０３ｂとから構成される。なお、ｎコンタクト層２０３ａはｎクラッド層２０３ｂを兼ねることも可能である。
また、ｐ型半導体層２０５は、発光層２０４上に積層されるｐクラッド層２０５ａと、ｐクラッド層２０５ａ上に積層されるｐコンタクト層２０５ｂとから構成される。なお、ｐコンタクト層２０５ｂは、ｐクラッド層２０５ａを兼ねることも可能である。
また、ｐ型半導体層２０５は、発光層２０４上に積層されるｐクラッド層２０５ａと、ｐクラッド層２０５ａ上に積層されるｐコンタクト層２０５ｂとから構成される。なお、ｐコンタクト層２０５ｂは、ｐクラッド層２０５ａを兼ねることも可能である。
なお、本実施の形態においては、下側半導体層２１０は、中間層２０１、下地層２０２およびｎコンタクト層２０３ａにおける下地層２０２側の一部により構成されている。さらに、上側半導体層２５０は、ｎコンタクト層２０３ａにおけるｎクラッド層２０３ｂ側の一部、ｎクラッド層２０３ｂ、発光層２０４、ｐクラッド層２０５ａおよびｐコンタクト層２０５ｂにより構成されている。
続いて、積層半導体層２００を構成する各層について、それぞれ説明する。
なお、以下の説明では、ＡｌＧａＮ、ＧａＩｎＮについて、各元素の組成比を省略した形で記述する場合がある。
＜中間層＞
中間層２０１は、基板１００と下地層２０２との格子定数の違いを緩和するために設ける。中間層２０１は、特にＣ面を主面とするサファイア単結晶で基板１００を構成した場合には、基板１００のＣ面（（０００１）面）上にｃ軸配向した単結晶層の形成を容易にする働きがある。したがって、中間層２０１を形成することで、その上に積層する下地層２０２の結晶性を向上させることができる。
なお、以下の説明では、ＡｌＧａＮ、ＧａＩｎＮについて、各元素の組成比を省略した形で記述する場合がある。
＜中間層＞
中間層２０１は、基板１００と下地層２０２との格子定数の違いを緩和するために設ける。中間層２０１は、特にＣ面を主面とするサファイア単結晶で基板１００を構成した場合には、基板１００のＣ面（（０００１）面）上にｃ軸配向した単結晶層の形成を容易にする働きがある。したがって、中間層２０１を形成することで、その上に積層する下地層２０２の結晶性を向上させることができる。
本実施の形態の中間層２０１は、ＡｌＮで形成されている。なお、中間層２０１としては、ＡｌＮ以外の、多結晶のＡｌxＧａ1-xＮ（０≦ｘ≦１）、単結晶のＡｌxＧａ1-xＮ（０≦ｘ≦１）からなるものを用いても良い。
中間層２０１の厚さは、０．０１μｍ〜０．５μｍの範囲が好ましい。中間層２０１の厚みが０．０１μｍ未満であると、中間層２０１により基板１００と下地層２０２との格子定数の違いを緩和する効果が十分に得られない場合がある。また、中間層２０１の厚みが０．５μｍを超えると、中間層２０１としての機能には変化が無いのにも関わらず、中間層２０１の成膜処理時間が長くなり、生産性が低下するおそれがある。
中間層２０１の厚さは、０．０１μｍ〜０．５μｍの範囲が好ましい。中間層２０１の厚みが０．０１μｍ未満であると、中間層２０１により基板１００と下地層２０２との格子定数の違いを緩和する効果が十分に得られない場合がある。また、中間層２０１の厚みが０．５μｍを超えると、中間層２０１としての機能には変化が無いのにも関わらず、中間層２０１の成膜処理時間が長くなり、生産性が低下するおそれがある。
＜下地層＞
下地層２０２としては、ＡｌxＧａyＩｎzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いることができる。
下地層２０２の厚さは、０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。下地層２０２の厚さを１μｍ以上にすることにより、結晶性の良好な下地層２０２を得やすくなる。
また、下地層２０２の結晶性を良くするためには、下地層２０２には不純物をドーピングしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合には、アクセプター不純物あるいはドナー不純物を添加することができる。
下地層２０２としては、ＡｌxＧａyＩｎzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いることができる。
下地層２０２の厚さは、０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。下地層２０２の厚さを１μｍ以上にすることにより、結晶性の良好な下地層２０２を得やすくなる。
また、下地層２０２の結晶性を良くするためには、下地層２０２には不純物をドーピングしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合には、アクセプター不純物あるいはドナー不純物を添加することができる。
ここで、中間層２０１および下地層２０２の好適な例として、中間層２０１にＡｌＧａＮを含む材質を用い、下地層２０２にＧａＮ、ＩｎＧａＮを含む材質を用いることができる。また、中間層２０１または下地層２０２にドーパントを加えてもよい。この場合、中間層２０１と下地層２０２とで、添加するドーパントの種類やドーピング量を変えることが望ましい。
＜ｎコンタクト層＞
ｎコンタクト層２０３ａは、ｎ電極４００を設けるための層である。
ｎコンタクト層２０３ａは、ＡｌxＧａ1-xＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
また、ｎコンタクト層２０３ａにはｎ型不純物がドープされていることが好ましい。ｎ型不純物を１×１０17／ｃｍ3〜１×１０20／ｃｍ3、好ましくは１×１０18／ｃｍ3〜１×１０19／ｃｍ3の濃度で含有すると、ｎ電極４００との良好なオーミック接触を維持できる点で好ましい。ｎ型不純物としては、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
ｎコンタクト層２０３ａは、ｎ電極４００を設けるための層である。
ｎコンタクト層２０３ａは、ＡｌxＧａ1-xＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
また、ｎコンタクト層２０３ａにはｎ型不純物がドープされていることが好ましい。ｎ型不純物を１×１０17／ｃｍ3〜１×１０20／ｃｍ3、好ましくは１×１０18／ｃｍ3〜１×１０19／ｃｍ3の濃度で含有すると、ｎ電極４００との良好なオーミック接触を維持できる点で好ましい。ｎ型不純物としては、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
ｎコンタクト層２０３ａの厚さは、０．５μｍ〜５μｍとされることが好ましく、１μｍ〜３μｍの範囲に設定することがより好ましい。ｎコンタクト層２０３ａの厚さが上記範囲にあると、発光層２０４等の結晶性が良好に維持される。また、ｎコンタクト層２０３ａの厚さがこの範囲にあると、電気抵抗が低くなり、動作電圧（ＶＦ）の低減に効果がある。なお、ｎコンタクト層２０３ａの厚さが厚すぎる場合には、生産性の低下につながる。
＜ｎクラッド層＞
ｎクラッド層２０３ｂは、発光層２０４へのキャリアの注入とキャリアの閉じ込めとを行う層である。
ｎクラッド層２０３ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層２０３ｂをＧａＩｎＮで形成する場合には、発光層２０４のＧａＩｎＮのバンドギャップよりも大きくすることが望ましい。
ｎクラッド層２０３ｂは、発光層２０４へのキャリアの注入とキャリアの閉じ込めとを行う層である。
ｎクラッド層２０３ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層２０３ｂをＧａＩｎＮで形成する場合には、発光層２０４のＧａＩｎＮのバンドギャップよりも大きくすることが望ましい。
ｎクラッド層２０３ｂのｎ型不純物濃度は１×１０17／ｃｍ3〜１×１０20／ｃｍ3が好ましく、より好ましくは１×１０18／ｃｍ3〜１×１０19／ｃｍ3である。不純物濃度がこの範囲であると、良好な結晶性の維持による発光効率の向上および素子の動作電圧低減の点で好ましい。
ｎクラッド層２０３ｂの厚さは、好ましくは５ｎｍ〜５００ｎｍであり、より好ましくは５０ｎｍ〜２００ｎｍである。
ｎクラッド層２０３ｂの厚さは、好ましくは５ｎｍ〜５００ｎｍであり、より好ましくは５０ｎｍ〜２００ｎｍである。
なお、ｎクラッド層２０３ｂを、超格子構造を含む層とする場合には、１０ｎｍ以下の厚さを有するＩＩＩ族窒化物半導体からなるｎ側第１層と、ｎ側第１層と組成が異なるとともに１０ｎｍ以下の厚さを有するＩＩＩ族窒化物半導体からなるｎ側第２層とが積層された構造を含むものであってもよい。
また、ｎクラッド層２０３ｂは、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよく、この場合には、ＧａＩｎＮとＧａＮとの交互構造又は組成の異なるＧａＩｎＮ同士の交互構造であることが好ましい。
また、ｎクラッド層２０３ｂは、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよく、この場合には、ＧａＩｎＮとＧａＮとの交互構造又は組成の異なるＧａＩｎＮ同士の交互構造であることが好ましい。
＜発光層＞
ｎクラッド層２０３ｂの上に積層される発光層２０４としては、単一量子井戸構造あるいは多重量子井戸構造などを採用することができる。
量子井戸構造の井戸層としては、所望の発光波長を得られるように調整したＧａ1-yＩｎyＮ（０＜ｙ＜０．４）からなるＩＩＩ族窒化物半導体層が通常用いられる。また、多重量子井戸構造の発光層２０４を用いる場合は、上記Ｇａ1-yＩｎyＮを井戸層とし、井戸層よりバンドギャップエネルギーが大きいＡｌzＧａ1-zＮ（０≦ｚ＜０．３）を障壁層とする。井戸層および障壁層には、設計により不純物をドープしてもよく、不純物をドープしなくてもよい。
ｎクラッド層２０３ｂの上に積層される発光層２０４としては、単一量子井戸構造あるいは多重量子井戸構造などを採用することができる。
量子井戸構造の井戸層としては、所望の発光波長を得られるように調整したＧａ1-yＩｎyＮ（０＜ｙ＜０．４）からなるＩＩＩ族窒化物半導体層が通常用いられる。また、多重量子井戸構造の発光層２０４を用いる場合は、上記Ｇａ1-yＩｎyＮを井戸層とし、井戸層よりバンドギャップエネルギーが大きいＡｌzＧａ1-zＮ（０≦ｚ＜０．３）を障壁層とする。井戸層および障壁層には、設計により不純物をドープしてもよく、不純物をドープしなくてもよい。
＜ｐクラッド層＞
ｐクラッド層２０５ａは、発光層２０４へのキャリアの閉じ込めとキャリアの注入とを行う層である。
ｐクラッド層２０５ａとしては、発光層２０４のバンドギャップエネルギーより大きくなる組成であり、発光層２０４へのキャリアの閉じ込めができるものであれば特に限定されないが、例えばＡｌxＧａ1-xＮ（０＜ｘ≦０．４）を用いることが望ましい。ｐクラッド層２０５ａが、このようなＡｌＧａＮからなると、発光層２０４へのキャリアの閉じ込めの点で好ましい。
ｐクラッド層２０５ａは、発光層２０４へのキャリアの閉じ込めとキャリアの注入とを行う層である。
ｐクラッド層２０５ａとしては、発光層２０４のバンドギャップエネルギーより大きくなる組成であり、発光層２０４へのキャリアの閉じ込めができるものであれば特に限定されないが、例えばＡｌxＧａ1-xＮ（０＜ｘ≦０．４）を用いることが望ましい。ｐクラッド層２０５ａが、このようなＡｌＧａＮからなると、発光層２０４へのキャリアの閉じ込めの点で好ましい。
ｐクラッド層２０５ａのｐ型不純物濃度は、１×１０18／ｃｍ3〜１×１０21／ｃｍ3が好ましく、より好ましくは１×１０19／ｃｍ3〜１×１０20／ｃｍ3である。ｐ型不純物濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
また、ｐクラッド層２０５ａは、上述したｎクラッド層２０３ｂと同様に超格子構造としてもよい。この場合には、組成比が異なるＡｌＧａＮと他のＡｌＧａＮとが交互に積層された構造または組成が異なるＡｌＧａＮとＧａＮとが交互に積層された構造であることが好ましい。
ｐクラッド層２０５ａの厚さは、特に限定されないが、好ましくは１ｎｍ〜４００ｎｍであり、より好ましくは５ｎｍ〜１００ｎｍである。
また、ｐクラッド層２０５ａは、上述したｎクラッド層２０３ｂと同様に超格子構造としてもよい。この場合には、組成比が異なるＡｌＧａＮと他のＡｌＧａＮとが交互に積層された構造または組成が異なるＡｌＧａＮとＧａＮとが交互に積層された構造であることが好ましい。
ｐクラッド層２０５ａの厚さは、特に限定されないが、好ましくは１ｎｍ〜４００ｎｍであり、より好ましくは５ｎｍ〜１００ｎｍである。
＜ｐコンタクト層＞
ｐコンタクト層２０５ｂは、透明導電層３００を介してｐ電極３５０を設けるための層である。ｐコンタクト層２０５ｂは、ＡｌxＧａ1-xＮ（０≦ｘ≦０．４）から構成されることが好ましい。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐ電極３５０との良好なオーミック接触の維持が可能となる点で好ましい。
ｐコンタクト層２０５ｂのｐ型不純物濃度は、１×１０18／ｃｍ3〜１×１０21／ｃｍ3が好ましく、より好ましくは５×１０19／ｃｍ3〜５×１０20／ｃｍ3である。ｐ型不純物濃度が上記範囲であると、良好なオーミック接触の維持、良好な結晶性の維持が可能となる点で好ましい。ｐ型不純物としては、特に限定されないが、例えばＭｇ等が挙げられる。
ｐコンタクト層２０５ｂの厚さは、特に限定されないが、１０ｎｍ〜５００ｎｍが好ましく、より好ましくは５０ｎｍ〜２００ｎｍである。ｐコンタクト層２０５ｂの厚さが上記範囲にあると、発光出力、動作電圧の点で好ましい。
ｐコンタクト層２０５ｂは、透明導電層３００を介してｐ電極３５０を設けるための層である。ｐコンタクト層２０５ｂは、ＡｌxＧａ1-xＮ（０≦ｘ≦０．４）から構成されることが好ましい。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐ電極３５０との良好なオーミック接触の維持が可能となる点で好ましい。
ｐコンタクト層２０５ｂのｐ型不純物濃度は、１×１０18／ｃｍ3〜１×１０21／ｃｍ3が好ましく、より好ましくは５×１０19／ｃｍ3〜５×１０20／ｃｍ3である。ｐ型不純物濃度が上記範囲であると、良好なオーミック接触の維持、良好な結晶性の維持が可能となる点で好ましい。ｐ型不純物としては、特に限定されないが、例えばＭｇ等が挙げられる。
ｐコンタクト層２０５ｂの厚さは、特に限定されないが、１０ｎｍ〜５００ｎｍが好ましく、より好ましくは５０ｎｍ〜２００ｎｍである。ｐコンタクト層２０５ｂの厚さが上記範囲にあると、発光出力、動作電圧の点で好ましい。
＜透明導電層＞
さらに、上述したように、本実施の形態の積層半導体層２００上（上側半導体上面２５３）には、透明導電層３００が設けられている。
透明導電層３００は、ｐ型半導体層２０５（ｐコンタクト層２０５ｂ）との接触抵抗が小さいものであることが好ましい。また、本実施の形態の半導体発光素子１では、発光層２０４から出力された光をｐ電極３５０が形成された側に取り出すことから、透明導電層３００は、発光層２０４から出力される光に対する透過性に優れたものであることが好ましい。さらにまた、透明導電層３００は、ｐ型半導体層２０５の全面に亘って均一に電流を拡散させるために、優れた導電性を有したものであることが好ましい。
さらに、上述したように、本実施の形態の積層半導体層２００上（上側半導体上面２５３）には、透明導電層３００が設けられている。
透明導電層３００は、ｐ型半導体層２０５（ｐコンタクト層２０５ｂ）との接触抵抗が小さいものであることが好ましい。また、本実施の形態の半導体発光素子１では、発光層２０４から出力された光をｐ電極３５０が形成された側に取り出すことから、透明導電層３００は、発光層２０４から出力される光に対する透過性に優れたものであることが好ましい。さらにまた、透明導電層３００は、ｐ型半導体層２０５の全面に亘って均一に電流を拡散させるために、優れた導電性を有したものであることが好ましい。
以上のことから、透明導電層３００を構成する材料としては、例えば、少なくともＩｎを含む導電性の酸化物からなる透光性の導電性材料を用いることが好ましい。Ｉｎを含む導電性の酸化物としては、例えばＩＴＯ（酸化インジウム錫（Ｉｎ2Ｏ3−ＳｎＯ2））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ2Ｏ3−ＺｎＯ））、ＩＧＯ（酸化インジウムガリウム（Ｉｎ2Ｏ3−Ｇａ2Ｏ3））、ＩＣＯ（酸化インジウムセリウム（Ｉｎ2Ｏ3−ＣｅＯ2））等が挙げられる。なお、これらの中に、例えばフッ素などの不純物が添加されていてもかまわない。
透明導電層３００の厚さは、特に制限されないが、例えば１０ｎｍ〜５００ｎｍの範囲が好ましい。
透明導電層３００の厚さは、特に制限されないが、例えば１０ｎｍ〜５００ｎｍの範囲が好ましい。
（下側半導体層の詳細な構造の説明）
続いて、本実施の形態の半導体発光素子１における下側半導体層２１０の詳細な構造について説明する。
図４および図５は、本実施の形態が適用される半導体発光素子１の縦断面図の一例である。図４（ａ）は、図２におけるＩＶＡ−ＩＶＡ断面図であり、図４（ｂ）は、図２におけるＩＶＢ−ＩＶＢ断面図である。また、図５は、図２におけるＶ−Ｖ断面図である。
続いて、本実施の形態の半導体発光素子１における下側半導体層２１０の詳細な構造について説明する。
図４および図５は、本実施の形態が適用される半導体発光素子１の縦断面図の一例である。図４（ａ）は、図２におけるＩＶＡ−ＩＶＡ断面図であり、図４（ｂ）は、図２におけるＩＶＢ−ＩＶＢ断面図である。また、図５は、図２におけるＶ−Ｖ断面図である。
図４（ａ）に示すように、下側半導体層２１０において、第１下側半導体側面２１１と下側半導体上面２１３とがなす角度をθ１ａとする。本実施の形態では、θ１ａは鋭角となっている（θ１ａ＜９０°）。
また、下側半導体層２１０において、第１下側半導体側面２１１と下側半導体底面２１４とがなす角度をθ１ｂとする。本実施の形態では、θ１ｂは鈍角となっている（θ１ｂ＞９０°）。
また、下側半導体層２１０において、第１下側半導体側面２１１と下側半導体底面２１４とがなす角度をθ１ｂとする。本実施の形態では、θ１ｂは鈍角となっている（θ１ｂ＞９０°）。
本実施の形態では、２つの第１下側半導体側面２１１は、第１方向ｘに沿い且つ基板上面１１３と垂直な平面に対して、下側半導体層２１０の外側に向かって傾斜した形状を有している。
そして、図４（ａ）に示すように、下側半導体層２１０は、第２方向ｙに沿って、第１下側半導体側面２１１と下側半導体上面２１３との境界部（すなわち第１直線部２３１）に向かうにつれて、厚みが薄くなっている。
そして、図４（ａ）に示すように、下側半導体層２１０は、第２方向ｙに沿って、第１下側半導体側面２１１と下側半導体上面２１３との境界部（すなわち第１直線部２３１）に向かうにつれて、厚みが薄くなっている。
同様に、図４（ｂ）に示すように、下側半導体層２１０において、第２下側半導体側面２１２と下側半導体上面２１３とがなす角度をθ２ａとする。本実施の形態では、θ２ａは鋭角となっている（θ２ａ＜９０°）。
また、下側半導体層２１０において、第２下側半導体側面２１２と下側半導体底面２１４とがなす角度をθ２ｂとする。本実施の形態では、θ２ｂは鈍角となっている（θ２ｂ＞９０°）。
また、下側半導体層２１０において、第２下側半導体側面２１２と下側半導体底面２１４とがなす角度をθ２ｂとする。本実施の形態では、θ２ｂは鈍角となっている（θ２ｂ＞９０°）。
本実施の形態では、２つの第２下側半導体側面２１２は、第２方向ｙに沿い且つ基板上面１１３と垂直な平面に対して、下側半導体層２１０の外側に向かって傾斜した形状を有している。
そして、図４（ｂ）に示すように、下側半導体層２１０は、第１方向ｘに沿って、第２下側半導体側面２１２と下側半導体上面２１３との境界部（すなわち第２直線部２３２）に向かうにつれて、厚みが薄くなっている。
そして、図４（ｂ）に示すように、下側半導体層２１０は、第１方向ｘに沿って、第２下側半導体側面２１２と下側半導体上面２１３との境界部（すなわち第２直線部２３２）に向かうにつれて、厚みが薄くなっている。
続いて、下側半導体層２１０における接続部２３３および接続側面２３５の構成について説明する。図５は、図２におけるＶ−Ｖ断面図であり、接続部２３３および接続側面２３５を通過するように切断した半導体発光素子１の縦断面図である。図６は、本実施の形態が適用される下側半導体層２１０の接続部２３３および接続側面２３５の周辺の構造を説明するための図であって、図６（ａ）は、図５におけるＶＩＡ部の拡大図であり、図６（ｂ）は、図６（ａ）の下側半導体層２１０をＶＩＢ方向から見た図である。
ここで、図６（ｂ）では、下側半導体底面２１４を下側半導体上面２１３に対して投影して記載しており、下側半導体上面２１３に投影した下側半導体底面２１４を一点鎖線で示している。なお、図６（ｂ）においては、基板１００および上側半導体層２５０の記載を省略している。
ここで、図６（ｂ）では、下側半導体底面２１４を下側半導体上面２１３に対して投影して記載しており、下側半導体上面２１３に投影した下側半導体底面２１４を一点鎖線で示している。なお、図６（ｂ）においては、基板１００および上側半導体層２５０の記載を省略している。
下側半導体層２１０の接続側面２３５は、図５および図６（ａ）に示すように、下側半導体上面２１３の接続部２３３から基板１００側に向かって延びる垂直部２３５ａと、垂直部２３５ａに対して傾斜し且つ垂直部２３５ａの下方から基板上面１１３に向かって延びる傾斜部２３５ｂとを有している。なお、垂直部２３５ａは第３方向ｚに沿って設けられており、また、垂直部２３５ａと傾斜部２３５ｂとがなす角は、鈍角となっている。
また、図６（ａ）に示すように、接続側面２３５の垂直部２３５ａと下側半導体上面２１３とがなす角度をθ３ａとすると、本実施の形態では、θ３ａは略９０°となっている。
さらに、接続側面２３５の傾斜部２３５ｂと下側半導体底面２１４とがなす角度をθ３ｂとすると、θ３ｂは鈍角である（θ３ｂ＞９０°）。なお、本実施の形態では、θ３ｂは、θ１ｂおよびθ２ｂよりも大きい（θ３ｂ＞θ１ｂ、θ３ｂ＞θ２ｂ）。
そして、図５に示すように、傾斜部２３５ｂは、基板上面１１３と垂直な平面に対して傾斜した形状を有している。また、傾斜部２３５ｂは、下側半導体底面２１４側から垂直部２３５ａ側に向かうにつれて、垂直部２３５ａに倣って徐々に形状が変化している。
さらに、接続側面２３５の傾斜部２３５ｂと下側半導体底面２１４とがなす角度をθ３ｂとすると、θ３ｂは鈍角である（θ３ｂ＞９０°）。なお、本実施の形態では、θ３ｂは、θ１ｂおよびθ２ｂよりも大きい（θ３ｂ＞θ１ｂ、θ３ｂ＞θ２ｂ）。
そして、図５に示すように、傾斜部２３５ｂは、基板上面１１３と垂直な平面に対して傾斜した形状を有している。また、傾斜部２３５ｂは、下側半導体底面２１４側から垂直部２３５ａ側に向かうにつれて、垂直部２３５ａに倣って徐々に形状が変化している。
ここで、本実施の形態の下側半導体層２１０は、接続側面２３５が垂直部２３５ａと傾斜部２３５ｂとを有することで、接続側面２３５の近傍において第３方向ｚに沿って厚みを有している。具体的には、図６（ａ）に示すように、本実施の形態の接続側面２３５では、垂直部２３５ａの高さがＨ（＞０）となっており、これにより、下側半導体層２１０の接続部２３３における厚みがＨとなっている。
また、上述したように、下側半導体上面２１３の接続部２３３は、下側半導体上面２１３をｎ電極４００が形成される側から見た場合に、円弧形状を有している。
そして、図６（ｂ）に示すように、下側半導体上面２１３をｎ電極４００が形成される側から第３方向ｚに沿って見た場合に、接続部２３３は、第１直線部２３１の延長線と第２直線部２３２の延長線とが交差する交点よりも内側に位置している。これにより、接続部２３３は、第３方向ｚに沿って見た場合に、第１直線部２３１および第１直線部２３１の延長線と、第２直線部２３２および第２直線部２３２の延長線とに囲まれる長方形の内側に位置することになる（図２も参照）。
そして、図６（ｂ）に示すように、下側半導体上面２１３をｎ電極４００が形成される側から第３方向ｚに沿って見た場合に、接続部２３３は、第１直線部２３１の延長線と第２直線部２３２の延長線とが交差する交点よりも内側に位置している。これにより、接続部２３３は、第３方向ｚに沿って見た場合に、第１直線部２３１および第１直線部２３１の延長線と、第２直線部２３２および第２直線部２３２の延長線とに囲まれる長方形の内側に位置することになる（図２も参照）。
ここで、従来、下側半導体層２１０の第１下側半導体側面２１１および第２下側半導体側面２１２が基板上面１１３と垂直な方向に対して傾斜した構造を有する半導体発光素子１では、衝撃により下側半導体層２１０等が割れやすい傾向があった。図６（ａ）（ｂ）には、このような傾斜構造を有する従来の半導体発光素子１における下側半導体層２１０の外縁の一例を、破線で示している。
第１下側半導体側面２１１および第２下側半導体側面２１２が基板上面１１３と垂直な方向に対して傾斜した構造を有する従来の半導体発光素子１では、下側半導体層２１０における下側半導体上面２１３の周縁が略長方形の形状を有している。すなわち、従来の半導体発光素子１における下側半導体上面２１３は、図６（ｂ）にて破線で示すように、接続部２３３を有しておらず、第１直線部２３１と第２直線部２３２とが交わっている。すなわち、従来の半導体発光素子１では、下側半導体上面２１３と第１下側半導体側面２１１と第２下側半導体側面２１２とが直接交わっており、下側半導体上面２１３と第１下側半導体側面２１１と第２下側半導体側面２１２との境界部には、下側半導体層２１０の外側に向けて尖った角（以下、尖端部と呼ぶ）が形成されている。
第１下側半導体側面２１１および第２下側半導体側面２１２が基板上面１１３と垂直な方向に対して傾斜した構造を有する従来の半導体発光素子１では、下側半導体層２１０における下側半導体上面２１３の周縁が略長方形の形状を有している。すなわち、従来の半導体発光素子１における下側半導体上面２１３は、図６（ｂ）にて破線で示すように、接続部２３３を有しておらず、第１直線部２３１と第２直線部２３２とが交わっている。すなわち、従来の半導体発光素子１では、下側半導体上面２１３と第１下側半導体側面２１１と第２下側半導体側面２１２とが直接交わっており、下側半導体上面２１３と第１下側半導体側面２１１と第２下側半導体側面２１２との境界部には、下側半導体層２１０の外側に向けて尖った角（以下、尖端部と呼ぶ）が形成されている。
そして、下側半導体層２１０の側面（第１下側半導体側面２１１、第２下側半導体側面２１２）は、下側半導体上面２１３および下側半導体底面２１４に対して傾斜して設けられているため、下側半導体上面２１３と第１下側半導体側面２１１と第２下側半導体側面２１２との境界に位置する尖端部では、図６（ａ）にて破線で示すように、下側半導体層２１０の中央部から外側に向かうにつれて厚みが薄くなっている。これにより、従来の半導体発光素子１では、下側半導体層２１０の尖端部は、他の領域と比較して強度が低い。
また、従来の半導体発光素子１では、下側半導体層２１０の尖端部が他の部分と比較して突出しているため、例えば半導体発光素子１の製造時や半導体発光素子１をランプに適用する場合等の作業時において、この下側半導体層２１０の尖端部が他の部材等にぶつかりやすい。
ここで、一般に、尖った形状を有する部材において、その尖った部分に対して外部からの力を受けた場合には、力が分散しにくく、尖った部分に力が集中しやすい傾向がある。例えば従来の半導体発光素子１では、下側半導体層２１０が他の部材等にぶつかって、下側半導体層２１０に対して外部から力が付加された場合には、その力は下側半導体層２１０の尖端部に集中しやすい。
そして、従来の半導体発光素子１では、上述したように下側半導体層２１０の尖端部の厚みが薄いため、外部から付加された力が集中した場合には、下側半導体層２１０が尖端部にて欠けやすくなる懸念がある。
ここで、一般に、尖った形状を有する部材において、その尖った部分に対して外部からの力を受けた場合には、力が分散しにくく、尖った部分に力が集中しやすい傾向がある。例えば従来の半導体発光素子１では、下側半導体層２１０が他の部材等にぶつかって、下側半導体層２１０に対して外部から力が付加された場合には、その力は下側半導体層２１０の尖端部に集中しやすい。
そして、従来の半導体発光素子１では、上述したように下側半導体層２１０の尖端部の厚みが薄いため、外部から付加された力が集中した場合には、下側半導体層２１０が尖端部にて欠けやすくなる懸念がある。
これに対し、本実施の形態の半導体発光素子１では、下側半導体層２１０において、第１下側半導体側面２１１と第２下側半導体側面２１２との間に、接続側面２３５が形成されている。また、本実施の形態の半導体発光素子１では、下側半導体層２１０を第３方向ｚから見た場合に、下側半導体上面２１３の上面周縁２３０において第１直線部２３１と第２直線部２３２との間には、接続側面２３５と下側半導体上面２１３との境界である接続部２３３が形成されている。そして、接続部２３３は、第３方向ｚから見た場合に、第１直線部２３１および第１直線部２３１の延長線と、第２直線部２３２および第２直線部２３２の延長線とにより囲まれる長方形の内側に位置している。
すなわち、本実施の形態の半導体発光素子１では、下側半導体層２１０において、下側半導体上面２１３と第１下側半導体側面２１１と第２下側半導体側面２１２とが直接交わっておらず、従来例のような尖端部が形成されていない。
すなわち、本実施の形態の半導体発光素子１では、下側半導体層２１０において、下側半導体上面２１３と第１下側半導体側面２１１と第２下側半導体側面２１２とが直接交わっておらず、従来例のような尖端部が形成されていない。
これにより、本実施の形態では、尖端部を有する従来の半導体発光素子１と比較して、下側半導体層２１０の突出量が小さくなっている。その結果、本実施の形態の半導体発光素子１では、下側半導体層２１０が、他の半導体発光素子１や他の部材にぶつかるのを抑制することができる。そして、本実施の形態の半導体発光素子１では、下側半導体層２１０が他の部材等にぶつかるのを抑制することで、本構成を採用しない場合と比較して、積層半導体層２００（下側半導体層２１０）の割れや欠けの発生を抑制することが可能になる。
また、本実施の形態の半導体発光素子１では、下側半導体上面２１３の接続部２３３は、第３方向ｚから見た場合に、円弧形状を有している。すなわち、接続部２３３は、尖った形状を有する場合と比較して、力が分散しやすい形状を有している。これにより、本実施の形態では、例えば下側半導体上面２１３を介して外部から力が付加された場合に、本構成を採用しない場合と比較して、下側半導体層２１０における力の集中を抑制できる。その結果、本実施の形態の半導体発光素子１では、下側半導体層２１０の接続部２３３が他の半導体発光素子１や他の部材とぶつかってしまった場合であっても、本構成を採用しない場合と比較して、積層半導体層２００（下側半導体層２１０）の割れや欠けの発生を抑制することが可能になる。
さらに、上述したように、本実施の形態の半導体発光素子１では、下側半導体層２１０は、接続部２３３において厚さがＨ（＞０）となっている。すなわち、本実施の形態の下側半導体層２１０は、上述したように第１直線部２３１および第２直線部２３２において厚みを有していないのに対し、接続部２３３では厚みを有している。
これにより、例えば従来例のように尖端部において下側半導体層２１０が厚さを有さない場合と比較して、下側半導体層２１０の強度を高めることが可能になる。これにより、本構成を採用しない場合と比較して、半導体発光素子１において下側半導体層２１０の割れや欠けの発生をより抑制することが可能になる。
これにより、例えば従来例のように尖端部において下側半導体層２１０が厚さを有さない場合と比較して、下側半導体層２１０の強度を高めることが可能になる。これにより、本構成を採用しない場合と比較して、半導体発光素子１において下側半導体層２１０の割れや欠けの発生をより抑制することが可能になる。
なお、下側半導体層２１０における接続側面２３５と下側半導体上面２１３との境界における厚さ（接続側面２３５における垂直部２３５ａの高さ）Ｈは、下側半導体層２１０の厚さ（すなわち、下側半導体上面２１３と下側半導体底面２１４との第３方向ｚに沿った距離）の１／２以下とすることが好ましい。
垂直部２３５ａの高さをこのような範囲に設定することで、例えば高さＨが下側半導体層２１０の厚さの１／２よりも大きい場合と比較して、傾斜部２３５ｂの面積が大きくなる。これにより、本構成を採用しない場合と比較して、半導体発光素子１（図１参照）の発光層２０４（図３等参照）から出力された光が、傾斜部２３５ｂを介して半導体発光素子１の外部へと取り出されやすくなり、半導体発光素子１の出力の低下を抑制することが可能になる。
垂直部２３５ａの高さをこのような範囲に設定することで、例えば高さＨが下側半導体層２１０の厚さの１／２よりも大きい場合と比較して、傾斜部２３５ｂの面積が大きくなる。これにより、本構成を採用しない場合と比較して、半導体発光素子１（図１参照）の発光層２０４（図３等参照）から出力された光が、傾斜部２３５ｂを介して半導体発光素子１の外部へと取り出されやすくなり、半導体発光素子１の出力の低下を抑制することが可能になる。
ここで、本実施の形態の半導体発光素子１において、図６（ｂ）に示すように、下側半導体上面２１３に投影した下側半導体底面２１４の底面周縁２４０（図２参照）における第２直線部２４２と、上面周縁２３０（図２参照）における第２直線部２３２との最短距離をＸとする。同様に、下側半導体上面２１３に投影した底面周縁２４０における第１直線部２４１と、上面周縁２３０における第１直線部２３１との最短距離をＹとする。
また、図６（ｂ）に示すように、底面周縁２４０における第１直線部２４１と第２直線部２４２との交点から、上面周縁２３０における接続部２３３の中央部までの距離をＬとする。なお、接続部２３３の中央部とは、この例では、底面周縁２４０の第１直線部２４１と第２直線部２４２との交点から、上面周縁２３０の第１直線部２３１の延長線と第２直線部２３２の延長線との交点へと延びる直線（すなわち、第１直線部２３１の延長線と第２直線部２３２の延長線との交点と、底面周縁２４０との最短距離を結ぶ直線）が、接続部２３３と交差する点をいう。
本実施の形態では、距離Ｌは、以下の式で表される範囲とすることが好ましい。
Ｌ２＝Ａ×（Ｘ２＋Ｙ２） ０＜Ａ≦０．９５ …（１）
また、図６（ｂ）に示すように、底面周縁２４０における第１直線部２４１と第２直線部２４２との交点から、上面周縁２３０における接続部２３３の中央部までの距離をＬとする。なお、接続部２３３の中央部とは、この例では、底面周縁２４０の第１直線部２４１と第２直線部２４２との交点から、上面周縁２３０の第１直線部２３１の延長線と第２直線部２３２の延長線との交点へと延びる直線（すなわち、第１直線部２３１の延長線と第２直線部２３２の延長線との交点と、底面周縁２４０との最短距離を結ぶ直線）が、接続部２３３と交差する点をいう。
本実施の形態では、距離Ｌは、以下の式で表される範囲とすることが好ましい。
Ｌ２＝Ａ×（Ｘ２＋Ｙ２） ０＜Ａ≦０．９５ …（１）
距離Ｌを式（１）で表される範囲とすることで、本構成を採用しない場合と比較して、接続部２３３および接続側面２３５における下側半導体層２１０の突出量を少なくすることができる。ここで、下側半導体層２１０の突出量が大きい場合、上述したように、下側半導体層２１０が力を受けた場合に、突出した部分に力が集中しやすく、下側半導体層２１０が破損しやすくなる傾向がある。
したがって、本実施の形態のように下側半導体層２１０の突出量を小さくすることで、本構成を採用しない場合と比較して、下側半導体層２１０の欠け・割れ等の発生を抑制することが可能になる。
したがって、本実施の形態のように下側半導体層２１０の突出量を小さくすることで、本構成を採用しない場合と比較して、下側半導体層２１０の欠け・割れ等の発生を抑制することが可能になる。
なお、本実施の形態の半導体発光素子１では、上述したように、下側半導体層２１０の第１下側半導体側面２１１および第２下側半導体側面２１２は、下側半導体上面２１３および下側半導体底面２１４に対して傾斜して設けられている。これにより、下側半導体層２１０は、第１下側半導体側面２１１と下側半導体上面２１３との境界部（第１直線部２３１）、第２下側半導体側面２１２と下側半導体上面２１３との境界部（第２直線部２３２）において厚みが薄くなり、縦断面において尖った形状を有している（図４（ａ）（ｂ）参照）。
しかし、第１直線部２３１および第２直線部２３２は、下側半導体上面２１３と垂直な方向から見た場合に略直線状の形状を有している。したがって、例えば下側半導体上面２１３を介して下側半導体層２１０の第１直線部２３１または第２直線部２３２近傍に外部から力が付加された場合であっても、第１直線部２３１または第２直線部２３２において力が集中しにくい。
したがって、下側半導体層２１０が、第１直線部２３１および第２直線部２３２において縦断面にて尖った形状を有している場合であっても、下側半導体層２１０における欠け・割れ等は発生しにくい。
したがって、下側半導体層２１０が、第１直線部２３１および第２直線部２３２において縦断面にて尖った形状を有している場合であっても、下側半導体層２１０における欠け・割れ等は発生しにくい。
なお、本実施の形態では、接続部２３３を第３方向ｚから見た場合の形状を円弧形状としたが、接続部２３３の形状はこれに限られない。上述したように、接続部２３３は、第１直線部２３１の延長線と第２直線部２３２の延長線との交点より内側に位置するのであれば、第３方向ｚから見た接続部２３３の形状は、直線形状、曲線形状、折れ線形状等またはこれらの組み合わせ等であっても構わない。
また、上述した第１直線部２３１および第２直線部２３２等は、厳密に完全な直線形状をなす必要はなく、一部に曲がった部分や凸凹が形成されていても、全体として実質的に直線に近似できる形態をなしていればよい。
また、上述した第１直線部２３１および第２直線部２３２等は、厳密に完全な直線形状をなす必要はなく、一部に曲がった部分や凸凹が形成されていても、全体として実質的に直線に近似できる形態をなしていればよい。
また、本実施の形態では、半導体発光素子１が略直方体状の形状を有し、半導体発光素子１をｐ電極３５０およびｎ電極４００が形成された側から見た形状が略長方形である例について説明したが、半導体発光素子１の形状はこれに限られない。
例えば、下側半導体層２１０が上述のような接続部２３３および接続側面２３５を有していれば、半導体発光素子１をｐ電極３５０およびｎ電極４００が形成された側から見た形状が正方形や平行四辺形に近似した形状であってもよく、また四角形以外の多角形（三角形や六角形等）に近似した形状であってもよい。
例えば、下側半導体層２１０が上述のような接続部２３３および接続側面２３５を有していれば、半導体発光素子１をｐ電極３５０およびｎ電極４００が形成された側から見た形状が正方形や平行四辺形に近似した形状であってもよく、また四角形以外の多角形（三角形や六角形等）に近似した形状であってもよい。
（半導体発光素子の製造方法）
続いて、本実施の形態の半導体発光素子１の製造方法について説明する。なお、本実施の形態では、ウエハ状の基板１００に積層半導体層２００を積層するとともに、積層半導体層２００上に複数の、透明導電層３００、ｐ電極３５０およびｎ電極４００等をそれぞれ形成し、これを分割することで、複数の半導体発光素子１を得る。図７は、本実施の形態が適用される半導体発光素子１の製造方法の一例を示すフローチャートである。
続いて、本実施の形態の半導体発光素子１の製造方法について説明する。なお、本実施の形態では、ウエハ状の基板１００に積層半導体層２００を積層するとともに、積層半導体層２００上に複数の、透明導電層３００、ｐ電極３５０およびｎ電極４００等をそれぞれ形成し、これを分割することで、複数の半導体発光素子１を得る。図７は、本実施の形態が適用される半導体発光素子１の製造方法の一例を示すフローチャートである。
この例では、まず、ウエハ状の基板１００に積層半導体層２００を積層して、ウエハ状の半導体積層基板２０（後述する図８参照）を形成する半導体積層工程を実行する（ステップ１０１）。
次に、ステップ１０１で形成された半導体積層基板２０の積層半導体層２００上に、ＳｉＯ２等から構成されるマスク５１（後述する図８参照）を形成するマスク形成工程を実行する（ステップ１０２）。
次いで、ステップ１０２にてマスク５１が形成された半導体積層基板２０の積層半導体層２００上に透明導電層３００を形成する透明導電層形成工程を実行する（ステップ１０３）。
続いて、ステップ１０３にて透明導電層３００が形成された半導体積層基板２０の積層半導体層２００上および透明導電層３００上にレジスト６１（後述する図９参照）を形成するレジスト形成工程を実行する（ステップ１０４）。
次に、ステップ１０４にてレジスト６１が形成された半導体積層基板２０に対して、積層半導体層２００の一部をエッチングによって除去することで、複数の第１溝部７１および複数の第２溝部７２（ともに、後述する図１０参照）等を形成する第１エッチング工程を実行する（ステップ１０５）。
なお、本実施の形態では、ステップ１０２のマスク形成工程、ステップ１０４のレジスト形成工程およびステップ１０５の第１エッチング工程が半導体除去工程に対応している。
次に、ステップ１０１で形成された半導体積層基板２０の積層半導体層２００上に、ＳｉＯ２等から構成されるマスク５１（後述する図８参照）を形成するマスク形成工程を実行する（ステップ１０２）。
次いで、ステップ１０２にてマスク５１が形成された半導体積層基板２０の積層半導体層２００上に透明導電層３００を形成する透明導電層形成工程を実行する（ステップ１０３）。
続いて、ステップ１０３にて透明導電層３００が形成された半導体積層基板２０の積層半導体層２００上および透明導電層３００上にレジスト６１（後述する図９参照）を形成するレジスト形成工程を実行する（ステップ１０４）。
次に、ステップ１０４にてレジスト６１が形成された半導体積層基板２０に対して、積層半導体層２００の一部をエッチングによって除去することで、複数の第１溝部７１および複数の第２溝部７２（ともに、後述する図１０参照）等を形成する第１エッチング工程を実行する（ステップ１０５）。
なお、本実施の形態では、ステップ１０２のマスク形成工程、ステップ１０４のレジスト形成工程およびステップ１０５の第１エッチング工程が半導体除去工程に対応している。
次いで、ステップ１０５にて積層半導体層２００の一部が除去された半導体積層基板２０の積層半導体層２００上および透明導電層３００上に、それぞれｎ電極４００およびｐ電極３５０を形成するとともに、積層半導体層２００上および透明導電層３００上に保護膜５００を形成する電極形成工程を実行する（ステップ１０６）。
続いて、ステップ１０６にてｎ電極４００、ｐ電極３５０および保護膜５００が形成された半導体積層基板２０に対して、ｎ電極４００およびｐ電極３５０が形成された半導体積層基板２０の表面側から第１方向ｘおよび第２方向ｙに沿ってレーザ光を照射して、第１照射ライン８１および第２照射ライン８２（ともに、後述する図１１参照）を形成する表面レーザ工程を実行する（ステップ１０７）。
次に、ステップ１０７にて第１照射ライン８１および第２照射ライン８２が形成された半導体積層基板２０に対して、ウェットエッチング工程の一例としての第２エッチング工程を実行する（ステップ１０８）。
次いで、ステップ１０８にてウェットエッチングが施された半導体積層基板２０を、第１照射ライン８１および第２照射ライン８２に沿って分割することで、個片化した複数の半導体発光素子１（図１参照）を得る分割工程を実行する（ステップ１０９）。
本実施の形態では、ステップ１０７の表面レーザ工程が分割溝形成工程に対応し、ステップ１０８の第２エッチング工程がウェットエッチング工程に対応している。
続いて、ステップ１０６にてｎ電極４００、ｐ電極３５０および保護膜５００が形成された半導体積層基板２０に対して、ｎ電極４００およびｐ電極３５０が形成された半導体積層基板２０の表面側から第１方向ｘおよび第２方向ｙに沿ってレーザ光を照射して、第１照射ライン８１および第２照射ライン８２（ともに、後述する図１１参照）を形成する表面レーザ工程を実行する（ステップ１０７）。
次に、ステップ１０７にて第１照射ライン８１および第２照射ライン８２が形成された半導体積層基板２０に対して、ウェットエッチング工程の一例としての第２エッチング工程を実行する（ステップ１０８）。
次いで、ステップ１０８にてウェットエッチングが施された半導体積層基板２０を、第１照射ライン８１および第２照射ライン８２に沿って分割することで、個片化した複数の半導体発光素子１（図１参照）を得る分割工程を実行する（ステップ１０９）。
本実施の形態では、ステップ１０７の表面レーザ工程が分割溝形成工程に対応し、ステップ１０８の第２エッチング工程がウェットエッチング工程に対応している。
続いて、上述した各ステップの工程について順に説明する。
（半導体積層工程）
ステップ１０１の半導体積層工程では、まず、例えばＣ面を主面とするサファイア単結晶からなるウエハ状の基板１００（図１参照）を用意し、表面加工を施す。表面加工としては、例えば、ウェットエッチングやドライエッチング、スパッタ法等を用いることで、ウエハ状の基板１００における基板上面１１３（図１参照）に、複数の凸部１１３ａ（図３参照）を形成する。
（半導体積層工程）
ステップ１０１の半導体積層工程では、まず、例えばＣ面を主面とするサファイア単結晶からなるウエハ状の基板１００（図１参照）を用意し、表面加工を施す。表面加工としては、例えば、ウェットエッチングやドライエッチング、スパッタ法等を用いることで、ウエハ状の基板１００における基板上面１１３（図１参照）に、複数の凸部１１３ａ（図３参照）を形成する。
次に、表面加工を施したウエハ状の基板１００に対して、スパッタ法等により、ＡｌＮからなる中間層２０１（図３参照）を形成する。なお、中間層２０１は、スパッタ法だけでなく、ＭＯＣＶＤ法で形成することもできる。
続いて、中間層２０１を形成したウエハ状の基板１００に対して、ＩＩＩ族窒化物からなる下地層２０２、ｎ型半導体層２０３（ｎコンタクト層２０３ａ、ｎクラッド層２０３ｂ）、発光層２０４およびｐ型半導体層２０５（ｐクラッド層２０５ａ、ｐコンタクト層２０５ｂ）を順に積層し、ウエハ状の基板１００上に積層半導体層２００が積層された半導体積層基板２０（後述する図８参照）を形成する（図３参照）。
これらの層の積層方法としては、ＭＯＣＶＤ法（有機金属化学気相成長法）、ＨＶＰＥ法（ハイドライド気相成長法）、ＭＢＥ法（分子線エピタキシー法）、スパッタ法等の方法を使用することができる。特に好ましい積層方法として、膜厚制御性、量産性の観点から、ＭＯＣＶＤ法が挙げられる。
これらの層の積層方法としては、ＭＯＣＶＤ法（有機金属化学気相成長法）、ＨＶＰＥ法（ハイドライド気相成長法）、ＭＢＥ法（分子線エピタキシー法）、スパッタ法等の方法を使用することができる。特に好ましい積層方法として、膜厚制御性、量産性の観点から、ＭＯＣＶＤ法が挙げられる。
ここで、本実施の形態においては、基板１００の基板上面１１３に、複数の凸部１１３ａが形成されている。このような基板１００の基板上面１１３に、ＡｌＮからなる中間層２０１やＧａＮ等のＩＩＩ族窒化物半導体層からなる下地層２０２およびｎコンタクト層２０３ａ等を積層させると、まず、基板上面１１３に垂直な方向に向かって延びる島状の結晶が複数形成される。そして、更に積層を続けると、ＩＩＩ族窒化物は基板上面１１３に垂直な方向に向かって成長するとともに、複数の島状の結晶が互いに繋がり、やがて平坦な結晶成長面が得られることになる。
したがって、本実施の形態の下側半導体層２１０における中間層２０１、下地層２０２およびｎコンタクト層２０３ａ等は、それぞれ、下側半導体底面２１４側から下側半導体上面２１３側に向かって、徐々にＩＩＩ族窒化物の結晶性が良くなるように形成される。
これにより、下側半導体層２１０全体としても、下側半導体底面２１４側から下側半導体上面２１３側に向かって、徐々にＩＩＩ族窒化物の結晶性が良くなるように形成されることになる。
したがって、本実施の形態の下側半導体層２１０における中間層２０１、下地層２０２およびｎコンタクト層２０３ａ等は、それぞれ、下側半導体底面２１４側から下側半導体上面２１３側に向かって、徐々にＩＩＩ族窒化物の結晶性が良くなるように形成される。
これにより、下側半導体層２１０全体としても、下側半導体底面２１４側から下側半導体上面２１３側に向かって、徐々にＩＩＩ族窒化物の結晶性が良くなるように形成されることになる。
さらに、本実施の形態において、ＭＯＣＶＤ法により積層半導体層２００をサファイアからなる基板１００上に積層した場合には、積層半導体層２００を構成するＩＩＩ族窒化物は、Ｎ極性面である（０００−１）面が基板１００の基板上面１１３側を向き、ＩＩＩ族元素の極性面（例えばＧａ極性面）である（０００１）面が上側半導体層２５０の上側半導体上面２５３側を向くようにして結晶が成長する。
（マスク形成工程）
続いて、ステップ１０２のマスク形成工程について説明する。
図８は、マスク形成工程を実行することにより得られたマスク５１形成後の半導体積層基板２０を示した図である。図８（ａ）は、マスク５１形成後の半導体積層基板２０を、マスク５１が形成された側から見た上面図であり、図８（ｂ）は、図８（ａ）の一部を拡大した拡大上面図であり、図８（ｃ）は、図８（ｂ）のＶＩＩＩＣ−ＶＩＩＩＣ断面図である。
続いて、ステップ１０２のマスク形成工程について説明する。
図８は、マスク形成工程を実行することにより得られたマスク５１形成後の半導体積層基板２０を示した図である。図８（ａ）は、マスク５１形成後の半導体積層基板２０を、マスク５１が形成された側から見た上面図であり、図８（ｂ）は、図８（ａ）の一部を拡大した拡大上面図であり、図８（ｃ）は、図８（ｂ）のＶＩＩＩＣ−ＶＩＩＩＣ断面図である。
ステップ１０２のマスク形成工程では、ステップ１０１の半導体積層工程にて得られた半導体積層基板２０の積層半導体層２００上に、除去抑制層の一例としてのマスク５１を形成する。
マスク５１は、半導体積層基板２０から形成される複数の半導体発光素子１（図１参照）の形成予定位置（以下、素子形成予定位置と呼ぶ）に対応して、積層半導体層２００上の一部の領域に積層される。
マスク５１は、半導体積層基板２０から形成される複数の半導体発光素子１（図１参照）の形成予定位置（以下、素子形成予定位置と呼ぶ）に対応して、積層半導体層２００上の一部の領域に積層される。
本実施の形態では、半導体積層基板２０に対して、半導体積層基板２０から形成される複数の半導体発光素子１（図１参照）の形成予定位置（以下、素子形成予定位置と呼ぶ）をマトリクス状に設定している。
マスク５１は、素子形成予定位置の周囲を囲むように、第１方向ｘおよび第２方向ｙに沿って設けられている。そして、マスク５１には、それぞれの素子形成予定位置に対応して設けられた複数の第１の孔５２が形成されている。また、マスク５１には、それぞれの素子形成予定位置の四隅であって、隣接する４つの素子形成予定位置の中心に、第２の孔５３が形成されている。
図８（ａ）に示すように、それぞれの第１の孔５２および第２の孔５３からは、積層半導体層２００が露出している。なお、素子形成予定位置のうち半導体露出面２１３ａ（図１参照）に対応する領域には、マスク５１が形成されており、積層半導体層２００は露出していない。
マスク５１は、素子形成予定位置の周囲を囲むように、第１方向ｘおよび第２方向ｙに沿って設けられている。そして、マスク５１には、それぞれの素子形成予定位置に対応して設けられた複数の第１の孔５２が形成されている。また、マスク５１には、それぞれの素子形成予定位置の四隅であって、隣接する４つの素子形成予定位置の中心に、第２の孔５３が形成されている。
図８（ａ）に示すように、それぞれの第１の孔５２および第２の孔５３からは、積層半導体層２００が露出している。なお、素子形成予定位置のうち半導体露出面２１３ａ（図１参照）に対応する領域には、マスク５１が形成されており、積層半導体層２００は露出していない。
それぞれの第１の孔５２は、図８（ａ）（ｂ）に示すように、第３方向ｚから見た場合に、長方形に近似した形状を有している。
それぞれの第２の孔５３は、図８（ａ）（ｂ）に示すように、素子形成予定位置における四隅がそれぞれ円弧状となるように、中心角が９０度の円弧における外周側が４つ向き合った形状となっている。これにより、それぞれの素子形成予定位置の四隅に、第１方向ｘおよび第２方向ｙに十字状に延びた形状（以下、十字型と呼ぶことがある）の第２の孔５３が形成されている。
それぞれの第２の孔５３は、図８（ａ）（ｂ）に示すように、素子形成予定位置における四隅がそれぞれ円弧状となるように、中心角が９０度の円弧における外周側が４つ向き合った形状となっている。これにより、それぞれの素子形成予定位置の四隅に、第１方向ｘおよび第２方向ｙに十字状に延びた形状（以下、十字型と呼ぶことがある）の第２の孔５３が形成されている。
マスク５１は、後述するステップ１０５の第１エッチング工程においてエッチング処理により積層半導体層２００の一部を除去する際に、除去される積層半導体層２００の厚さ等を調整するために用いられる。なお、詳細については後段にて説明するが、ステップ１０５の第１エッチング工程では、例えばウェットエッチングおよびドライエッチング等のエッチング法により積層半導体層２００の除去が行われる。
本実施の形態のマスク５１としては、ステップ１０５の第１エッチング工程においてエッチングに用いられる酸等のエッチング液やエッチングガスによって、積層半導体層２００とともに除去が可能な材質を用いることが好ましい。このようなマスク５１に用いられる材質としては、例えば、ＳｉＯ２等が挙げられるがこれに限定されるものではない。
本実施の形態のマスク５１としては、ステップ１０５の第１エッチング工程においてエッチングに用いられる酸等のエッチング液やエッチングガスによって、積層半導体層２００とともに除去が可能な材質を用いることが好ましい。このようなマスク５１に用いられる材質としては、例えば、ＳｉＯ２等が挙げられるがこれに限定されるものではない。
また、マスク５１の厚さは、ステップ１０５の第１エッチング工程において除去する積層半導体層２００の厚さや除去せずに残す積層半導体層２００の厚さ、エッチングに用いるエッチング液やエッチングガスの種類等に応じて設定される。マスク５１の厚さは、マスク５１としてＳｉＯ２を用いる場合には、例えば０．０１μｍ〜５μｍの範囲が好ましく、０．０５μｍ〜１μｍの範囲がより好ましい。
マスク５１の成膜は、従来公知のＣＶＤ法、蒸着法、スパッタリング法などで行うことができる。
また、マスク５１に第１の孔５２、第２の孔５３を形成して、マスク５１を上述した形状にするには、従来公知のフォトリソグラフィー法によりレジストのパターンを形成し、従来公知のエッチング法等により、レジストで覆われていない部分のマスク５１を除去する方法が使用できる。
なお、マスク５１の形成方法はこれに限られず、従来公知の方法を適宜用いることができる。
また、マスク５１に第１の孔５２、第２の孔５３を形成して、マスク５１を上述した形状にするには、従来公知のフォトリソグラフィー法によりレジストのパターンを形成し、従来公知のエッチング法等により、レジストで覆われていない部分のマスク５１を除去する方法が使用できる。
なお、マスク５１の形成方法はこれに限られず、従来公知の方法を適宜用いることができる。
（透明導電層形成工程）
次に、ステップ１０３の透明導電層形成工程について説明する。
透明導電層３００（後述する図９等参照）は、複数の素子形成予定位置のそれぞれに対応するように、ステップ１０２で形成したマスク５１における複数の第１の孔５２から露出する積層半導体層２００上に設けられる。
次に、ステップ１０３の透明導電層形成工程について説明する。
透明導電層３００（後述する図９等参照）は、複数の素子形成予定位置のそれぞれに対応するように、ステップ１０２で形成したマスク５１における複数の第１の孔５２から露出する積層半導体層２００上に設けられる。
透明導電層３００は、例えば、Ｉｎを含む酸化物からなる透光性の導電性材料を用いることができる。
そして、これらの材料を、この技術分野でよく知られた慣用の手段にて積層半導体層２００上に設けることによって、透明導電層３００を形成できる。なお、透明導電層３００を積層半導体層２００上に形成した後に、透明導電層３００の透明化や低抵抗化等を目的とした熱アニール処理を施してもよい。
そして、これらの材料を、この技術分野でよく知られた慣用の手段にて積層半導体層２００上に設けることによって、透明導電層３００を形成できる。なお、透明導電層３００を積層半導体層２００上に形成した後に、透明導電層３００の透明化や低抵抗化等を目的とした熱アニール処理を施してもよい。
（レジスト形成工程）
続いて、ステップ１０４のレジスト形成工程について説明する。
図９は、ステップ１０４のレジスト形成工程までを実行することにより得られた、透明導電層３００およびレジスト６１形成後の半導体積層基板２０を示した図である。図９（ａ）は、透明導電層３００およびレジスト６１形成後の半導体積層基板２０の一部を、透明導電層３００およびレジスト６１が形成された側から見た上面図である。また、図９（ｂ）は、図９（ａ）のＩＸＢ−ＩＸＢ断面図であり、図９（ｃ）は、図９（ａ）のＩＸＣ−ＩＸＣ断面図であり、図９（ｄ）は、図９（ａ）のＩＸＤ−ＩＸＤ断面図である。
続いて、ステップ１０４のレジスト形成工程について説明する。
図９は、ステップ１０４のレジスト形成工程までを実行することにより得られた、透明導電層３００およびレジスト６１形成後の半導体積層基板２０を示した図である。図９（ａ）は、透明導電層３００およびレジスト６１形成後の半導体積層基板２０の一部を、透明導電層３００およびレジスト６１が形成された側から見た上面図である。また、図９（ｂ）は、図９（ａ）のＩＸＢ−ＩＸＢ断面図であり、図９（ｃ）は、図９（ａ）のＩＸＣ−ＩＸＣ断面図であり、図９（ｄ）は、図９（ａ）のＩＸＤ−ＩＸＤ断面図である。
図９（ａ）〜（ｄ）に示すように、除去抑制層の他の一例としてのレジスト６１は、ステップ１０２のマスク形成工程で形成したマスク５１における第１の孔５２から露出する積層半導体層２００上、および、ステップ１０３で形成した透明導電層３００上に設けられる。なお、レジスト６１は、マスク５１上および、第２の孔５３から露出する積層半導体層２００上には設けられない。
レジスト６１としては、従来公知の材料を用いることができる。また、レジスト６１の形成方法としては、従来公知のフォトリソグラフィー法等を採用することができる。
レジスト６１としては、従来公知の材料を用いることができる。また、レジスト６１の形成方法としては、従来公知のフォトリソグラフィー法等を採用することができる。
（第１エッチング工程）
続いて、ステップ１０５の第１エッチング工程について説明する。
図１０は、ステップ１０５の第１エッチング工程を実行することにより得られた、第１溝部７１、第２溝部７２、凹部７３および半導体露出面２１３ａ形成後の半導体積層基板２０を示した図である。図１０（ａ）は、第１溝部７１および第２溝部７２形成後の半導体積層基板２０の一部を、第１溝部７１、第２溝部７２等が形成された側から見た上面図である。また、図１０（ｂ）は、図１０（ａ）のＸＢ−ＸＢ断面図であり、図１０（ｃ）は、図１０（ａ）のＸＣ−ＸＣ断面図であり、図１０（ｄ）は、図１０（ａ）のＸＤ−ＸＤ断面図である。
続いて、ステップ１０５の第１エッチング工程について説明する。
図１０は、ステップ１０５の第１エッチング工程を実行することにより得られた、第１溝部７１、第２溝部７２、凹部７３および半導体露出面２１３ａ形成後の半導体積層基板２０を示した図である。図１０（ａ）は、第１溝部７１および第２溝部７２形成後の半導体積層基板２０の一部を、第１溝部７１、第２溝部７２等が形成された側から見た上面図である。また、図１０（ｂ）は、図１０（ａ）のＸＢ−ＸＢ断面図であり、図１０（ｃ）は、図１０（ａ）のＸＣ−ＸＣ断面図であり、図１０（ｄ）は、図１０（ａ）のＸＤ−ＸＤ断面図である。
ステップ１０５の第１エッチング工程では、ステップ１０４のレジスト形成工程によりレジスト６１が形成された半導体積層基板２０に対して、積層半導体層２００の一部を除去することで、ｎコンタクト層２０３ａ（図３参照）の一部を露出させる。これにより、第１溝部７１、第２溝部７２、凹部７３および半導体露出面２１３ａを形成する。
図１０（ａ）に示すように、第１溝部７１は複数形成され、それぞれが第１方向ｘに沿って設けられる。複数の第１溝部７１は、隣接する第１溝部７１同士の間隔が等しくなるように、互いに略平行に並んでいる。同様に、第２溝部７２は複数形成され、それぞれが第２方向ｙに沿って設けられる。複数の第２溝部７２は、隣接する第２溝部７２同士の間隔が等しくなるように、互いに略平行に並んでいる。
本実施の形態では、隣接する第１溝部７１同士の間隔が、隣接する第２溝部７２同士の間隔よりも狭くなっている。
また、半導体露出面２１３ａは、複数形成される。この例では、複数の半導体露出面２１３ａは、第２方向ｙに沿って並んで配置され、それぞれが第２溝部７２と繋がって設けられている。
本実施の形態では、隣接する第１溝部７１同士の間隔が、隣接する第２溝部７２同士の間隔よりも狭くなっている。
また、半導体露出面２１３ａは、複数形成される。この例では、複数の半導体露出面２１３ａは、第２方向ｙに沿って並んで配置され、それぞれが第２溝部７２と繋がって設けられている。
図１０（ａ）〜（ｄ）に示すように、第１溝部７１および第２溝部７２が形成されることで、積層半導体層２００には、ウエハ状の基板１００の全域に亘って設けられる下側半導体層２１０と、下側半導体層２１０上に設けられ、第１溝部７１および第２溝部７２によって複数の領域に分離される上側半導体層２５０とが形成される。
図１０（ａ）に示すように、上側半導体層２５０を第３方向ｚから見た形状は、第１方向ｘに沿う方向を長辺、第２方向ｙに沿う方向を短辺とする長方形に近似している。
図１０（ａ）に示すように、上側半導体層２５０を第３方向ｚから見た形状は、第１方向ｘに沿う方向を長辺、第２方向ｙに沿う方向を短辺とする長方形に近似している。
また、図１０（ａ）に示すように、凹凸部の一例としての凹部７３は、第１溝部７１と第２溝部７２とが交差する領域に形成されている。そして、図１０（ｂ）に示すように、凹部７３は、第１溝部７１および第２溝部７２に対してさらに基板１００側に窪んで設けられており、ｎコンタクト層２０３ａ（図３参照）が露出している。
第３方向ｚから見た場合に凹部７３の壁面は、図１０（ａ）に示すように、４つの円弧が向き合った十字型の形状となっている。なお、凹部７３を構成する円弧状の壁面それぞれが、半導体積層基板２０から形成される半導体発光素子１における接続部２３３の形状に対応している。
第３方向ｚから見た場合に凹部７３の壁面は、図１０（ａ）に示すように、４つの円弧が向き合った十字型の形状となっている。なお、凹部７３を構成する円弧状の壁面それぞれが、半導体積層基板２０から形成される半導体発光素子１における接続部２３３の形状に対応している。
第１溝部７１、第２溝部７２、凹部７３および半導体露出面２１３ａを形成するために積層半導体層２００の一部を除去する方法としては、エッチング法を用いることができる。エッチング法を用いることで、例えばダイシング法やスクライブ法等の方法により積層半導体層２００を除去した場合と比較して、積層半導体層２００のうち除去しない部分が損傷するのを抑制することが可能になる。
エッチング法としては、ドライエッチングであれば、例えば、反応性イオンエッチング、イオンミリング、集束ビームエッチングおよびＥＣＲエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば、硫酸とリン酸との混酸を用いることができる。
エッチング法としては、ドライエッチングであれば、例えば、反応性イオンエッチング、イオンミリング、集束ビームエッチングおよびＥＣＲエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば、硫酸とリン酸との混酸を用いることができる。
ステップ１０５の第１エッチング工程におけるエッチングは、積層半導体層２００の上面側（基板１００とは反対側）から進行し、上面側から積層半導体層２００が除去される。
ここで、本実施の形態では、上述したステップ１０２のマスク形成工程において、積層半導体層２００上の一部の領域に、エッチングにより除去される積層半導体層２００の厚さを調整するためのマスク５１（図８、図９参照）を形成している。また、上述したステップ１０４のレジスト形成工程において、積層半導体層２００上の一部の領域および透明導電層３００上に、エッチングによる積層半導体層２００および透明導電層３００の除去を妨げるレジスト６１（図９参照）を形成している。
ここで、本実施の形態では、上述したステップ１０２のマスク形成工程において、積層半導体層２００上の一部の領域に、エッチングにより除去される積層半導体層２００の厚さを調整するためのマスク５１（図８、図９参照）を形成している。また、上述したステップ１０４のレジスト形成工程において、積層半導体層２００上の一部の領域および透明導電層３００上に、エッチングによる積層半導体層２００および透明導電層３００の除去を妨げるレジスト６１（図９参照）を形成している。
これにより、半導体積層基板２０における積層半導体層２００のうちマスク５１が形成されている領域では、まずマスク５１がエッチングにより除去された後、積層半導体層２００のエッチングが開始される。したがって、マスク５１が形成されている領域では、積層半導体層２００の一部が除去されるものの、マスク５１およびレジスト６１の双方がともに形成されていない領域（第２の孔５３（図９参照）から露出する領域）と比較して、除去される積層半導体層２００の量が少ない。
また、積層半導体層２００および透明導電層３００のうちレジスト６１が形成されている領域では、エッチングが進行せず、積層半導体層２００および透明導電層３００は除去されない。
一方、積層半導体層２００のうちマスク５１およびレジスト６１の双方がともに形成されていない領域（第２の孔５３から露出する領域）では、マスク５１およびレジスト６１に妨げられることなくエッチングが進行する。
また、積層半導体層２００および透明導電層３００のうちレジスト６１が形成されている領域では、エッチングが進行せず、積層半導体層２００および透明導電層３００は除去されない。
一方、積層半導体層２００のうちマスク５１およびレジスト６１の双方がともに形成されていない領域（第２の孔５３から露出する領域）では、マスク５１およびレジスト６１に妨げられることなくエッチングが進行する。
エッチングは、半導体積層基板２０のうちマスク５１が形成された領域において、積層半導体層２００の一部が除去されてｎコンタクト層２０３ａが露出した時点で終了することが好ましい。
これにより、半導体積層基板２０においてマスク５１を形成した領域には、エッチングによって積層半導体層２００の一部が除去されることにより、ｎコンタクト層２０３ａが露出する第１溝部７１、第２溝部７２および半導体露出面２１３ａが形成される。
また、マスク５１およびレジスト６１の双方が形成されていない領域（第２の孔５３から露出する領域）には、エッチングによって、積層半導体層２００（ｎコンタクト層２０３ａ）が第２の孔５３の形状に合わせて削られることで、ｎコンタクト層２０３ａが露出する凹部７３が形成される。なお、第２の孔５３から露出する積層半導体層２００上は、マスク５１およびレジスト６１の双方が形成されていないため、第１溝部７１、第２溝部７２および半導体露出面２１３ａよりも積層半導体層２００が多く削られることで、凹部７３は第１溝部７１および第２溝部７２に対して凹んで形成される。
さらにまた、レジスト６１が形成された積層半導体層２００上および透明導電層３００上では、積層半導体層２００および透明導電層３００は除去されずに残存する。
これにより、半導体積層基板２０においてマスク５１を形成した領域には、エッチングによって積層半導体層２００の一部が除去されることにより、ｎコンタクト層２０３ａが露出する第１溝部７１、第２溝部７２および半導体露出面２１３ａが形成される。
また、マスク５１およびレジスト６１の双方が形成されていない領域（第２の孔５３から露出する領域）には、エッチングによって、積層半導体層２００（ｎコンタクト層２０３ａ）が第２の孔５３の形状に合わせて削られることで、ｎコンタクト層２０３ａが露出する凹部７３が形成される。なお、第２の孔５３から露出する積層半導体層２００上は、マスク５１およびレジスト６１の双方が形成されていないため、第１溝部７１、第２溝部７２および半導体露出面２１３ａよりも積層半導体層２００が多く削られることで、凹部７３は第１溝部７１および第２溝部７２に対して凹んで形成される。
さらにまた、レジスト６１が形成された積層半導体層２００上および透明導電層３００上では、積層半導体層２００および透明導電層３００は除去されずに残存する。
ステップ１０５の第１エッチング工程では、以上の工程により、半導体積層基板２０において積層半導体層２００の一部が除去されることで、第１溝部７１、第２溝部７２、凹部７３および半導体露出面２１３ａが形成されるとともに、下側半導体層２１０および複数の領域に分断された上側半導体層２５０が形成される。
（電極形成工程）
続いて、ステップ１０６の電極形成工程について説明する。
ステップ１０６の電極形成工程では、各透明導電層３００上の所定の位置にｐ電極３５０（図１、後述する図１１等参照）を形成するとともに、各半導体露出面２１３ａ上にｎ電極４００（図１、後述する図１１等参照）を形成する。
ｐ電極３５０およびｎ電極４００としては、各種の組成および構造が周知であり、これら周知の組成や構造を何ら制限なく用いることができる。
また、ｐ電極３５０およびｎ電極４００を形成する手段としては、真空蒸着法やスパッタ法等、周知の方法を何ら制限なく用いることができる。
さらに、ステップ１０６の電極形成工程では、ｐ電極３５０およびｎ電極４００のそれぞれの表面における一部の領域（開口部）と第１溝部７１および第２溝部７２上とを除いて、上側半導体層２５０、透明導電層３００、ｐ電極３５０およびｎ電極４００の上面及び側面を覆うように、ＳｉＯ２等からなる保護膜５００（後述する図１１参照）を形成する。
続いて、ステップ１０６の電極形成工程について説明する。
ステップ１０６の電極形成工程では、各透明導電層３００上の所定の位置にｐ電極３５０（図１、後述する図１１等参照）を形成するとともに、各半導体露出面２１３ａ上にｎ電極４００（図１、後述する図１１等参照）を形成する。
ｐ電極３５０およびｎ電極４００としては、各種の組成および構造が周知であり、これら周知の組成や構造を何ら制限なく用いることができる。
また、ｐ電極３５０およびｎ電極４００を形成する手段としては、真空蒸着法やスパッタ法等、周知の方法を何ら制限なく用いることができる。
さらに、ステップ１０６の電極形成工程では、ｐ電極３５０およびｎ電極４００のそれぞれの表面における一部の領域（開口部）と第１溝部７１および第２溝部７２上とを除いて、上側半導体層２５０、透明導電層３００、ｐ電極３５０およびｎ電極４００の上面及び側面を覆うように、ＳｉＯ２等からなる保護膜５００（後述する図１１参照）を形成する。
（表面レーザ工程）
続いて、ステップ１０７の表面レーザ工程について説明する。
図１１は、ステップ１０６の電極形成工程およびステップ１０７の表面レーザ工程を実行することにより得られた、第１照射ライン８１および第２照射ライン８２形成後の半導体積層基板２０を示した図である。図１１（ａ）は、第１照射ライン８１および第２照射ライン８２形成後の半導体積層基板２０の一部を、第１照射ライン８１および第２照射ライン８２が形成された側から見た上面図である。また、図１１（ｂ）は、図１１（ａ）のＸＩＢ−ＸＩＢ断面図であり、図１１（ｃ）は、図１１（ａ）のＸＩＣ−ＸＩＣ断面図であり、図１１（ｄ）は、図１１（ａ）のＸＩＤ−ＸＩＤ断面図である。なお、図１１（ａ）においては、保護膜５００の記載を省略している。
続いて、ステップ１０７の表面レーザ工程について説明する。
図１１は、ステップ１０６の電極形成工程およびステップ１０７の表面レーザ工程を実行することにより得られた、第１照射ライン８１および第２照射ライン８２形成後の半導体積層基板２０を示した図である。図１１（ａ）は、第１照射ライン８１および第２照射ライン８２形成後の半導体積層基板２０の一部を、第１照射ライン８１および第２照射ライン８２が形成された側から見た上面図である。また、図１１（ｂ）は、図１１（ａ）のＸＩＢ−ＸＩＢ断面図であり、図１１（ｃ）は、図１１（ａ）のＸＩＣ−ＸＩＣ断面図であり、図１１（ｄ）は、図１１（ａ）のＸＩＤ−ＸＩＤ断面図である。なお、図１１（ａ）においては、保護膜５００の記載を省略している。
ステップ１０７の表面レーザ工程では、半導体積層基板２０に対して、ステップ１０５の第１エッチング工程にて形成された第１溝部７１および第２溝部７２に沿って積層半導体層２００側からレーザを照射し、積層半導体層２００の一部を除去することで、分割溝の一例としての第１照射ライン８１および第２照射ライン８２を形成する。
第１照射ライン８１は、図１１（ａ）に示すように、第１溝部７１に沿い且つ第１方向ｘに沿うように形成される。また、第１照射ライン８１は、図１１（ｄ）に示すように、積層半導体層２００（下側半導体層２１０）を分離するように形成されており、基板１００の内部まで到達している。
同様に、第２照射ライン８２は、図１１（ａ）に示すように、第２溝部７２に沿い且つ第２方向ｙに沿うように形成される。そして、第２照射ライン８２は、図１１（ｃ）に示すように、積層半導体層２００を分離するように形成されており、基板１００の内部まで到達している。
これにより、下側半導体層２１０は、第１照射ライン８１および第２照射ライン８２によって複数の部分に分離される。
同様に、第２照射ライン８２は、図１１（ａ）に示すように、第２溝部７２に沿い且つ第２方向ｙに沿うように形成される。そして、第２照射ライン８２は、図１１（ｃ）に示すように、積層半導体層２００を分離するように形成されており、基板１００の内部まで到達している。
これにより、下側半導体層２１０は、第１照射ライン８１および第２照射ライン８２によって複数の部分に分離される。
また、上述したように、第１溝部７１と第２溝部７２とが交差する部分には、凹部７３（図１０参照）が設けられており、第１照射ライン８１および第２照射ライン８２は、凹部７３にて交差するように設けられる。そして、図１１（ａ）に示すように、第１照射ライン８１および第２照射ライン８２により凹部７３が分離されることで、第３方向ｚから見た場合に湾曲した形状の湾曲面７４ａを有する４つの段差７４が形成される。
図１２は、ステップ１０４の表面レーザ工程終了後の下側半導体層２１０における段差７４近傍の構造を示した図である。なお、図１２では、第１照射ライン８１および第２照射ライン８２により凹部７３が分離されることで形成された複数（４つ）の段差７４のうち１つの段差７４を示している。
図１２は、ステップ１０４の表面レーザ工程終了後の下側半導体層２１０における段差７４近傍の構造を示した図である。なお、図１２では、第１照射ライン８１および第２照射ライン８２により凹部７３が分離されることで形成された複数（４つ）の段差７４のうち１つの段差７４を示している。
図１２および図１１（ａ）に示すように、ステップ１０７の表面レーザ工程にて第１照射ライン８１および第２照射ライン８２が形成された下側半導体層２１０において、上側半導体層２５０と接する下側半導体上面２１３側では、湾曲面７４ａが形成されることで、第３方向ｚから見た場合に角部分が円弧形状となった所謂角丸長方形状を有している。これに対し、下側半導体層２１０のうち基板１００と接する下側半導体底面２１４側では、第３方向ｚから見た場合に長方形形状を有している。
これにより、下側半導体層２１０では、全体として略直方体の形状を有するとともに、湾曲面７４ａによって、第３方向ｚから見た場合における四隅に、円弧形状の湾曲面７４ａを有する段差７４が形成されることになる。
これにより、下側半導体層２１０では、全体として略直方体の形状を有するとともに、湾曲面７４ａによって、第３方向ｚから見た場合における四隅に、円弧形状の湾曲面７４ａを有する段差７４が形成されることになる。
（第２エッチング工程）
続いて、ステップ１０８の第２エッチング工程について説明する。
図１３は、ステップ１０８の第２エッチング工程を実行することにより得られた半導体積層基板２０を示した図である。図１３（ａ）は、ウェットエッチング終了後の半導体積層基板２０の一部を、ｐ電極３５０およびｎ電極４００が形成された側から見た上面図である。また、図１３（ｂ）は、図１３（ａ）のＸＩＩＩＢ−ＸＩＩＩＢ断面図であり、図１３（ｃ）は、図１３（ａ）のＸＩＩＩＣ−ＸＩＩＩＣ断面図であり、図１３（ｄ）は、図１３（ａ）のＸＩＩＩＤ−ＸＩＩＩＤ断面図である。なお、図１３（ａ）においては、保護膜５００の記載を省略している。
続いて、ステップ１０８の第２エッチング工程について説明する。
図１３は、ステップ１０８の第２エッチング工程を実行することにより得られた半導体積層基板２０を示した図である。図１３（ａ）は、ウェットエッチング終了後の半導体積層基板２０の一部を、ｐ電極３５０およびｎ電極４００が形成された側から見た上面図である。また、図１３（ｂ）は、図１３（ａ）のＸＩＩＩＢ−ＸＩＩＩＢ断面図であり、図１３（ｃ）は、図１３（ａ）のＸＩＩＩＣ−ＸＩＩＩＣ断面図であり、図１３（ｄ）は、図１３（ａ）のＸＩＩＩＤ−ＸＩＩＩＤ断面図である。なお、図１３（ａ）においては、保護膜５００の記載を省略している。
ステップ１０８の第２エッチング工程では、ステップ１０７の表面レーザ工程で第１照射ライン８１および第２照射ライン８２が形成された半導体積層基板２０をウェットエッチングすることで、第１下側半導体側面２１１（図１参照）、第２下側半導体側面２１２（図２参照）および接続側面２３５（図１参照）を形成する。
ウェットエッチングは、第１照射ライン８１および第２照射ライン８２が形成された半導体積層基板２０を、保護膜５００が形成されたままの状態で、所定の温度に加熱されたオルトリン酸等のエッチング液に浸漬することで行う。
ウェットエッチングは、第１照射ライン８１および第２照射ライン８２が形成された半導体積層基板２０を、保護膜５００が形成されたままの状態で、所定の温度に加熱されたオルトリン酸等のエッチング液に浸漬することで行う。
ステップ１０７の表面レーザ工程にて第１照射ライン８１および第２照射ライン８２が形成された半導体積層基板２０をエッチング液に浸漬すると、エッチング液は、第１照射ライン８１内および第２照射ライン８２内に浸入する。第１照射ライン８１および第２照射ライン８２内においては、下側半導体層２１０が露出している。したがって、第１照射ライン８１および第２照射ライン８２に浸入したエッチング液により、露出する下側半導体層２１０が浸食される。一方、保護膜５００や、保護膜５００に覆われる透明導電層３００および上側半導体層２５０は、エッチング液によっては浸食されない。
ここで、本実施の形態においては、下側半導体層２１０は、上側半導体層２５０に面する側（下側半導体上面２１３側）と基板１００に面する側（下側半導体底面２１４側）とで、エッチング液による浸食のされやすさが異なっている。具体的には、下側半導体層２１０における下側半導体上面２１３側と比較して、下側半導体層２１０における下側半導体底面２１４側の方がエッチング液による浸食がされやすくなっている。
これは、以下の理由による。
一般に、本実施の形態の中間層２０１（図３参照）を構成するＡｌＮは、本実施の形態の下地層２０２（図３参照）およびｎコンタクト層２０３ａ（図３参照）を構成するＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ等と比較して、オルトリン酸等のエッチング液により浸食されやすい性質を有している。
また、上述したように、本実施の形態においては、下側半導体層２１０を構成する中間層２０１、下地層２０２およびｎコンタクト層２０３ａは、それぞれ基板１００に近い側から上側半導体層２５０に接する側に向かって、徐々に結晶性が良くなるように形成されている。
さらに、上述したように、本実施の形態における下側半導体層２１０を構成するＩＩＩ族窒化物半導体は、Ｎ極性面が基板１００の基板上面１１３を向くように成長する。そして一般に、ＩＩＩ族窒化物半導体をウェットエッチングする場合には、Ｎ極性面側からエッチングが進行することが知られている。
一般に、本実施の形態の中間層２０１（図３参照）を構成するＡｌＮは、本実施の形態の下地層２０２（図３参照）およびｎコンタクト層２０３ａ（図３参照）を構成するＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ等と比較して、オルトリン酸等のエッチング液により浸食されやすい性質を有している。
また、上述したように、本実施の形態においては、下側半導体層２１０を構成する中間層２０１、下地層２０２およびｎコンタクト層２０３ａは、それぞれ基板１００に近い側から上側半導体層２５０に接する側に向かって、徐々に結晶性が良くなるように形成されている。
さらに、上述したように、本実施の形態における下側半導体層２１０を構成するＩＩＩ族窒化物半導体は、Ｎ極性面が基板１００の基板上面１１３を向くように成長する。そして一般に、ＩＩＩ族窒化物半導体をウェットエッチングする場合には、Ｎ極性面側からエッチングが進行することが知られている。
以上の理由により、本実施の形態の下側半導体層２１０は、下側半導体上面２１３側と比較して、下側半導体底面２１４側のほうがエッチング液による浸食がされやすくなっている。
したがって、下側半導体層２１０のうち、段差７４を除く部分では、エッチングが進行することで、図１３（ｃ）（ｄ）に示すように、下側半導体底面２１４側の方が下側半導体上面２１３側よりも大きく削られる。そして、図１３（ｃ）（ｄ）に示すように、基板１００の基板上面１１３と垂直な方向に対して傾斜した第１下側半導体側面２１１および第２下側半導体側面２１２が形成されることになる。
したがって、下側半導体層２１０のうち、段差７４を除く部分では、エッチングが進行することで、図１３（ｃ）（ｄ）に示すように、下側半導体底面２１４側の方が下側半導体上面２１３側よりも大きく削られる。そして、図１３（ｃ）（ｄ）に示すように、基板１００の基板上面１１３と垂直な方向に対して傾斜した第１下側半導体側面２１１および第２下側半導体側面２１２が形成されることになる。
一方、下側半導体層２１０のうち段差７４が形成された領域では、上述した段差７４が形成されていない領域とはエッチングの進行の仕方が異なっている。続いて、下側半導体層２１０の段差７４におけるエッチングについて説明する。
図１４は、下側半導体層２１０の段差７４近傍におけるウェットエッチングの進行を説明するための図である。図１４（ａ）は、半導体積層基板２０における下側半導体層２１０の段差７４近傍を、下側半導体上面２１３側から見た上面図であり、図１４（ｂ）は、図１４（ａ）におけるＸＩＶＢ−ＸＩＶＢ断面図である。なお、図１４においては、上側半導体層２５０および保護膜５００の記載を省略している。
図１４は、下側半導体層２１０の段差７４近傍におけるウェットエッチングの進行を説明するための図である。図１４（ａ）は、半導体積層基板２０における下側半導体層２１０の段差７４近傍を、下側半導体上面２１３側から見た上面図であり、図１４（ｂ）は、図１４（ａ）におけるＸＩＶＢ−ＸＩＶＢ断面図である。なお、図１４においては、上側半導体層２５０および保護膜５００の記載を省略している。
ここで、第１照射ライン８１と第２照射ライン８２とにより囲まれる領域に位置する下側半導体層２１０において、段差７４における湾曲面７４ａのように、基板上面１１３と垂直な方向（第３方向ｚ）に延びる面が存在する場合、湾曲面７４ａよりも内側（第１照射ライン８１および第２照射ライン８２から離れる側）では、ウェットエッチングによって湾曲面７４ａの形状に依存した積層半導体層２００（下側半導体層２１０）の除去が行われる。
したがって、本実施の形態の第２エッチング工程にて施されるウェットエッチングでは、下側半導体層２１０は、図１４（ａ）に示すように、段差７４における湾曲面７４ａの形状を維持した状態で、下側半導体層２１０の内側に向かって浸食されていく。
すなわち、図１４（ａ）に示すように、湾曲面７４ａから下側半導体層２１０の内側に向かって、第３方向ｚから見た場合に円弧形状を呈するように下側半導体層２１０が除去されることになる。
これにより、図１４（ａ）（ｂ）および図１に示すように、第３方向ｚに沿って延びるとともに第３方向ｚから見た場合に円弧形状を呈する垂直部２３５ａが形成され、下側半導体上面２１３と垂直部２３５ａとの境界部には、円弧形状を呈する接続部２３３が形成される。
すなわち、図１４（ａ）に示すように、湾曲面７４ａから下側半導体層２１０の内側に向かって、第３方向ｚから見た場合に円弧形状を呈するように下側半導体層２１０が除去されることになる。
これにより、図１４（ａ）（ｂ）および図１に示すように、第３方向ｚに沿って延びるとともに第３方向ｚから見た場合に円弧形状を呈する垂直部２３５ａが形成され、下側半導体上面２１３と垂直部２３５ａとの境界部には、円弧形状を呈する接続部２３３が形成される。
一方、下側半導体層２１０の段差７４において、湾曲面７４ａよりも下側半導体底面２１４側の領域（段差７４における下側の段）では、上述した下側半導体層２１０における段差７４以外の領域と同様に、基板１００に近い側ほどエッチングが進行しやすくなっている。
したがって、図１４（ｂ）に示すように、段差７４において湾曲面７４ａよりも下側半導体底面２１４側の領域では、下側半導体底面２１４側の方が下側半導体上面２１３側よりも大きく削られる。これにより、基板１００の基板上面１１３と垂直な方向および垂直部２３５ａに対して傾斜した傾斜部２３５ｂが形成される。
したがって、図１４（ｂ）に示すように、段差７４において湾曲面７４ａよりも下側半導体底面２１４側の領域では、下側半導体底面２１４側の方が下側半導体上面２１３側よりも大きく削られる。これにより、基板１００の基板上面１１３と垂直な方向および垂直部２３５ａに対して傾斜した傾斜部２３５ｂが形成される。
以上説明したように、ステップ１０８の第２エッチング工程により、第１下側半導体側面２１１と第２下側半導体側面２１２との間に、垂直部２３５ａと傾斜部２３５ｂとを有する接続側面２３５が形成されることになる。そして下側半導体層２１０の下側半導体上面２１３において、第１直線部２３１、第２直線部２３２および接続部２３３が形成されることになる。
（分割工程）
ステップ１０９の分割工程では、ステップ１０８の第２エッチング工程により下側半導体層２１０が複数の領域に分離された半導体積層基板２０を切断し、複数の半導体発光素子１に分割する。
なお、半導体積層基板２０を複数の半導体発光素子１に分割する前に、半導体積層基板２０における基板１００が所定の厚さとなるように、基板１００の基板底面１１４を研削および研磨する工程を設けてもよい。
研削・研磨後の基板１００の厚みは、６０μｍ〜３００μｍ、好ましくは８０μｍ〜２５０μｍ、より好ましくは１００μｍ〜２００μｍとする。基板１００の厚みを上記範囲とすることで、ステップ１０９の分割工程において効率良く半導体積層基板２０を分割することが可能になる。
ステップ１０９の分割工程では、ステップ１０８の第２エッチング工程により下側半導体層２１０が複数の領域に分離された半導体積層基板２０を切断し、複数の半導体発光素子１に分割する。
なお、半導体積層基板２０を複数の半導体発光素子１に分割する前に、半導体積層基板２０における基板１００が所定の厚さとなるように、基板１００の基板底面１１４を研削および研磨する工程を設けてもよい。
研削・研磨後の基板１００の厚みは、６０μｍ〜３００μｍ、好ましくは８０μｍ〜２５０μｍ、より好ましくは１００μｍ〜２００μｍとする。基板１００の厚みを上記範囲とすることで、ステップ１０９の分割工程において効率良く半導体積層基板２０を分割することが可能になる。
ステップ１０９の分割工程では、まず、半導体積層基板２０におけるウエハ状の基板１００の基板底面１１４（図３参照）側から、第１照射ライン８１および第２照射ライン８２に沿って、基板１００内部にレーザを照射する。これにより、基板１００の内部に、第１照射ライン８１および第２照射ライン８２に沿ってサファイア単結晶が改質された複数の改質領域が形成される。
続いて、第１照射ライン８１および第２照射ライン８２に沿って形成された改質領域に沿うように、ウエハ状の基板１００の基板底面１１４側からブレードを押し当てることにより、改質領域を起点として亀裂を生じさせ、ウエハ状の基板１００を複数の基板１００に分割する。このとき、分離された各基板１００上には、下側半導体層２１０、上側半導体層２５０、透明導電層３００、ｐ電極３５０およびｎ電極４００が存在することになる。
この分割により、基板１００における第１基板側面１１１および第２基板側面１１２が形成される。
そして、以上の工程を経ることで、図１に示す半導体発光素子１を得ることができる。
続いて、第１照射ライン８１および第２照射ライン８２に沿って形成された改質領域に沿うように、ウエハ状の基板１００の基板底面１１４側からブレードを押し当てることにより、改質領域を起点として亀裂を生じさせ、ウエハ状の基板１００を複数の基板１００に分割する。このとき、分離された各基板１００上には、下側半導体層２１０、上側半導体層２５０、透明導電層３００、ｐ電極３５０およびｎ電極４００が存在することになる。
この分割により、基板１００における第１基板側面１１１および第２基板側面１１２が形成される。
そして、以上の工程を経ることで、図１に示す半導体発光素子１を得ることができる。
ここで、従来、分割工程において半導体積層基板２０を複数の半導体発光素子１に分割する際には、半導体積層基板２０に対して振動等が生じる場合があり、半導体積層基板２０における下側半導体層２１０同士がぶつかって、下側半導体層２１０に欠け等が発生する場合があった。
本実施の形態の半導体積層基板２０では、上述したように、ステップ１０７の表面レーザ工程及びステップ１０８の第２エッチング工程により複数の領域に分離された下側半導体層２１０は、第１下側半導体側面２１１と第２下側半導体側面２１２とを接続する部分に接続側面２３５が形成されており、下側半導体層２１０における角部分が丸まっていて突出量が少ない。
したがって、本構成を有さない場合と比較して、分割工程において、下側半導体層２１０同士が衝突しにくく、また、下側半導体層２１０同士が衝突した場合であっても、従来のように下側半導体層２１０の角が尖った形状を有する場合と比較して、割れや欠けの発生を抑制することができる。
本実施の形態の半導体積層基板２０では、上述したように、ステップ１０７の表面レーザ工程及びステップ１０８の第２エッチング工程により複数の領域に分離された下側半導体層２１０は、第１下側半導体側面２１１と第２下側半導体側面２１２とを接続する部分に接続側面２３５が形成されており、下側半導体層２１０における角部分が丸まっていて突出量が少ない。
したがって、本構成を有さない場合と比較して、分割工程において、下側半導体層２１０同士が衝突しにくく、また、下側半導体層２１０同士が衝突した場合であっても、従来のように下側半導体層２１０の角が尖った形状を有する場合と比較して、割れや欠けの発生を抑制することができる。
［実施の形態２］
続いて、本発明の実施の形態２について説明する。実施の形態２では、実施の形態１とは異なる方法で半導体発光素子１（図１参照）を製造する。
以下、実施の形態２における半導体発光素子１の製造方法について説明する。なお、実施の形態１と同様な構成、同様な工程等については同様の符号を用い、ここでは詳細な説明を省略する。
続いて、本発明の実施の形態２について説明する。実施の形態２では、実施の形態１とは異なる方法で半導体発光素子１（図１参照）を製造する。
以下、実施の形態２における半導体発光素子１の製造方法について説明する。なお、実施の形態１と同様な構成、同様な工程等については同様の符号を用い、ここでは詳細な説明を省略する。
実施の形態２では、実施の形態１と同様に、ステップ１０１の半導体積層工程、ステップ１０２のマスク形成工程、ステップ１０３の透明導電層形成工程、ステップ１０４のレジスト形成工程、ステップ１０５の第１エッチング工程、ステップ１０６の電極形成工程、ステップ１０７の表面レーザ工程、ステップ１０８の第２エッチング工程およびステップ１０９の分割工程（それぞれ図７参照）を経て、半導体発光素子１を得る。
実施の形態２では、ステップ１０２のマスク形成工程において形成するマスク５５（後述する図１５参照）の形状、ステップ１０５の第１エッチング工程において除去される積層半導体層２００の形状、ステップ１０８の第２エッチング工程における積層半導体層２００のウェットエッチングの進行の仕方が実施の形態１とは異なる点以外は、実施の形態１とほぼ同様の方法で半導体発光素子１を形成する。
実施の形態２では、実施の形態１と同様に、ステップ１０２のマスク形成工程、ステップ１０４のレジスト形成工程およびステップ１０５の第１エッチング工程が半導体除去工程に対応し、ステップ１０７の表面レーザ工程が分割溝形成工程に対応し、ステップ１０８の第２エッチング工程がウェットエッチング工程に対応している。
実施の形態２では、ステップ１０２のマスク形成工程において形成するマスク５５（後述する図１５参照）の形状、ステップ１０５の第１エッチング工程において除去される積層半導体層２００の形状、ステップ１０８の第２エッチング工程における積層半導体層２００のウェットエッチングの進行の仕方が実施の形態１とは異なる点以外は、実施の形態１とほぼ同様の方法で半導体発光素子１を形成する。
実施の形態２では、実施の形態１と同様に、ステップ１０２のマスク形成工程、ステップ１０４のレジスト形成工程およびステップ１０５の第１エッチング工程が半導体除去工程に対応し、ステップ１０７の表面レーザ工程が分割溝形成工程に対応し、ステップ１０８の第２エッチング工程がウェットエッチング工程に対応している。
図１５は、本実施の形態における半導体発光素子１の製造方法を説明するための図である。図１５（ａ）（ｂ）は、ステップ１０４のレジスト形成工程までを実行した後の、マスク５５、透明導電層３００およびレジスト６１形成後の半導体積層基板２０を示している。図１５（ａ）は、マスク５５、透明導電層３００およびレジスト６１形成後の半導体積層基板２０の一部を、マスク５５等が形成された側から見た上面図であり、図１５（ｂ）は、図１５（ａ）のＸＶＢ−ＸＶＢ断面図である。
なお、図１５（ｃ）（ｄ）は、ステップ１０５の第１エッチング工程を実行した後の半導体積層基板２０を示しており、詳細については後段にて説明する。
なお、図１５（ｃ）（ｄ）は、ステップ１０５の第１エッチング工程を実行した後の半導体積層基板２０を示しており、詳細については後段にて説明する。
本実施の形態において、ステップ１０２のマスク形成工程では、ステップ１０１にて積層半導体層２００が形成されたウエハ状の半導体積層基板２０に対して、積層半導体層２００上に除去抑制層の他の一例としてのマスク５５を形成する。ここで、本実施の形態で形成するマスク５５の形状は、実施の形態１におけるマスク５１（図８参照）の形状とは異なっている。
本実施の形態のマスク５５は、半導体積層基板２０の積層半導体層２００上に複数設けられており、図１５（ａ）に示すように、第３方向ｚから見た場合にそれぞれが円弧形状を有している。そして、それぞれのマスク５５は、第３方向ｚから見た場合に、半導体積層基板２０から形成される半導体発光素子１（図１参照）の接続部２３３（図１参照）の位置に対応して、素子形成予定位置の四隅を囲むように設けられる。
マスク５５は、実施の形態１と同様にＳｉＯ２等から構成することができる。また、マスク５５の厚さは、ステップ１０５の第１エッチング工程において除去する積層半導体層２００の厚さやエッチングに用いるエッチングガス等に応じて設定される。
また、マスク５５は、実施の形態１と同様に、従来公知のＣＶＤ法、蒸着法、スパッタリング法等で形成することができる。
また、マスク５５は、実施の形態１と同様に、従来公知のＣＶＤ法、蒸着法、スパッタリング法等で形成することができる。
続いて、本実施の形態におけるステップ１０５の第１エッチング工程について説明する。
図１５（ｃ）（ｄ）は、上述したように、実施の形態２において、ステップ１０５の第１エッチング工程を実行することにより積層半導体層２００の一部が除去された半導体積層基板２０を示した図である。図１５（ｃ）は、積層半導体層２００の一部が除去された半導体積層基板２０の一部を、透明導電層３００が形成された側から見た上面図であり、図１５（ｄ）は、図１５（ｃ）におけるＸＶＤ−ＸＶＤ断面図である。
図１５（ｃ）（ｄ）は、上述したように、実施の形態２において、ステップ１０５の第１エッチング工程を実行することにより積層半導体層２００の一部が除去された半導体積層基板２０を示した図である。図１５（ｃ）は、積層半導体層２００の一部が除去された半導体積層基板２０の一部を、透明導電層３００が形成された側から見た上面図であり、図１５（ｄ）は、図１５（ｃ）におけるＸＶＤ−ＸＶＤ断面図である。
図１５（ｃ）（ｄ）に示すように、本実施の形態におけるステップ１０５の第１エッチング工程では、ステップ１０２のマスク形成工程にて形成されたマスク５５の形状に合わせて、積層半導体層２００の除去が行われる。
そして、本実施の形態におけるステップ１０５の第１エッチング工程では、積層半導体層２００の一部を除去することにより、第１溝部７１、第２溝部７２、半導体露出面２１３ａ、第１溝部７１および第２溝部７２から突出する凹凸部の一例としての凸部７５を形成する。
そして、本実施の形態におけるステップ１０５の第１エッチング工程では、積層半導体層２００の一部を除去することにより、第１溝部７１、第２溝部７２、半導体露出面２１３ａ、第１溝部７１および第２溝部７２から突出する凹凸部の一例としての凸部７５を形成する。
図１５（ｃ）に示すように、第１溝部７１および第２溝部７２は、それぞれ第１方向ｘおよび第２方向ｙに沿って複数形成される。
また、図１５（ｃ）に示すように、凸部７５は、第１溝部７１と第２溝部７２とが交差する領域に複数形成されている。具体的には、凸部７５は、上述のマスク５５が形成された領域に形成され、第３方向ｚから見た場合に、半導体積層基板２０から形成される半導体発光素子１の接続部２３３の位置に対応して、素子形成予定位置の四隅を囲むように設けられる。
また、図１５（ｃ）に示すように、凸部７５は、第１溝部７１と第２溝部７２とが交差する領域に複数形成されている。具体的には、凸部７５は、上述のマスク５５が形成された領域に形成され、第３方向ｚから見た場合に、半導体積層基板２０から形成される半導体発光素子１の接続部２３３の位置に対応して、素子形成予定位置の四隅を囲むように設けられる。
第１溝部７１、第２溝部７２、凸部７５および半導体露出面２１３ａを形成するために積層半導体層２００の一部を除去する方法としては、実施の形態１と同様に、ドライエッチングやウェットエッチング等のエッチング法を用いる。
実施の形態１と同様に、ステップ１０５の第１エッチング工程におけるエッチングは、積層半導体層２００の上面側（基板１００とは反対側）から進行し、上面側から積層半導体層２００が除去される。
ここで、本実施の形態では、上述したステップ１０２のマスク形成工程において、積層半導体層２００上の一部の領域に、マスク５５を形成している。また、上述したステップ１０４のレジスト形成工程において、積層半導体層２００上の一部の領域および透明導電層３００上に、レジスト６１を形成している。
実施の形態１と同様に、ステップ１０５の第１エッチング工程におけるエッチングは、積層半導体層２００の上面側（基板１００とは反対側）から進行し、上面側から積層半導体層２００が除去される。
ここで、本実施の形態では、上述したステップ１０２のマスク形成工程において、積層半導体層２００上の一部の領域に、マスク５５を形成している。また、上述したステップ１０４のレジスト形成工程において、積層半導体層２００上の一部の領域および透明導電層３００上に、レジスト６１を形成している。
これにより、半導体積層基板２０における積層半導体層２００のうちマスク５５が形成されている領域では、まずマスク５５がエッチングにより除去される。
また、積層半導体層２００および透明導電層３００のうちレジスト６１が形成されている領域では、エッチングが進行せず、積層半導体層２００および透明導電層３００は除去されない。
一方、積層半導体層２００のうちマスク５５およびレジスト６１の双方がともに形成されていない領域では、マスク５５およびレジスト６１に妨げられることなくエッチングが進行する。
また、積層半導体層２００および透明導電層３００のうちレジスト６１が形成されている領域では、エッチングが進行せず、積層半導体層２００および透明導電層３００は除去されない。
一方、積層半導体層２００のうちマスク５５およびレジスト６１の双方がともに形成されていない領域では、マスク５５およびレジスト６１に妨げられることなくエッチングが進行する。
ここで、本実施の形態では、エッチングは、積層半導体層２００のうちマスク５５およびレジスト６１の双方がともに形成されていない領域において、積層半導体層２００の一部が除去されてｎコンタクト層２０３ａが露出した時点で終了する。
これにより、半導体積層基板２０において、マスク５５およびレジスト６１を形成していない領域では、ｎコンタクト層２０３ａが露出する第１溝部７１、第２溝部７２および半導体露出面２１３ａが形成される。
また、本実施の形態では、半導体積層基板２０においてマスク５５が形成された領域では、例えばマスク５５が除去された時点でエッチングが終了され、積層半導体層２００が除去されずに残存することで、第１溝部７１および第２溝部７２から突出する凸部７５が形成される。
さらにまた、半導体積層基板２０においてレジスト６１が形成された積層半導体層２００上および透明導電層３００上では、積層半導体層２００および透明導電層３００は除去されずに残存する。
これにより、半導体積層基板２０において、マスク５５およびレジスト６１を形成していない領域では、ｎコンタクト層２０３ａが露出する第１溝部７１、第２溝部７２および半導体露出面２１３ａが形成される。
また、本実施の形態では、半導体積層基板２０においてマスク５５が形成された領域では、例えばマスク５５が除去された時点でエッチングが終了され、積層半導体層２００が除去されずに残存することで、第１溝部７１および第２溝部７２から突出する凸部７５が形成される。
さらにまた、半導体積層基板２０においてレジスト６１が形成された積層半導体層２００上および透明導電層３００上では、積層半導体層２００および透明導電層３００は除去されずに残存する。
なお、本実施の形態では、半導体積層基板２０においてマスク５５が形成された領域では、マスク５５が除去された時点でエッチングが終了されるものとしたが、例えばマスク５５が除去された後、マスク５５の下方に位置する積層半導体層２００の一部がエッチングにより除去されていてもよい。
この場合、マスク５５が形成された領域は、マスク５５およびレジスト６１の双方が形成されていない領域と比較して、除去される積層半導体層２００の量が少ない。したがって、マスク５５が形成された領域には、第１溝部７１および第２溝部７２から突出する凸部７５が形成されることになる。
この場合、マスク５５が形成された領域は、マスク５５およびレジスト６１の双方が形成されていない領域と比較して、除去される積層半導体層２００の量が少ない。したがって、マスク５５が形成された領域には、第１溝部７１および第２溝部７２から突出する凸部７５が形成されることになる。
以上のように、ステップ１０５の第１エッチング工程では、半導体積層基板２０において、第１溝部７１、第２溝部７２、半導体露出面２１３ａおよび凸部７５が形成されるとともに、下側半導体層２１０および複数の領域に分断された上側半導体層２５０が形成される。
続いて、ステップ１０８の第２エッチング工程について説明する。図１６は、本実施の形態におけるステップ１０８の第２エッチング工程を説明するための図である。図１６（ａ）は、ステップ１０６の電極形成工程およびステップ１０７の表面レーザ工程を実行することにより得られた（ステップ１０８の第２エッチング工程を実行する前の）半導体積層基板２０の一部を、第１照射ライン８１および第２照射ライン８２が形成された側から見た上面図である。また、図１６（ｂ）は、図１６（ａ）におけるＸＶＩＢ−ＸＶＩＢ断面図である。さらに、図１６（ｃ）は、ステップ１０６の電極形成工程およびステップ１０７の表面レーザ工程を実行した後であって、ステップ１０８の第２エッチング工程を実行する前の半導体積層基板２０における凸部７５近傍の斜視図である。
また、図１７は、凸部７５近傍における下側半導体層２１０のウェットエッチングの進行を説明するための図である。図１７（ａ）は、半導体積層基板２０における下側半導体層２１０の凸部７５近傍を、下側半導体上面２１３側から見た上面図であり、図１７（ｂ）は、図１７（ａ）におけるＸＶＩＩＢ−ＸＶＩＩＢ断面図である。なお、図１７においては、上側半導体層２５０および保護膜５００の記載を省略している。
ステップ１０７の表面レーザ工程では、図１６（ａ）に示すように、ステップ１０５の第１エッチング工程において第１溝部７１および第２溝部７２の交点に形成された４つの凸部７５の中心にて交差するように、第１照射ライン８１および第２照射ライン８２が設けられる。これにより、下側半導体層２１０が第１照射ライン８１および第２照射ライン８２によって複数の部分に分離されるとともに、分離された各下側半導体層２１０における四隅のそれぞれに、１つずつ凸部７５が配置されることになる。
ステップ１０８の第２エッチング工程では、実施の形態１と同様に、ウェットエッチングにより第１下側半導体側面２１１、第２下側半導体側面２１２および接続側面２３５（図１参照）を形成する。
ここで、図１６（ａ）〜（ｃ）に示すように、ステップ１０８の第２エッチング工程を実行する前の半導体積層基板２０における積層半導体層２００では、素子形成予定位置の四隅に、基板上面１１３と垂直な方向（第３方向ｚ）に沿って延びる凸部７５が形成されている。実施の形態１で説明したように、積層半導体層２００において第３方向ｚに延びる面が存在する場合、この面よりも内側（第１照射ライン８１および第２照射ライン８２から離れる側）では、ウェットエッチングによってこの面の形状に依存して積層半導体層２００が除去される。
ここで、図１６（ａ）〜（ｃ）に示すように、ステップ１０８の第２エッチング工程を実行する前の半導体積層基板２０における積層半導体層２００では、素子形成予定位置の四隅に、基板上面１１３と垂直な方向（第３方向ｚ）に沿って延びる凸部７５が形成されている。実施の形態１で説明したように、積層半導体層２００において第３方向ｚに延びる面が存在する場合、この面よりも内側（第１照射ライン８１および第２照射ライン８２から離れる側）では、ウェットエッチングによってこの面の形状に依存して積層半導体層２００が除去される。
したがって、本実施の形態では、半導体積層基板２０に対してウェットエッチングを施すことにより、下側半導体層２１０のうち凸部７５の下方であって凸部７５よりも内側（第１照射ライン８１および第２照射ライン８２から離れる側）に位置する部分では、図１７（ａ）に示すように、凸部７５の形状に依存して第３方向ｚから見た場合に円弧形状を呈するように下側半導体層２１０が除去される。
これにより、実施の形態１と同様に、第３方向ｚに沿って延びるとともに第３方向ｚから見た場合に円弧形状を呈する垂直部２３５ａが形成され、下側半導体上面２１３と垂直部２３５ａとの境界部には、円弧形状を呈する接続部２３３が形成される（図１等参照）。
これにより、実施の形態１と同様に、第３方向ｚに沿って延びるとともに第３方向ｚから見た場合に円弧形状を呈する垂直部２３５ａが形成され、下側半導体上面２１３と垂直部２３５ａとの境界部には、円弧形状を呈する接続部２３３が形成される（図１等参照）。
また、凸部７５の下に位置する下側半導体層２１０のうち下側半導体底面２１４側の領域、および下側半導体層２１０のうち凸部７５が形成されていない領域では、下側半導体底面２１４側の方が下側半導体上面２１３側よりも大きく削られる。
これにより、図１７（ｂ）に示すように、凸部７５の下に位置する下側半導体層２１０のうち下側半導体底面２１４側の領域では、垂直部２３５ａに対して傾斜するとともに基板上面１１３と垂直な方向に対して傾斜した傾斜部２３５ｂが形成される。
また、下側半導体層２１０のうち凸部７５が形成されていない領域では、実施の形態１と同様に、第１照射ライン８１及び第２照射ライン８２を介して侵入したエッチング液により下側半導体層２１０の一部が削られることで、基板上面１１３と垂直な方向に対して傾斜した第１下側半導体側面２１１および第２下側半導体側面２１２が形成される（図１等参照）。
これにより、図１７（ｂ）に示すように、凸部７５の下に位置する下側半導体層２１０のうち下側半導体底面２１４側の領域では、垂直部２３５ａに対して傾斜するとともに基板上面１１３と垂直な方向に対して傾斜した傾斜部２３５ｂが形成される。
また、下側半導体層２１０のうち凸部７５が形成されていない領域では、実施の形態１と同様に、第１照射ライン８１及び第２照射ライン８２を介して侵入したエッチング液により下側半導体層２１０の一部が削られることで、基板上面１１３と垂直な方向に対して傾斜した第１下側半導体側面２１１および第２下側半導体側面２１２が形成される（図１等参照）。
その後、実施の形態１と同様に、ステップ１０９の分割工程を実行することで、図１に示す半導体発光素子１を得ることができる。
［実施の形態３］
続いて、本発明の実施の形態３について説明する。実施の形態３では、実施の形態１および実施の形態２とは異なる方法で、半導体発光素子１（図１参照）を製造する。なお、実施の形態１および実施の形態２と同様な構成、同様な工程等については同様の符号を用い、ここでは詳細な説明を省略する。
続いて、本発明の実施の形態３について説明する。実施の形態３では、実施の形態１および実施の形態２とは異なる方法で、半導体発光素子１（図１参照）を製造する。なお、実施の形態１および実施の形態２と同様な構成、同様な工程等については同様の符号を用い、ここでは詳細な説明を省略する。
実施の形態３における半導体発光素子１の製造方法では、実施の形態１および実施の形態２とは異なり、ステップ１０２のマスク形成工程を実行しない。すなわち、実施の形態３では、ステップ１０１にて積層半導体層２００が形成された半導体積層基板２０に対して、マスク形成工程を実行することなく透明導電層３００を形成する透明導電層形成工程を実行（ステップ１０３）する。その後、実施の形態１および実施の形態２と同様に、レジスト形成工程（ステップ１０４）、第１エッチング工程（ステップ１０５）、電極形成工程（ステップ１０６）、表面レーザ工程（ステップ１０７）、第２エッチング工程（ステップ１０８）および分割工程（ステップ１０９）を実行することで、図１に示した半導体発光素子１を得る。
実施の形態３では、ステップ１０４のレジスト形成工程およびステップ１０５の第１エッチング工程が、半導体除去工程に対応し、ステップ１０７の表面レーザ工程が分割溝形成工程に対応し、ステップ１０８の第２エッチング工程がウェットエッチング工程に対応している。
なお、本実施の形態において、ステップ１０４のレジスト形成工程にて形成するレジスト６５の形状は、実施の形態１および実施の形態２にて形成するレジスト６１の形状とは異なっている。
実施の形態３では、ステップ１０４のレジスト形成工程およびステップ１０５の第１エッチング工程が、半導体除去工程に対応し、ステップ１０７の表面レーザ工程が分割溝形成工程に対応し、ステップ１０８の第２エッチング工程がウェットエッチング工程に対応している。
なお、本実施の形態において、ステップ１０４のレジスト形成工程にて形成するレジスト６５の形状は、実施の形態１および実施の形態２にて形成するレジスト６１の形状とは異なっている。
図１８は、本実施の形態における半導体発光素子１の製造方法を説明するための図である。図１８（ａ）（ｂ）は、ステップ１０４のレジスト形成までを実行した後の、透明導電層３００およびレジスト６５形成後の半導体積層基板２０を示している。図１８（ａ）は、透明導電層３００およびレジスト６５形成後の半導体積層基板２０の一部を、レジスト６５等が形成された側から見た上面図であり、図１８（ｂ）は、図１８（ａ）のＸＶＩＩＩＢ−ＸＶＩＩＩＢ断面図である。
なお、図１８（ｃ）（ｄ）は、ステップ１０５の第１エッチング工程実行後の半導体積層基板２０を示した図であり、詳細については後段にて説明する。
なお、図１８（ｃ）（ｄ）は、ステップ１０５の第１エッチング工程実行後の半導体積層基板２０を示した図であり、詳細については後段にて説明する。
本実施の形態の除去抑制層の他の一例としてのレジスト６５は、透明導電層３００上および透明導電層３００の周囲に位置する積層半導体層２００上に設けられる第１レジスト６５ａと、半導体積層基板２０から形成される半導体発光素子１における接続部２３３（図１参照）に対応する位置に設けられる第２レジスト６５ｂとを有している。
第１レジスト６５ａは、実施の形態１および実施の形態２におけるレジスト６１と同様の形状を有している。
また、第２レジスト６５ｂは、実施の形態２におけるマスク５５と同様の形状を有している。具体的には、第２レジスト６５ｂは、図１８（ａ）に示すように、第３方向ｚから見た場合に、半導体積層基板２０から形成される半導体発光素子１（図１参照）における接続部２３３（図１参照）の位置に対応して、半導体発光素子１の形成予定位置における四隅を囲むように設けられる。
第１レジスト６５ａは、実施の形態１および実施の形態２におけるレジスト６１と同様の形状を有している。
また、第２レジスト６５ｂは、実施の形態２におけるマスク５５と同様の形状を有している。具体的には、第２レジスト６５ｂは、図１８（ａ）に示すように、第３方向ｚから見た場合に、半導体積層基板２０から形成される半導体発光素子１（図１参照）における接続部２３３（図１参照）の位置に対応して、半導体発光素子１の形成予定位置における四隅を囲むように設けられる。
続いて、本実施の形態におけるステップ１０５の第１エッチング工程について説明する。
図１８（ｃ）（ｄ）は、実施の形態３において、ステップ１０５の第１エッチング工程を実行することにより積層半導体層２００の一部が除去された半導体積層基板２０を示した図である。図１８（ｃ）は、積層半導体層２００の一部が除去された半導体積層基板２０の一部を、透明導電層３００が形成された側から見た上面図であり、図１８（ｄ）は、図１８（ａ）におけるＸＶＩＩＩＤ−ＸＶＩＩＩＤ断面図である。
図１８（ｃ）（ｄ）は、実施の形態３において、ステップ１０５の第１エッチング工程を実行することにより積層半導体層２００の一部が除去された半導体積層基板２０を示した図である。図１８（ｃ）は、積層半導体層２００の一部が除去された半導体積層基板２０の一部を、透明導電層３００が形成された側から見た上面図であり、図１８（ｄ）は、図１８（ａ）におけるＸＶＩＩＩＤ−ＸＶＩＩＩＤ断面図である。
図１８（ｃ）（ｄ）に示すように、本実施の形態におけるステップ１０５の第１エッチング工程では、ステップ１０４のレジスト形成工程にて形成されたレジスト６５の形状に合わせて、積層半導体層２００の除去が行われる。
本実施の形態において、ステップ１０５の第１エッチング工程では、積層半導体層２００の一部を除去することにより、実施の形態２と同様に、第１溝部７１、第２溝部７２、半導体露出面２１３ａ、第１溝部７１および第２溝部７２から突出する凸部７５を形成する。
本実施の形態において、ステップ１０５の第１エッチング工程では、積層半導体層２００の一部を除去することにより、実施の形態２と同様に、第１溝部７１、第２溝部７２、半導体露出面２１３ａ、第１溝部７１および第２溝部７２から突出する凸部７５を形成する。
第１溝部７１、第２溝部７２、凸部７５および半導体露出面２１３ａを形成するために積層半導体層２００の一部を除去する方法としては、実施の形態１および実施の形態２と同様に、ドライエッチングやウェットエッチング等のエッチング法を用いる。
実施の形態１および実施の形態２で説明したように、ステップ１０５の第１エッチング工程におけるエッチングは、積層半導体層２００の上面側（基板１００とは反対側）から進行し、上面側から積層半導体層２００が除去される。
ここで、本実施の形態では、上述したステップ１０４のレジスト形成工程において、積層半導体層２００上の一部の領域に、レジスト６５（第１レジスト６５ａ、第２レジスト６５ｂ）を形成している。
実施の形態１および実施の形態２で説明したように、ステップ１０５の第１エッチング工程におけるエッチングは、積層半導体層２００の上面側（基板１００とは反対側）から進行し、上面側から積層半導体層２００が除去される。
ここで、本実施の形態では、上述したステップ１０４のレジスト形成工程において、積層半導体層２００上の一部の領域に、レジスト６５（第１レジスト６５ａ、第２レジスト６５ｂ）を形成している。
したがって、本実施の形態におけるステップ１０５の第１エッチング工程では、半導体積層基板２０において、レジスト６５が形成されていない領域の積層半導体層２００が除去されるとともに、レジスト６５が形成された積層半導体層２００および透明導電層３００は、除去されることなく残存する。
ここで、本実施の形態では、エッチングは、積層半導体層２００のうちレジスト６５が形成されていない領域において、積層半導体層２００の一部が除去されてｎコンタクト層２０３ａが露出した時点で終了する。
ここで、本実施の形態では、エッチングは、積層半導体層２００のうちレジスト６５が形成されていない領域において、積層半導体層２００の一部が除去されてｎコンタクト層２０３ａが露出した時点で終了する。
これにより、図１８（ｃ）（ｄ）に示すように、半導体積層基板２０において、レジスト６５（第１レジスト６５ａおよび第２レジスト６５ｂ）が形成されていない領域では、ｎコンタクト層２０３ａが露出する第１溝部７１、第２溝部７２および半導体露出面２１３ａが形成される。
さらに、半導体積層基板２０において、第２レジスト６５ｂが形成された領域では、積層半導体層２００が除去されずに残存することで、第１溝部７１および第２溝部７２から突出する凹凸部の一例としての凸部７５が形成される。
また、半導体積層基板２０において第１レジスト６５ａが形成された積層半導体層２００上および透明導電層３００上では、積層半導体層２００および透明導電層３００は除去されずに残存する。
さらに、半導体積層基板２０において、第２レジスト６５ｂが形成された領域では、積層半導体層２００が除去されずに残存することで、第１溝部７１および第２溝部７２から突出する凹凸部の一例としての凸部７５が形成される。
また、半導体積層基板２０において第１レジスト６５ａが形成された積層半導体層２００上および透明導電層３００上では、積層半導体層２００および透明導電層３００は除去されずに残存する。
ここで、図１８（ｃ）（ｄ）に示すように、本実施の形態におけるステップ１０５の第１エッチング工程により形成される、積層半導体層２００除去後の半導体積層基板２０の形状は、図１５（ｃ）（ｄ）に示した実施の形態２におけるステップ１０５の第１エッチング工程により形成される半導体積層基板２０の形状と等しくなっている。
したがって、実施の形態２と同様に、ステップ１０６の電極形成工程、ステップ１０７の表面レーザ工程、ステップ１０８の第２エッチング工程およびステップ１０９の分割工程を実行することにより、図１に示す半導体発光素子１を得ることができる。
したがって、実施の形態２と同様に、ステップ１０６の電極形成工程、ステップ１０７の表面レーザ工程、ステップ１０８の第２エッチング工程およびステップ１０９の分割工程を実行することにより、図１に示す半導体発光素子１を得ることができる。
なお、実施の形態３では、実施の形態１および実施の形態２と異なり、ステップ１０２のマスク形成工程を実行していない。したがって、本実施の形態では、実施の形態１および実施の形態２と比較して、半導体発光素子１の製造工程を簡略化することができる。
１…半導体発光素子、２０…半導体積層基板、１００…基板、２００…積層半導体層、２１０…下側半導体層、２１１…第１下側半導体側面、２１２…第２下側半導体側面、２１３…下側半導体上面、２１４…下側半導体底面、２３０…上面周縁、２３１…第１直線部、２３２…第２直線部、２３３…接続部、２３５…接続側面、２３５ａ…垂直部、２３５ｂ…傾斜部、２４０…底面周縁、２５０…上側半導体層、３００…透明導電層、３５０…ｐ電極、４００…ｎ電極
Claims (6)
- 通電により発光する発光層を含む半導体層を備える半導体発光素子であって、
前記半導体層は、半導体底面と、当該半導体底面の第１の周縁から当該半導体層の上方且つ外方に立ち上がる半導体側面と、当該半導体側面の上方における第２の周縁から当該半導体層の内方に向かって延びることで上方を向く半導体上面とを有し、
前記第２の周縁は、直線状に延びる複数の直線部と、隣接する当該直線部同士を接続する複数の接続部とを有し、前記半導体上面と垂直な方向から見た場合に、それぞれの接続部は、当該接続部に接続される２つの直線部の延長線同士の交点よりも内側に位置することを特徴とする半導体発光素子。 - 前記半導体層は、前記接続部における厚さが、前記直線部における厚さと比較して厚いことを特徴とする請求項１記載の半導体発光素子。
- 前記複数の直線部は、前記半導体層を前記半導体上面と垂直な方向から見た場合に、第１方向に延びる第１直線部と、当該第１方向と垂直な第２方向に延び前記接続部を介して当該第１直線部に接続される第２直線部とを有し、
前記半導体層を前記半導体上面と垂直な方向から見た場合に、前記第１直線部から前記第１の周縁までの最短距離をＸとし、前記第２直線部から当該第１の周縁までの最短距離をＹとし、当該第１直線部の延長線と当該第２直線部の延長線との交点から当該第１の周縁までの最短距離を結んだ直線と前記接続部との交点から、当該第１の周縁までの最短距離をＬとした場合に、Ｘ、ＹおよびＬは、
Ｌ２＝Ａ×（Ｘ２＋Ｙ２） ０＜Ａ≦０．９５
の関係を有することを特徴とする請求項１または２記載の半導体発光素子。 - 前記接続部は、前記半導体層を前記半導体上面と垂直な方向から見た場合に、円弧形状を有することを特徴とする請求項１乃至３のいずれか１項記載の半導体発光素子。
- 基板上に、通電により発光する発光層を含みＩＩＩ族窒化物半導体から構成される半導体層が積層された半導体積層基板に対して、当該基板とは反対側から当該半導体層の一部を局所的に除去することで、当該半導体層が部分的に凹みまたは部分的に突出した凹凸部を形成する半導体除去工程と、
前記凹凸部が形成された前記半導体積層基板に対して、前記基板とは反対側から前記半導体層の一部を局所的に当該基板に到達するまで除去することで、当該凹凸部にて交差し且つ当該半導体層を複数の領域に分割する複数の分割溝を形成する分割溝形成工程と、
前記凹凸部および前記複数の分割溝が形成された前記半導体積層基板に対して、ウェットエッチングを施すウェットエッチング工程と
を含む半導体発光素子の製造方法。 - 前記半導体除去工程では、前記半導体層の除去を妨げる除去抑制層を当該半導体層上に部分的に積層し、当該半導体層のうち当該除去抑制層が形成されていない領域を前記基板の反対側から除去することで、前記凹凸部を形成することを特徴とする請求項５記載の半導体発光素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012234187A JP5929705B2 (ja) | 2012-10-23 | 2012-10-23 | 半導体発光素子および半導体発光素子の製造方法 |
| US14/060,000 US9276170B2 (en) | 2012-10-23 | 2013-10-22 | Semiconductor light emitting element and method of manufacturing semiconductor light emitting element |
| CN201310503421.1A CN103779468B (zh) | 2012-10-23 | 2013-10-23 | 半导体发光元件及半导体发光元件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012234187A JP5929705B2 (ja) | 2012-10-23 | 2012-10-23 | 半導体発光素子および半導体発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014086555A true JP2014086555A (ja) | 2014-05-12 |
| JP5929705B2 JP5929705B2 (ja) | 2016-06-08 |
Family
ID=50789338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012234187A Active JP5929705B2 (ja) | 2012-10-23 | 2012-10-23 | 半導体発光素子および半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5929705B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108206226A (zh) * | 2016-12-16 | 2018-06-26 | 日亚化学工业株式会社 | 发光元件的制造方法及发光元件 |
| KR20220123614A (ko) * | 2016-12-16 | 2022-09-08 | 니치아 카가쿠 고교 가부시키가이샤 | 발광소자의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08293476A (ja) * | 1995-04-21 | 1996-11-05 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク |
| JP2006228855A (ja) * | 2005-02-16 | 2006-08-31 | Rohm Co Ltd | 半導体発光素子およびその製法 |
| JP2007294566A (ja) * | 2006-04-24 | 2007-11-08 | Nichia Chem Ind Ltd | 半導体発光素子及び半導体発光素子の製造方法 |
| JP2012064656A (ja) * | 2010-09-14 | 2012-03-29 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
2012
- 2012-10-23 JP JP2012234187A patent/JP5929705B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08293476A (ja) * | 1995-04-21 | 1996-11-05 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク |
| JP2006228855A (ja) * | 2005-02-16 | 2006-08-31 | Rohm Co Ltd | 半導体発光素子およびその製法 |
| JP2007294566A (ja) * | 2006-04-24 | 2007-11-08 | Nichia Chem Ind Ltd | 半導体発光素子及び半導体発光素子の製造方法 |
| JP2012064656A (ja) * | 2010-09-14 | 2012-03-29 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108206226A (zh) * | 2016-12-16 | 2018-06-26 | 日亚化学工业株式会社 | 发光元件的制造方法及发光元件 |
| KR20220123614A (ko) * | 2016-12-16 | 2022-09-08 | 니치아 카가쿠 고교 가부시키가이샤 | 발광소자의 제조 방법 |
| KR102549581B1 (ko) | 2016-12-16 | 2023-06-28 | 니치아 카가쿠 고교 가부시키가이샤 | 발광소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5929705B2 (ja) | 2016-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9276170B2 (en) | Semiconductor light emitting element and method of manufacturing semiconductor light emitting element | |
| JP5370262B2 (ja) | 半導体発光チップおよび基板の加工方法 | |
| US8062959B2 (en) | Method of manufacturing semiconductor element | |
| WO2011074534A1 (ja) | 基板、テンプレート基板、半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器 | |
| JP6047989B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP5056142B2 (ja) | 窒化物半導体レーザ素子の製造方法及び窒化物半導体レーザ素子 | |
| KR101035878B1 (ko) | Ⅲ족 질화물 반도체 발광소자 | |
| JP2007087973A (ja) | 窒化物半導体素子の製法およびその方法により得られる窒化物半導体発光素子 | |
| JP2011129765A (ja) | 半導体発光素子の製造方法 | |
| TW200818546A (en) | Nitride gallium compound semiconductor light emitting element | |
| JP4937599B2 (ja) | 窒化物半導体発光素子及びその製造方法 | |
| US8916904B2 (en) | Semiconductor light emitting element, method for producing semiconductor light emitting element and light emitting device | |
| JP2011233808A (ja) | 半導体発光素子、その製造方法および半導体発光素子の電極の設計方法 | |
| JP5077224B2 (ja) | Ｉｉｉ族窒化物半導体発光素子、およびその製造方法 | |
| JP5920186B2 (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
| JP2013239471A (ja) | 発光ダイオード素子の製造方法 | |
| JP5929705B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP5025199B2 (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| JP2009176781A (ja) | ＧａＮ系ＬＥＤチップおよびＧａＮ系ＬＥＤチップの製造方法 | |
| CN106981553B (zh) | 发光元件及其制造方法 | |
| JP2005012206A (ja) | 窒化物系半導体素子およびその製造方法 | |
| JP5644745B2 (ja) | 半導体発光素子および発光装置 | |
| JP2009033205A (ja) | 窒化物半導体発光素子の製造方法 | |
| JP2013239580A (ja) | 半導体ウェハーの製造方法 | |
| JPH11354891A (ja) | 窒化物半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160418 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5929705 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |