JP2009176781A - GaN系LEDチップおよびGaN系LEDチップの製造方法 - Google Patents
GaN系LEDチップおよびGaN系LEDチップの製造方法 Download PDFInfo
- Publication number
- JP2009176781A JP2009176781A JP2008010943A JP2008010943A JP2009176781A JP 2009176781 A JP2009176781 A JP 2009176781A JP 2008010943 A JP2008010943 A JP 2008010943A JP 2008010943 A JP2008010943 A JP 2008010943A JP 2009176781 A JP2009176781 A JP 2009176781A
- Authority
- JP
- Japan
- Prior art keywords
- type layer
- gan
- led chip
- laminated structure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】基板上にn型層とp型層を順次積層してpn接合型の発光部を含む積層構造体を形成することにより構成される、光取出し効率に優れたGaN系LEDチップを提供すること。
【解決手段】GaN系LEDチップは、p型層12−2の上面に形成されたオーミック電極13と、オーミック電極13の周囲においてp型層12−2の上面を覆う絶縁保護膜14とを有している。積層構造体12の側面12aはドライエッチングにより形成されており、その少なくとも一部は当該積層構造体の積層方向に直交する平面で切断したときにできる断面の形状が波状である凹凸面である.
【選択図】図1
【解決手段】GaN系LEDチップは、p型層12−2の上面に形成されたオーミック電極13と、オーミック電極13の周囲においてp型層12−2の上面を覆う絶縁保護膜14とを有している。積層構造体12の側面12aはドライエッチングにより形成されており、その少なくとも一部は当該積層構造体の積層方向に直交する平面で切断したときにできる断面の形状が波状である凹凸面である.
【選択図】図1
Description
本発明は、基板上にn型GaN系半導体とp型GaN系半導体とをこの順に積層してpn接合型の発光部を形成してなるGaN系LEDチップとその製造方法に関する。
GaN系半導体は、化学式AlaInbGa1−a−bN(0≦a≦1、0≦b≦1、0≦a+b≦1)で表される化合物半導体であり、3族窒化物半導体、窒化物系半導体などとも呼ばれる。pn接合構造、ダブルヘテロ構造、量子井戸構造などの発光部構造の採用によって、近紫外〜緑色発光する高輝度のGaN系LEDが実現されるに至っている。最近では、GaN系LEDの用途が屋内外の照明や自動車のヘッドランプなどにまで広がっているが、これらの用途においてはLEDチップの更なる出力向上が求められている。
今日実用化されている一般的なGaN系LEDは、基板上にn型層とp型層を順次積層してpn接合型の発光部を含む積層構造体を形成することにより構成されているが、このような構造を有するGaN系LEDにおける出力向上の方法として、ドライエッチングによりp型層の側面を凹凸面にすることでLEDチップの光取出し効率を高める方法が提案されている(特許文献1〜3)。
特開2003−110136号公報
特開2004−6662号公報
特開2006−287026号公報
しかしながら、上記一般的なGaN系LEDにおいては、GaN系半導体からなる積層構造体の大部分をn型層が占める構成が採用される。よって、特許文献1〜3に開示された、主としてp型層の側面を凹凸面とする方法では、LEDチップの光取出し効率を十分に高くすることはできない。
そこで、本発明は上記従来技術の問題を改善して、より光取出し効率に優れたGaN系LEDチップと、その好適な製造方法を提供することを主な目的とする。
そこで、本発明は上記従来技術の問題を改善して、より光取出し効率に優れたGaN系LEDチップと、その好適な製造方法を提供することを主な目的とする。
上記課題は次の発明により解決することができる。
(1)複数のGaN系半導体層からなり側面を有する積層構造体を基板上に有し、該積層構造体が最上層であるp型層と該p型層よりも前記基板側に配置されたn型層とを少なくとも含むGaN系LEDチップにおいて、前記p型層の上面に形成されたオーミック電極と、該オーミック電極の周囲において該p型層の上面を覆う絶縁保護膜とを有し、前記積層構造体の側面がドライエッチングにより形成されており、その少なくとも一部は当該積層構造体の積層方向に直交する平面で切断したときにできる断面の形状が波状である凹凸面である、ことを特徴とするGaN系LEDチップ。
(2)複数のGaN系半導体層からなり側面を有する積層構造体を基板上に有し、該積層構造体が最上層であるp型層と該p型層よりも前記基板側に配置されたn型層とを少なくとも含むGaN系LEDチップにおいて、前記p型層の上面に形成されたオーミック電極と、該オーミック電極の周囲において該p型層の上面を覆う絶縁保護膜とを有し、前記積層構造体が側面近傍にドライエッチングにより形成され当該積層構造体を貫通する複数の貫通孔を有する多孔構造部を備え、
前記積層構造体の側面の少なくとも一部は前記多孔構造部の破断により形成された凹凸面である、
ことを特徴とするGaN系LEDチップ。
(3)(A1)複数のGaN系半導体層からなる積層構造体を基板上に有し、該積層構造体が最上層であるp型層と該p型層よりも前記基板側に配置されたn型層とを少なくとも含むエピウェハを、準備する工程と、(B1)下記工程(D1)よりも前に、前記p型層の上面に各LEDチップに必要なオーミック電極を形成するとともに、該オーミック電極の周囲において該p型層の上面を覆う絶縁保護膜を形成する工程と、(C1)前記エピウェハにおいてLEDチップの外形形状に対応する位置に、前記積層構造体側から少なくとも前記基板に達する深さの溝をドライエッチングにより形成する工程と、(D1)前記エピウェハをLEDチップの外形形状に対応する位置で分割する工程と、を含み、前記工程(C1)において、前記溝内に露出する前記積層構造体の側面の少なくとも一部を、当該積層構造体の積層方向に直交する平面で切断したときにできる断面の形状が波状である凹凸面とする、ことを特徴とするGaN系LEDチップの製造方法。
(4)(A2)複数のGaN系半導体層からなる積層構造体を基板上に有し、該積層構造体が最上層であるp型層と該p型層よりも前記基板側に配置されたn型層とを少なくとも含むエピウェハを、準備する工程と、(B2)下記工程(D2)よりも前に、前記p型層の上面に各LEDチップに必要なオーミック電極を形成するとともに、該オーミック電極の周囲において該p型層の上面を覆う絶縁保護膜を形成する工程と、(C2)前記エピウェハにおいてLEDチップの外形形状に対応する位置に、ドライエッチングにより前記積層構造体を貫通する複数の貫通孔を形成することにより前記積層体に多孔構造部を形成する工程と、(D2)前記エピウェハをLEDチップの外形形状に対応する位置で分割する工程と、を含み、前記工程(D2)において、前記積層構造体の側面の少なくとも一部を前記多孔構造部の破断により形成する、ことを特徴とするGaN系LEDチップの製造方法。
(1)複数のGaN系半導体層からなり側面を有する積層構造体を基板上に有し、該積層構造体が最上層であるp型層と該p型層よりも前記基板側に配置されたn型層とを少なくとも含むGaN系LEDチップにおいて、前記p型層の上面に形成されたオーミック電極と、該オーミック電極の周囲において該p型層の上面を覆う絶縁保護膜とを有し、前記積層構造体の側面がドライエッチングにより形成されており、その少なくとも一部は当該積層構造体の積層方向に直交する平面で切断したときにできる断面の形状が波状である凹凸面である、ことを特徴とするGaN系LEDチップ。
(2)複数のGaN系半導体層からなり側面を有する積層構造体を基板上に有し、該積層構造体が最上層であるp型層と該p型層よりも前記基板側に配置されたn型層とを少なくとも含むGaN系LEDチップにおいて、前記p型層の上面に形成されたオーミック電極と、該オーミック電極の周囲において該p型層の上面を覆う絶縁保護膜とを有し、前記積層構造体が側面近傍にドライエッチングにより形成され当該積層構造体を貫通する複数の貫通孔を有する多孔構造部を備え、
前記積層構造体の側面の少なくとも一部は前記多孔構造部の破断により形成された凹凸面である、
ことを特徴とするGaN系LEDチップ。
(3)(A1)複数のGaN系半導体層からなる積層構造体を基板上に有し、該積層構造体が最上層であるp型層と該p型層よりも前記基板側に配置されたn型層とを少なくとも含むエピウェハを、準備する工程と、(B1)下記工程(D1)よりも前に、前記p型層の上面に各LEDチップに必要なオーミック電極を形成するとともに、該オーミック電極の周囲において該p型層の上面を覆う絶縁保護膜を形成する工程と、(C1)前記エピウェハにおいてLEDチップの外形形状に対応する位置に、前記積層構造体側から少なくとも前記基板に達する深さの溝をドライエッチングにより形成する工程と、(D1)前記エピウェハをLEDチップの外形形状に対応する位置で分割する工程と、を含み、前記工程(C1)において、前記溝内に露出する前記積層構造体の側面の少なくとも一部を、当該積層構造体の積層方向に直交する平面で切断したときにできる断面の形状が波状である凹凸面とする、ことを特徴とするGaN系LEDチップの製造方法。
(4)(A2)複数のGaN系半導体層からなる積層構造体を基板上に有し、該積層構造体が最上層であるp型層と該p型層よりも前記基板側に配置されたn型層とを少なくとも含むエピウェハを、準備する工程と、(B2)下記工程(D2)よりも前に、前記p型層の上面に各LEDチップに必要なオーミック電極を形成するとともに、該オーミック電極の周囲において該p型層の上面を覆う絶縁保護膜を形成する工程と、(C2)前記エピウェハにおいてLEDチップの外形形状に対応する位置に、ドライエッチングにより前記積層構造体を貫通する複数の貫通孔を形成することにより前記積層体に多孔構造部を形成する工程と、(D2)前記エピウェハをLEDチップの外形形状に対応する位置で分割する工程と、を含み、前記工程(D2)において、前記積層構造体の側面の少なくとも一部を前記多孔構造部の破断により形成する、ことを特徴とするGaN系LEDチップの製造方法。
本発明のGaN系LEDチップは光取出し効率の改善により発光出力に優れたものとなるので、照明用途をはじめとして高出力が要求される用途に好適に用いることができる。
(実施形態1)
図1は、本発明の実施形態1に係るGaN系LEDチップの構造を示す模式図であり、図1(a)はLEDチップを電極配置面側から見た平面図、図1(b)は図1(a)のX−X線の位置における断面図である。
図1に示すGaN系LEDチップは、基板11上に複数のGaN系半導体層からなる積層構造体12を有している。積層構造体12は、基板11側に設けられたn型層12−1と、その上に積層されたp型層12−2とを有している。積層構造体12は基板11と接する部分にバッファ層(例えば、低温バッファ層、高温バッファ層またはこれらの積層体)を含んでいてもよい。基板11と積層構造体12との間にGaN系半導体以外の材料からなるバッファ層を設けることもできる。n型層12−1とp型層12−2との接合部にはpn接合型の発光部が形成されている。好ましい実施形態では、ダブルヘテロ構造が形成されるように、該接合部に活性層を設ける。好ましい活性層の構造は多重量子井戸構造である。
図1は、本発明の実施形態1に係るGaN系LEDチップの構造を示す模式図であり、図1(a)はLEDチップを電極配置面側から見た平面図、図1(b)は図1(a)のX−X線の位置における断面図である。
図1に示すGaN系LEDチップは、基板11上に複数のGaN系半導体層からなる積層構造体12を有している。積層構造体12は、基板11側に設けられたn型層12−1と、その上に積層されたp型層12−2とを有している。積層構造体12は基板11と接する部分にバッファ層(例えば、低温バッファ層、高温バッファ層またはこれらの積層体)を含んでいてもよい。基板11と積層構造体12との間にGaN系半導体以外の材料からなるバッファ層を設けることもできる。n型層12−1とp型層12−2との接合部にはpn接合型の発光部が形成されている。好ましい実施形態では、ダブルヘテロ構造が形成されるように、該接合部に活性層を設ける。好ましい活性層の構造は多重量子井戸構造である。
p型層12−2の上面にはオーミック電極13が形成されている。オーミック電極13のサイズはp型層12−2の上面のサイズよりも小さく設定されており、オーミック電極13の周囲においては、絶縁保護膜14がp型層12−2の上面を被覆している。絶縁保護膜14はオーミック電極13上からp型層12−2上にかけて連続した膜となっている。なお、図1(a)では便宜のために絶縁保護膜14の図示を省略している。
ドライエッチングによるp型層12−2の一部除去により形成されたn型層12−1の露出面上には負電極15が形成されている。また、絶縁保護膜14の一部除去により形成されたオーミック電極13の露出面上に正電極16が形成されている。
ドライエッチングによるp型層12−2の一部除去により形成されたn型層12−1の露出面上には負電極15が形成されている。また、絶縁保護膜14の一部除去により形成されたオーミック電極13の露出面上に正電極16が形成されている。
積層構造体12の側面12aは、当該積層構造体の積層方向に直交する平面で切断したときにできる断面(以下、水平断面ともいう)が波状を呈する凹凸面となっている。このように、n型層12−1の側面とp型層12−2の側面を含む積層構造体12の側面全体が凹凸面となっているために、積層構造体12内の発光部で発生する光がその側面12aを通してLEDチップの外部に効率的に取り出される。特に、基板11がサファイア基板、スピネル基板などGaN系半導体よりも低い屈折率を有する材料からなる基板である場合には、積層構造体12をコアとする板状の導波路構造の形成が生じるにもかかわらず、そのコアの端面全体が凹凸面であることによって定在波の形成が阻害されるために、光取出し効率の低下が抑制される。
積層構造体12の側面12aの水平断面の形状は三角波状の他、のこぎり波状、矩形波状、正弦波状、振幅や周期の異なる複数の波を合成した形状など、任意の波形を有する波状とすることができる。ここでいう波状とは、積層構造体の内側に向って凹んだ部分と、外側に向って突き出た部分とが交互に並んだ形状であれば、振幅や周期に変動を有するものであってもよく、周期性を全く有さない形状をも包含する。ただし、チップ特性のバラツキを小さくする目的のため、また、製造を容易にする目的のためには、周期性を有する波状形状を採用することが好ましい。周期性を有する波状形状における好ましい振幅および周期は0.2μm〜5μmである。積層構造体12の側面12aの水平断面は、異なる周期性を有する複数の波状部を有していてもよいし、波状を呈さない部分を含むものであってもよい。
ところで、積層構造体12の側面に含まれるp型層12−2の側面は、ドライエッチングにより形成されているために、高抵抗化された不活性面となっている。そのために、オーミック電極13の周囲においてp型層12−2の上面を絶縁保護膜14で覆うことによって、表面リーク電流が効果的に抑制される。表面リーク電流の抑制の観点からは、更に、オーミック電極13の周囲において絶縁保護膜14がp型層12−2の上面を覆っている領域の幅(最も狭い部分における幅)Wp1を、p型層12−2の膜厚Tp1の20倍以上とすることが好ましく、50倍以上とすることがより好ましく、100倍以上とすることが特に好ましい。
次に、本実施形態1に係るGaN系LEDチップの製造方法を説明する。
まず、図2に断面図を示すように、ウェハサイズの基板11上に、MOVPE法、MBE法など、GaN系半導体結晶のエピタキシャル成長に適した公知の気相成長法を用いて、n型層12−1とp型層12−2を順次成長させて積層構造体12を形成する。GaN系半導体結晶と格子整合しない材料からなる基板を用いる場合にはバッファ層技術を用いることが好ましい。
まず、図2に断面図を示すように、ウェハサイズの基板11上に、MOVPE法、MBE法など、GaN系半導体結晶のエピタキシャル成長に適した公知の気相成長法を用いて、n型層12−1とp型層12−2を順次成長させて積層構造体12を形成する。GaN系半導体結晶と格子整合しない材料からなる基板を用いる場合にはバッファ層技術を用いることが好ましい。
次に、図3に断面図を示すように、p型層12−2の上面に各LEDチップに必要なオーミック電極13を形成する。
そして、図4に断面図を示すように、オーミック電極13の表面と、オーミック電極13の周囲のp型層12−2の上面とを含む、積層構造体12側のウェハ表面全体を覆う絶縁保護膜14を形成する。
次に、図5に断面図を示すように、n型層12−1上への負電極15の形成、および、オーミック電極13上への正電極16の形成を行う。負電極15の形成に先立っては、ドライエッチングにより絶縁保護膜14およびp型層12−2の一部を除去し、n型層12−1を部分的に露出させる。また、正電極16の形成に先立っては、ドライエッチングにより絶縁保護膜14の一部を除去し、オーミック電極13の表面を部分的に露出させる。負電極15と正電極16とはいずれを先に形成してもよいし、同じ材料を用いて同時に形成してもよい。
なお、絶縁保護膜14は、上記のように成膜後に不要部分をエッチングにより除去する方法でパターニングする代わりに、リフトオフ法を用いてパターニングしてもよい。
そして、図4に断面図を示すように、オーミック電極13の表面と、オーミック電極13の周囲のp型層12−2の上面とを含む、積層構造体12側のウェハ表面全体を覆う絶縁保護膜14を形成する。
次に、図5に断面図を示すように、n型層12−1上への負電極15の形成、および、オーミック電極13上への正電極16の形成を行う。負電極15の形成に先立っては、ドライエッチングにより絶縁保護膜14およびp型層12−2の一部を除去し、n型層12−1を部分的に露出させる。また、正電極16の形成に先立っては、ドライエッチングにより絶縁保護膜14の一部を除去し、オーミック電極13の表面を部分的に露出させる。負電極15と正電極16とはいずれを先に形成してもよいし、同じ材料を用いて同時に形成してもよい。
なお、絶縁保護膜14は、上記のように成膜後に不要部分をエッチングにより除去する方法でパターニングする代わりに、リフトオフ法を用いてパターニングしてもよい。
次に、図6に平面図を示すように、製造しようとするLEDチップの外形形状に対応する位置に、エピウェハの積層構造体12側の表面から少なくとも基板11に達する深さの溝Mを、ドライエッチングにより形成する。この工程において溝M内に露出する積層構造体12の側面12aの水平断面が波状となるように、波状にパターニングしたエッチングマスクを用いてドライエッチングを行う。なお、図6では便宜のために絶縁保護膜14の図示を省略している。図7は、この工程において溝Mを基板11の表面が露出する深さに形成したところを示す断面図である。なお、溝Mは基板11の内部に達する深さに形成しても構わない。
最後に、図8に断面図を示すように、基板11を分断することにより、エピウェハをLEDチップの外形形状に対応する位置で分割する。基板を分断する方法に制限はなく、ダイヤモンドスクライバまたはレーザスクライバを用いて基板のいずれか一方の表面または両面に割り溝を形成したうえでブレーキングする方法、レーザ照射により基板内部に脆弱部を形成したうえでブレーキングする方法、ダイシングブレードにより基板を切断する方法、レーザ照射により基板を溶断する方法など、公知の方法を適宜用いることができる。
(実施形態2)
図9は、本発明の実施形態2に係るGaN系LEDチップの構造を示す模式図であり、図9(a)はLEDチップを電極配置面側から見た平面図、図9(b)は図9(a)のX−X線の位置における断面図である。
図9に示すGaN系LEDチップは、基板21上に複数のGaN系半導体層からなる積層構造体22を有している。積層構造体22は、基板21側に設けられたn型層22−1と、その上に積層されたp型層22−2とを有している。積層構造体22は基板21と接する部分にバッファ層(例えば、低温バッファ層、高温バッファ層またはこれらの積層体)を含んでいてもよい。基板21と積層構造体22との間にGaN系半導体以外の材料からなるバッファ層を設けることもできる。n型層22−1とp型層22−2との接合部にはpn接合型の発光部が形成されている。好ましい実施形態では、ダブルヘテロ構造が形成されるように、該接合部に活性層を設ける。好ましい活性層の構造は多重量子井戸構造である。
図9は、本発明の実施形態2に係るGaN系LEDチップの構造を示す模式図であり、図9(a)はLEDチップを電極配置面側から見た平面図、図9(b)は図9(a)のX−X線の位置における断面図である。
図9に示すGaN系LEDチップは、基板21上に複数のGaN系半導体層からなる積層構造体22を有している。積層構造体22は、基板21側に設けられたn型層22−1と、その上に積層されたp型層22−2とを有している。積層構造体22は基板21と接する部分にバッファ層(例えば、低温バッファ層、高温バッファ層またはこれらの積層体)を含んでいてもよい。基板21と積層構造体22との間にGaN系半導体以外の材料からなるバッファ層を設けることもできる。n型層22−1とp型層22−2との接合部にはpn接合型の発光部が形成されている。好ましい実施形態では、ダブルヘテロ構造が形成されるように、該接合部に活性層を設ける。好ましい活性層の構造は多重量子井戸構造である。
p型層12−2の上面にはオーミック電極23が形成されている。オーミック電極23のサイズはp型層22−2の上面のサイズよりも小さく設定されており、オーミック電極23の周囲においては、絶縁保護膜24がp型層22−2の上面を被覆している。絶縁保護膜24は、オーミック電極23上からp型層22−2上にかけて連続した膜となっている。なお、図9(a)では便宜のために絶縁保護膜24の図示を省略している。
ドライエッチングによるp型層22−2の一部除去により形成されたn型層22−1の露出面上には負電極25が形成されている。また、絶縁保護膜24の一部除去により形成されたオーミック電極23の露出面上に正電極26が形成されている。
ドライエッチングによるp型層22−2の一部除去により形成されたn型層22−1の露出面上には負電極25が形成されている。また、絶縁保護膜24の一部除去により形成されたオーミック電極23の露出面上に正電極26が形成されている。
図9において、ハッチングが施された部分は、積層構造体22に設けられた多孔構造部である。この多孔構造部は、ドライエッチングにより形成され積層構造体22を貫通する複数の貫通孔22bを有している。積層構造体22の側面22aは、この多孔構造部を破断することにより形成された凹凸面となっている。このように、n型層22−1の側面とp型層22−2の側面を含む積層構造体22の側面全体が凹凸面となっているために、積層構造体22内の発光部で発生する光がその側面22aを通してLEDチップの外部に効率的に取り出される。特に、基板21がサファイア基板、スピネル基板などGaN系半導体よりも低い屈折率を有する材料からなる基板である場合には、GaN系半導体膜22をコアとする板状の導波路構造の形成が生じるにもかかわらず、そのコアの端面全体が凹凸面であることによって定在波の形成が阻害されるために、光取出し効率の低下が抑制される。
多孔構造部における貫通孔部分の体積比や、単位面積当たりに形成する貫通孔の数は特に限定されるものではないが、好ましくは、多孔構造部が積層構造体22の他の部分よりも脆弱となるように設定する。そうすることで、エピウェハをブレーキングしてLEDチップに分割する際に、積層構造体22が多孔構造部の位置で割れ易くなる。換言すれば、脆弱な多孔構造部で積層構造体22の破壊が生じることによって、積層構造体22内の発光部(オーミック電極23の下方のpn接合部)が受ける機械的衝撃が緩和され、該発光部にクラックが入ることによる発光効率の低下が防止される。
多孔構造部における貫通孔の断面形状は円形に限定されるものではなく、楕円形、多角形(三角形、四角形、六角形など)、細長い形状など、種々の形状とすることができる。断面形状をいずれの形状とする場合も、p型層の上面における貫通孔の開口部を、直径が0.2μmより小さい真球が通過でき、直径が5μmを超える真球が通過できない大きさとすることが望ましい。p型層の上面において隣り合う貫通孔の開口部間の間隔(間隔最短の部分における間隔)は、好ましくは0.2μm〜5μmである。多孔構造部に設ける複数の貫通孔の断面形状や断面積を揃えることは必須ではなく、多孔構造部には断面形状や断面積の異なる貫通孔が存在してもよい。また、多孔構造部における貫通孔の平面配置は規則的とすることが好ましいが、必須ではなく、貫通孔の平面配置の一部または全部が不規則的であってもよい。
ところで、貫通孔22b内に露出したp型層22−2の表面は、ドライエッチングにより形成されているために、高抵抗化された不活性面となっている。そのために、オーミック電極23の周囲においてp型層22−2の上面を絶縁保護膜24で覆うことによって、表面リーク電流が効果的に抑制される。表面リーク電流の抑制の観点からは、更に、オーミック電極23の周囲において絶縁保護膜24がp型層22−2の上面を覆っている領域の幅(最も狭い部分における幅)Wp2を、p型層22−2の膜厚Tp2の20倍以上とすることが好ましく、50倍以上とすることがより好ましく、100倍以上とすることが特に好ましい。
本実施形態2に係るGaN系LEDチップは、エピウェハにおけるLEDチップの外形形状に対応する位置に溝を形成する代わりに、この位置において積層構造体22に貫通孔22bを形成して多孔構造部を設けることと、エピウェハを分割する工程において積層構造体22をこの多孔構造部で破断させることを除き、前述の実施形態1に係るLEDチップの製造方法と同様の方法で製造することができる。貫通孔22bを形成する工程の位置は、絶縁保護膜24を形成する工程の前であってもよいし、後であってもよい。この貫通孔22bを形成する工程では、ドライエッチングによってp型層22−2の表面から形成する孔の深さを、基板21の内部に達する深さとしてもよい。エピウェハを分割する工程では、基板21の裏面に割り溝を形成するか、または、基板21の内部に脆弱部を形成し、そのうえでブレーキングすることによって、積層構造体22を多孔構造部の位置で破断する。それによって、積層構造体22に凹凸状の側面が形成される。
一実施形態では、図10に断面図を示すように、絶縁保護膜24を積層構造体22の多孔構造部上の領域にも形成してもよい。この場合、多孔構造部を形成した後で絶縁保護膜24を形成して、貫通孔22bの開口部を絶縁保護膜24で塞いでもよい。絶縁保護膜24を形成した後で多孔構造部を形成する場合には、絶縁保護膜24の表面からGaN系半導体膜22を貫通して基板21に達する孔を形成する。
(好ましい実施形態)
次に実施形態1および実施形態2に係るGaN系LEDチップの各部の好ましい実施形態について述べる。
次に実施形態1および実施形態2に係るGaN系LEDチップの各部の好ましい実施形態について述べる。
基板11、21には、サファイア、スピネル、炭化ケイ素、ケイ素、GaN系半導体(GaN、AlGaNなど)、ヒ化ガリウム、リン化ガリウム、酸化ガリウム、酸化亜鉛、LGO、NGO、LAO、ホウ化ジルコニウム、ホウ化チタンなどの材料からなる結晶基板(単結晶基板、テンプレート)を、好ましく用いることができる。導電性基板(炭化ケイ素、ケイ素、GaN系半導体、ヒ化ガリウム、リン化ガリウム、酸化ガリウム、酸化亜鉛、ホウ化ジルコニウム、ホウ化チタンなどからなる基板)を用いる場合には、負電極15、25をn型層12−1、22−1の一部露出面上に形成する代わりに基板11、21上に形成することができる。
基板11、21に酸化ケイ素などからなるマスクを部分的に形成してGaN系半導体結晶をラテラル成長させる技術や、種々の目的のために基板11、21の表面を加工して凹凸面としたうえでGaN系半導体結晶を成長させる技術は、適宜用いることができる。
基板11、21に酸化ケイ素などからなるマスクを部分的に形成してGaN系半導体結晶をラテラル成長させる技術や、種々の目的のために基板11、21の表面を加工して凹凸面としたうえでGaN系半導体結晶を成長させる技術は、適宜用いることができる。
積層構造体12、22を構成するGaN系半導体の組成に限定はなく、GaN、AlGaN、InGaN、AlInGaNなど、任意の組成を有するGaN系半導体を用いて構成することができる。
n型層12−1、22−1には、Si、Geなどのn型不純物を添加することができる。負電極15、25を形成するn型コンタクト層には、n型不純物を2×1018cm−3以上の濃度に添加することが好ましい。
p型層12−2、22−2には、p型不純物としてMgを1×1019cm−3以上の濃度に添加することが好ましい。特に、オーミック電極13、23を形成するp型コンタクト層には、Mgを5×1019cm−3〜5×1020cm−3の濃度に添加することが好ましい。添加したp型不純物の活性化を促進させるためのアニーリング処理や電子線照射処理は適宜行うことができる。
n型層12−1、22−1には、Si、Geなどのn型不純物を添加することができる。負電極15、25を形成するn型コンタクト層には、n型不純物を2×1018cm−3以上の濃度に添加することが好ましい。
p型層12−2、22−2には、p型不純物としてMgを1×1019cm−3以上の濃度に添加することが好ましい。特に、オーミック電極13、23を形成するp型コンタクト層には、Mgを5×1019cm−3〜5×1020cm−3の濃度に添加することが好ましい。添加したp型不純物の活性化を促進させるためのアニーリング処理や電子線照射処理は適宜行うことができる。
積層構造体12、22の一構造例を挙げると、基板11、21側から順に、膜厚10nm〜20nmのAlGaN低温バッファ層と、膜厚2μm〜4μmのアンドープGaN層と、膜厚2μm〜6μmのSi添加n型GaNコンタクト層(Si濃度:2×1018cm−3〜1×1019cm−3)と、GaxIn1−xN/GayIn1−yN多重量子井戸活性層(0<x<y≦1)と、膜厚20nm〜200nmのMg添加AlGaNクラッド層(AlN混晶比:0.05〜0.2、Mg濃度:1×1019cm−3〜1×1020cm−3)と、膜厚20nm〜200nmのMg添加AlGaNコンタクト層(AlN混晶比:0〜0.1、Mg濃度:5×1019cm−3〜1×1020cm−3)とを積層した構造である。
オーミック電極13、23には、p型GaN系半導体に対するオーミック電極として公知の電極を適宜用いることができる。好ましいオーミック電極として、p型層12−2、22−2と接する部分を、白金族(Pd、Rh、Pt、Ir、Os、Ru)、Ni、Co、Auなどの金属で形成したもの、あるいは、ITO、IZO、AZO、GZO、FTO、酸化インジウム、酸化錫、酸化亜鉛、酸化チタンなどの透明導電性酸化物で形成したものが挙げられる。オーミック電極の形成方法としては、真空蒸着法、スパッタリング法、イオンビームアシスト蒸着法、イオンプレーティング法、レーザアブレーション法、CVD法などが例示される。
絶縁保護膜14、24は、発光部から放出される光の波長において高い透過率を有する、絶縁性の金属酸化物、金属窒化物または金属酸窒化物で形成する。GaN系LEDの典型的な発光波長の範囲は350nm〜600nmであるから、この波長範囲における透過率の高い絶縁体が、絶縁保護膜の好適な材料となる。具体的には、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、窒化アルミニウム、酸化タンタル、酸化ジルコニウム、酸化ハフニウムなどが例示される。絶縁保護膜は多層構造とすることもできる。絶縁保護膜の形成方法に限定はなく、スパッタリング法、CVD法(好ましくはプラズマCVD法)、真空蒸着法などの公知の方法を用いることができる。
負電極15、25の材料や形成方法については、公知技術を参照することができる。好ましい実施形態では、負電極15、25のn型GaN系半導体に接する部分をTi、Al、W、Vなどの単体、または、これらから選ばれる1種以上の金属を含む合金、あるいは、透明導電性酸化物で形成することができる。負電極12、25には接点用の金属膜を設けるが、この金属膜は表層をAg、Au、Sn、In、Bi、Cu、Znなどで形成することが好ましい。この金属膜の膜厚は、例えば、0.2μm〜10μmとすることができ、好ましくは、0.5μm〜2μmである。
正電極16、26は接点用の金属膜であり、その表層はAg、Au、Sn、In、Bi、Cu、Znなどで形成することが好ましい。一方、オーミック電極13、23と接する部分は、白金族(Rh、Pt、Pd、Ir、Ru、Os)、Ni、Ti、W、Co、Cr、Ag、Alなどを用いて形成することができる。正電極16、26の膜厚は、例えば、0.2μm〜10μmとすることができ、好ましくは、0.5μm〜2μmである。
実施形態1および実施形態2に係るGaN系LEDチップは、SMD(表面実装)型LEDパッケージ、砲弾型ランプ、パワーLED、チップオンボード(COB)型ユニットなど、各種形態の発光装置に用いることができる。フェースダウン実装またはフェースアップ実装のいずれの実装形式も好ましく採用することができる。特表2007−517404号公報(WO2005/062905号公報)などに開示された技術を用いることにより、LEDチップをフェースダウン実装した後で基板11、21を除去することもできる。
本発明は、本明細書に明示的に記載した実施形態に限定されるものではなく、発明の趣旨を損なわない範囲内で、種々の変形が可能である。
11、21 基板
12、22 積層構造体
12−1、22−1 n型層
12−2、22−2 p型層
13、23 オーミック電極
14、24 絶縁保護膜
15、25 負電極
16、26 正電極
12、22 積層構造体
12−1、22−1 n型層
12−2、22−2 p型層
13、23 オーミック電極
14、24 絶縁保護膜
15、25 負電極
16、26 正電極
Claims (4)
- 複数のGaN系半導体層からなり側面を有する積層構造体を基板上に有し、該積層構造体が最上層であるp型層と該p型層よりも前記基板側に配置されたn型層とを少なくとも含むGaN系LEDチップにおいて、
前記p型層の上面に形成されたオーミック電極と、該オーミック電極の周囲において該p型層の上面を覆う絶縁保護膜とを有し、
前記積層構造体の側面がドライエッチングにより形成されており、その少なくとも一部は当該積層構造体の積層方向に直交する平面で切断したときにできる断面の形状が波状である凹凸面である、
ことを特徴とするGaN系LEDチップ。 - 複数のGaN系半導体層からなり側面を有する積層構造体を基板上に有し、該積層構造体が最上層であるp型層と該p型層よりも前記基板側に配置されたn型層とを少なくとも含むGaN系LEDチップにおいて、
前記p型層の上面に形成されたオーミック電極と、該オーミック電極の周囲において該p型層の上面を覆う絶縁保護膜とを有し、
前記積層構造体が側面近傍にドライエッチングにより形成され当該積層構造体を貫通する複数の貫通孔を有する多孔構造部を備え、
前記積層構造体の側面の少なくとも一部は前記多孔構造部の破断により形成された凹凸面である、
ことを特徴とするGaN系LEDチップ。 - (A1)複数のGaN系半導体層からなる積層構造体を基板上に有し、該積層構造体が最上層であるp型層と該p型層よりも前記基板側に配置されたn型層とを少なくとも含むエピウェハを、準備する工程と、
(B1)下記工程(D1)よりも前に、前記p型層の上面に各LEDチップに必要なオーミック電極を形成するとともに、該オーミック電極の周囲において該p型層の上面を覆う絶縁保護膜を形成する工程と、
(C1)前記エピウェハにおいてLEDチップの外形形状に対応する位置に、前記積層構造体側から少なくとも前記基板に達する深さの溝をドライエッチングにより形成する工程と、
(D1)前記エピウェハをLEDチップの外形形状に対応する位置で分割する工程と、
を含み、
前記工程(C1)において、前記溝内に露出する前記積層構造体の側面の少なくとも一部を、当該積層構造体の積層方向に直交する平面で切断したときにできる断面の形状が波状である凹凸面とする、
ことを特徴とするGaN系LEDチップの製造方法。 - (A2)複数のGaN系半導体層からなる積層構造体を基板上に有し、該積層構造体が最上層であるp型層と該p型層よりも前記基板側に配置されたn型層とを少なくとも含むエピウェハを、準備する工程と、
(B2)下記工程(D2)よりも前に、前記p型層の上面に各LEDチップに必要なオーミック電極を形成するとともに、該オーミック電極の周囲において該p型層の上面を覆う絶縁保護膜を形成する工程と、
(C2)前記エピウェハにおいてLEDチップの外形形状に対応する位置に、ドライエッチングにより前記積層構造体を貫通する複数の貫通孔を形成することにより前記積層体に多孔構造部を形成する工程と、
(D2)前記エピウェハをLEDチップの外形形状に対応する位置で分割する工程と、
を含み、
前記工程(D2)において、前記積層構造体の側面の少なくとも一部を前記多孔構造部の破断により形成する、
ことを特徴とするGaN系LEDチップの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008010943A JP2009176781A (ja) | 2008-01-21 | 2008-01-21 | GaN系LEDチップおよびGaN系LEDチップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008010943A JP2009176781A (ja) | 2008-01-21 | 2008-01-21 | GaN系LEDチップおよびGaN系LEDチップの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009176781A true JP2009176781A (ja) | 2009-08-06 |
Family
ID=41031611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008010943A Pending JP2009176781A (ja) | 2008-01-21 | 2008-01-21 | GaN系LEDチップおよびGaN系LEDチップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009176781A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101169036B1 (ko) | 2010-10-21 | 2012-07-26 | 갤럭시아포토닉스 주식회사 | 전류 저지층을 포함하는 발광 다이오드 및 발광 다이오드 패키지 |
CN102956775A (zh) * | 2011-08-22 | 2013-03-06 | 山东浪潮华光光电子有限公司 | 一种发光二极管芯片及其制造方法 |
CN103227259A (zh) * | 2012-01-31 | 2013-07-31 | 丰田合成株式会社 | 半导体发光元件、半导体发光元件的制造方法和发光装置 |
JP2014045094A (ja) * | 2012-08-27 | 2014-03-13 | Sharp Corp | 高透過率保護膜作製方法および半導体発光素子の製造方法 |
JP2019220723A (ja) * | 2016-12-16 | 2019-12-26 | 日亜化学工業株式会社 | 発光素子の製造方法 |
US11855238B2 (en) | 2016-12-16 | 2023-12-26 | Nichia Corporation | Light emitting element |
-
2008
- 2008-01-21 JP JP2008010943A patent/JP2009176781A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101169036B1 (ko) | 2010-10-21 | 2012-07-26 | 갤럭시아포토닉스 주식회사 | 전류 저지층을 포함하는 발광 다이오드 및 발광 다이오드 패키지 |
CN102956775A (zh) * | 2011-08-22 | 2013-03-06 | 山东浪潮华光光电子有限公司 | 一种发光二极管芯片及其制造方法 |
CN103227259A (zh) * | 2012-01-31 | 2013-07-31 | 丰田合成株式会社 | 半导体发光元件、半导体发光元件的制造方法和发光装置 |
JP2013157523A (ja) * | 2012-01-31 | 2013-08-15 | Toyoda Gosei Co Ltd | 半導体発光素子、半導体発光素子の製造方法および発光装置 |
JP2014045094A (ja) * | 2012-08-27 | 2014-03-13 | Sharp Corp | 高透過率保護膜作製方法および半導体発光素子の製造方法 |
JP2019220723A (ja) * | 2016-12-16 | 2019-12-26 | 日亜化学工業株式会社 | 発光素子の製造方法 |
JP7144684B2 (ja) | 2016-12-16 | 2022-09-30 | 日亜化学工業株式会社 | 発光素子 |
JP2022164879A (ja) * | 2016-12-16 | 2022-10-27 | 日亜化学工業株式会社 | 発光素子の製造方法 |
TWI816308B (zh) * | 2016-12-16 | 2023-09-21 | 日商日亞化學工業股份有限公司 | 發光元件之製造方法、及發光元件 |
US11855238B2 (en) | 2016-12-16 | 2023-12-26 | Nichia Corporation | Light emitting element |
JP7445160B2 (ja) | 2016-12-16 | 2024-03-07 | 日亜化学工業株式会社 | 発光素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6917417B2 (ja) | 光電素子及びその製造方法 | |
JP4572270B2 (ja) | 窒化物半導体素子およびその製造方法 | |
JP4980615B2 (ja) | 半導体発光素子およびその製法 | |
TWI513065B (zh) | Semiconductor light emitting device and light emitting device | |
JP2012256918A (ja) | 窒化物系半導体発光素子及びその製造方法 | |
JP2007096300A (ja) | 窒化ガリウム系半導体発光素子及びその製造方法 | |
TW201344962A (zh) | 半導體發光裝置及其製造方法 | |
JP2008218878A (ja) | GaN系LED素子および発光装置 | |
KR20130012376A (ko) | 반도체 발광소자 제조방법 | |
JP2009176781A (ja) | GaN系LEDチップおよびGaN系LEDチップの製造方法 | |
JP2007200932A (ja) | 窒化物半導体素子の製造方法 | |
JP2013239471A (ja) | 発光ダイオード素子の製造方法 | |
JP2007207869A (ja) | 窒化物半導体発光素子 | |
US8735923B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
KR101364167B1 (ko) | 수직형 발광 다이오드 및 그 제조방법 | |
JP2005086137A (ja) | GaN系発光ダイオード | |
KR101220407B1 (ko) | 반도체 발광 소자 | |
KR20100063528A (ko) | 반도체 발광소자 및 그 제조방법 | |
JP2008226866A (ja) | GaN系LED素子および発光装置 | |
KR20080081620A (ko) | 수직형 발광 다이오드의 제조방법 | |
WO2007055262A1 (ja) | 窒化物半導体発光ダイオード素子 | |
US9548420B2 (en) | Light-emitting device and manufacturing method thereof | |
JP2010109127A (ja) | 発光素子 | |
KR101340322B1 (ko) | 수평형 파워 led 소자 | |
KR101179700B1 (ko) | 패터닝된 반도체층을 갖는 반도체 발광소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090716 |