JP2011129765A - 半導体発光素子の製造方法 - Google Patents

Abstract

【課題】サファイア基板から分割する際のチッピングの発生を抑制するとともに、チッピングが生じてもリークを抑制する半導体発光素子の製造方法を提供することを目的とする。
【解決手段】平面視形状が略長方形である複数の発光素子部４０を基板１０上にマトリックス状に形成する工程と、発光素子部４０の長辺４１が基板１０の劈開容易面に沿うように、発光素子部４０の長辺４１同士の間に第１の分割溝６１を形成する工程と、第１の分割溝６１の幅よりも幅を広くした第２の分割溝６２を、発光素子部４０の短辺４２同士の間に形成する工程と、第１の分割溝６１及び第２の分割溝６２に沿って基板１０を分割して発光素子部４０を切り出す工程と、を備えた半導体発光素子の製造方法を用いることにより、上記課題を解決できる。
【選択図】図４

Description

本発明は、半導体発光素子の製造方法に関する。

ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）チップは、通常、大型薄型基板の表面にＧａＮなどの半導体層を積層してから電極部を形成して複数の発光素子部を形成した後、スクライブ法を用いて前記基板を前記発光素子部ごとに分割して製造する。
近年、ＬＥＤチップの小型化・高性能化に伴い、スクライブ工程でＬＥＤチップの発光素子部を傷付けずに、１枚の基板からいかに多くのＬＥＤチップを切り出せるかが重要な課題となっている。

スクライブ法は、レーザーまたはブレードによって、前記基板を前記発光素子部ごとに分割するようにスクライブ溝を設けた後、前記スクライブ溝に沿って劈開ブレードを押し当て、前記基板を縦横に劈開してカッティングする方法である。
特許文献１には、化合物半導体ウエハの劈開方法が開示されている。連続線状の第一溝と破線状の第二溝を交差させるようにスクライブ溝を形成し、前記スクライブ溝で劈開することにより、角部の欠けなどの損傷を抑制している。

スクライブ法では基板を劈開する方法を採用するので、無理なく基板を分割でき、角部の欠け（チッピング）を軽減する。しかし、ＬＥＤチップの基板材料として多用されるサファイアは極めて硬く加工しにくいので、スクライブ法を用いた場合でも、微小なクラックが導入され、チッピングが生じる場合が多くあった。

チッピングや分離不良の発生により、ｎ型半導体層、活性層およびｐ型半導体層等が露出されると、ＬＥＤチップにリークが生じる場合があった。そのため、チッピングや分離不良をなるべく発生させないように、基板の分割を行うことが望まれていた。

図８は、サファイア結晶のユニットセル図である。図８に示すように、サファイアは、六方晶系の酸化アルミニウムＡｌ_２Ｏ_３の単結晶であり、ｃ面（０００１）、ａ面（１１−２０）、ｒ面（１−１０２）、ｍ面（１−１００）などの結晶面を有する。また、ｃ面（０００１）、ａ面（１１−２０）、ｍ面（１−１００）などの結晶面に対する垂線であるｃ軸、ａ軸、ｍ軸を有する。ここで、−１は、１の上にバーを付した意味であり、−２は、２の上にバーを付した意味である。なお、ａ軸方向に平行なｍ面（１−１００）が劈開容易面である。

サファイア基板を用いて、スクライブ法で平面視長方形状のＬＥＤチップを形成する際には、例えば、前記ＬＥＤチップの長辺を前記サファイア基板のｍ軸方向に平行とし、短辺を前記サファイア基板のａ軸方向に平行とするようにスクライブ溝を形成する。
そして、前記サファイア基板から平面視長方形状のＬＥＤチップを切り出す場合に、まず、前記ＬＥＤチップの短辺となるａ軸方向に平行なスクライブ溝に沿って前記基板を劈開して、複数のバー状の基板を形成する。次に、前記バー状の基板からｍ軸方向に平行なスクライブ溝に沿って前記基板を劈開して、平面視長方形状のＬＥＤチップを製造する。

このとき、前記ＬＥＤチップの短辺側では、ａ軸方向に平行な面（劈開容易面）に沿って劈開することとなるので、チッピングや分離不良を発生させることなく、複数のバー状の基板を形成できるが、前記ＬＥＤチップの長辺側では、劈開容易面に沿って劈開することとならず、チッピングや分離不良を多く発生させるという課題があった。

特開２００４−１８６３４０号公報

本発明は、上記事情を鑑みてなされたもので、サファイア基板を分割する際のチッピングの発生を抑制するとともに、チッピングによるリークの発生を抑制する半導体発光素子の製造方法を提供することを目的とする。

上記の目的を達成するために、本発明は以下の構成を採用した。すなわち、
（１） 平面視形状が略長方形である複数の発光素子部を基板上にマトリックス状に形成する工程と、前記発光素子部の長辺が前記基板の劈開容易面に沿うように、前記発光素子部の長辺同士の間に第１の分割溝を形成する工程と、前記第１の分割溝の幅よりも幅を広くした第２の分割溝を、前記発光素子部の短辺同士の間に形成する工程と、前記第１の分割溝及び前記第２の分割溝に沿って前記基板を分割して前記発光素子部を切り出す工程と、を備えたことを特徴とする半導体発光素子の製造方法。
（２） 前記基板がサファイアからなることを特徴とする（１）に記載の半導体発光素子の製造方法。
（３） 前記第１の分割溝を、前記サファイアのａ軸に平行となるように形成することを特徴とする（１）または（２）に記載の半導体発光素子の製造方法。
（４） 前記第２の分割溝の幅を、前記第１の分割溝の幅の２倍以上とすることを特徴とする（１）〜（３）のいずれか１項に記載の半導体発光素子の製造方法。
（５） 前記第１の分割溝及び前記第２の分割溝を、レーザー法、スクライブ法、ダイシング法及びドライエッチングからなる群より選ばれた一の手段で形成することを特徴とする（１）〜（４）のいずれか１項に記載の半導体発光素子の製造方法。
（６） 前記基板が、前記第１の分割溝の中心線及び前記第２の分割溝の中心線に沿うように、基板のオモテ面（エピ面）又は背面からレーザーを照射して形成した変質部を有することを特徴とする（１）〜（５）のいずれか１項に記載の半導体発光素子の製造方法。
（７） 前記レーザーを照射して形成した変質部の領域高さとして、前記第１の分割溝の中心線に沿うようにして形成した変質部の領域高さと前記第２の分割溝の中心線に沿うようにして形成した変質部の領域高さとが異なることを特徴とする（６）に記載の半導体発光素子の製造方法。
（８） 前記レーザーを照射して形成した変質部の領域高さとして、前記第２の分割溝の中心線に沿うようにして形成した変質部の領域高さが、前記第１の分割溝の中心線に沿うようにして形成した変質部の領域高さよりも高くしたことを特徴とする（６）に記載の半導体発光素子の製造方法。

上記の構成によれば、サファイア基板から分割する際のチッピングの発生を抑制するとともに、チッピングが生じてもリークを抑制する半導体発光素子の製造方法を提供することができる。

本発明の半導体発光素子の製造方法によれば、前記発光素子部の長辺が前記基板の劈開容易面に沿うように、前記発光素子部の長辺同士の間に第１の分割溝を形成するので、前記第１の分割溝で前記基板を容易に劈開でき、発光素子部の長辺側におけるチッピング（欠け）の発生を抑制できる。また、前記第１の分割溝の幅よりも幅を広くした第２の分割溝を、前記発光素子部の短辺同士の間に形成するので、前記第２の分割溝で前記基板を劈開したときにチッピング（欠け）が生じても、チッピング（欠け）が発光素子部まで達することがなく、これにより、発光素子部でのリークを抑制することができる。

本発明の半導体発光素子の製造方法で用いる基板の一例を示す図であって、図１（ａ）は平面模式図であり、図１（ｂ）は側面図であり、図１（ｃ）は図１（ｂ）のＡ部の拡大図である。 本発明の半導体発光素子の製造方法の一工程を説明するための一例の図であって、正極ボンディングパッドを形成した時点の概略断面図である。 本発明の半導体発光素子の製造方法の一工程を説明するための一例の図であって、図３（ａ）は、第１の分割溝及び第２の分割溝を形成した時点のウェハーの平面図、図３（ｂ）は図３（ａ）に示すウェハーの一部を示した拡大平面図、図３（ｃ）は図３（ｂ）のＤ−Ｄ’線の断面図である。 本発明の半導体発光素子の製造方法の一工程を説明するための一例の図であって、図４（ａ）はウェハーの平面図であり、図４（ｂ）は図４（ａ）に示すウェハーの一部を示した拡大平面図である。 本発明の半導体発光素子の製造方法の一工程を説明するための一例の図であって、図５（ａ）は図４（ｂ）のＥ−Ｅ’線の断面図であり、図５（ｂ）は図４（ｂ）のＦ−Ｆ’ 線の断面図である。 本発明の半導体発光素子の製造方法の一工程を説明するための一例の図であって、図４（ｂ）のＧ部の拡大模式図である。 本発明の半導体発光素子の製造方法の一工程を説明するための一例の図であって、分割時点のウェハーのｍ軸方向の断面図である。 サファイアのユニットセル図である。

以下、本発明を実施するための形態について説明する。
（第１の実施形態）
本発明の実施形態である半導体発光素子の製造方法の一例について説明する。
本発明の実施形態である半導体発光素子の製造方法は、平面視形状が略長方形である複数の発光素子部を基板上にマトリックス状に形成する工程（第１工程）と、前記発光素子部の長辺が前記基板の劈開容易面に沿うように、前記発光素子部の長辺同士の間に第１の分割溝を形成する工程（第２工程）と、前記第１の分割溝の幅よりも幅を広くした第２の分割溝を、前記発光素子部の短辺同士の間に形成する工程（第３工程）と、前記第１の分割溝及び前記第２の分割溝に沿って前記基板を分割して前記発光素子部を切り出す工程（第４工程）と、を有する。
ここで、本発明の半導体発光素子の製造方法において適用される、平面視形状が略長方形である１つの発光素子は、長方形率（＝長辺の長さｎ_２／短辺の長さｎ_１）が１を超える配置であって、さらに好ましくは長方形率が１．２〜３の配置であり、望ましくは長方形率が１．５〜２．５の配置である。

（第１工程）
図１は、本発明の実施形態である半導体発光素子の製造方法で用いる基板の一例を示す模式図であって、図１（ａ）は平面図であり、図１（ｂ）は側面図であり、図１（ｃ）は図１（ｂ）のＡ部の拡大図である。なお、以下の説明で用いる各図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。

図１（ａ）及び図１（ｂ）に示すように、基板１０は略円板状の部材である。基板１０は、例えば、サファイアからなる。
図１（ａ）に示すように、基板１０には結晶方位の目印として、基板１０の外周１０ｃの一箇所を直線状にしたオリエンテーション・フラット（Ｏｒｉｅｎｔａｔｉｏｎ Ｆｌａｔ；以下、オリフラ）部１０ｄが形成されている。オリフラ部１０ｄの方位は、ｍ軸方向にほぼ平行とされ、ａ軸方向にほぼ垂直とされている。

図１（ａ）に示すように、基板１０の外径はｌ_１とされている。また、オリフラ部１０ｄの高さはｌ_２とされている。オリフラ部１０ｄの高さｌ_２は、基板１０の中心を通る垂線（オリフラ部１０ｄに対する）が基板１０の外周１０ｃとの交わる点Ｂとオリフラ部１０ｄの中点Ｃとの間の長さである。
図１（ｂ）に示すように、基板１０の厚さはｌ_３とされている。基板１０のｃ軸方向は、基板１０の一面（主面）１０ａの垂線Ｐに対して角度αをなす方向とされている。

図１（ｃ）に示すように、基板１０の外周１０ｃの一面１０ａ側及び他面１０ｂ側はそれぞれ面取りされており、傾斜面１０ｅ及び１０ｆが形成されている。なお、基板１０のオリフラ部１０ｄも同様に面取りされている。

図２は、本発明の実施形態である半導体発光素子の製造方法の一工程を説明するための図であって、正極ボンディングパッド２４を形成した時点の概略断面図である。
まず、図２に示すように、基板１０の一面１０ａ上にＩＩＩ族窒化物半導体のエピタキシャル層３７を形成する。

基板１としては、サファイア単結晶、ＳｉＣ単結晶などからなるものを使用できる。基板１としてサファイア基板を用いる場合、（０００１）Ｃ面を主面（表面）とすることが望ましい。基板１０の面方位は、結晶面に対してオフ角が０°でもよく、オフ角を付与してあっても良い。
基板１０上にエピタキシャル層３７を形成する場合、基板１０として２５０〜１０００μｍの厚みのものを用いることが好ましい。基板１０の厚さが２５０μｍ未満であると、エピタキシャル層の成長の途中で基板１０が反ってしまい不都合である。また１０００μｍを超える厚みの基板１０は、エピタキシャル層３７の成長後、研磨により基板１０を薄くするのに労力を要する。

基板１０上にエピタキシャル層３７を形成する場合、基板１０上にバッファ層（図示略）と、バッファ層上に形成される下地層（図示略）とを介してエピタキシャル層３７を形成することが好ましい。
バッファ層は、ＩＩＩ族窒化物半導体の柱状結晶の集合体からなり、基板１０を高温における化学反応から守り、基板１０とエピタキシャル層３７との格子定数の違いを緩和するために設けられる。また、下地層は、ＩＩＩ族窒化物半導体からなるものであり、下地層の材料はバッファと同じであっても異なっていても構わない。更にまた、下地層は、必要に応じてＳｉ、ＧｅおよびＳｎ等のｎ型不純物をドープしても良いが、アンドープとすることもでき、アンドープの方が良好な結晶性の維持という点で好ましい。

エピタキシャル層３７は、図２に示すように、ｎ型電極を形成するためのｎ型コンタクト層を含むｎ型層３２と、発光部となる発光層３３と、ｐ型電極を形成するためのｐ型コンタクト層を含むｐ型層３４とを有する。

ｎ型層３２は、通常ｎコンタクト層とｎクラッド層とから構成される。ｎコンタクト層はｎクラッド層を兼ねることができる。
ｎコンタクト層は、Ａｌ_ｘＧａ_１−ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎコンタクト層にはｎ型不純物がドープされていることが好ましい。ｎ型不純物としては、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
ｎコンタクト層と発光層３３との間には、ｎクラッド層を設けることが好ましい。ｎクラッド層はＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。

ｎ型層２の上に積層される発光層３３としては、単一量子井戸構造あるいは多重量子井戸構造などの発光層３３がある。量子井戸構造の井戸層としては、Ｇａ_１−ｙＩｎ_ｙＮ（０＜ｙ＜０．４）からなるＩＩＩ族窒化物半導体層が通常用いられる。また、多重量子井戸構造の発光層３３の場合は、上記Ｇａ_１−ｙＩｎ_ｙＮを井戸層とし、井戸層よりバンドギャップエネルギーが大きいＡｌ_ｚＧａ_１−ｚＮ（０≦ｚ＜０．３）を障壁層とする。井戸層および障壁層には、設計により不純物をドープしてもしなくてもよい。

ｐ型層３４は、通常、ｐクラッド層およびｐコンタクト層から構成される。ｐコンタクト層はｐクラッド層を兼ねてもよい。
ｐクラッド層としては、発光層３３のバンドギャップエネルギーより大きくなる組成であり、発光層３３へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくはＡｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦０．４）からなるものが挙げられる。ｐクラッド層が、このようなＡｌＧａＮからなる場合、発光層へのキャリアの閉じ込めの点で好ましい。
ｐクラッド層のｐ型ドープ濃度は、１×１０^１８〜１×１０^２１／ｃｍ^３が好ましく、より好ましくは１×１０^１９〜１×１０^２０／ｃｍ^３である。

ｐコンタクト層は、Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．４）からなることが好ましい。
Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。また、ｐコンタクト層は、ｐ型不純物（ドーパント）を１×１０^１８〜１×１０^２１／ｃｍ^３の濃度、好ましくは５×１０^１９〜５×１０^２０／ｃｍ^３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。

このようなエピタキシャル層７を基板１上に形成するには、ＭＯＣＶＤ法（有機金属化学気相成長法）、ＨＶＰＥ法（ハイドライド気相成長法）法、ＭＢＥ（分子線エピタキシー法）、スパッタ法などの方法を使用することができる。特に好ましい成長方法として、膜厚制御性、量産性の観点からＭＯＣＶＤ法が挙げられる。

ＩＩＩ族窒化物半導体のＭＯＣＶＤ法による成長の場合、キャリアガスとして水素（Ｈ_２）または窒素（Ｎ_２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ_３）、ヒドラジン（Ｎ_２Ｈ_４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ_４）またはジシラン（Ｓｉ_２Ｈ_６）が、Ｇｅ原料として有機ゲルマニウムが用いられ、ｐ型にはＭｇ原料としてはビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（（ＥｔＣｐ）_２Ｍｇ）が用いられる。

エピタキシャル層３７形成後、エピタキシャル層３７のｐ型層３４上の所定の位置に公知のフォトリソグラフィー技術およびリフトオフ技術を用いて、図２に示すように、透光性正極２５を形成する。
透光性正極２５の材料としては、ＩＴＯ（Ｉｎ_２Ｏ_３−ＳｎＯ_２）、ＡＺｎＯ（ＺｎＯ−Ａｌ_２Ｏ_３）、ＩＺｎＯ（Ｉｎ_２Ｏ_３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−ＧｅＯ_２）から選ばれる少なくとも一種などが用いられる。また、透光性正極２５の構造としては、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。

次に、図２に示すように、透光性正極２５上の所定の位置に、公知のフォトリソグラフィー技術を用いて正極ボンディングパッド２４を形成する。
正極ボンディングパッド２４としては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造を何ら制限無く用いることができる。

（第２工程及び第３工程）
図３は、本発明の実施形態である半導体発光素子の製造方法の一工程を説明するための図であって、図３（ａ）は、第１の分割溝及び第２の分割溝を形成した時点のウェハーの平面図、図３（ｂ）は図３（ａ）に示すウェハーの一部を示した拡大平面図、図３（ｃ）は図３（ｂ）のＤ−Ｄ’線の断面図である。なお、図３（ａ）では、図面を見やすくするために、発光素子部４０、第１の分離溝６１及び第２の分離溝６２の記載を省略して示している。
正極ボンディングパッド２４形成後、公知のフォトリソグラフィー技術および反応性イオンエッチング技術（本明細書では単に「エッチング法」と言う。）により、エピタキシャル層３７をエッチングして、図３（ｂ）に示すように、第１の分離溝６１と第２の分離溝６２を形成するとともに、第２の分離溝６２に臨む所定の位置にｎ型層３２のｎコンタクト層を半円状に露出させる。
なお、第１の分割溝６１及び第２の分割溝６２を形成する手段として、前記エッチング法以外にも、レーザー法、ダイシング法及びスクライブ法など周知の手法を何ら制限なく用いることができる。
しかしながら、第１の分割溝６１及び第２の分割溝６２を形成する手段としては、ウェットエッチングおよびドライエッチングなどのエッチング方法を用いることが好ましい。例えば、ドライエッチングであれば、反応性イオンエッチング、イオンミリング、集束ビームエッチングおよびＥＣＲエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば硫酸とリン酸の混酸を用いることができる。但し、エッチングを行う前に、窒化ガリウム系化合物半導体表面に、所望のチップ形状となるように、所定のマスクを形成する。
また、レーザー法で第１の分割溝６１及び第２の分割溝６２を形成する場合、汚れが飛散して積層された半導体層の側面に付着し、電気特性が劣化する恐れがある。これを防ぐために、耐熱性に優れたレジストなどの保護膜を形成し、分割溝形成後に保護膜上の汚れと共に保護膜を洗浄で除去する方法がある。
また、ダイシング法やスクライブ法では、ブレードやダイヤモンド針の消耗および劣化による加工精度のバラツキが心配されるが、それらの刃先の交換などの交換頻度を高めることにより加工精度を上げることができる。

図３（ｂ）および図３（ｃ）に示すように、第１の分離溝６１は、ａ軸方向に平行な方向、つまり、基板１０のオリフラ面１０ｄに垂直な方向に設けられている。第１の分離溝６１の幅はｄ_１とされている。また、第２の分離溝６２は、ｍ軸方向に平行な方向、つまり、基板１０のオリフラ面１０ｄに平行な方向に設けられている。第２の分離溝６２の幅はｄ_２とされている。
第１の分離溝６１と第２の分離溝６２は互いに交差するように設けられている。これにより、複数の平面視略長方形状の発光素子部４０がマトリックス状に区画される。
複数の発光素子部４０は、互いに、ａ軸方向にｎ_２の間隔、ｍ軸方向にｎ_１の間隔で設けられている。

第１の分割溝６１は基板１０の劈開容易面に沿うように形成することが好ましい。
また、第２の分割溝６２の幅ｄ_２は、第１の分割溝６１の幅ｄ_１よりも広くすることが好ましい。具体的には、第２の分割溝６２の幅ｄ_２を第１の分割溝６１の幅ｄ_１の２倍以上とすることがより好ましい。

次に、図３（ｂ）および図３（ｃ）に示すように、露出されたｎ型層３２のｎコンタクト層上に負極ボンディングパッド２３を形成する。
負極ボンディングパッド２３としては、Ｔｉ、Ａｕなどを用いた各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。

（第４工程）
図４〜６は、本発明の実施形態である半導体発光素子の製造方法の一工程を説明するための図である。図４（ａ）はウェハーの平面図であり、図４（ｂ）は図４（ａ）に示すウェハーの一部を示した拡大平面図である。図５（ａ）は図４（ｂ）のＥ−Ｅ’線の断面図であり、図５（ｂ）は図４（ｂ）のＦ−Ｆ’ 線の断面図である。図６は、図４（ｂ）のＧ部の拡大模式図である。
なお、図４（ａ）では、図面を見やすくするために、発光素子部４０、第１の分離溝６１及び第２の分離溝６２の記載を省略して示し、図４（ａ）および図４（ｂ）においては、保護膜２６の記載を省略して示している。

第１の分割溝及び第２の分割溝形成後、ウェハー３０の発光素子部４０側の面に保護膜２６を形成する。保護膜２６は、変質部１３の形成後に除去可能な膜であり、変質部１３の形成後に汚れと共に除去して、ウェハー３０の汚れを防止するためのものである。

保護膜２６としては、レジスト、透明樹脂、ガラス、金属膜および絶縁膜など、変質部１３の形成後に除去可能な材料からなるものを何ら制限なく用いることができる。透明樹脂としてはアクリル樹脂、ポリエステル、ポリイミド、塩ビおよびシリコン樹脂などが挙げられる。金属膜としてはニッケルおよびチタンなどが挙げられ、絶縁膜としては酸化珪素および窒化珪素などが挙げられる。
これらの保護膜２６は、塗布法、蒸着法およびスパッタリング法など周知の手段により形成することができる。

保護膜２６の厚さは、０．０１μｍ〜５μｍの範囲とすることが好ましく、０．０１μｍ〜１μｍの範囲とすることがより好ましい。保護膜２６の厚さが０．０１μｍ未満であると、変質部１３の形成時に保護膜２６が損傷して発光素子部４０を十分に保護できない恐れがある。また、保護膜２６の厚さが５μｍを超えると、変質部１３をレーザーで形成する場合に保護膜２６がレーザーを吸収して剥離する恐れがある。

次に、図４に示すように、第１の分割溝６１の中心線６１ｃ及び第２の分割溝６２の中心線６２ｃに沿うように、基板１０のオモテ面（エピ面）又は背面からレーザーを照射して、基板１０に、第１の分割溝６１の中心線６１ｃ及び第２の分割溝６２の中心線６２ｃに沿うように変質部１３を形成する。図５に示す変質部１３は、レーザーの照射により基板１０が容易に割れるように基板１０の材質が変えられた部分の領域である。
レーザーを照射されて形成した変質部１３の領域幅として、第１の分割溝６１の中心線６１ｃに沿うようにして形成した変質部１３の領域幅と前記第２の分割溝６２の中心線６２ｃに沿うようにして形成した変質部１３の領域幅とが異なっていてもよく、また第２の分割溝６２の中心線６２ｃに沿うようにして形成した変質部１３の領域幅が、前記第１の分割溝６１の中心線６１ｃに沿うようにして形成した変質部１３の領域幅よりも、幅を広くするのが好ましい。
図５（ａ）は単なる概略図であり、その変質部１３は図５（ａ）中、○印及びその近傍の限られた範囲とされる。

レーザー照射の際、ビーム径および焦点位置等のレーザー光学系を制御して、レーザーの焦点位置を調整して、変質部１３の位置、深さ及び幅を所望の位置、深さ及び幅にコントロールする。なお、焦点はエピタキシャル層３７の近傍、特にエピタキシャル層３７の表面に合わせることが好ましい。
レーザースクライブに用いることができるレーザー加工機としては、ＣＯ_２レーザー、ＹＡＧレーザー、エキシマ・レーザーおよびパルスレーザーなどが挙げられる。中でもパルスレーザーを用いることが好ましい。レーザースクライブは、加工精度のバラツキがなく、低コストである。

レーザーの波長としては、１０６４ｎｍ、５３２ｎｍ、３５５ｎｍ、２６６ｎｍなどを用いることができ、さらに短い波長でもよい。周波数は１〜１０００００Ｈｚが好ましく、３００００〜７００００Ｈｚがさらに好ましい。出力は変質部１３の幅および深さによって異なるが、所望の変質部１３を得るのに必要な最小限の出力であることが好ましい。余分なレーザー出力は、基板１０や発光素子部４０に熱損傷を与えるので、通常２Ｗ以下が好ましく、１Ｗ以下がさらに好ましい。

変質部１３は、図５に示すように、基板１０の厚み中心から発光素子部４０側の領域に形成する。なお、本発明においては、変質部１３は、基板１０の厚み中心から発光素子部４０側の領域に形成することに限定されるものではなく、基板１０の厚み中心から基板１０の背面側の領域に形成してもよい。また、変質部１３は基板１０の厚さ方向に１箇所だけではなく何箇所形成してもよい。
基板１０の一辺の厚み方向に形成された複数の変質部１３の合計の高さをｈ１とし、基板の厚みをｈとすると、比ｈ１／ｈは、０．１〜０．７であることが好ましく、０．１５〜０．６とすることがより好ましく、０．２〜０．５とすることが特に好ましい。比ｈ１／ｈが０．１５以上であると、分割後に得られる化合物半導体素子の形状を精度よく制御できる。比ｈ１／ｈが０．１未満であるとウェハー３０を各発光素子部４０毎に分割する際に断面が斜めになり、分割後に得られる半導体発光素子の形状が不揃いなり原因となる。

次に、図４及び図６に示すように、ａ軸方向に平行に並べられた複数の第１の分割溝６１の中心線６１ｃと、ｍ軸方向に平行に並べられた複数の第２の分割溝６２の中心線６２ｃは互いに交差するように設けられている。

図４に示すように、中心線６１ｃ及び中心線６２ｃに沿うように形成された変質部１３により平面視略長方形状の素子領域１５がマトリックス状に区画される。素子領域１５には平面視略長方形状の発光素子部４０が備えられている。発光素子部４０は、ａ軸方向に間隔ｎ_２、ｍ軸方向に間隔ｎ_１で設けられている。

変質部１３形成後、保護膜２６をウェハー３０に付着した汚れと共に除去する。
次に、ウェハー３０を構成する基板１０の一面１０ａと反対側の面を研磨して、基板１０の厚みを薄くした後、鏡面に研磨する。
基板１０の厚みは、４０μｍ〜２５０μｍ、好ましくは５０μｍ〜１５０μｍ、より好ましくは６０μｍ〜９０μｍとすることが好ましい。基板１０の厚さを上記範囲とすることで、ウェハー３０の分割が容易になり、効率よく綺麗にウェハー３０を分割することができる。
なお、基板１０の厚みが２５０μｍを超えると、サファイアなどからなる非常に硬い基板１０を精度良く分割することが困難となる。また、基板１０の厚みが８０μｍ未満であると、基板１０とエピタキシャル層３７との間の格子定数や熱膨張率の違いに起因する反りが顕著となり、基板１０を精度良く分割することが困難となる。

なお、前記研磨を先に行い、ウェハー３０の基板１０側に変質部１３を形成してもよい。また、変質部１３は、発光素子部４０の形成された側と基板１０側の両側に形成してもよい。

図７は、本発明の実施形態である半導体発光素子の製造方法の一工程を説明するための図であって、分割時点のウェハー３０のｍ軸方向の断面図である。
基板１０の厚みを薄くした後、分割後に得られる半導体発光素子がバラバラにならないように、ウェハー３０の発光素子部４０側の表面にシートを貼りつける。

次に、図７に示すように、カメラなどを用いて、劈開ブレード２０の刃を第１の分割溝６１と対向する位置に位置合わせして、ウェハー３０の基板１０側から第１の分割溝６１に沿って当接させる。
なお、発光素子部４０を形成して変質部１３を設け、研磨により基板１０を所定の厚みとしたウェハー３０で、外径が２インチ以上のものは、図６の符号Ｈで示すように反っている。
劈開ブレード２０としては、例えば、Ｚｒなどからなり、四角柱の側面の一辺が山状に隆起してなる線状の刃を有するものなどを用いる。

次に、劈開ブレード２０の刃をウェハー３０に僅かに押し込む。
劈開ブレード２０をウェハー３０に押し込む深さは、１０μｍ〜１５０μｍとするのが好ましく、１０μｍ〜４０μｍとするのがより好ましい。
劈開ブレード２０をウェハー３０に押し込む深さが１０μｍ未満であると、未分割となる場合がある。また、劈開ブレード２０をウェハー３０に押し込む深さが１５０μｍを超えると、変質部１３に歪みが生じて、分割された素子の配列が不良となったり、素子に亀裂が生じたりする場合があるとともに、分割工程前にウェハー３０の発光素子部４０側の表面に貼りつけられたシートまで切断されて、分割後に得られる半導体発光素子がバラバラになってしまう場合がある。

次に、劈開ブレード２０を基板１０に押し当てて、第１の分割溝６１の変質部１３からクラックを生じさせることによってウェハー３０を分割する。
これにより、ａ軸方向に平行な第１の分割溝６１に沿って、ウェハー３０を分割して、バー状のウェハーとする。

次に、カメラなどを用いて、劈開ブレード２０の刃を第２の分割溝６２と対向する位置に位置合わせして、ウェハー３０の基板１０側から第２の分割溝６２に沿って当接させる。
第１の分割溝６１の分割と同様に、劈開ブレード２０の刃をウェハー３０に僅かに押し込んだ後、劈開ブレード２０を基板１０に押し当てて、第２の分割溝６２の変質部１３からクラックを生じさせることによってウェハー３０を分割する。
これにより、ｍ軸方向に平行な第２の分割溝６２に沿って、バー状のウェハーを分割して、発光素子部４０を有し、平面視略長方形状の半導体発光素子とする。半導体発光素子は、長辺４１の長さがｎ_２であり、短辺４２の長さがｎ_１である複数の平面視略長方形状であり、長辺４１は、劈開容易面に沿って形成される。

なお、第１の分割溝６１の分割工程及び第２の分割溝６２の分割工程を、複数回の分割工程に分割して、前記半導体発光素子を形成してもよい。

本発明の実施形態である半導体発光素子の製造方法は、平面視形状が略長方形である複数の発光素子部４０を基板１０上にマトリックス状に形成する工程と、発光素子部４０の長辺４１が基板１０の劈開容易面に沿うように、発光素子部４０の長辺４１同士の間に第１の分割溝６１を形成する工程と、第１の分割溝６１の幅よりも幅を広くした第２の分割溝６２を、発光素子部４０の短辺４２同士の間に形成する工程と、第１の分割溝６１及び第２の分割溝６２に沿って基板１０を分割して発光素子部４０を切り出す工程と、を備えた構成なので、劈開容易面に沿うように形成された長辺４１同士の間に設けた第１の分割溝６１で基板１０を容易に劈開でき、チッピング（欠け）の発生を抑制できるとともに、前記発光素子部４０の短辺４２同士の間に設けられ、第１の分割溝６１の幅ｄ_１よりも広くされた幅ｄ_２を有する第２の分割溝６２で基板１０を劈開するので、チッピング（欠け）が生じても、エピタキシャル層３７を露出させず、チッピング（欠け）が発光素子部４０まで達することを抑制でき、発光素子部でのリークを抑制することができる。

本発明の実施形態である半導体発光素子の製造方法は、基板１０がサファイアからなる構成なので、サファイアの劈開容易面に沿って第１の分割溝６１を形成して、基板１０の分割を容易にして、サファイア基板１０から分割する際のチッピングの発生を抑制できる。

本発明の実施形態である半導体発光素子の製造方法は、第１の分割溝６１を、前記サファイアのａ軸に平行となるように形成する構成なので、第１の分割溝６１に沿って、サファイア基板１０を容易に劈開でき、サファイア基板１０から分割する際のチッピングの発生を抑制できる。

本発明の実施形態である半導体発光素子の製造方法は、第２の分割溝６２の幅を、各第１の分割溝６１の幅の２倍以上とする構成なので、サファイア基板１０から分割する際に、短辺４２同士の間でチッピング（欠け）が生じても、チッピング（欠け）を発光素子部４０まで達することなく、各発光素子部４０でのリークを抑制することができる。

本発明の実施形態である半導体発光素子の製造方法は、第１の分割溝６１及び第２の分割溝６２を、レーザー法、スクライブ法、ダイシング法及びドライエッチングからなる群より選ばれた一の手段で形成する構成なので、サファイア基板１０を容易に分割できるとともに、サファイア基板１０から分割する際のチッピングの発生を抑制するとともに、チッピングが生じてもリークを抑制することができる。

本発明の実施形態である半導体発光素子の製造方法は、基板１０が、第１の分割溝６１の中心線６１ｃ及び第２の分割溝６２の中心線６２ｃに沿うように、基板１０のオモテ面（エピ面）又は背面からレーザーを照射して形成した変質部１３を有する構成なので、サファイア基板１０を容易に分割できるとともに、サファイア基板１０から分割する際のチッピングの発生を抑制するとともに、チッピングが生じてもリークを抑制することができる。

本発明の実施形態である半導体発光素子の製造方法は、前記レーザーを照射して形成した変質部１３の領域高さとして、第１の分割溝６１の中心線６１ｃに沿うようにして形成した変質部１３の領域高さと第２の分割溝６２の中心線６２ｃに沿うようにして形成した変質部１３の領域高さとが異なる構成なので、サファイア基板１０を容易に分割できるとともに、サファイア基板１０から分割する際のチッピングの発生を抑制するとともに、チッピングが生じてもリークを抑制することができる。

本発明の実施形態である半導体発光素子の製造方法は、前記レーザーを照射して形成した変質部１３の領域高さとして、第２の分割溝６２の中心線６２ｃに沿うようにして形成した変質部１３の領域高さが、第１の分割溝６１の中心線６１ｃに沿うようにして形成した変質部１３の領域高さよりも幅を高くした構成なので、サファイア基板１０を容易に分割できるとともに、サファイア基板１０から分割する際のチッピングの発生を抑制するとともに、チッピングが生じてもリークを抑制することができる。

以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
（実施例１）
以下に示すようにして、窒化ガリウム系化合物半導体を備えた発光素子部を有するＩＩＩ族窒化物半導体発光素子を作製した。

まず、外径１００ｍｍの円板状のＣ面サファイア基板の主面上に、ＡｌＮからなるバッファ層を介してアンドープＧａＮからなる厚さ４μｍの下地層、Ｓｉドープ（濃度１×１０^１９／ｃｍ^３）ＧａＮからなる厚さ２μｍのｎコンタクト層、Ｓｉドープ（濃度１×１０^１８／ｃｍ^３）Ｉｎ_０．１Ｇａ_０．９Ｎからなる厚さ１２．５ｎｍのｎクラッド層、ＧａＮからなる厚さ１６ｎｍの障壁層とＩｎ_０．２Ｇａ_０．８Ｎからなる厚さ２．５ｎｍの井戸層を交互に５回積層させた後、最後に障壁層を設けた多重量子井戸構造の発光層、Ｍｇドープ（濃度１×１０^２０／ｃｍ^３）Ａｌ_０．０７Ｇａ_０．９３Ｎからなる厚さ２．５ｎｍのｐクラッド層およびＭｇドープ（濃度８×１０^１９／ｃｍ^３）ＧａＮからなる厚さ０．１５μｍのｐコンタクト層を順次積層してなる厚み９μｍのＩＩＩ族窒化物半導体からなるエピタキシャル層を形成した。なお、前記サファイア基板には、ｍ軸方向に平行で，ａ軸方向に垂直なオリフラ部が形成されている。

次に、エピタキシャル層のｐコンタクト層上の所定の位置に公知のフォトリソグラフィー技術およびリフトオフ技術を用いて、ｐコンタクト層側から順にＡｕおよびＮｉＯを積層した構造を持つ透光性正極を形成した。透光性正極の波長４７０ｎｍの光における透過率は６０％であった。
次に、公知のフォトリソグラフィー技術を用い、半導体側からＴｉ／Ａｌ／Ｔｉ／Ａｕ層構造よりなる正極ボンディングパッドを形成した。

次に、図４に示すように、正極ボンディングパッドまで形成された基板を構成するエピタキシャル層を、公知のフォトリソグラフィー技術および反応性イオンエッチング技術によりエッチングして、ｍ軸方向（本明細書中の図４の例では、発光素子の短辺側）に沿ってピッチｎ_１が１８０μｍ、幅（短辺側の分割溝幅）ｄ_１が２０μｍの第１の分割溝を形成するとともに、ａ軸方向に沿ってピッチｎ_２が４００μｍ、幅ｄ_２が４０μｍの第２の分割溝を形成した。また、同時に、第２の分割溝に臨む所定の位置にｎコンタクト層を半円状に露出させた。
次に、露出させたｎコンタクト層にＴｉ／Ａｕ二層構造の負極ボンディングパッドを周知の方法で形成した。
以上の工程により、第１の分割溝及び第２の分割溝で分離された複数の発光素子部を有する発光素子用のウェハーを形成した。

次に、ウェハーの発光素子部側の表面全体に、水溶性のレジストをスピンコーターで均一に塗布し、乾燥させて、厚さ０．２μｍの保護膜を形成した。次に、ウェハーの基板側にＵＶテープを貼りつけ、レジストの洗浄を行ない、ＵＶテープを剥がした。
次に、ウェハーをパルスレーザー加工機のステージ上に真空チャックで固定した。ステージはＸ軸（左右）およびＹ軸（前後）方向に移動することができ、回転可能な構造となっているものを用いた。

次に、レーザーの焦点が第１の分割溝のエピタキシャル層表面に結ばれるようにレーザー光学系を調整し、サファイア基板のオリフラ面に垂直な方向（ａ軸方向）に幅５μｍ、基板表面からの深さ２０μｍの領域（領域高さ２０μｍ）の変質部を第１の分割溝の底面に形成した。レーザー照射の条件は、レーザー波長２６６ｎｍ、周波数５０ｋＨｚ、出力１．６Ｗ、加工スピード７０ｍｍ／秒とした。
次に、ステージを９０°回転させ、ａ軸方向に直交するｍ軸方向に、同様の変質部を第２の分割溝の底面に形成した。変質部形成後、真空チャックを解放し、ウェハーをステージから剥ぎ取った。

次に、ウェハーを洗浄機のステージに設置し、ウェハーを回転させつつ、発光素子部側の表面にシャワー水を流すことによって、変質部を形成する前に形成しておいた保護膜を除去した。その後、高回転数で回転させてシャワー水を吹き飛ばして乾燥させた。
次に、ウェハーのサファイア基板側をラッピングおよびポリッシングすることで、エピタキシャル層の厚みと基板の厚みとを合わせた総厚が８０μｍとなるようにサファイア基板を薄板化した。基板背面（発光素子部が形成されていない面）のＲａは０．００５μｍとした。得られたウェハーの表面には、目視検査で汚れは全く観察されなかった。

次に、ウェハーにおいて第１の分割溝の長さの短いところから順に、第１の分割溝に沿ってウェハーを分割して、発光素子部がａ軸方向に２列配列されてなる第１のバー状のウェハーを得た。
ウェハーの分割は、Ｚｒからなる劈開ブレードをウェハーの基板側から第１の分割溝に沿って当接させ、劈開ブレードを基板に押し当ててウェハーに４０μｍの深さで押し込み、第１の分割溝の変質部からクラックを生じさせて行なった。

次に、劈開ブレードをバー状のウェハーの基板側から第２の分割溝に沿って当接させ、劈開ブレードを基板に押し当ててウェハーに４０μｍの深さで押し込み、第２の分割溝の変質部からクラックを生じさせた。このことによって、第２の分割溝に沿ってバー状のウェハーを分割して、発光素子部がｍ軸方向に一列配列されてなる第２のバー状のウェハーを得た。

次に、劈開ブレードを第２のバー状のウェハーの基板側から第１の分割溝に沿って当接させ、劈開ブレードを基板に押し当てて４０μｍの深さで押し込み、第１の分割溝の変質部からクラックを生じさせた。このことによって、第１の分割溝に沿って第２のバー状のウェハーを分割して、長辺の長さが４００μｍであり、短辺の長さが２４０μｍである複数の平面視略長方形状のＩＩＩ族窒化物半導体発光素子（ＬＥＤチップ）とした。
なお、長辺がａ軸方向に平行となるようなＬＥＤチップの配置を縦型と呼称し、長辺がａ軸方向に垂直となるようなＬＥＤチップの配置を横型と呼称する。
実施例１において得られたＬＥＤチップのＬＥＤ特性は、電圧Ｖｆが３．１８Ｖのとき、発光波長が４５１ｎｍであり、発光出力が１６．９ｍＷであった。

（実施例２、比較例１、２）
半導体発光素子の長辺及び短辺サイズ、サファイア基板における半導体発光素子の配置、分割溝幅を変えた他は実施例１と同様にして、実施例２、比較例１、２に記載の半導体発光素子を製造した。表１に、各半導体発光素子の製造条件、不良率及びＬＥＤ特性をまとめた。
比較例１、２の半導体発光素子のワレ不良率が１３〜１６％であるのに対し、実施例１、２の半導体発光素子のワレ不良率は２〜４％と向上させることができた。ここで、ワレ不良率とは所定の長辺及び短辺サイズに関する合否判定基準に照らし、割れや欠けが原因で不良品となった発生率であり、当該不良数を１枚のサファイア基板上に設計された半導体発光素子数で除した値である。なお、１枚のサファイア基板の端面付近に設計配置された不完全な素子形状の半導体発光素子は、合否判定対象からはずされている。

（実施例３、４）
実施例３の半導体発光素子は、半導体発光素子の総厚が１４０μｍとなるようにサファイア基板を薄板化した以外は、長辺及び短辺サイズ、サファイア基板における半導体発光素子の配置、分割溝幅を実施例１と同じにした。また、実施例４の半導体発光素子は、総厚が１４０μｍとなるようにサファイア基板を薄板化した以外は、半導体発光素子の長辺及び短辺サイズ、サファイア基板における半導体発光素子の配置、分割溝幅を実施例２と同じにした。
なお、実施例３及び実施例４で用いた基板は、それぞれ、発光素子部が形成されているオモテ面（基板主面）側から４０μｍおよび１２０μｍの深さに所定のレーザー（波長５３２ｎｍ）により変質部の中心が形成されたものを用いた。この時、変質部の領域高さは、第１の分割溝が２０μｍ、第２の分割溝が３０μｍであった。
実施例３、４の半導体発光素子のワレ不良率は０％と向上させることができた。

本発明は、半導体発光素子の製造方法に関するものであり、特に、サファイア基板から分割する際のチッピングの発生を抑制するとともに、チッピングが生じてもリークを抑制して、半導体発光素子の製造効率を高めた半導体発光素子の製造方法に関するものであり、Ｌ半導体発光素子を製造・利用する産業において利用可能性がある。

１０…サファイア基板、１０ａ…一面（主面、オモテ面（エピ面））、１０ｂ…他面（背面）、１０ｃ…外周、１０ｄ…オリフラ部、１０ｅ、１０ｆ…傾斜面、１３…変質部、２０…劈開ブレード、２３…負極ボンディングパッド、２４…正極ボンディングパッド、２５…透光性電極、２６…保護膜、３０…ウェハ、３２…ｎ型層、３３…発光層、３４…ｐ型層、３７…エピタキシャル層、４０…発光素子部、４１…長辺、４２…短辺、６１…第１の分割溝、６１ｃ…中心線、６２…第２の分割溝、６２ｃ…中心線。

Claims (8)

1. 平面視形状が略長方形である複数の発光素子部を基板上にマトリックス状に形成する工程と、
   前記発光素子部の長辺が前記基板の劈開容易面に沿うように、前記発光素子部の長辺同士の間に第１の分割溝を形成する工程と、
   前記第１の分割溝の幅よりも幅を広くした第２の分割溝を、前記発光素子部の短辺同士の間に形成する工程と、
   前記第１の分割溝及び前記第２の分割溝に沿って前記基板を分割して前記発光素子部を切り出す工程と、を備えたことを特徴とする半導体発光素子の製造方法。
2. 前記基板がサファイアからなることを特徴とする請求項１に記載の半導体発光素子の製造方法。
3. 前記第１の分割溝を、前記サファイアのａ軸に平行となるように形成することを特徴とする請求項１または請求項２に記載の半導体発光素子の製造方法。
4. 前記第２の分割溝の幅を、前記第１の分割溝の幅の２倍以上とすることを特徴とする請求項１〜３のいずれか１項に記載の半導体発光素子の製造方法。
5. 前記第１の分割溝及び前記第２の分割溝を、レーザー法、スクライブ法、ダイシング法及びドライエッチングからなる群より選ばれた一の手段で形成することを特徴とする請求項１〜４のいずれか１項に記載の半導体発光素子の製造方法。
6. 前記基板が、前記第１の分割溝の中心線及び前記第２の分割溝の中心線に沿うように、基板のオモテ面（エピ面）又は背面からレーザーを照射して形成した変質部を有することを特徴とする請求項１〜５のいずれか１項に記載の半導体発光素子の製造方法。
7. 前記レーザーを照射して形成した変質部の領域高さとして、前記第１の分割溝の中心線に沿うようにして形成した変質部の領域高さと前記第２の分割溝の中心線に沿うようにして形成した変質部の領域高さとが異なることを特徴とする請求項６に記載の半導体発光素子の製造方法。
8. 前記レーザーを照射して形成した変質部の領域高さとして、前記第２の分割溝の中心線に沿うようにして形成した変質部の領域高さが、前記第１の分割溝の中心線に沿うようにして形成した変質部の領域高さよりも高くしたことを特徴とする請求項６に記載の半導体発光素子の製造方法。
   

Images