JP7144684B2 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP7144684B2
JP7144684B2 JP2019181932A JP2019181932A JP7144684B2 JP 7144684 B2 JP7144684 B2 JP 7144684B2 JP 2019181932 A JP2019181932 A JP 2019181932A JP 2019181932 A JP2019181932 A JP 2019181932A JP 7144684 B2 JP7144684 B2 JP 7144684B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
side nitride
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019181932A
Other languages
English (en)
Other versions
JP2019220723A5 (ja
JP2019220723A (ja
Inventor
俊 北濱
芳樹 井上
和浩 永峰
准也 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Publication of JP2019220723A publication Critical patent/JP2019220723A/ja
Publication of JP2019220723A5 publication Critical patent/JP2019220723A5/ja
Priority to JP2022139459A priority Critical patent/JP7445160B2/ja
Application granted granted Critical
Publication of JP7144684B2 publication Critical patent/JP7144684B2/ja
Priority to JP2024024363A priority patent/JP2024056981A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Description

本開示は発光素子の製造方法に関する。
発光素子は、例えば、基板と、基板の上面側から順にｎ側窒化物半導体層とｐ側窒化物半導体層とを有する半導体部と、を備える半導体ウエハを分割して得ることができる。これら半導体ウエハを分割する方法として、レーザ光を基板内に照射することで加工変質部を形成してから分割する方法が知られている。この際、半導体部のうち半導体ウエハの分割予定線と重なる領域をエッチングにより上方から除去することでｎ側窒化物半導体層を露出させ、除去した部分の表面に保護層を形成する場合がある。これにより、半導体ウエハを分割する際に生じる屑がエッチングにより露出した表面に付着するのを抑制することができるので、屑を介してリーク電流が流れるのを抑制することができる。（例えば、特許文献１）。
特開２００５－１６６７２８
特許文献１の発光素子では、リーク電流の発生をさらに軽減できる余地がある。
基板と、ｎ型不純物を含むｎ側窒化物半導体層と、ｐ型不純物を含むｐ側窒化物半導体層とを下方から上方に向かって順に有する半導体ウエハを準備する工程と、前記基板にレーザ光を照射することにより、前記基板に加工変質部を形成する工程と、前記基板に加工変質部が形成された前記半導体ウエハを分割することにより、複数の発光素子を得る工程とを有する発光素子の製造方法において、前記半導体ウエハを準備する工程と前記基板に加工変質部を形成する工程との間に、前記ｐ側窒化物半導体層の上面における前記複数の発光素子となる領域の境界を含む領域に保護層を形成する工程と、前記半導体ウエハをアニールすることにより、前記保護層が形成されていない領域において前記ｐ側窒化物半導体層を低抵抗化する工程と、を順に有することを特徴とする発光素子の製造方法。
このような製造方法によれば、リーク電流の発生を軽減した発光素子を製造することができる。また、リーク電流の発生を軽減した発光素子を提供することができる。
実施形態に係る発光素子の製造方法を説明するための模式平面図である。 図１Ａ中のＡ－Ａ線における模式断面図である。 実施形態に係る発光素子の製造方法を説明するための模式平面図である。 図２Ａ中のＡ－Ａ線における模式断面図である。 実施形態に係る発光素子の製造方法を説明するための模式平面図である。 図３Ａ中のＡ－Ａ線における模式断面図である。 実施形態に係る発光素子の製造方法を説明するための模式平面図である。 図４Ａ中のＡ－Ａ線における模式断面図である。 実施形態に係る発光素子の製造方法を説明するための模式平面図である。 図５Ａ中のＡ－Ａ線における模式断面図である。 実施形態に係る発光素子の製造方法を説明するための模式平面図である。 図６Ａ中のＡ－Ａ線における模式断面図である。 比較例に係る発光素子の製造方法を説明するための模式平面図である。 図７Ａ中のＡ－Ａ線における模式断面図である。 実施例１に係る発光素子の逆電流値を測定した結果を示すグラフである。 実施例２に係る発光素子の逆電流値を測定した結果を示すグラフである。 実施例３に係る発光素子の逆電流値を測定した結果を示すグラフである。 比較例に係る発光素子の逆電流値を測定した結果を示すグラフである。
以下、本発明の実施形態及び実施例について図面を参照しながら説明する。ただし、以下に示す実施形態及び実施例は、本発明の技術思想を具体化するための構成を例示するものであって、本発明を特定するものではない。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。
［実施形態１］
本実施形態に係る発光素子１００の製造方法において、まず、図１Ａ及び図１Ｂに示すように、基板１１と、ｎ型不純物を含むｎ側窒化物半導体層１２ｎと、ｐ型不純物を含むｐ側窒化物半導体層１２ｐとを下方から上方に向かって順に有する半導体ウエハ１を準備する（以下、基板１１上に設けられた「ｎ側窒化物半導体層１２ｎ」と「ｐ側窒化物半導体層１２ｐ」とを含む領域を「半導体部１２」という。）。次に、図３Ａ及び図３Ｂに示すように、ｐ側窒化物半導体層１２ｐの上面における複数の発光素子１００となる領域の境界を含む領域に保護層１４を形成する（以下、複数の発光素子１００となる領域の境界を「分割予定線１３」ともいう。）。なお、符号１４として示すｐ側窒化物半導体層１２ｐを高抵抗のまま維持するための保護層を「第１保護層１４」といい、後述する符号１８として示す発光素子１００の上面を保護するための保護層を「第２保護層１８」ということがある。また、図３Ａでは、図面での説明を簡便にするために、半導体ウエハ１のうち、後に４つの発光素子１００となる領域について説明している。この点については、図２Ａ～図５Ａ、図７Ａにおける模式平面図でも同様である。次に、図４Ａ及び図４Ｂに示すように、半導体ウエハ１をアニール（熱処理）することにより、第１保護層１４が形成されていない領域においてｐ側窒化物半導体層１２ｐを低抵抗化する。ｐ側窒化物半導体層１２ｐのうち第１保護層１４が設けられていない領域ではアニールによりｐ型不純物を不活性化している水素がｐ型不純物から離脱するのに対して、ｐ側窒化物半導体層１２ｐのうち第１保護層１４が設けられている領域ではｐ型不純物を不活性化している水素がｐ型不純物から離脱しにくいため、第１保護層１４が形成されていない領域においてｐ側窒化物半導体層１２ｐを低抵抗化することができる一方、第１保護層１４が形成されている領域ではｐ側窒化物半導体層１２ｐが高抵抗のまま保持されるものと推測される。その後、図５Ａ及び図５Ｂに示すように、基板１１にレーザ光Ｌを照射することにより、前記基板１１に加工変質部を形成する。そして、基板１１に加工変質部が形成された半導体ウエハ１を分割することにより、図６Ａ及び図６Ｂに示すような発光素子１００を複数得る。
これにより、図６Ａ及び図６Ｂに示すように、得られる発光素子１００の側面部分には、ｐ側窒化物半導体層１２ｐの一部に相当する高抵抗部１２ｘが配置されることになるので、仮に半導体ウエハ１を分割する際に生じる屑が発光素子１００の側面に付着したとしても、本来、低抵抗化されたｐ側窒化物半導体層１２ｐ及びその直下に位置するｎ側窒化物半導体層１２ｎの全域においてある程度均等に流れるべき電流が屑を介して偏って流れることを軽減することができる。なお、以下では、半導体部１２のうちある領域においてある程度均等に流れるべき電流が、ダメージを受けた領域など特定の領域に偏って流れることを「リーク電流が生じる」、「電流がリークする」などという。
レーザ光Ｌのエネルギーはレーザ光Ｌの光軸に近付くほど大きいので、典型的には、分割予定線１３と重なる領域にレーザ光Ｌによるダメージが生じやすい。しかし、本実施形態では、分割予定線１３と重なる領域に高抵抗部１２ｘが配置されているので、仮にその領域にダメージが生じたとしても、そのダメージに起因してリーク電流が生じる可能性は低い。
さらに、発明者らは、鋭意検討した結果、図７Ａ及び図７Ｂに示す従来技術のように半導体部１２のうち分割予定線１３と重なる領域をエッチングにより除去する場合、エッチングにより形成された半導体部１２の凹部２０における側面と半導体部１２の上面で規定される角部及びその近傍（以下「角部等２１」という。）にレーザ光Ｌが集中しダメージが生じやすいという知見を得た。角部等２１にレーザ光Ｌのエネルギーが集中する詳細な理由は不明だが、半導体部１２に凹部２０を形成すると、レーザ光Ｌが反射や屈折することによりレーザ光Ｌが角部等２１に集まりやすいためであると考えられる。つまり、従来技術のように半導体部１２に凹部２０を形成する場合、半導体部１２を除去する領域を十分に大きくしないと、半導体部１２の角部等２１にダメージが生じ、電流がリークするおそれがある。しかし、本実施形態では、半導体部１２に凹部２０を形成しない。つまり、本実施形態では、半導体部１２の上面は実質的に平坦であり半導体部１２に角部等２１は存在しないので、角部等２１においてダメージが生じ、そのダメージに起因して電流がリークするおそれもない。
また、従来技術においても、半導体部１２を除去する領域を十分大きくすれば、角部等２１にダメージが生じることはないが、それでは一枚の半導体ウエハにおける発光領域が減ってしまう。しかし、本実施形態では角部等２１が存在しないので、一枚の半導体ウエハ１における発光領域をより大きくとることができる。したがって、本実施形態では、従来技術と１つの発光素子の大きさを揃える場合は、１つの発光素子１００における発光領域を大きくとることができるので発光出力を高めることができるとともに順方向電圧（以下「Ｖｆ」ともいう。）を低減することができる。また、従来技術と１つの発光素子における発光領域の大きさを揃える場合は、本実施形態では、発光に寄与しない領域を低減することができるので、一枚の半導体ウエハ１から取れる発光素子１００の数を増やすことができる。
以下、各工程について順に説明する。
（半導体ウエハの準備工程）
まず、図１Ａ及び図１Ｂに示すように、基板１１と、ｎ型不純物を含むｎ側窒化物半導体層１２ｎと、ｐ型不純物を含むｐ側窒化物半導体層１２ｐとを、下方から上方に向かって順に有する半導体ウエハ１を準備する。ここでは、ｎ側窒化物半導体層１２ｎとｐ側窒化物半導体層１２ｐとの間に、活性層１２ａを有する場合について説明する。以下、ｎ側窒化物半導体層１２ｎ、活性層１２ａ及びｐ側窒化物半導体層１２ｐをまとめて、半導体部１２ということがある。半導体部１２を構成する各層には、例えば、ＩｎＸＡｌＹＧａ１－Ｘ－ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）等の窒化物半導体を用いることができる。
ｎ型不純物としては、例えば、Ｓｉを用いることができ、ｐ型不純物としては、例えば、Ｍｇを用いることができる。基板１１としては、サファイアなどの絶縁性基板や、ＧａＮ、ＳｉＣ、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉなどの導電性基板を用いることができる。基板１１の上面には、低温成長バッファ層などが下地層として形成されていてもよい。
本明細書において、ｐ側窒化物半導体層１２ｐとｎ側窒化物半導体層１２ｎとの界面又は活性層１２ａを基準として、半導体部１２のうちｐ電極が設けられる側をｐ側窒化物半導体層１２ｐといい、半導体部１２のうちｎ電極が設けられる側をｎ側窒化物半導体層１２ｎという。
本実施形態では、図２Ａ及び図２Ｂに示すように、図１Ａ及び図１Ｂに示す状態から、ｐ側窒化物半導体層１２ｐの側から半導体部１２の一部をエッチングしてｎ側窒化物半導体層１２ｎを露出させることにより、後の工程においてｎパッド電極１６を設けるための領域を形成している。この際、ｐ側窒化物半導体層１２ｐのうち、半導体ウエハ１の分割予定線１３と重なる領域はエッチングされない。
ｐ側窒化物半導体層１２ｐの側から半導体部１２の一部をエッチングしてｎ側窒化物半導体層１２ｎを露出させた場合、発光素子１００の上面において電位差が発生する。このため、半導体部１２をエッチングしてから、後述する電流拡散層１５を形成した場合、電流拡散層１５の材料（例えば、Ａｇ等）によっては電位差によりマイグレーションを起こす可能性がある。したがって、このような材料を電流拡散層１５として使う場合には、電流拡散層１５を形成した後に、半導体部１２をエッチングすることが好ましい。これにより、例えば電流拡散層１５をカバー層で覆った後に半導体部１２を除去できるので、電位差による電流拡散層１５のマイグレーションの発生を抑制することができる。
（保護層の形成工程）
次に、図３Ａ及び図３Ｂに示すように、ｐ側窒化物半導体層１２ｐの上面であって、半導体ウエハ１の分割予定線１３と重なる領域に、第１保護層１４を形成する。半導体ウエハ１の分割予定線１３は、後の工程において半導体ウエハ１を分割したときに、発光素子１００が任意の形状となるように延伸させていればよく、典型的には、図３Ａなどに示すように、上面視において格子状に設けることができる。半導体ウエハ１の分割予定線１３を格子状とすることで、上面視形状が矩形の発光素子１００を得ることができる。発光素子１００の他の形状としては、上面視において六角形等とすることもできる。第１保護層１４は、半導体ウエハ１の分割予定線１３と重なる領域に形成されていればどのような形状でもよいが、半導体ウエハ１の分割予定線１３が格子状である場合、第１保護層１４も、これら格子状の分割予定線１３と重なるように格子状に形成することができる。これにより、矩形の発光素子１００の、すべての側面において、リーク電流が流れるのを抑制することができる。
第１保護層１４としては、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＺｎＯ、ＺｒＯ２、ＴｉＯ２、Ｎｂ２Ｏ５、Ｔａ２Ｏ５等を用いることができ、典型的にはＳｉＯ２を用いることができる。第１保護層１４は、ＣＶＤやスパッタ装置等で第１保護層１４となる材料を半導体ウエハ１上に成膜することにより形成することができる。
第１保護層１４の厚みは、０．０１μｍ以上が好ましく、０．２μｍ以上がより好ましい。これにより、第１保護層１４が形成された領域においてｐ側窒化物半導体層１２ｐが低抵抗になるのをより確実に抑制することができる。第１保護層１４の厚みは、１μｍ以下が好ましく、０．５μｍ以下がより好ましい。これにより、第１保護層１４にクラックが生じるのを抑制することができる。
上面視において、第１保護層１４の短手方向における幅（分割予定線１３と垂直をなす方向における幅）は、１μｍ以上が好ましく、５μｍ以上がより好ましい。これにより、半導体ウエハ１を、第１保護層１４の直下でより確実に複数の発光素子１００に分割することができる。上面視において、第１保護層１４の短手方向における幅（分割予定線１３と垂直をなす方向における幅）は、５０μｍ以下が好ましく、２０μｍ以下がより好ましく、１５μｍ以下がさらに好ましい。これにより、ｐ側窒化物半導体層１２ｐのうち、低抵抗となる領域を大きく取ることができる。
第１保護層１４を形成した後、ｐ側窒化物半導体層１２ｐの上面のうち第１保護層１４が形成されていない領域であって、第１保護層１４が形成されている領域の近傍を含む領域に電流拡散層１５を形成することができる。ここでは、第１保護層１４を形成した後、ｐ側窒化物半導体層１２ｐの上面であって、第１保護層１４が形成されていない領域の略全面に、電流拡散層１５を設けている。ここで、第１保護層１４が形成されている領域の近傍とは、第１保護層１４から２０μｍ以内の領域をいう。これにより、発光素子１００の面内における電流密度分布をより均一にすることができるため、発光素子１００の発光効率を向上させることができる。なお、電流拡散層１５を設けるタイミングは、例えば、第１保護層１４を形成する前に設けてもよいし、後述するｐ側窒化物半導体層１２ｐの低抵抗化工程の後に設けてもよい。
電流拡散層１５をｐ側窒化物半導体層１２ｐの低抵抗化工程の後に設けることで、特定の材料がｐ側窒化物半導体層１２ｐの低抵抗化を抑制するものであるとしても、それを電流拡散層１５として用いることができる。
電極拡散層として、ＩＴＯ、ＺｎＯ、Ｉｎ２Ｏ３等の導電性金属酸化物等を用いることができる。電流拡散層１５を反射層としても用いる場合には、Ａｇ等を用いることができる。電流拡散層１５は、例えばスパッタ装置等で電流拡散層１５となる材料をｐ側窒化物半導体層１２ｐの上面に成膜することにより設けることができる。
上面視において、電流拡散層１５と第１保護層１４との間の距離は、０μｍ以上が好ましく、２μｍ以上がより好ましい。両者の間に一定以上の距離をあけることにより、発光の弱い発光素子１００の外周部において電流拡散層１５による光の吸収を低減できるので、光取出し効率を向上させることができる。上面視において、電流拡散層１５と第１保護層１４との間の距離は、２０μｍ以下が好ましく、１０μｍ以下がより好ましい。これにより、発光素子１００における電流拡散層１５の面積を大きくすることができるので、Ｖｆを低減させることができる。
（ｐ側窒化物半導体層の低抵抗化工程）
次に、半導体ウエハ１をアニールすることで、第１保護層１４が形成されていない領域において、ｐ側窒化物半導体層１２ｐを低抵抗化する。これにより、第１保護層１４が形成されている領域におけるｐ側窒化物半導体層１２ｐは高抵抗のまま維持され、高抵抗部１２ｘを構成することとなる。このため、半導体ウエハ１を分割予定線１３に沿って分割した際に、半導体ウエハ１の端面から飛散した屑が発光素子１００の側面に付着したとしても、ｐ側窒化物半導体層１２ｐとｎ側窒化物半導体層１２ｎとの間を屑を介して電流が流れることを抑制できる。図４Ａ及び図４Ｂでは、理解を容易にするためにｐ側窒化物半導体層１２ｐのうち、高抵抗のまま維持されている高抵抗部１２ｘに対応する領域を斜線で示しており、図５Ａ～図６Ｂでも同様である。
アニールは、実質的に水素を含まない雰囲気で行うことが好ましい。典型的には、窒素雰囲気中でアニールすることが好ましい。半導体ウエハ１をアニールする温度としては、３５０℃～６００℃が好ましい。半導体ウエハ１をアニールする時間としては、１０分～６０分が好ましい。これにより、ｐ側窒化物半導体層を効率よく低抵抗化することができる。
次に、図５Ａ及び図５Ｂに示すように、半導体部１２にｎパッド電極１６及びｐパッド電極１７を形成する。ここでは、ｎパッド電極１６及びｐパッド電極１７の上面の一部を除き、半導体ウエハ１の上面の略全面を第２保護層１８で覆っている。第２保護層１８は、第１保護層１４を覆うように形成することもできるし、第１保護層１４を除去してから形成することもできる。第２保護層１８は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＺｎＯ、ＺｒＯ２、ＴｉＯ２、Ｎｂ２Ｏ５、Ｔａ２Ｏ５等を用いることができ、典型的にはＳｉＯ２を用いることができる。第２保護層１８は、ＣＶＤやスパッタ装置等で第２保護層１８となる材料を半導体ウエハ１上に成膜することにより形成することができる。
（レーザ光の照射工程）
次に、図５Ａ及び図５Ｂに示すように、基板１１のうち分割予定線１３に対応する領域に、レーザ光Ｌを照射する。このとき、基板１１の内側に焦点が合うように、レーザ光Ｌを集光して照射する。これにより、半導体ウエハ１を分割する際の起点となる加工変質部を基板１１内に生じさせることができるため、後の工程において、半導体ウエハ１を分割しやすくすることができる。半導体部１２に生じるダメージを可能な限り少なくするために、半導体ウエハ１の基板１１側、すなわち半導体ウエハ１の下面側からレーザ光Ｌを照射することが好ましい。
レーザ光Ｌを発するレーザ加工機としては、加工変質部が形成可能なものであればよい。具体的には、ファイバーレーザ、ＣＯ2レーザ、ＹＡＧレーザ等を用いることができる。レーザ光Ｌは、波長を２００ｎｍ～５０００ｎｍとすることができ、３６０ｎｍ～２０００ｎｍとすることが好ましい。レーザ光Ｌのパルス幅は、１０ｆｓｅｃ～１０μｓｅｃとすることができ、１００ｆｓｅｃ～１ｎｓｅｃとすることが好ましい。レーザ光Ｌの出力は、０．０１Ｗ～１０Ｗとすることが好ましい。
本実施形態では、従来のように、上面視において分割予定線１３と重なる領域に半導体部１２に凹部２０を形成しないので角部等２１も存在しない。このため、従来のように半導体部１２に凹部２０を形成する際における凹部２０の分割予定線１３に垂直をなす方向における幅と、本実施形態のように半導体部１２に凹部２０を形成せずに第１保護層１４を形成する際における第１保護層１４の分割予定線１３に垂直をなす方向における幅とが同じ場合に、前者（従来）及び後者（本実施形態）においてレーザ光Ｌを照射する領域を半導体部１２に同じように近づけると、後者（本実施形態）の方が前者（従来）よりもダメージを受けにくい。したがって、後者（本実施形態）の場合はレーザ光Ｌの照射位置を半導体部１２により近づけることができる。
一方、半導体ウエハ１を分割する際、基板１１の結晶方位等によっては、半導体ウエハ１は、半導体ウエハ１の互いに平行な上面及び下面に垂直をなさずに、レーザ光Ｌにより形成される加工変質部から一定の角度をもって斜めに分割されることがある。この場合、分割予定線１３からのずれの程度によっては、得られる発光素子１００が不良品となってしまう。
しかし、前述のように、本実施形態であれは従来に比較して、基板１１におけるレーザ光Ｌを照射する領域、すなわち加工変質部を形成する領域を半導体部１２に近づけることができる。加工変質部を形成する領域は、例えば基板１１の厚みの半分よりも上の領域とすることができる。これにより、分割予定線１３からのずれを小さくすることができるので歩留まりの向上が期待できる。
基板１１に加工変質部を形成する位置（基板１１の厚み方向における位置）は１つである必要はなく、複数の位置に加工変質部を形成することもできる。このようすれば、基板１１が厚くても比較的容易に半導体ウエハ１を分割することができる。基板１１に加工変質部を複数の位置に形成する場合は、例えば半導体部１２に最も近い位置にある加工変質部が基板１１の厚みの半分よりも上の領域にあれば、分割予定線１３からのずれを小さくすることができる。
さらに、加工変質部を形成する領域を半導体部１２に近づけることにより、発光素子１００を発光させたときに、半導体部１２から基板１１側に向けて出射される光が加工変質部に比較的早く達するようにすることができる。これにより、より多くの光を、レーザ光Ｌにより表面が粗面となっている加工変質部で反射させることができるため、発光素子１００の光取出し量を向上させることができる。
このとき、深さ方向において加工変質部を基板１１の複数の位置に形成する場合は、第１加工変質部を形成するとともに、第１加工変質部よりも上方に、第２加工変質部を形成することができる。例えば、基板１１に、第１パルスエネルギー且つ第１ピッチでレーザ光Ｌを照射することで第１加工変質部が形成され、基板１１に、第１パルスエネルギーよりも小さい第２パルスエネルギー且つ第１ピッチよりも広い第２ピッチでレーザ光Ｌを照射することで第２加工変質部が形成される。これにより、加工変質部を半導体部１２に近づけて形成することで光取出し量を向上しつつ、レーザ光Ｌによる半導体部１２に対するダメージを抑制することができる。つまり、半導体ウエハ１を割断するために十分な大きさの加工変質部を形成するためには、比較的大きいパルスエネルギーと比較的小さいピッチでレーザ光Ｌを基板１１に照射する必要があるが、半導体部１２に比較的近い位置にこのような加工変質部を形成すると、半導体部１２にダメージが生じてしまう虞がある。そこで、基板１１に、第１パルスエネルギーよりも小さい第２パルスエネルギー且つ第１ピッチよりも広い第２ピッチでレーザ光Ｌを照射することで、第２加工変質部を、第１加工変質部を形成する際の第１パルスエネルギーと第１ピッチと同じパルスエネルギーとピッチで形成した場合と比較して、レーザ光Ｌによる半導体部１２に対するダメージを抑制することができる。
第１加工変質部及び第２加工変質部を形成する場合、第１加工変質部を基板１１の厚みの半分より下の領域に形成し、第２加工変質部を基板１１の厚みの半分より上の領域に形成することができる。これにより、加工変質部を半導体部１２に近づけて形成することで光取り出し量をさらに向上しつつ、レーザ光Ｌによる半導体部１２に対するダメージをさらに抑制することができる。
さらに、本実施形態であれば角部等２１が存在しないので従来に比較して、強いパルスエネルギーのレーザ光Ｌを照射することができる。これにより、比較的厚い基板１１を用いても半導体ウエハ１を分割しやすくすることができる。
具体的には、基板１１の厚みを５０μｍ～５００μｍとすることができる。レーザ光Lは、基板１１の上面から１０μｍ～１５０μｍの位置に照射することが好ましく、２０μｍ～１００μｍの位置に照射することがより好ましい。換言すると、加工変質部を基板１１の上面から１０μｍ～１５０μｍの位置に形成することが好ましく、２０μｍ～１００μｍの位置に形成することがより好ましい。これにより半導体部１２のダメージを抑制しつつ、半導体ウエハ１を精度良く分割することができる。
（半導体ウエハの分割工程）
その後、半導体ウエハ１を分割予定線１３に沿って分割することにより、図６Ａ及び図６Ｂに示すような発光素子１００を複数得ることができる。半導体ウエハ１を分割する方法としては、例えば、基板１１の下面にローラーやブレード等を押し当てて力を加えることで分割することができる。
［実施形態２］
本実施形態に係る発光素子１００では、図６Ａ及び図６Ｂに示すように、基板１１と、ｎ型不純物を含むｎ側窒化物半導体層１２ｎと、ｐ型不純物を含むｐ側窒化物半導体層１２ｐとを下方から上方に向かって順に有する半導体構造を備える。半導体構造では、ｐ側窒化物半導体層１２ｐ側が光取出し面側であり、ｎ側窒化物半導体層１２ｎ側が実装面側である。換言すると、発光素子１００は、フェイスアップ実装型の発光素子である。そして上面視において、ｐ側窒化物半導体層１２ｐの外周部が、ｐ側窒化物半導体層１２ｐの外周部の内側よりも高抵抗である。
これにより、発光素子１００の側面部分には、ｐ側窒化物半導体層１２ｐの一部に相当する高抵抗部１２ｘが配置されることになるので、仮に発光素子１００の側面にリーク源となる屑等が付着していた場合でも、リーク電流が生じるのを抑制することができる。また、仮に高抵抗部１２ｘにダメージが生じていた場合でも、そのダメージに起因してリーク電流が生じるのを抑制することができる。
発光素子１００では、ｐ側窒化物半導体層１２ｐの上面のうち、外周部に対応する領域に、第１保護層１４を形成することができる。半導体ウエハ１がアニールされる際、第１保護層１４が形成されている領域におけるｐ側窒化物半導体層１２ｐは高抵抗のまま維持されるので、第１保護層１４の下方に高抵抗部１２ｘを構成することができる。なお、第１保護層１４は、半導体ウエハ１がアニールされた後に、除去されていてもよい。
半導体構造の上方であって、第１保護層１４の上面を含む領域に、第２保護層１８を形成することができる。これにより、発光素子１００の上面を保護することができる。
ｐ側窒化物半導体層１２ｐの上面のうち外周部よりも内側の領域であって、外周部の近傍を含む領域には、電流拡散層１５を形成することができる。ここでは、ｐ側窒化物半導体層１２ｐの上面であって、外周部よりも内側の領域の略全面に、電流拡散層１５を形成している。ここで、ｐ側窒化物半導体層１２ｐの外周部の近傍とは、外周部から内側に向けて２０μｍ以下の領域をいう。これにより、発光素子１００の面内における電流密度分布をより均一にすることができるため、発光素子１００の発光効率を向上させることができる。また、発光素子１００の面内において電流が流れる面積を比較的大きくすることができるため、発光素子１００からの光取出し量を向上させることができる。
基板１１の側面には、加工変質部が形成されている。これにより、半導体ウエハ１を分割しやすくすることができるため、発光素子１００を得やすくすることができる。加工変質部は、基板１１の厚みの半分より上に形成することができる。これにより、半導体ウエハ１を分割して発光素子１００を得るときの分割予定線１３からのずれを小さくすることができる。さらに、加工変質部が形成される領域を半導体部１２に近づけることにより、より多くの光を加工変質部で反射させることができるため、発光素子１００からの光取出し量を向上させることができる。
深さ方向において加工変質部が基板１１の複数の位置に形成されている場合は、加工変質部は、第１ピッチで形成されている第１加工変質部と、第１ピッチよりも広い第２ピッチで形成されている第２加工変質部とを有することができる。そして、第１加工変質部よりも上方に、第２加工変質部を形成することができる。これにより、加工変質部が半導体部１２に近づけて形成されるため、発光素子１００からの光取出し量を向上することができる。また、第１加工変質部のピッチよりも広いピッチで第２加工変質部が形成されるため、レーザ光Ｌによる半導体部１２に対するダメージを抑制することができる。
第１加工変質部及び第２加工変質部が形成されている場合、第１加工変質部を基板１１の厚みの半分より下の領域に形成し、第２加工変質部を基板１１の厚みの半分より上の領域に形成することができる。これにより、加工変質部を半導体部１２に近づけて形成することで光取り出し量をさらに向上しつつ、レーザ光Ｌによる半導体部１２に対するダメージをさらに抑制することができる。
［実施例１］
図１Ａ～図６Ｂに基づいて、本実施例について説明する。
まず、図１Ａ及び図１Ｂに示すように、基板１１上に、ｎ型不純物としてＳｉを含むｎ側窒化物半導体層１２ｎと、活性層１２ａと、ｐ型不純物としてＭｇを含むｐ側窒化物半導体層１２ｐとを積層して、半導体ウエハ１を得た。基板１１として厚み８００μｍのサファイア基板を使用し、ｎ側窒化物半導体層１２ｎと、活性層１２ａと、ｐ側窒化物半導体層１２ｐとしてＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ等をそれぞれ形成した。その後、図２Ａ及び図２Ｂに示すように、ｐ側窒化物半導体層１２ｐの側から半導体部の一部をエッチングしてｎ側窒化物半導体層１２ｎを露出させることにより、後の工程においてｎパッド電極１６を設けるための領域を形成した。なお、このときのｐ側窒化物半導体層１２ｐのエッチングでは、ｐ側窒化物半導体層１２ｐのうち、半導体ウエハ１の分割予定線１３と重なる領域はエッチングしていない。
次に、図３Ａ及び図３Ｂに示すように、ｐ側窒化物半導体層１２ｐの上面であって、半導体ウエハ１の分割予定線１３と重なる領域に、ＳｉＯ２からなる第１保護層１４を膜厚約０．３μｍで形成した。半導体ウエハ１の分割予定線１３は、上面視において、格子状とし、隣接する分割予定線１３と分割予定線１３との間の距離は、６５０μｍとした。第１保護層１４の短手方向の幅は、２０μｍとした。その後、ｐ側窒化物半導体層１２ｐの上面であって、第１保護層１４が形成されていない領域の略全面に、電流拡散層１５としてＩＴＯを膜厚約０．１μｍで形成した。電流拡散層１５と第１保護層１４との間の距離は、６μｍとした。
次に、図４Ａ及び図４Ｂに示すように、半導体ウエハ１を窒素雰囲気において約５００度で４０分アニールすることにより、第１保護層１４が形成されていない領域においてｐ側窒化物半導体層１２ｐを低抵抗化した。
次に、図５Ａ及び図５Ｂに示すように、ｐ側窒化物半導体層１２ｐの上面に形成された電流拡散層１５上に、ｐパッド電極１７を形成し、露出されたｎ側窒化物半導体層１２ｎ上に、ｎパッド電極１６を形成した。ｐパッド電極として、Ｃｒ、Ｒｈ、Ｐｔ、Ａｕを順に積層した。ｎパッド電極として、Ｔｉ、Ａｌ、Ｔｉ、Ｒｕ、Ｔｉ、Ｃｒ、Ｒｈ、Ｐｔ、Ａｕを順に積層した。ｐパッド電極１７及びｎパッド電極１６を除く半導体ウエハ１の上面の略全面に、ＳｉＯ２からなる第２保護層１８を膜厚約０．２μｍで形成した。その後、基板１１を下面側から削って、厚み１５０μｍにした。
次に、図５Ａ及び図５Ｂに示すように、基板１１の下面側から、基板１１の分割予定線１３に対応する領域に、レーザ光Ｌを照射した。レーザ光Ｌは、基板１１の上面から１００μｍの位置に照射した。レーザ光Ｌとして、波長が１０６４ｎｍであり、パルス幅が約１ｐｓｅｃ、出力が約０．３Ｗであるファイバーレーザを使用した。
その後、半導体ウエハ１を分割予定線１３に沿って分割することにより、複数の発光素子１００を得た。半導体ウエハ１は、半導体ウエハ１の分割予定線１３に沿って、基板１１の下面側にローラーを押し当てて力を加えることで、分割した。
この結果、図６Ａ及び図６Ｂに示すような、矩形であり、各辺の長さが６５０μｍの発光素子１００を５５２９個得ることができた。これらの発光素子１００に対して、逆方向に５Ｖの電圧をかけたときに流れる電流（以下、「Ｉｒ」ともいう。）を測る試験を行った。この結果、図８に示すように、実施例１では発光素子１００においてＩｒが０．０１以上のものが３９個（発生率０．７％）となり、リーク電流が十分に抑制できていることがわかった。
［実施例２］
図９に、第１保護層１４の短手方向の幅を３０μｍに設定した以外、実施例１と同様に形成した５５４２個の実施例２に係る発光素子１００の試験結果を示す。このように、実施例２では、発光素子１００においてＩｒが０．０１以上のものが４２個（発生率０．８％）となり、リーク電流が十分に抑制できていることがわかった。
［実施例３］
図１０に、第１保護層１４の短手方向の幅を４０μｍに設定した以外、実施例１と同様に形成した実施例３に係る発光素子１００の試験結果を示す。このように、実施例３では、発光素子１００においてＩｒが０．０１以上のものが３６個（発生率０．７％）となり、リーク電流が十分に抑制できていることがわかった。
［比較例］
比較例として、実施例１とは、ｐ側窒化物半導体層１２ｐのうち、半導体ウエハ２の分割予定線１３と重なる領域をエッチングしている点が異なる発光素子２００を準備した。
つまり、半導体ウエハ２ではエッチングにより半導体部１２に凹部２０が形成されているため、角部等２１が存在する。それ以外については、実施例１と同様である。
比較例では、図７Ａ及び図７Ｂに示すように、半導体部の凹部２０の短手方向における幅を５０μｍとしている。換言すると、発光素子２００のｐ側窒化物半導体層１２ｐのうち、外周縁を２５μｍずつエッチングしている。
比較例では、矩形であり、各辺の長さが６５０μｍの発光素子２００を４０５０個作成した。これらの発光素子２００に対して、逆方向に５Ｖの電圧をかけたときに流れるＩｒを測る試験を行った。この結果、図１１に示すように、比較例では発光素子２００のうち、Ｉｒが０．０１以上の発光素子２００が５９９個（発生率１４．８％）となり、リーク電流が十分に抑制できていないことがわかった。
比較例に係る発光素子２００では、実施例１～３の第１保護層１４の短手方向における幅と比較して、凹部２０の短手方向における幅を大きく取っている。しかし、エッチングにより半導体部１２に凹部２０が形成されているため、半導体部１２の角部等２１がレーザ光Ｌによりダメージを受けてしまい、リーク電流が生じたものと考えられる。一方で、実施例１～３における発光素子１００では、発光素子２００の凹部２０の短手方向における幅と比較して、保護層１４の短手方向における幅を小さくしているにも関わらず、リーク電流を十分に抑制できていた。
１、２ 半導体ウエハ
１００、２００ 発光素子
１１ 基板
１２ 半導体部
１２ｎ ｎ側窒化物半導体層
１２ａ 活性層
１２ｐ ｐ側窒化物半導体層
１２ｘ 高抵抗部
１３ 分割予定線
１４ 第１保護層
１５ 電流拡散層
１６ ｎパッド電極
１７ ｐパッド電極
１８ 第２保護層
２０ 凹部
２１ 角部等
Ｌ レーザ光

Claims (9)

  1. 基板と、ｎ型不純物を含むｎ側窒化物半導体層と、ｐ型不純物を含むｐ側窒化物半導体層とを下方から上方に向かって順に有する半導体構造を備え、
    前記半導体構造の前記ｐ側窒化物半導体層側が光取出し面側であるとともに、前記半導体構造の前記ｎ側窒化物半導体層側が実装面側であり、
    前記基板の側面、前記ｎ側窒化物半導体層の側面及び前記ｐ側窒化物半導体層の側面はそれぞれ破断面であり、かつ前記基板の側面に加工変質部が形成されており、
    上面視において、前記ｐ側窒化物半導体層の外周部が、前記ｐ側窒化物半導体層の外周部の内側よりも高抵抗であり、
    前記ｐ側窒化物半導体層の上面のうち、前記外周部に対応する領域に第１保護層が設けられており、
    前記ｐ側窒化物半導体層の上面のうち前記外周部より内側の領域に、ＩＴＯからなる電流拡散層が前記第１保護層から離れて設けられていることを特徴とする発光素子。
  2. 前記電流拡散層と前記第１保護層の距離は、２０μｍ以下である請求項１記載の発光素子。
  3. 基板と、ｎ型不純物を含むｎ側窒化物半導体層と、ｐ型不純物を含むｐ側窒化物半導体層とを下方から上方に向かって順に有する半導体構造を備え、
    前記半導体構造の前記ｐ側窒化物半導体層側が光取出し面側であるとともに、前記半導体構造の前記ｎ側窒化物半導体層側が実装面側であり、
    前記基板の側面、前記ｎ側窒化物半導体層の側面及び前記ｐ側窒化物半導体層の側面はそれぞれ破断面であり、かつ前記基板の側面に加工変質部が形成されており、
    上面視において、前記ｐ側窒化物半導体層の外周部が、前記ｐ側窒化物半導体層の外周部の内側よりも高抵抗であり、
    前記ｐ側窒化物半導体層の上面のうち、前記外周部に対応する領域のみに第１保護層が設けられており、
    前記ｐ側窒化物半導体層の上面のうち、前記第１保護層が設けられていない領域にＩＴＯからなる電流拡散層が設けられていることを特徴とする発光素子。
  4. 前記半導体構造の上方であって、前記第１保護層の上面を含む領域に第２保護層が形成されていることを特徴とする請求項１～３のいずれか一項に記載の発光素子。
  5. 前記第２保護層は、前記第１保護層及び前記電流拡散層に接している請求項４に記載の発光素子。
  6. 前記電流拡散層は、前記外周部よりも内側の領域であって前記外周部の近傍を含む領域に設けられていることを特徴とする請求項１から５のいずれか一項に記載の発光素子。
  7. 前記加工変質部は前記基板の厚みの半分により上に形成されていることを特徴とする請求項１から６のいずれか一項に記載の発光素子。
  8. 前記加工変質部は、第１ピッチで形成されている第１加工変質部と、前記第１ピッチよりも広い第２ピッチで形成されている第２加工変質部とを有し、前記第１加工変質部よりも上方に前記第２加工変質部が形成されていることを特徴とする請求項１から７のいずれか一項に記載の発光素子。
  9. 前記第１加工変質部が前記基板の厚みの半分より下の領域に形成され、前記第２加工変質部が前記基板の厚みの半分より上の領域に形成されていることを特徴とする請求項８に記載の発光素子。
JP2019181932A 2016-12-16 2019-10-02 発光素子 Active JP7144684B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022139459A JP7445160B2 (ja) 2016-12-16 2022-09-01 発光素子
JP2024024363A JP2024056981A (ja) 2016-12-16 2024-02-21 発光素子の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016243899 2016-12-16
JP2016243899 2016-12-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017171833A Division JP6669144B2 (ja) 2016-12-16 2017-09-07 発光素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022139459A Division JP7445160B2 (ja) 2016-12-16 2022-09-01 発光素子

Publications (3)

Publication Number Publication Date
JP2019220723A JP2019220723A (ja) 2019-12-26
JP2019220723A5 JP2019220723A5 (ja) 2020-10-08
JP7144684B2 true JP7144684B2 (ja) 2022-09-30

Family

ID=62715668

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2017171833A Active JP6669144B2 (ja) 2016-12-16 2017-09-07 発光素子の製造方法
JP2019181932A Active JP7144684B2 (ja) 2016-12-16 2019-10-02 発光素子
JP2022139459A Active JP7445160B2 (ja) 2016-12-16 2022-09-01 発光素子
JP2024024363A Pending JP2024056981A (ja) 2016-12-16 2024-02-21 発光素子の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017171833A Active JP6669144B2 (ja) 2016-12-16 2017-09-07 発光素子の製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022139459A Active JP7445160B2 (ja) 2016-12-16 2022-09-01 発光素子
JP2024024363A Pending JP2024056981A (ja) 2016-12-16 2024-02-21 発光素子の製造方法

Country Status (9)

Country Link
US (1) US20240079517A1 (ja)
EP (1) EP4086976A1 (ja)
JP (4) JP6669144B2 (ja)
KR (2) KR102438948B1 (ja)
CN (1) CN115863494A (ja)
AU (1) AU2017276283B2 (ja)
BR (1) BR102017027106B1 (ja)
MY (1) MY198985A (ja)
TW (3) TWI816308B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7445160B2 (ja) 2016-12-16 2024-03-07 日亜化学工業株式会社 発光素子

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7339509B2 (ja) 2019-08-02 2023-09-06 日亜化学工業株式会社 発光素子の製造方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294828A (ja) 1999-04-07 2000-10-20 Mitsubishi Cable Ind Ltd ＧａＮ系半導体素子の製造方法
JP2004260152A (ja) 2003-02-07 2004-09-16 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2007142410A (ja) 2005-11-17 2007-06-07 Sharp Corp 半導体層構造の成長方法
JP2009176781A (ja) 2008-01-21 2009-08-06 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤチップおよびＧａＮ系ＬＥＤチップの製造方法
JP2011129765A (ja) 2009-12-18 2011-06-30 Showa Denko Kk 半導体発光素子の製造方法
JP2011243875A (ja) 2010-05-20 2011-12-01 Disco Abrasive Syst Ltd サファイアウェーハの分割方法
JP2012004313A (ja) 2010-06-16 2012-01-05 Showa Denko Kk レーザ加工方法
JP2012000636A (ja) 2010-06-16 2012-01-05 Showa Denko Kk レーザ加工方法
WO2013051326A1 (ja) 2011-10-05 2013-04-11 シャープ株式会社 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法
JP2014045094A (ja) 2012-08-27 2014-03-13 Sharp Corp 高透過率保護膜作製方法および半導体発光素子の製造方法
CN104409585A (zh) 2014-11-28 2015-03-11 杭州士兰明芯科技有限公司 一种垂直led结构及其制作方法
JP2015088532A (ja) 2013-10-29 2015-05-07 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP2015130470A (ja) 2013-12-05 2015-07-16 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US20160027959A1 (en) 2013-04-26 2016-01-28 Osram Opto Semiconductors Gmbh Method for Producing an Optoelectronic Semiconductor Chip and Optoelectronic Semiconductor Chip
JP2016184718A (ja) 2015-03-24 2016-10-20 日亜化学工業株式会社 発光素子の製造方法
JP6504194B2 (ja) 2017-03-31 2019-04-24 日亜化学工業株式会社 発光素子の製造方法
JP6669144B2 (ja) 2016-12-16 2020-03-18 日亜化学工業株式会社 発光素子の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084116A (en) * 1976-09-20 1978-04-11 International Business Machines Corporation Procedure for tightening tape wraps on a spindle
JPS5342956A (en) * 1976-09-25 1978-04-18 Toshio Uenishi Method of stitching visor of cap
JP2836685B2 (ja) * 1993-02-02 1998-12-14 日亜化学工業株式会社 ｐ型窒化ガリウム系化合物半導体の製造方法
JPH07235731A (ja) * 1994-02-24 1995-09-05 Fujitsu Ltd 化合物半導体装置の製造方法
JPH09162441A (ja) * 1995-12-05 1997-06-20 Toshiba Corp 半導体装置及びその製造方法
JPH10294531A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 窒化物化合物半導体発光素子
DE69834415T2 (de) * 1997-03-07 2006-11-16 Sharp K.K. Lichtemittierendes galliumnitridhalbleiterelement mit einer aktiven schicht mit multiplexquantentrogstruktur und halbleiterlaserlichtquellenvorrichtung
JP3741528B2 (ja) * 1997-12-15 2006-02-01 シャープ株式会社 窒化ガリウム系半導体素子の製造方法
JP2000353822A (ja) 1999-06-11 2000-12-19 Hitachi Ltd 窒化ガリウム系化合物半導体発光素子およびその製造方法
DE60234330D1 (de) * 2001-04-12 2009-12-24 Nichia Corp Halbleiterelement aus galliumnitridzusammensetzung
JP2004088086A (ja) * 2002-06-25 2004-03-18 Toyota Central Res & Dev Lab Inc 半導体レーザ素子とその製造方法
JP4385746B2 (ja) 2003-11-28 2009-12-16 三菱化学株式会社 窒化物系半導体素子の製造方法
KR101205527B1 (ko) * 2009-01-15 2012-11-27 서울옵토디바이스주식회사 발광 다이오드 및 그 제조 방법
US20100291772A1 (en) * 2009-05-15 2010-11-18 Yang Cheng-Chung Semiconductor Manufacturing Method
JP5625522B2 (ja) * 2010-06-16 2014-11-19 豊田合成株式会社 レーザ加工方法
JP2012028381A (ja) 2010-07-20 2012-02-09 Sharp Corp 半導体発光素子およびその製造方法
KR100988194B1 (ko) * 2010-07-26 2010-10-18 (주)더리즈 반도체 발광 소자 및 그 제조 방법
TWI462338B (zh) * 2010-08-16 2014-11-21 Lextar Electronics Corp A light-emitting diode with a protective layer of the region
JP5589942B2 (ja) 2011-04-15 2014-09-17 豊田合成株式会社 半導体発光チップの製造方法
KR20130007030A (ko) * 2011-06-28 2013-01-18 (주)세미머티리얼즈 무반사막을 갖는 발광소자 및 그 제조 방법
GB2494008A (en) * 2011-08-23 2013-02-27 Oclaro Technology Ltd semiconductor laser device and a method for manufacturing a semiconductor laser device
JP5920186B2 (ja) * 2012-11-20 2016-05-18 豊田合成株式会社 半導体発光素子の製造方法および半導体発光素子
JP5929705B2 (ja) * 2012-10-23 2016-06-08 豊田合成株式会社 半導体発光素子および半導体発光素子の製造方法
JP2015082612A (ja) 2013-10-23 2015-04-27 旭化成株式会社 窒化物発光素子および窒化物発光素子の製造方法
JP6136908B2 (ja) 2013-12-12 2017-05-31 豊田合成株式会社 発光素子の製造方法
JP6476854B2 (ja) 2014-12-26 2019-03-06 日亜化学工業株式会社 発光素子の製造方法
US9873170B2 (en) * 2015-03-24 2018-01-23 Nichia Corporation Method of manufacturing light emitting element

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294828A (ja) 1999-04-07 2000-10-20 Mitsubishi Cable Ind Ltd ＧａＮ系半導体素子の製造方法
JP2004260152A (ja) 2003-02-07 2004-09-16 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2007142410A (ja) 2005-11-17 2007-06-07 Sharp Corp 半導体層構造の成長方法
JP2009176781A (ja) 2008-01-21 2009-08-06 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤチップおよびＧａＮ系ＬＥＤチップの製造方法
JP2011129765A (ja) 2009-12-18 2011-06-30 Showa Denko Kk 半導体発光素子の製造方法
JP2011243875A (ja) 2010-05-20 2011-12-01 Disco Abrasive Syst Ltd サファイアウェーハの分割方法
JP2012004313A (ja) 2010-06-16 2012-01-05 Showa Denko Kk レーザ加工方法
JP2012000636A (ja) 2010-06-16 2012-01-05 Showa Denko Kk レーザ加工方法
WO2013051326A1 (ja) 2011-10-05 2013-04-11 シャープ株式会社 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法
JP2014045094A (ja) 2012-08-27 2014-03-13 Sharp Corp 高透過率保護膜作製方法および半導体発光素子の製造方法
US20160027959A1 (en) 2013-04-26 2016-01-28 Osram Opto Semiconductors Gmbh Method for Producing an Optoelectronic Semiconductor Chip and Optoelectronic Semiconductor Chip
JP2015088532A (ja) 2013-10-29 2015-05-07 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP2015130470A (ja) 2013-12-05 2015-07-16 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
CN104409585A (zh) 2014-11-28 2015-03-11 杭州士兰明芯科技有限公司 一种垂直led结构及其制作方法
JP2016184718A (ja) 2015-03-24 2016-10-20 日亜化学工業株式会社 発光素子の製造方法
JP6669144B2 (ja) 2016-12-16 2020-03-18 日亜化学工業株式会社 発光素子の製造方法
JP6504194B2 (ja) 2017-03-31 2019-04-24 日亜化学工業株式会社 発光素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7445160B2 (ja) 2016-12-16 2024-03-07 日亜化学工業株式会社 発光素子

Also Published As

Publication number Publication date
KR20180070489A (ko) 2018-06-26
MY198985A (en) 2023-10-06
KR20220123614A (ko) 2022-09-08
AU2017276283A1 (en) 2018-07-05
JP2018101771A (ja) 2018-06-28
KR102549581B1 (ko) 2023-06-28
CN115863494A (zh) 2023-03-28
AU2017276283B2 (en) 2022-05-12
TWI759384B (zh) 2022-04-01
TW202404123A (zh) 2024-01-16
JP2022164879A (ja) 2022-10-27
BR102017027106A2 (pt) 2018-07-17
JP7445160B2 (ja) 2024-03-07
TW201830730A (zh) 2018-08-16
BR102017027106B1 (pt) 2023-12-12
EP4086976A1 (en) 2022-11-09
TW202224210A (zh) 2022-06-16
JP2024056981A (ja) 2024-04-23
JP6669144B2 (ja) 2020-03-18
JP2019220723A (ja) 2019-12-26
KR102438948B1 (ko) 2022-08-31
TWI816308B (zh) 2023-09-21
US20240079517A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
JP5694215B2 (ja) 半導体発光素子
JP7445160B2 (ja) 発光素子
JP6187156B2 (ja) 窒化物半導体素子の製造方法
TWI613836B (zh) 紫外線發光裝置及其製造方法
US11855238B2 (en) Light emitting element
JP2013239471A (ja) 発光ダイオード素子の製造方法
JP6504194B2 (ja) 発光素子の製造方法
JP2008053385A (ja) 窒化物半導体発光ダイオード素子
JP2016171141A (ja) 窒化物発光素子および窒化物発光素子の製造方法
JP2016046461A (ja) 半導体発光素子ウエハ及び半導体発光素子並びに半導体発光素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200827

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220829

R151 Written notification of patent or utility model registration

Ref document number: 7144684

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151