KR100988194B1 - 반도체 발광 소자 및 그 제조 방법 - Google Patents

반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100988194B1
KR100988194B1 KR1020100071931A KR20100071931A KR100988194B1 KR 100988194 B1 KR100988194 B1 KR 100988194B1 KR 1020100071931 A KR1020100071931 A KR 1020100071931A KR 20100071931 A KR20100071931 A KR 20100071931A KR 100988194 B1 KR100988194 B1 KR 100988194B1
Authority
KR
South Korea
Prior art keywords
layer
film
light emitting
emitting device
passivation layer
Prior art date
Application number
KR1020100071931A
Other languages
English (en)
Inventor
장근숙
임원택
Original Assignee
(주)더리즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)더리즈 filed Critical (주)더리즈
Priority to KR1020100071931A priority Critical patent/KR100988194B1/ko
Application granted granted Critical
Publication of KR100988194B1 publication Critical patent/KR100988194B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Abstract

패시베이션층 개선을 통해 누설전류를 저감시킨 반도체 발광 소자 및 그 제조 방법을 제공한다. 본 발명에 따른 반도체 발광 소자는 기판 상에 순차 형성된 n형 반도체층, 활성층 및 p형 반도체층의 메사 구조를 포함하는 반도체 발광 소자에 있어서, 상기 메사 구조 상에 형성된 불소를 포함하는 전처리막 및 상기 전처리막 상에 형성된 패시베이션층을 포함한다.

Description

반도체 발광 소자 및 그 제조 방법{Semiconductor light emitting device and method of fabricating the same}
본 발명은 반도체 발광 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 소자의 절연 및 불순물 침입 방지를 위해 형성하는 패시베이션층을 개선한 반도체 발광 소자 및 그 제조 방법에 관한 것이다.
LED(Light Emitting Diode) 및 LD(Laser Diode)와 같은 반도체 발광 소자는 전류를 광으로 변환시키는 고체 전자 소자 중 하나로서, 통상적으로 p형 반도체층과 n형 반도체층 사이에 삽입된 반도체 물질의 활성층을 포함한다. 반도체 발광 소자에서 p형 반도체층과 n형 반도체층 양단에 구동 전류를 인가하면, p형 반도체층과 n형 반도체층으로부터 반도체 물질의 활성층으로 전자(electron) 및 정공(hole)이 주입된다. 주입된 전자와 정공은 반도체 물질의 활성층에서 재결합하여 광을 생성한다.
일반적으로 반도체 발광 소자는 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 질화물계 Ⅲ-Ⅴ족 반도체 화합물로 제조가 되고 있는데, 이것은 단파장광(자외선 내지 녹색광), 특히 청색광을 낼 수 있는 소자가 된다. 그런데, 질화물계 반도체 화합물은 결정 성장을 위한 격자 정합 조건을 만족하는 사파이어 기판이나 실리콘 카바이드(silicon carbide, SiC) 기판 등의 절연성 기판을 이용하여 제조되므로, 구동 전류 인가를 위해 p형 반도체층 및 n형 반도체층에 연결시키는 2 개의 전극이 발광 구조물의 상면에 거의 수평으로 배열되는 수평(planar) 구조를 가진다.
도 1은 종래 질화물계 반도체 발광 소자(1)의 단면 구조이다. 발광 소자(1)는 절연성인 사파이어 기판(2)에 n형 반도체층(3), 활성층(4), p형 반도체층(5)을 포함하는 에피층이 적층되어 구성된다. p형 반도체층(5), 활성층(4) 및 n형 반도체층(3)의 일부가 메사(mesa) 식각되어 메사 구조(6)가 형성되면서 드러난 n형 반도체층(3) 위에는 n형 전극(11)이 형성된다. p형 반도체층(5) 위에 p형 전극(15)을 형성하여 p형 전극(15)과 n형 전극(11)을 통해 전류를 흘리면, 활성층(4)으로 전류가 흐르면서 광이 생성된다.
반도체 발광 소자(1)의 절연 기능을 하고 불순물 침입을 방지하며 표면의 결함을 최소화하기 위하여 패시베이션층(30)이 형성된다. 패시베이션층(30)은 주로 실리콘 산화막(SiO2) 또는 실리콘 질화막(Si3N4)을 사용하는 것이 일반적인 경향이다. 패시베이션층(30)은 도 1에 도시한 바와 같이 메사와 p형 전극(15) 사이의 절연을 위하여 메사 바깥 영역까지 덮는다.
메사 구조(6)의 측벽 쪽에는 에피층 일부가 드러나는데 이들의 구성층인 GaN나 InGaN은 패시베이션층(30)으로 실리콘 산화막 형성시 산화가 일어나게 된다. 이 때 만들어지는 InOx, GaOx, InGaOx 같은 산화막은 전기 전도성이 좋아 반도체 발광 소자(1)의 누설전류를 발생시키는 원인이 된다. 실제로 금속 배선 공정까지 진행하여 p형 전극(15)과 n형 전극(11)까지 형성한 경우에는 기준치 이상의 누설전류가 발생하지 않으나, 패시베이션층(30) 형성 공정을 진행한 이후에는 누설전류가 다량으로 발생하는 경우가 많다.
이러한 이유로 인해, 반도체 발광 소자(1)의 동작을 위한 전류 주입 중에 상당한 누설전류가 발생되고, 이에 따라 소자의 수명이 단축되고 광학적 특성 및 전기적 특성이 저하되므로, 고품질의 반도체 발광 소자 제작이 어려워지는 문제점이 있다.
본 발명은 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 해결하려는 하는 과제는 패시베이션층 개선을 통해 누설전류를 저감시킨 반도체 발광 소자를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는 패시베이션층 개선을 통해 누설전류를 저감시킨 반도체 발광 소자 제조 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명에 따른 반도체 발광 소자는 기판 상에 순차 형성된 n형 반도체층, 활성층 및 p형 반도체층의 메사 구조를 포함하는 반도체 발광 소자에 있어서, 상기 메사 구조 상에 형성된 불소를 포함하는 전처리막(fluoride layer) 및 상기 전처리막 상에 형성된 패시베이션층을 포함한다.
상기 패시베이션층은 실리콘 산화막, 실리콘 질화막 및 실리콘 산질화막으로 이루어진 군에서 선택된 적어도 어느 하나일 수 있다. 상기 패시베이션층은 실리콘 산화막과 실리콘 질화막의 이중막인 것이 바람직하다. 상기 전처리막의 두께는 5~20Å이고, 상기 패시베이션층의 두께는 100~10000Å일 수 있다.
상기 과제를 해결하기 위한 본 발명에 따른 반도체 발광 소자 제조 방법에서는, 기판 상에 순차 형성된 n형 반도체층, 활성층 및 p형 반도체층의 메사 구조를 포함하는 반도체 발광 소자 제조 방법에 있어서, 상기 메사 구조 상에 불소를 포함하는 전처리막을 형성하는 단계 및 상기 전처리막 상에 패시베이션층을 형성하는 단계를 포함한다.
상기 전처리막을 형성하는 단계는, 불소를 포함하는 가스의 플라즈마를 상기 메사 구조에 도입하는 것일 수 있다. 이 때, 상기 불소를 포함하는 가스는 NF3, C2F6, CF4, SF6 및 CHF3로 이루어진 군에서 선택된 적어도 어느 하나일 수 있다. 상기 패시베이션층을 형성하는 단계는 상기 전처리막을 형성하는 단계와 인-시튜(in-situ)로 수행하는 것이 바람직하다.
본 발명에 따르면, 패시베이션층 형성 전에 메사 구조의 표면에 불소를 포함하는 전처리막을 형성함으로써, 패시베이션층 형성시 실리콘 산화막을 형성하더라도 기존 실리콘 산화막 형성시 발생될 수 있는 전자 전도도가 좋은 InOx, GaOx, InGaOx 같은 산화막 생성을 억제하여 누설전류 발생을 저감시킴과 동시에 표면에 존재하는 오염층을 효과적으로 제거할 수 있다.
전처리막과 패시베이션층은 반도체 발광 소자의 안정적인 특성 유지를 하면서 절연 및 보호막 기능을 수행할 수 있다. 특히 패시베이션층을 실리콘 산화막과 실리콘 질화막의 이중막 구조로 하는 경우에 그 효과가 더욱 증대된다. 실리콘 질화막은 외부의 산소와 수분을 차단하는 역할을 하며, 안정적인 패시베이션을 유지할 수 있도록 도와준다.
도 1은 종래 반도체 발광 소자의 단면도이다.
도 2는 본 발명에 따른 반도체 발광 소자의 단면도이다.
도 3 내지 도 5는 본 발명에 따른 반도체 발광 소자 제조 방법을 설명하기 위한 공정 순서별 단면도들이다.
도 6은 불소를 포함하는 전처리막 및 패시베이션층 형성 공정에 이용될 수 있는 증착 장치의 개략도이다.
이하 첨부된 도면들을 참조하여 본 발명을 더욱 상세히 설명하고자 한다. 다음에 설명되는 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예들에 한정되는 것은 아니다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 층이 개재되어질 수 있다.
도 2는 본 발명에 따른 반도체 발광 소자의 단면도이다.
도 2를 참조하면, 본 발명에 따른 반도체 발광 소자(100)는, 기판(102) 상에 n형 반도체층(103), 활성층(104) 및 p형 반도체층(105)을 포함하는 에피층이 적층되어 구성된다. p형 반도체층(105), 활성층(104) 및 n형 반도체층(103)의 일부는 메사 식각되어 메사 구조(106)가 형성되어 있다. 메사 식각으로 드러난 n형 반도체층(103) 위에는 n형 전극(111)이 형성된다. p형 반도체층(105) 위에는 p형 전극(115)이 형성된다. 기판(100)과 n형 반도체층(103) 사이에 버퍼층, p형 반도체층(105)과 p형 전극(115) 사이에 투명 전극이 더 포함될 수도 있다.
기판(102)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 바람직하게, 사파이어를 포함하는 투명한 재료를 이용하여 형성되며. 사파이어 이외에 SiC, 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN) 및 알루미늄 나이트라이드(AlN)로 형성될 수 있다.
버퍼층은 기판(102) 상에 n형 반도체층(103)을 성장시키기 전에 기판(102)과의 격자 정합을 향상시키기 위한 층으로, AlN/GaN으로 형성될 수 있다. 버퍼층은 본 발명에 따른 발광 소자의 필수적인 구성 요소는 아니고 기판과 n형 반도체층 물질 조합, 발광 소자의 특성 및 공정 조건에 따라 생략될 수 있다.
n형 반도체층(103)과 활성층(104) 및 p형 반도체층(105)은, InXAlYGa1-X-YN 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어질 수 있다. 보다 구체적으로, n형 반도체층(103)은, n형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, n형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용하고, 바람직하게는 Si를 주로 사용한다. 또한, p형 반도체층(105)은, p형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, p형 불순물로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다. 그리고, 활성층(104)은 광을 생성하여 방출하기 위한 층으로, 통상 InGaN층을 우물로 하고 GaN층을 벽층으로 하여 다중양자우물(Multi-Quantum Well)을 형성함으로써 이루어진다. 활성층(104)은 하나의 양자우물층 또는 더블헤테로 구조로 구성될 수도 있다. 버퍼층, n형 반도체층(103), 활성층(104) 및 p형 반도체층(105)은 MOCVD, MBE 또는 HVPE와 같은 증착공정을 통해 형성된다.
투명 전극은 ITO(Indium Tin Oxide)와 같은 도전성 금속 산화물만이 아니라, 발광 소자의 발광 파장에 대해 투과율이 높다면, 도전성이 높고 콘택 저항이 낮은 금속 박막으로도 이루어질 수 있다. 투명 전극도 본 발명에 따른 발광 소자의 필수적인 구성 요소는 아니고 발광 소자의 특성 및 공정 조건에 따라 생략될 수 있다.
메사 구조(106) 상에는 불소를 포함하는 전처리막(120)이 형성되어 있다. 전처리막(120) 상에는 반도체 발광 소자(100)의 절연 기능을 하고 불순물 침입을 방지하며 표면의 결함을 최소화하기 위하여 패시베이션층(130)이 형성되어 있다.
전처리막(120)은 산소보다 전자 친화력이 강한 불소를 포함하게 형성된다. 이에 따라, 후속 공정에서 실리콘 산화막 형성 등 산소 이용이 생기더라도 산소가 메사 구조(106) 안으로 침투하는 것을 효과적으로 방지할 수 있다.
전처리막(120)의 두께는 5~20Å이고, 패시베이션층(130)의 두께는 100~10000Å일 수 있다. 전처리막(120)의 두께가 5Å 미만인 경우에는, 후속 공정에서 산소의 침투를 방지하는 효과를 나타내지 않을 우려가 있다. 20Å 정도이면 그 효과가 충분하므로 더 두껍게 형성할 필요가 없다. 패시베이션층(130)의 두께가 100Å 미만인 경우에는, 높은 패시베이션 효과를 나타내지 않을 우려가 있다. 10000Å을 초과하는 경우에는, 제조 공정에서의 패시베이션층(130)의 임의의 패턴 형성을 위한 에칭이 불완전하게 될 우려가 있다.
패시베이션층(130)은 실리콘 산화막, 실리콘 질화막 및 실리콘 산질화막으로 이루어진 군에서 선택된 적어도 어느 하나일 수 있다. 본 실시예에서 패시베이션층(130)은 실리콘 산화막(122)과 실리콘 질화막(124)의 이중막이다.
실리콘 산화막(122), 특히 실란 가스를 이용하여 행하는 저온의 CVD에 의해 형성된 실리콘 산화막(122)에서는 Si 원자의 결합 손 중, H 원자가 결합하고 있거나 또는 어느 원자도 결합하고 있지 않은 미결합 손이 존재한다. 그런데 그 위에 실리콘 질화막(124)을 형성하면 실리콘 산화막(122)에서의 H 원자가 N 원자로 치환되거나 또는 Si 원자에서의 미결합 손에 N 원자가 결합한다. 이로써 실리콘 산화막(122)과 실리콘 질화막(124)의 이중막을 형성하면 실리콘 산화막(122) 단일막에 비하여 밀도가 커지기 때문에 불순물 또는 수분은 이중막 구조의 패시베이션층(130)에 의해 저지되어 반도체 발광 소자(100) 안으로 침입하지 못한다. 이 때문에 금속 배선이나 전극의 부식 방지, 절연성의 저하 등을 방지할 수 있으므로 반도체 발광 소자(100)의 특성 열화를 방지할 수 있는 동시에, 반도체 발광 소자(100)의 신뢰성을 향상시킬 수 있다.
패시베이션층(130)의 적층 순서를 바꾸어 실리콘 질화막이 먼저 형성되고 실리콘 산화막이 나중에 형성된 구조일 수도 있다. 또한, 실리콘 산화막, 실리콘 질화막, 실리콘 산화막의 삼중막 구조일 수도 있다. 한편, 실리콘 산화막을 먼저 형성한 다음 이를 질화 처리하여 실리콘 산질화막으로 만들어 패시베이션층(130)을 형성할 수 있다. 실리콘 산질화막도 실리콘 산화막에 비하여 밀도가 커지기 때문에 불순물 또는 수분은 패시베이션층(130)에 의해 저지되어 반도체 발광 소자(100) 안으로 침입하지 못한다.
패시베이션층(130) 전에 불소를 포함하는 전처리막(120)이 형성됨으로써, 이후의 패시베이션층(130) 형성 공정시 산소의 침투를 막아 메사 구조(106)의 측벽 쪽에 드러난 에피층이 산화되는 것이 방지된다. 따라서, 전도성이 높은 산화막이 형성되는 것을 방지할 수 있어 누설전류 발생 원인을 제거할 수 있다. 전처리막(120)과 패시베이션층(130)은 반도체 발광 소자(100)의 안정적인 특성 유지를 하면서 절연 및 보호막 기능을 수행할 수 있다. 특히 패시베이션층(130)을 실리콘 산화막(122)과 실리콘 질화막(124)의 이중막 구조로 하는 경우에는 위에 설명한 바와 같이 패시베이션 효과가 더욱 증대된다.
한편, 도 2에는 전처리막(120)과 패시베이션층(130)을 상대적으로 간단하게 도시하였으나, 실제 소자에 있어서는 패시베이션층(130)이 p형 전극(115)과 n형 전극(111)을 모두 덮는 두께로 형성된 후에 p형 전극(115)과 n형 전극(111)을 노출시키도록 패터닝된 형상을 가질 수 있다.
도 3 내지 도 5는 본 발명에 따른 반도체 발광 소자 제조 방법을 설명하기 위한 공정 순서별 단면도들이다. 도 6은 전처리막 및 패시베이션층 형성 공정에 이용될 수 있는 증착 장치의 개략도이다.
먼저 도 3에 도시한 바와 같이, 기판(102) 상에 n형 반도체층(103), 활성층(104) 및 p형 반도체층(105)을 포함하는 에피층을 형성한 후 이를 메사 식각하여 메사 구조(106)를 형성한다. 메사 식각으로 드러난 n형 반도체층(103) 위에는 도 2를 참조하여 설명한 바와 같은 n형 전극(미도시)을 형성한다. p형 반도체층(105) 위에는 도 2를 참조하여 설명한 바와 같은 p형 전극(미도시)을 형성한다.
다음, 메사 구조(106) 상에 불소를 포함하는 전처리막(120)을 형성한다. 전처리막(120)은 불소를 포함하는 가스의 플라즈마를 메사 구조(106)에 도입하여 형성한다. 불소를 포함하는 가스로는 NF3, C2F6, CF4, SF6 및 CHF3로 이루어진 군에서 선택된 적어도 어느 하나를 이용할 수 있다. 불소를 포함하는 가스는 여기서 예로 든 것 이외에도 반도체 발광 소자의 특성에 영향을 주지 않는 다른 종류의 가스를 사용할 수 있다.
전처리막(120)을 형성하는 단계는 예컨대 도 6에 도시한 증착 장치(200)를 이용하여 수행할 수 있다. 도 6의 증착 장치(200)는 내부공간을 가지는 반응기(210)와, 반응기(210)의 내부공간에 승강 가능하게 설치되며, 메사 구조(106)가 형성된 기판(102)이 배치되는 웨이퍼 블록(212)과, 웨이퍼 블럭(212)에 배치된 기판(102)에 박막이 형성되도록 가스를 분사하는 샤워헤드(211)를 구비한다. 가스 라인을 통해 반응기(210)로 각종 가스를 공급하는 가스 공급 장치(220)도 포함한다.
증착 장치(200)를 이용한 전처리막(120) 형성 과정은 다음과 같다.
메사 구조(106)가 형성된 기판(102)을 웨이퍼 블록(212) 상에 배치한 후, 반응기(210) 내의 온도와 압력을 적절하게 조절한다. 다음, 가스 공급 장치(220)를 통해 불소를 포함하는 가스를 반응기(210) 내로 공급한다. 반응 활성화를 위해 불소를 포함하는 가스를 플라즈마화시킨다. 이 때, 불소를 포함하는 가스는 리모트 플라즈마 방식에 의하여 플라즈마화시켜 반응기(210)로 공급하거나, 반응기(210) 내로 다이렉트 플라즈마가 인가된 상태에서 공급하여 플라즈마화시켜 사용할 수가 있다. 이것은 장치 타입에 따라 다르다. 도 6에 도시한 것은 리모트 플라즈마 방식으로서, 샤워헤드(211)에 가스가 도달하기 전에 리모트 플라즈마 발생기(222)에 의해 플라즈마화된다. 다이렉트 플라즈마 방식에서는 반응기(210) 외부에 다이렉트 플라즈마 발생기가 구비된다. 인가되는 플라즈마는 50 ~ 2000W의 파워에 300~500KHz의 저주파 및/또는 13.56MHz ~ 21.12MHz의 고주파일 수 있다. 전처리막(120)은 이렇게 공급되는 불소를 포함하는 가스(플라즈마화되어 활성화된 상태)가 메사 구조(106)를 이루는 에피층과 반응하여 형성되며 두께는 앞에서 설명한 바와 같이 5~20Å로 형성할 수 있다.
다음에 도 4에 도시한 바와 같이 전처리막(120) 상에 실리콘 산화막(122)을 형성한다. 전처리막(120) 형성 후 기판(102)이 증착 장치(200)의 반응기(210) 내에 유지되는 상태에서 반응기(210) 내 가스를 배기한 후, 온도와 압력을 적절하게 조절한다. 다음, 가스 공급 장치(220)를 통해 실리콘 산화막 형성을 위한 가스를 반응기(210) 내로 공급하여 실리콘 산화막(122)을 형성한다. 즉, 전처리막(120)과 실리콘 산화막(122) 형성은 인-시튜(in-situ)로 수행한다. 인-시튜 공정은 기판 이동과 같은 번거로움이 없으며 기판 이동시에 발생할 수 있는 불순물 오염의 염려가 없다. 이 때에도 반응 활성화를 위해 실리콘 산화막 형성을 위한 가스를 플라즈마화시켜 이용할 수 있다. 따라서, 실리콘 산화막(122)의 형성은 증착 장치(200)를 이용해 CVD, 플라즈마 CVD, ALD, 플라즈마 ALD 등의 방법으로 할 수 있다. 실리콘 산화막 형성을 위한 가스는 SiH4 가스 이외에, 예를 들면 SiHCl3 가스, SiH2Cl2 가스 또는 SiH3Cl 가스와 산소를 포함하는 가스의 조합일 수 있다.
계속하여, 도 5에 도시한 바와 같이 실리콘 산화막(122) 상에 실리콘 질화막(124)을 형성하여, 실리콘 산화막(122)과 실리콘 질화막(124)의 이중막 구조로 된 패시베이션층(130)을 형성한다. 패시베이션층(130)의 두께는 앞에서 설명한 바와 같이 100~10000Å일 수 있다. 실리콘 질화막(124)은 도시한 대로 메사 구조(106) 사이의 골이 전부 채워지는 두께로 형성될 수도 있고 채워지지 않는 두께로 형성될 수도 있다. 후속 공정에서는 패시베이션층(130)을 패터닝하여 p형 전극(115)과 n형 전극(111)을 노출시킨 후 적절한 금속 배선을 형성하여 소자 공정을 완료하게 된다.
실리콘 질화막(124) 형성시에도 기판(102)이 증착 장치(200)의 반응기(210) 내에 유지되는 상태에서 반응기(210) 내 가스를 배기한 후, 온도와 압력을 적절하게 조절한다. 다음, 가스 공급 장치(220)를 통해 실리콘 질화막 형성을 위한 가스를 반응기(210) 내로 공급하여 실리콘 질화막(124)을 형성한다. 즉, 전처리막(120)과 실리콘 산화막(122)과 실리콘 질화막(124) 형성은 인-시튜로 수행함이 바람직하다. 이 때에도 반응 활성화를 위해 실리콘 질화막 형성을 위한 가스를 플라즈마화시켜 이용할 수 있다. 따라서, 실리콘 질화막(124)의 형성도 증착 장치(200)를 이용해 CVD, 플라즈마 CVD, ALD, 플라즈마 ALD 등의 방법으로 할 수 있다. 실리콘 질화막 형성을 위한 가스는 SiH4 가스 이외에, 예를 들면 SiHCl3 가스, SiH2Cl2 가스 또는 SiH3Cl 가스와 질소를 포함하는 가스의 조합일 수 있다.
한편, 도 4를 참조하여 설명한 단계에서 형성한 실리콘 산화막(122)을, 증착 장치(200) 안에서 질화 처리하여 실리콘 산질화막으로 만들어 패시베이션층(130)을 형성할 수도 있다. 질화 처리로서는, 예를 들면 아산화질소(N2O) 가스를 가스 공급 장치(220)를 통해 반응기(210) 내로 공급하고 플라즈마화시켜 처리를 한다. 물론 N2O 플라즈마 처리 대신 질소 플라즈마 처리, 암모니아 플라즈마 처리 등을 적절히 이용할 수 있다.
아래 표 1은 전처리막이 없고 실리콘 산화막으로만 이루어진 종래 패시베이션층을 포함하는 반도체 발광 소자와 본 발명에 따라 전처리막을 포함하고 실리콘 산화막과 실리콘 질화막의 이중막으로 이루어진 패시베이션층을 가지는 반도체 발광 소자의 특성을 비교하여 정리한 것이다. 표 1에서 볼 수 있는 바와 같이, 본 발명의 경우는 종래와 구동 전압(Vf) 수준은 유사하면서 누설전류(Ir)는 확연히 감소되며 광출력(Po)도 개선된다.
[표 1]
Figure 112010048134814-pat00001
이상, 본 발명을 바람직한 실시예들을 들어 상세하게 설명하였으나, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다. 본 발명의 실시예들은 예시적이고 비한정적으로 모든 관점에서 고려되었으며, 이는 그 안에 상세한 설명보다는 첨부된 청구범위와, 그 청구범위의 균등 범위와 수단내의 모든 변형예에 의해 나타난 본 발명의 범주를 포함시키려는 것이다.

Claims (10)

  1. 기판 상에 순차 형성된 n형 반도체층, 활성층 및 p형 반도체층의 메사 구조를 포함하는 반도체 발광 소자에 있어서,
    상기 메사 구조 상에 형성된 불소를 포함하는 전처리막; 및
    상기 전처리막 상에 형성된 패시베이션층을 포함하는 것을 특징으로 하는 반도체 발광 소자.
  2. 제1항에 있어서, 상기 패시베이션층은 실리콘 산화막, 실리콘 질화막 및 실리콘 산질화막으로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 반도체 발광 소자.
  3. 제1항에 있어서, 상기 패시베이션층은 실리콘 산화막과 실리콘 질화막의 이중막인 것을 특징으로 하는 반도체 발광 소자.
  4. 제1항에 있어서, 상기 전처리막의 두께는 5~20Å이고, 상기 패시베이션층의 두께는 100~10000Å인 것을 특징으로 하는 반도체 발광 소자.
  5. 기판 상에 순차 형성된 n형 반도체층, 활성층 및 p형 반도체층의 메사 구조를 포함하는 반도체 발광 소자 제조 방법에 있어서,
    상기 메사 구조 상에 불소를 포함하는 전처리막을 형성하는 단계; 및
    상기 전처리막 상에 패시베이션층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광 소자 제조 방법.
  6. 제5항에 있어서, 상기 패시베이션층은 실리콘 산화막, 실리콘 질화막 및 실리콘 산질화막으로 이루어진 군에서 선택된 적어도 어느 하나로 형성하는 것을 특징으로 하는 반도체 발광 소자 제조 방법.
  7. 제5항에 있어서, 상기 패시베이션층은 실리콘 산화막과 실리콘 질화막의 이중막으로 형성하는 것을 특징으로 하는 반도체 발광 소자 제조 방법.
  8. 제5항에 있어서, 상기 전처리막을 형성하는 단계는,
    불소를 포함하는 가스의 플라즈마를 상기 메사 구조에 도입하는 것을 특징으로 하는 반도체 발광 소자 제조 방법.
  9. 제8항에 있어서, 상기 불소를 포함하는 가스는 NF3, C2F6, CF4, SF6 및 CHF3로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 반도체 발광 소자 제조 방법.
  10. 제5항에 있어서, 상기 패시베이션층을 형성하는 단계는 상기 전처리막을 형성하는 단계와 인-시튜(in-situ)로 수행하는 것을 특징으로 하는 반도체 발광 소자 제조 방법.
KR1020100071931A 2010-07-26 2010-07-26 반도체 발광 소자 및 그 제조 방법 KR100988194B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100071931A KR100988194B1 (ko) 2010-07-26 2010-07-26 반도체 발광 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100071931A KR100988194B1 (ko) 2010-07-26 2010-07-26 반도체 발광 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100988194B1 true KR100988194B1 (ko) 2010-10-18

Family

ID=43135510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100071931A KR100988194B1 (ko) 2010-07-26 2010-07-26 반도체 발광 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100988194B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101170674B1 (ko) 2010-12-15 2012-08-07 고려대학교 산학협력단 불소 계열 물질이 도핑된 투명 전극층을 구비하는 반도체 발광 소자 및 그 제조 방법
KR101791175B1 (ko) * 2011-06-30 2017-10-27 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
CN110034215A (zh) * 2019-04-18 2019-07-19 佛山市国星半导体技术有限公司 一种提升led芯片漏电良率的方法
KR20210155127A (ko) * 2020-06-15 2021-12-22 고려대학교 산학협력단 최적화된 패시베이션층을 포함하는 마이크로 발광 다이오드 및 그 제조 방법
KR20220123614A (ko) * 2016-12-16 2022-09-08 니치아 카가쿠 고교 가부시키가이샤 발광소자의 제조 방법
US11855238B2 (en) 2016-12-16 2023-12-26 Nichia Corporation Light emitting element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169189A1 (en) 2002-12-11 2004-09-02 Hyeong Tag Jeon Thin film LED
KR20050096010A (ko) * 2004-03-29 2005-10-05 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
US20080128733A1 (en) 2002-06-26 2008-06-05 Yoo Myung Cheol Thin film light emitting diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080128733A1 (en) 2002-06-26 2008-06-05 Yoo Myung Cheol Thin film light emitting diode
US20040169189A1 (en) 2002-12-11 2004-09-02 Hyeong Tag Jeon Thin film LED
KR20050096010A (ko) * 2004-03-29 2005-10-05 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101170674B1 (ko) 2010-12-15 2012-08-07 고려대학교 산학협력단 불소 계열 물질이 도핑된 투명 전극층을 구비하는 반도체 발광 소자 및 그 제조 방법
KR101791175B1 (ko) * 2011-06-30 2017-10-27 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
KR20220123614A (ko) * 2016-12-16 2022-09-08 니치아 카가쿠 고교 가부시키가이샤 발광소자의 제조 방법
KR102549581B1 (ko) * 2016-12-16 2023-06-28 니치아 카가쿠 고교 가부시키가이샤 발광소자의 제조 방법
US11855238B2 (en) 2016-12-16 2023-12-26 Nichia Corporation Light emitting element
CN110034215A (zh) * 2019-04-18 2019-07-19 佛山市国星半导体技术有限公司 一种提升led芯片漏电良率的方法
CN110034215B (zh) * 2019-04-18 2024-03-12 佛山市国星半导体技术有限公司 一种提升led芯片漏电良率的方法
KR20210155127A (ko) * 2020-06-15 2021-12-22 고려대학교 산학협력단 최적화된 패시베이션층을 포함하는 마이크로 발광 다이오드 및 그 제조 방법
KR102416148B1 (ko) * 2020-06-15 2022-07-04 고려대학교 산학협력단 최적화된 패시베이션층을 포함하는 마이크로 발광 다이오드 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US7615772B2 (en) Nitride semiconductor LED and fabrication method thereof
KR100541102B1 (ko) 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법
JP5099008B2 (ja) ＳｉＣ基板を用いた化合物半導体装置とその製造方法
US8507891B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
KR100988194B1 (ko) 반도체 발광 소자 및 그 제조 방법
EP1788619A2 (en) Semiconductor device and method of fabricating the same
US20110189837A1 (en) Realizing N-Face III-Nitride Semiconductors by Nitridation Treatment
US8680569B2 (en) Method for manufacturing gallium oxide based substrate, light emitting device, and method for manufacturing the light emitting device
WO2007060931A1 (ja) 窒化物半導体素子
KR20140123410A (ko) 자외선 발광 소자
WO2018062252A1 (ja) 発光素子
JP2021015952A (ja) 紫外線ｌｅｄ及びその製造方法
JP2007115887A (ja) 窒化物半導体素子およびその製法
TWI381557B (zh) 發光二極體裝置及其製造方法
KR101618832B1 (ko) 반도체 소자
JP2010272593A (ja) 窒化物半導体発光素子及びその製造方法
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
KR102553985B1 (ko) Ⅲ족 질화물 반도체
CN109360872B (zh) 一种氮化镓基发光二极管外延片及其制作方法
US9698310B2 (en) Method for producing a semiconductor device
KR20150017103A (ko) 전자 차단층 성장 방법 및 그것을 갖는 질화물 반도체 소자 제조 방법
KR20130066164A (ko) 반도체 발광소자 제조방법 및 이를 이용하여 제조된 반도체 발광소자
JP2008277650A (ja) 窒化物系化合物半導体装置の製造方法
KR100646571B1 (ko) 고효율 발광소자 및 그 제조방법
KR100813602B1 (ko) 질화물 반도체 발광소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee