KR20150017103A - 전자 차단층 성장 방법 및 그것을 갖는 질화물 반도체 소자 제조 방법 - Google Patents

전자 차단층 성장 방법 및 그것을 갖는 질화물 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20150017103A
KR20150017103A KR1020130092969A KR20130092969A KR20150017103A KR 20150017103 A KR20150017103 A KR 20150017103A KR 1020130092969 A KR1020130092969 A KR 1020130092969A KR 20130092969 A KR20130092969 A KR 20130092969A KR 20150017103 A KR20150017103 A KR 20150017103A
Authority
KR
South Korea
Prior art keywords
electron blocking
temperature
blocking layer
source gas
layer
Prior art date
Application number
KR1020130092969A
Other languages
English (en)
Inventor
최효식
황정환
한창석
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020130092969A priority Critical patent/KR20150017103A/ko
Publication of KR20150017103A publication Critical patent/KR20150017103A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

전자 차단층 성장 방법 및 그것을 갖는 질화물 반도체 소자 제조 방법이 개시된다. 질화물 반도체 소자 제조 방법은, 챔버 내에 배치된 기판 상에 우물층과 장벽층을 포함하는 활성층을 성장시키는 것을 포함한다. 우물층은 제1 온도에서 성장된다. 그 후, 기판이 배치된 챔버 온도를 제2 온도로 상승시키고, 캐리어 가스, Ga 소스 가스, Al 소스 가스, N 소스 가스 및 Mg 소스 가스를 공급하여 활성층 상에 전자 차단층이 성장된다. 이때, 상기 Ga 소스 가스는 TEGa이다. TEGa를 Ga 소스 가스로 사용함으로써, 전자 차단층의 결정 품질을 향상시킬 수 있으며, 나아가, 제2 온도를 종래의 전자 차단층 성장 온도보다 상대적으로 낮출 수 있다.

Description

전자 차단층 성장 방법 및 그것을 갖는 질화물 반도체 소자 제조 방법{METHOD OF GRAWING ELECTRON BLOCKING LAYER AND METHOD OF FABRICATING NITRIDE SEMICONDUCTOR DEVICE HAVING THE SAME}
본 발명은 질화물 반도체 소자에 관한 것으로, 특히 전자 차단층을 갖는 질화물 반도체 소자 제조 방법에 관한 것이다.
일반적으로, 질화물 반도체는 풀컬러 디스플레이, 교통 신호등, 일반 조명 및 광통신 기기 등의 광원으로 사용되는 자외선, 청/녹색 발광 다이오드 또는 레이저 다이오드 등의 발광 소자에 널리 이용되고 있다.
질화물 반도체를 이용하는 발광 소자는 n형 반도체층, 활성층 및 p형 반도체층을 포함한다. 상기 활성층은 전자와 홀이 결합하여 광을 방출한다. 상기 활성층 내에서 전자와 홀의 재결합율은 발광 소자의 발광 효율에 직접적인 영향을 미친다. 활성층 내 전자와 홀의 재결합율을 향상시키기 위해 전자의 오버 플로우를 방지할 필요가 있으며, 이를 위해 p형 AlGaN층의 전자 차단층이 일반적으로 채택되고 있다. 상기 전자 차단층은 활성층에 비해 밴드갭이 상대적으로 넓어 전자를 활성층 내에 가두어 전자와 홀의 재결합율을 증가시킨다.
한편, 전자 차단층 내의 Mg의 도핑량은 홀의 이동도에 영향을 미친다. 전자 차단층 내에 Mg을 도핑하지 않은 경우, 전자 차단층은 전자의 오버 플로우를 방지하지만, 활성층 내로의 홀의 주입 또한 방해한다. 홀의 주입 효율을 높이기 위해 전자 차단층 내 Mg의 도핑 농도를 증가시킬 필요가 있지만, Mg의 도핑량 증가는 전자 차단층의 결정 품질을 나쁘게 만들 수 있어 절정 품질과 함께 고려되어야 한다.
일반적으로, AlGaN 전자 차단층은 Al의 함유량을 증가시키기 위해 활성층 내의 우물층의 성장보다 대략 200℃ 이상 높은 온도에서 성장된다. 일 예로, 대한민국 공개특허공보 제10-2012-0108412호는 전자 차단층을 960℃ 이상의 온도에서 성장하는 것을 개시하고 있다. 이러한 높은 성장 온도는 그러나 Mg의 도핑 농도를 떨어뜨리는 원인으로 작용한다. 더욱이, 전자 차단층을 상대적으로 높은 온도에서 성장함에 따라, 활성층 특히 우물층이 열적 손상을 받아 발광 소자의 성능이 떨어질 수 있다.
본 발명이 해결하고자 하는 과제는, 전자 차단층의 결정 품질을 떨어뜨리지 않으면서 Mg 도핑 농도를 증가시킬 수 있는 전자 차단층 성장 방법 및 질화물 반도체 소자 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 활성층의 열적 손상을 방지하면서 전자 차단층을 성장시킬 수 있는 질화물 반도체 소자 제조 방법을 제공하는 것이다.
본 발명의 일 태양에 따른 질화물 반도체 소자 제조 방법은, 챔버 내에 배치된 기판 상에 우물층과 장벽층을 포함하는 활성층을 성장시키는 것을 포함한다. 상기 우물층은 제1 온도에서 성장된다. 그 후, 상기 기판이 배치된 챔버 온도를 제2 온도로 상승시키고, 캐리어 가스, Ga 소스 가스, Al 소스 가스, N 소스 가스 및 Mg 소스 가스를 공급하여 상기 활성층 상에 전자 차단층이 성장된다. 이때, 상기 Ga 소스 가스는 TEGa이다. TEGa를 Ga 소스 가스로 사용함으로써, 전자 차단층의 결정 품질을 향상시킬 수 있으며, 나아가, 상기 제2 온도를 종래의 전자 차단층 성장 온도보다 상대적으로 낮출 수 있다.
상기 제2 온도는 상기 제1 온도보다 높으며, 상기 제1 온도와 제2 온도의 차이는 150℃를 초과하지 않을 수 있다. 이에 따라, 활성층의 열적 손상을 줄일 수 있어 반도체 소자의 성능을 개선할 수 있다
상기 전자 차단층을 성장시키는 동안 공급되는 캐리어 가스는 N2 가스일 수 있다. H2 가스를 사용하지 않고 N2 가스를 캐리어 가스로 사용함으로써 전자 차단층 내에 도핑되는 Mg과 수소의 결합을 감소시킬 수 있으며, 따라서 Mg의 활성화를 도울 수 있다.
몇몇 실시예들에 있어서, 상기 방법은 상기 전자 차단층을 성장시키는 동안 In 소스 가스를 공급하는 것을 더 포함할 수 있다.
일 실시예에 있어서, 상기 In 소스 가스는 상기 전자 차단층을 성장시키는 동안 일정한 유량으로 공급될 수 있다. 다른 실시예에 있어서, 상기 전자 차단층을 성장시키는 동안, 상기 In 소스 가스를 공급하는 것은, 제1 유량으로 In 소스 가스를 공급한 후, 제2 유량으로 In 소스 가스를 공급하는 것을 포함할 수 있다. 여기서, 상기 제1 유량은 상기 제2 유량보다 더 크다. 이에 따라, 상기 전자 차단층의 초기 성장층이 상기 활성층에 격자 정합하도록 성장될 수 있어 전자 차단층의 결정 품질을 더욱 개선할 수 있다.
한편, 상기 방법은, 상기 전자 차단층을 성장시키는 동안, 상기 기판이 배치된 챔버 온도를 제2 온도에서 제3 온도로 상승시키는 것을 더 포함할 수 있다. 여기서, 상기 제2 온도는 상기 제1 온도보다 높되, 그 차이는 150℃를 초과하지 않고, 상기 제3 온도는 상기 제1 온도보다 높되, 그 차이는 150℃를 초과할 수 있다.
상기 전자 차단층의 초기 성장 온도를 상대적으로 낮은 온도로 유지함으로써 활성층의 열적 손상을 방지하고, 또한, 전자 차단층의 성장온도를 제3 온도로 상승시킴으로써 전자 차단층의 결정 품질을 개선할 수 있다. 상기 제3 온도는 대략 종래의 전자 차단층 성장 온도일 수 있으며, 1100℃ 미만일 수 있다.
본 발명의 또 다른 태양에 따르면, 질화물 반도체 소자의 p형 전자 차단층을 성장시키는 방법이 제공된다. 이 방법은, 캐리어 가스, Ga 소스 가스, Al 소스 가스, N 소스 가스 및 Mg 소스 가스를 공급하여 기판 상에 전자 차단층을 성장시키는 것을 포함한다. 여기서, 상기 Ga 소스 가스는 TEGa이다.
또한, 상기 캐리어 가스는 N2 가스일 수 있다.
나아가, 상기 방법은, 상기 전자 차단층을 성장시키는 동안, In 소스 가스를 공급하는 것을 더 포함할 수 있다. 또한, 상기 In 소스 가스를 공급하는 것은, 제1 유량으로 In 소스 가스를 공급한 후, 제2 유량으로 In 소스 가스를 공급하는 것을 포함할 수 있으며, 상기 제1 유량은 상기 제2 유량보다 더 크다.
상기 방법은 또한, 상기 전자 차단층을 성장시키는 동안, 상기 기판이 배치된 챔버 온도를 상승시키는 것을 더 포함할 수 있다. 상기 기판이 배치된 챔버 온도는 1100℃ 미만의 온도로 상승될 수 있다.
본 발명의 실시예들에 따르면, Ga 소스 가스로서 TMGa 대신 TEGa를 사용함으로써, 전자 차단층의 결정 품질을 떨어뜨리지 않으면서 Mg 도핑 농도를 증가시킬 수 있다. 나아가, 상기 TEGa를 사용함으로써, 전자 차단층 성장 온도를 낮출 수 있으며, 따라서 활성층의 열적 손상을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 질화물 반도체 소자를 설명하기 위한 단면도이다.
도 2는 종래 기술에 따른 전자 차단층 내의 Mg의 도핑 프로파일을 나타내기 위한 SIMS 그래프이다.
도 3은 본 발명의 일 실시예에 따른 전자 차단층 내의 Mg의 도핑 프로파일을 나타내기 위한 SIMS 그래프이다.
도 4는 본 발명의 다른 실시예에 따른 전자 차단층 내의 Mg의 도핑 프로파일을 나타내기 위한 SIMS 그래프이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 그리고, 도면에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 질화물 반도체 소자를 설명하기 위한 단면도이다.
도 1을 참조하면, 상기 질화물 반도체 소자는 기판(21), 제1 도전형 반도체층(23), 활성층(25), 전자 차단층(27) 및 제2 도전형 반도체층(29)을 포함한다. 또한, 상기 활성층(25)은 우물층(25w) 및 장벽층(25b)을 포함할 수 있다.
상기 기판(21)은 질화갈륨 계열의 에피층을 성장시키기 위한 기판으로서, 예컨대, 사파이어 기판, 탄화 실리콘 기판, 스피넬 기판, 실리콘 기판 등일 수 있다.
상기 제1 도전형 반도체층(23), 활성층(25), 전자 차단층(27) 및 제2 도전형 반도체층(29)은 발광 다이오드를 제공하기 위한 에피층들로서, 예컨대 AlInGaN 계열의 화합물 반도체층일 수 있으며, 상기 기판(21)을 배치한 챔버 내에서 금속유기화학기상 성장법에 의해 성장될 수 있다.
또한, 상기 제1 도전형 반도체층(23) 및/또는 제2 도전형 반도체층(29)은 단일층일 수 있으나, 이에 한정되지 않으며, 다중층일 수 있다. 상기 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 각각 n형 및 p형이다. 상기 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)에 각각 오믹 콘택(도시하지 않음)이 제공될 수 있다.
한편, 상기 활성층(25)은 제1 도전형 반도체층(23)과 제2 도전형 반도체층(29) 사이에 위치하며, 장벽층(25b)과 우물층(25w)을 갖는 단일양자우물 구조 또는 다중양자우물 구조를 가질 수 있다. 도시한 바와 같이, 장벽층(25b)이 최상층일 수 있으나, 이에 반드시 한정되는 것은 아니며, 우물층(25w)이 최상층일 수도 있다.
전자 차단층(27)은 상기 활성층(25)과 제2 도전형 반도체층(29) 사이에 위치한다. 상기 전자 차단층(27)은 AlGaN 또는 InAlGaN으로 형성된다. 상기 전자 차단층(27)이 InAlGaN으로 형성될 경우, 상기 전자 차단층(27)은 일정한 조성비의 InAlGaN으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 전자 차단층(27)의 두께 방향에서 활성층(25) 측에 가까운 부분이 제2 도전형 반도체층(29)에 가까운 부분에 비해 In을 더 많이 함유할 수 있다.
나아가, 상기 전자 차단층(27)에 p형 불순물로서 Mg이 도핑된다. Mg 도핑 농도는 상기 전자 차단층(27)의 두께에 걸쳐 대체로 일정할 수 있으나, 반드시 이에 한정되는 것은 아니다..
상기 질화물 반도체 소자는 기판(21)을 챔버 내에 배치하고, 금속유기화학 기상 성장법을 사용하여 제1 도전형 반도체층(23), 활성층(25), 전자 차단층(27) 및 제2 도전형 반도체층(29)을 성장시켜 제조될 수 있다. 여기서, 상기 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(29)은 통상의 기술을 사용하여 성장될 수 있다. 이들 반도체층들(23, 29)은 Ga 소스 가스로서 TMGa를 사용하고, N 소스 가스로서 NH3를 사용하여 성장될 수 있으며, n형 및 p형 불순물로서 Si 및 Mg가 도핑된다. 또한, 이들 반도체층들(23, 29)을 성장하는 동안, 캐리어 가스로서 일반적으로 H2 또는 H2와 N2 가스가 사용될 수 있다.
한편, 활성층(25)은 Ga 소스 가스로서 TEGa, In 소스 가스로서 TMIn을 사용하여 성장될 수 있으며, 캐리어 가스로서 N2 가스가 사용된다. 활성층(25)을 성장하는 동안 우물층(25w)의 결정 품질을 확보하기 위해, H2 가스의 공급은 차단되는 것이 바람직하다. 한편, 상기 활성층(25)은 통상 700~800℃의 온도 범위에서 성장될 수 있다.
한편, 종래 기술에 있어서, 전자 차단층(27)은 통상 960℃ 이상의 고온에서 TMGa, TMAl, NH3 등의 소스 가스와 H2 캐리어 가스를 사용하여 성장된다. 그러나, 전자차단층(27)의 성장온도가 활성층(25), 특히 우물층(25w)의 성장온도보다 과도하게 높아 활성층(25)이 열적 손상을 받는다. 이에 따라, 활성층(25)의 결정 품질이 나빠져 전자와 홀의 재결합율이 감소하며, 그 결과 발광 효율이 감소한다.
이에 반해, 본 발명은 전자 차단층(27)은 Ga 소스 가스로서 TEGa를 사용함으로써, 전자 차단층(27)의 결정 품질을 개선할 수 있으며, 또한, 전자 차단층(27)의 성장 온도를 낮출 수 있다. 더욱이, H2 대신 N2 캐리어 가스를 사용함으로써 전자 차단층(27) 내의 Mg-H 결합을 감소시킬 수 있다. 이하에서, 전자 차단층(27)의 성장 방법을 상세히 설명한다.
우선, 활성층(25)의 우물층(25w)은 제1 온도, 예컨대 700~800℃ 범위 내의 온도에서 성장된다.
상기 활성층(25)의 성장이 완료된 후, 챔버 온도는 제2 온도로 올려진다. 제2 온도는 제1 온도보다 높은 온도로, 예를 들어 800~1100℃ 범위 내의 온도일 수 있다. 이에 따라, 성장되는 전자 차단층(27)을 결정 품질을 개선할 수 있다. 바람직하게, 상기 제2 온도와 제1 온도의 차이는 150℃를 초과하지 않을 수 있다. 이에 따라, 상기 전자 차단층(27)을 성장하는 동안 활성층(25)에 대한 열적 손상을 줄일 수 있다.
상기 제2 온도에서 Al 소스 가스, Ga 소스 가스, N 소스 가스 및 Mg 소스가 가스가 챔버 내로 공급되어 전자 차단층(27)이 성장된다. 이때, 캐리어 가스로서 N2가 사용될 수 있다. 상기 Al 소스 가스로는 TMAl, Ga 소스 가스로는 TEGa, N 소스 가스로는 NH3가 사용되며, Mg 소스 가스로는 Cp2Mg가 사용될 수 있다. 이에 따라, Mg이 도핑된 AlGaN가 성장될 수 있다.
일 실시예에 있어서, 상기 소스가스들과 함께, In 소스 가스로서 TMIn이 또한 챔버 내에 공급될 수 있으며, 이에 따라, InAlGaN 전자 차단층(27)이 성장될 수도 있다. 더욱이, 전자 차단층(27)을 성장하는 초기 단계에서 In 유량을 더 많이 공급하고, 그 후 In 유량을 감소시킬 수 있다. 이에 따라, 전자 차단층(27)과 활성층(25)의 격자 불일치를 완화할 수 있으며, 나아가 전자 차단층(27)이 활성층(25)에 격자 정합하도록 할 수 있다.
일 실시예에 있어서, 제2 온도에서 전자 차단층(27)을 일부를 성장하고, 챔버 온도를 제3 온도로 상승시킨 후, 나머지 전자 차단층(27)을 성장할 수 있다. 상기 제3 온도는 예컨대, 종래 기술에서 통상 사용되는 전자 차단층(27) 성장 온도일 수 있다. 제3 온도는 통상 1100℃ 미만이다. 이에 따라, 활성층(25)의 열적 손상을 방지하면서, 또한 전자 차단층(27)의 결정 품질을 개선할 수 있다.
상기 전자 차단층(27)이 성장된 후, 그 위에 제2 도전형 반도체층(29)이 통상의 기술을 사용하여 성장된다. 제2 도전형 반도체층(29)은 TMGa, NH3 소스 가스와 H2 캐리어 가스를 사용하여 성장될 수 있다.
(실험예)
우선, 기판(21) 상에 제1 도전형 반도체층 및 활성층(25)을 통상의 MOCVD 기술을 사용하여 성장시켰다. 활성층(25)은 장벽층(25b)과 우물층(25w)을 적층한 다중양자우물 구조를 갖도록 성장되었다. 활성층(25)을 성장시키는 동안, 공정 압력은 300 torr이고, 캐리어 가스로서 N2 가스가 사용되었으며, Ga 소스 가스로서 TEGa가 사용되고, In 소스 가스로서 TMIn가 사용되었으며, N 소스 가스로서 NH3가 사용되었다. 장벽층(25b) 및 우물층(25w) 동안 Ⅴ/Ⅲ 비는 각각 약 31.5 및 38.4이었다. 한편, 장벽층(25b)는 약 800℃, 우물층(25w)은 770℃에서 성장되었다.
그 후, 상기 활성층(25) 상에 전자 차단층(27) 및 제2 도전형 반도체층(29)을 성장시킨 후, Mg의 도핑 프로파일을 확인하기 위해 2차 이온 질량 분석(SIMS)을 하였으며, 그 결과를 도 2, 도 3 및 도 4에 각각 나타내었다.
여기서, 도 2는 종래 기술에 따라, 100 torr, 960℃에서 TMGa, TMAl, NH3를 소스 가스로 이용하고 캐리어 가스로 N2 가스를 이용하여 전자 차단층을 성장시킨 것이다. Ⅴ/Ⅲ 비는 약 1.02 이었다. 도 3은 Ga 소스 가스를 제외하면 도 2의 종래 기술과 동일한 조건에서 성장된 전자 차단층의 SIMS 프로파일을 나타낸다. 여기서, Ga 소스 가스로는 TEGa가 사용되었다. 한편, 도 4는 다른 조건은 도 3과 동일하게 하고, 다만, 성장 온도만을 910℃로 한 것이다. 각 그래프에서는 간략화를 위해 Mg의 농도와 Al의 이온 강도만을 나타내었다.
도 2, 도 3 및 도 4를 참조하면, 도 2의 비교예와 대비하여, 도 3 및 도 4의 전자 차단층 내의 Al의 이온 강도 및 Mg의 농도가 더 뚜렷한 프로파일을 보여주고 있는 것을 확인할 수 있다. 따라서, 도 2의 비교예와 대비하여, 도 3 및 도 4의 전자 차단층의 결정 품질이 우수하다고 할 수 있다.
도 3의 실시예 1과 도 4의 실시예 2를 대비하면, 도 3의 실시예 1의 Al 및 Mg 프로파일이 도 4의 실시예 2에 대비하여 더 뚜렷하고, 전자 차단층 내 Mg의 농도가 더 높은 것을 확인할 수 있다. 따라서, TEGa를 Ga 소스로 사용하는 경우에도 상대적으로 높은 온도에서 전자 차단층을 성장함으로써, 전자 차단층의 결정 품질이 더 양호하다고 할 수 있다.
한편, 도 2의 비교예와 대비하여, 도 4의 실시예 2가 더 높은 Mg 도핑 농도를 보여준다. 따라서, 전자 차단층의 온도를 더 낮추더라도 종래 기술에 비해 Mg을 더 높은 농도로 도핑할 수 있음을 알 수 있다.
한편, 종래 기술에 따른 질화물 반도체 소자와 본 발명의 실시예에 따른 질화물 반도체 소자의 광학 및 전기적 특성을 대비하였으며, 이를 표 1에 요약하였다.
표 1에서 비교예 및 실시예 2는 도 2의 비교예 및 도 4의 실시예 2와 동일한 시료의 데이터이고, 실시예 3은 실시예 2와 동일한 조건에서 전자 차단층을 성장하되, TMIn 소스 가스를 공급하여 InAlGaN 전자차단층을 성장한 것이다.
샘플 피크 파장 광 출력 Vf(V@50mA) Ir(uA@-5V)
비교예 445.1 100 100 100
실시예 2 452.4 112.1 97.7 97.7
실시예 3 452.5 112.1 87.6 41.4
표 1을 참조하면, 실시예 2 및 3의 경우, 비교예와 대비하여, 피크 파장 및 광 출력이 증가하고, 순방향 전압(Vf)이 감소했으며, 누설전류가 감소하였다. 특히, InAlGaN 전자차단층을 성장시킨 실시예 3은 순방향 전압이 상당히 감소하며 또한 누설 전류가 급격히 감소했다.
실시예 2 및 3에서 피크 파장이 감소한 것은, 성장 온도가 낮기 때문에, 우물층 내에서 밴드갭이 좁은 InGaN 양자 디스크가 비교예에 비해 더 잘 생성되었기 때문인 것으로 보인다. 한편, 순방향 전압의 감소는 전자 차단층 내의 Mg 농도 증가에 의해 홀이 활성층 내로 더 잘 주입되기 때문에 발생한 것으로 판단된다. 나아가, 누설 전류가 감소한 것은 전자 차단층의 결정 품질과 관련 있는 것으로 보인다. 즉, Ga 소스 가스로 TEGa를 사용함으로써 전자 차단층의 성장 온도를 낮추더라도, 종래 기술에 비해 양호한 전자 차단층을 성장할 수 있고, 나아가, In을 추가함으로써 전자 차단층의 결정 품질을 더욱 향상시킬 수 있다.
본 발명의 실시예들에 대해 설명하였지만, 본 발명은 위에서 설명한 실시예들에 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 한 다양한 형태로 변형될 수 있다.

Claims (14)

  1. 질화물 반도체 소자 제조 방법에 있어서,
    챔버 내에 배치된 기판 상에 우물층과 장벽층을 포함하는 활성층을 성장시키되, 상기 우물층은 제1 온도에서 성장되고,
    상기 기판이 배치된 챔버 온도를 제2 온도로 상승시키고, 캐리어 가스, Ga 소스 가스, Al 소스 가스, N 소스 가스 및 Mg 소스 가스를 공급하여 상기 활성층 상에 전자 차단층을 성장시키는 것을 포함하고,
    상기 Ga 소스 가스는 TEGa인 질화물 반도체 소자 제조 방법.
  2. 청구항 1에 있어서,
    상기 제2 온도는 상기 제1 온도보다 높되, 그 차이는 150℃를 초과하지 않는 질화물 반도체 소자 제조 방법.
  3. 청구항 1에 있어서,
    상기 전자 차단층을 성장시키는 동안 공급되는 캐리어 가스는 N2 가스인 질화물 반도체 소자 제조 방법.
  4. 청구항 1에 있어서,
    상기 전자 차단층을 성장시키는 동안 In 소스 가스를 공급하는 것을 더 포함하는 질화물 반도체 소자 제조 방법.
  5. 청구항 4에 있어서,
    상기 전자 차단층을 성장시키는 동안, 상기 In 소스 가스를 공급하는 것은,
    제1 유량으로 In 소스 가스를 공급한 후, 제2 유량으로 In 소스 가스를 공급하는 것을 포함하고, 상기 제1 유량은 상기 제2 유량보다 더 큰 질화물 반도체 소자 제조 방법.
  6. 청구항 1에 있어서,
    상기 전자 차단층을 성장시키는 동안, 상기 기판이 배치된 챔버 온도를 제2 온도에서 제3 온도로 상승시키는 것을 더 포함하는 질화물 반도체 소자 제조 방법.
  7. 청구항 6에 있어서,
    상기 제2 온도는 상기 제1 온도보다 높되, 그 차이는 150℃를 초과하지 않고,
    상기 제3 온도는 상기 제1 온도보다 높되, 그 차이는 150℃를 초과하는 질화물 반도체 소자 제조 방법.
  8. 청구항 7에 있어서,
    상기 제3 온도는 1100℃ 미만인 질화물 반도체 소자 제조 방법.
  9. 질화물 반도체 소자의 p형 전자 차단층을 성장시키는 방법에 있어서,
    캐리어 가스, Ga 소스 가스, Al 소스 가스, N 소스 가스 및 Mg 소스 가스를 공급하여 기판 상에 전자 차단층을 성장시키는 것을 포함하되,
    상기 Ga 소스 가스는 TEGa인 전자 차단층 성장 방법.
  10. 청구항 9에 있어서,
    상기 캐리어 가스는 N2 가스인 전자 차단층 성장 방법.
  11. 청구항 9에 있어서,
    상기 전자 차단층을 성장시키는 동안, In 소스 가스를 공급하는 것을 더 포함하는 전자 차단층 성장 방법.
  12. 청구항 11에 있어서,
    상기 In 소스 가스를 공급하는 것은,
    제1 유량으로 In 소스 가스를 공급한 후, 제2 유량으로 In 소스 가스를 공급하는 것을 포함하고, 상기 제1 유량은 상기 제2 유량보다 더 큰 전자 차단층 성장 방법.
  13. 청구항 9에 있어서,
    상기 전자 차단층을 성장시키는 동안, 상기 기판이 배치된 챔버 온도를 상승시키는 것을 더 포함하는 질화물 반도체 소자 제조 방법.
  14. 청구항 13에 있어서,
    상기 기판이 배치된 챔버 온도는 1100℃ 미만의 온도로 상승되는 질화물 반도체 소자 제조 방법.
KR1020130092969A 2013-08-06 2013-08-06 전자 차단층 성장 방법 및 그것을 갖는 질화물 반도체 소자 제조 방법 KR20150017103A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130092969A KR20150017103A (ko) 2013-08-06 2013-08-06 전자 차단층 성장 방법 및 그것을 갖는 질화물 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130092969A KR20150017103A (ko) 2013-08-06 2013-08-06 전자 차단층 성장 방법 및 그것을 갖는 질화물 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20150017103A true KR20150017103A (ko) 2015-02-16

Family

ID=53046096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130092969A KR20150017103A (ko) 2013-08-06 2013-08-06 전자 차단층 성장 방법 및 그것을 갖는 질화물 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR20150017103A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160137181A (ko) * 2015-05-22 2016-11-30 엘지이노텍 주식회사 발광 소자 및 이의 제조 방법
CN110085708A (zh) * 2019-03-08 2019-08-02 华灿光电股份有限公司 发光二极管、外延片及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160137181A (ko) * 2015-05-22 2016-11-30 엘지이노텍 주식회사 발광 소자 및 이의 제조 방법
WO2016190612A1 (ko) * 2015-05-22 2016-12-01 엘지이노텍 주식회사 발광 소자 및 이의 제조 방법
US10333027B2 (en) 2015-05-22 2019-06-25 Lg Innotek Co., Ltd. Light-emitting device and manufacturing method therefor
CN110085708A (zh) * 2019-03-08 2019-08-02 华灿光电股份有限公司 发光二极管、外延片及其制备方法
CN110085708B (zh) * 2019-03-08 2020-07-07 华灿光电股份有限公司 发光二极管、外延片及发光二极管外延片的制备方法

Similar Documents

Publication Publication Date Title
US11024769B2 (en) Group III nitride semiconductor light-emitting element and method of manufacturing same
KR102494071B1 (ko) 발광 소자 및 그것을 제조하는 방법
JP3909811B2 (ja) 窒化物半導体素子及びその製造方法
US9911898B2 (en) Ultraviolet light-emitting device
US20100008393A1 (en) Group iii nitride semiconductor light-emitting device and epitaxial wafer
KR20180082424A (ko) 질화물 반도체 발광소자
KR100931509B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
JP2015511776A (ja) 発光素子
US20090078961A1 (en) Nitride-based light emitting device
KR20150017103A (ko) 전자 차단층 성장 방법 및 그것을 갖는 질화물 반도체 소자 제조 방법
KR20090053550A (ko) 4원계 질화물 반도체 발광 소자 및 그 제조 방법
US9449815B2 (en) Method of growing gallium nitride based semiconductor layers and method of fabricating light emitting device therewith
KR101876576B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100881053B1 (ko) 질화물계 발광소자
KR20100003331A (ko) 발광 소자 및 그 제조 방법
KR100906972B1 (ko) 질화물계 발광소자
JPWO2019097963A1 (ja) Ｉｉｉ族窒化物半導体
KR101910563B1 (ko) 전자 블록층을 갖는 질화물 반도체 소자 및 전자 블록층 성장 방법
KR20130110748A (ko) 발광 소자 및 그 제조 방법
KR101387543B1 (ko) 질화물 반도체 발광 소자
US20240120440A1 (en) Semiconductor structure
US8470626B2 (en) Method of fabricating light emitting diode
WO2016092822A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
KR101144370B1 (ko) 질화물 반도체 발광소자
KR20100109629A (ko) 발광 다이오드

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid