KR102553985B1 - Ⅲ족 질화물 반도체 - Google Patents

Ⅲ족 질화물 반도체 Download PDF

Info

Publication number
KR102553985B1
KR102553985B1 KR1020197014250A KR20197014250A KR102553985B1 KR 102553985 B1 KR102553985 B1 KR 102553985B1 KR 1020197014250 A KR1020197014250 A KR 1020197014250A KR 20197014250 A KR20197014250 A KR 20197014250A KR 102553985 B1 KR102553985 B1 KR 102553985B1
Authority
KR
South Korea
Prior art keywords
layer
concentration
gan
ingan
substrate
Prior art date
Application number
KR1020197014250A
Other languages
English (en)
Other versions
KR20200083369A (ko
Inventor
아키히코 이시바시
아키오 우에타
히로시 오노
Original Assignee
파나소닉 홀딩스 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 홀딩스 코퍼레이션 filed Critical 파나소닉 홀딩스 코퍼레이션
Publication of KR20200083369A publication Critical patent/KR20200083369A/ko
Application granted granted Critical
Publication of KR102553985B1 publication Critical patent/KR102553985B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3403—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers having a strained layer structure in which the strain performs a special function, e.g. general strain effects, strain versus polarisation
    • H01S5/3406—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers having a strained layer structure in which the strain performs a special function, e.g. general strain effects, strain versus polarisation including strain compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

고품질의 Ⅲ족 질화물 반도체를 공급하는 것.
AlxGa1-xN(0≤x<1)으로 구성되는 n-GaN층과, 상기 n-GaN층 상에 배치된, InGaN으로 구성되는 InGaN층과, 상기 InGaN층 상에 배치된, n형의 AlyGa1-yN(0≤y<1)으로 구성되는 n-AlGaN층과, 상기 n-AlGaN층 상에 배치된, 기능층을 구비하고, 상기 n-GaN층의 Mg 농도는, 상기 n-AlGaN층의 Mg 농도보다 큰 Ⅲ족 질화물 반도체.

Description

Ⅲ족 질화물 반도체
본 개시는 Ⅲ족 질화물 반도체에 관한 것이다.
Ⅲ족 질화물 반도체는 Ⅲ족 원소인 Ga, Al, In 등의 조성을 변화시킴으로써 넓은 밴드 갭을 커버할 수 있다. 그래서, 발광 다이오드(LED), 반도체 레이저 다이오드(LD) 등의 광 반도체 디바이스, 고주파, 고출력 용도의 전자 디바이스 등에 널리 사용되고 있다. 일반적으로 이러한 디바이스는 사파이어 기판 상에 Ⅲ족 질화물 반도체 층을 에피택셜 성장시킴으로써 제작되고 있다. 그렇지만, 사파이어 기판은 Ⅲ족 질화물 반도체의 하나인 GaN과, {(GaN의 격자 상수-사파이어의 격자 상수)/GaN의 격자 상수}에서 나타나는 격자 부정합이 13.8%이다. 그 때문에, 에피택셜 성장한 Ⅲ족 질화물 반도체 내의 결함 밀도가 높아지거나, Ⅲ족 질화물 반도체에 크랙이 발생하거나 하는 일이 있다. 그리고 이것들이, 디바이스의 특성이나 신뢰성을 저하시키는 요인이 되고 있는 것이 현상(現狀)이다.
상기의 격자 부정합으로 되어 있는 Ⅲ족 질화물 반도체층의 결함이나 크랙의 저감을 목표로 하여, ScAlMgO4 기판 상에 GaN을 에피택셜 성장시키는 기술이 개시되어 있다(특허문헌 1). ScAlMgO4는 GaN과 {(GaN의 격자 상수-ScAlMgO4의 격자 상수)/GaN의 격자 상수}에서 나타나는 격자 부정합이 -1.8%로 작다. 따라서, ScAlMgO4 기판 상에 에피택셜 성장한 Ⅲ족 질화물 반도체에서는, 결함의 발생이나 크랙의 발생이 저감된다. 그래서, 이것들을 고품질ㆍ고성능의 Ⅲ족 질화물 반도체 디바이스에 전개하는 것이 기대되고 있다.
특허문헌 1 : 일본 특허 공개 2015-178448호 공보
그렇지만, ScAlMgO4 기판으로 대표되는, 일반식 RAMgO4로 표시되는 단결정체(일반식에 있어서, R은, Sc, In, Y, 및 란타노이드계 원소로 되어 있는 군(群)으로부터 선택되는 하나 또는 복수의 3가 원소를 나타내고, A는, Fe(Ⅲ), Ga, 및 Al로 되어 있는 군으로부터 선택되는 하나 또는 복수의 3가 원소를 나타낸다)로 되어 있는 기판 상에서 Ⅲ족 질화물 반도체를 에피택셜 성장시키면, ScAlMgO4 기판의 구성 원소인 Mg가 Ⅲ족 질화물 반도체 내에 혼입해 버린다.
또, 상술한 ScAlMgO4 기판의 격자 상수는, GaN의 격자 상수에 가깝기는 하지만, GaN의 격자 상수보다 작다. 그래서, 기판과 이 위에 에피택셜 성장시키는 Ⅲ족 질화물 결정의 격자 상수의 차이를 보다 작게 하면, 더욱 고품질의 Ⅲ족 질화물 반도체 결정을 얻을 수 있다.
본 개시는 이상의 과제를 해결하기 위해 이루어진 것이며, 고품질의 Ⅲ족 질화물 반도체를 공급하는 것을 목적으로 한다.
본 개시에 따른 Ⅲ족 질화물 반도체는, AlxGa1-xN(0≤x<1)으로 구성되는 GaN층과, 상기 GaN층 상에 배치된, InGaN으로 구성되는 InGaN층과, 상기 InGaN층 상에 배치된, AlyGa1-yN(0≤y<1)으로 구성되는 AlGaN층과, 상기 AlGaN층 상에 배치된 기능층을 구비하고, 상기 GaN층의 Mg 농도는, 상기 AlGaN층의 Mg 농도보다 큰 것을 특징으로 한다.
본 개시에서는, GaN층 중에 적당히 Mg를 확산시킴으로써 GaN의 격자 상수를 약간 크게 하여, GaN층의 격자 상수를, 기능층의 격자 상수에 가깝게 한다. 이것에 의해, 기능층에 왜곡이 발생하기 어렵고, 특성이 높은 Ⅲ족 질화물 반도체로 할 수 있다. 한편, InGaN층에 의해서, 기능층 측으로의 Mg의 확산을 억제함으로써, 기능층의 결정(結晶) 품질을 향상시킬 수 있다. 따라서, 고품질의 Ⅲ족 질화물 반도체를 공급하는 것을 가능하게 한다.
도 1은 본 개시의 실시형태 1에 있어서의 Ⅲ족 질화물 반도체를 포함하는 소자 구조와, 특정 층의 불순물의 농도 프로파일을 나타내는 도면이다.
도 2는 본 개시의 실시형태 2에 있어서의 Ⅲ족 질화물 반도체를 포함하는 소자 구조와, 특정 층의 불순물의 농도 프로파일을 나타내는 도면이다.
도 3은 본 개시의 실시형태 1에 있어서의, n-InGaN층의 Mg 확산 억제 효과를 나타내는 Mg 농도 프로파일의 도면이다.
도 4는 본 개시의 실시형태 1의 Ⅲ족 질화물 반도체 내에 있어서의, Mg의 확산성을 나타내는 Mg 농도 프로파일의 도면이다.
도 5는 본 개시의 실시형태 1에 있어서의, 2차 이온 질량 분석법(Secondary ION Mass Spectrometry : SIMS)에 의한 Ⅲ족 질화물 반도체 발광 소자의 불순물 농도 및 구성 원소(In)의 2차 이온 강도의 깊이 프로파일을 나타내는 도면이다.
도 6은 본 개시의 실시형태 3에 있어서의 Ⅲ족 질화물 반도체를 포함하는 소자 구조와, Mg 농도 프로파일의 도면이다.
이하, 본 개시의 실시형태에 대해서, 도면을 참조하면서 설명한다.
(실시형태 1)
본 실시형태에 이용되는 기판으로서는, RAMgO4로 표시되는 단결정체(일반식에 있어서, R은, Sc, In, Y, 및 란타노이드계 원소로 되어 있는 군으로부터 선택되는 하나 또는 복수의 3가 원소를 나타내고, A는, Fe(Ⅲ), Ga, 및 Al로 되어 있는 군으로부터 선택되는 하나 또는 복수의 3가 원소를 나타낸다)로 되어 있는 RAMgO4 기판을 들 수 있다. 이하, RAMgO4 기판이 ScAlMgO4 기판인 경우를 예로 설명하지만, 본 실시형태에 이용하는 기판은, ScAlMgO4 기판으로 한정되지 않는다.
ScAlMgO4 기판을 구성하는 ScAlMgO4 단결정은, 암염형 구조의 ScO2층과 육방정 구조의 AlMgO2층이 교대로 적층한 구조에 의해 결정이 구성되어 있으며, 그래파이트(graphite)나 육방정 BN과 같은 (0001)면에서 벽개(劈開)하는 것이 가능하다. ScAlMgO4는 GaN과의 격자 부정합도 {(GaN의 격자 상수-ScAlMgO4의 격자 상수)/GaN의 격자 상수}가 -1.8%로, 사파이어 기판 등과 비교하여 매우 작다(ScAlMgO4와 GaN은, GaN의 격자 상수가 약간 작다). 또 GaN과의 열팽창 계수차 {(GaN의 열팽창 계수-ScAlMgO4의 열팽창 계수)/GaN의 열팽창 계수}는, -10.9% 정도이다. 격자 부정합도의 작음(小)은 결정 결함 저감에 효과적이어, ScAlMgO4 기판을 이용함으로써, 저결함의 Ⅲ족 질화물 반도체층의 형성이 기대되고 있다.
본 실시형태에 있어서의 Ⅲ족 질화물 반도체(10)를 포함하는 발광 다이오드(LED)(100)의 구성의 일례를 도 1(오른쪽 도면)에 나타낸다. 본 실시형태의 발광 다이오드(100)는, ScAlMgO4 기판(1) 상에, n-GaN층(2), Si 도프(dope) n-InGaN층(3), Si 도프 n-AlGaN층(4), InGaN 발광층(5), p-AlGaN층(6)이 배치된 구성을 가진다. 또한, 도 1에는, 해당 발광 다이오드(100) 내에서의 Si 도프 n-GaN층(2)으로부터 InGaN 발광층(5)까지의 불순물 농도 프로파일(Mg 및 Si)도 나타낸다(왼쪽 도면).
또, 본 실시형태의 발광 다이오드(100)(Ⅲ족 질화물 반도체(10))는, MOCVD법(Metal Organic Chemical Vapor Deposition : 유기 금속 기상 성장법)을 이용하여, ScAlMgO4 기판 상에 에피택셜 성장을 행함으로써 형성 가능하다.
이하, 본 실시형태의 발광 다이오드(100)의 형성 방법의 일례를 나타낸다. 단, 본 실시형태는, 이것들로 한정되지 않는다. 각 층을 형성하기 위한 Ⅲ족 원료로서는, 예를 들면, 트리메틸갈륨(TMG), 트리메틸인듐(TMI), 트리메틸알루미늄(TMA)을 이용할 수 있고, Ⅴ족 원료로서는, 예를 들면 암모니아(NH3) 가스를 이용할 수 있다. 또, 캐리어 가스로서는, 예를 들면 수소나 질소를 이용할 수 있다.
우선, ScAlMgO4 기판(1) 상에 각 층을 형성하기 전에, ScAlMgO4 기판(1)을 로(爐)내에 도입하여, 1100℃에서 10분간, 수소 분위기로 열 클리닝을 행하는 것이 바람직하다. 열 클리닝에 의해, ScAlMgO4 기판(1) 표면에 부착해 있는 카본계의 오염을 제거할 수 있다.
그 후, ScAlMgO4 기판(1)의 표면 온도를 425℃로 내리고, 로 내에 TMG나 암모니아 등을 공급하여, ScAlMgO4 기판(1) 상에, 저온에서 버퍼층(도면 표시하지 않음)을 형성한다. 버퍼층의 막 두께나 조성은, 성장 시간이나 공급하는 Ⅲ족 원료에 의해 조정할 수 있다. 여기에서는 버퍼층으로서, GaN으로 되어 있는, 막 두께 20㎚의 층을 형성하고 있다.
상기 버퍼층 형성 후, ScAlMgO4 기판(1)의 온도를 1125℃로 상승시키고, Si 도프 n-GaN층(2)(막 두께 3㎛)을 형성한다. Si 도프 n-GaN층(2)의 형성 시에는, TMG나 암모니아뿐만이 아니라, Si 도프용의 원료 가스로서 모노실란 가스(SiH4)도, 그 몰비를 조정하여 공급한다. 여기에서는, 얻어지는 n-GaN층(2) 중의 Si 농도는 약 3×1018㎝-3으로 하고 있다. 본 개시에 있어서 「농도」는, 특기하지 않는 한, 원자 농도를 나타낸다. 또, 성장 속도는 3㎛/h 정도로 하고 있다. 또한, n-GaN층(2)의 성장시에는, TMA를 공급하여 n-AlGaN층으로 해도 좋다. 즉, n-GaN층(2)은, AlxGa1-xN으로 구성된다(0≤x<1).
다음에, TMG와 SiH4의 공급을 정지하고, 암모니아, 수소 및 질소 혼합 분위기 중에서 기판 온도를 1125℃에서 700℃로 내린다. 그리고, 수소 캐리어 가스의 공급을 정지한 후, TMG와 TMI와 SiH4를 더 추가 공급하여 n-InGaN층(3)(막 두께 30㎚)을 형성한다. In의 양은, TMG와 TMI의 공급 몰비를 조정함으로써 제어할 수 있다. 또한, 본 실시형태에서는, n-InGaN층(3)을, Si를 도프한 층으로 하고 있지만, 해당 층에는 Si를 도프하지 않아도 좋다. 또한, Si를 도프하는 경우, n-InGaN층(3) 중의 Si 농도는, 상기 n-GaN층(2)과 동일하게 약 3×1018㎝-3으로 할 수 있다. 또, n-InGaN층(3) 중의 In 조성은 5원자% 이상 30원자% 이하로 조정하는 것이 바람직하고, 약 10원자%로 조정하는 것이 보다 바람직하다. In의 농도가 30원자%를 초과하면 GaN과 InGaN의 격자 부정합이 너무 커져서 결정성이 저하하는 일이 있고, 5원자% 미만이면 Mg의 확산을 억제하는 효과를 얻을 수 없게 되는 일이 있다.
다음에, TMI만 공급을 정지하고 GaN층(도면 표시하지 않음)을 성장시키면서 기판 온도를 1100℃까지 상승시킨다. 이것은 온도 상승 중에 n-InGaN층(3)의 In이 증발하는 것을 막기 위해서이다. 기판 온도가 1100℃에 도달 후, 수소 캐리어 가스 및 TMA를 더 공급하여, n-AlGaN층(4)(막 두께 0.5㎛)을 형성한다. n-AlGaN층(4) 중의 Si 농도는, 상기 n-GaN층(2)과 동일하게 약 3×1018㎝-3으로 할 수 있다. 또한, LED의 설계에 따라서는, n-AlGaN층(4)에 Al이 포함되지 않아도 좋다. 즉, n-AlGaN층(4)은, n형 도펀트(dopant)(여기에서는, Si)를 포함하는 AlyGa1-yN(0≤y<1)으로 구성된다.
다음에, TMG, TMA, SiH4의 공급을 정지하고, 암모니아, 수소 및 질소 혼합 분위기 중에서 기판 온도를 1100℃에서 750℃로 내린다. 그리고, 수소 캐리어 가스의 공급을 정지하고, TMG와 TMI를 더 추가 공급하여 InGaN 발광층(5)(막 두께 30㎚)을 형성한다. InGaN 발광층(5) 중의 In 조성을 7원자% 정도로 하면, LED 동작시에 450㎚ 정도의 청색 빛을 발한다. InGaN 발광층(5)은 단일 InGaN층이어도 좋고, InGaN층과 GaN층을 주기적으로 반복 적층한 다중 양자샘이어도 좋다. 또 InGaN 발광층(5)은 언도프(undope)이지만, 약 3×1018㎝-3 이하이면, Si가 도프되어 있어도 좋다.
다음에, TMI만 공급을 정지하고 GaN층(도면 표시하지 않음)을 성장하면서 기판 온도를 1000℃로 상승시킨다. 기판 온도가 1100℃에 도달한 후, 수소 캐리어 가스와 TMA 및 시클로펜타디에닐마그네슘(Cp2Mg)을 더하여, Mg 도프 p-AlGaN층(6)(막 두께 약 0.2㎛)을 형성한다. Mg 농도는 약 1×1019㎝-3으로 할 수 있다.
또한, LED 등의 디바이스를 제작할 경우, Si 도프 n-GaN층(2), n-InGaN층(3), n-AlGaN층(4)의 어느 것인가의 일부에 n 전극(도면 표시하지 않음)을 형성하지만, n 전극을 n-GaN층(2)의 일부에 형성할 경우, Si 농도가 Mg 농도보다 높은 영역(후술하는 제1 영역)에 형성하는 것이 바람직하다.
도 1 왼쪽 도면(그래프)은, 본 실시형태의 Ⅲ족 질화물 반도체(10)를 포함하는 발광 다이오드(100)(LED)를 실제로 제작했을 경우의 불순물 농도(Mg 농도 및 Si 농도)의 프로파일이다. Mg 농도는 SIMS법(Secondary ION Mass Spectrometry : 2차 이온 질량 분석법)에 의해 해석했다. ScAlMgO4 기판(1)에 가장 가까운 n-GaN층(2)에서는 ScAlMgO4 기판(1)에 접하는 측의 Mg 농도가 가장 높고, 1×1019㎝-3~1×1022㎝-3 정도였다.
또, n-InGaN층(3)을 갖지 않는 것 외에는, 동일한 구조를 가지는 비교용의 발광 다이오드도 제작하고, 이것에 대해서도 불순물 농도의 프로파일을 행했다. 해당 발광 다이오드에서는, 도 1 왼쪽 도면(그래프)에 점선으로 나타내는 것처럼, ScAlMgO4 기판 상으로부터 멀어짐에 따라, Mg 농도가 표면을 향하여 단조롭게 감소한다. 이것은 ScAlMgO4 기판(1)을 구성하는 Mg 원자가, 그 위에 형성되는 Ⅲ족 질화물 반도체 중에 확산하기 때문이다. 도 1에 나타내는 것처럼, n-InGaN층(3)을 갖지 않는 비교용의 발광 다이오드에서는, Mg 원자가 InGaN 발광층(5) 속까지 확산한다. 확산한 Mg 원자는 InGaN 발광층(5) 속에 있어서 격자간 원자 등 점결함을 형성하여 비발광(非發光) 중심이 되어 LED의 발광 효율을 저하시킨다. 발광 효율이 저하하면 디바이스 동작시에 전기 주입된 캐리어는 열로 바뀌어 발광층 그 자체나 전극의 열화 등을 초래하여 신뢰성 악화의 요인이 된다.
이것에 대해서, n-InGaN층(3)을 가지는 본 실시형태의 발광 다이오드에서는, 도 1 왼쪽 도면(그래프) 중에 실선으로 나타내는 것처럼 ScAlMgO4 기판(1)으로부터의 Mg 원자의 확산이, n-InGaN층(3)에서 억제되어, n-AlGaN층(4) 중의 Mg 농도는, n-GaN층(2) 중의 Mg 농도에 비해 큰 폭으로 감소한다. 그 때문에, InGaN 발광층(5)에 있어서의 Mg 농도가, SIMS법의 검출 한계인 2~3×1016㎝-3 이하 정도까지 감소한다. 즉, 본 실시형태에서는, n-InGaN층(3)이 Mg의 확산을 억제하기 때문에, n-GaN층(2)의 Mg 농도가, n-AlGaN층(4)의 Mg 농도보다 커진다.
여기서, n-AlGaN층(4)은 InGaN 발광층(5)에 전자 캐리어를 효율적으로 주입하는 기능을 가진다. n-AlGaN층(4)에 Mg가 많이 존재하면 필연적으로 InGaN 발광층(5)으로 Mg가 많이 확산하게 된다. 이것에 대해, n-InGaN층(3)에 의한 확산 방지 능력에 의해 Mg의 확산이 억제되면, n-AlGaN층(4)에 있어서의 Mg 농도가 낮아져, n-AlGaN층(4)의 n형 도펀트 농도가 n-AlGaN층(4)의 Mg 농도보다 크게 된다.
본 실시형태에서는, 상기 Si 도프 n-GaN층(2), n-InGaN층(3), n-AlGaN층(4)의 Si 농도는 모두 약 3×1018㎝-3으로 하고 있다. 또, n-GaN층(2)의 ScAlMgO4 기판(1)과 접하는 측 이외는, 적층 구조 중에 확산한 Mg 농도보다 Si 농도가 높다. 이하의 설명에서는, n-GaN층(2)의 ScAlMgO4 기판(1) 측의, Si 농도가 Mg 농도보다 작은 영역을 제2 영역이라고 부르고, n-GaN층(2)의 n-InGaN층(3) 측의, Si 농도가 Mg 농도보다 큰 영역을 제1 영역이라고도 부른다.
여기서, n-GaN층(2)의 ScAlMgO4 기판(1)과 접하는 측, 즉 Mg 농도가 Si 농도보다 높은 영역(제2 영역)의 막 두께를, 본 실시형태에서는, 후술하는 것처럼, 약 2㎛로 할 수 있지만, n-InGaN층(3)을 삽입하지 않는 경우에는, 해당 막 두께를 두껍게 하지 못하고, 약 0.3㎛ 정도가 된다. 전술한 것처럼, n-InGaN층(3)에 있어서의 두께 방향의 Mg 농도의 감소율은, n-GaN층(2)에 있어서의 두께 방향의 Mg 농도의 감소율보다 크다. 그 때문에, n-InGaN층(3)이 배치되어 있으면, n-InGaN층(3) 측으로의 Mg의 확산이 저지되어, n-InGaN층(3)보다 ScAlMgO4 기판(1)에 가까운 측에는 Mg가 쌓이기 쉽게 된다. 한편, n-InGaN층(3)이 배치되지 않은 경우, InGaN 발광층(5) 측에 Mg가 확산하기 쉬워, n-GaN층(2)의 ScAlMgO4 기판(1)에 접하는 측의 Mg 농도가 저감하여, 제2 영역의 막 두께가 감소한다.
Mg 농도의 프로파일에 대해서, 도 3을 이용하여 더욱 상세히 설명한다. 도 3에, 본 실시형태와 같이 n-InGaN층(3)을 확산 방지층으로서 가지는 경우(실선)와, n-InGaN층(3)을 갖지 않는 경우(파선)의 SIMS법에 따르는 Mg 농도 프로파일의 비교를 나타낸다. 이들의 비교는, ScAlMgO4 기판(31)/n-GaN층(32)/n-InGaN층(33)/n-AlGaN층(34)을 이 순서로 적층한 적층체(본 실시형태의 적층체)와, ScAlMgO4 기판(31)/n-GaN층(32)/n-AlGaN층(34)을 이 순서로 적층한 적층체(참고예)를 제작하여 행했다.
참고예에서는 도 3의 점선으로 나타내는 것처럼 Mg 농도가, ScAlMgO4 기판(31) 측으로부터 n-AlGaN층(34) 측에 가까워짐에 따라서 단조롭게 감소한다. 그리고, ScAlMgO4 기판(31)과 n-GaN층(32)의 계면으로부터 약 2㎛ 멀어진 위치에서, Mg 농도가 도핑한 Si와 동등한 농도(3×1018㎝-3 정도)까지 감소한다. 한편, 본 실시형태의 n-InGaN층(33)을 가지는 구조의 경우, 도 3에 실선으로 나타내는 것처럼, Mg 농도는 ScAlMgO4 기판(31) 측으로부터 n-AlGaN층(34) 측에 가까워짐에 따라서 감소하지만, n-InGaN층(33)에서 큰 폭으로 변화한다. n-InGaN층(33)과 n-AlGaN층(34)의 계면에 있어서의 Mg 농도는 약 3×1017㎝-3이며, n-GaN층(32)과 n-InGaN층(33)의 계면에 있어서의 Mg 농도와 비교하여 약 1자리수 감소한다. n-InGaN층(33)에 의한 Mg의 확산 억제 효과는 충분히는 해명되어 있지 않지만, Ga에 비해 원자 반경이 큰 In 원자가 치환됨으로써, 격자간 또는 Ga 원자 위치를 경유한 Mg의 확산이 억제되는 것이라고 추측된다.
한편, 도 4에 Mg 원자의 Ⅲ족 질화물 반도체로의 확산에 대해서, Mg 농도의 깊이 프로파일을 SIMS법으로 측정한 결과를 나타낸다. 평가는 ScAlMgO4 기판(41)에 저온 GaN 버퍼층을 경유하여 n-GaN층(42)만을 단층(5㎛ 정도) 적층한 것을 4개 준비하고, 이것들에 대해서 행하였다. InGaN층은 형성하지 않았다. 도 4에 나타나는 것처럼, n-GaN층(42)에 있어서, ScAlMgO4 기판(41)의 근방의 일부에 약간 증대 경향은 있지만, ScAlMgO4 기판(41)으로부터 멀어짐에 따라서 Mg 농도는 감소하고, ScAlMgO4 기판(41)과 n-GaN층(42)의 계면으로부터 2㎛ 떨어진 막 두께 부근에서는, 본 실시형태에 있어서의 n형의 도펀트인 Si의 농도와 동등한 농도(2~3×1018㎝-3)까지 감소한다. 일반적으로 GaN 중의 Mg 원자는 억셉터 불순물의 전기 특성을 가지고, 그 억셉터 준위는 깊고, 전기적 활성화율은 약 10% 정도인 것이 알려져 있다. 따라서 Mg의 보상에 의해, Si 기인의 n형의 캐리어 농도를 줄이지 않도록 하기 위해서는, Mg 농도를 Si 농도의 1/10 정도로 하는 것이 바람직하다. Mg 농도가 Si 농도의 1/10인 경우, 전기적 활성화하는 Mg의 양은, 1/100(1%)이 된다.
그래서, n-InGaN층(3)을, 막 두께 2㎛(Si 농도와 Mg 농도가 동등 이하가 되는 이상의 막 두께) 이상의 n-GaN층(42) 상에 형성하면, 전기적 활성화하는 Mg의 양을, 상술한 바와 같이 1% 정도까지 저감하는 것이 가능하게 된다.
또, 앞에 말한 것처럼, GaN의 격자 상수는 ScAlMgO4 기판에 극히 가깝기는 하지만 약간 작다(격자 부정합률 : -1.8%). 본 실시형태와 같이 ScAlMgO4 기판(1) 상에 n-GaN층(2)을 형성하는 경우, n-GaN층(2)에 1×1019㎝-3 이상의 Mg가 확산하면 격자 상수가 약간 커져서, ScAlMgO4 기판(1)과 n-GaN층(2)의 격자 상수가 보다 가깝게 되어, 동 계면에서의 결함 발생이 억제된다. 또 본 실시형태에서는, n-InGaN층(33)을 가지기 때문에, 도 3에 나타내는 것처럼, 이 부분에서 Mg의 확산이 제한된다. 따라서, n-GaN층(32) 중의 Mg 농도가 n-InGaN층(33) 없음의 참고예에 비해 높아지기 쉬워, 격자 정합성이 보다 개선된다. 상술한 바와 같이, 본 실시형태의 구조에서는, n-GaN층(2)의 Mg 농도가 1×1019㎝-3 이상이 되는 영역의 막 두께가 두꺼워지기 쉽고, 예를 들면 0.5~2.0㎛(전형치는 약 1.5㎛)로 할 수 있다. 해당 막 두께는, 참고예의 n-GaN층(2)에 있어서의 해당 막 두께(약 0.2㎛)와 비교해서 큰 폭으로 두껍다. 또한, n-GaN층(2)의 제2 영역에 있어서의 격자 상수를 충분히 크게 하기 위해서는, n-GaN층(2)에 있어서 Mg 농도가 1×1019㎝-3 이상인 영역의 막 두께가 0.5㎛ 이상인 것이 바람직하고, 1㎛ 이상인 것이 보다 바람직하다.
더욱이 Mg의 확산에 의해 n-GaN층(2) 등의 격자 상수가 커지면, GaN보다 격자 상수가 큰 InGaN 발광층(5)의 격자 상수와 n-AlGaN층(4) 등의 격자 상수가 가까워지기 쉽다. 즉, 본 실시형태에 의하면, InGaN 발광층(5)에 잔류하는 왜곡이 저감되어 발광 특성이 향상한다.
또한, n-GaN층(2)의 제2 영역에 있어서의 Mg 농도가 1×1022㎝-3을 초과하면 GaN의 결정 품질이 저하하므로 바람직하지 않다. 따라서, n-GaN층(2)의 제2 영역의 Mg 농도는, 1×1019㎝-3이상 1×1022㎝-3 이하인 것이 바람직하다.
이와 같이 본 실시형태에서는, n-InGaN층(3)을 Mg의 확산 방지층으로서 이용함으로써, ScAlMgO4 기판과 n-GaN층(2)의 계면의 결함을 억제하고, 그러면서 또 InGaN 발광층(5)으로의 비발광 중심이 되는 Mg 원자의 확산 억제를 동시에 행할 수 있다. 또 특히 n-InGaN층(3)을 ScAlMgO4 기판(1)과 n-GaN층(2)의 계면으로부터 2㎛ 이상 멀어진 위치에 배치함으로써, n형 캐리어 농도를 유지한 LED 구조로 할 수 있다.
도 5는 n-GaN층(51), n-InGaN층(52), InGaN 발광층(53), p-AlGaN층(54)을 적층한 발광 다이오드의 불순물 농도의 프로파일이다. 해당 발광 다이오드에서는, n-InGaN층(52)을 Mg의 확산 방지층으로서 이용하고 있다. 도 5에는, ScAlMgO4 기판(도면 표시하지 않음)에 제작한 LED의 InGaN 발광층(53) 주변에 있어서의 불순물(Mg 및 Si) 농도(실선), 및 In 원자의 2차 이온 강도(In 농도에 비례함 : 파선)의 깊이 프로파일을 나타낸다. 도 5에 나타나는 것처럼, ScAlMgO4 기판(도면 표시하지 않음)으로부터 n-GaN층(51) 중에 확산한 Mg 원자(농도=3~4×1018㎝-3까지)는, n-InGaN층(52)에서 확산이 억제되어, InGaN 발광층(53)에서의 Mg 농도가 1016대까지 감소해 있는 것이 확인되었다. 한편, LED의 표면 측의 p-AlGaN층(54)에서는, Mg를 도프하고 있기 때문에, Mg 농도가 1~2×1019㎝-3 정도이다. 또 n-GaN층(51) 중의 Si 농도는 약 5×1018㎝-3이며, ScAlMgO4 기판으로부터 확산해 온 Mg의 농도(3~4×1018㎝-3)보다 높다. 또한, 도 5에서는, 편의상, InGaN 발광층(53)과 n-InGaN층(52)의 사이에, AlGaN층이 배치되지 않지만, 이 위치에 AlGaN층을 형성해도, 동일한 효과를 얻을 수 있다. 또, 도 5는, 반도체 장치 중에 있어서의 InGaN 발광층(52) 근방을 확대한 것으로, ScAlMgO4 기판 및 n-GaN층(51) 중의 제2 영역(ScAlMgO4 기판 측의 n형 도펀트 농도가 Mg 농도보다 작은 영역)은 표시하지 않았다. 또한, InGaN 발광층(53)에 있어서, Si 농도와 Mg 농도가 거의 동등하게 보이지만, 어느 것도 측정 한계 이하의 미량 밖에 포함되지 않기 때문에, InGaN 발광층(53)에는 Mg도 Si도 포함되지 않는다고 해석할 수도 있다.
또한, 본 실시형태에서는 ScAlMgO4 기판으로부터의 Mg의 확산 억제를 개시했지만, 본 실시형태의 효과는 이것뿐만이 아니라, ScAlMgO4 기판이 없어도 Mg를 의도적 또는 비의도적으로 도프했을 경우에도 효과가 있다.
또, n-InGaN층(3)이 너무 두껍게 되면 LED 디바이스 동작시에 발광층으로부터의 빛의 흡수를 로스(loss)할 가능성이 있다. 따라서, n-InGaN층(3)의 막 두께는, n-GaN층(2) 또는 n-AlGaN층(4)의 막 두께보다 얇은 것이 바람직하다. 한편, n-GaN층(2)에 있어서, Mg를 비교적 많이 포함하고, 그러면서 또 격자 상수가 큰 영역(제2 영역)의 막 두께를 두껍게 한다(0.5㎛ 이상으로 함)는 관점에서, n-InGaN층(3)은 과도하게 얇지 않은 것이 바람직하다. 구체적으로는, 3㎚~100㎚인 것이 바람직하고, 10~80㎚인 것이 보다 바람직하다.
(실시형태 2)
본 실시형태의 발광 다이오드(200)(Ⅲ족 질화물 반도체(20))는, 도 2에 나타내는 것처럼, ScAlMgO4 기판(11) 상에 Si 도프 n-GaN층(2), Si 도프 n-InGaN층(3), Si 도프 n-AlGaN층(4), InGaN 발광층(5), p-AlGaN층(6)이 배치된 구성을 가진다. 또한, 도 2에는, 해당 발광 다이오드(200) 내에서의 Si 도프 n-GaN층(2)으로부터 InGaN 발광층(5)까지의 불순물 농도 프로파일(Mg 및 Si)도 나타낸다(왼쪽 도면). 또, Si 도프 n-GaN층(2), Si 도프 n-InGaN층(3), Si 도프 n-AlGaN층(4), InGaN 발광층(5), 및 p-AlGaN층(6)에 대해서는, 실시형태 1과 동일하기 때문에, 이것들에 대한 자세한 설명은 생략한다.
본 실시형태에서는, ScAlMgO4 기판에 스트라이프 형상의 요철(凹凸) 가공을 한다. 우선, ScAlMgO4 기판 상에 SiO2 등의 유전체 마스크층을 퇴적하고, 상기 마스크층의 표면에 레지스터막을 도포한다. 그 후, 도포한 레지스터막을 포토리소그래피법에 따라 스트라이프 형상으로 패터닝한다. 이것에 의해, 레지스터 패턴이 형성된다. 그 다음에, 상기 마스크층의 일부를 에칭 제거함으로써, 스트라이프 형상의 볼록(凸)부가 형성됨과 동시에, 복수의 개구(開口)가 형성된다. 예를 들면 드라이 에칭을 행함으로써, 마스크층에, 단면 폭이 약 3㎛인 개구부와 단면 폭이 약 12㎛인 볼록부를 1주기로 하는 주기 구조가 복수 형성된다.
다음에, 상기 마스크를 제거하고, 요철을 가지는 ScAlMgO4 기판(11) 상에 n-GaN층(2)을, 저온 GaN 버퍼층(도면 표시하지 않음)을 경유하여 형성한다. 상기 요철을 가지는 ScAlMgO4 기판(11)의 볼록부로부터, 상(上)방향 및 횡(橫)방향으로 GaN 결정이 성장한다. 그리고, 각 볼록부 상에 형성된 GaN 결정(結晶)은, 결합하여 평탄한 n-GaN층(2)이 된다. 그 결과, n-GaN층(2)과 요철을 가지는 ScAlMgO4 기판(11)의 사이에는 공동(空洞)부(12)가 형성된다. 공동부(12) 상의 GaN은 횡방향 성장한 결정이고, 이종(異種) 기판인 ScAlMgO4 기판과의 접촉 없이 형성되어 있기 때문에, 전위가 극히 적은 고품질의 결정이 된다. 그 후, Si 도프 n-InGaN층(3), Si 도프 n-AlGaN층(4), InGaN 발광층(5), 및 p-AlGaN층(6)을 적층함으로써, 본 실시형태의 발광 다이오드(200)가 얻어진다. 또한, n-InGaN층(3) 이후의 형성 방법, 구성은 상기 실시형태 1과 동일하다.
해당 요철을 가지는 ScAlMgO4 기판을 이용함으로써, 전위의 저감뿐만이 아니라, LED 디바이스 동작시켰을 때에 이 요철에 의해 빛이 산란되어 빛이 외부로 방사(放射)되어 취출(取出) 효율이 상승하는 효과도 가진다.
또한, ScAlMgO4 기판의 요철 가공은 스트라이프 형상에 한정되지 않고, 섬(島) 형상 가공 등에서도 동일한 효과가 있으며, 주기성도 반드시 필요하지는 않다.
(기타)
또한, 상술한 실시형태에서는 (0001)면 ScAlMgO4 기판을 이용하여 GaN의 +c면 방향의 성장에 대해 개시했지만, GaN의 성장 조건을 적절히 조정함으로써 -c면 방향(N면)의 성장에 대해서도 동일한 효과를 얻을 수 있다. 또 c축을 임의의 방향으로 0.2~5도 정도 경사시킨 오프 기판(Off-substrate)을 이용했을 경우에도, 동일한 효과를 얻을 수 있다.
또, 상기에서는, 기판이 ScAlMgO4인 경우를 예로 설명했지만, 일반식 RAMgO4로 표시되는 기판이면, 동일한 효과를 얻을 수 있다. RAMgO4로 표시되는 기판은, 일반식 RAMgO4로 표시되는 거의 단일 결정 재료로 구성된다. 상기 일반식에 있어서, R은, Sc, In, Y, 및 란타노이드계 원소(원자 번호 67-71)로부터 선택되는 하나 또는 복수의 3가 원소를 나타내고, A는, Fe(Ⅲ), Ga, 및 Al로부터 선택되는 하나 또는 복수의 3가 원소를 나타낸다. 또한, 거의 단일 결정 재료란, 에피택셜 성장면을 구성하는 RAMgO4가 90at% 이상 포함되고, 그러면서 또, 임의의 결정축에 주목했을 때, 에피택셜 성장면의 어느 부분에 있어서도 그 방향이 동일한 결정질 고체를 말한다. 단, 국소적으로 결정축의 방향이 바뀌어 있는 것이나, 국소적인 격자 결함이 포함되는 것도, 단결정으로서 취급한다. 또한, O는 산소이고, Mg는 마그네슘이다. 단, 상기와 같이, R은 Sc, A는 Al로 하는 것이 바람직하다.
또, Ⅲ족 질화물을 구성하는 주된 Ⅲ족 원소 금속은, 갈륨(Ga)이 가장 좋지만, 예를 들면, 알루미늄(Al), 인듐(In), 탈륨(Tl) 등이 주된 Ⅲ족 원소 금속으로 되어 있어도 좋다. 이것들은, 1종류만 이용해도 좋고, 2종류 이상 병용해도 좋다. 예를 들면, n-InGaN층에, 알루미늄(Al)이 더 포함되어 있어도 좋다. 이 경우, n-InGaN층의 조성은, AlsGatIn{1-(s+t)}N(단, 0≤s<1, 0≤t<1, s+t<1)로 표시된다.
또, n형 도펀트로서는, 특히 한정되지 않지만, Si 이외에 산소나 Ge 등을 들 수 있다. 또한, 본 실시예에서는 MOCVD법을 이용하고 있지만 에피택셜 성장 방법으로서는 HVPE법, OVPE(Oxygen Vapor Phase Epitaxy)법, 스팩터법, MBE법 등을 이용해도 동일한 효과를 얻을 수 있다.
또, 상기에서는, ScAlMgO4 기판으로부터 InGaN 발광층까지의 사이에 형성되는 각 층이 n형인 양상을 바람직한 예로서 설명했지만, 각 층의 도펀트가 활성화해 있지 않은 양상도, 본 개시의 범위에 포함될 수 있다. 구체적으로는, 도 1 또는 도 2에 나타나는 GaN층(2)은, n형, p형, 또는 i형의 어느 것으로 구성되어도 좋다. 또, AlGaN층(4)도, n형, p형, 또는 i형의 어느 것으로 구성되어도 좋다.
즉, 본 개시는, AlxGa1-xN(0≤x<1)으로 구성되는 GaN층과, 상기 GaN층 상에 배치된, InGaN으로 구성되는 InGaN층과, 상기 InGaN층 상에 배치된, 도펀트를 포함하는 AlyGa1-yN(0≤y<1)으로 구성되는 AlGaN층과, 상기 AlGaN층 상에 배치된 기능층을 구비하고, 상기 GaN층의 Mg 농도는, 상기 AlGaN층의 Mg 농도보다 크고, 상기 AlGaN층의 도펀트 농도가, 상기 AlGaN층의 Mg 농도보다 큰, Ⅲ족 질화물 반도체를 제공한다.
또 위에서 설명한 바와 같이, GaN층이 도펀트를 포함하는 경우, InGaN층 측에, 도펀트 농도가 Mg 농도보다 큰 제1 영역과, 제1 영역과 반대측에, 도펀트 농도가 Mg 농도보다 작은 제 2 영역을 가지는 것이 바람직하다. 이 경우, 도펀트는, p형 도펀트이어도 좋다.
단, 상술한 바와 같이, AlGaN층(4)에 포함되는 도펀트는 n형 도펀트인 것이 바람직하다. 또한, n형 도펀트로서는 Si가 바람직하다.
또, 지금까지 기능층의 일례로서 InGaN 발광층(5)을 구비하는 발광 다이오드에 대해 설명했다. 그렇지만, 기능층은, InGaN 발광층으로 한정되지 않고, 각종 반도체의 기능층 등으로 할 수 있다. 이러한 반도체의 일례로서, 기능층으로서 채널층을 구비하는 파워 디바이스(후술하는 실시형태 3) 등을 들 수 있다.
(실시형태 3)
본 실시형태에 따른 파워 디바이스는, AlxGa1-xN(0≤x<1)으로 구성되는 GaN층과, 상기 GaN층 상에 배치된, InGaN으로 구성되는 InGaN층과, 상기 InGaN층 상에 배치된, AlyGa1-yN(0≤y<1)으로 구성되는 AlGaN층과, 상기 AlGaN층 상에 배치된 기능층의 일례인 채널층을 구비하고, 상기 GaN층의 Mg 농도는, 상기 AlGaN층의 Mg 농도보다 크고, 상기 AlGaN층 중의 도펀트 농도가, 상기 AlGaN층의 Mg 농도보다 크다.
여기서, 본 실시형태에 따른 파워 디바이스의 소자 구조의 일례를 도 6(오른쪽 도면)에 나타낸다. ScAlMgO4 기판(61) 상에 GaN층의 일례인 GaN 제 1 버퍼층(62), 그 위에 InGaN층의 일례인 InGaN 확산 억제층(63)이 배치된다. 더욱 그 위에 GaN 제 2 버퍼층(64), AlGaN 백 배리어층(back barrier)(65)(Al 조성은 예를 들면 3%, 막 두께는 예를 들면 0.5㎛)이 배치되고, 기능층의 일례인 GaN 채널층(66)(막 두께는 예를 들면 0.15㎛)이 그 위에 배치된다. 더욱 그 위에 AlGaN 배리어층(67)(Al 조성 예를 들면 20%, 막 두께는 예를 들면 0.05㎛)이 배치된다. 이들 적층 구조는, 실시형태 1 및 2와 마찬가지로, MOCVD법으로 차례차례 형성된다. 또 트랜지스터 동작에 필요한, 소스 전극(601), p형 GaN층(68) 상 게이트 전극(602), 드레인 전극(603)의 각 전극이 AlGaN 배리어층(67) 상에 배치된다.
GaN 채널층(66)은, 2차원 전자 가스의 이동도를 향상시키기 위해, 불순물이나 결함이 적은 고품질이고 고저항의 층인 것이 필요하다. GaN 채널층(66)에 불순물이나 결함이 존재하면, 2차원 전자 가스가 이들에 의해 산란되어 버려, 소망하는 기능을 완수할 수 없기 때문이다. 또, GaN 채널층(66)에 존재하는 불순물이나 결함은, 파워 디바이스 동작시의 전압 스트레스에 의해서 가속된 전자를 포획하여, 온 저항을 증대시키는 등의 전류 콜렙스(collapse)를 일으키는 점에서도 문제가 된다.
도 6에는, 본 실시형태의 파워 디바이스의 GaN 제 1 버퍼층(62)으로부터 AlGaN 배리어층(67)에 있어서의 Mg 농도의 프로파일을 실선으로 나타낸다(왼쪽 도면). Mg 농도는, 상술과 동일한 방법으로 측정하고 있다. 도 6 왼쪽 도면(그래프)에 나타내는 것처럼 ScAlMgO4 기판(61)으로부터의 Mg 확산은 InGaN 확산 억제층(63)에서 억제된다. 이것은, GaN 제 1 버퍼층(62) 중의 Mg 농도보다, GaN 제 2 버퍼층(64) 중의 Mg 농도가 매우 적어져 있는 것에서 분명하다. 즉, 본 실시형태의 파워 디바이스에 의하면, GaN 채널층(66)을 불순물이 없는 고품질의 층으로서 유지할 수 있어, 채널층으로서의 기능을 최대한으로 발휘시킬 수 있다.
또, 본 실시형태의 파워 디바이스에서는, GaN 제 1 버퍼층(62)의 ScAlMgO4 기판(61)과 접하는 측 이외는, 적층 구조 중에 확산한 Mg 농도보다 도펀트 농도 쪽이 높다. 그리고, 본 실시형태의 파워 디바이스의 GaN 제 1 버퍼층(62)에도, ScAlMgO4 기판(61) 측에 위치하는, 도펀트 농도가 Mg 농도보다 작은 제2 영역과, GaN 제 1 버퍼층(62)의 InGaN 확산 억제층(63) 측에 위치하는, 도펀트 농도가 Mg 농도보다 큰 제1 영역이 형성된다.
또한, 도 6(왼쪽 도면)에는, InGaN 확산 억제층(63)을 형성하지 않는 것 외에는, 동일한 구조를 가지는 파워 디바이스의 Mg 농도 프로파일(비교예)도 파선으로 나타낸다. 해당 비교예에서는, GaN 채널층(66)에 Mg가 확산하여, 온 저항의 증가 등 특성의 열화가 일어난다.
여기서, 본 실시형태의 파워 디바이스에 있어서도, 상술한 실시형태 1 및 실시형태 2의 발광 다이오드와 마찬가지로, ScAlMgO4 기판(61)으로부터 GaN 제 1 버퍼층(62)에 Mg가 확산하여, GaN의 격자 상수를 크게 할 수 있다. 따라서, ScAlMgO4 기판(61)과 그 위에 성장하는 층(예를 들면, GaN 채널층(66) 등)과의 사이에 약간 존재하는 격자 부정합을 작게 하여, 이들의 왜곡을 저감시킬 수 있다.
여기서, ScAlMgO4 기판(61) 상의 GaN 제 1 버퍼층(62)의 전형적인 막 두께는 3㎛ 정도이고, 음극 발광(CL)법의 암점(scotoma) 밀도로부터 산출한 결함 밀도는 약 5×107㎝-2이다. 한편, 종래 파워 디바이스용의 기판으로서 다용되는, Si 기판을 이용했을 경우의 결함 밀도는 108~109㎝-2이다. 즉, 본 실시형태에서는, 종래의 Si 기판을 이용했을 경우와 비교하여, 결함 밀도가 큰 폭으로 낮아진다.
여기서, 본 실시형태의 파워 디바이스에 있어서, 고내압(高耐壓)을 확보하기 위해서, 예를 들면, AlGaN 백 배리어층(65)의 전부 또는 일부의 영역에는 Si 등의 n형 불순물을 도프하지 않아도 좋다.
그리고, Ⅲ족 질화물을 구성하는 주된 Ⅲ족 원소 금속은, 갈륨(Ga)이 가장 좋지만, 예를 들면, 알루미늄(Al), 인듐(In), 탈륨(Tl) 등이 주된 Ⅲ족 원소 금속으로 되어 있어도 좋다. 이것들은, 1종류만 이용해도 좋고, 2종류 이상 병용해도 좋다. 예를 들면 인듐을 포함할 경우, 그 조성은, AlsGatIn{1-(s+t)}N(단, 0≤s<1, 0≤t<1, s+t<1)로 표시된다.
본 출원은, 2017년 11월 16일에 출원한 일본 특허 출원 2017-220749호에 기초하는 우선권을 주장한다. 해당 출원 명세서 및 도면에 기재된 내용은, 모두 본원 명세서에 원용된다.
본 개시에 따른 Ⅲ족 질화물 반도체는, 격자 부정합이 작고, 기판으로부터 발광층이나 채널층 등의 기능층으로의 불순물 확산도 억제한 고품질, 고신뢰성, 고성능의 Ⅲ족 질화물 디바이스를 제공하는 것이 가능하게 된다.
1, 11, 31, 41, 61 : RAMgO4(ScAlMgO4) 기판
2, 32, 42, 51 : n-GaN층
3, 33, 52 : n-InGaN층
4, 34 : n-AlGaN층
5, 53 : InGaN 발광층
6, 54 : p-AlGaN층
10, 20 : Ⅲ족 질화물 반도체
62 : GaN 제 1 버퍼층
63 : InGaN 확산 억제층
64 : GaN 제 2 버퍼층
65 : AlGaN 백 배리어층
66 : GaN 채널층
67 : AlGaN 배리어층
68 : p형 GaN층
100, 200 : 발광 다이오드
601 : 소스 전극
602 : 게이트 전극
603 : 드레인 전극

Claims (10)

  1. AlxGa1-xN(0≤x<1)으로 구성되는 GaN층과,
    상기 GaN층 상에 배치된, InGaN으로 구성되는 InGaN층과,
    상기 InGaN층 상에 배치된, 도펀트를 포함하는 AlyGa1-yN(0≤y<1)으로 구성되는 AlGaN층과,
    상기 AlGaN층 상에 배치된 기능층
    을 구비하고,
    상기 GaN층의 Mg 농도는, 상기 AlGaN층의 Mg 농도보다 크고,
    상기 AlGaN층의 도펀트 농도가, 상기 AlGaN층의 Mg 농도보다 크며,
    상기 GaN층은, 도펀트를 포함하고, 그러면서 또
    상기 InGaN층 측에, 도펀트 농도가 Mg 농도보다 큰 제1 영역과,
    상기 제1 영역과 반대측에, 도펀트 농도가 Mg 농도보다 작은 제2 영역을 가지는
    Ⅲ족 질화물 반도체.
  2. 삭제
  3. 제1항에 있어서,
    상기 GaN층의 상기 제2 영역의 Mg 농도는, 1×1019㎝-3 이상이면서 또 1×1022㎝-3 이하인 Ⅲ족 질화물 반도체.
  4. 제1항에 있어서,
    상기 GaN층의 상기 제2 영역의 두께는, 0.5㎛ 이상이면서 또 2㎛ 이하인 Ⅲ족 질화물 반도체.
  5. 제1항에 있어서,
    상기 GaN층은, 기판 상에 배치되고,
    상기 기판은, 일반식 RAMgO4로 표시되는 단결정체(일반식에 있어서, R은, Sc, In, Y, 및 란타노이드계 원소로 되어 있는 군으로부터 선택되는 하나 또는 복수의 3가 원소를 나타내고, A는, Fe(Ⅲ), Ga, 및 Al로 되어 있는 군으로부터 선택되는 하나 또는 복수의 3가 원소를 나타낸다)로 되어 있는 RAMgO4 기판인
    Ⅲ족 질화물 반도체.
  6. 제1항에 있어서,
    상기 InGaN층에 있어서의 두께 방향의 Mg 농도의 감소율은, 상기 GaN층에 있어서의 두께 방향의 Mg 농도의 감소율보다 큰 Ⅲ족 질화물 반도체.
  7. 제1항에 있어서,
    상기 AlGaN층에 포함되는 상기 도펀트는 n형 도펀트인 Ⅲ족 질화물 반도체.
  8. 제7항에 있어서,
    상기 n형 도펀트는, Si인 Ⅲ족 질화물 반도체.
  9. 제1항 및 제3항 내지 제8항 중 어느 한 항에 있어서,
    상기 기능층은, 발광층인 Ⅲ족 질화물 반도체.
  10. 제1항 및 제3항 내지 제8항 중 어느 한 항에 있어서,
    상기 기능층은, 채널층인 Ⅲ족 질화물 반도체.
KR1020197014250A 2017-11-16 2018-10-23 Ⅲ족 질화물 반도체 KR102553985B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-220749 2017-11-16
JP2017220749 2017-11-16
PCT/JP2018/039367 WO2019097963A1 (ja) 2017-11-16 2018-10-23 Ｉｉｉ族窒化物半導体

Publications (2)

Publication Number Publication Date
KR20200083369A KR20200083369A (ko) 2020-07-08
KR102553985B1 true KR102553985B1 (ko) 2023-07-10

Family

ID=66537824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197014250A KR102553985B1 (ko) 2017-11-16 2018-10-23 Ⅲ족 질화물 반도체

Country Status (6)

Country Link
US (1) US10886435B2 (ko)
EP (1) EP3712925A4 (ko)
JP (1) JP6633813B2 (ko)
KR (1) KR102553985B1 (ko)
CN (1) CN110050330B (ko)
WO (1) WO2019097963A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113906574A (zh) * 2019-06-10 2022-01-07 苏州晶湛半导体有限公司 半导体结构和半导体结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208732A (ja) 1994-09-19 2002-07-26 Toshiba Corp 化合物半導体装置
US20030015724A1 (en) * 1995-11-06 2003-01-23 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP2009135466A (ja) 2007-10-29 2009-06-18 Mitsubishi Chemicals Corp 半導体発光素子およびその製造方法
JP2017183697A (ja) * 2016-03-23 2017-10-05 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693963A (en) * 1994-09-19 1997-12-02 Kabushiki Kaisha Toshiba Compound semiconductor device with nitride
US6495867B1 (en) * 2000-07-26 2002-12-17 Axt, Inc. InGaN/AlGaN/GaN multilayer buffer for growth of GaN on sapphire
KR100664986B1 (ko) * 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
JP2007214378A (ja) * 2006-02-09 2007-08-23 Rohm Co Ltd 窒化物系半導体素子
JP2008251641A (ja) * 2007-03-29 2008-10-16 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体素子の製造方法
WO2012059848A2 (en) * 2010-11-02 2012-05-10 Koninklijke Philips Electronics N.V. Iii-nitride light emitting device
CN108425147A (zh) * 2011-08-10 2018-08-21 日本碍子株式会社 13族元素氮化物膜及其叠层体
JP6514915B2 (ja) 2014-02-28 2019-05-15 国立大学法人東北大学 単結晶基板の製造方法およびレーザ素子の製造方法
JP2017168783A (ja) * 2016-03-18 2017-09-21 国立大学法人東北大学 半導体装置およびその製造方法
CN107227490B (zh) * 2016-03-23 2021-06-18 松下知识产权经营株式会社 Iii族氮化物半导体及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208732A (ja) 1994-09-19 2002-07-26 Toshiba Corp 化合物半導体装置
US20030015724A1 (en) * 1995-11-06 2003-01-23 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP2009135466A (ja) 2007-10-29 2009-06-18 Mitsubishi Chemicals Corp 半導体発光素子およびその製造方法
JP2017183697A (ja) * 2016-03-23 2017-10-05 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体及びその製造方法

Also Published As

Publication number Publication date
EP3712925A1 (en) 2020-09-23
US20200075810A1 (en) 2020-03-05
WO2019097963A1 (ja) 2019-05-23
US10886435B2 (en) 2021-01-05
KR20200083369A (ko) 2020-07-08
CN110050330A (zh) 2019-07-23
CN110050330B (zh) 2024-03-29
JP6633813B2 (ja) 2020-01-22
JPWO2019097963A1 (ja) 2019-11-14
EP3712925A4 (en) 2020-11-25

Similar Documents

Publication Publication Date Title
US6630692B2 (en) III-Nitride light emitting devices with low driving voltage
US9911898B2 (en) Ultraviolet light-emitting device
KR20100006548A (ko) Ⅲ족 질화물계 반도체 발광 소자, 및 에피택셜 웨이퍼
US8785965B2 (en) Nitride-based semiconductor light-emitting device and method for fabricating the same
JP2003229645A (ja) 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法
US20130234110A1 (en) Gallium nitride based compound semiconductor light-emitting element and method for fabricating the same
JP5559814B2 (ja) 窒化物系半導体発光ダイオードおよびその製造方法
KR20090029685A (ko) 질화갈륨계 반도체 헤테로 구조체 성장 방법
KR101560459B1 (ko) 3족 질화물 반도체 발광 소자의 제조 방법
WO2021060538A1 (ja) レーザーダイオード
US11984535B2 (en) III-nitride semiconductor light-emitting device comprising barrier layers and well layers and method of producing the same
US8222639B2 (en) Nitride based semiconductor device and method of manufacturing the same
Du et al. Rational superlattice electron blocking layer design for boosting the quantum efficiency of 371 nm ultraviolet light-emitting diodes
KR101125408B1 (ko) 화합물 반도체 및 그 제조 방법
US20120241753A1 (en) Semiconductor device and method for manufacturing same
TW201320392A (zh) 氮化物半導體發光元件、及氮化物半導體發光元件之製造方法
KR102553985B1 (ko) Ⅲ족 질화물 반도체
US9564552B2 (en) Method for producing group III nitride semiconductor light-emitting device
US20200144451A1 (en) Nitride semiconductor crystal and method of fabricating the same
KR100742989B1 (ko) 질화갈륨계 발광 소자의 제조 방법
KR101078062B1 (ko) 비극성 반도체 소자 및 그것을 제조하는 방법
KR100906972B1 (ko) 질화물계 발광소자
KR101910563B1 (ko) 전자 블록층을 갖는 질화물 반도체 소자 및 전자 블록층 성장 방법
US20240120440A1 (en) Semiconductor structure
US9508895B2 (en) Group III nitride semiconductor light-emitting device and production method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant