KR101560459B1 - 3족 질화물 반도체 발광 소자의 제조 방법 - Google Patents
3족 질화물 반도체 발광 소자의 제조 방법 Download PDFInfo
- Publication number
- KR101560459B1 KR101560459B1 KR1020130149409A KR20130149409A KR101560459B1 KR 101560459 B1 KR101560459 B1 KR 101560459B1 KR 1020130149409 A KR1020130149409 A KR 1020130149409A KR 20130149409 A KR20130149409 A KR 20130149409A KR 101560459 B1 KR101560459 B1 KR 101560459B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- type
- well
- capping
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 59
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 31
- 238000009792 diffusion process Methods 0.000 claims description 14
- 229910002704 AlGaN Inorganic materials 0.000 claims description 10
- 238000000354 decomposition reaction Methods 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 385
- 238000000151 deposition Methods 0.000 description 10
- 238000005253 cladding Methods 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- 238000002161 passivation Methods 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005979 thermal decomposition reaction Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- MHYQBXJRURFKIN-UHFFFAOYSA-N C1(C=CC=C1)[Mg] Chemical compound C1(C=CC=C1)[Mg] MHYQBXJRURFKIN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
본 발명은 Ⅲ족 질화물 반도체 발광 소자를 제조하기 위한 방법을 제공하고, 상기 방법에서 우물 층, 캡핑 층 및 배리어 층의 형성에 의해서 상기 발광 층이 형성되고, 우물 층에 대한 손상 발생을 억제하면서 우수한 편평도 및 결정화도를 가지는 우물 층이 형성된다. 발광 층의 형성에서, 피트 직경(D)이 120 ㎚ 내지 250 ㎚의 범위가 되도록, 피트들이 발광 층 내에 제공된다. 발광 층 형성 단계는 배리어 층 형성 단계, 우물 층 형성 단계, 및 캡핑 층 형성 단계를 포함한다. 상기 배리어 층의 성장 온도는 상기 우물 층의 성장 온도보다 65 ℃ 내지 135 ℃ 범위 내의 임의 온도만큼 더 높다.
Description
본 발명은 Ⅲ족 질화물 반도체 발광 소자의 제조 방법에 관한 것으로, 특히 우물(well) 층 및 배리어 층이 내부에 침착되는(deposited) 양자 우물(quantum well) 구조를 가지는 Ⅲ족 질화물 반도체 발광 소자의 제조 방법에 관한 것이다.
Ⅲ족 질화물 반도체 발광 소자는 전자들 및 홀들의 재조합을 통해서 발광하는 발광 층을 가진다. 발광 층은 우물 층들 및 배리어 층들을 가진다. 배리어 층의 밴드갭은 우물 층의 밴드갭보다 더 크다. 일부 반도체 발광 소자들은, 우물 층 및 배리어 층을 반복적으로 침착함으로써 형성되는 다중 양자 우물 구조(MQW 구조물)를 가진다.
우물 층 및 배리어 층은 상이한 조성들을 가지는 반도체 층들이다. 일반적으로, 우물 층과 배리어 층 사이의 성장 온도에 차이가 있다. 그에 따라, 다중 양자 우물 구조를 가지는 발광 층을 형성하는데 있어서, 낮은 성장 온도에서 이미 형성된 반도체 층이, 높은 성장 온도에서 반도체 층을 형성할 때, 손상될 수 있을 것이다. 보다 구체적으로, 높은 온도 분위기에서 특정 시간 동안 방치됨으로써, 저온에서 성장된 반도체 층의 결정화도(crystallinity)가 저하될 수 있을 것이다. 예를 들어, 우물 층 내에 포함된 인듐이 부분적으로 증발되어, 결과적으로 우물 층의 불균질한 조성을 초래한다.
그에 따라, 저온에서 성장된 반도체 층 상에 보호 층이 제공될 수 있을 것이다. 예를 들어, 일본 특허출원공개 제H11-68159호에는, 저온에서의 우물 층의 형성 후에, 우물 층 위에 캡핑(capping) 층을 형성하는 기술이 개시되어 있다(문단 [0013] 및 도 2). 이러한 캡핑 층은, 고온에서 배리어 층을 형성하기 위한 온도 상승 프로세스에서 소산된다(disappear)(문단 [0013] 및 도 2). 그에 따라, 우물 층의 손상 없이 발광 층이 형성될 수 있다.
그러나, 캡핑 층이 사라진 후에, 우물 층이 고온 분위기 내에 직접적으로 남겨지게 된다. 그에 따라, 일부 경우들에서, 우물 층이 편평하지 않거나 또는 우물 층이 손상된다. 결과적으로, 우물 층의 결정화도가 저하될 수 있을 것이다. 다시 말해서, 반도체 발광 소자의 발광 효율이 낮아질 수 있을 것이다.
본원 발명은 통상적인 기술들에 포함되는 전술한 문제들을 해결하기 위해서 이루어진 것이다. 따라서, 본원 발명의 목적은 Ⅲ족 질화물 반도체 발광 소자를 제조하는 방법을 제공하는 것으로서, 그러한 방법에서, 우물 층, 캡핑 층, 및 배리어 층의 형성에 의해서 발광 층의 형성 중에 우물 층에 대한 손상 발생을 억제하면서, 우수한 편평도 및 결정화도를 가지는 우물 층이 형성된다.
따라서, 본원 발명의 제1 양태에서, Ⅲ족 질화물 반도체 발광 소자를 제조하기 위한 방법이 제공되고, 상기 방법은 기판의 주요 표면 상에 Ⅲ족 질화물 반도체 층을 형성하기 위한 것이다. Ⅲ족 질화물 반도체 발광 소자를 제조하기 위한 방법은 발광 층을 형성하는 단계를 포함한다. 발광 층을 형성하는 단계는 배리어 층을 형성하는 단계, 상기 배리어 층 상에 우물 층을 형성하는 단계, 및 상기 우물 층 상에 캡핑 층을 형성하는 단계를 더 포함한다. 상기 배리어 층의 형성에 있어서의 기판의 온도는 우물 층의 형성에 있어서의 온도 보다, 65 ℃ 내지 135 ℃ 범위의 임의 온도만큼, 더 높다. 이어서, 발광 층의 형성에서, 발광 층의 상단부 표면에서 측정되는 바와 같은 평균 피트 직경(mean pit diameter)을 조정하여 120 ㎚ 내지 250 ㎚ 범위 이내가 되도록 한다.
Ⅲ족 질화물 반도체 발광 소자를 제조하기 위한 방법에서, 상기 발광 층 내의 캡핑 층의 일부가 피트 내부에서의 열적 분해 및 확산으로 인해서 소산(disappear)된다. 그에 따라, 캡핑 층의 소산으로 인한 우물 층에 대한 손상이 억제된다. 또한, 확산 후의 피트 치수가 특정 범위 이내가 되도록 조정된다. 즉, 양호한 결정화도를 가지는 우물 층 및 최적 치수 범위를 가지는 피트를 구비하는 반도체 발광 소자가 제조될 수 있다.
본원 발명의 제2 양태는 Ⅲ족 질화물 반도체 발광 소자를 제조하기 위한 방법의 구체적인 실시예에 관한 것으로서, 발광 층의 형성에 있어서, 발광 층의 하단부 표면에서 측정된 바와 같은 평균 피트 직경이 50 ㎚ 내지 170 ㎚ 범위 이내가 되도록 조정된다.
본원 발명의 제3 양태는 Ⅲ족 질화물 반도체 발광 소자를 제조하기 위한 방법의 구체적인 실시예에 관한 것으로서, 우물 층의 형성에서, 인듐-함유 층이 형성된다.
본원 발명의 제4 양태는 Ⅲ족 질화물 반도체 발광 소자를 제조하기 위한 방법의 구체적인 실시예에 관한 것으로서, 캡핑 층의 형성에서, 캡핑 층의 분해 및 확산 속도가 0.010 Å/초 내지 0.025 Å/초의 범위 이내가 되도록 조정된다. 이러한 경우에도, 각각의 반도체 층이 높은 편평도를 가지고 그리고 우물 층이 덜 손상되고 우수한 결정화도를 가지는 발광 층을 가지는 반도체 발광 소자가 제조될 수 있다.
본원 발명의 제5 양태는 Ⅲ족 질화물 반도체 발광 소자를 제조하기 위한 방법의 구체적인 실시예에 관한 것으로서, 발광 층의 형성에서, 적어도 2 Å 또는 그 초과의 캡핑 층의 두께가 유지되고, 그리고 배리어 층이 남은 캡핑 층 상에 형성된다. 배리어 층을 형성할 때의 온도 상중 중에, 피트 내부에서의 열적 분해 및 확산으로 인해서 캡핑 층이 완전히 소산될 가능성은 없다. 그에 따라, 우물 층을 손상시킬 가능성이 거의 없게 된다.
본원 발명의 제6 양태는 Ⅲ족 질화물 반도체 발광 소자를 제조하기 위한 방법의 구체적인 실시예에 관한 것으로서, 발광 층의 형성에서, 발광 층의 전체 두께가 500 ㎚ 내지 700 ㎚ 범위 이내가 되도록 조정된다. 이는, 바람직한 피트 직경을 가지는 피트가 용이하게 형성되기 때문이다.
본원 발명은 Ⅲ족 질화물 반도체 발광 소자를 제조하는 방법의 제공을 가능하게 하고, 그러한 방법에서, 우물 층, 캡핑 층, 및 배리어 층의 형성에 의해서 발광 층의 형성 중에 우물 층에 대한 손상 발생을 억제하면서, 우수한 편평도 및 결정화도를 가지는 우물 층이 형성된다.
첨부 도면들과 함께 고려할 때, 바람직한 실시예들에 관한 이하의 상세한 설명을 참조하여 본원 발명을 더욱 잘 이해할 수 있게 됨에 따라, 본원 발명의 여러 가지 다른 목적들, 특징들, 및 많은 부수적인 장점들이 용이하게 이해될 수 있을 것이다.
도 1은 실시예에 따른 Ⅲ족 질화물 반도체 발광 소자의 구조를 도시한 개략도이다.
도 2는 실시예에 따른 Ⅲ족 질화물 반도체 발광 소자를 형성하는 반도체 층들의 층 구조를 도시한 개략도이다.
도 3은 실시예에 따라 Ⅲ족 질화물 반도체 발광 소자 내에 제공된 피트의 형상을 도시한 개략도이다.
도 4는 실시예에 따른 Ⅲ족 질화물 반도체 발광 소자 제조 방법을 설명하는 개략도이다(파트 1).
도 5는 실시예에 따른 Ⅲ족 질화물 반도체 발광 소자 제조 방법을 설명하는 개략도이다(파트 2).
도 6은 발광 층의 상단부 표면에서의 피트 직경과 발광 소자의 상대적인 광 출력 사이의 관계를 도시한 그래프이다.
도 7은 발광 층의 하단부 표면에서의 피트 직경과 발광 소자의 상대적인 광 출력 사이의 관계를 도시한 그래프이다.
도 8은 우물 층 및 배리어 층의 성장 온도 차이와 발광 소자의 상대적인 광 출력 사이의 관계를 도시한 그래프이다.
도 9는 우물 층 및 배리어 층의 성장 온도 차이와 캡핑 층의 분해 및 확산 속도 사이의 관계를 도시한 그래프이다.
도 1은 실시예에 따른 Ⅲ족 질화물 반도체 발광 소자의 구조를 도시한 개략도이다.
도 2는 실시예에 따른 Ⅲ족 질화물 반도체 발광 소자를 형성하는 반도체 층들의 층 구조를 도시한 개략도이다.
도 3은 실시예에 따라 Ⅲ족 질화물 반도체 발광 소자 내에 제공된 피트의 형상을 도시한 개략도이다.
도 4는 실시예에 따른 Ⅲ족 질화물 반도체 발광 소자 제조 방법을 설명하는 개략도이다(파트 1).
도 5는 실시예에 따른 Ⅲ족 질화물 반도체 발광 소자 제조 방법을 설명하는 개략도이다(파트 2).
도 6은 발광 층의 상단부 표면에서의 피트 직경과 발광 소자의 상대적인 광 출력 사이의 관계를 도시한 그래프이다.
도 7은 발광 층의 하단부 표면에서의 피트 직경과 발광 소자의 상대적인 광 출력 사이의 관계를 도시한 그래프이다.
도 8은 우물 층 및 배리어 층의 성장 온도 차이와 발광 소자의 상대적인 광 출력 사이의 관계를 도시한 그래프이다.
도 9는 우물 층 및 배리어 층의 성장 온도 차이와 캡핑 층의 분해 및 확산 속도 사이의 관계를 도시한 그래프이다.
이하에서는, 반도체 발광 소자가 제조되는 경우를 예로서 취함으로써, 첨부 도면을 참조하여 본원 발명의 구체적인 실시예들을 설명할 것이다. 그러나, 본원 발명은 실시예들로 제한되지 않는다. 당연하게, 이하에서 설명되는 발광 소자들을 형성하는 층들 및 전극들의 구조들은 단지 예들이고, 그리고 이하에서 설명되는 실시예들에서 예시된 것들과 상이할 수 있을 것이다. 도면들에서 개략적으로 도시된 각각의 층의 두께는 그 실제의 값에 상응하지 않는다. 또한, 후술되는 피트들의 치수들은 실제 값들 보다 더 크다.
1. 반도체 발광 소자
도 1은 본 실시예에 따른 Ⅲ족 질화물 반도체 발광 소자(100)의 구조를 도시한 개략도이다. 도 2는 Ⅲ족 질화물 반도체 발광 소자(100)를 형성하는 반도체 층들의 층 구조의 개략도이다. 발광 소자(100)는 면-상향-타입(face-up-type) 반도체 발광 소자이다. 발광 소자(100)는 Ⅲ족 질화물 반도체로 형성된 복수의 반도체 층들을 가진다.
도 1에 도시된 바와 같이, 발광 소자(100)는 기판(110), 저온 버퍼 층(120), n-타입 콘택 층(130), n-타입 ESD 층(140), n-타입 SL 층(150), 발광 층(160), p-타입 크래딩 층(170), p-타입 콘택 층(180), n-타입 전극(N1), p-타입 전극(P1), 및 부동태화 필름(F1)을 가진다.
기판(110)의 주요 표면 상에서, 반도체 층들이 형성되고; 즉, 저온 버퍼 층(120), n-타입 콘택 층(130), n-타입 ESD 층(140), n-타입 SL 층(150), 발광 층(160), p-타입 크래딩 층(170), 및 p-타입 콘택 층(180)이 기재된 순서대로 형성된다. n-타입 전극(N1)이 n-타입 콘택 층(130) 상에 형성되고, 그리고 p-타입 전극(P1)이 p-타입 콘택 층(180) 상에 형성된다.
기판(110)은, 반도체 층들이 MOCVD를 통해서 상부에 형성되는 주요 표면을 가지는 성장 기판으로서의 역할을 한다. 기판(110)의 표면이 엠보싱 처리되어(embossed) 오목부들 및 볼록부들을 가질 수 있을 것이다. 기판(110)은 사파이어로 제조된다. 사파이어 이외의, SiC, ZnO, Si, 및 GaN과 같은 재료들이 이용될 수 있을 것이다.
저온 버퍼 층(120)은 기판(110)의 결정 구조를 유지하면서 그 상부에 층을 형성하기 위해서 채용된다. 그에 따라, 저온 버퍼 층(120)은 기판(110)의 주요 표면 상에 형성된다. 저온 버퍼 층(120)은 AlN 또는 GaN과 같은 재료로 제조된다.
n-타입 콘택 층(130)은 n-타입 전극(N1)과 오옴 접촉(ohmic contact)하도록 채용된다. n-타입 콘택 층(130)은 저온 버퍼 층(120) 상에 형성된다. n-타입 콘택 층(130)은 n-타입 전극(N1) 아래에 위치된다. n-타입 콘택 층(130)은 1 x 1018/cm3 또는 그 초과의 Si 농도를 가지는 n-타입 GaN 층이다. n-타입 전극(N1)과의 오옴 접촉의 증강 목적을 위해서, n-타입 콘택 층(130)이 상이한 캐리어 농도들을 가지는 복수의 층들로 형성될 수 있을 것이다. n-타입 콘택 층(130)의 두께는, 예를 들어, 4 ㎛ 이다. 당연하게, 다른 두께 값도 채용될 수 있을 것이다.
n-타입 ESD 층(140)은 각각의 반도체 층의 정전기적 브레이크다운(breakdown)을 방지하기 위한 정전기적-브레이크다운-전압 개선 층으로서의 역할을 한다. n-타입 ESD 층(140)이 n-타입 콘택 층(130) 상에 형성된다. n-타입 ESD 층(140)은, 비-도핑형 i-GaN 및 n-타입 GaN을 침착시키는 것에 의해서 형성된 반도체 층이다. n-타입 ESD 층(140)은 300 ㎚의 두께를 가진다.
n-타입 SL 층(150)은 발광 층(160)에 인가된 응력을 완화시키기 위한 변형-완화(strain-relaxing) 층으로서의 역할을 한다. 보다 구체적으로, n-타입 SL 층(150)은 초격자(superlattice) 구조를 가지는 n-타입 초격자이다. n-타입 SL 층(150)은 n-타입 ESD 층(140) 상에 형성된다. 도 2에 도시된 바와 같이, n-타입 SL 층(150)은, InGaN 층(151) 및 n-타입 GaN 층(152)으로 각각 형성된 층 유닛들을 반복적으로 침착함으로써 형성된다. 반복 횟수는 10 내지 20이다. 그러나, 그 횟수가 그 범위를 벗어날 수 있을 것이다.
발광 층(160)은 전자들 및 홀들의 재조합을 통해서 광을 방출한다. 발광 층(160)이 n-타입 SL 층(150) 상에 형성된다. 발광 층(160)은, 배리어 층(161), 우물 층(162), 및 캡핑 층(163)으로 각각 형성된 층 유닛들을 반복적으로 침착시킴으로써 형성된다. 발광 층(160)은, 층 유닛들이 반복적으로 침착되는 다중 양자 우물 구조(MQW 구조)를 가진다. 캡핑 층(163)은 우물 층(162)을 열로부터 보호하기 위한 보호 층으로서의 역할을 하고, 예를 들어, 우물 층(162)으로부터의 인듐 승화를 방지하는 역할을 한다. 예를 들어, 반복의 수가 5가 된다. 그러나, 그 수가 그 범위를 벗어날 수 있을 것이다. 배리어 층(161)은, 예를 들어, GaN 층 또는 AlGaN 층이다. 우물 층(162)은, 예를 들어, InGaN 층이다. 캡핑 층(163)은, 예를 들어, GaN 층이다. 이러한 것들은 단지 예들이다. 그러나, 우물 층(162)은 인듐-함유 층이다.
배리어 층(161)의 두께는 10 Å 내지 100 Å이다. 우물 층(162)은 10 Å 내지 50 Å의 두께를 가진다. 캡핑 층(163)은 2 Å 내지 18 Å의 두께를 가진다. 이러한 값들은 단지 예들이다. 캡핑 층(163)의 두께가 적어도 2 Å 또는 그 초과이기만 한다면, 다른 범위도 채용될 수 있을 것이다.
발광 층(160)의 전체 두께가 500 ㎚ 내지 700 ㎚이다.
p-타입 크래딩 층(170)이 발광 층(160) 위에 형성된다. 도 2에 도시된 바와 같이, p-타입 크래딩 층(170)이 p-타입 InGaN 층(171) 및 p-타입 AlGaN 층(172)을 반복적으로 침착함으로써 형성된다. 예를 들어, 반복의 수가 5가 된다. p-타입 InGaN 층(171)은 0.05 내지 0.12의 In 조성비를 가진다. p-타입 InGaN 층(171)은 2 ㎚의 두께를 가진다. p-타입 AlGaN 층(172)은 0.25 내지 0.4의 Al 조성비를 가진다. p-타입 AlGaN 층(172)은 2.5 ㎚의 두께를 가진다. 이러한 값들은 단지 예들이고, 그리고 다른 값들이 채용될 수 있을 것이다. 그 대신에, 다른 구조가 채용될 수 있을 것이다.
p-타입 콘택 층(180)이 p-타입 크래딩 층(170) 상에 형성된다. p-타입 전극(P1)과의 오옴 접촉을 구축하도록, p-타입 콘택 층(180)이 제공된다. p-타입 콘택 층(180)은 80 ㎚의 두께를 가진다. p-타입 콘택 층(180)은, 1 x 1019/cm3 내지 1 x 1022/cm3 의 Mg 농도로, Mg로 도핑된다.
p-타입 전극(P1)이 p-타입 콘택 층(180) 상에 형성된다. p-타입 전극(P1)이 p-타입 콘택 층(180)과 오옴 접촉한다. p-타입 전극(P1)은 ITO로 제조된다.
n-타입 전극(N1)은 n-타입 콘택 층(130) 상에 형성된다. n-타입 전극(N1)은 n-타입 콘택 층(130)과 오옴 접촉한다. n-타입 전극(N1)은 n-타입 콘택 층(130) 상에서 V 필름과 Al 필름을 순차적으로 형성함으로써 형성된다. 대안적으로, n-타입 전극(N1)이, Ti 필름과 Al 필름을 순차적으로 형성함으로써 형성될 수 있을 것이다. 그러나, 필름은 이러한 것으로 제한되지 않는다.
부동태화 필름(F1)이 n-타입 콘택 층(130), n-타입 ESD 층(140), n-타입 SL 층(150), 발광 층(160), p-타입 크래딩 층(170), 및 p-타입 콘택 층(180)의 측부 표면들, 그리고 p-타입 전극(P1) 및 n-타입 전극(N1)의 부분들을 커버한다. 다시 말해서, p-타입 전극(P1) 및 n-타입 전극(N1)의 나머지 부분들은 부동태화 필름(F1)으로 커버되지 않고 그리고 노출된다. 부동태화 필름(F1)은, 예를 들어, SiO2 로 제조된다.
2. 피트 형상
도 3은 발광 소자(100)에 제공된 피트(X)를 도시한다. 도 3에서, 발광 소자(100)의 반도체 만이 도시되어 있다. 피트(X)는 관통 전위(threading dislocation)에서 생성된다. 피트(X)는 n-타입 ESD 층(140) 내에서 성장하기 시작한다. 즉, 기판(110) 상에서 위쪽으로 성장하는 관통 전위가 측방향으로, 즉 n-타입 ESD 층(140)의 필름 내측에서 관통 전위 성장 방향에 직교하는 방향으로 전파된다. 그에 따라, 피트(X)가 형성된다. 이어서, 피트(X)가 p-타입 콘택 층(180)에 도달할 때까지, 피트(X)가 성장한다.
도 3은 피트(X)의 피트 직경(D)을 도시한다. 이러한 실시예에서의 피트 직경(D)은, 발광 층(160)의 상단부 표면에서 측정된 즉, 발광 층(160)과 p-타입 크래딩 층(170) 사이의 계면(S1)에서 측정된, 모든 피트들(X)의 평균 직경이다.
피트(X)의 피트 직경(D)은 n-타입 ESD 층(140)의 두께 및 n-타입 ESD 층(140)이 성장되는 온도에 따라서 달라진다. n-타입 ESD 층(140)의 두께가 증가함에 따라, 피트 직경(D)이 증가된다. 대조적으로, n-타입 ESD 층(140)의 두께가 감소함에 따라, 피트 직경(D)이 감소된다. 또한, n-타입 ESD 층(140) 성장 온도가 높아짐에 따라, 피트 직경(D)이 감소된다. 대조적으로, n-타입 ESD 층(140) 성장 온도가 낮아짐에 따라, 피트 직경(D)이 증가된다. 따라서, 피트 직경(D)은 n-타입 ESD 층(140)의 두께 및 성장 온도의 변경을 통해서 조절될 수 있다. n-타입 ESD 층 상에서의 또는 그 위에서의 반도체 층의 형성 중에도, 반도체 층의 두께 또는 성장 온도와 피트 직경(D) 사이의 관계가 동일하게 적용된다.
본 실시예에서, 피트 직경(D)은 이하의 식 1을 만족시킨다.
[식 1]
120 ㎚ ≤ D ≤ 250 ㎚
즉, 피트 직경(D)이 120 ㎚ 내지 250 ㎚이다. 식 1은 이하에서 설명되는 실험 항목에서 구체적으로 설명될 것이다.
도 3은 n-타입 SL 층(150)의 피트(X)의 직경(D1)을 도시한다. n-타입 SL 층(150)의 피트(X)의 직경(D1)은, 발광 층(160)의 하단부 표면에서 측정된, 모든 피트들(X)의 평균 직경이다. 즉, 피트(X)의 직경(D1)은, n-타입 SL 층(150)과 발광 층(160) 사이의 경계(S2)에서 측정된, 모든 피트들(X)의 평균 직경이다.
3. 발광 층의 성장 온도
본 실시예에서, 배리어 층(161)을 형성할 때와 우물 층(162)을 형성할 때 사이의 기판 온도의 차이는 이하의 식 2를 만족시킨다:
[식 2]
65 ℃ ≤ ΔT ≤ 135 ℃
ΔT = T1 - T2
ΔT : 성장 온도 차이
T1 : 배리어 층의 성장 온도
T2 : 우물 층의 성장 온도
다시 말해서, 배리어 층(161)을 형성할 때의 기판 온도가 우물 층(162)을 형성할 때의 기판 온도 보다 65 ℃ 내지 135 ℃ 만큼 더 높다. 여기에서 T1은 배리어 층(161)의 성장 온도이고 즉, 배리어 층(161)을 형성할 때의 기판 온도이다. T2는 우물 층(162)의 성장 온도 즉, 우물 층(162)이 형성될 때의 기판 온도이다. ΔT는 배리어 층(161)과 우물 층(162) 사이의 성장 온도 차이 즉, 배리어 층(161)을 형성할 때의 기판 온도와 우물 층(162)을 형성할 때의 기판 온도 사이의 차이이다.
4. 반도체 발광 소자 제조 방법
본 실시예에 따른 발광 소자(100) 제조 방법을 설명할 것이다. 전술한 각각의 반도체 층들은 금속-유기 화학기상증착(MOCVD)에 의한 에피택셜 결정 성장을 통해서 형성된다. 그러한 방법에서 채용되는 캐리어 가스는 수소(H2), 질소(N2), 또는 수소와 질소의 가스 혼합물(H2 + N2)이다. 암모니아 가스(NH3)가 질소 공급원으로서 채용된다. 트리메틸갈륨(Ga(CH3)3)이 Ga 공급원으로서 채용된다. 트리메틸 인듐(In(CH3)3)이 In 공급원으로서 채용된다. 트리메틸알루미늄(Al(CH3)3)이 Al 공급원으로서 채용된다. 실란(SiH4)이 n-타입 도펀트 가스로서 채용된다. 시클로펜타디에닐마그네슘(Mg(C5H5)2)이 p-타입 도펀트 가스로서 채용된다.
4-1. n-타입 콘택 층 형성 단계
첫 번째로, 저온 버퍼 층(120)이 기판(110)의 주요 표면 상에 형성된다. 버퍼 층(120) 상에서, n-타입 콘택 층(130)이 형성된다. 이러한 단계에서의 기판 온도가 1,080 ℃ 내지 1,140 ℃로 조정된다. Si 농도는 1 x 1018/cm3 또는 그 초과이다.
4-2. 정전기적-브레이크다운-전압 개선 층 형성 단계
이어서, n-타입 ESD 층(140)이 n-타입 콘택 층(130) 상에 형성된다. 이러한 단계에서, 실란(SiH4)의 공급이 중단되고 그리고 i-GaN이 형성된다. 그 후에, 실란(SiH4)이 다시 공급되고, 그리고 n-타입 GaN 층이 형성된다. 기판 온도를 750 ℃ 내지 950 ℃ 범위 내로 조정한다. 도 4에 도시된 바와 같이, 피트들(X1)이 이러한 단계에서 제공된다. 반도체 층의 성장이 진행됨에 따라, 피트(X1)가 피트(X)로 성장한다. 이러한 방식에서, 피트들(X1)이 형성되는 동안 n-타입 ESD 층(140)이 형성된다.
4-3. n-타입 초격자 층 형성 단계
이어서, n-타입 SL 층(150)이 형성된다. 첫 번째로, InGaN 층(151)이 n-타입 ESD 층(140) 상에 형성되고, 이어서 n-타입 GaN 층(152)이 InGaN 층(151) 상에 형성된다. 이어서, InGaN 층(151) 및 n-타입 GaN 층(152)의 조합이 층 유닛으로서 채용되고, 그리고 그러한 유닛이 반복적으로 형성된다.
4-4. 발광 층 형성 단계
후속하여, 층 유닛들을 반복적으로 침착함으로써 발광 층(160)이 형성되고, 이러한 각각의 층 유닛은, 기재된 순서대로 침착된 배리어 층(161), 우물 층(162), 및 캡핑 층(163)으로 형성된다. 다시 말해서, 발광 층 형성 단계는 배리어 층(161) 형성 단계, 상기 배리어 층(161) 상에서의 우물 층(162) 형성 단계, 및 상기 우물 층(162) 상에서의 캡핑 층(163) 형성 단계를 포함한다. 이러한 단계들이 반복적으로 실시된다. 그에 따라, 배리어 층(161)이 캡핑 층(163) 상에 다시 형성된다.
배리어 층(161)의 성장 온도와 우물 층(162)의 성장 온도 사이의 차이가 식 2를 만족시킨다. 즉, 배리어 층의 형성에서의 기판 온도가 우물 층 형성에서의 기판 온도 보다 65 ℃ 내지 135 ℃ 만큼 더 높다. 우물 층(162)이 형성될 때의 기판 온도가 730 ℃ 내지 850 ℃의 범위 내로 조정된다.
또한, 배리어 층의 형성에서의 성장 온도가 캡핑 층의 형성에서의 성장 온도 보다 더 높다. 그에 따라, 배리어 층의 형성에서, 기판 온도가 배리어 층(161)의 성장 온도에 도달할 때까지 기판 온도가 상승된다. 이러한 온도 상승은, 피트(X) 내측의 열적 분해 및 확산으로 인해서 캡핑 층(163)의 일부가 소산되게 유도한다.
배리어 층(161)을 다시 형성할 때, 캡핑 층(163)은 완전히 소산되지 않는다. 캡핑 층(163)의 적어도 2 Å 또는 그 초과의 두께가 잔류한다. 이는, 인듐이 우물 층(162)으로부터 승화되는 것을 방지할 수 있고 그리고 반도체 층으로부터 분리되는 것을 방지할 수 있다. 남은 캡핑 층(163)은 피트(X)의 내측을 부분적으로 충진한다. 그에 따라, 캡핑 층(163)의 표면이 편평하게 된다. 배리어 층(161)이 남은 캡핑 층(163) 상에 다시 형성된다.
발광 층(160)의 전체 두께가 500 ㎚ 내지 700 ㎚ 범위 내로 조정된다. 이는, 피트 직경(D)이 식 1을 충족시킬 때 피트(X)가 용이하게 형성될 수 있기 때문이다. 이어서, 120 ㎚ 내지 250 ㎚ 범위 이내가 되도록 발광 층(160)의 상단부 표면에서의 피트 직경(D)을 조정하는 것에 의해서, 발광 층(160)이 형성된다.
4-5. p-타입 초격자 층 형성 단계
이어서, p-타입 InGaN 층(171) 및 p-타입 AlGaN 층(172)을 반복적으로 침착시키는 것에 의해서 p-타입 크래딩 층(170)이 형성된다.
4-6. p-타입 콘택 층 형성 단계
이어서, p-타입 콘택 층(180)이 형성된다. 기판 온도가 900 ℃ 내지 1050 ℃의 범위 이내가 되도록 조정된다. 결과적으로, 도 5에 도시한 바와 같이, 반도체 층이 기판(110) 상에 침착된다. 이때, n-타입 ESD 층(140)으로부터 p-타입 콘택 층(180)까지의 지역을 커버하도록 피트(X)가 형성된다.
4-7. 전극 형성 단계
이어서, p-타입 전극(P1)이 p-타입 콘택 층(180) 상에 형성된다. 침착된 구조의 반도체 층이 레이저 복사선 또는 에칭을 통해서 p-타입 콘택 층(180)으로부터 부분적으로 제거되고, 그에 따라 n-타입 콘택 층(130)을 노출시킨다. n-타입 전극(N1)이 n-타입 콘택 층(130)의 노출된 지역 상에 형성된다. p-타입 전극(P1)의 형성 및 n-타입 전극(N1)의 형성이 임의 순서로 실행될 수 있을 것이다.
4-8. 절연 필름 형성 단계
이어서, 반도체 층들의 측부 표면들, p-타입 전극(P1)의 일부, 및 n-타입 전극(N1)의 일부가 부동태화 필름(F1)으로 커버된다. 비록 부동태화 필름(F1)의 하나의 예가 SiO2 필름이 될 것이나, 다른 투명한 절연 필름들이 채용될 수도 있을 것이다. 대안적인 공정에서, 발광 소자(100)의 전체가 부동태화 필름(F1)으로 커버되고, 이어서 관심 부분들이 노출된다.
4-9. 다른 단계들
전술한 단계들에 더하여, 열처리 및 다른 단계들이 실시될 수 있을 것이다. 단계들의 실행을 통해서, 도 1에 도시된 발광 소자(100)의 제조이 완료된다.
5. 실험들
5-1. 피트 직경 및 광 출력
발광 소자(100)에 형성된 피트(X)와 반도체 발광 소자의 광 출력 사이의 관계를 조사하였다. 조사를 위해서 실시된 실험들에 대해서 구체적으로 설명할 것이다. 이러한 실험에서, 표 1에 도시된 바와 같이, AlGaN 층이 발광 층의 배리어 층으로서 형성되었고, InGaN 층이 발광 층의 우물 층으로서 형성되었으며, 그리고 GaN 층이 발광 층의 캡핑 층으로서 형성되었다. 배리어 층의 Al 조성비가 0.05 였다. 우물 층의 In 조성비가 0.2 였다. 배리어 층의 성장 온도가 900 ℃였고, 그리고 우물 층 및 캡핑 층의 성장 온도들이 800 ℃였다. 상기 층들을 반복적으로 침착하는 것에 의해서 형성된 발광 층의 전체 두께를 600 ㎚로 조정하였다.
5-1-1. 발광 층의 상단부 표면
도 6은 발광 층(160)의 피트 직경(D)과 반도체 발광 소자의 상대적인 광 출력 사이의 관계를 도시한 그래프이다. 도 6에서, 피트 직경(D)이 250 ㎚일 때의 반도체 발광 소자의 광 출력을 기준 값으로 즉, 1로 셋팅하였다. 피트 직경(D)이 기준 값 이외의 값일 때, 기준 값에 대한 광 출력 값을 플로팅하였다(plot).
도 6에 도시된 바와 같이, 영역(R1)의 범위에서, 상대적인 광 출력 값이 기준 값의 ±5％ 이내가 된다. 영역(R1)은 식 1을 만족시키는 범위이다. 즉, 식 1을 만족시키는 피트 직경(D)의 범위 내에서, 반도체 발광 소자의 광 출력은 충분하다.
데이터 지점들을, 도 6에 도시된 그래프의 좌측으로부터, 즉 피트 직경(D)의 증가 순서로, J1, J2, J3, J4, J5, 및 J6 으로 레이블링하였다.
5-1-2. 발광 층의 하단부 표면
도 7은 발광 층(160)의 하단부 표면(S2)에서 측정한 피트(X)의 직경(D1)과 반도체 발광 소자의 상대적인 광 출력 사이의 관계를 도시한다. 도 7에서, 피트(X)의 직경(D1)이 170 ㎚일 때의 반도체 발광 소자의 광 출력을 기준 값으로, 즉 1로 셋팅하였다. 피트 직경(D1)이 기준 값 이외의 값일 때, 기준 값에 대한 광 출력 값을 플로팅하였다.
도 7에 도시된 바와 같이, 영역(R2)의 범위에서, 상대적인 광 출력 값이 기준 값의 ±5％ 이내가 된다. 발광 층(160)의 하단부 표면(S2)에서 측정한 모든 피트들(X)의 평균 직경(D1)이 이하의 식 3을 만족시키는 범위 이내(도 7의 영역(R2)의 범위 이내)가 된다:
[식 3]
50 ㎚ ≤ D1 ≤ 170 ㎚
즉, 발광 층(160)은, 바람직하게, 발광 층(160)의 하단부 표면(S2)에서 측정된 모든 피트들(X)의 평균 직경(D1)을 50 ㎚ 내지 170 ㎚의 범위 이내로 조정하는 것에 의해서, 형성된다.
데이터 지점들을, 도 7에 도시된 그래프의 좌측으로부터, 즉 피트 직경(D1)의 증가 순서로, K1, K2, K3, K4, K5, 및 K6 으로 레이블링하였다.
5-2. 우물 층 및 배리어 층 사이의 성장 온도 차이와 광 출력
도 8은 배리어 층(161) 및 우물 층(162)의 성장 온도에서의 차이와 발광 소자의 상대적인 출력 사이의 관계를 도시한 그래프이다. 도 8에서, 배리어 층(161) 및 우물 층(162)의 성장 온도의 차이가 100 ℃일 때의 광 출력이 기준 값으로, 즉 1로 셋팅되었다. 표 1은 기준 값이 셋팅되었을 때의 반도체 발광 소자에서의 층들의 성장 온도들을 제시한다.
도 8에 도시된 바와 같이, 영역(R3)의 범위에서, 상대적인 광 출력 값이 기준 값의 ±5％ 이내가 된다. 영역(R3)은 전술한 식 2를 만족시키는 범위이다.
| 재료 | 조성비 | 성장 온도 | |
| 캡핑 층 | GaN | - | 800 ℃ |
| 우물 층 | InGaN | 0.2(In) | 800 ℃ |
| 배리어 층 | AlGaN | 0.05(Al) | 900 ℃ |
5-3. 캡핑 층의 분해 및 확산 속도
도 9는 배리어 층(161)과 우물 층(162)의 성장 온도의 차이와 캡핑 층(163)의 분해 및 확산 속도 사이의 관계를 도시한 그래프이다. 도 9에 도시된 바와 같이, 배리어 층(161) 및 우물 층(162)의 성장 온도 차이가 증가됨에 따라, 캡핑 층(163)의 분해 및 확산 속도가 증가된다.
배리어 층(161) 및 우물 층(162)의 성장 온도의 차이가 없을 때, 캡핑 층(163)은 확산하지 않는다.
여기에서 사용된 바와 같이, "분해 및 확산 속도"라는 용어는, 온도 상승 중의 열적 분해 및 캡핑 층(163)의 피트(X) 내로의 성분 침투로 인한 캡핑 층(163)의 소산 성분을 부가하는 것에 의해서 얻어지는 캡핑 층(163)의 소산 속도를 지칭한다. 캡핑 층(163)의 분해 및 확산 속도(V)가 이하의 식 4를 만족시킬 때, 배리어 층(161) 및 우물 층(162)의 성장 온도의 차이가 식 2를 만족시킨다.
[식 4]
0.010 Å/초 ≤ V ≤ 0.025 Å/초
V: 캡핑 층(163)의 분해 및 확산 속도
캡핑 층의 형성으로부터 배리어 층의 형성까지의 온도 상승으로 인한 분해 및 확산 속도가 0.010 Å/초 내지 0.025 Å/초의 범위 이내로 조정될 수 있을 것이다. 그에 따라, 식 4가 만족될 때, 반도체 발광 소자의 광 출력이 높아진다. 도 9의 영역(R4)은 식 2를 만족시키는 영역이다. 영역(R5)은 식 4를 만족시키는 영역이다.
그에 따라, 캡핑 층의 형성으로부터 배리어 층의 형성까지의 온도 상승에 의해서, 캡핑 층(163)의 일부가 분해되고 그리고 나머지 캡핑 층(163)이 피트(X) 내로 이동된다(drift). 우물 층(162) 대신에 캡핑 층(163)이 소산되기 때문에, 우물 층(162)에 대한 손상이 거의 발생되지 않는다. 나머지 캡핑 층(163)은 피트(X)를 적절하게 충진한다. 그에 따라, 편평한 우물 층(162)이 형성될 수 있고, 즉 우수한 결정화도를 가지는 발광 층(160)이 형성될 수 있다.
발광 층(160)의 우물 층(162)이 0 < X ≤ 0.4를 만족시키는 In 조성비(X)를 가질 때, 본원 발명이 적용될 수 있다.
6. 수정예들
6-1. 발광 층
본 실시예에서, AlGaN 층을 발광 층(160)의 배리어 층(161)으로서 이용하였고, InGaN 층을 우물 층(162)으로서 이용하였으며, 그리고 GaN 층을 캡핑 층(163)으로서 이용하였다. 그러나, AlInGaN 층이 우물 층(162)으로서 이용될 수 있을 것이다. 또한, InGaN 층, AlGaN 층, 및 AlInGaN 층 중 임의의 층을 배리어 층(161) 및 캡핑 층(163)으로서 이용할 수 있을 것이다. 그러나, 발광 층(160)의 우물 층(162)이 가장 작은 밴드갭을 가진다. 배리어 층(161) 및 캡핑 층(163)이 상이한 재료들로 제조될 수 있을 것이다.
6-2. p-전극
전술한 실시예에서, p-타입 전극(P1)이, 투명한 전도성(conductive) 산화물인 ITO로 형성되었다. 그러나, ITO 이외의, ICO, IZO, ZnO, Ti02, NbTiO2, 및 TaTi02 와 같은 투명한 전도성 산화물들이 또한 이용될 수 있을 것이다. 금속 재료로 제조된 금속 전극이 p-타입 전극(P1) 상에 제공될 수 있을 것이다. 대안적으로, 다른 전극이 p-타입 전극(P1) 상에 제공될 수 있을 것이다.
6-3. 조합들
전술한 수정예들이 임의의 조합으로 채용될 수 있을 것이다.
7. 본 실시예의 요약
전술한 바와 같이, 본 실시예의 발광 소자(100)에서, 발광 층(160)의 상단부 표면(S1)에서 측정된 피트 직경(D)은 120 ㎚ 내지 250 ㎚이다. 배리어 층(161)의 성장 온도는 우물 층(162)의 성장 온도 보다 65 ℃ 내지 135 ℃의 범위 내의 임의 온도 만큼 더 높다. 그에 따라, 발광 층(160) 내의 편평한 우물 층을 가지고 높은 결정화도를 가지는 발광 층(100)이 제공될 수 있다.
전술한 실시예들이 단지 예들에 불과하기 때문에, 본원 발명의 범위로부터 벗어나지 않고도, 당업자가 여러 가지 변형예들 및 수정예들을 실시할 수 있다는 것을 이해하여야 할 것이다. 침착된 본체의 침착 구조가 설명된 것들로 반드시 한정되는 것은 아니다. 침착 구조, 층들의 반복의 횟수 등이 결정될 수 있을 것이다. 층 형성 방법이 금속-유기 화학기상증착(MOCVD)로 제한되지 않고, 그리고 반도체 결정 성장이 캐리어 가스의 이용에 의해서 실시되기만 한다면, 임의의 다른 방법들이 채용될 수 있을 것이다. 즉, 반도체 층들은 액체-상 에피택시, 분자-비임 에피택시, 또는 다른 에피택셜 성장 기술을 통해서 형성될 수 있을 것이다.
Claims (8)
- 기판의 주요 표면 상에 Ⅲ족 질화물 반도체 층을 가지는 Ⅲ족 질화물 반도체 발광 소자를 제조하는 방법이며,
발광 층을 형성하는 단계를 포함하고,
상기 발광 층을 형성하는 단계는,
AlGaN을 함유하는 배리어 층을 형성하는 단계,
상기 배리어 층 상에 InGaN을 함유하는 우물 층을 형성하는 단계, 및
상기 우물 층 상에 2 Å 내지 18 Å 범위 이내의 두께를 갖는 GaN을 함유하는 캡핑 층을 형성하는 단계를 더 포함하고,
상기 배리어 층의 형성에서의 기판의 온도가, 상기 우물 층의 형성에서의 기판의 온도보다, 65 ℃ 내지 135 ℃ 범위 내의 임의 온도만큼, 더 높고,
상기 발광 층의 형성에서, 상기 발광 층의 하단부 표면에서 측정된 평균 피트 직경이 50 ㎚ 내지 170 ㎚ 범위 이내가 되도록 조정되고, 그리고
상기 발광 층의 형성에서, 배리어 층을 형성할 때 온도 상승 동안 캡핑 층으로 피트의 내부를 부분적으로 충진함으로써 상기 발광 층의 상단부 표면에서 측정되는 평균 피트 직경이 120 ㎚ 내지 250 ㎚ 범위 이내가 되도록 조정되는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법. - 삭제
- 삭제
- 삭제
- 제1항에 있어서,
상기 캡핑 층의 형성에서, 상기 캡핑 층의 분해 및 확산 속도가 0.010 Å/초 내지 0.025 Å/초의 범위 이내가 되도록 조정되는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법. - 제1항 또는 제5항에 있어서,
상기 발광 층의 형성에서, 적어도 2 Å 이상의 캡핑 층의 두께가 유지되고, 그리고 상기 배리어 층이 남은 캡핑 층 상에 형성되는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법. - 제1항 또는 제5항에 있어서,
상기 발광 층의 형성에서, 상기 발광 층의 전체 두께가 500 ㎚ 내지 700 ㎚ 범위 이내가 되도록 조정되는, Ⅲ족 질화물 반도체 발광 소자의 제조 방법. - 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012265566A JP5991176B2 (ja) | 2012-12-04 | 2012-12-04 | Ｉｉｉ族窒化物半導体発光素子の製造方法 |
| JPJP-P-2012-265566 | 2012-12-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140071927A KR20140071927A (ko) | 2014-06-12 |
| KR101560459B1 true KR101560459B1 (ko) | 2015-10-14 |
Family
ID=50825829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130149409A KR101560459B1 (ko) | 2012-12-04 | 2013-12-03 | 3족 질화물 반도체 발광 소자의 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9252325B2 (ko) |
| JP (1) | JP5991176B2 (ko) |
| KR (1) | KR101560459B1 (ko) |
| CN (1) | CN103855605B (ko) |
| TW (1) | TWI533470B (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6010869B2 (ja) * | 2013-09-25 | 2016-10-19 | 豊田合成株式会社 | Ｉｉｉ 族窒化物半導体発光素子 |
| CN104319321B (zh) * | 2014-10-27 | 2017-02-08 | 苏州新纳晶光电有限公司 | 间断式退火同温生长多量子阱led外延结构及制作方法 |
| JP6380172B2 (ja) * | 2015-03-06 | 2018-08-29 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体発光素子とその製造方法 |
| JP2016178173A (ja) | 2015-03-19 | 2016-10-06 | 豊田合成株式会社 | 発光素子およびその製造方法 |
| US20180122970A1 (en) * | 2015-05-18 | 2018-05-03 | Seoul Viosys Co., Ltd. | Light detection device |
| JP6500239B2 (ja) * | 2016-01-26 | 2019-04-17 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体発光素子 |
| CN108735864B (zh) * | 2018-05-28 | 2019-08-23 | 华灿光电（浙江）有限公司 | 一种发光二极管外延片的制备方法 |
| WO2021033384A1 (ja) | 2019-08-20 | 2021-02-25 | 西川 吉秀 | ハーフカット済両面テープの製造方法およびハーフカット済両面テープ貼付装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3646502B2 (ja) | 1997-06-13 | 2005-05-11 | 豊田合成株式会社 | ３族窒化物半導体素子の製造方法 |
| US7692182B2 (en) * | 2001-05-30 | 2010-04-06 | Cree, Inc. | Group III nitride based quantum well light emitting device structures with an indium containing capping structure |
| JP4500516B2 (ja) * | 2002-12-13 | 2010-07-14 | 三菱電機株式会社 | 半導体レーザ素子およびその製造方法 |
| JP5050574B2 (ja) * | 2007-03-05 | 2012-10-17 | 住友電気工業株式会社 | Ｉｉｉ族窒化物系半導体発光素子 |
| JP5332451B2 (ja) | 2008-09-25 | 2013-11-06 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法 |
| JP5641173B2 (ja) * | 2009-02-27 | 2014-12-17 | 独立行政法人理化学研究所 | 光半導体素子及びその製造方法 |
| US20120126201A1 (en) * | 2010-11-23 | 2012-05-24 | Heng Liu | Gallium nitride led devices with pitted layers and methods for making thereof |
| JP2012169383A (ja) * | 2011-02-11 | 2012-09-06 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 |
| JP5372045B2 (ja) * | 2011-02-25 | 2013-12-18 | 株式会社東芝 | 半導体発光素子 |
| JP5737111B2 (ja) * | 2011-03-30 | 2015-06-17 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体発光素子 |
| TWI436424B (zh) * | 2012-04-03 | 2014-05-01 | Univ Nat Taiwan | 半導體元件及其製造方法 |
-
2012
- 2012-12-04 JP JP2012265566A patent/JP5991176B2/ja active Active
-
2013
- 2013-11-28 TW TW102143457A patent/TWI533470B/zh active
- 2013-11-29 US US14/093,332 patent/US9252325B2/en not_active Expired - Fee Related
- 2013-12-02 CN CN201310637021.XA patent/CN103855605B/zh active Active
- 2013-12-03 KR KR1020130149409A patent/KR101560459B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140071927A (ko) | 2014-06-12 |
| JP5991176B2 (ja) | 2016-09-14 |
| TWI533470B (zh) | 2016-05-11 |
| US20140154828A1 (en) | 2014-06-05 |
| TW201431119A (zh) | 2014-08-01 |
| CN103855605A (zh) | 2014-06-11 |
| CN103855605B (zh) | 2016-11-23 |
| JP2014110396A (ja) | 2014-06-12 |
| US9252325B2 (en) | 2016-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101560459B1 (ko) | 3족 질화물 반도체 발광 소자의 제조 방법 | |
| KR101423459B1 (ko) | 질화갈륨계 반도체 헤테로 구조체 성장 방법 | |
| TWI244223B (en) | III-nitride optoelectronic device structure with high al AlGaN diffusion barrier | |
| TWI497766B (zh) | 半導體裝置製造方法 | |
| US9029832B2 (en) | Group III nitride semiconductor light-emitting device and method for producing the same | |
| JP2003229645A (ja) | 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法 | |
| CN109616561B (zh) | 深紫外led芯片、深紫外led外延片及其制备方法 | |
| US10205053B2 (en) | Semiconductor structure and semiconductor device | |
| US9570656B2 (en) | Group III nitride semiconductor light-emitting device | |
| US9972745B2 (en) | Group III nitride semiconductor light-emitting device | |
| JP6725242B2 (ja) | 半導体発光素子およびその製造方法 | |
| TWI567877B (zh) | Manufacturing method of nitride semiconductor device | |
| US9564552B2 (en) | Method for producing group III nitride semiconductor light-emitting device | |
| KR102553985B1 (ko) | Ⅲ족 질화물 반도체 | |
| US20160365474A1 (en) | Group iii nitride semiconductor light-emitting device and production method therefor | |
| JP2004096077A (ja) | 化合物半導体発光素子用エピタキシャル基板及びその製造方法並びに発光素子 | |
| JP6884505B2 (ja) | 半導体発光素子およびその製造方法 | |
| US9711684B2 (en) | Group III nitride semiconductor light-emitting device and production method therefor | |
| US9595633B2 (en) | Method for producing light-emitting device and method for producing group III nitride semiconductor | |
| KR101850537B1 (ko) | 반도체 소자 | |
| US9508895B2 (en) | Group III nitride semiconductor light-emitting device and production method therefor | |
| JP6870228B2 (ja) | Ｉｉｉ族窒化物半導体発光素子とその製造方法 | |
| JP2016131221A (ja) | 半導体素子の製造方法 | |
| KR20120029674A (ko) | 질화물 반도체 발광소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180920 Year of fee payment: 4 |