JP6870228B2 - Ｉｉｉ族窒化物半導体発光素子とその製造方法 - Google Patents

Ｉｉｉ族窒化物半導体発光素子とその製造方法 Download PDF

Info

Publication number
JP6870228B2
JP6870228B2 JP2016140964A JP2016140964A JP6870228B2 JP 6870228 B2 JP6870228 B2 JP 6870228B2 JP 2016140964 A JP2016140964 A JP 2016140964A JP 2016140964 A JP2016140964 A JP 2016140964A JP 6870228 B2 JP6870228 B2 JP 6870228B2
Authority
JP
Japan
Prior art keywords
layer
ingan
light emitting
type
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016140964A
Other languages
English (en)
Other versions
JP2018014340A (ja
Inventor
賢吾 永田
賢吾 永田
山本　泰司
泰司 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2016140964A priority Critical patent/JP6870228B2/ja
Priority to US15/642,142 priority patent/US10177276B2/en
Publication of JP2018014340A publication Critical patent/JP2018014340A/ja
Application granted granted Critical
Publication of JP6870228B2 publication Critical patent/JP6870228B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本明細書の技術分野は、発光層にかかる応力を緩和することを図ったIII 族窒化物半導体発光素子とその製造方法に関する。
半導体発光素子には、ｎ型半導体層と発光層とｐ型半導体層とを有するものがある。発光層は、正孔と電子とが再結合して発光する層である。この発光層には、発光層を挟むｎ型半導体層もしくはｐ型半導体層から応力がかかることがある。発光層に応力が加わると、発光層はそれにともなって歪む。そして、発光層における正孔の波動関数と電子の波動関数との重なりは小さくなる。これにより、正孔および電子の再結合の確率が減少する。すなわち、半導体発光素子の光量が減少する。
そのため、発光層に加わる応力を緩和するために、ｎ型半導体層にｎ側超格子層を設ける技術が開発されてきている。例えば、特許文献１には、ＩｎX Ｇａ1-X Ｎ（第１層）とＩｎY Ｇａ1-Y Ｎ（第２層）との交互層であって、第１層の膜厚を第２層の膜厚の半分とし、第１層と第２層とを合わせた膜厚が７０Å未満であるｎ側超格子層が開示されている。
特開２００９−２６０３９８号公報
ところで、少なくともｎ型半導体層から発光層にかけて複数のピットを形成すると、発光層にかかる応力をさらに緩和することができる。このように半導体層にピットを形成する場合、ピットを起点にして半導体層が異常成長するおそれがある。そのため、ピットに起因する半導体層の異常成長を抑制するとともに、結晶性の向上を図ったIII 族窒化物半導体発光素子とその製造方法が望まれている。
本明細書の技術は、前述した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは、ピットに起因する半導体層の異常成長を抑制するとともに結晶性の向上を図ったIII 族窒化物半導体発光素子とその製造方法を提供することである。
第１の態様におけるIII 族窒化物半導体発光素子の製造方法は、基板の上にｎ型半導体層を形成する工程と、ｎ型半導体層の上に発光層を形成する工程と、発光層の上にｐ型半導体層を形成する工程と、を有する。ｎ型半導体層を形成する工程は、ｎ型コンタクト層を形成する工程と、ｎ型コンタクト層の上にｎ側静電耐圧層を形成する工程と、ｎ側静電耐圧層の上にｎ側超格子層を形成する工程と、を有する。ｎ側静電耐圧層を形成する工程では、ＧａＮ層に比べて高抵抗なｎ型ＡｌＧａＮ層を有するｎ側静電耐圧層を形成し、ｎ型ＡｌＧａＮ層が複数のピットの起点を含むようにｎ型ＡｌＧａＮ層から複数のピットを発生させる。ｎ側超格子層を形成する工程では、第１のＩｎＧａＮ層と、ＧａＮ層または第１のＩｎＧａＮ層よりＩｎ組成の小さい第２のＩｎＧａＮ層と、を交互に積層する。第１のＩｎＧａＮ層の単一層の膜厚を０．３ｎｍ以上１０ｎｍ以下とする。第１のＩｎＧａＮ層と、ＧａＮ層または第２のＩｎＧａＮ層と、を繰り返し形成する際の繰り返し回数を５回以上２０回以下とする。第１のＩｎＧａＮ層のＩｎ組成および合計の膜厚を次式
２０ ≦ Ｙ ≦ １８０Ｘ ＋ ２０
０．０２ ≦ Ｘ ≦ ０．０８８
Ｘ：第１のＩｎＧａＮ層のＩｎ組成
Ｙ：第１のＩｎＧａＮ層の合計の膜厚（ｎｍ）
を満たすように形成する。
このIII 族窒化物半導体発光素子の製造方法では、ピットに起因する半導体層の異常成長を抑制するとともに結晶性に優れた半導体層を成長させることができる。そのため、半導体発光素子の全放射束は高い。
第２の態様におけるIII 族窒化物半導体発光素子の製造方法は、基板の上にｎ型半導体層を形成する工程と、ｎ型半導体層の上に発光層を形成する工程と、発光層の上にｐ型半導体層を形成する工程と、を有する。ｎ型半導体層を形成する工程は、ｎ型コンタクト層を形成する工程と、ｎ型コンタクト層の上にｎ側静電耐圧層を形成する工程と、ｎ側静電耐圧層の上にｎ側超格子層を形成する工程と、を有する。ｎ側静電耐圧層を形成する工程では、非発光再結合を抑制するとともにＧａＮ層に比べて高抵抗なｎ型ＡｌＧａＮ層を有するｎ側静電耐圧層を形成し、ｎ型ＡｌＧａＮ層が複数のピットの起点を含むようにｎ型ＡｌＧａＮ層から複数のピットを発生させる。ｎ側超格子層を形成する工程では、第１のＩｎＧａＮ層と、ＧａＮ層または第１のＩｎＧａＮ層よりＩｎ組成の小さい第２のＩｎＧａＮ層と、を交互に積層する。第１のＩｎＧａＮ層の単一層の膜厚を０．３ｎｍ以上１０ｎｍ以下とする。第１のＩｎＧａＮ層と、ＧａＮ層または第２のＩｎＧａＮ層と、を繰り返し形成する際の繰り返し回数を５回以上２０回以下とする。第１のＩｎＧａＮ層のＩｎ組成および合計の膜厚を次式
２０ ≦ Ｙ ≦ １８０Ｘ ＋ ２０
０．０２ ≦ Ｘ ≦ ０．０８８
Ｘ：第１のＩｎＧａＮ層のＩｎ組成
Ｙ：第１のＩｎＧａＮ層の合計の膜厚（ｎｍ）
を満たすように形成する。
第３の態様におけるIII 族窒化物半導体発光素子は、基板の上のｎ型半導体層と、ｎ型半導体層の上の発光層と、発光層の上のｐ型半導体層と、を有する。ｎ型半導体層は、基板の側からｎ型コンタクト層とｎ側静電耐圧層とｎ側超格子層とを有する。ｎ側静電耐圧層は、ＧａＮ層に比べて高抵抗なｎ型ＡｌＧａＮ層を有する。少なくともｎ型半導体層および発光層は、ｎ型ＡｌＧａＮ層を起点とする複数のピットを有する。ｎ側超格子層は、第１のＩｎＧａＮ層と、ＧａＮ層または第１のＩｎＧａＮ層よりＩｎ組成の小さい第２のＩｎＧａＮ層と、を交互に積層したものである。第１のＩｎＧａＮ層の単一層の膜厚は０．３ｎｍ以上１０ｎｍ以下である。第１のＩｎＧａＮ層と、ＧａＮ層または第２のＩｎＧａＮ層と、の繰り返し回数が５回以上２０回以下である。第１のＩｎＧａＮ層のＩｎ組成および合計の膜厚は次式
２０ ≦ Ｙ ≦ １８０Ｘ ＋ ２０
０．０２ ≦ Ｘ ≦ ０．０８８
Ｘ：第１のＩｎＧａＮ層のＩｎ組成
Ｙ：第１のＩｎＧａＮ層の合計の膜厚（ｎｍ）
を満たす。
第４の態様におけるIII 族窒化物半導体発光素子は、基板の上のｎ型半導体層と、ｎ型半導体層の上の発光層と、発光層の上のｐ型半導体層と、を有する。ｎ型半導体層は、基板の側からｎ型コンタクト層とｎ側静電耐圧層とｎ側超格子層とを有する。ｎ側静電耐圧層は、非発光再結合を抑制するとともにＧａＮ層に比べて高抵抗なｎ型ＡｌＧａＮ層を有する。少なくともｎ型半導体層および発光層は、ｎ型ＡｌＧａＮ層を起点とする複数のピットを有する。ｎ側超格子層は、第１のＩｎＧａＮ層と、ＧａＮ層または第１のＩｎＧａＮ層よりＩｎ組成の小さい第２のＩｎＧａＮ層と、を交互に積層したものである。第１のＩｎＧａＮ層の単一層の膜厚は０．３ｎｍ以上１０ｎｍ以下である。第１のＩｎＧａＮ層と、ＧａＮ層または第２のＩｎＧａＮ層と、の繰り返し回数が５回以上２０回以下である。第１のＩｎＧａＮ層のＩｎ組成および合計の膜厚は次式
２０ ≦ Ｙ ≦ １８０Ｘ ＋ ２０
０．０２ ≦ Ｘ ≦ ０．０８８
Ｘ：第１のＩｎＧａＮ層のＩｎ組成
Ｙ：第１のＩｎＧａＮ層の合計の膜厚（ｎｍ）
を満たす。
本明細書では、ピットに起因する半導体層の異常成長を抑制するとともに結晶性の向上を図ったIII 族窒化物半導体発光素子とその製造方法が提供されている。
実施形態における発光素子の構造を示す概略構成図である。 第１の実施形態における発光素子の半導体層の積層構造を示す図である。 第１の実施形態の発光素子に形成されるピットを説明するための図である。 第１の実施形態における発光素子の製造方法を説明するための図（その１）である。 第１の実施形態における発光素子の製造方法を説明するための図（その２）である。 ｎ側超格子層のＩｎＧａＮ層の合計の膜厚と全放射束との間の関係を示すグラフである。 ｎ側超格子層のＩｎＧａＮ層の合計の膜厚と静電耐圧性との間の関係を示すグラフである。 ｎ側超格子層におけるＩｎＧａＮ層のＩｎ組成および複数のＩｎＧａＮ層の合計の膜厚と全放射束との関係を示すグラフ（その１）である。 ｎ側超格子層におけるＩｎＧａＮ層のＩｎ組成および複数のＩｎＧａＮ層の合計の膜厚と全放射束との関係を示すグラフ（その２）である。
以下、具体的な実施形態について、半導体発光素子とその製造方法を例に挙げて図を参照しつつ説明する。しかし、本明細書の技術はこれらの実施形態に限定されるものではない。また、後述する半導体発光素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みの比は、概念的に示したものであり、実際の厚みの比を示しているわけではない。また、後述するピットの大きさ等については、実際のものより大きく描いてある。
１．半導体発光素子
図１は、本実施形態の発光素子１００の概略構成を示す図である。図２は、発光素子１００における半導体層の積層構造を示す図である。発光素子１００は、フェイスアップ型の半導体発光素子である。発光素子１００は、III 族窒化物半導体から成る複数の半導体層を有する。この発光素子１００の発光波長は４３０ｎｍ以上４７０ｎｍ以下である。
図１に示すように、発光素子１００は、基板１１０と、低温バッファ層１２０と、ｎ型コンタクト層１３０と、ｎ側静電耐圧層１４０と、ｎ側超格子層１５０と、発光層１６０と、ｐ型クラッド層１７０と、ｐ型コンタクト層１８０と、透明電極１９０と、ｎ電極Ｎ１と、ｐ電極Ｐ１と、を有している。低温バッファ層１２０と、ｎ型コンタクト層１３０と、ｎ側静電耐圧層１４０と、ｎ側超格子層１５０と、発光層１６０と、ｐ型クラッド層１７０と、ｐ型コンタクト層１８０とは、半導体層Ｅｐ１である。ｎ型コンタクト層１３０と、ｎ側静電耐圧層１４０と、ｎ側超格子層１５０とは、ｎ型半導体層である。ｐ型クラッド層１７０と、ｐ型コンタクト層１８０とは、ｐ型半導体層である。また、ｎ型半導体層は、ドナーをドープしていないｕｄ−ＧａＮ層等を有していてもよい。ｐ型半導体層は、アクセプターをドープしていないｕｄ−ＧａＮ層等を有していてもよい。
基板１１０の主面上には、半導体層Ｅｐ１が、基板１１０の側から低温バッファ層１２０、ｎ型コンタクト層１３０、ｎ側静電耐圧層１４０、ｎ側超格子層１５０、発光層１６０、ｐ型クラッド層１７０、ｐ型コンタクト層１８０の順に形成されている。ｎ電極Ｎ１は、ｎ型コンタクト層１３０の上に形成されている。ｐ電極Ｐ１は、透明電極１９０の上に形成されている。
基板１１０は、ＭＯＣＶＤ法により、主面上に半導体層Ｅｐ１を形成するための成長基板である。そして、基板１１０の主面に凹凸加工がされていてもよい。基板１１０の材質は、サファイアである。また、サファイア以外にも、ＳｉＣ、ＺｎＯ、Ｓｉ、ＧａＮなどの材質を用いてもよい。
低温バッファ層１２０は、基板１１０の結晶性を受け継ぎつつ上層を成長させるためのものである。そのため、低温バッファ層１２０は、基板１１０の主面上に形成されている。低温バッファ層１２０の材質は、例えばＡｌＮやＧａＮである。
ｎ型コンタクト層１３０は、ｎ電極Ｎ１とオーミック接触をとるためのものである。ｎ型コンタクト層１３０は、低温バッファ層１２０の上に形成されている。また、ｎ型コンタクト層１３０の上には、ｎ電極Ｎ１が位置している。ｎ型コンタクト層１３０は、ｎ型ＧａＮである。そのＳｉ濃度は１×１０18／ｃｍ3 以上である。また、ｎ型コンタクト層１３０を、キャリア濃度の異なる複数の層としてもよい。ｎ電極Ｎ１とのオーミック性を向上させるためである。ｎ型コンタクト層１３０の厚みは、例えば、１０００ｎｍ以上１００００ｎｍ以下である。もちろん、これ以外の厚みを用いてもよい。
ｎ側静電耐圧層１４０は、各半導体層の静電破壊を防止するための静電耐圧層である。ｎ側静電耐圧層１４０は、ｎ型コンタクト層１３０の上に形成されている。図２に示すように、ｎ側静電耐圧層１４０は、ｎ型ＧａＮ層１４１と、ｎ型ＡｌＧａＮ層１４２と、ｕｄ−ＡｌＧａＮ層１４３と、ｕｄ−ＧａＮ層１４４と、ｎ型ＧａＮ層１４５と、を有する。ｎ型ＡｌＧａＮ層１４２は、第１のｎ型ＡｌＧａＮ層である。ｎ型ＡｌＧａＮ層１４２のＡｌ組成は、例えば、０．０４以上０．３０以下の範囲内である。好ましくは、０．０４以上０．２０以下である。より好ましくは、０．０７以上０．２０以下である。ｕｄ−ＡｌＧａＮ層１４３は、故意にドープされていないＡｌＧａＮ層（ｕｄ−ＡｌＧａＮ：ｕｎｉｎｔｅｎｔｉｏｎａｌｌｙ ｄｏｐｅｄ ＡｌＧａＮ）である。ｕｄ−ＡｌＧａＮ層１４３のドナー濃度は、５×１０17／ｃｍ3 以下の程度である。ｕｄ−ＧａＮ層１４４は、Ａｌを含有しない点を除けば、ｕｄ−ＡｌＧａＮ層１４３と同様である。
ｎ型ＧａＮ層１４１は、ｎ型コンタクト層１３０の上に形成されている。ｎ型ＡｌＧａＮ層１４２は、ｎ型ＧａＮ層１４１の上に形成されている。ｕｄ−ＡｌＧａＮ層１４３は、ｎ型ＡｌＧａＮ層１４２の上に形成されている。ｕｄ−ＧａＮ層１４４は、ｕｄ−ＡｌＧａＮ層１４３の上に形成されている。ｎ型ＧａＮ層１４５は、ｕｄ−ＧａＮ層１４４の上に形成されている。つまり、発光層１６０から遠い側から、ｎ型ＧａＮ層１４１、ｎ型ＡｌＧａＮ層１４２、ｕｄ−ＡｌＧａＮ層１４３、ｕｄ−ＧａＮ層１４４、ｎ型ＧａＮ層１４５の順で形成されている。
ｎ型ＧａＮ層１４１の膜厚は、３００ｎｍ以上１０００ｎｍ以下である。ｎ型ＡｌＧａＮ層１４２の膜厚は、１ｎｍ以上１３０ｎｍ以下である。ｕｄ−ＡｌＧａＮ層１４３の膜厚は、５０ｎｍ以上５００ｎｍ以下である。ｕｄ−ＧａＮ層１４４の膜厚は、１０ｎｍ以上３００ｎｍ以下である。ｎ型ＧａＮ層１４５の膜厚は、１０ｎｍ以上１００ｎｍ以下である。これらの膜厚は、あくまで目安であり、これ以外の数値であってもよい。
ｎ側超格子層１５０は、発光層１６０に加わる応力を緩和するための歪緩和層である。より具体的には、ｎ側超格子層１５０は、超格子構造を有する超格子層である。ｎ側超格子層１５０は、ｎ側静電耐圧層１４０の上に形成されている。図２に示すように、ｎ側超格子層１５０は、ＩｎＧａＮ層１５１と、ＧａＮ層１５２と、を積層した単位積層体を繰り返し積層したものである。その繰り返し回数は、５回以上２０回以下の範囲内である。ただし、これ以外の回数であってもよい。ＩｎＧａＮ層１５１の単一層の膜厚は、０．３ｎｍ以上１０ｎｍ以下の範囲内である。より好ましくは、５ｎｍ以上９ｎｍ以下である。ＧａＮ層１５２の単一層の膜厚は、０．３ｎｍ以上１０ｎｍ以下の範囲内である。より好ましくは、５ｎｍ以上９ｎｍ以下である。これらの膜厚は、あくまで目安であり、これ以外の数値であってもよい。
発光層１６０は、電子と正孔とが再結合することにより発光する層である。発光層１６０は、ｎ側超格子層１５０の上に形成されている。図２に示すように、発光層１６０は、井戸層１６１と、キャップ層１６２と、障壁層１６３と、を積層した単位積層体を繰り返し積層したものである。つまり、発光層１６０は、多重量子井戸構造（ＭＱＷ構造）を有するものである。キャップ層１６２は、井戸層１６１を熱から保護するための保護層である。例えば、井戸層１６１のＩｎを昇華させないようにする役割を担っている。
この積層の繰り返し回数は、例えば、５回以上２０回以下である。もちろん、これ以外の回数であってもよい。井戸層１６１は、ＩｎＧａＮ層である。キャップ層１６２は、例えば、ＧａＮ層である。障壁層１６３は、ＡｌＧａＮ層である。障壁層１６３におけるＡｌ組成は、７％程度である。この場合に、発光素子１００の光出力は高い。これらの材料は、あくまで例示である。そのため、これらの半導体層の材料は、その他の組成の半導体であってもよい。例えば、障壁層１６３は、ＧａＮ層であってもよい。
井戸層１６１の膜厚は、１ｎｍ以上５ｎｍ以下の範囲内である。キャップ層１６２の膜厚は、０．２ｎｍ以上１．８ｎｍ以下の範囲内である。障壁層１６３の膜厚は、１ｎｍ以上１０ｎｍ以下の範囲内である。これらの数値は、あくまで例示である。そのため、これら以外の数値範囲を用いてもよい。なお、発光層１６０の全体での厚みは、５００ｎｍ以上１０００ｎｍ以下の範囲内である。もちろん、これ以外の範囲内であってもよい。
ｐ型クラッド層１７０は、発光層１６０の上に形成されている。図２に示すように、ｐ型クラッド層１７０は、ｐ型ＩｎＧａＮ層１７１と、ｐ型ＡｌＧａＮ層１７２と、を繰り返し積層して形成したものである。繰り返し回数は、例えば、５回以上２０回以下である。もちろん、これ以外の回数であってもよい。ｐ型ＩｎＧａＮ層１７１のＩｎ組成比は、０．０５以上０．３０以下の範囲内である。ｐ型ＩｎＧａＮ層１７１の膜厚は、０．２ｎｍ以上５ｎｍ以下である。ｐ型ＡｌＧａＮ層１７２のＡｌ組成比は、０．１０以上０．４以下の範囲内である。ｐ型ＡｌＧａＮ層１７２の膜厚は、１ｎｍ以上５ｎｍ以下である。これらの数値は、あくまで例示である。したがって、これ以外の数値であってもよい。また、ｐ型クラッド層１７０は、上記と異なる構成であってもよい。
ｐ型コンタクト層１８０は、ｐ型クラッド層１７０の上に形成されている。ｐ型コンタクト層１８０の厚みは、１０ｎｍ以上１００ｎｍ以下である。ｐ型コンタクト層１８０では、Ｍｇが１×１０19／ｃｍ3 以上１×１０22／ｃｍ3 以下の範囲内でドープされている。
透明電極１９０は、ｐ型コンタクト層１８０の上に形成されている。透明電極１９０の材質は、ＩＴＯ、ＩＺＯ、ＩＣＯ、ＺｎＯ、ＴｉＯ2 、ＮｂＴｉＯ2 、ＴａＴｉＯ2 、ＳｎＯ2 のいずれかであるとよい。
ｐ電極Ｐ１は、透明電極１９０の上に形成されている。ｐ電極Ｐ１は、透明電極１９０の側から、Ｎｉ、Ａｕを順に形成したものである。もちろん、これ以外の構成であってもよい。
ｎ電極Ｎ１は、ｎ型コンタクト層１３０の上に形成されている。ｎ電極Ｎ１は、ｎ型コンタクト層１３０の側から、Ｖ、Ａｌを順に形成したものである。また、Ｔｉ、Ａｌを順に形成してもよい。もちろん、これ以外の構成であってもよい。
また、発光素子１００は、半導体層Ｅｐ１等を保護する保護膜を有していてもよい。
２．ピット
２−１．ピットの構造
図３は、発光素子１００のピットＫ１を示す図である。発光素子１００は、ｎ型半導体層からｐ型半導体層まで達する複数のピットＫ１を有する。つまり、少なくともｎ型半導体層および発光層１６０は、ｎ側静電耐圧層１４０を起点とする複数のピットＫ１を有する。図３では、ｎ型半導体層の一部を取り出して描いてある。ピットＫ１は、発光素子１００の半導体層Ｅｐ１を成長させる際に貫通転位Ｑ１の箇所から形成される。ピットＫ１は、ｎ側静電耐圧層１４０のｎ型ＡｌＧａＮ層１４２から成長する。つまり、基板１１０から上方に成長する貫通転位がｎ側静電耐圧層１４０の膜の内部で、横方向、すなわち貫通転位の成長方向に対して垂直な方向に広がる。そして、それがピットＫ１となる。そして、ピットＫ１は、ｐ型コンタクト層１８０に達するまで成長する。
ここで、ピットＫ１は、貫通転位Ｑ１における起点Ｊ１から成長し始める。半導体層は、実際には、多数のピットＫ１を有している。ピットＫ１の起点Ｊ１は、ｎ型ＡｌＧａＮ層１４２の内部に位置している。つまり、ｎ型ＡｌＧａＮ層１４２は、複数のピットＫ１の起点Ｊ１を含む。そして、これらの多数のピットＫ１の起点Ｊ１は、ｎ型ＡｌＧａＮ層１４２におけるほぼ同じ深さの位置に位置している。
このピットＫ１のピット径は、ｎ側静電耐圧層１４０の膜厚と、ｎ側静電耐圧層１４０を成長させる成長温度と、に依存して変化する。ｎ側静電耐圧層１４０の膜厚を厚くするほど、ピット径は大きくなる。逆に、ｎ側静電耐圧層１４０の膜厚を薄くするほど、ピット径は小さくなる。また、ｎ側静電耐圧層１４０を成長させる成長温度を高くするほど、ピット径は小さくなる。逆に、ｎ側静電耐圧層１４０を成長させる成長温度を低くするほど、ピット径は大きくなる。
ピットＫ１におけるｎ側静電耐圧層１４０とｎ側超格子層１５０との間の平均ピット径は１２０ｎｍ以上２００ｎｍ以下である。また、ピットＫ１におけるｎ側静電耐圧層１４０とｎ側超格子層１５０との間のピット密度は１．０×１０8 ｃｍ-3以上４．０×１０8 ｃｍ-3以下である。これらは、あくまで目安である。そのため、上記の指標は、これら以外の数値をとる場合がある。
ピットＫ１がＧａＮ層に比べて高抵抗なｎ型ＡｌＧａＮ層１４２であるため、キャリアがピットＫ１に入りにくい。つまり、貫通転位Ｑ１における非発光再結合を抑制することができる。
３．ｎ側超格子層
３−１．発光素子の全放射束
前述したように、ｎ側静電耐圧層１４０で複数のピットＫ１が発生する。そのため、ｎ側超格子層１５０においてもピットＫ１が存在する。ｎ側超格子層１５０においては、ＩｎＧａＮ層１５１のＩｎ組成と複数のＩｎＧａＮ層１５１の合計の膜厚とが次式を満たす場合に、発光素子１００の全放射束Ｐｏは高い。
Ｙ ≦ １８０Ｘ ＋ ２２ ………（１）
０ ≦ Ｘ ≦ ０．１
０ ＜ Ｙ
Ｘ：ＩｎＧａＮ層のＩｎ組成
Ｙ：ＩｎＧａＮ層の合計の膜厚（ｎｍ）
後述するように、このときに半導体発光素子の全放射束Ｐｏが高い（図８の領域Ｒ１参照）。つまり、半導体層の成長とともに広がるピットＫ１を起点として半導体層が異常成長することがほとんどない。
さらに、ＩｎＧａＮ層１５１のＩｎ組成と複数のＩｎＧａＮ層１５１の合計の膜厚とが次式を満たすとなおよい（図８の領域Ｒ２参照）。発光素子１００の全放射束Ｐｏがより大きいからである。
Ｙ ≦ １８０Ｘ ＋ ２０ ………（２）
０．０２ ≦ Ｘ ≦ ０．０８８
０ ＜ Ｙ
Ｘ：ＩｎＧａＮ層のＩｎ組成
Ｙ：ＩｎＧａＮ層の合計の膜厚（ｎｍ）
３−２．発光素子の静電耐圧性
また、上記の式（１）、（２）に加えてさらに次式を満たすと、発光素子１００の静電耐圧性についての歩留りがよい。
２０ ≦ Ｙ
Ｙ：ＩｎＧａＮ層の合計の膜厚（ｎｍ）
つまり、ＩｎＧａＮ層１５１の膜厚を２０ｎｍ以上で形成するとよい。
そのため、式（１）は、次の式（３）で置き換えるとよい。全放射束に加えて、発光素子１００の静電耐圧性も優れているからである（図９の領域Ｒ３参照）。
Ｙ ≦ １８０Ｘ ＋ ２２ ………（３）
０ ≦ Ｘ ≦ ０．１
２０ ≦ Ｙ
Ｘ：ＩｎＧａＮ層のＩｎ組成
Ｙ：ＩｎＧａＮ層の合計の膜厚（ｎｍ）
また、式（２）は、次の式（４）で置き換えるとよい。全放射束に加えて、発光素子１００の静電耐圧性も優れているからである（図９の領域Ｒ４参照）。
Ｙ ≦ １８０Ｘ ＋ ２０ ………（４）
０．０２ ≦ Ｘ ≦ ０．０８８
２０ ≦ Ｙ
Ｘ：ＩｎＧａＮ層のＩｎ組成
Ｙ：ＩｎＧａＮ層の合計の膜厚（ｎｍ）
４．半導体発光素子の製造方法
ここで、本実施形態に係る発光素子１００の製造方法について説明する。この製造方法は、基板の上にｎ型半導体層を形成する工程と、ｎ型半導体層の上に発光層を形成する工程と、発光層の上にｐ型半導体層を形成する工程と、を有する。ｎ型半導体層を形成する工程は、ｎ型コンタクト層を形成する工程と、ｎ型コンタクト層の上にｎ側静電耐圧層を形成する工程と、ｎ側静電耐圧層の上にｎ側超格子層を形成する工程と、を有する。
半導体層を成長させる際には、有機金属化学気相成長法（ＭＯＣＶＤ法）により、各半導体層の結晶をエピタキシャル成長させる。ここで用いるキャリアガスは、水素（Ｈ2 ）もしくは窒素（Ｎ2 ）もしくは水素と窒素との混合気体（Ｈ2 ＋Ｎ2 ）である。窒素源として、アンモニアガス（ＮＨ3 ）を用いる。Ｇａ源として、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ）を用いる。Ｉｎ源として、トリメチルインジウム（Ｉｎ（ＣＨ3 ）3 ）を用いる。Ａｌ源として、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ）を用いる。ｎ型ドーパントガスとして、シラン（ＳｉＨ4 ）を用いる。ｐ型ドーパントガスとして、ビス（シクロペンタジエニル）マグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）を用いる。また、これら以外のガスを用いてもよい。
４−１．ｎ型コンタクト層形成工程
まず、基板１１０の主面上に低温バッファ層１２０を形成する。そして、バッファ層１２０の上にｎ型コンタクト層１３０を形成する。このときの基板温度は、１０８０℃以上１１４０℃以下である。
４−２．ｎ側静電耐圧層形成工程
次に、ｎ型コンタクト層１３０の上にｎ側静電耐圧層１４０を形成する。その際に、ｎ型ＧａＮ層１４１、ｎ型ＡｌＧａＮ層１４２、ｕｄ−ＡｌＧａＮ層１４３、ｕｄ−ＧａＮ層１４４、ｎ型ＧａＮ層１４５を順に形成する。そして、この工程では、図４に示すように、ｎ型ＡｌＧａＮ層１４２を起点としてピットＫ２を発生させる。そのためには、ｎ型ＡｌＧａＮ層１４２を形成する際に、基板温度を降下させればよい。したがって、ｎ型ＡｌＧａＮ層１４２を形成する際の基板温度は、ｎ型ＧａＮ層１４１を形成する際の基板温度よりも低い。ピットＫ２は、この後の半導体層の成長にともなって成長し、ピットＫ１となる。このように、ピットＫ２を形成しつつ、ｎ側静電耐圧層１４０を形成する。
４−３．ｎ側超格子層形成工程
次に、ｎ側静電耐圧層１４０の上にｎ側超格子層１５０を形成する。その際に、ＩｎＧａＮ層１５１とＧａＮ層１５２とを交互に積層する。そのために、ｎ側静電耐圧層１４０のｎ型ＧａＮ層１４５の上にＩｎＧａＮ層１５１から形成する。次に、ＩｎＧａＮ層１５１の上にＧａＮ層１５２を形成する。このように、ＩｎＧａＮ層１５１と、ＧａＮ層１５２と、を積層した単位積層体を繰り返し積層する。
４−４．発光層形成工程
次に、ｎ側超格子層１５０の上に発光層１６０を形成する。そのために、井戸層１６１と、キャップ層１６２と、障壁層１６３と、をこの順序で積層した単位積層体を繰り返し積層する。つまり、発光層形成工程は、井戸層１６１を形成する井戸層形成工程と、井戸層１６１の上にキャップ層１６２を形成するキャップ層形成工程と、キャップ層１６２の上に障壁層１６３を形成する障壁層形成工程と、を有する。そして、これらの工程を繰り返し行う。そのため、障壁層１６３の上に再び井戸層１６１を形成することとなる。井戸層１６１を成長させる際の基板温度を７３０℃以上８５０℃以下の範囲内とする。
４−５．ｐ型クラッド層形成工程
次に、発光層１６０の上にｐ型クラッド層１７０を形成する。ここでは、ｐ型ＩｎＧａＮ層１７１と、ｐ型ＡｌＧａＮ層１７２と、を繰り返し積層する。
４−６．ｐ型コンタクト層形成工程
次に、ｐ型クラッド層１７０の上にｐ型コンタクト層１８０を形成する。基板温度を、９００℃以上１０５０℃以下の範囲内とする。これにより、図５に示すように、基板１１０に各半導体層が積層されることなる。このとき、ピットＫ１は、ｎ側静電耐圧層１４０からｐ型コンタクト層１８０に達するまでの領域にわたって形成されている。
４−７．透明電極形成工程
次に、ｐ型コンタクト層１８０の上に透明電極１９０を形成する。
４−８．電極形成工程
次に、透明電極１９０の上にｐ電極Ｐ１を形成する。そして、レーザーもしくはエッチングにより、ｐ型コンタクト層１８０の側から半導体層の一部を抉ってｎ型コンタクト層１３０を露出させる。そして、その露出箇所に、ｎ電極Ｎ１を形成する。ｐ電極Ｐ１の形成工程とｎ電極Ｎ１の形成工程は、いずれを先に行ってもよい。
４−９．その他の工程
また、上記の工程の他、熱処理工程、絶縁膜形成工程、その他の工程を実施してもよい。以上により、図１に示す発光素子１００が製造される。
５．実験
５−１．ｎ側超格子層のＩｎＧａＮ層の合計の膜厚と全放射束
図６は、ｎ側超格子層１５０のＩｎＧａＮ層１５１の合計の膜厚と全放射束との間の関係を示すグラフである。図６の横軸は、ｎ側超格子層１５０が有する複数のＩｎＧａＮ層１５１の合計の膜厚（Å）である。図６の縦軸はその膜厚を備える発光素子の全放射束Ｐｏ（ａ．ｕ．）の向上率である。縦軸の値が０％の場合に、従来の発光素子と同程度の全放射束Ｐｏの値を示している。
図６に示すように、ＩｎＧａＮ層１５１の合計の膜厚が０Å以上４００Å以下の範囲内にときに、発光素子の全放射束Ｐｏは２％以上向上している。ＩｎＧａＮ層１５１の合計の膜厚が４００Åを超えると、発光素子の全放射束Ｐｏは低下する。ＩｎＧａＮ層１５１の合計の膜厚が厚すぎると、ＩｎＧａＮ層１５１に比較的大きな圧縮応力がかかる。そのため、ＩｎＧａＮ層１５１にミスフィット転位が発生したと考えられる。そのミスフィット転位が発光層１６０まで伝播することにより、キャリアが消失するとともに全放射束Ｐｏが低下したと考えられる。
５−２．ｎ側超格子層のＩｎＧａＮ層の合計の膜厚と静電耐圧性
図７は、ｎ側超格子層１５０のＩｎＧａＮ層１５１の合計の膜厚と静電耐圧性との間の関係を示すグラフである。図７の横軸は、ｎ側超格子層１５０が有する複数のＩｎＧａＮ層１５１の合計の膜厚（Å）である。図７の縦軸はその膜厚を備える発光素子の静電耐圧性についての歩留り（％）である。
図７に示すように、ＩｎＧａＮ層１５１の膜厚が１００Å以上６００Å以下の場合に、静電耐圧性についての歩留りは９０％以上である（図７の領域Ｋ１参照）。また、ＩｎＧａＮ層１５１の膜厚が２００Å以上６００Å以下の場合に、静電耐圧性についての歩留りは９５％以上である。
すなわち、次式を満たすときに静電耐圧性についての歩留りは９５％以上である。
２０ ≦ Ｙ ≦ ６０ ………（５）
Ｙ：ＩｎＧａＮ層の合計の膜厚（ｎｍ）
５−３．ｎ側超格子層のＩｎＧａＮ層のＩｎ組成および膜厚と全放射束との関係
図８は、ｎ側超格子層１５０におけるＩｎＧａＮ層１５１のＩｎ組成および合計の膜厚と全放射束との関係を示すグラフ（その１）である。図８の横軸はｎ側超格子層１５０のＩｎＧａＮ層１５１のＩｎ組成（％）である。図８の縦軸はｎ側超格子層１５０の複数のＩｎＧａＮ層１５１の合計の膜厚（Å）である。なお、図８の領域Ｒ１、Ｒ２は、データポイントと重ならないようにやや大きく描いていある。
図８に示すように、領域Ｒ１の内部では、発光素子の全放射束Ｐｏの効果幅は０％以上である。領域Ｒ２の内部では、発光素子の全放射束Ｐｏの効果幅は２％以上である（図８中の菱形印参照）。領域Ｒ２は、領域Ｒ１の内部に含まれている。つまり、領域Ｒ１の内部であって領域Ｒ２の外部では、発光素子の全放射束Ｐｏの効果幅は０％以上２％未満である（図８中の三角印参照）。
領域Ｒ１の内部は、前述した式（１）で表される。このとき、全放射束Ｐｏの効果幅はある程度大きい。
領域Ｒ２の内部は、前述した式（２）で表される。式（２）を満たす場合に、発光素子の全放射束Ｐｏの効果幅は２％以上である。
図９は、ｎ側超格子層１５０におけるＩｎＧａＮ層１５１のＩｎ組成および合計の膜厚と全放射束との関係を示すグラフ（その２）である。図９の横軸および縦軸は図８と同じである。図９は、図８の結果に式（３）を考慮したグラフである。なお、図９の領域Ｒ３、Ｒ４は、データポイントと重ならないようにやや大きく描いていある。
図９には、領域Ｒ３および領域Ｒ４が示されている。領域Ｒ３の内側であって領域Ｒ４の外側は、発光素子の全放射束Ｐｏの効果幅は０％以上２％未満であって、静電耐圧性についての歩留りが９５％以上の領域である。領域Ｒ３は、前述の式（３）で表される。
領域Ｒ４の内側は、発光素子の全放射束Ｐｏの効果幅は２％以上であって、静電耐圧性についての歩留りが９５％以上の領域である。領域Ｒ４は、前述の式（４）で表される。
６．変形例
６−１．ｎ側超格子層のＧａＮ層
ｎ側超格子層１５０は、ＩｎＧａＮ層１５１と、ＧａＮ層１５２と、を積層した単位積層体を繰り返し積層したものである。しかし、ＧａＮ層１５２の代わりに、ｎ型ＧａＮ層、ＩｎＧａＮ層、ｎ型ＩｎＧａＮ層を用いてもよい。この場合、ＧａＮ層１５２、ｎ型ＧａＮ層、ＩｎＧａＮ層、ｎ型ＩｎＧａＮ層は、ＩｎＧａＮ層１５１よりＩｎ組成の小さい層である。つまり、ｎ側超格子層は、第１のＩｎＧａＮ層と、ＧａＮ層または第１のＩｎＧａＮ層よりＩｎ組成の小さい第２のＩｎＧａＮ層と、を交互に積層したものである。この場合であっても、ｎ側超格子層は、発光層１６０にかかる応力を十分に緩和することができる。
６−２．ピットの埋め込み
本実施形態では、ピットＫ１は、ｎ側静電耐圧層１４０からｐ型コンタクト層１８０まで達している。しかし、ピットＫ１をｐ型クラッド層１７０まで達したところで埋め込んでもよい。ピットＫ１は、ｎ型半導体層からｐ型半導体層まで形成されていることに変わりないからである。このように、ピットＫ１は、ｐ型半導体層の途中で埋めて良い。
６−３．発光層
本実施形態では、発光層１６０は、井戸層１６１と、キャップ層１６２と、障壁層１６３と、を積層した単位積層体を繰り返し積層したものである。しかし、キャップ層１６２は、無くてもよい。その場合には、井戸層１６１と、障壁層１６３と、を単位積層体として繰り返し積層すればよい。
６−４．フリップチップ
本実施形態の発光素子１００は、フェイスアップ型の発光素子である。しかし、フリップチップ型の発光素子にも、本技術を適用することができる。
６−５．ｎ側静電耐圧層
本実施形態では、ｎ側静電耐圧層１４０は、５層構造である。しかし、これ以外の構造であってもよい。例えば、ｎ側静電耐圧層が、ｉ−ＧａＮ層と、ｎ型ＧａＮ層との２層構造であってもよい。しかしその場合であっても、ピットＫ１の起点Ｊ１はｎ側静電耐圧層の内部にある。
６−６．発光波長
本実施形態において発光層１６０が発する光の波長は４３０ｎｍ以上４７０ｎｍ以下である。しかしもちろん、これ以外の発光波長を用いてもよい。
６−７．組み合わせ
上記の変形例を自由に組み合わせてもよい。
７．本実施形態のまとめ
以上詳細に説明したように、本実施形態の発光素子１００においては、ｎ側超格子層１５０は、ＩｎＧａＮ層１５１と、ＩｎＧａＮ層１５１よりＩｎ組成の小さいＧａＮ層１５２と、を繰り返し積層したものである。そして、ＩｎＧａＮ層１５１の合計の膜厚およびＩｎ組成は、式（１）を満たす。これにより、ピットを起点とする半導体層の異常成長を抑制し、十分に明るい半導体発光素子が実現されている。
なお、以上に説明した実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。積層体の積層構造については、必ずしも図に示したものに限らない。積層構造や各層の繰り返し回数等、任意に選択してよい。また、有機金属気相成長法（ＭＯＣＶＤ法）に限らない。キャリアガスを用いて結晶を成長させる方法であれば、他の方法を用いてもよい。また、液相エピタキシー法、分子線エピタキシー法等、その他のエピタキシャル成長法により半導体層を形成することとしてもよい。
１００…発光素子
１１０…基板
１２０…低温バッファ層
１３０…ｎ型コンタクト層
１４０…ｎ側静電耐圧層
１５０…ｎ側超格子層
１６０…発光層
１７０…ｐ型クラッド層
１８０…ｐ型コンタクト層
１９０…透明電極
Ｎ１…ｎ電極
Ｐ１…ｐ電極
Ｊ１…起点
Ｋ１、Ｋ２…ピット

Claims (4)

  1. 基板の上にｎ型半導体層を形成する工程と、
    前記ｎ型半導体層の上に発光層を形成する工程と、
    前記発光層の上にｐ型半導体層を形成する工程と、
    を有し、
    前記ｎ型半導体層を形成する工程は、
    ｎ型コンタクト層を形成する工程と、
    前記ｎ型コンタクト層の上にｎ側静電耐圧層を形成する工程と、
    前記ｎ側静電耐圧層の上にｎ側超格子層を形成する工程と、
    を有し、
    前記ｎ側静電耐圧層を形成する工程では、
    ＧａＮ層に比べて高抵抗なｎ型ＡｌＧａＮ層を有する前記ｎ側静電耐圧層を形成し、
    前記ｎ型ＡｌＧａＮ層が複数のピットの起点を含むように前記ｎ型ＡｌＧａＮ層から複数のピットを発生させ、
    前記ｎ側超格子層を形成する工程では、
    第１のＩｎＧａＮ層と、ＧａＮ層または前記第１のＩｎＧａＮ層よりＩｎ組成の小さい第２のＩｎＧａＮ層と、を交互に積層するとともに、
    前記第１のＩｎＧａＮ層の単一層の膜厚を０．３ｎｍ以上１０ｎｍ以下とし、
    前記第１のＩｎＧａＮ層と、前記ＧａＮ層または前記第２のＩｎＧａＮ層と、を繰り返し形成する際の繰り返し回数を５回以上２０回以下とし、
    前記第１のＩｎＧａＮ層のＩｎ組成および合計の膜厚を次式
    ２０ ≦ Ｙ ≦ １８０Ｘ ＋ ２０
    ０．０２ ≦ Ｘ ≦ ０．０８８
    Ｘ：第１のＩｎＧａＮ層のＩｎ組成
    Ｙ：第１のＩｎＧａＮ層の合計の膜厚（ｎｍ）
    を満たすように形成すること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  2. 基板の上にｎ型半導体層を形成する工程と、
    前記ｎ型半導体層の上に発光層を形成する工程と、
    前記発光層の上にｐ型半導体層を形成する工程と、
    を有し、
    前記ｎ型半導体層を形成する工程は、
    ｎ型コンタクト層を形成する工程と、
    前記ｎ型コンタクト層の上にｎ側静電耐圧層を形成する工程と、
    前記ｎ側静電耐圧層の上にｎ側超格子層を形成する工程と、
    を有し、
    前記ｎ側静電耐圧層を形成する工程では、
    非発光再結合を抑制するとともにＧａＮ層に比べて高抵抗なｎ型ＡｌＧａＮ層を有する前記ｎ側静電耐圧層を形成し、
    前記ｎ型ＡｌＧａＮ層が複数のピットの起点を含むように前記ｎ型ＡｌＧａＮ層から複数のピットを発生させ、
    前記ｎ側超格子層を形成する工程では、
    第１のＩｎＧａＮ層と、ＧａＮ層または前記第１のＩｎＧａＮ層よりＩｎ組成の小さい第２のＩｎＧａＮ層と、を交互に積層するとともに、
    前記第１のＩｎＧａＮ層の単一層の膜厚を０．３ｎｍ以上１０ｎｍ以下とし、
    前記第１のＩｎＧａＮ層と、前記ＧａＮ層または前記第２のＩｎＧａＮ層と、を繰り返し形成する際の繰り返し回数を５回以上２０回以下とし、
    前記第１のＩｎＧａＮ層のＩｎ組成および合計の膜厚を次式
    ２０ ≦ Ｙ ≦ １８０Ｘ ＋ ２０
    ０．０２ ≦ Ｘ ≦ ０．０８８
    Ｘ：第１のＩｎＧａＮ層のＩｎ組成
    Ｙ：第１のＩｎＧａＮ層の合計の膜厚（ｎｍ）
    を満たすように形成すること
    を特徴とするIII 族窒化物半導体発光素子の製造方法。
  3. 基板の上のｎ型半導体層と、
    前記ｎ型半導体層の上の発光層と、
    前記発光層の上のｐ型半導体層と、
    を有するIII 族窒化物半導体発光素子において、
    前記ｎ型半導体層は、
    前記基板の側からｎ型コンタクト層とｎ側静電耐圧層とｎ側超格子層とを有し、
    前記ｎ側静電耐圧層は、
    ＧａＮ層に比べて高抵抗なｎ型ＡｌＧａＮ層を有し、
    少なくとも前記ｎ型半導体層および前記発光層は、
    前記ｎ型ＡｌＧａＮ層を起点とする複数のピットを有し、
    前記ｎ側超格子層は、
    第１のＩｎＧａＮ層と、ＧａＮ層または前記第１のＩｎＧａＮ層よりＩｎ組成の小さい第２のＩｎＧａＮ層と、を交互に積層したものであり、
    前記第１のＩｎＧａＮ層の単一層の膜厚は０．３ｎｍ以上１０ｎｍ以下であり、
    前記第１のＩｎＧａＮ層と、前記ＧａＮ層または前記第２のＩｎＧａＮ層と、の繰り返し回数が５回以上２０回以下であり、
    前記第１のＩｎＧａＮ層のＩｎ組成および合計の膜厚は次式
    ２０ ≦ Ｙ ≦ １８０Ｘ ＋ ２０
    ０．０２ ≦ Ｘ ≦ ０．０８８
    Ｘ：第１のＩｎＧａＮ層のＩｎ組成
    Ｙ：第１のＩｎＧａＮ層の合計の膜厚（ｎｍ）
    を満たすこと
    を特徴とするIII 族窒化物半導体発光素子。
  4. 基板の上のｎ型半導体層と、
    前記ｎ型半導体層の上の発光層と、
    前記発光層の上のｐ型半導体層と、
    を有するIII 族窒化物半導体発光素子において、
    前記ｎ型半導体層は、
    前記基板の側からｎ型コンタクト層とｎ側静電耐圧層とｎ側超格子層とを有し、
    前記ｎ側静電耐圧層は、
    非発光再結合を抑制するとともにＧａＮ層に比べて高抵抗なｎ型ＡｌＧａＮ層を有し、
    少なくとも前記ｎ型半導体層および前記発光層は、
    前記ｎ型ＡｌＧａＮ層を起点とする複数のピットを有し、
    前記ｎ側超格子層は、
    第１のＩｎＧａＮ層と、ＧａＮ層または前記第１のＩｎＧａＮ層よりＩｎ組成の小さい第２のＩｎＧａＮ層と、を交互に積層したものであり、
    前記第１のＩｎＧａＮ層の単一層の膜厚は０．３ｎｍ以上１０ｎｍ以下であり、
    前記第１のＩｎＧａＮ層と、前記ＧａＮ層または前記第２のＩｎＧａＮ層と、の繰り返し回数が５回以上２０回以下であり、
    前記第１のＩｎＧａＮ層のＩｎ組成および合計の膜厚は次式
    ２０ ≦ Ｙ ≦ １８０Ｘ ＋ ２０
    ０．０２ ≦ Ｘ ≦ ０．０８８
    Ｘ：第１のＩｎＧａＮ層のＩｎ組成
    Ｙ：第１のＩｎＧａＮ層の合計の膜厚（ｎｍ）
    を満たすこと
    を特徴とするIII 族窒化物半導体発光素子。
JP2016140964A 2016-07-18 2016-07-18 Ｉｉｉ族窒化物半導体発光素子とその製造方法 Active JP6870228B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016140964A JP6870228B2 (ja) 2016-07-18 2016-07-18 Ｉｉｉ族窒化物半導体発光素子とその製造方法
US15/642,142 US10177276B2 (en) 2016-07-18 2017-07-05 Group III nitride semiconductor light-emitting device and production method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016140964A JP6870228B2 (ja) 2016-07-18 2016-07-18 Ｉｉｉ族窒化物半導体発光素子とその製造方法

Publications (2)

Publication Number Publication Date
JP2018014340A JP2018014340A (ja) 2018-01-25
JP6870228B2 true JP6870228B2 (ja) 2021-05-12

Family

ID=60941333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016140964A Active JP6870228B2 (ja) 2016-07-18 2016-07-18 Ｉｉｉ族窒化物半導体発光素子とその製造方法

Country Status (2)

Country Link
US (1) US10177276B2 (ja)
JP (1) JP6870228B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3271661B2 (ja) 1998-12-08 2002-04-02 日亜化学工業株式会社 窒化物半導体素子
WO1999046822A1 (fr) 1998-03-12 1999-09-16 Nichia Chemical Industries, Ltd. Dispositif semi-conducteur electroluminescent au nitrure
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
JP5758293B2 (ja) * 2009-06-24 2015-08-05 日亜化学工業株式会社 窒化物半導体発光ダイオード
JP6005346B2 (ja) * 2011-08-12 2016-10-12 シャープ株式会社 窒化物半導体発光素子およびその製造方法
KR102075987B1 (ko) * 2014-02-04 2020-02-12 삼성전자주식회사 질화물 반도체 발광소자
JP2016178173A (ja) * 2015-03-19 2016-10-06 豊田合成株式会社 発光素子およびその製造方法

Also Published As

Publication number Publication date
US10177276B2 (en) 2019-01-08
US20180019374A1 (en) 2018-01-18
JP2018014340A (ja) 2018-01-25

Similar Documents

Publication Publication Date Title
JP5874593B2 (ja) Ｉｉｉ族窒化物半導体発光素子とその製造方法
US9324908B2 (en) Nitride semiconductor light-emitting element
JP5853921B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US20180269349A1 (en) Nitride semiconductor structure
JP5991176B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
US9318645B2 (en) Nitride semiconductor light-emitting element
US10580936B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
JP2017069299A (ja) Ｉｉｉ族窒化物半導体発光素子
WO2018142870A1 (ja) 半導体発光素子および半導体発光素子の製造方法
US20180182916A1 (en) Group iii nitride semiconductor light-emitting device and production method therefor
JP6010869B2 (ja) Ｉｉｉ 族窒化物半導体発光素子
US9972745B2 (en) Group III nitride semiconductor light-emitting device
JP2012104528A (ja) 窒化物半導体発光素子
US7053418B2 (en) Nitride based semiconductor device
US9601654B2 (en) Method of producing group III nitride semiconductor light-emitting device
JP2006237254A (ja) 半導体素子及びその製造方法
JP2018148130A (ja) 半導体発光素子および半導体発光素子の製造方法
US10461214B2 (en) Method for producing group III nitride semiconductor light-emitting device
US20160365474A1 (en) Group iii nitride semiconductor light-emitting device and production method therefor
JP2016143771A (ja) エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法
JP6870228B2 (ja) Ｉｉｉ族窒化物半導体発光素子とその製造方法
JP6380172B2 (ja) Ｉｉｉ族窒化物半導体発光素子とその製造方法
JP2014157852A (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2016157734A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP6071044B2 (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210329

R150 Certificate of patent or registration of utility model

Ref document number: 6870228

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150